CN104518002A - 显示装置和显示装置的制造方法 - Google Patents

显示装置和显示装置的制造方法 Download PDF

Info

Publication number
CN104518002A
CN104518002A CN201410521919.5A CN201410521919A CN104518002A CN 104518002 A CN104518002 A CN 104518002A CN 201410521919 A CN201410521919 A CN 201410521919A CN 104518002 A CN104518002 A CN 104518002A
Authority
CN
China
Prior art keywords
display unit
substrate
layer
supporting course
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410521919.5A
Other languages
English (en)
Other versions
CN104518002B (zh
Inventor
鹤冈历人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Japan Display Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN104518002A publication Critical patent/CN104518002A/zh
Application granted granted Critical
Publication of CN104518002B publication Critical patent/CN104518002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种显示装置和显示装置的制造方法。本发明的显示装置(1)包括：第一基板(10)，其具有挠性基板(5)，被划分为显示区域(D)和其外侧的非显示区域(E)，在上述显示区域的上述挠性基板上形成有薄膜晶体管(11)和电致发光元件(30)；与上述第一基板的上述显示区域的上表面(10a)相对地配置的第二基板(50)；和隔着各向异性导电膜(72)压接在上述第一基板的上述非显示区域上的IC芯片(3)，上述第一基板中，在上述挠性基板与上述各向异性导电膜之间，具有至少一层以上的俯视形状比上述IC芯片大、硬度比上述挠性基板高的支承层(61a、61c)，上述IC芯片在俯视时位于上述支承层的内侧。

Description

显示装置和显示装置的制造方法
技术领域
本发明涉及显示装置和显示装置的制造方法。
背景技术
近年来，开发了具有能够挠曲的基板的可挠曲显示装置。作为这样的显示装置的基板，使用在可挠曲的树脂基板上形成有薄膜晶体管的TFT(thin film transistor)基板、在树脂基板上形成有彩色滤光片的彩色滤光片基板。TFT基板中，在其显示区域内形成有电路，在显示区域的外侧的非显示区域中形成有使该电路与外部连接设备连接的端子。
作为这样的显示装置的TFT基板，在日本专利3850915号公报中公开了具有安装有IC芯片的聚酰亚胺膜的TFT基板。该TFT基板是可挠曲的，在聚酰亚胺膜安装的电路部件，沿着其外周形成有焊点。
发明内容
通常，这样的显示装置中的TFT基板的制造方法具有：在玻璃基板上依次形成可挠曲的树脂基板和薄膜晶体管的工序；在树脂基板上隔着各向异性导电膜压接IC芯片的工序；和从玻璃基板剥离树脂基板的工序。
因为树脂基板的硬度比玻璃基板低，所以这样的制造方法中，在树脂基板上压接IC芯片时，从IC芯片对各向异性导电膜作用的压力被树脂基板吸收。因此，隔着各向异性导电膜进行的IC芯片与薄膜晶体管的导通可能不稳定。
本发明鉴于这样的情况提出，目的在于实现显示装置的可靠性的提高。
(1)本发明的显示装置的特征在于，包括：第一基板，其具有树脂基板，被划分为显示区域和其外侧的非显示区域，在上述显示区域的上述树脂基板上形成有薄膜晶体管和电致发光元件；与上述第一基板的上述显示区域的上表面相对地配置的第二基板；和压接在上述第一基板的上述非显示区域上的IC芯片，上述第一基板中，在上述树脂基板与上述IC芯片之间，具有至少一层以上的俯视形状比上述IC芯片大、硬度比上述树脂基板高的支承层，上述IC芯片在俯视时位于设置有上述支承层的区域的内侧。
(2)本发明的显示装置可以是，在(1)中，上述支承层在俯视时位于上述显示区域的外侧。
(3)本发明的显示装置可以是，在(1)或(2)中，上述支承层中的一层是包含金属的金属支承层。
(4)本发明的显示装置可以是，在(3)中，上述金属支承层与上述薄膜晶体管的配线形成在同一层。
(5)本发明的显示装置可以是，在(1)至(4)中的任一项中，上述支承层中的一层是包含绝缘材料的绝缘支承层。
(6)本发明的显示装置可以是，在(1)至(5)中的任一项中，上述支承层中的一层由多晶硅形成。
(7)本发明的显示装置可以是，在(1)至(6)中的任一项中，上述支承层具有包含绝缘材料的绝缘支承层和包含金属的金属支承层，上述绝缘支承层与上述金属支承层相比形成在更靠上述树脂基板一侧的位置，在上述绝缘支承层与上述金属支承层之间形成有绝缘膜。
(8)本发明的显示装置可以是，在(7)中，上述绝缘膜是上述薄膜晶体管的栅极绝缘膜。
(9)本发明的显示装置的制造方法的特征在于，包括：在基础基板上形成划分为显示区域和其外侧的非显示区域的树脂基板的工序；在上述树脂基板上形成至少一层以上的硬度比上述树脂基板高的支承层的工序；在上述树脂基板的上述显示区域上形成薄膜晶体管和电致发光元件的工序；与上述显示区域相对地配置相对基板的工序；在上述支承层的上述非显示区域上，以使俯视形状比上述支承层小的IC芯片在俯视时位于设置有上述支承层的区域的内侧的方式压接该IC芯片的工序；和从上述基础基板剥离上述树脂基板的工序。
(10)本发明的显示装置的制造方法可以是，在(9)中，在形成上述支承层的工序中，以俯视时位于上述显示区域的外侧的方式形成上述支承层。
(11)本发明的显示装置的制造方法可以是，在(9)或(10)中，由金属形成上述支承层中的一层即金属支承层。
(12)本发明的显示装置的制造方法可以是，在(11)中，在与上述薄膜晶体管的配线相同的层形成上述金属支承层。
(13)本发明的显示装置的制造方法可以是，在(9)至(12)中的任一项中，用多晶硅形成上述支承层中的一层即绝缘支承层。
(14)本发明的显示装置的制造方法可以是，在(9)至(13)中的任一项中，上述支承层具有包含绝缘材料的绝缘支承层和包含金属的金属支承层，上述绝缘支承层与上述金属支承层相比形成在更靠上述树脂基板一侧的位置，上述绝缘支承层与上述金属支承层之间形成有绝缘膜。
附图说明
图1是本发明的一个实施方式的显示装置的概要平面图。
图2是图1所示的显示装置的II-II截断线上的概要截面图。
图3是图1所示的显示装置的III-III截断线上的概要截面图。
图4是在与图3同样的视野中表示图1所示的显示装置的变形例的概要截面图。
图5是表示本发明的一个实施方式的显示装置的制造方法、在与图3同样的视野中表示图1所示的显示装置的概要截面图。
图6是表示本发明的一个实施方式的显示装置的制造方法、在与图3同样的视野中表示图1所示的显示装置的概要截面图。
图7是表示本发明的一个实施方式的显示装置的制造方法、在与图3同样的视野中表示图1所示的显示装置的概要截面图。
图8是表示本发明的一个实施方式的显示装置的制造方法、在与图3同样的视野中表示图1所示的显示装置的概要截面图。
图9是表示本发明的一个实施方式的显示装置的制造方法、在与图3同样的视野中表示图1所示的显示装置的概要截面图。
图10是表示本发明的一个实施方式的显示装置的制造方法、在与图3同样的视野中表示图1所示的显示装置的概要截面图。
图11是表示本发明的一个实施方式的显示装置的制造方法、在与图3同样的视野中表示图1所示的显示装置的概要截面图。
图12是表示本发明的一个实施方式的显示装置的制造方法的变形例、在与图3同样的视野中表示图4所示的显示装置的概要截面图。
附图标记说明
1显示装置；3 IC芯片；5树脂基板；6底涂层；10第一基板；10a上表面；11薄膜晶体管；11a多晶硅半导体层；11b栅极绝缘层(第一绝缘膜)；11c栅极电极；11d第二绝缘膜；11e源极、漏极电极；11f第三绝缘膜；12电路层；13平坦化膜；14像素分离膜；20配线；30有机电致发光元件；32阳极；32a接触孔；33有机层；34阴极；40密封膜；50第二基板；61a绝缘支承基板；61b第一绝缘膜；61c金属支承基板；61d第二绝缘膜；61e数据配线；61f第三绝缘膜；71端子电极；72各向异性导电膜；73端子；D显示区域；E非显示区域。
具体实施方式
以下，对于本发明的一个实施方式的显示装置，以显示装置1为例基于附图进行说明。另外，以下说明中参考的附图中，有时为了易于理解特征而适当将特征的部分放大表示，各构成要素的尺寸比例等不一定与实际相同。此外，以下说明中举例的材料等只是一例，各构成要素可以与其不同，能够在不变更其主旨的范围内变更实施。
图1是本发明的一个实施方式的显示装置1的概要平面图，图2是图1所示的显示装置1的II-II截断线上的概要截面图。显示装置1具有：形成有薄膜晶体管11的第一基板10；与第一基板10的显示区域D相对地配置的第二基板50；在第一基板10的非显示区域E上配置的IC芯片(Integrated Circuit)3。
第一基板10是与其显示区域D的上表面10a相对地配置第二基板50的部件。第一基板10被划分为显示区域D和显示区域D外侧的非显示区域E，在显示区域D中，在例如包含树脂的挠性基板5上，层叠有底涂层6、具有薄膜晶体管11的电路层12、平坦化膜13、作为显示元件的有机电致发光元件30、密封膜40。
挠性基板5是作为第一基板10的基材起作用的可挠曲的基板。挠性基板包含例如聚酰亚胺等树脂，但只要具有能够使第一基板10弯曲的柔软性，则也可以是其它材料。
此外，挠性基板5的上表面可以被底涂层6覆盖。底涂层6是确保挠性基板5与薄膜晶体管11之间的绝缘性的、包含绝缘材料的层。底涂层6例如包含SiO2，但也可以是其它材料，此外，也可以是层叠有2层以上的结构。
电路层12是形成有薄膜晶体管11、钝化膜11f和未图示的电配线的层，是为了驱动有机电致发光元件30而形成的。
薄膜晶体管11在挠性基板5上按每个像素P设置。薄膜晶体管11具体而言例如由多晶硅半导体层11a、栅极绝缘层(第一绝缘膜)11b、例如包含MoW(钼钨合金)的栅极电极(配线)11c、第二绝缘膜11d和例如包含Al(铝)的源极、漏极电极11e构成。其中，栅极电极11c和源极、漏极电极11e的材料不限于上述例子，也可以使用其它金属材料或合金。
此外，薄膜晶体管11上被钝化膜(第三绝缘膜)11f覆盖。钝化膜11f是为了保护薄膜晶体管、并且确保薄膜晶体管11与有机电致发光元件30之间的绝缘性而形成的。
平坦化膜13是例如包含SiO2或SiN、丙烯酸、聚酰亚胺等绝缘材料的层，以覆盖电路层12上的方式形成。平坦化膜13在挠性基板5与有机电致发光元件30之间形成，由此使邻接的薄膜晶体管11彼此之间以及薄膜晶体管11与有机电致发光元件30之间电绝缘。
此外，在平坦化膜13，形成有使薄膜晶体管11与有机电致发光元件30电连接的接触孔32a。
此外，在平坦化膜13上的与各像素P对应的区域中，也可以形成反射膜31。反射膜31是使从有机电致发光元件30射出的光向第二基板50侧反射的膜。反射膜优选光反射率尽量高，例如使用包含铝或银(Ag)等的金属膜作为材料。
在平坦化膜13上，例如隔着反射膜31形成有多个有机电致发光元件30。有机电致发光元件30在挠性基板5上的与显示区域D对应的区域中，与各像素P对应地矩阵状地设置有多个。
有机电致发光元件30具有阳极32、至少具有发光层的有机层33、以覆盖有机层33上的方式形成的阴极34，由此起到发光源的作用。
阳极32是对有机层33注入驱动电流的电极。阳极32与接触孔32a连接，由此与薄膜晶体管11电连接，从薄膜晶体管11对其供给驱动电流。
阳极32包含具有导电性的材料。阳极32的材料，具体而言优选例如ITO(Indium Tin Oxide，氧化铟锡)，但也可以是IZO(铟锌复合氧化物)、氧化锡、氧化锌、氧化铟、氧化铝复合氧化物等具有透光性和导电性的材料。此外，如果反射膜31包含银等金属、并且与阳极32接触，则反射膜作为阳极32的一部分起作用。
在邻接的各阳极32彼此之间，沿着邻接的像素P彼此之间的边界形成有像素分离膜14。像素分离膜14具有防止邻接的阳极32彼此的接触和阳极32与阴极34之间的漏电流的功能。像素分离膜14包含绝缘材料，具体而言例如包含感光性的树脂组成物。
有机层33是至少具有发光层的、由有机材料形成的层，以覆盖阳极32上的方式形成。有机层33不限于按每个阳极32形成的结构，可以以覆盖显示区域D内的配置有像素P的区域整个面的方式形成。有机层33具有发光的发光层，其发出的光可以是白色，也可以是其它颜色。
有机层33中，例如从阳极32侧起依次层叠未图示的空穴注入层、空穴输送层、发光层、电子输送层、电子注入层。此外，有机层33的层叠结构不限于此处列举的结构，只要至少包括发光层，就不限定其层叠结构。
发光层由例如通过空穴与电子结合而发光的有机电致发光物质构成。作为这样的有机电致发光物质例如可以使用一般用作有机发光材料的物质。
阴极34以覆盖有机层33上的方式形成。阴极34不限于按每个像素P形成的结构，也可以以覆盖显示区域D内的配置有像素P的区域整个面的方式形成。通过具有这样的结构，阴极34与多个有机电致发光元件30的有机层33共用地接触。
阴极34包含透光性和导电性的材料。阴极34的材料，具体而言优选例如ITO，但也可以是在ITO、InZnO等导电性金属氧化物中混入有银、镁等金属的材料，或者银、镁等金属薄膜与导电性金属氧化物层叠的材料。
有机电致发光元件30上(阴极34上)跨多个像素P地被密封膜40覆盖。密封膜40是通过覆盖第一基板10整体而防止氧和水分对有机层33等各层的浸透的、包含绝缘材料的透明的膜。
第一基板10的上表面(密封膜40的上表面40a)隔着例如包含无机材料的填充剂45被第二基板50覆盖。第二基板50例如是具有在俯视时比第一基板10小的外周的基板，与第一基板10的显示区域D相对地配置。作为这样的第二基板50，具体而言例如在有机层33的发光层发出白色光时，能够使用彩色滤光片基板。通过使用彩色滤光片基板作为第二基板50，显示装置1能够进行彩色显示。
接着，用图1、图3说明在第一基板10的非显示区域E上配置的IC芯片3及其周边结构的详细结构。图3是图1所示的显示装置1的III-III截断线上的概要截面图。
IC芯片3是从显示装置1的外部通过未图示的外部设备被供给图像数据的、配置在第一基板10上的IC(Integrated Circuit，集成电路)。如图1所示，IC芯片3设置在第一基板10的上表面10a中的没有配置第二基板50的区域。此外，IC芯片3通过在非显示区域E中形成的第一配线20与显示区域D内的薄膜晶体管11连接。
如图3所示，IC芯片3具有与第一基板10连接的端子73。端子73例如包含金属，隔着各向异性导电膜(anisotropic conductive film)72压接于在第一基板10的上表面10a形成的端子电极71。
各向异性导电膜72中，含有未图示的导电颗粒。通过对各向异性导电膜72从IC芯片3的端子73施加朝向第一基板10侧的压力，在导电颗粒的表面形成导电通路，端子73与端子电极71导通。
接着，对于与配置IC芯片3的区域对应的第一基板10的区域的详细结构进行说明。如图3所示，该第一基板10的区域例如具有：挠性基板5；在挠性基板5上依次层叠的底涂层6、绝缘支承层61a、第一绝缘膜61b、金属支承层61c、第二绝缘膜61d、第二配线61e、第三绝缘膜61f；和端子电极71。挠性基板5和底涂层6的结构与显示区域D中的第一基板10相同，以下对于绝缘支承层61a到端子电极71的各结构说明其详细内容。
绝缘支承层61a是用于抑制IC芯片3的应力作用于IC芯片3的周边的第一基板10并且抑制从IC芯片3对第一基板10作用的压力被挠性基板5吸收的、硬度比挠性基板5高的支承层。
如图1、3所示，绝缘支承层61a的俯视形状比IC芯片3的俯视形状大。设绝缘支承层61a的外周为外周61a1时，该外周61a1在俯视时位于IC芯片3的外周3a的外侧。绝缘支承层61a以覆盖底涂层6的上表面中的至少与配置有IC芯片3的区域对应的区域的方式形成。
绝缘支承层61a具体而言例如包含多晶硅等绝缘材料。绝缘支承层61a的材料不限于多晶硅。只要支承层61a的硬度比挠性基板5大，支承层61a就可以由多晶硅以外的其它材料形成。
此外，图3所示的非显示区域E中的绝缘支承层61a例如与图2所示的显示区域D中的多晶硅半导体层11a形成在同一层。此外，绝缘支承层61a的形成位置不限于与多晶硅半导体层11a同一层。绝缘支承层61a只要位于挠性基板5与各向异性导电膜72之间，就可以形成在其它层上。
此外，绝缘支承层61a优选在俯视时位于显示区域D的外侧。如图1所示，绝缘支承层61a具体而言在俯视时配置在第一基板10的上表面10a的与非显示区域E对应的区域中的、没有配置第二基板50的区域内。
绝缘支承层61a上和底涂层6上之中的从绝缘支承层61a露出的区域被第一绝缘膜61b覆盖。该第一绝缘膜61b例如包含与显示区域D中的栅极绝缘层11b相同的材料，在与栅极绝缘层11b相同的层形成。
金属支承层61c是为了抑制IC芯片3的应力作用于IC芯片3的周围的第一基板10并且抑制从IC芯片3对第一基板10作用的压力被挠性基板5吸收的、硬度比挠性基板5高的支承层。金属支承层61c以覆盖第一绝缘膜61b上表面中的至少与配置IC芯片3的区域对应的区域的方式形成。如图1、3所示，金属支承层61c的俯视形状比IC芯片3的俯视形状大，金属支承层61c的外周61c1位于IC芯片3的外周3a的外侧。
如图1所示，金属支承层61c俯视时位于显示区域D的外侧。此外，如图2、3所示，金属支承层61c例如与显示区域D中的栅极电极(配线)11c形成在同一层。金属支承层61c例如包含与栅极电极11c相同的材料即MoW。此外，金属支承层61c只要硬度比挠性基板5高，就可以由其它材料形成。此外，金属支承层61c的形成位置不限于与栅极电极11c相同的层。金属支承层61c只要位于挠性基板5与各向异性导电膜72之间，就可以形成在其它层上。
金属支承层61c和第一绝缘膜61b上的从金属支承层61c露出的区域被第二绝缘膜61d覆盖。该第二绝缘膜61d例如包含与显示区域D中的第二绝缘膜11d相同的材料。此外，第二绝缘膜61d在与第二绝缘膜11d相同的层形成。
在第二绝缘膜61d上，形成有例如包含铝的第二配线61e。第二配线61e是对显示区域D中的源极、漏极电极11e发送来自IC芯片3的影像信号的配线。第二配线61e例如包含与显示区域D中的源极、漏极电极11e相同的材料。此外，第二配线61e在与源极、漏极电极11e相同的层形成。
第二配线61e上和第二绝缘膜61d上之中的从第二配线61e露出的区域被第三绝缘膜61f覆盖。第三绝缘膜61f例如包含与显示区域D中的第三绝缘膜11f相同的材料。此外，第三绝缘膜61f在与第三绝缘膜11f相同的层形成。
在第三绝缘膜61f上，形成有使IC芯片3与第二配线61e经由各向异性导电膜72连接的端子电极71。端子电极71通过贯通第三绝缘膜61f的接触孔71a与第二配线61e连接。端子电极71例如包含ITO等具有透光性的材料。此外，端子电极71与显示区域D中的阳极32形成在同一层。端子电极71与IC芯片3的端子73导通，从而使IC芯片3与显示区域D中的薄膜晶体管11电连接。
本实施方式中的显示装置1，在各向异性导电膜72与挠性基板5之间，形成有俯视时形状比IC芯片3大、并且硬度比挠性基板5高的支承层(绝缘支承层61a和金属支承层61c中的至少一方。由此，与没有支承层的显示装置相比，能够抑制从IC芯片3对各向异性导电膜72作用的压力被挠性基板5吸收。
因此，本实施方式中的显示装置1与没有本结构的显示装置相比，能够实现IC芯片3与薄膜晶体管11通过各向异性导电膜72的导通稳定化，由此能够实现显示装置1的可靠性提高。
此外，本实施方式中的显示装置1，通过形成支承层，与没有本结构的显示装置相比，抑制了因温度变化而产生的IC芯片3的应力作用于IC芯片3周围的第一基板10。因此，能够防止在IC芯片3周边的第一基板10的表面发生褶皱等变形，实现显示装置1的可靠性提高。
此外，本实施方式中的显示装置1中，绝缘支承层61a在俯视时位于显示区域D的外侧，由此能够采用在与显示区域D内的栅极绝缘层11b相同的层形成绝缘支承层61a的结构。因此，本实施方式中的显示装置1与没有本结构的显示装置相比，能够不增加显示区域D中的第一基板10的厚度就得到上述的本发明的效果。
同样，本实施方式中的显示装置1中，金属支承层61c在俯视时位于显示区域D的外侧，由此能够采用在与显示区域D内的栅极电极11c相同的层形成金属支承层61c的结构。因此，与没有本结构的显示装置相比，能够不增加显示区域D中的第一基板10的厚度就得到上述的本发明的效果。
此外，本实施方式中的显示装置1中，包含金属的金属支承层61c在各向异性导电膜72与挠性基板5之间形成，由此与仅形成有绝缘支承层61a的显示装置相比，能够抑制从IC芯片3对各向异性导电膜72作用的压力被挠性基板5吸收。因此，本实施方式中的显示装置1能够实现可靠性提高。
此外，实施方式中的显示装置1中，金属支承层61c在与IC芯片3对应的区域中形成，由此与仅形成有绝缘支承层61a的显示装置相比，能够进一步抑制IC芯片3的应力作用于IC芯片3周围的第一基板10。因此，本实施方式中的显示装置1能够实现可靠性提高。
此外，本实施方式中的显示装置1中，支承层中的至少一层是包含绝缘材料的绝缘支承层61a，由此与没有本结构的显示装置相比，端子电极71与挠性基板5之间的绝缘性提高。由此，本实施方式中的显示装置1能够实现可靠性提高。
以上说明了本实施方式的显示装置1，但显示装置1的结构不限于上述实施方式。图4是在与图3同样的视野中表示图1所示的显示装置1的变形体的概要截面图。优选形成绝缘支承层61a和金属支承层61c这双者，但例如也可以如图4所示仅形成其中一方。
这样，仅形成绝缘支承层61a作为支承层的情况下，包含与显示区域D中的栅极电极11c相同的材料的配线下部62c可以在与栅极电极11c相同的层形成。显示装置1具有这样的结构的情况下，配线下部62c与第二配线61e连接，作为第二配线61e的一部分起作用。
显示装置1中，像这样仅形成包含绝缘材料的绝缘支承层61a作为支承层，由此与没有本结构的显示装置相比，能够防止端子电极71与支承层之间的短路。因此，本实施方式中的显示装置1能够实现可靠性提高。
此外，支承层的数量不限于2层以下。只要支承层的硬度比挠性基板5高、并且支承层在挠性基板5与各向异性导电膜72之间形成、俯视形状比IC芯片3大，则也可以重合3层以上的支承层。
接着，用附图说明本发明的一个实施方式的显示装置1的制造方法。本实施方式中的显示装置1的制造方法具有：在基础基板70上形成挠性基板5的工序；在非显示区域E中的挠性基板5上形成一层以上的支承层的工序；在显示区域D中的挠性基板5上形成薄膜晶体管11和电致发光元件30的工序；在显示区域D上配置相对基板50的工序；在非显示区域E压接IC芯片3的工序；从基础基板70剥离挠性基板5的工序。
图5是表示本发明的一个实施方式的显示装置1的制造方法、在与图3同样的视野中表示图1所示的显示装置1的概要截面图。首先，在基础基板70上形成划分为显示区域D和其外侧的非显示区域E的例如包含聚酰亚胺的挠性基板5。基础基板70是用作挠性基板5的基座的基板，例如使用玻璃基板。此外，基础基板70不限于玻璃基板，只要具有起到挠性基板5的基座的作用的强度，也可以是包含其它材料的基板。接着，在挠性基板5上层叠包含绝缘材料的底涂层6。
图6是表示本发明的一个实施方式的显示装置1的制造方法、在与图3同样的视野中表示图1所示的显示装置1的概要截面图。接着，以覆盖非显示区域E中的底涂层6的上表面的方式，形成例如包含多晶硅等绝缘材料的层。此时，也可以不仅在非显示区域E中，在显示区域D中也同样形成包含绝缘材料的层。此外，该绝缘材料不限于多晶硅，只要硬度比挠性基板5高，则也可以是其它材料。
接着，对该包含绝缘材料的层进行图案形成，在非显示区域E中形成硬度比挠性基板5高的支承层即绝缘支承层61a。该图案形成中，如图1、6所示，以绝缘支承层61a在俯视时位于显示区域D的外侧的方式，调整绝缘支承层61a的形成范围。
此外，该对绝缘支承层61a进行图案形成的工序中，也可以通过同时在显示区域D中也进行包含绝缘材料的层的图案形成，而在与非显示区域E的绝缘支承层61a相同的层中的显示区域D，形成图2所示的多晶硅半导体层11a。
图7是表示本发明的一个实施方式的显示装置1的制造方法、在与图3同样的视野中表示图1所示的显示装置1的概要截面图。接着，以覆盖绝缘支承层61a上和从绝缘支承层61a露出的底涂层6上的方式，形成包含绝缘材料的第一绝缘膜61b。该工序中，也可以在图2所示的显示区域D的底涂层6上，也形成包含与第一绝缘膜61b相同的材料的栅极绝缘层11b。
接着，以覆盖非显示区域E中的第一绝缘膜61b上的方式，形成例如MoW等金属膜。该工序中，也可以在图2所示的显示区域D的栅极绝缘层11b上也形成金属膜。此外，该金属膜的材料不限于MoW，只要是硬度比挠性基板5高的材料，则也可以是其他材料。
图8是表示本发明的一个实施方式的显示装置1的制造方法、在与图3同样的视野中表示图1所示的显示装置1的概要截面图。接着，对第一绝缘膜61b上形成的金属膜进行图案形成，在非显示区域E中，形成硬度比挠性基板5高的支承层即金属支承层61c。该图案形成中，如图1、图8所示，以金属支承层61c在俯视时位于显示区域D的外侧的方式，调整其形成范围。
此外，该形成金属支承层61c的工序中，也可以通过同时在显示区域D中也进行金属膜的图案形成，而在显示区域D的与金属支承层61c相同的层，形成图2所示的栅极电极(配线)11c。
接着，以覆盖金属支承层61c上和从金属支承层61c露出的第一绝缘膜61b上的方式，形成包含绝缘材料的第二绝缘膜61d。此时，也可以通过在显示区域D中也以覆盖栅极电极(配线)11c的方式形成绝缘材料，而在显示区域D中形成与非显示区域E的第二绝缘膜61d同一层的第二绝缘膜11d。
接着，以覆盖第二绝缘膜61d的方式，形成例如铝膜。图9是表示本发明的一个实施方式的显示装置1的制造方法、在与图3同样的视野中表示图1所示的显示装置1的概要截面图。接着，通过对该铝膜进行图案形成，而在与绝缘支承层61a和金属支承层61c对应的区域中形成第二配线61e。此外，第二配线61e的材料不限于铝，也可以是其它材料。
此外，该工序中，也可以通过在显示区域D中的与第二配线61e相同的层中也对铝膜进行图案形成，而形成包含与第二配线61e相同的材料的源极、漏极电极11e。
图10是表示本发明的一个实施方式的显示装置1的制造方法、在与图3同样的视野中表示图1所示的显示装置1的概要截面图。接着，以覆盖第二配线61e上和第二绝缘膜61d上露出的区域的方式，形成包含绝缘材料的第三绝缘膜61f。
该形成第三绝缘膜61f的工序中，也可以通过在显示区域D中同样地使绝缘材料层叠，而形成与非显示区域E的第三绝缘膜61f同一层的第三绝缘膜11f。由此，在挠性基板5的显示区域D上，形成图2所示的薄膜晶体管11。
接着，如图10所示，形成贯通非显示区域E中的第三绝缘膜61f使第二配线61e的上表面61e1露出的接触孔71a。
图11是表示本发明的一个实施方式的显示装置1的制造方法、在与图3同样的视野中表示图1所示的显示装置1的概要截面图。接着，以覆盖第三绝缘膜61f的上表面和接触孔71a内的方式，包覆包含ITO等具有透光性的材料的透光膜。接着，通过对该透光膜进行图案形成，形成覆盖接触孔71a内的端子电极71。
该形成端子电极71的工序中，也可以通过在显示区域D中同样地形成透光膜并进行图案形成，而形成阳极32。
之后，如图2所示，通过在挠性基板5的显示区域D上形成像素分离膜14、有机电致发光元件30和密封膜40，形成具有挠性基板5、底涂层6、具有薄膜晶体管11的电路层12、平坦化膜13、有机电致发光元件30、密封膜40的第一基板10。
接着，以隔着填充剂45与第一基板10的显示区域D的上表面相对的方式配置第二基板(相对基板)50。
接着，如图1、3所示，在支承层(绝缘支承层61a、金属支承层61c)的非显示区域E上，以俯视形状比支承层小的IC芯片3在俯视时位于支承层的内侧的方式隔着各向异性导电膜72压接该IC芯片3。
具体而言，首先，在端子电极71上贴合各向异性导电膜72。接着，配置具有端子73的IC芯片3，使端子73隔着各向异性导电膜72位于端子电极71上。接着，通过在加热的同时从IC芯片3之上施加压力，使IC芯片3的端子73隔着各向异性导电膜72压接于端子电极71。由此，IC芯片3与显示区域D中的薄膜晶体管11导通。
之后，通过从基础基板70剥离挠性基板5，形成图1至图3所示的显示装置1。
本实施方式中的显示装置1的制造方法中，在各向异性导电膜72与挠性基板5之间形成绝缘支承层61a和金属支承层61c中的至少一方，作为俯视形状比IC芯片3大并且硬度比挠性基板5高的支承层，由此与没有本结构的显示装置的制造方法相比，能够抑制压接IC芯片3时作用于各向异性导电膜72的压力被挠性基板5吸收。因此，能够使IC芯片3与薄膜晶体管11稳定地导通，由此能够制造可靠性高的显示装置1。
此外，本实施方式中的显示装置1的制造方法中，形成例如绝缘支承层61a作为支承层，因此与没有本结构的显示装置的制造方法相比，能够抑制压接IC芯片3时的加热和冷却所引起的应力作用于IC芯片3周围的第一基板10。因此，能够使IC芯片3周边的第一基板10的表面不发生变形地使IC芯片3与第一基板10压接。
此外，本实施方式中的显示装置1的制造方法中，形成包含绝缘材料的绝缘支承层61a作为支承层，因此与没有本结构的显示装置的制造方法相比，能够提高端子电极71与挠性基板5之间的绝缘性，能够制造可靠性高的显示装置1。
此外，本实施方式中的显示装置1的制造方法中，以俯视时位于显示区域D的外侧的方式形成支承层，因此能够在与显示区域D内的栅极绝缘层11b相同的层形成绝缘支承层61a。因此，与没有本结构的显示装置相比，能够不增加显示区域D中的第一基板10的厚度地得到上述的本发明的效果。
此外，本实施方式中的显示装置1的制造方法中，在各向异性导电膜72与挠性基板5之间形成包含金属的金属支承层61c作为支承层中的一层，因此与没有本结构的显示装置相比，能够抑制从IC芯片3作用于各向异性导电膜72的压力被挠性基板5吸收。因此，能够实现显示装置1的可靠性提高。
此外，金属支承层61c在与显示装置D中的薄膜晶体管11的栅极电极(配线)11c相同的层形成，因此与没有本结构的显示装置的制造方法相比，能够不增加显示区域D中的第一基板10的厚度地得到上述的本发明的效果。
此外，本实施方式中的显示装置1的制造方法中，形成绝缘支承层61a和金属支承层61c这两者作为支承层，因此与仅形成某一方的支承层的制造方法相比，能够抑制压接IC芯片3时的第一基板10的表面发生变形，并抑制IC芯片3与薄膜晶体管11的导通不良。
以上说明了本发明的实施方式，但本发明不限于上述实施方式。例如，上述实施方式中说明的结构也可以用实质上相同的结构、起到相同作用效果的结构、或者能够达成相同目的的结构置换。
图12是表示本发明的一个实施方式的显示装置的制造方法的变形例、在与图3同样的视野中表示图4所示的显示装置1的概要截面图。例如，也可以这样在与显示区域D中的栅极电极11c相同的层形成配线下部62c以代替金属支承层61c。通过这样仅形成绝缘支承层61a作为支承层，与没有本结构的显示装置的制造方法相比，能够制造能够防止端子电极71与支承层短路的可靠性高的显示装置1。
此外，形成的支承层的数量不限于2层以下。只要硬度比挠性基板5高、俯视形状比IC芯片3大、且在挠性基板5与各向异性导电膜72之间形成，则也可以形成3层以上的支承层。
以上描述了本发明的实施例，但也可以进行各种变形，本发明的主旨范围内的各种变形都包括在权利要求的范围内。

Claims (14)

1.一种显示装置，其特征在于，包括：
第一基板，其具有挠性基板，被划分为显示区域和其外侧的非显示区域，在所述显示区域的所述挠性基板上形成有薄膜晶体管和显示元件；
与所述第一基板的所述显示区域的上表面相对地配置的第二基板；和
压接在所述第一基板的所述非显示区域上的IC芯片，
所述第一基板中，
在所述挠性基板与所述IC芯片之间，具有至少一层以上的俯视形状比所述IC芯片大、硬度比所述挠性基板高的支承层，
所述IC芯片在俯视时位于设置有所述支承层的区域的内侧。
2.如权利要求1所述的显示装置，其特征在于：
所述支承层在俯视时位于所述显示区域的外侧。
3.如权利要求1或2所述的显示装置，其特征在于：
所述支承层中的一层是包含金属的金属支承层。
4.如权利要求3所述的显示装置，其特征在于：
所述金属支承层与所述薄膜晶体管的配线形成在同一层。
5.如权利要求1所述的显示装置，其特征在于：
所述支承层中的一层是包含绝缘材料的绝缘支承层。
6.如权利要求1所述的显示装置，其特征在于：
所述支承层中的一层由多晶硅形成。
7.如权利要求1所述的显示装置，其特征在于：
所述支承层具有包含绝缘材料的绝缘支承层和包含金属的金属支承层，
所述绝缘支承层与所述金属支承层相比形成在更靠所述挠性基板一侧的位置，
在所述绝缘支承层与所述金属支承层之间形成有绝缘膜。
8.如权利要求7所述的显示装置，其特征在于：
所述绝缘膜是所述薄膜晶体管的栅极绝缘膜。
9.一种显示装置的制造方法，其特征在于，包括：
在基础基板上形成划分为显示区域和其外侧的非显示区域的挠性基板的工序；
在所述挠性基板上形成至少一层以上的硬度比所述挠性基板高的支承层的工序；
在所述挠性基板的所述显示区域上形成薄膜晶体管和显示元件的工序；
与所述显示区域相对地配置相对基板的工序；
在所述支承层的所述非显示区域上，以使俯视形状比所述支承层小的IC芯片在俯视时位于设置有所述支承层的区域的内侧的方式压接该IC芯片的工序；和
从所述挠性基板剥离所述基础基板的工序。
10.如权利要求9所述的显示装置的制造方法，其特征在于：
在形成所述支承层的工序中，
以俯视时位于所述显示区域的外侧的方式形成所述支承层。
11.如权利要求9所述的显示装置的制造方法，其特征在于：
由金属形成所述支承层中的一层即金属支承层。
12.如权利要求11所述的显示装置的制造方法，其特征在于：
在与所述薄膜晶体管的配线相同的层形成所述金属支承层。
13.如权利要求9所述的显示装置的制造方法，其特征在于：
用多晶硅形成所述支承层中的一层即绝缘支承层。
14.如权利要求9所述的显示装置的制造方法，其特征在于：
所述支承层具有包含绝缘材料的绝缘支承层和包含金属的金属支承层，
所述绝缘支承层与所述金属支承层相比形成在更靠所述挠性基板一侧的位置，
在所述绝缘支承层与所述金属支承层之间形成有绝缘膜。
CN201410521919.5A 2013-10-02 2014-09-30 显示装置和显示装置的制造方法 Active CN104518002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-207137 2013-10-02
JP2013207137A JP6310668B2 (ja) 2013-10-02 2013-10-02 表示装置及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN104518002A true CN104518002A (zh) 2015-04-15
CN104518002B CN104518002B (zh) 2019-01-08

Family

ID=52739204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410521919.5A Active CN104518002B (zh) 2013-10-02 2014-09-30 显示装置和显示装置的制造方法

Country Status (3)

Country Link
US (2) US9660007B2 (zh)
JP (1) JP6310668B2 (zh)
CN (1) CN104518002B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109661696A (zh) * 2016-09-05 2019-04-19 夏普株式会社 有源矩阵基板及其制造方法
CN109709695A (zh) * 2019-01-10 2019-05-03 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN114097015A (zh) * 2019-07-12 2022-02-25 夏普株式会社 显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760359A (en) * 1995-07-31 1998-06-02 Matsushita Electric Industrial Co., Ltd. Motor control apparatus equipped with a controller for controlling rotational position of motor
KR102086644B1 (ko) 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
US10175518B2 (en) * 2014-07-30 2019-01-08 Sharp Kabushiki Kaisha Method for manufacturing display device including a wiring layer of a molybdenum-based material
TWI536074B (zh) * 2015-03-31 2016-06-01 業鑫科技顧問股份有限公司 電連接結構及陣列基板
US20160313838A1 (en) * 2015-04-21 2016-10-27 Lg Display Co., Ltd. Touch Screen Integrated Display Device
CN105513499B (zh) * 2016-02-04 2018-03-30 京东方科技集团股份有限公司 一种柔性显示面板、显示装置及其绑定方法
JP2018004948A (ja) 2016-07-01 2018-01-11 株式会社ジャパンディスプレイ 表示装置
US10340256B2 (en) 2016-09-14 2019-07-02 Innolux Corporation Display devices
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107768415B (zh) * 2017-10-30 2024-03-08 京东方科技集团股份有限公司 柔性显示器件、显示装置以及制造方法
CN113169190A (zh) * 2018-12-03 2021-07-23 深圳市柔宇科技股份有限公司 显示装置
JP7225766B2 (ja) 2018-12-18 2023-02-21 セイコーエプソン株式会社 電子時計、ムーブメントおよびモーター制御回路
CN110164874B (zh) * 2019-06-04 2021-06-22 上海天马微电子有限公司 柔性显示模组、显示装置及柔性显示模组的制作方法
KR20210011529A (ko) 2019-07-22 2021-02-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN112242099A (zh) * 2020-11-09 2021-01-19 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN114898662B (zh) * 2022-05-06 2023-09-26 武汉天马微电子有限公司 模组及基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070076393A1 (en) * 2005-09-30 2007-04-05 Chang-Yong Jeong Pad area and method of fabricating the same
US20090227074A1 (en) * 2008-03-04 2009-09-10 Hong Wang-Su Method of manufacturing display device
CN101833904A (zh) * 2010-05-13 2010-09-15 友达光电股份有限公司 可挠式显示器及其制造方法
CN102422338A (zh) * 2009-05-02 2012-04-18 株式会社半导体能源研究所 显示设备
KR20130053280A (ko) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 씨오지 타입 플렉서블 유기발광소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850915B2 (ja) 1996-04-09 2006-11-29 ローム株式会社 フレキシブル基板の補強形成方法およびフレキシブル基板
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP2000294895A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
CN100583193C (zh) * 2003-11-28 2010-01-20 株式会社半导体能源研究所 制造显示设备的方法
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101119196B1 (ko) * 2005-02-16 2012-03-22 삼성전자주식회사 표시장치 및 이의 제조 방법
CN101263604B (zh) * 2005-09-16 2012-05-30 夏普株式会社 薄膜晶体管
JP2009058618A (ja) * 2007-08-30 2009-03-19 Hitachi Displays Ltd 液晶表示装置
JP5313590B2 (ja) * 2008-08-29 2013-10-09 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP5399683B2 (ja) * 2008-10-24 2014-01-29 株式会社ジャパンディスプレイ 表示装置及び電子機器
KR101618157B1 (ko) * 2009-12-21 2016-05-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2013135181A (ja) * 2011-12-27 2013-07-08 Panasonic Corp フレキシブルデバイスの製造方法
KR102192589B1 (ko) * 2014-08-08 2020-12-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070076393A1 (en) * 2005-09-30 2007-04-05 Chang-Yong Jeong Pad area and method of fabricating the same
US20090227074A1 (en) * 2008-03-04 2009-09-10 Hong Wang-Su Method of manufacturing display device
CN102422338A (zh) * 2009-05-02 2012-04-18 株式会社半导体能源研究所 显示设备
CN101833904A (zh) * 2010-05-13 2010-09-15 友达光电股份有限公司 可挠式显示器及其制造方法
KR20130053280A (ko) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 씨오지 타입 플렉서블 유기발광소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109661696A (zh) * 2016-09-05 2019-04-19 夏普株式会社 有源矩阵基板及其制造方法
CN109661696B (zh) * 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
CN109709695A (zh) * 2019-01-10 2019-05-03 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN114097015A (zh) * 2019-07-12 2022-02-25 夏普株式会社 显示装置

Also Published As

Publication number Publication date
US20170221981A1 (en) 2017-08-03
US20150090990A1 (en) 2015-04-02
CN104518002B (zh) 2019-01-08
JP6310668B2 (ja) 2018-04-11
JP2015072764A (ja) 2015-04-16
US9997589B2 (en) 2018-06-12
US9660007B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
CN104518002A (zh) 显示装置和显示装置的制造方法
CN104701345B (zh) 有机场致发光显示器件
CN101419978B (zh) 有机发光显示器
WO2017105637A1 (en) Organic light-emitting diode displays with reduced border area
CN106067471B (zh) 显示装置及其制造方法
CN104051668A (zh) 有机电致发光显示装置及其制造方法
CN209016060U (zh) 有机发光二极管阵列基板及电子装置
EP3333891A1 (en) Array substrate having conductive planarization layer and preparation method therefor
KR102566090B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN102569341A (zh) 有机发光二极管显示器
US11444146B2 (en) Display device and method for manufacturing the same
CN103474581A (zh) 电致发光装置及其制备方法
CN103474578B (zh) 电致发光装置及其制备方法
CN107546242A (zh) 显示设备
TW202045992A (zh) 顯示裝置
US10600858B2 (en) Organic light-emitting display device and method of manufacturing the same
US20040090187A1 (en) Organic electroluminescent display device and method for packaging the same
CN214313208U (zh) 一种拼接屏
CN113835557A (zh) 显示面板及其制造方法
KR102426120B1 (ko) 미러 디스플레이 장치
KR20160032405A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101688311B1 (ko) 표시 장치 및 표시 장치의 제조 방법
CN110600528A (zh) 显示面板和显示装置
CN113193012A (zh) 阵列基板及其制备方法、显示装置
US20240128280A1 (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant