KR20220022471A - 호스트 구조에 내장된 통합된 구성요소의 연결을 개선하는 방법 및 시스템 - Google Patents

호스트 구조에 내장된 통합된 구성요소의 연결을 개선하는 방법 및 시스템 Download PDF

Info

Publication number
KR20220022471A
KR20220022471A KR1020217004463A KR20217004463A KR20220022471A KR 20220022471 A KR20220022471 A KR 20220022471A KR 1020217004463 A KR1020217004463 A KR 1020217004463A KR 20217004463 A KR20217004463 A KR 20217004463A KR 20220022471 A KR20220022471 A KR 20220022471A
Authority
KR
South Korea
Prior art keywords
gap
embedded component
embedded
perimeter
threshold
Prior art date
Application number
KR1020217004463A
Other languages
English (en)
Inventor
자임 널먼
Original Assignee
나노-디멘션 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노-디멘션 테크놀로지스, 엘티디. filed Critical 나노-디멘션 테크놀로지스, 엘티디.
Publication of KR20220022471A publication Critical patent/KR20220022471A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B1/00—Layered products having a non-planar shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00—Processes of additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y30/00—Apparatus for additive manufacturing; Details thereof or accessories therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y50/00—Data acquisition or data processing for additive manufacturing
    • B33Y50/02—Data acquisition or data processing for additive manufacturing for controlling or regulating additive manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/769—Means for monitoring the connection process
    • H01L2224/76901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7695—Means for forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/82122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/829—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)

Abstract

본 발명은 내장된 구성요소의 연결을 개선하기 위한 시스템, 및 방법에 관한 것이다. 구체적으로, 본 발명은 내장된 구성요소 또는 디바이스와 호스트 구조 사이, 및 하나의 내장된 구성요소와 복수의 다른 내장된 구성요소 사이의 제조 변동 및 구축된 공차로 인해 자연적으로 형성된 갭을 선택적으로 연결함으로써 호스트 구조 및/또는 다른 내장된 구성요소와의 내장된 구성요소의 연결을 개선하기 위해 적층 제조를 사용하기 위한 시스템 및 방법에 관한 것이다.

Description

호스트 구조에 내장된 통합된 구성요소의 연결을 개선하는 방법 및 시스템
본 발명은 내장된 구성요소의 연결을 개선하기 위한 시스템 및 방법에 관한 것이다. 구체적으로, 본 발명은 내장된 디바이스 또는 디바이스들과 호스트 구조 사이, 및 하나의 내장된 디바이스와 복수의 다른 내장된 디바이스 사이에 형성된 갭을 선택적으로 연결함으로써 호스트 구조 및/또는 다른 내장된 구성요소와의 내장된 구성요소의 연결을 개선하기 위해 적층 제조를 사용하기 위한 시스템 및 방법에 관한 것이다.
적층 제조는 복합 재료를 포함하는 기계 구성요소를 생성할 기회를 제공하고, 또한 적층 제조 산업에서 전도성 재료의 이용 가능성으로 인해, 제3자에 의해 만들어진 구성요소를 제조되는 구조에 내장할 필요가 존재한다. 이 전도성 재료는 전기, 열, 음향 및/또는 광학일 수 있다.
예를 들면, 최신의 칩 내장 기술은 복잡한 전자 장치를 제작하는데 필수 요소가 되었다. 센서에 대한 상이한 요구에 대해 소형화 및 최적화된 패키지에 의해 구동된 내장된 센서가 있는 새로운 애플리케이션이 - 시급해졌는데; 이는 많은 수의 상호 연결 등으로 칩을 내장함으로써 복잡성이 증가했기 때문이다.
제조하는 대량 생산 방법 및 최종 제품의 결과적인 크기 가변성, 내장된 구성요소(예컨대, IC(200)) 및 이의 내장을 위한 슬롯 또는 장소 둘 모두를 고려할 때, 항상 내장 장소의 벽과 내장되는 구성요소 사이에 갭(gap)이 존재할 것이다. 이 갭은 내장된 구성요소가 느슨해지는 것을 방지하기 위해 밀봉을 요구하거나, 내장된 구성요소를 캡슐화하는 박스로부터 내장된 구성요소로 이동하기 위해 전기 상호 연결 와이어, 열 분산 와이어, 광섬유, 또는 기계식 변환 와이어와 같은 특수 구조가 요구되고; 갭에 지지부가 요구되며, 그렇지 않으면 예를 들면, 집적 회로 또는 전자 센서의 경우에 적층 제조에 의해 증착되는 와이어가 파손되거나 매우 얇을 수 있어서 원하는 기능의 부족을 야기하면, 이것은 감소된 금속 두께로 인한 매우 높은 저항 또는 전도성의 손실을 야기할 수 있다(예컨대, 도 3c, 도 3d 참조).
본 발명은 상기 식별된 문제 중 하나 이상을 극복하는 것에 관한 것이다.
다양한 실시형태에서, 개시된 것은 내장된 구성요소와 호스트 구조 사이에 형성된 갭을 연결함으로써 호스트 구조 및/또는 다른 집적 회로와의 내장된 구성요소의 열, 전기, 광학, 음향, 및 기계 연결을 개선하기 위해 적층 제조를 사용하기 위한 시스템, 및 방법이다. 내장된 구성요소는 예를 들면, 어느 하나의 전기, 음향, 광학, 열, 기계 등의 연결을 어떻게든 필요로 하는 마이크로 스위치, 센서, 압전 재료, 렌즈, 집적 회로, 발광 다이오드, 등 또는 이들의 조합일 수 있다.
일 실시형태에서, 본 명세서에서 제공된 것은 적층 제조 시스템에서 구현 가능한 호스트 구조에서 내장된 구성요소의 연결을 증가시키기 위한 방법이고, 방법은: 제1 내장된 구성요소(예컨대, IC)를 받고 수용하도록 구성된 우물(well) 바닥 및 우물 벽을 갖는 우물을 포함하는 상단 표면을 갖는 호스트 구조를 제공하는 단계; 우물 내에 정점 표면, 기저 표면 및 둘레를 갖는 내장될 제1 구성요소를 배치하는 단계로서, 그에 의해 제1 구성요소를 내장하는, 상기 배치하는 단계; 제1 내장된 구성요소를 검사하는 단계; 우물 벽과 제1 내장된 구성요소의 둘레 사이의 갭을 결정하는 단계; 및 우물 벽과 내장된 구성요소의 둘레 사이의 갭이 미리 결정된 갭 임계치보다 크지만 연결 임계치보다 작은 경우, 적층 제조 시스템을 사용하여, 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 단계를 포함한다.
또 다른 실시형태에서, 적층 제조 시스템은: 프로세싱 챔버; 광학 모듈, 기계 모듈, 및 음향 모듈 중 적어도 하나를 포함하고; 광학 모듈, 기계 모듈, 및 음향 모듈 중 적어도 하나는 실행될 때, 프로세서로 하여금: 제1 내장된 구성요소로 호스트 구조의 이미지를 캡처하게 하고; 우물 벽과 제1 내장된 구성요소의 둘레 사이의 갭을 측정하고; 측정된 갭을 미리 결정된 갭 임계치와 비교하게 하고; 측정된 갭을 연결 임계치와 비교하게 하고; 측정된 갭이 갭 임계치보다 크지만 연결 임계치보다 작은 경우, 오퍼레이터 및 적층 제조 시스템 중 적어도 하나에 제1 내장된 구성요소의 둘레 벽과 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하도록 지시하게 하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 작은 경우, 적층 제조 시스템이 제1 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 것을 방지하게 하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 크고 연결 임계치보다 큰 경우, 경보를 작동하게 하도록 구성된 실행 가능한 명령어의 세트를 갖는 프로세서 판독 가능한 매체를 포함하는 비휘발성 메모리와 통신하는 프로세서를 포함한다.
여전히 또 다른 실시형태에서, 본 명세서에 제공된 것은 실행될 때, 프로세서로 하여금: 내장될 제1 구성요소를 받고 수용하도록 구성된 우물 바닥 및 우물 벽을 갖는 우물을 포함하는 상단 표면을 갖는 호스트 구조의 이미지를 캡처하게 하는 것으로서, 내장될 제1 구성요소는 정점 표면, 기저 표면 및 둘레를 갖는, 호스트 구조의 이미지를 캡처하게 하고; 광학 모듈, 및 음향 모듈, 및 기계 모듈 중 적어도 하나를 사용하여, 호스트 구조의 우물 벽과 제1 내장된 구성요소의 둘레 사이의 갭을 측정하게 하고; 측정된 갭을 미리 결정된 갭 임계치와 비교하게 하고; 측정된 갭을 연결 임계치와 비교하게 하고; 측정된 갭이 갭 임계치보다 크고 연결 임계치보다 작은 경우, 오퍼레이터 및 적층 제조 시스템 중 적어도 하나에 제1 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하도록 지시하게 하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 작은 경우, 적층 제조 시스템이 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 것을 방지하게 하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 크고 연결 임계치보다 큰 경우, 경보를 작동하게 하도록 구성된 실행 가능한 명령어의 세트를 갖는 프로세서 판독 가능한 매체이다.
내장된 구성요소와 호스트 구조 사이에 형성된 갭을 연결함으로써 호스트 구조 및/또는 다른 내장된 구성요소와의 내장된 구성요소의 연결을 개선하기 위해 적층 제조 시스템을 사용하기 위한 시스템, 및 방법의 이 및 다른 특징은 예시적이며, 제한적이지 않은 도면 및 예와 결부하여 판독될 때 다음의 상세한 설명으로부터 분명해질 것이다.
내장된 집적 회로의 연결을 개선하기 위한 시스템, 및 방법의 더 양호한 이해를 위해, 이의 실시형태와 관련하여, 첨부된 예 및 도면에 대한 참조가 행해지고, 여기서:
도 1A는 호스트 구조의 우물에서의 내장된 집적 회로의 등각 투상도이고, 상부 평면도는 도 1B에 도시되며 도 1A의 라인(A-A)을 따르는 X-Z 단면은 도 1c에 도시된다;
도 2는 복수의 상이한 내장된 구성요소를 포함하는 호스트 구조의 일 실시형태를 도시하는 개략도;
도 3a는 현재 생성된 바와 같은 접촉 패드를 갖는 도 1B의 확대된 상부 평면도를 도시하고, 도 3a의 라인(B-B)을 따르는 X-Z 단면은 도 3b에 도시되고, 접촉 패드에 대한 전류 전기 연결부를 갖는 도 3a에서와 같은 상부 평면도는 도 3c에 도시되며 도 3c의 라인(C-C)을 따르는 X-Z 단면에서의 결과적인 절단은 도 3d에 도시된다;
도 4는 연결 증착에 대한 다양한 측정된 갭의 영향을 좌측으로부터 우측으로 개략적으로 도시한 도면;
도 5는 본 명세서에 개시되고 청구된 방법 및 시스템을 사용하여 사변형 우물에서 사변형 IC의 잠재적 결과적인 갭 및 연결 증착의 개략적인 예시를 도시한 도면;
도 6a는 설명된 시스템을 사용하여 부가된 연결 부재(들)를 통한 접촉 층(절연 또는 전도성)의 증착에 대해 설명된 방법의 구현의 상부 평면(XY) 뷰의 개략적인 예시를 도시한 도면이고, 이의 측(XZ) 정면도는 도 6b에 도시됨; 및
도 7은 본 명세서에서 설명된 방법의 일 실시형태를 설명하는 흐름도.
본 명세서에서 제공된 것은 내장된 구성요소와 호스트 구조 및/또는 다른 내장된 그리고 다른 구성요소 사이에 형성된 갭을 연결함으로써 호스트 구조 및/또는 다른 내장된 구성요소와의 내장된 구성요소 및 집적 회로의 연결을 개선하기 위해 적층 제조를 사용하기 위한 시스템 및 방법의 실시형태이다.
능동 및 수동 구성요소를 호스트 구조에 내장하기 위한 기술은 복잡한 전자 장치의 개발에 필수 요소가 되었다. 전기 성능, 칩 치수, 및 상호 연결부(들)와 관련된 상이한 요구조건으로 인해 상이한 내장 기술이 개발되었다.
마찬가지로, 환경으로부터 그 구성요소를 분리하고/하거나 절연할 목적을 위해 구성요소를 다른 호스트 내부에 배치할 필요성 예를 들면, 고유한 구조의 마이크로 LED의 조립, 등은 이러한 디바이스를 내장하기 위한 적층 제조를 사용하여 성취될 수 있다. 모두는 아닐지라도 대부분의 내장된 디바이스는 내장된 구성요소(200) 외부에서 일종의 연결을 요구하고, 따라서 이 목적을 위해 부가적인 재료가 증착된다. 내장될 디바이스("구성요소", "회로", "칩", "집적 회로"와 상호 교환 가능함) 뿐만 아니라, 호스트 구조(인쇄 회로 기판(PCB), 연성 인쇄 회로(FPC) 및 고 밀도 상호 연결 인쇄 회로(HDIPC)와 상호 교환 가능함)의 제조 공차로 인해, 그 사이의 갭은 존재한다면, 연결 재료의 기계, 전기, 광학 속성을 제한할 수 있다. 그에 따라, 본 명세서에서 제공된 방법 및 시스템은 이의 호스트 구조에 대한 내장된 구성요소의 기계, 전기, 열, 음향, 및 광학 연결을 개선한다. 개시된 바와 같이, 내장된 구성요소는 어느 하나의 전기, 음향, 광학, 열, 기계, 이들의 조합 등의 연결을 어떻게든 필요로 하는 마이크로 스위치, 센서, 압전 재료, 다이아몬드, 집적 회로, 발광 다이오드, 레이저, 등일 수 있다. 본 명세서에서 사용된 바와 같이, 개시된 기술의 맥락에서 용어 "연결"은 호스트의 배선 패턴과 내장된 구성요소 사이의 전기 및 물리 연결의 확실성을 언급한다. 또 다른 실시형태에서, 용어는 개시된 방법 및 개시된 시스템을 구현하지 않고 동일한 구성과 비교할 때 연결을 개선하고자 하는 전자, 사운드, 광자, 열, 변형, 등의 흐름에 대한 저항의 역수를 언급한다.
본 발명은 필요할 때 갭(예컨대, 내장된 구성요소와 호스트 사이의)을 연결하기 위한 방법을 제공하고, 따라서 적층 제조를 사용하여 제조된 구조에 내장된 디바이스를 제자리에 고정시키고/시키거나 임의의 기계 및 전기 결함 없이 내장된 디바이스로부터 구조로 이동하는 다른 재료를 부가할 능력을 야기한다.
3차원(3D) 프린팅은 적층 제조의 일 실시형태로서, 정적 객체 및 원형, 제품, 및 금형과 같은 다른 안정적인 구조를 생성하기 위해 사용되었다. 3차원 프린터는 전형적으로, 컴퓨터 지원 설계(CAD) 소프트웨어로 생성되는 3D 이미지를 재료의 층 별 부가를 통해 3D 객체로 변환할 수 있다. 이러한 이유로, 3D 프린팅은 용어 "적층 제조"와 상대적으로 동의어가 되었다. 대조적으로, "감산 제조"는 원하는 형상을 생성하고 플라즈마 챔버, 습식 화학 벤치, 거품, 밀, 그라인더, 및 라우터와 같은 CNC 가공을 포함하도록 재료를 멀리 에칭, 절단, 밀링, 또는 가공함으로써 객체를 생성하는 것을 언급한다.
사용된 시스템은 전형적으로, 몇몇 서브 시스템 및 모듈을 포함할 수 있다. 이는 예를 들면, 일례로서, 레이저 또는 프린트 헤드와 같은 적층 제조 요소의 움직임을 제어하는 기계 서브 시스템; 기판(또는 척(chuck)) 그것의 가열 및 컨베이어 이동; 잉크 조성물 주입 시스템, 재료 필라멘트 소스, 또는 재료의 액체 소스; 경화/소결 서브 시스템; 프로세스를 제어하고 적절한 적층 제조 명령어를 생성하는 컴퓨터 기반 서브 시스템; 구성요소 배치 시스템(예컨대, "선택 및 배치"를 위한 로봇 암); 기계 비전 시스템; 좌표 및 치수 측정 시스템, 및 적층 제조 프로세스를 제어하기 위한 명령 및 제어 시스템일 수 있다.
그에 따라 그리고 일 실시형태에서, 본 명세서에서 제공된 것은 적층 제조 시스템에서 구현 가능한, 호스트 구조에서 내장된 구성요소의 연결을 증가시키기 위한 방법이고, 방법은 제1 내장된 구성요소를 받고 수용하도록 구성된 우물 바닥 및 우물 벽을 갖는 우물을 포함하는 상단 표면을 갖는 호스트 구조를 제공하는 단계; 우물 내에 정점 표면, 기저 표면 및 둘레를 갖는 제1 내장된 구성요소를 배치하는 단계로서, 그에 의해 제1 구성요소를 내장하는, 상기 배치하는 단계; 제1 내장된 구성요소를 검사하는 단계; 우물 벽과 제1 내장된 구성요소의 둘레 사이의 갭을 결정하는 단계; 및 우물 벽과 내장된 구성요소의 둘레 사이의 갭이 미리 결정된 갭 임계치보다 크지만 연결 임계치보다 작은 경우, 적층 제조 시스템을 사용하여, 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 단계를 포함한다.
용어 구성요소는 일례로서, 패키징되거나 패킹되지 않은, 단일화된 IC 디바이스와 같은 "집적 회로" 또는 "칩"을 언급할 수 있다. 용어 "칩 패키지"는 특히, 인쇄 회로 기판(PCB)과 같은 호스트 구조에 연결(소켓 실장)하거나 납땜(표면 실장)하고, 따라서 칩을 위한 실장을 생성하기 위해 칩이 들어오는 하우징을 나타낼 수 있다. 전자 장치에서, 용어 칩 패키지 또는 칩 캐리어는 구성요소 또는 집적 회로 주위에 부가된 재료를 나타낼 수 있어서 그것이 손상 없이 취급되고 회로에 통합되는 것을 허용한다.
또한, 본 명세서에서 설명된 시스템, 및 방법과 결부하여 사용된 IC 또는 칩 패키지는 쿼드 플랫 팩(QFP) 패키지, 얇은 소형 아웃라인 패키지(TSOP), 얇은 아웃라인 집적 회로(SOIC) 패키지, 얇은 아웃라인 제이-리드(SOJ) 패키지, 플라스틱 리드 칩 캐리어(PLCC) 패키지, 웨이퍼 레벨 칩 스케일 패키지(WLCSP), 금형 어레이 프로세스-볼 그리드 어레이(MAPBGA) 패키지, 볼-그리드 어레이(BGA), 쿼드 플랫 노-리드(QFN) 패키지, 랜드 그리드 어레이(LGA) 패키지, 수동 구성요소, 또는 상기 언급한 것 중 2개 이상을 포함하는 조합일 수 있다.
또 다른 실시형태에서, 내장된 구성요소는 호스트 구조에 부가되고자 하는 다른 요소일 수 있으며 예를 들면, Led 구조와 같은 가중치 요소, 진동 절연체, 팬, 복잡한 방열판, 렌즈, 전원, 액체 함유 용기와 같은 완성된 요소, 등으로 폭넓게 다를 수 있다. 용어 "구성요소"는 내장된 구성요소 또는 디바이스의 유형으로 제한하도록 의도되지 않고 그 구성요소/디바이스를 수용하도록 구성되고 크기가 지정된 호스트 구조 내에서 미리 제작된 장소의 호스트 구조에 통합되기 위해 무엇이든 포함하도록 의도된다.
표시된 바와 같이, 개선된 연결을 갖는 내장된 구성요소를 포함하는 호스트 구조를 제작하기 위한 방법을 구현하기 위해 사용된 시스템은 상이한 금속을 포함할 수 있는 부가적인 전도성 재료로 하여금 증착되게 하거나 그렇지 않으면, 거기에 부가되게 할 수 있다. 예를 들면, 은(Ag) 구리, 또는 금. 마찬가지로, 다른 금속(예컨대, Al, Ni, Pt) 또는 금속 전구체가 또한, 사용할 수 있으며 제공된 예는 제한하는 것으로서 고려되어서는 안된다.
특정 실시형태에서, 본 명세서에서 제공된 적층 제조 시스템은 복수의 칩의 각각을 그것의 미리 결정된 우물에 배치하도록 구성된, CAM 모듈과 통신하고 CAM 모듈의 제어 하에 있는 로봇 암을 더 포함한다. 로봇 암은 칩을 접촉 패드에 동작 가능하게 결합하고 연결하도록 더 구성될 수 있다(예컨대, 250, 도 3a 참조).
또한, 개선된 연결을 갖는 호스트 구조를 형성하기 위한 시스템은: 프로세싱 챔버; 광학 모듈, 기계 모듈, 및 음향 모듈 중 적어도 하나를 더 포함하고; 광학 모듈, 기계 모듈, 및 음향 모듈 중 적어도 하나는 실행될 때, 적어도 하나의 프로세서로 하여금: 제1 내장된 구성요소로 호스트 구조의 이미지를 캡처하고; 우물 벽과 제1 내장된 구성요소의 둘레 사이의 갭을 측정하고; 측정된 갭을 미리 결정된 갭 임계치와 비교하고; 측정된 갭을 연결 임계치와 비교하고; 측정된 갭이 갭 임계치보다 크지만 연결 임계치보다 작은 경우, 오퍼레이터 및 적층 제조 시스템 중 적어도 하나에 내장된 구성요소의 둘레 벽과 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 인쇄하도록 지시하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 작은 경우, 적층 제조 시스템이 내장된 구성요소의 둘레 벽과 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 것을 방지하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 크고 연결 임계치보다 큰 경우, 경보를 작동하게 하도록 구성된 실행 가능한 명령어의 세트를 갖는 프로세서 판독 가능한 매체를 포함하는 비휘발성 메모리(또는 비휘발성 저장 디바이스)와 통신하는 프로세서를 포함한다.
본 명세서에서 사용된 바와 같이, 내장된 구성요소로 호스트 구조의 이미지를 캡처하는 것은 광학 이미지, 음향 풋프린트(acoustic footprint), 및 근접 프로파일(예컨대, 원자력 현미경 또는 로봇 근접 감지를 사용함) 중 적어도 하나를 캡처하는 것을 언급한다. 즉, 감지는 호스트 구조에서의 내장된 구성요소의 현재 상태의 스냅샷을 제공하는 것을 의미한다.
일반적으로, 하나의 실시형태에서, 광학 모듈은 기계 비전 모듈을 포함한다. 본 명세서에서 제공된 시스템 및 방법에서 사용된 기본 기계 비전 시스템은 관심 있는 영역을 향하는 하나 이상의 카메라(전형적으로, 고체 상태 충전 결합 디바이스(CCD) 이미징 요소를 가짐), CCD 이미지를 캡처하고 송신하는 프레임 그래버/이미지 프로세싱 요소, 기계 비전 소프트웨어 애플리케이션을 실행하고 캡처된 이미지를 조작하기 위한 컴퓨터 및 선택적으로 디스플레이, 및 관심 있는 영역에 대한 적절한 조명을 포함할 수 있다.
용어 "모듈"의 사용은 모듈의 일부로서 설명되거나 주장된 구성요소 또는 기능이 모두 (단일) 공통 패키지로 구성된다는 것을 의미하지 않는다. 실제로, 제어 로직 또는 다른 구성요소든 아니든 모듈의 다양한 구성요소 중 임의의 것 또는 전부는 단일 패키지로 조합되거나 별개로 유지될 수 있으며 다수의 그룹이나 패키지로 또는 다수의 (원격) 위치 및 디바이스에 걸쳐 더 분산될 수 있다.
게다가, 컴퓨터 프로그램은 본 명세서에서 설명된 방법의 단계를 수행하기 위한 프로그램 코드 수단뿐만 아니라, 하드 디스크, CD-ROM, DVD, USB 메모리 스틱, 또는 컴퓨터 프로그램 제품이 컴퓨터의 메인 메모리에 로드되고 컴퓨터에 의해 수행될 때, 인터넷 또는 인트라넷과 같은 데이터 네트워크를 통해 액세스될 수 있는 저장 매체와 같은 컴퓨터에 의해 판독될 수 있는 매체에 저장된 프로그램 코드 수단을 포함하는 컴퓨터 프로그램 제품을 포함할 수 있다.
본 명세서에서 설명된 방법에서 사용된 바와 같이 메모리 디바이스(들)는 다양한 유형의 비휘발성 메모리 디바이스 또는 저장 디바이스(즉, 전력이 없을 때 거기의 정보를 잃지 않는 메모리 디바이스) 중 임의의 것일 수 있다. 용어 "메모리 디바이스"는 설치 매체 예컨대, CD-ROM, 또는 테이프 디바이스 또는 자기 매체 예컨대, 하드 드라이브, 광학 저장장치와 같은 비휘발성 메모리, 또는 ROM, EPROM, 플래시, 등을 포함하도록 의도된다. 메모리 디바이스는 또한 다른 유형의 메모리, 또는 이들의 조합을 포함할 수 있다. 게다가, 메모리 매체는 프로그램이 실행되는 제1 컴퓨터(예컨대, 적층 제조 시스템)에 위치될 수 있고/있거나, 인터넷과 같은 네트워크를 통해 제1 컴퓨터에 연결하는 상이한 제2 컴퓨터에 위치될 수 있다. 후자의 사례에서, 제2 컴퓨터는 실행을 위해 제1 컴퓨터에 프로그램 명령어를 더 제공할 수 있다. 용어 "메모리 디바이스"는 또한, 상이한 위치에 예컨대, 네트워크를 통해 연결되는 상이한 컴퓨터에 상주할 수 있는 2개 이상의 메모리 디바이스를 포함할 수 있다. 그에 따라, 예를 들면, 비트맵 라이브러리는 제공된 적층 제조 시스템에 결합된 CAM 모듈로부터 멀리 떨어진 메모리 디바이스에 상주할 수 있고, 제공된 적층 제조 시스템에 의해(예를 들면, 광역 네트워크에 의해) 액세스 가능할 수 있다.
달리 구체적으로 언급되지 않는 한, 다음 논의로부터 명백한 바와 같이, 명세서 논의 전반에 걸쳐 "프로세싱", "로딩", "통신 중", "검출", "산출", "결정", "분석", 등과 같은 활용 용어가 수동으로, 또는 트랜지스터 아키텍처와 같은, 물리적으로서 표현된 데이터를 조작하고/하거나 이를 물리 구조로서 유사하게 표현된 다른 데이터(즉, 우물 내의 상대적인 위치 좌표)로 변환하는 컴퓨터 또는 컴퓨팅 시스템, 또는 유사한 전자 컴퓨팅 디바이스에 의해 행해진 동작 및/또는 프로세스를 언급함이 인식된다.
방법, 프로그램 및 라이브러리에서 사용되는, 제작될 본 명세서에서 설명된 내장된 구성요소를 포함하는 호스트 구조와 연관된 컴퓨터 지원 설계/컴퓨터 지원 제조(CAD/CAM) 생성 정보는 변환된 CAD/CAM 데이터 패키지에 기초할 수 있고, 이는 예를 들면, IGES, DXF, DWG, DMIS, NC 파일, GERBER® 파일, EXCELLON®, STL, EPRT 파일, ODB, ODB++, .asm, STL, IGES, STEP, Catia, SolidWorks, Autocad, ProE, 3D Studio, Gerber, Rhino, Altium, Orcad, Eagle 파일 또는 상기 언급한 것 중 하나 이상을 포함하는 패키지일 수 있다. 부가적으로, 그래픽 객체에 부착된 속성은 제작을 위해 필요한 메타 정보를 전송하고 본 명세서에서 설명된 내장된 칩 구성요소 이미지 및 이미지의 구조와 컬러(예컨대, 수지 또는 금속)를 포함하는 인쇄 회로 기판을 정확하게 정의할 수 있어서, 설계(예컨대, 3D 시각화 CAD)로부터 제작(예컨대, CAM)으로의 제작 데이터의 효율적이고 효과적인 전송을 야기한다. 그에 따라 그리고 일 실시형태에서, 사전 프로세싱 알고리즘을 사용하여, 본 명세서에서 설명된 바와 같이 GERBER®, EXCELLON®, DWG, DXF, STL, EPRT ASM 등이 2D 파일로 변환된다.
본 명세서에 개시된 구성요소, 프로세스, 어셈블리, 및 디바이스의 더 완전한 이해는 첨부된 도면을 참조하여 얻어질 수 있다. 이 도면(본 명세서에서 "도"로서 또한 언급됨)은 본 발명의 입증의 편의 및 용이에 기초한 단지 개략적인 표현(예컨대, 예시)일 뿐이며, 따라서 디바이스 또는 이의 구성요소의 상대적인 크기 및 치수를 나타내도록 의도되고/되거나 예시적인 실시형태의 범위를 정의하거나 제한하도록 의도되지 않는다. 특수 용어가 명료화를 위하여 다음의 설명에서 사용되지만, 이 용어는 도면에서 예시하기 위해 선택된 실시형태의 특정한 구조만을 언급하도록 의도되며, 본 발명의 범위를 정의하거나 제한하도록 의도되지 않는다. 하기의 도면 및 다음의 설명에서, 유사한 숫자 지정이 유사한 기능의 구성요소를 언급함을 이해해야 한다.
이제 호스트 구조(100), 및 내장된 구성요소(200)의 개략적인 예의 사시도(1A), 상부(1B), 및 단면도(1C)를 도시하는 도 1을 참조한다. 호스트 구조(100)는 표준 제조 프로세스에 의해 또는 적층 제조 기술을 사용하여 제조될 수 있고, 내장된 구성요소(200)는 별개의 장비에서 생성되고, 그 다음 수동으로 또는 자동화된 선택 및 배치 장비(예컨대, 로봇 암 모듈)에 의해 우물(150) 내부에 배치된다. 호스트 구조 및 내장된 구성요소(200) 둘 모두에 대한 자연스러운 제조 공차로 인해, 우물 벽(101) 및 인접한 상단 표면(103)과 내장된 구성요소(200)의 둘레(203) 사이에 항상 갭("d1")이 존재한다. 호스트 구조(100)의 설계 및 제조는 내장된 구성요소가 선택 및 배치를 가능하게 하기 위해 가능한 한 좁게 배치되어야 하는 우물(150)을 형성하여, 제1 및 제2 또는 그 이상의 구성요소(200)를 받고 수용한다. 따라서, 갭("d1")은 1㎛ 내지 1000㎛ 사이 예를 들면, 10㎛과 500㎛ 사이의 어떤 것이든 될 수 있다. 도 2는 또한, 복수의 상이한 내장된 구성요소 또는 기계, 음향, 열, 또는 광학 구성요소가 호스트 구조(100) 우물(150) 내부에 위치되는 호스트 구조(100)를 도시하며, 일부는 그(예컨대, 200, 200') 사이의 인접한 공간을 공유한다. 본 명세서에서 또한, 고유한 호스트 구조 및 구성요소 제조 공차와, 선택 및 배치 요구로 인해 모든 구조 사이에 갭이 존재한다.
많은 사례에서, 내장된 디바이스 또는 구성요소(200)는 전자 디바이스, 센서, 변환기, 열, 또는 광학 전달 입력 및 출력 신호를 위한 접촉 패드(250, 251)(예컨대, 도 3a 참조)와 같은 기능적 연결을 위한 영역을 가질 수 있다. 내장된 디바이스(예컨대, 구성요소(200))의 접촉 패드(250, 251)와 호스트 구조(100)의 인접한 상단 표면(103) 사이에 트레이스(301, 302)(예컨대, 도 3c 참조)와 같은 대응하는 연결 재료를 배치하는 것이 바람직할 수 있고, 그로부터 호스트 구조는 도 3c, 도 3d에 도시된 바와 같이 복합 구조의 최종 어셈블리에 의존하여 더 연결될 것이다. 트레이스(301, 302)를 증착하기 위해 전형적인 적층 제조가 사용될 때, 우물 벽(101)과 내장된 구성요소(200) 둘레(203) 사이, 또는 하나의 내장된 구성요소(200)와 또 다른 내장된 구성요소(200') 사이의 갭("d1")의 치수는 도 2에 도시된 바와 같고, 결과적인 갭(d1)은 완제품의 무결성과 기능에 중요한 역할을 한다. 트레이스(301, 302)를 형성하는 재료의 점도 및 증착 방법은 또한, 중요한 역할을 할 수 있다. 결과적으로, 트레이스(301, 302)는 결국 분리될 수 있고, 이는 갭(예컨대, 도 3d 참조)에 의해, 또는 갭("d")에 걸친 상호 연결 재료(트레이스(301, 302))의 좁아짐에 의해 야기될 수 있다. 표면상으로 일부 기능을 제공하지만, 트레이스(301, 302)의 이 좁아짐은 조립된 구조의 신뢰성을 제한하기 위해 전자 디바이스 분야의 숙련된 기술자에 의해 알려진다.
개시된 기술은 도 3d에 도시된 바와 같이, 트레이스를 상호 연결하는 것이 필요할 때 이러한 갭이 존재한다는 제한을 극복하기 위해 호스트 구조(100)와 내장된 구성요소(예컨대, IC(200)) 사이 또는 상이한 내장된 구성요소(예컨대, IC(200, 210, 220) 등, 예컨대 도 2 참조) 사이의 갭(d1) 위에 증착될 연결 부재(401)(예컨대, 도 4의 좌측 참조)를 제공한다. 또한, 갭(d1)이 증가함에 따라, 갭(d2)이 갭(d1)보다 크고, 연결 부재(402)는 우물 벽(101)과 구성요소(203)의 둘레 사이에서 이동하는 동안 처진다. 적층 제조를 사용하는 것은 이 딥(처짐(sagging)에 의해 야기됨)을 채우는 것을 더 가능하게 할 수 있고, 따라서 필요한 경우 거의 직선형 연결 부재(403)를 생성한다. 도 4에서, 연결 부재(들)(401(403))는 또한, 내장된 구성요소가 제자리에 고정되는 것을 보장하기 위해 기계 보강 구조로서 사용될 수 있다. 연결 부재(401)의 크기는 호스트 구조(100)와 내장된 구성요소 사이의 최종 제품의 특정 통합 요구에 기초하여 선택될 수 있다. 그것은 연결이 필요한 섹션에서만 적용되는 도 5에서 도시된 바와 같이 단면뿐만 아니라, 4개의 측까지 모두 단일 측을 가질 수 있다. 연결 부재(400i)를 사용하는 것은 도 6에 도시된 바와 같이, 우물 벽(103)에 인접한 호스트 구조의 상단 표면과 내장된 구성요소(200)의 둘레(203) 사이에 트레이스(301, 302)를 적층 제조함으로써 신뢰 가능한 배치를 허용한다.
도 7은 프로세스를 제어하기 위해 컴퓨터의 프로세서에 의해 사용된 로직에 대한 전형적인 흐름도를 도시한다. 연결 부재(401)를 정확하게 배치하기 위해, 스캐닝(709)은 호스트 구조(100) 우물(150)의 치수뿐만 아니라, 적층 제조 장비에서 우물(150)의 위치를 결정하기 위해 기계 비전을 통해 예컨대, 광학, 음향, 정전기, 또는 기계 수단을 사용하여 수행될 수 있다. 내장된 구성요소(200)는 선택 및 배치 자동화 시스템에 의해 수동으로 또는 자동으로 배치될 수 있다(704). 일 실시형태에서, 컴퓨터는 데이터 획득을 관리하고 구성요소의 배치를 관리하기 위해 사용된다. 검사 모듈은 그 다음, 갭("d1")의 크기를 결정하기 위해 구조를 스캔한다(711). 이 갭이 미리 정의된 설계 규칙을 초과하면(720), 프로세스가 중단되고 시스템 오퍼레이터에게 개입에 대한 경고가 행해지거나(722) 부분이 거부된 부품 저장소에 배치된다. 그렇지 않으면(715), 갭 크기, 연결 부재(401) 속성에 기초하여, 디바이스 설계 연결 부재(401)가 배치되고(718) 정점 표면(201)이 또한 필요하다면 평평하게 만들어진다.
그에 따라 그리고 도 1 내지 도 7에 도시된 실시형태에서, 본 명세서에서 제공된 것은 적층 제조 가산기에서 구현 가능한 호스트 구조(100)에서 집적 회로(200)의 연결을 증가시키기 위한 방법이고, 방법은, 내장될 제1 구성요소(200)를 받고 수용하도록 구성된 우물 벽(101) 및 우물 바닥(102)을 갖는 우물(150)을 포함하는 상단 표면(103)을 갖는 호스트 구조(100)를 제공하는 단계; 우물(150) 내에 정점 표면(201), 기저 표면(202) 및 둘레(203)를 갖는 제1 구성요소(200)를 배치하는 단계로서, 그에 의해 제1 구성요소(200)를 내장하는, 상기 배치하는 단계; 제1 내장된 구성요소(200)을 검사하는 단계; 우물 벽(101)과 제1 내장된 구성요소(200)의 둘레(203) 사이의 갭(dn)을 결정하는 단계: 및 내장된 구성요소(200)의 둘레(203)와 우물 벽(101) 사이의 갭(dn)이 미리 결정된 갭 임계치(THG)보다 크지만 연결 임계치(THB)보다 작은 경우, 3D 프린터 또는 다른 적층 제조 수단을 사용하여, 내장된 구성요소(200)의 둘레(203)와 우물 벽(101)에 인접한 호스트 구조(100)의 상단 표면(103) 사이에 연결 부재(400i)를 부가하는 단계를 포함한다.
구성요소(200)의 정점 표면(201)은 예컨대, 적어도 호스트 구조(100) 및 제2 구성요소(200', 210)와 전자적으로 통신하거나, 광학 또는 음향 신호와 같은 신호를 전송하도록 구성된 접촉 패드(250, 251)를 더 포함할 수 있다. 게다가, 구성요소(200)의 둘레(203)는 각각이 정점 표면(201)을 갖는 3개 이상의 면을 갖는 다각형일 수 있다. 사변형 다각형이 도 5에 도시되지만, 제한하지 않아야 한다. 예컨대, 제1 또는 제2 또는 다른 내장된 구성요소(200)의 둘레(203)와 우물 벽(101)에 인접한 호스트 구조(100)의 상단 표면(103) 사이에 연결 부재(401)를 부가하는 단계에 앞서 우물 벽(101)과 제1 내장된 구성요소(200)의 둘레(203)의 각각의 면(다각형의 경우) 사이에 갭(dn)을 결정하고, 그 다음 내장된 구성요소(200)의 둘레 벽(203)과 우물 벽(101)에 인접한 호스트 구조(100)의 상단 표면(103) 사이에 연결 부재(401)를 부가하는 단계가 선행될 수 있음에 유의한다. 도 6a, 도 6b에 도시된 바와 같이, 연결 부재(401)는 접촉 패드(251)의 일부와 우물 벽(101)에 인접한 호스트 구조(100)의 상단 표면(103) 사이에 부가될 수 있으며, 이 다음에 연결 부재(401)를 통해, 접촉 패드(251)의 또 다른 일부, 또는 절연 및/또는 유전체 트레이스(302)와, 호스트 구조(100)의 상단 표면(103) 및/또는 제2 구성요소(200') 중 적어도 하나(예컨대, 도 2 참조) 사이에 어느 하나의 전도성 트레이스(302)를 부가하는 것이 이어질 수 있다. 당업계의 임의의 숙련자는 열, 광, 및 음향 전도도를 위한 경로를 제공하기 위해 다른 재료가 부가될 수 있다고 결론을 내릴 수 있다.
일 실시형태에서, 개선된 기계, 광학, 열, 음향 및 전기 연결을 갖는 구조를 제작하기 위해 사용된 적층 제조 프린터는, 프로세싱 챔버: 프로세싱 챔버; 광학 모듈, 기계 모듈, 및 음향 모듈 중 적어도 하나를 더 포함하고; 광학 모듈, 기계 모듈, 및 음향 모듈 중 적어도 하나는 실행될 때, 프로세서로 하여금: 제1 내장된 구성요소(200)로 호스트 구조(100)의 이미지를 캡처하게 하고; 우물 벽(101)과 제1 내장된 구성요소(200)의 둘레(203) 사이의 갭(d)을 측정하게 하고; 측정된 갭(d)을 미리 결정된 갭 임계치(THG)와 비교하고; 측정된 갭(d)을 연결 임계치(THB)와 비교하게 하고; 측정된 갭(d)이 갭 임계치(THG)보다 크지만 연결 임계치(THB)보다 작은 경우(THB>d>THG), 오퍼레이터 및/또는 적층 제조 시스템에 내장된 구성요소(200)의 둘레 벽(203)과 우물 벽(101)에 인접한 호스트 구조(100)의 상단 표면(103) 사이에 연결 부재(401)를 부가하도록 (즉, 자동으로) 지시하게 하고; 그렇지 않으면 측정된 갭(d)이 갭 임계치(THG)보다 작은 경우(d<THG), 프린터가 연결 부재(401)를 부가하는 것을 방지하게 하고; 그렇지 않으면 측정된 갭(d)이 갭 임계치(THG)보다 크고 연결 임계치(THG)(d>THB)보다 큰 경우, 경보를 작동하게 하도록 구성된 실행 가능한 명령어의 세트를 갖는 프로세서 판독 가능한 매체를 포함하는 비휘발성 메모리와 통신하는 프로세서를 포함한다.
방법의 일 실시형태는 도 7에 도시되고, 내장된 프로토콜의 개시 시에(700) 예시된 바와 같이, 호스트 구조는 고유한지의 여부를 결정(701)하기 위해 스캔되고 만약 그렇다면(702) 우물(150) 좌표, 및 바닥(102)의 깊이는 아직 내장되지 않은 구성요소의 파라미터와 비교되고 확인되며(703) 그 지점에서, 구성요소(200)는 우물(150) 내에 수동으로 또는 자동으로 배치된다(704). 호스트 구조가 고유하지 않은 경우(705), 시스템은 내장 장소 우물(150)과 아직 내장되지 않은 구성요소(200) 사이의 적합을 확인하고 그 다음, 우물(150) 내에 배치될 것이고(704), 따라서 구성요소(200)를 내장한다. 시스템은 그 다음, 구성요소(200)가 우물(150) 내에 적절하게 배치되었는지를 결정할 것이고(707), 그렇다면(708) 내장된 구성요소(200)의 스캔(709)을 (예컨대, 기계 및/또는 광학, 및/또는 음향적으로) 개시할 것이고, 또는 적절하게 배치되지 않은 경우(710), 다시 배치될 것이다(704). 스캔에 이어서, 광학 모듈 및/또는 기계 모듈 및/또는 음향 모듈, 및 검사 알고리즘이 우물 벽(101)과 구성요소(200) 둘레(203) 사이 그리고 둘레(203)의 임의의 면과 우물 벽(101)에 인접한 호스트 구조(100)의 인접한 상단 표면(103) 사이의 갭(d)를 정량화(즉, 측정)할 것이고(711), 그 다음 알고리즘은 측정된 갭(d)이 THG보다 큰지를 분석하고(713), 그렇지 않은 경우(713), 연결 부재(401)의 부가를 방지할 것이다(714). 반면에 측정된 갭(d)이 THG보다 큰 경우(715) 시스템은 측정된 갭(d)이 연결 임계치(THB)보다 큰지를 분석할 것이고(716), 그렇지 않은 경우(717), 시스템은 예를 들면, 측정된 갭(d2)에 기초하여(도 4의 중앙) 연결 재료가 연결로 인해 처짐이 발생할지의 여부를 질의하고(718), 그렇다면, 적층 제조 시스템(또는 시스템 외부의 임의의 오퍼레이터)은 처짐을 정정하고(719)(예컨대, 도 6b의 중앙 참조), 연결 부재(401)를 부가하며(720) 그 구성요소(200)에 대한 내장 프로토콜을 종료할 것이다(714). 한편, 어떠한 처짐(721)도 예상되지 않는 경우, 적층 제조 시스템(또는 시스템 외부의 임의의 오퍼레이터)은 연결 부재(401)를 부가하고(720) 그 구성요소(200)에 대한 내장 프로토콜을 종료할 것이다(714). 그렇지 않으면, 측정된 갭(d)이 연결 임계치(THB)보다 큰 경우(722), 시스템은 완성된 구조에 대한 설계 규칙(들)에 비추어 측정된 갭(d)를 검토하고(723) 측정된 갭(d)이 설계 규칙의 제약 내에 있지 않은 경우(724), 오퍼레이터에게 경고하고(725) 부가를 중단할 것이다. 그러나, 갭이 설계 규칙 내에 있으면(727), 시스템은 호스트 구조(100)가 아직 내장되지 않은 구성요소(200)에 고유한지의 여부를 다시 결정하고(701) 프로세스를 반복할 것이다.
본 명세서에서 제공된 방법을 사용하여, 프로토콜이 초기 스테이지(단계(700 내지 707))를 거치지 않은 이미 내장된 구성요소(들)에서 개시될 수 있음(725)이 또한 고려된다.
본 명세서에서 사용된 바와 같이, 용어 "포함하는" 및 그 파생어는 언급된 특징, 요소, 구성요소, 그룹, 정수 및/또는 단계의 존재를 명시하는 개방형 용어인 것으로 의도되지만, 다른 언급되지 않은 특징, 요소, 구성요소, 그룹, 정수 및/또는 단계의 존재를 배제하지 않는다. 상기 언급한 것은 또한, 용어 "포함하는", "갖는" 및 이의 파생어와 같은 유사한 의미를 갖는 단어에 적용된다.
본 명세서에 개시된 모든 범위는 종점을 포함하고, 종점은 서로 독립적으로 조합 가능하다. "조합"은 혼합, 혼합물, 합금, 반응 생성물, 등을 포함한다. 본 명세서에서 단수 표현은 양의 제한을 나타내지 않으며, 본 명세서에서 달리 표시되거나 문맥에 의해 명확하게 모순되지 않는 한, 단수 및 복수 둘 모두를 커버하도록 해석되어야 한다. 본 명세서에서 사용된 바와 같이 접미사 "(들)"은 그것이 수정하는 용어의 단수 및 복수를 둘 모두 포함하도록 의도되고, 그에 의해 그 용어 중 하나 이상을 포함한다(예컨대, 구성요소(들)는 하나 이상의 구성요소를 포함한다). 명세서 전체에 걸쳐 "하나의 실시형태", "또 다른 실시형태", "일 실시형태" 등에 대한 참조는 존재할 때, 실시형태와 관련하여 설명된 특정한 요소(예컨대, 특징, 구조 및/또는 특성)가 본 명세서에서 설명된 적어도 하나의 실시형태에 포함되고, 다른 실시형태에 존재할 수 있거나 존재하지 않을 수 있음을 의미한다. 게다가, 설명된 요소는 다양한 실시형태에서 임의의 적합한 방식으로 조합될 수 있음을 이해해야 한다. 또한, 본 명세서에서 용어 "제1", "제2" 등은 임의의 순서, 양, 또는 중요성을 나타내지 않지만, 오히려 다른 요소로부터 하나의 요소를 나타내기 위해 사용된다.
마찬가지로, 용어 "약"은 양, 크기, 공식화, 파라미터 및 다른 양 및 특성이 정확하지 않고 정확할 필요는 없지만, 원하는 대로 공차, 변환 계수, 반올림, 측정 오류 등, 및 당업자에게 알려진 다른 인자를 반영하여 근사치 및/또는 더 크거나 작을 수 있음을 의미한다. 일반적으로, 양, 크기, 공식화, 파라미터 또는 다른 양 또는 특성은 이와 같도록 명시적으로 언급되는지의 여부에 관계없이 "약" 또는 "대략"이다.
그에 따라 그리고 일 실시형태에서, 본 명세서에서 제공된 것은 적층 제조 시스템에서 구현 가능한 호스트 구조에서 내장된 구성요소의 연결을 증가시키기 위한 방법이고, 방법은: 내장될 제1 구성요소를 받고 수용하도록 구성된 우물 바닥 및 우물 벽을 갖는 우물을 포함하는 상단 표면을 갖는 호스트 구조를 제공하는 단계; 우물 내에 정점 표면, 기저 표면 및 둘레를 갖는 내장된 구성요소를 배치하는 단계로서, 그에 의해 제1 구성요소를 내장하는, 상기 배치하는 단계; 제1 내장된 구성요소를 검사하는 단계; 우물 벽과 제1 내장된 구성요소의 둘레 사이의 갭을 결정하는 단계; 및 우물 벽과 내장된 구성요소의 둘레 사이의 갭이 미리 결정된 갭 임계치보다 크지만 연결 임계치보다 작은 경우, 적층 제조 시스템을 사용하여, 내장된 구성요소의 둘레 벽과 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 단계를 포함하고, (i) 제1 내장된 구성요소의 정점 표면은 적어도 호스트 구조 및 제2 내장된 구성요소를 통해 신호를 전달하도록 구성된 접촉 패드를 더 포함하고, (ii) 내장된 구성요소의 둘레는 3개 이상의 면을 갖는 다각형이고, (iii) 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 단계에 앞서 우물 벽과 제1 내장된 구성요소의 둘레의 각각의 면 사이의 갭을 결정하는 단계가 선행되고, 방법은 (iv) 제1 내장된 구성요소의 면의 각각의 선택 가능한 상단 표면에 연결 부재를 부가하는 단계를 포함하고, (v) 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 단계를 더 포함하고, (vi) 연결 부재는 접촉 패드의 일부와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 부가되고, 방법은 (vii) 연결 부재를 통해, 접촉 패드의 또 다른 부분과 호스트 구조 및 제2 내장된 구성요소 중 적어도 하나 사이에 신호 전도성 트레이스를 부가하는 단계를 더 포함하고, (viii) 호스트 구조는 인쇄 회로 기판, 연성 인쇄 회로, 및 고 밀도 상호 연결 인쇄 회로 중 적어도 하나이고, (ix) 적어도 제1 내장된 구성요소 및 제2 내장된 구성요소는 쿼드 플랫 팩(QFP) 패키지, 얇은 소형 아웃라인 패키지(TSOP), 얇은 아웃라인 집적 회로(SOIC) 패키지, 얇은 아웃라인 제이-리드(SOJ) 패키지, 플라스틱 리드 칩 캐리어(PLCC) 패키지, 웨이퍼 레벨 칩 스케일 패키지(WLCSP), 금형 어레이 프로세스-볼 그리드 어레이(MAPBGA) 패키지, 쿼드 플랫 노-리드(QFN) 패키지, 랜드 그리드 어레이(LGA) 패키지, 수동 구성요소, 또는 상기 언급한 것을 포함하는 조합이고, (x) 배치하는 단계는 자동화되고, (xi) 적층 제조 시스템은: 프로세싱 챔버; 및 광학 모듈, 기계 모듈, 및 음향 모듈 중 적어도 하나; 광학 모듈, 기계 모듈, 및 음향 모듈 중 적어도 하나가, 실행 가능한 명령어의 세트를 갖는 프로세서 판독 가능한 매체를 포함하는 비휘발성 메모리와 통신하는 프로세서를 포함하는 카메라를 더 포함하고, 실행 가능한 명령어의 세트는 실행될 때, 프로세서로 하여금: 제1 내장된 구성요소로 호스트 구조의 이미지를 캡처하고; 우물 벽과 제1 내장된 구성요소의 둘레 사이의 갭을 측정하고; 측정된 갭을 미리 결정된 갭 임계치와 비교하고; 측정된 갭을 연결 임계치와 비교하고; 측정된 갭을 미리 결정된 처짐 임계치와 비교하고; 측정된 갭이 갭 임계치보다 크지만 처짐 임계치보다 작은 경우, 오퍼레이터 및 적층 제조 시스템 중 적어도 하나에 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하도록 지시하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 크고 처짐 임계치보다 크지만 연결 임계치보다 작은 경우, 오퍼레이터 및 적층 제조 시스템 중 적어도 하나에 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하고 처짐을 정정하도록 지시하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 작은 경우, 적층 제조 시스템이 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 것을 방지하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 크고 연결 임계치보다 큰 경우, 경보를 작동하게 하도록 구성되고, (xii) 연결 임계치 갭은 연결 부재의 처짐을 방지하도록 구성되고, (xiii) 연결 부재는 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연속 층을 형성하고, 방법은: (xiv) 연결 부재를 통해, 절연 층, 유전체 층, 음향 신호 컨베이어, 열 변환기, 및 제1 내장된 구성요소 둘레와 호스트 구조 및 제2 내장된 구성요소 중 적어도 하나 사이의 전기 전도체 중 적어도 하나를 부가하는 단계를 더 포함하고, (xv) 적층 제조 시스템은 제1 내장된 구성요소의 둘레와 우물 벽 사이의 갭을 검출하도록 구성된 광학, 음향, 또는 기계 디바이스를 더 포함하고, (xvi) 연결 부재를 부가하는 단계는 적층 제조 시스템을 사용하지 않고 수동으로 수행되고, (xvii) 처짐을 정정하는 단계는 연결 부재를 평평하게 하도록 구성된 재료를 부가하는 단계를 포함한다.
또 다른 실시형태에서, 본 명세서에 제공된 것은 실행될 때, 프로세서로 하여금: 내장될 제1 구성요소를 받고 수용하도록 구성된 우물 바닥 및 우물 벽을 갖는 우물을 포함하는 호스트 구조의 이미지를 캡처하는 것으로서, 제1 구성요소는 정점 표면, 기저 표면 및 둘레를 갖는, 호스트 구조의 이미지를 캡처하고; 광학 모듈, 및 음향 모듈, 및 기계 모듈 중 적어도 하나를 사용하여, 우물 벽과 제1 내장된 구성요소의 둘레 사이의 갭을 측정하고; 측정된 갭을 미리 결정된 갭 임계치와 비교하고; 측정된 갭을 연결 임계치와 비교하고; 측정된 갭이 갭 임계치보다 크고 연결 임계치보다 작은 경우, 오퍼레이터 및 적층 제조 시스템 중 적어도 하나에 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 인쇄하도록 지시하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 작은 경우, 적층 제조 시스템이 내장된 구성요소의 둘레와 우물 벽에 인접한 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 것을 방지하고; 그렇지 않으면 측정된 갭이 갭 임계치보다 크고 연결 임계치보다 큰 경우, 경보를 작동하게 하도록 구성된 실행 가능한 명령어의 세트를 갖는 프로세서 판독 가능한 매체이다.
호스트 구조에 대한 내장된 구성요소의 연결을 개선하기 위해 적층 제조를 사용하기 위한 상기 언급한 개시내용이 일부 실시형태의 관점에서 설명되었지만, 다른 실시형태는 본 명세서에서의 개시내용으로부터 당업자에게 명백할 것이다. 게다가, 설명된 실시형태는 단지 예로서 제공된 것이고 본 발명의 범위를 제한하도록 의도되지 않는다. 실제로, 본 명세서에서 설명된 새로운 방법, 프로그램, 라이브러리 및 시스템은 그의 사상에서 벗어나지 않고 다양한 다른 형태로 구현될 수 있다. 그에 따라, 다른 조합, 생략, 대체 및 수정은 본 명세서에서의 개시를 고려하여 숙련자에게 명백할 것이다.

Claims (19)

  1. 적층 제조 시스템에서 구현 가능한 호스트 구조에서 내장된 구성요소의 연결을 증가시키기 위한 방법으로서,
    a. 내장될 제1 구성요소를 받고 수용하도록 구성된 우물(well) 바닥 및 우물 벽을 갖는 우물을 포함하는 상단 표면을 갖는 상기 호스트 구조를 제공하는 단계;
    b. 상기 우물 내에 정점 표면, 기저 표면 및 둘레를 갖는 상기 내장된 구성요소를 배치하는 단계로서, 그에 의해 상기 제1 구성요소를 내장하는, 상기 배치하는 단계;
    c. 상기 제1 내장된 구성요소를 검사하는 단계;
    d. 상기 우물 벽과 상기 제1 내장된 구성요소의 둘레 사이의 갭을 결정하는 단계; 및
    e. 상기 우물 벽과 상기 내장된 구성요소의 둘레 사이의 상기 갭이 미리 결정된 갭 임계치보다 크지만 연결 임계치보다 작은 경우, 상기 적층 제조 시스템을 사용하여, 상기 내장된 구성요소의 둘레 벽과 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 제1 내장된 구성요소의 정점 표면은 적어도 상기 호스트 구조 및 제2 내장된 구성요소를 통해 신호를 전달하도록 구성된 접촉 패드를 더 포함하는, 방법.
  3. 제2항에 있어서, 상기 내장된 구성요소의 둘레는 3개 이상의 면을 갖는 다각형인, 방법.
  4. 제3항에 있어서, 상기 내장된 구성요소의 둘레와 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 단계에 앞서 상기 우물 벽과 상기 제1 내장된 구성요소의 둘레의 각각의 면 사이의 상기 갭을 결정하는 단계가 선행되는, 방법.
  5. 제3항에 있어서, 상기 내장된 구성요소의 둘레와 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 단계를 더 포함하는, 방법.
  6. 제5항에 있어서, 상기 연결 부재는 상기 접촉 패드의 일부와 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 부가되는, 방법.
  7. 제6항에 있어서, 상기 연결 부재를 통해, 상기 접촉 패드의 또 다른 부분과 상기 호스트 구조 및 상기 제2 내장된 구성요소 중 적어도 하나 사이에 신호 전도성 트레이스를 부가하는 단계를 더 포함하는, 방법.
  8. 제1항에 있어서, 상기 호스트 구조는 인쇄 회로 기판, 연성 인쇄 회로, 및 고 밀도 상호 연결 인쇄 회로 중 적어도 하나인, 방법.
  9. 제1항에 있어서, 적어도 상기 제1 내장된 구성요소 및 상기 제2 내장된 구성요소는 쿼드 플랫 팩(QFP) 패키지, 얇은 소형 아웃라인 패키지(TSOP), 얇은 아웃라인 집적 회로(SOIC) 패키지, 얇은 아웃라인 제이-리드(SOJ) 패키지, 플라스틱 리드 칩 캐리어(PLCC) 패키지, 웨이퍼 레벨 칩 스케일 패키지(WLCSP), 금형 어레이 프로세스-볼 그리드 어레이(MAPBGA) 패키지, 쿼드 플랫 노-리드(QFN) 패키지, 랜드 그리드 어레이(LGA) 패키지, 수동 구성요소, 또는 상기 언급한 것을 포함하는 조합인, 방법.
  10. 제1항에 있어서, 상기 배치하는 단계는 자동화되는, 방법.
  11. 제1항에 있어서, 상기 적층 제조 시스템은,
    a. 프로세싱 챔버; 및
    b. 광학 모듈, 기계 모듈, 및 음향 모듈 중 적어도 하나;
    c. 광학 모듈, 기계 모듈, 및 상기 음향 모듈 중 상기 적어도 하나가, 실행 가능한 명령어의 세트를 갖는 프로세서 판독 가능한 매체를 포함하는 비휘발성 메모리와 통신하는 프로세서를 포함하는 카메라를 더 포함하고, 상기 실행 가능한 명령어의 세트는 실행될 때, 상기 프로세서로 하여금,
    i. 상기 제1 내장된 구성요소로 상기 호스트 구조의 이미지를 캡처하게 하고;
    ii. 상기 우물 벽과 상기 제1 내장된 구성요소의 둘레 사이의 상기 갭을 측정하게 하고;
    iii. 상기 측정된 갭을 상기 미리 결정된 갭 임계치와 비교하게 하고;
    iv. 상기 측정된 갭을 상기 연결 임계치와 비교하게 하고;
    v. 상기 측정된 갭을 미리 결정된 처짐(sagging) 임계치와 비교하게 하고
    vi. 상기 측정된 갭이 상기 갭 임계치보다 크지만 상기 처짐 임계치보다 작은 경우, 오퍼레이터 및 상기 적층 제조 시스템 중 적어도 하나에 상기 내장된 구성요소의 둘레와 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 연결 부재를 부가하도록 지시하게 하고; 그렇지 않으면
    vii. 상기 측정된 갭이 상기 갭 임계치보다 크고 상기 처짐 임계치보다 크지만 상기 연결 임계치보다 작은 경우, 상기 오퍼레이터 및 상기 적층 제조 시스템 중 적어도 하나에 상기 내장된 구성요소의 둘레와 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 연결 부재를 부가하고 상기 처짐을 정정하도록 지시하게 하고; 그렇지 않으면
    viii. 상기 측정된 갭이 상기 갭 임계치보다 작은 경우, 상기 적층 제조 시스템이 상기 내장된 구성요소의 둘레와 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 상기 연결 부재를 부가하는 것을 방지하게 하고; 그렇지 않으면
    ix. 상기 측정된 갭이 상기 갭 임계치보다 크고 상기 연결 임계치보다 큰 경우, 경보를 작동하게 하도록 구성되는, 방법.
  12. 제11항에 있어서, 상기 연결 임계치 갭은 상기 연결 부재의 처짐을 방지하도록 구성되는, 방법.
  13. 제1항에 있어서, 상기 연결 부재는 상기 내장된 구성요소의 둘레와 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 연속 층을 형성하는, 방법.
  14. 제3항에 있어서, 상기 제1 내장된 구성요소의 면의 각각의 선택 가능한 상단 표면에 상기 연결 부재를 부가하는 단계를 포함하는, 방법.
  15. 제1항에 있어서, 상기 연결 부재를 통해, 절연 층, 유전체 층, 음향 신호 컨베이어, 열 변환기, 및 제1 내장된 구성요소 둘레와 상기 호스트 구조 및 제2 내장된 구성요소 중 적어도 하나 사이의 전기 전도체 중 적어도 하나를 부가하는 단계를 더 포함하는, 방법.
  16. 제1항에 있어서, 상기 적층 제조 시스템은 상기 제1 내장된 구성요소의 둘레와 상기 우물 벽 사이의 상기 갭을 검출하도록 구성된 광학, 음향, 또는 기계 디바이스를 더 포함하는, 방법.
  17. 제5항에 있어서, 상기 연결 부재를 부가하는 단계는 상기 적층 제조 시스템을 사용하지 않고 수동으로 수행되는, 방법.
  18. 제11항에 있어서, 상기 처짐을 정정하는 단계는 상기 연결 부재를 평평하게 하도록 구성된 재료를 부가하는 단계를 포함하는, 방법.
  19. 실행 가능한 명령어의 세트를 갖는 프로세서 판독 가능한 매체로서, 상기 실행 가능한 명령어의 세트는 실행될 때, 프로세서로 하여금,
    i. 내장될 제1 구성요소를 받고 수용하도록 구성된 우물 바닥 및 우물 벽을 갖는 우물을 포함하는 호스트 구조의 이미지를 캡처하게 하는 것으로서, 상기 제1 구성요소는 정점 표면, 기저 표면 및 둘레를 갖는, 상기 호스트 구조의 이미지를 캡처하게 하고;
    ii. 광학 모듈, 및 음향 모듈, 및 기계 모듈 중 적어도 하나를 사용하여, 상기 우물 벽과 상기 제1 내장된 구성요소의 둘레 사이의 갭을 측정하게 하고;
    iii. 상기 측정된 갭을 미리 결정된 갭 임계치와 비교하게 하고;
    iv. 상기 측정된 갭을 연결 임계치와 비교하게 하고;
    v. 상기 측정된 갭이 상기 갭 임계치보다 크고 상기 연결 임계치보다 작은 경우, 오퍼레이터 및 적층 제조 시스템 중 적어도 하나에 상기 내장된 구성요소의 둘레와 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 연결 부재를 인쇄하도록 지시하게 하고; 그렇지 않으면
    vi. 상기 측정된 갭이 상기 갭 임계치보다 작은 경우, 상기 적층 제조 시스템이 상기 내장된 구성요소의 둘레와 상기 우물 벽에 인접한 상기 호스트 구조의 상단 표면 사이에 연결 부재를 부가하는 것을 방지하게 하고; 그렇지 않으면
    vii. 상기 측정된 갭이 상기 갭 임계치보다 크고 상기 연결 임계치보다 큰 경우, 경보를 작동하게 하도록 구성되는, 프로세서 판독 가능한 매체.
KR1020217004463A 2018-07-16 2019-07-17 호스트 구조에 내장된 통합된 구성요소의 연결을 개선하는 방법 및 시스템 KR20220022471A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862698414P 2018-07-16 2018-07-16
PCT/US2019/042213 WO2020018672A1 (en) 2018-07-16 2019-07-17 Methods and system of improving connectivity of integrated components embedded in a host structure

Publications (1)

Publication Number Publication Date
KR20220022471A true KR20220022471A (ko) 2022-02-25

Family

ID=69165094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217004463A KR20220022471A (ko) 2018-07-16 2019-07-17 호스트 구조에 내장된 통합된 구성요소의 연결을 개선하는 방법 및 시스템

Country Status (7)

Country Link
US (1) US20210249316A1 (ko)
EP (1) EP3823826A4 (ko)
JP (1) JP7374172B2 (ko)
KR (1) KR20220022471A (ko)
CN (1) CN112912243A (ko)
CA (1) CA3106527A1 (ko)
WO (1) WO2020018672A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113904527B (zh) * 2021-09-15 2024-01-09 江苏德耐美克电气有限公司 一种水冷式高压岸电电源功率单元及其组装、冷却方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150069A (ja) * 1996-11-21 1998-06-02 Sony Corp 半導体パッケージ及びその製造方法
JP2005050911A (ja) 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置
JP4287725B2 (ja) 2003-10-06 2009-07-01 パナソニック株式会社 部品内蔵モジュールの製造方法
JP2007214402A (ja) 2006-02-10 2007-08-23 Cmk Corp 半導体素子及び半導体素子内蔵型プリント配線板
KR20090130727A (ko) 2008-06-16 2009-12-24 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP6037545B2 (ja) 2012-06-19 2016-12-07 富士機械製造株式会社 Ｌｅｄパッケージ及びその製造方法
JP2014146714A (ja) 2013-01-29 2014-08-14 Kitakyushu Foundation For The Advancement Of Industry Science And Technology Ｌｅｄの実装方法及びｌｅｄ照明器
US9855698B2 (en) * 2013-08-07 2018-01-02 Massachusetts Institute Of Technology Automatic process control of additive manufacturing device
JP2015053468A (ja) 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
US10220569B2 (en) * 2013-12-03 2019-03-05 Autodesk, Inc. Generating support material for three-dimensional printing
GB2521619A (en) 2013-12-23 2015-07-01 Nokia Technologies Oy An apparatus and associated methods for flexible carrier substrates
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing
KR101634067B1 (ko) 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
WO2016185096A1 (en) 2015-05-19 2016-11-24 Tactotek Oy Thermoformed plastic cover for electronics and related method of manufacture
WO2018017082A1 (en) * 2016-07-20 2018-01-25 Hewlett-Packard Development Company, L.P. Printing three-dimensional (3d) objects
US9799617B1 (en) * 2016-07-27 2017-10-24 Nxp Usa, Inc. Methods for repackaging copper wire-bonded microelectronic die
WO2018031186A1 (en) * 2016-08-08 2018-02-15 Nano-Dimension Technologies, Ltd. Printed circuit board fabrication methods programs and libraries
JP2018067627A (ja) 2016-10-19 2018-04-26 イビデン株式会社 電子部品内蔵基板の製造方法

Also Published As

Publication number Publication date
WO2020018672A1 (en) 2020-01-23
US20210249316A1 (en) 2021-08-12
JP7374172B2 (ja) 2023-11-06
EP3823826A4 (en) 2022-05-04
JP2021531652A (ja) 2021-11-18
CN112912243A (zh) 2021-06-04
CA3106527A1 (en) 2020-01-23
EP3823826A1 (en) 2021-05-26

Similar Documents

Publication Publication Date Title
US9818665B2 (en) Method of packaging a semiconductor chip using a 3D printing process and semiconductor package having angled surfaces
US20090312960A1 (en) Characterizing Thermomechanical Properties of an Organic Substrate Using Three-Dimensional Finite Element Analysis
US7873932B2 (en) Method for analyzing component mounting board
KR101965039B1 (ko) 성형 화합물을 갖는 집적 회로 어셈블리
KR20220022471A (ko) 호스트 구조에 내장된 통합된 구성요소의 연결을 개선하는 방법 및 시스템
CN100511244C (zh) 零部件安装基板用分析方法
Feldmann et al. Computer-aided planning systems for integrated electronic and mechanical design
Kim et al. Wettable flank routable thin MicroLeadFrame for automotive applications
TWI836113B (zh) 用於印刷電路之表面互補介電性遮罩、其製造方法及用途
CN110245412B (zh) 一种pcb顶针模板自动设计方法及系统、存储介质及终端
JP4204524B2 (ja) 解析処理装置
JP2006091939A (ja) 部品実装基板用解析方法
US11114361B2 (en) Electronics assemblies and methods of manufacturing electronics assemblies with improved thermal performance
KR102466431B1 (ko) 적층 제조 전자 부품에 대한 표면-상보형 유전체 마스크, 제조 방법 및 그 용도
JP2007193541A (ja) 部品実装基板用解析方法
Hertl et al. Innovative assessment of thermomechanical stress effects in electronics components and assemblies
JP2012003460A (ja) 三次元実装基板用解析方法
EP4135028A1 (en) Electronic component with moulded package
JP2022046141A (ja) ３次元画像情報生成装置、並びに３次元画像情報生成装置に関連する３次元画像生成装置、３次元画像情報生成方法、プログラム、及び記録媒体
US7920986B2 (en) Surface shape metric and method to quantify the surface shape of electronic packages
JP7024238B2 (ja) 接続モジュール、検査治具、及び基板検査装置
KR20240029095A (ko) 콘택 디바이스, 콘택 디바이스 제조방법, 및 어셈블리
Caswell et al. Predicting MEMS Package Level Failure Modes in Automotive Applications
JP2015159239A (ja) 回路基板
Schwarz et al. Simulation in the Industry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal