KR20220018757A - 데이터 저장 장치 및 동작 방법 - Google Patents
데이터 저장 장치 및 동작 방법 Download PDFInfo
- Publication number
- KR20220018757A KR20220018757A KR1020200099250A KR20200099250A KR20220018757A KR 20220018757 A KR20220018757 A KR 20220018757A KR 1020200099250 A KR1020200099250 A KR 1020200099250A KR 20200099250 A KR20200099250 A KR 20200099250A KR 20220018757 A KR20220018757 A KR 20220018757A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- controller
- host
- map segment
- map
- Prior art date
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 65
- 238000011017 operating method Methods 0.000 title description 5
- 238000012937 correction Methods 0.000 claims abstract description 15
- 230000004044 response Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 51
- 238000013523 data management Methods 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 22
- 238000013507 mapping Methods 0.000 claims description 8
- 238000007726 management method Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- BHELIUBJHYAEDK-OAIUPTLZSA-N Aspoxicillin Chemical compound C1([C@H](C(=O)N[C@@H]2C(N3[C@H](C(C)(C)S[C@@H]32)C(O)=O)=O)NC(=O)[C@H](N)CC(=O)NC)=CC=C(O)C=C1 BHELIUBJHYAEDK-OAIUPTLZSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/657—Virtual address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
본 기술의 일 실시예에 의한 데이터 저장 장치는 제 1 데이터가 저장되는 메인 데이터 영역 및 제 1 데이터의 속성에 기초한 제 2 데이터가 저장되는 스페어 영역을 포함하는 저장부 및, 호스트 장치의 요청에 응답하여 저장부를 제어하는 컨트롤러를 포함하고, 컨트롤러는, 제 1 데이터에 대한 에러 정정을 수행하는 제 1 ECC(Error Check and Correction) 엔진 및 제 2 데이터에 대한 에러 정정을 수행하는 제 2 ECC 엔진을 포함하도록 구성될 수 있다.
Description
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 동작 방법과, 이를 위한 컨트롤러에 관한 것이다.
데이터 저장 장치는 호스트 장치와 연결되어 호스트의 장치의 요청에 따라 저장 매체에 대해 데이터 입출력 동작을 수행한다. 데이터 저장 장치는 호스트 장치와 저장 매체 간의 통신을 중계하는 컨트롤러의 제어에 따라 동작할 수 있다.
데이터 저장 장치는 다양한 저장 매체를 채택할 수 있으며, 일 예로 플래시 메모리 장치와 같은 비휘발성 메모리 장치를 저장 매체로 이용할 수 있다.
호스트 장치와 데이터 저장 장치가 동기하여 저장 매체에 접근하기 위해 필요한 맵 데이터는 호스트 장치가 사용하는 논리 어드레스와 저장 장치가 사용하는 물리 어드레스와의 맵핑 관계를 지시하는 데이터이다. 맵 데이터는 저장 매체에 보관되고, 데이터 저장 장치의 동작시 컨트롤러가 사용하는 동작 메모리에 적어도 부분적으로 로드될 수 있다.
저장 매체의 용량이 증가함에 따라, 저장 매체의 용량에 대응하는 맵 데이터를 컨트롤러에 상주시키기 위해서는 큰 사이즈의 메모리가 필요하다. 이에 따라, 맵 데이터를 부분적으로 로드하는 방안이 도입되었으나, 호스트 장치가 리드 요청한 데이터의 맵 데이터가 메모리에 상주되어 있지 않을 경우, 랜덤 리드 워크로드의 비중이 큰 경우 등에는 저장매체로부터 맵 데이터를 로드하는 과정이 반복되어 리드 서비스 성능이 저하될 수 있다.
본 기술의 실시예는 맵 데이터를 효율적으로 관리할 수 있는 데이터 저장 장치 및 그 동작 방법을 제공할 수 있다.
본 기술의 실시예는 호스트 장치의 리드 요청을 고속으로 처리할 수 있는 데이터 저장 장치 및 그 동작 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 제 1 데이터가 저장되는 메인 데이터 영역 및 상기 제 1 데이터의 속성에 기초한 제 2 데이터가 저장되는 스페어 영역을 포함하는 저장부; 및 호스트 장치의 요청에 응답하여 상기 저장부를 제어하는 컨트롤러;를 포함하고, 상기 컨트롤러는, 상기 제 1 데이터에 대한 에러 정정을 수행하는 제 1 ECC(Error Check and Correction) 엔진; 및 상기 제 2 데이터에 대한 에러 정정을 수행하는 제 2 ECC 엔진;을 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 메인 데이터 영역 및 스페어 영역을 포함하는 저장부; 상기 저장부를 제어하는 컨트롤러;를 포함하고, 상기 컨트롤러는, 호스트 장치로부터 논리 어드레스 및 호스트 데이터를 포함하는 라이트 요청을 수신하여 상기 논리 어드레스에 물리 어드레스를 맵핑시켜 맵 세그먼트를 생성하고, 상기 호스트 데이터가 기 정의된 속성을 만족하는 경우 스페어 데이터를 생성하는 맵 데이터 관리부; 상기 호스트 데이터 또는 상기 맵 세그먼트를 포함하는 메인 데이터에 대한 에러 정정을 수행하는 제 1 ECC 엔진; 상기 스페어 데이터에 대한 에러 정정을 수행하는 제 2 ECC 엔진; 및 상기 메인 데이터를 상기 메인 데이터 영역에 라이트하거나 상기 메인 데이터 영역으로부터 리드하고, 상기 스페어 데이터를 상기 스페어 영역에 라이트하거나 상기 스페어 영역으로부터 리드하는 리드/라이트 처리부;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 저장부 및, 호스트 장치의 요청에 응답하여 상기 저장부를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 저장부는 제 1 데이터가 저장되는 메인 데이터 영역 및 상기 제 1 데이터의 속성에 기초한 제 2 데이터가 저장되는 스페어 영역을 포함하고, 상기 컨트롤러가, 제 1 ECC 엔진에 의해 상기 제 1 데이터를 라이트 및 리드하고, 제 2 ECC 엔진에 의해 상기 제 2 데이터를 라이트 및 리드하도록 구성될 수 있다.
본 기술에 의하면, 맵 데이터를 효율적으로 관리할 수 있어 맵 데이터를 고속으로 로딩할 수 있다.
본 기술에 의하면, 데이터의 속성에 따라 맵 데이터의 로딩 과정, 또는 데이터 리드 과정을 생략하여 리드 성능을 최대화할 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 맵 데이터 관리부의 구성도이다.
도 4a 및 도 4b는 일 실시예에 의한 맵 세그먼트 테이블 및 인덱스 테이블의 구성도이다.
도 5는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 일 실시예에 의한 저장부의 구성도이다.
도 9은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 10 및 도 11은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 12는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 13은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 맵 데이터 관리부의 구성도이다.
도 4a 및 도 4b는 일 실시예에 의한 맵 세그먼트 테이블 및 인덱스 테이블의 구성도이다.
도 5는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 일 실시예에 의한 저장부의 구성도이다.
도 9은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 10 및 도 11은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 12는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 13은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110), 저장부(120) 및 버퍼 메모리(130)를 포함할 수 있다.
컨트롤러(110)는 호스트 장치의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 라이트 요청에 따라 저장부(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다.
저장부(120)는 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 저장부(120)는 복수의 다이들(Die 0~Die n), 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 저장부(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 동작할 수 있다.
일 실시예에서, 저장부(120)는 복수의 비휘발성 메모리 장치(NVM; 121, …, 12N)를 포함할 수 있다. 각 비휘발성 메모리 장치(NVM; 121, …, 12N)는 메인 데이터 영역(R1) 및 스페어 영역(R2)을 포함할 수 있다. 메인 데이터 영역(R1)과 스페어 영역(R2)은 하나의 페이지를 구성할 수 있다. 스페어 영역(R2)에는 메인 데이터 영역(R1)에 프로그램되는 데이터에 대한 속성정보가 프로그램될 수 있다.
버퍼 메모리(130)는 데이터 저장 장치(10)가 호스트 장치와 연동하여 데이터를 라이트하거나 리드하는 등의 일련의 동작을 수행할 때 데이터를 임시 저장할 수 있는 공간으로 작용한다. 도 1에는 버퍼 메모리(130)가 컨트롤러(110) 외부에 위치하는 경우를 예로 들어 도시하였으나, 버퍼 메모리(130)는 컨트롤러(110) 내부에 구비될 수도 있음은 물론이다.
본 기술의 일 실시예에 의한 컨트롤러(110) 맵 데이터 관리부(210), 리드/라이트 처리부(220) 및 ECC(Error Check and Correction) 엔진(230)을 포함할 수 있다.
맵 데이터 관리부(210)는 저장부(120)를 구성하는 물리적 저장 공간의 어드레스(물리 어드레스) 및 호스트 장치에 의해 저장부(120)에 부여된 논리 어드레스들 사이의 맵핑 정보를 관리할 수 있다. 일 실시예에서, 맵 데이터 관리부(20)는 하나의 논리 어드레스와 하나의 물리 어드레스 간의 맵핑 정보인 단위 엔트리를 기 설정된 단위로 그룹화하여 맵 세그먼트를 구성할 수 있다. 맵 세그먼트의 집합은 맵 테이블로 관리할 수 있다. 맵 테이블 내 각 맵 세그먼트의 위치는 인덱스 테이블로 관리할 수 있다.
인덱스 테이블 및 맵 테이블은 저장부(120)에 저장될 수 있다. 데이터 저장 장치(10)의 부팅시 인덱스 테이블이 컨트롤러(110)의 동작 메모리에 로딩되어 참조될 수 있다.
리드/라이트 처리부(220)는 호스트 장치의 리드/라이트 요청에 응답하여 ECC 엔진(230)을 제어하고, 맵 데이터 관리부(210)에서 생성한 맵 세그먼트에 기초하여 저장부(120)에 리드/라이트 명령을 전송할 수 있다.
ECC 엔진(230)은 리드/라이트 처리부(220)의 제어에 따라 라이트할 데이터를 인코딩하거나 저장부(120)로부터 리드한 데이터를 디코딩할 수 있다. 일 실시예에서, ECC 엔진(230)은 제 1 ECC 엔진(231) 및 제 2 ECC 엔진(233)을 포함할 수 있다.
호스트 장치의 라이트 요청에 응답하여, 맵 세그먼트를 비롯한 메타 데이터가 생성되고, 라이트 요청된 호스트 데이터 또는 메타 데이터를 포함하는 메인 데이터는 메인 데이터 영역(R1)에 저장되고, 메인 데이터의 속성에 기초하여 생성되는 스페어 데이터는 스페어 영역(R2)에 저장될 수 있다. 이 때, 컨트롤러(110)는 메인 데이터는 제 1 ECC 엔진(231)에의 해 인코딩하고, 스페어 데이터는 제 2 ECC 엔진(233)에 의해 인코딩되도록 제어할 수 있다. 리드 동작시, 메인 데이터 영역(R1)의 데이터는 제 1 ECC엔진(231)에 의해 디코딩하고, 스페어 데이터는 제 2 ECC 엔진(233)에 의해 디코딩함은 물론이다.
경우에 따라, 호스트 장치로부터 라이트 요청된 데이터는 라이트될 물리 영역의 어드레스와 연관된 특정 패턴을 가질 수 있다. 맵 데이터 관리부(210)는 라이트 요청된 데이터가 기 정의된 속성을 만족하면 스페어 데이터를 생성할 수 있다.
일 실시예에서, 라이트 요청된 데이터의 물리 어드레스가 연속하는 경우, 맵 데이터 관리부(210)는 라이트 요청된 데이터에 대한 맵 세그먼트에 대해 제 1 플래그를 설정하여 인덱스 테이블에 저장하고, 맵 세그먼트 내 물리 어드레스의 선두값인 베이스 물리 어드레스를 스페어 데이터로 생성할 수 있다.
일 실시예에서, 라이트 요청된 데이터가 일정한 패턴을 갖는 경우, 즉 동일한 논리값이거나 특정 논리 패턴이 반복되는 경우, 맵 데이터 관리부(210)는 라이트 요청된 데이터에 대한 맵 세그먼트에 대해 제 2 플래그를 설정하여 인덱스 테이블에 저장하고 반복 패턴 및 반복 횟수를 스페어 데이터로 생성할 수 있다.
따라서, 연속된 물리 공간에 프로그램된 데이터, 또는 특정 패턴을 갖는 데이터를 리드하기 위하여, 이에 대응하는 맵 데이터를 모두 리드하여 디코딩하여 맵 세그먼트를 구성하기 보다는, 베이스 물리 어드레스와 맵 세그먼트 사이즈에 기초하여 리드 동작에 사용될 맵 세그먼트를 구성하거나, 또는 반복 패턴에 기초하여 도일 패턴의 데이터 리드 과정을 생략하는 편이 고속 동작을 위해 유리함을 이해할 수 있을 것이다.
제 1 플래그 및 제 2 플래그 중 적어도 어느 하나가 선택적으로 채용되어, 어느 하나의 플래그 또는 두 플래그 모두에 의해 메인 데이터의 속성에 기초한 스페어 데이터를 저장할 수 있다.
일 실시예에서, 제 1 ECC 엔진(231)은 저밀도 패리티 체크(Low Density Parity Check; LDPC) 코드를 이용한 엔진일 수 있고, 제 2 ECC 엔진(233)은 BCH(Bose Chaudhuri Hocquenghem) 코드를 이용한 엔진일 수 있으나, 이에 한정되는 것은 아니다. 다만, 제 2 ECC 엔진(233)은 제 1 ECC 엔진(231)에 비하여 낮은 복잡도 및 적은 연산량으로 데이터를 처리하는 엔진으로 구성할 수 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 프로세서(111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 메모리 인터페이스(117), 맵 데이터 관리부(210), 리드/라이트 처리부(220) 및 ECC 엔진(230)을 포함할 수 있다.
프로세서(111)는 저장부(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1153), 메모리 인터페이스(117), 맵 데이터 관리부(20), 리드/라이트 처리부(220) 및 ECC 엔진(230)에 전달하도록 구성될 수 있다. 일 실시예에서, 프로세서(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 프로세서(111)는 다른 구성부들과 연동하여 저장부(120)를 관리하기 위한 다양한 기능을 포함하는 플래시 변환계층(FTL; Flash Translation Layer)의 기능, 예를 들어 가비지 콜렉션, 어드레스 맵핑, 웨어레벨링 등을 수행할 수 있도록 하드웨어 및 하드웨어에서 실행되는 소프트웨어가 결합된 형태로 구성될 수 있다.
호스트 인터페이스(113)는 프로세서(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고, 호스트 장치와 데이터 저장 장치(10) 간의 데이터의 입출력을 제어하기 위한 물리적 연결인 통신 채널을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
메모리 인터페이스(117)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(117)는 프로세서(111)의 제어에 따라 버퍼 메모리(130)에 일시 저장된 데이터를 저장부(120)에 기입할 수 있다. 그리고 저장부(120)로부터 독출되는 데이터를 버퍼 메모리(130)로 전달하여 일시 저장할 수 있다.
맵 데이터 관리부(210)는 저장부(120)를 구성하는 물리적 저장 공간의 어드레스(물리 어드레스) 및 호스트 장치에 의해 저장부(120)에 부여된 논리 어드레스들 사이의 맵핑 정보를 맵 세그먼트로 관리할 수 있다. 일 실시예에서, 맵 데이터 관리부(20)는 호스트 장치의 라이트 요청에 응답하여 맵 세그먼트를 구성하고 맵 테이블로 관리할 수 있다. 맵 테이블 내 각 맵 세그먼트의 위치는 인덱스 테이블로 관리할 수 있다.
일 실시예에서, 라이트 요청된 호스트 데이터의 물리 어드레스가 연속하는 경우, 맵 데이터 관리부(210)는 라이트 요청된 데이터에 대한 맵 세그먼트에 대해 제 1 플래그(F1)를 설정하여 인덱스 테이블에 추가하고, 맵 세그먼트 내 물리 어드레스의 선두값인 베이스 물리 어드레스를 스페어 데이터로 생성할 수 있다.
일 실시예에서, 라이트 요청된 호스트 데이터가 일정한 패턴을 갖는 경우, 즉 동일한 논리값이거나 특정 논리 패턴이 반복되는 경우, 맵 데이터 관리부(210)는 라이트 요청된 데이터에 대한 맵 세그먼트에 대해 제 2 플래그(F2)를 설정하여 인덱스 테이블에 추가하고, 반복 패턴 및 반복 횟수를 스페어 데이터로 생성할 수 있다.
데이터의 속성을 나타내기 위해 제 1 플래그(F1)와 제 2 플래그(F2)는 각각 또는 모두 채택될 수 있다.
리드/라이트 처리부(220)는 호스트 장치의 리드/라이트 요청에 응답하여 ECC 엔진(230)을 제어하고, 저장부(120)로 리드 또는 프로그램 명령을 전송할 수 있다.
ECC 엔진(230)은 메인 데이터를 인코딩 및 디코딩하는 제 1 ECC 엔진(231) 및, 제 1 ECC 엔진(230)보다 낮은 복잡도 및 적은 연산량으로 데이터를 처리하며 스페어 데이터를 인코딩 및 디코딩하는 제 2 ECC 엔진(233)을 포함할 수 있다. 일 실시예에서, 제 1 ECC 엔진(231)은 저밀도 패리티 체크(Low Density Parity Check; LDPC) 코드를 이용한 엔진일 수 있고, 제 2 ECC 엔진(233)은 BCH(Bose Chaudhuri Hocquenghem) 코드를 이용한 엔진일 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에 의한 라이트 동작시, 리드/라이트 처리부(220)는 메인 데이터 및 이의 속성에 기초하여 생성된 스페어 데이터를 각각 별도의 ECC 엔진(231, 233)에서 인코딩하고 프로그램 명령을 전송할 수 있다. 일 실시예에서, 제 1 ECC 엔진(231)에 의해 맵 세그먼트 또는 호스트 데이터를 포함하는 메인 데이터가 인코딩되도록 하고, 제 2 ECC 엔진(233)에 의해 스페어 데이터가 인코딩되도록 한 후, 저장부(120)로 인코딩된 메인 데이터 및 스페어 데이터에 대한 프로그램 명령을 전송할 수 있다.
리드 동작시, 리드/라이트 처리부(220)는 리드할 데이터에 대응하는 맵 세그먼트가 버퍼 메모리(130) 또는 RAM(1153) 등의 동작 메모리에 캐싱되어 있는지 확인할 수 있다.
맵 세그먼트가 캐싱되어 있지 않은 경우, 리드/라이트 처리부(220)는 인덱스 테이블을 참조하여 리드 요청된 데이터의 맵 세그먼트에 플래그가 설정되어 있는지 확인할 수 있다. 플래그가 설정되어 있는 경우, 리드/라이트 처리부(220)는 스페어 영역(R2)으로부터 스페어 데이터를 리드하여 제 2 ECC 엔진(233)에서 디코딩하도록 한다. 인덱스 테이블에 설정된 플래그가 제 1 플래그(F1)인 경우, 스페어 영역으로부터는 베이스 물리 어드레스가 리드될 수 있다.
맵 데이터 관리부(210)는 제 2 ECC 엔진(233)의 디코딩 결과로 도출된 베이스 물리 어드레스에 기초하여 리드할 데이터의 맵 세그먼트를 구성할 수 있다. 일 실시예에서, 일 실시예에서, 맵 데이터 관리부(210)는 베이스 물리 어드레스를 설정된 오프셋에 따라 차례로 증가시켜 지정된 개수의 맵 데이터를 포함하는 맵 세그먼트를 구성하고 로딩할 수 있다. 다른 실시예에서, 맵 데이터 관리부(210)는 맵 세그먼트를 구성하는 전체 맵 데이터를 로딩하지 않고, 베이스 물리 어드레스와 리드할 데이터의 사이즈로 맵 세그먼트를 구성할 수 있고, 이 경우 맵 세그먼트의 사이즈를 최소화할 수 있다.
리드/라이트 처리부(220)는 구성된 맵 세그먼트에 기초하여 저장부(120)에 접근하여 호스트 데이터를 리드할 수 있다. 리드된 호스트 데이터는 제 1 ECC 엔진(231)에서 디코딩되어 출력될 수 있다.
인덱스 테이블에 설정된 플래그가 제 2 플래그(F2)인 경우, 스페어 영역으로부터는 반복 패턴 및 반복 횟수가 리드되어 제 2 ECC 엔진(233)에 의해 디코딩될 수 있다. 리드/라이트 처리부(220)는 디코딩된 반복 패턴 및 반복 횟수에 기초하여 호스트 데이터를 구성하여 출력할 수 있다.
한편, 플래그가 설정되어 있지 않은 경우, 리드/라이트 처리부(220)는 인덱스 테이블에 저장됨 맵 세그먼트의 어드레스에 따라 메인 데이터 영역(R1)으로부터 맵 세그먼트를 리드하여 제 1 ECC 엔진(231)에서 디코딩하도록 한다. 맵 데이터 관리부(210)가 맵 세그먼트를 구성함에 따라, 예를 들어 동작 메모리에 맵 세그먼트를 로드함에 따라, 리드/라이트 처리부(220)는 구성된 맵 세그먼트가 지시하는 저장부(120)의 영역에 접근하여 호스트 데이터를 리드할 수 있다. 리드된 호스트 데이터는 제 1 ECC 엔진(231)에서 디코딩되어 출력될 수 있다.
리드 동작시, 맵 세그먼트가 캐싱되어 있는 경우에는 캐싱된 맵 세그먼트에 기초하여 저장부(120)로부터 호스트 데이터를 리드하고, 제 1 ECC 엔진(231)으로 인코딩하여 출력할 수 있다.
도 3은 일 실시예에 의한 맵 데이터 관리부의 구성도이다.
도 3을 참조하면, 맵 데이터 관리부(210)는 맵 테이블 관리부(211), 데이터 속성 판단부(213) 및 플래그 설정부(214)를 포함할 수 있다.
맵 테이블 관리부(211)는 라이트 요청된 호스트 데이터의 논리 어드레스와 물리 어드레스 간의 맵핑 정보인 단위 엔트리를 기 설정된 단위로 그룹화하여 맵 세그먼트를 구성하고, 맵 세그먼트의 집합은을 맵 테이블로 관리할 수 있다. 아울러, 맵 테이블 내 각 맵 세그먼트 식별자(ID)별로 맵 세그먼트 저장 위치 및 플래그를 인덱스 테이블로 관리할 수 있다.
맵 테이블 관리부(211)는 리드 요청된 호스트 데이터에 대한 맵 세그먼트를 구성할 수 있다. 일 실시예에서, 맵 테이블 관리부(211)는 리드 요청된 호스트 데이터의 맵 세그먼트에 대한 플래그 설정 여부에 따라 맵 세그먼트를 구성할 수 있다. 맵 세그먼트에 제 1 플래그가 설정되어 있는 경우, 맵 테이블 관리부(211)는 스페어 영역에 저장된 베이스 물리 어드레스에 기초하여 맵 세그먼트를 구성하고 로딩할 수 있다. 제 1 플래그가 설정되어 있지 않은 경우, 맵 테이블 관리부(211)는 저장부(210)로부터 리드된 전체 맵 세그먼트를 로딩할 수 있다.
데이터 속성 판단부(213)는 라이트 요청된 데이터가 기 정의된 속성을 만족하는지 확인할 수 있다. 일 실시예에서, 데이터 속성 판단부(213)는 라이트 요청된 데이터의 물리 어드레스가 연속하는지, 또는 라이트 요청된 데이터가 일정한 패턴을 갖는지 확인하고, 기 정의된 속성을 만족하면 스페어 데이터를 생성할 수 있다.
일 실시예에서, 라이트 요청된 데이터의 물리 어드레스가 연속하는 경우, 데이터 속성 판단부(213)는 맵 세그먼트 내 물리 어드레스의 선두값인 베이스 물리 어드레스를 스페어 데이터로 생성할 수 있다. 일 실시예에서, 라이트 요청된 데이터가 일정한 패턴을 갖는 경우, 즉 동일한 논리값이거나 특정 논리 패턴이 반복되는 경우, 데이터 속성 판단부(213)는 라이트 요청된 데이터의 반복 패턴 및 반복 횟수를 스페어 데이터로 생성할 수 있다.
플래그 설정부(215)는 데이터 속성 판단부(213)의 확인 결과에 기초하여, 제 1 플래그(F1) 및/또는 제 2 플래그(F2)를 인덱스 테이블에 저장할 수 있다. 일 실시예에서, 라이트 요청된 데이터의 물리 어드레스가 연속하는 경우, 제 1 플래그(F1)를 인덱스 테이블에 저장할 수 있고, 라이트 요청된 데이터가 일정한 패턴을 갖는 경우, 제 2 플래그(F2)를 인덱스 테이블에 저장할 수 있다.
도 4a 및 도 4b는 일 실시예에 의한 맵 세그먼트 테이블 및 인덱스 테이블의 구성도이다.
도 4a를 참조하면, 맵 테이블은 복수의 맵 세그먼트들(MS_ID0~MS_ID99)을 포함할 수 있다. 각 맵 세그먼트(MS_ID0~MS_ID99)는 복수의 논리 어드레스(LBAx)(x는 0 이상 9999 이하의 자연수로 예시함)에 대응하는 복수의 물리 어드레스(PBAx)를 포함할 수 있다. 하나의 논리 어드레스(LBAx)와 하나의 물리 어드레스(PBAx) 간의 매핑 정보를 엔트리(ETR)라 하면, 각 맵 세그먼트(MS_ID0~MS_ID99)는 m(m은 100으로 예시함)개의 엔트리들을 포함할 수 있다.
도 4(b)를 참조하면, 인덱스 테이블은 복수의 맵 세그먼트들(MS_ID0~MS_ID99) 각각이 저장된 저장부(120)의 어드레스(ADDR) 및, 해당 맵 세그먼트에 라이트 요청된 데이터가 기 정의된 속성을 만족하는 지의 여부에 따라 설정되는 제 1 플래그(F1) 및 제 2 플래그(F2)를 포함할 수 있다.
일 실시예에서, 제 1 플래그(F1)는 맵 세그먼트들(MS_ID0~MS_ID99) 각각에 포함된 물리 주소의 연속성에 기초하여 설정될 수 있고, 제 2 플래그(F2)는 각 엔트리(ETR)에 대응하는 데이터의 반복 패턴에 기초하여 설정될 수 있다. 따라서, 제 1 플래그(F1)는 맵 세그먼트(MS_ID0~MS_ID99) 단위로 설정되고, 제 2 플래그(F2)는 엔트리(ETR) 단위로 설정될 수 있다.
도 4(a) 및 도 4(b)에 도시한 인덱스 테이블 및 맵 테이블은 저장부(120)에 저장될 수 있고, 데이터 저장 장치(10)의 부팅시 인덱스 테이블이 컨트롤러(110)의 동작 메모리에 로딩되어 참조될 수 있다.
도 5는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도로서, 호스트 데이터 라이트 동작 과정의 일 예를 나타낸다.
데이터 저장 장치(10)가 동작 또는 대기하는 중에, 호스트 장치로부터 라이트할 호스트 데이터 및 논리 어드레스를 포함하는 라이트 요청이 전송될 수 있다.
컨트롤러(110)는 호스트 장치의 라이트 요청 포함된 논리 어드레스에 기초하여 맵 세그먼트를 구성할 수 있다(S101).
컨트롤러(110)는 라이트 요청된 데이터의 속성을 검출할 수 있다(S103).
컨트롤러(110)는 단계 S103에서 검출된 속성이 가 기 정의된 속성을 만족하는지 판단할 수 있다(S105). 일 실시예에서, 기 정의된 속성은 라이트 요청된 데이터의 물리 어드레스의 연속성, 또는 라이트 요청된 데이터의 규칙성, 즉 특정 논리값의 반복 여부 중 적어도 하나를 포함할 수 있다.
라이트 데이터가 기 정의된 속성을 만족하는 경우(S105:Y), 컨트롤러(110)는 플래그를 설정하여 인덱스 테이블에 저장하고 스페어 데이터를 생성할 수 있다(S107).
일 실시예에서, 라이트 요청된 데이터의 물리 어드레스가 연속하는 경우, 컨트롤러(110)는 라이트 요청된 데이터에 대한 맵 세그먼트에 대해 제 1 플래그(F1)를 설정하여 인덱스 테이블에 추가하고, 맵 세그먼트 내 물리 어드레스의 선두값인 베이스 물리 어드레스를 스페어 데이터로 생성할 수 있다.
일 실시예에서, 라이트 요청된 호스트 데이터가 일정한 패턴 규칙성을 갖는 경우, 컨트롤러(110)는 라이트 요청된 데이터에 대한 맵 세그먼트에 대해 제 2 플래그(F2)를 설정하여 인덱스 테이블에 추가하고, 반복 패턴 및 반복 횟수를 스페어 데이터로 생성할 수 있다.
컨트롤러(110)는 제 1 ECC 엔진(231)을 제어하여 단계 S101에서 생성한 맵 세그먼트 및 호스트 데이터를 포함하는 메인 데이터를 인코딩하도록 하는 한편(S109), 제 2 ECC 엔진(233)을 제어하여 단계 S107에서 생성한 스페어 데이터를 인코딩하도록 할 수 있다(S111).
이후, 제 1 및 제 2 ECC 엔진(231, 233)에서 각각 인코딩된 메인 데이터 및 스페어 데이터를 저장부(120)로 전송하여 프로그램하도록 한다(S113).
한편, 라이트 데이터가 기 정의된 속성을 만족하지 않는 경우(S105:N), 컨트롤러(110)는 제 1 ECC 엔진(231)을 제어하여 단계 S101에서 생성한 맵 세그먼트 및 호스트 데이터를 포함하는 메인 데이터를 인코딩하도록 하고(S115), 인코딩된 메인 데이터를 저장부(120)로 전송하여 프로그램하도록 한다(S113).
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도로서, 제 1 플래그가 설정된 호스트 데이터를 리드하는 과정의 일 예를 나타낸다.
데이터 저장 장치(10)가 동작 또는 대기하는 중에, 호스트 장치로부터 리드할 호스트 데이터의 논리 어드레스를 포함하는 리드 요청이 전송될 수 있다.
컨트롤러(110)는 호스트 장치의 리드 요청 포함된 논리 어드레스에 대응하는 맵 세그먼트가 동작 메모리에 캐싱되어 있는지 확인할 수 있다(S201).
맵 세그먼트가 캐싱되어 있지 않은 경우(S201:N), 컨트롤러(110)는 이미 로드되어 있는 인덱스 테이블을 참조하여 리드 요청된 데이터의 맵 세그먼트에 대한 플래그를 리드할 수 있다(S203).
리드 결과, 제 1 플래그가 설정(SET)되어 있는 경우(S205:Y), 컨트롤러(110)는 스페어 영역(R2)으로부터 스페어 데이터, 즉 베이스 물리 어드레스를 리드하여(S207) 제 2 ECC 엔진(233)에서 디코딩하도록 한다(S209).
컨트롤러(110)는 제 2 ECC 엔진(233)의 디코딩 결과로 도출된 베이스 물리 어드레스에 기초하여 리드할 데이터의 맵 세그먼트를 구성할 수 있다(S211). 일 실시예에서, 일 실시예에서, 컨트롤러(110)는 베이스 물리 어드레스를 설정된 오프셋에 따라 차례로 증가시켜 지정된 개수의 맵 데이터를 포함하는 맵 세그먼트를 구성하고 로딩할 수 있다. 다른 실시예에서, 컨트롤러(110)는 맵 세그먼트를 구성하는 전체 맵 데이터를 로딩하지 않고, 베이스 물리 어드레스와 리드할 데이터의 사이즈에 기초하여 맵 세그먼트를 구성할 수 있다.
컨트롤러(110)는 구성된 맵 세그먼트에 기초하여 저장부(120)에 접근하여 호스트 데이터를 리드할 수 있다(S213). 리드된 호스트 데이터는 제 1 ECC 엔진(231)에서 디코딩되어(S215) 출력될 수 있다(S217).
한편, 제 1 플래그가 설정(SET)되어 있지 않는 경우(S205:N), 컨트롤러(110)는 인덱스 테이블에 저장됨 맵 세그먼트의 어드레스에 따라 메인 데이터 영역(R1)으로부터 맵 세그먼트를 리드하여(S219) 제 1 ECC 엔진(231)에서 디코딩하도록 한다(S221). 이에 따라 맵 세그먼트가 구성되면, 컨트롤러(110)는 구성된 맵 세그먼트가 지시하는 저장부(120)의 영역에 접근하여 호스트 데이터를 리드할 수 있다(S225). 리드된 호스트 데이터는 제 1 ECC 엔진(231)에서 디코딩되어(S227) 출력될 수 있다(S217).
리드할 데이터의 맵 세그먼트가 동작 메모리에 캐싱되어 있는 경우에는(S201:Y) 캐싱된 맵 세그먼트에 기초하여 저장부(120)로부터 호스트 데이터를 리드하고(S213), 제 1 ECC 엔진(231)으로 인코딩하여(S215) 출력할 수 있다(S217).
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도로서, 제 2 플래그 설정 여부에 따라 호스트 데이터를 리드하는 과정의 일 예를 나타낸다.
데이터 저장 장치(10)가 동작 또는 대기하는 중에, 호스트 장치로부터 리드할 호스트 데이터의 논리 어드레스를 포함하는 리드 요청이 전송될 수 있다.
컨트롤러(110)는 이미 로드되어 있는 인덱스 테이블을 참조하여 리드 요청된 데이터의 맵 세그먼트에 대한 플래그를 리드할 수 있다(S301).
리드 결과, 제 2 플래그가 설정(SET)되어 있는 경우(S303:Y), 컨트롤러(110)는 스페어 영역(R2)으로부터 스페어 데이터, 즉 데이터의 반복 패턴 및 반복 횟수를 리드하여(S305) 제 2 ECC 엔진(233)에서 디코딩하도록 한다(S307).
컨트롤러(110)는 디코딩된 반복 패턴 및 반복 횟수에 기초하여 호스트 데이터를 구성하여(S309) 출력할 수 있다(S311).
한편, 제 2 플래그가 설정(SET)되어 있지 않는 경우(S305:N), 컨트롤러(110)는 호스트 장치의 리드 요청 포함된 논리 어드레스에 대응하는 맵 세그먼트가 동작 메모리에 캐싱되어 있는지 확인할 수 있다(S313).
맵 세그먼트가 캐싱되어 있는 경우(S313:Y), 도 6의 단계 S213 이후의 동작을 수행할 수 있다. 리드할 데이터의 맵 세그먼트가 동작 메모리에 캐싱되어 있지 않은 경우에는(S313:N) 도 6의 단계 S219 이후의 동작을 수행할 수 있다.
일 실시예에서, 컨트롤러(110)는 물리 어드레스의 연속성을 나타내는 제 1 플래그(F1) 및 데이터의 반복성을 나타내는 제 2 플래그(F2)를 모두 이용하여 리드 동작을 수행할 수 있다. 이 경우, 리드할 데이터의 맵 세그먼트가 동작 메모리에 캐싱되어 있지 않은 경우(S311:N) 제 1 플래그 설정 여부에 따라 리드 동작을 수행하기 위하여 도 6의 단계 S203으로 진행할 수 있다.
도 8은 일 실시예에 의한 저장부의 구성도이다.
도 8을 참조하면, 저장부(120)를 구성하는 비휘발성 메모리 장치(NVM; 121, …, 12N)는 제 1 영역(I1) 및 제 2 영역(I2)을 포함할 수 있다.
제 1 영역(I1)은 데이터 저장 장치(10)의 파일 시스템이 관리하는 각종 정보가 저장되는 영역으로, 예를 들어, 현재 할당된 파일 수, 유효한 페이지 수, 위치 등의 정보를 포함할 수 있다. 제2 영역(I2)은 실제 사용자가 사용하고 있는 각종 디렉토리 정보, 데이터, 파일 정보 등을 저장하는 공간일 수 있다.
일 실시예에서, 제 1 영역(I1)은 슈퍼 블록, 체크포인트 영역(CheckPoint Area, CPA), 세그먼트 정보 테이블(Segment Information Table, SIT), 노드 어드레스 테이블(Node Address Table, NAT), 세그먼트요약 영역(Segment Summary Area, SSA)(66) 등을 포함할 수 있다.
제 2 영역(I2)은 존(ZONE), 섹션(SECTION), 세그먼트(SEGMENT) 및 블록(BLOCK)의 계층 구조로 관리될 수 있다.
제 1 영역(I1) 내의 슈퍼블록에는 파일시스템의 디폴트 정보가 저장될 수 있다.
체크포인트 영역은 체크포인트를 저장한다. 체크포인트는 컴퓨팅 시스템의 동작 중에 서든 파워 오프(Sudden Power Off)) 등과 같은 시스템 중단 이벤트가 발생하는 경우, 시스템의 논리적 중단점까지의 상태를 보존하는 데이터로, 이를 이용하여 데이터를 복구할 수 있다.
세그먼트 정보 테이블(SIT)는 각 세그먼트 내 유효 페이지 정보를 포함한다.
노드 어드레스 테이블(NAT)은 WJWKDQN(120)에 저장된 파일의 인덱싱 트리를 구성하는 각 노드들에 대한 식별자와, 노드 식별자 각각에 대응되는 물리 어드레스를 포함할 수 있다.
세그먼트 요약 영역(SSA)는 제2 영역(II)의 각 세그먼트의 요약 정보를 모아둔 영역이다.
일 실시예에서, 호스트 데이터와 맵 세그먼트와 같은 메인 데이터를 저장하는 메인 데이터 영역(R1)은 제 2 영역(I2)에 할당될 수 있고, 스페어 데이터를 저장하는 스페어 영역(R2)은 제 1 영역(I1) 또는 제 2 영역(I2) 중에서 선택적으로 할당될 수 있다.
제 1 영역(I1)은 랜덤 라이트 방식으로 운용될 수 있고, 제 2 영역(I2)에는 데이터가 다른 자리 업데이트 방식을 이용하여 순차적으로 저장될 수 있다. 따라서, 제 2 영역(I2)에는 순차 라이트 및 랜덤 리드 워크로드가 빈번히 발생할 수 있다.
이러한 구조에서, 본 기술에서와 같은 맵 세그먼트 구성 방식을 사용하게 되면, 순차 라이트된 데이터를 리드하기 위해 필요한 대용량의 맵 데이터를 고속으로 리드할 수 있고, 결과적으로 랜덤 리드 성능 또한 향상될 수 있다.
도 9는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 9를 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 3에 도시한 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 10 및 도 11은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 3에 도시된 컨트롤러(110)로 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 11을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1 내지 도 3에 도시한 컨트롤러(110)로 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 12는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 12를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 9의 데이터 저장 장치(1200), 도 10의 메모리 시스템(3200), 도 11의 메모리 시스템(4200)으로 구성될 수 있다.
도 13은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 13을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
110 : 컨트롤러
120 : 저장부
130 : 버퍼 메모리
110 : 컨트롤러
120 : 저장부
130 : 버퍼 메모리
Claims (22)
- 제 1 데이터가 저장되는 메인 데이터 영역 및 상기 제 1 데이터의 속성에 기초한 제 2 데이터가 저장되는 스페어 영역을 포함하는 저장부; 및
호스트 장치의 요청에 응답하여 상기 저장부를 제어하는 컨트롤러;를 포함하고,
상기 컨트롤러는, 상기 제 1 데이터에 대한 에러 정정을 수행하는 제 1 ECC(Error Check and Correction) 엔진; 및
상기 제 2 데이터에 대한 에러 정정을 수행하는 제 2 ECC 엔진;
을 포함하도록 구성되는 데이터 저장 장치. - 제 1 항에 있어서,
상기 제 2 ECC 엔진은 상기 제 1 ECC 엔진보다 낮은 복잡도 및 적은 연산량으로 데이터를 처리하도록 구성되는 데이터 저장 장치. - 제 1 항에 있어서,
상기 컨트롤러는, 상기 호스트 장치로부터 논리 어드레스 및 호스트 데이터를 포함하는 라이트 요청을 수신하여 상기 논리 어드레스에 물리 어드레스를 맵핑시켜 맵 세그먼트를 생성하고, 상기 호스트 데이터 또는 상기 맵 세그먼트를 포함하는 상기 제 1 데이터를 상기 제 1 ECC 엔진으로 제공하고,
상기 호스트 데이터 또는 상기 맵 세그먼트의 속성에 기초하여 생성된 상기 제 2 데이터를 상기 제 2 ECC 엔진으로 제공하도록 구성되는 데이터 저장 장치. - 제 3 항에 있어서,
상기 컨트롤러는, 상기 맵 세그먼트 식별자 별로, 상기 맵 세그먼트의 저장 위치를 인덱스 테이블로 관리하며,
라이트 요청된 상기 호스트 데이터의 물리 어드레스가 연속적인 경우 제 1 플래그를 설정하여 상기 인덱스 테이블에 저장하고, 상기 맵 세그먼트 내 베이스 물리 어드레스를 상기 제 2 데이터에 포함시키도록 구성되는 데이터 저장 장치. - 제 4 항에 있어서,
상기 컨트롤러는, 상기 호스트 장치로부터 논리 어드레스를 포함하는 리드 요청을 수신하여 상기 논리 어드레스에 대응하는 맵 세그먼트가 캐싱되어 있지 않고 상기 제 1 플래그가 상기 인덱스 테이블에 설정되어 있는 경우, 상기 스페어 영역으로부터 리드한 상기 베이스 물리 어드레스에 기초하여 맵 세그먼트를 구성하는 데이터 저장 장치. - 제 5 항에 있어서,
상기 컨트롤러는 상기 구성한 맵 세그먼트에 기초하여 상기 메인 데이터 영역으로부터 상기 호스트 데이터를 리드하여 상기 호스트 장치로 출력하도록 구성되는 데이터 저장 장치. - 제 3 항에 있어서,
상기 컨트롤러는, 상기 맵 세그먼트 식별자 별로, 상기 맵 세그먼트의 저장 위치를 인덱스 테이블로 관리하며,
라이트 요청된 상기 호스트 데이터가 특정 패턴이 반복되는 규칙성을 갖는 경우 제 2 플래그를 설정하여 상기 인덱스 테이블에 저장하고, 상기 반복 패턴 및 반복 횟수를 상기 제 2 데이터에 포함시키도록 구성되는 데이터 저장 장치. - 제 7 항에 있어서,
상기 컨트롤러는, 상기 호스트 장치로부터 논리 어드레스를 포함하는 리드 요청을 수신하여 상기 논리 어드레스에 대응하는 맵 세그먼트가 캐싱되어 있지 않고 상기 제 2 플래그가 상기 인덱스 테이블에 설정되어 있는 경우, 상기 스페어 영역으로부터 리드한 상기 반복 패턴 및 반복 횟수에 기초하여 상기 호스트 데이터를 구성하여 상기 호스트 장치로 출력하도록 구성되는 데이터 저장 장치. - 제 1 항에 있어서,
상기 저장부는, 파일 시스템의 관리 정보가 저장되는 제 1 영역 및, 다른 자리 업데이트 방식에 기초하여 데이터가 순차 라이트되는 제 2 영역을 포함하고,
상기 메인 데이터 영역은 상기 제 2 영역 중에서 할당되고, 상기 스페어 영역은 상기 제 1 영역 또는 상기 제 2 영역 중에서 선택적으로 할당되는 데이터 저장 장치. - 메인 데이터 영역 및 스페어 영역을 포함하는 저장부;
상기 저장부를 제어하는 컨트롤러;를 포함하고,
상기 컨트롤러는,
호스트 장치로부터 논리 어드레스 및 호스트 데이터를 포함하는 라이트 요청을 수신하여 상기 논리 어드레스에 물리 어드레스를 맵핑시켜 맵 세그먼트를 생성하고, 상기 호스트 데이터가 기 정의된 속성을 만족하는 경우 스페어 데이터를 생성하는 맵 데이터 관리부;
상기 호스트 데이터 또는 상기 맵 세그먼트를 포함하는 메인 데이터에 대한 에러 정정을 수행하는 제 1 ECC 엔진;
상기 스페어 데이터에 대한 에러 정정을 수행하는 제 2 ECC 엔진; 및
상기 메인 데이터를 상기 메인 데이터 영역에 라이트하거나 상기 메인 데이터 영역으로부터 리드하고, 상기 스페어 데이터를 상기 스페어 영역에 라이트하거나 상기 스페어 영역으로부터 리드하는 리드/라이트 처리부;
를 포함하도록 구성되는 데이터 저장 장치. - 제 10 항에 있어서,
상기 맵 데이터 관리부는, 상기 맵 세그먼트 식별자 별로, 상기 맵 세그먼트의 저장 위치를 인덱스 테이블로 관리하며, 라이트 요청된 상기 호스트 데이터의 물리 어드레스가 연속적인 경우 제 1 플래그를 설정하여 상기 인덱스 테이블에 저장하고, 상기 맵 세그먼트 내 베이스 물리 어드레스를 상기 스페어 데이터에 포함시키도록 구성되는 데이터 저장 장치. - 제 11 항에 있어서,
상기 맵 데이터 관리부는, 상기 호스트 장치로부터 논리 어드레스를 포함하는 리드 요청을 수신하여 상기 논리 어드레스에 대응하는 맵 세그먼트가 캐싱되어 있지 않고 상기 제 1 플래그가 상기 인덱스 테이블에 설정되어 있는 경우, 상기 스페어 영역으로부터 리드한 상기 베이스 물리 어드레스에 기초하여 맵 세그먼트를 구성하는 데이터 저장 장치. - 제 10 항에 있어서,
상기 맵 데이터 관리부는, 상기 맵 세그먼트 식별자 별로, 상기 맵 세그먼트의 저장 위치를 인덱스 테이블로 관리하며,
라이트 요청된 상기 호스트 데이터가 특정 패턴이 반복되는 규칙성을 갖는 경우 제 2 플래그를 설정하여 상기 인덱스 테이블에 저장하고, 상기 반복 패턴 및 반복 횟수를 상기 제 2 데이터에 포함시키도록 구성되는 데이터 저장 장치. - 제 13 항에 있어서,
상기 컨트롤러는, 상기 호스트 장치로부터 논리 어드레스를 포함하는 리드 요청을 수신하여 상기 논리 어드레스에 대응하는 맵 세그먼트가 캐싱되어 있지 않고 상기 제 2 플래그가 상기 인덱스 테이블에 설정되어 있는 경우, 상기 스페어 영역으로부터 리드한 상기 반복 패턴 및 반복 횟수에 기초하여 상기 호스트 데이터를 구성하여 상기 호스트 장치로 출력하도록 구성되는 데이터 저장 장치. - 저장부 및, 호스트 장치의 요청에 응답하여 상기 저장부를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
상기 저장부는 제 1 데이터가 저장되는 메인 데이터 영역 및 상기 제 1 데이터의 속성에 기초한 제 2 데이터가 저장되는 스페어 영역을 포함하고,
상기 컨트롤러가, 제 1 ECC 엔진에 의해 상기 제 1 데이터를 라이트 및 리드하고, 제 2 ECC 엔진에 의해 상기 제 2 데이터를 라이트 및 리드하도록 구성되는 데이터 저장 장치의 동작 방법. - 제 15 항에 있어서,
상기 제 2 ECC 엔진은 상기 제 1 ECC 엔진보다 낮은 복잡도 및 적은 연산량으로 데이터를 처리하도록 구성되는 데이터 저장 장치의 동작 방법. - 제 15 항에 있어서,
상기 컨트롤러가, 상기 호스트 장치로부터 논리 어드레스 및 호스트 데이터를 포함하는 라이트 요청을 수신함에 따라, 상기 논리 어드레스에 물리 어드레스를 맵핑시켜 맵 세그먼트를 생성하는 단계;
상기 컨트롤러가 상기 호스트 데이터 또는 상기 맵 세그먼트를 포함하는 상기 제 1 데이터를 상기 제 1 ECC 엔진으로 제공하는 단계; 및
상기 호스트 데이터가 기 정의된 속성을 만족하는 경우, 상기 컨트롤러가 상기 제 2 데이터를 생성하여 상기 제 2 ECC 엔진으로 제공하는 단계;
를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법. - 제 17 항에 있어서,
상기 컨트롤러가, 상기 맵 세그먼트 식별자 별로, 상기 맵 세그먼트의 저장 위치를 인덱스 테이블로 관리하는 단계;
라이트 요청된 상기 호스트 데이터의 물리 어드레스가 연속적인 경우, 상기 컨트롤러가 제 1 플래그를 설정하여 상기 인덱스 테이블에 저장하는 단계; 및
상기 맵 세그먼트 내 베이스 물리 어드레스를 상기 제 2 데이터에 포함시키는 단계;
를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법 - 제 18 항에 있어서,
상기 컨트롤러가, 상기 호스트 장치로부터 논리 어드레스를 포함하는 리드 요청을 수신하는 단계; 및
상기 논리 어드레스에 대응하는 맵 세그먼트가 캐싱되어 있지 않고 상기 제 1 플래그가 상기 인덱스 테이블에 설정되어 있는 경우, 상기 컨트롤러가 상기 스페어 영역으로부터 리드한 상기 베이스 물리 어드레스에 기초하여 맵 세그먼트를 구성하는 단계;
를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법. - 제 19 항에 있어서,
상기 컨트롤러가, 상기 구성한 맵 세그먼트에 기초하여 상기 메인 데이터 영역으로부터 상기 호스트 데이터를 리드하여 상기 호스트 장치로 출력하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법. - 제 17 항에 있어서,
라이트 요청된 상기 호스트 데이터가 특정 패턴이 반복되는 규칙성을 갖는 경우, 상기 컨트롤러가 제 2 플래그를 설정하여 상기 인덱스 테이블에 저장하는 단계; 및
상기 반복 패턴 및 반복 횟수를 상기 제 2 데이터에 포함시키는 단계;
를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법. - 제 21 항에 있어서,
상기 컨트롤러가 상기 호스트 장치로부터 논리 어드레스를 포함하는 리드 요청을 수신하는 단계; 및
상기 논리 어드레스에 대응하는 맵 세그먼트가 캐싱되어 있지 않고 상기 제 2 플래그가 상기 인덱스 테이블에 설정되어 있는 경우, 상기 컨트롤러가 상기 스페어 영역으로부터 리드한 상기 반복 패턴 및 반복 횟수에 기초하여 상기 호스트 데이터를 구성하여 상기 호스트 장치로 출력하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200099250A KR20220018757A (ko) | 2020-08-07 | 2020-08-07 | 데이터 저장 장치 및 동작 방법 |
| US17/149,314 US11422892B2 (en) | 2020-08-07 | 2021-01-14 | Data storage apparatus and operating method thereof |
| CN202110237545.4A CN114064345A (zh) | 2020-08-07 | 2021-03-04 | 数据存储设备及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200099250A KR20220018757A (ko) | 2020-08-07 | 2020-08-07 | 데이터 저장 장치 및 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220018757A true KR20220018757A (ko) | 2022-02-15 |
Family
ID=80115085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200099250A KR20220018757A (ko) | 2020-08-07 | 2020-08-07 | 데이터 저장 장치 및 동작 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11422892B2 (ko) |
| KR (1) | KR20220018757A (ko) |
| CN (1) | CN114064345A (ko) |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8533564B2 (en) | 2009-12-23 | 2013-09-10 | Sandisk Technologies Inc. | System and method of error correction of control data at a memory device |
| KR20160056380A (ko) * | 2014-11-10 | 2016-05-20 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
| KR102447471B1 (ko) | 2015-06-24 | 2022-09-27 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 스토리지 장치 |
| KR102547713B1 (ko) * | 2016-09-01 | 2023-06-26 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
| KR102388803B1 (ko) * | 2017-11-02 | 2022-04-20 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법 |
| KR20190087217A (ko) | 2018-01-16 | 2019-07-24 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
| KR102432551B1 (ko) * | 2018-02-13 | 2022-08-16 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법 |
| KR20200034420A (ko) * | 2018-09-21 | 2020-03-31 | 삼성전자주식회사 | 복수의 에러 정정 기능을 갖는 메모리 장치 및 메모리 시스템과 그 동작 방법 |
| KR102579014B1 (ko) * | 2018-11-06 | 2023-09-15 | 삼성전자주식회사 | 에러 정정 코드 디코더, 반도체 메모리 장치 및 메모리 시스템 |
| KR102599188B1 (ko) * | 2018-11-09 | 2023-11-08 | 삼성전자주식회사 | 호스트 메모리를 사용하는 스토리지 장치 및 그것의 동작 방법 |
| KR20200074467A (ko) * | 2018-12-17 | 2020-06-25 | 삼성전자주식회사 | 에러 정정 코드 회로, 반도체 메모리 장치 및 메모리 시스템 |
| KR102687192B1 (ko) * | 2019-02-18 | 2024-07-19 | 삼성전자주식회사 | 메모리 장치 및 시스템 |
| KR20210026201A (ko) * | 2019-08-29 | 2021-03-10 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 리페어 제어 방법 |
| KR20210089016A (ko) * | 2020-01-07 | 2021-07-15 | 삼성전자주식회사 | 메모리 컨트롤러 및 메모리 시스템 |
-
2020
- 2020-08-07 KR KR1020200099250A patent/KR20220018757A/ko not_active Application Discontinuation
-
2021
- 2021-01-14 US US17/149,314 patent/US11422892B2/en active Active
- 2021-03-04 CN CN202110237545.4A patent/CN114064345A/zh not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US11422892B2 (en) | 2022-08-23 |
| CN114064345A (zh) | 2022-02-18 |
| US20220043710A1 (en) | 2022-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10282252B2 (en) | RAID storage device and method of management thereof | |
| CN112416242B (zh) | 数据存储设备及其操作方法 | |
| KR102533207B1 (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
| US11487669B2 (en) | Memory system for storing data of log-structured merge tree structure and data processing system including the same | |
| KR20190102781A (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
| KR20180130229A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20200032404A (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
| US12026398B2 (en) | Memory system performing flush operation for buffer region | |
| US10877853B2 (en) | Data storage device and operation method optimized for recovery performance, and storage system having the same | |
| KR20200113480A (ko) | 데이터 저장 장치 및 동작 방법 | |
| KR20210144249A (ko) | 저장 장치 및 이의 동작 방법 | |
| KR102620727B1 (ko) | 전자 장치 | |
| CN114764396A (zh) | 数据存储装置及其操作方法 | |
| KR20190095825A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20210156010A (ko) | 저장 장치 및 그 동작 방법 | |
| CN112328516A (zh) | 控制器、控制器的操作方法以及包括控制器的存储装置 | |
| KR20200121068A (ko) | 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러 | |
| KR20190041082A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| CN109840214B (zh) | 数据存储装置及其操作方法 | |
| KR20210079894A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20210156061A (ko) | 저장 장치 및 그 동작 방법 | |
| KR20220018757A (ko) | 데이터 저장 장치 및 동작 방법 | |
| KR20210079637A (ko) | 데이터 저장 장치 및 그 동작 방법 | |
| US11847332B2 (en) | Data storage apparatus and operating method thereof | |
| US11379362B2 (en) | Memory system and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |