KR20220016140A - 반도체 초접합 전력소자 - Google Patents

반도체 초접합 전력소자 Download PDF

Info

Publication number
KR20220016140A
KR20220016140A KR1020217042484A KR20217042484A KR20220016140A KR 20220016140 A KR20220016140 A KR 20220016140A KR 1020217042484 A KR1020217042484 A KR 1020217042484A KR 20217042484 A KR20217042484 A KR 20217042484A KR 20220016140 A KR20220016140 A KR 20220016140A
Authority
KR
South Korea
Prior art keywords
type
gate
floating gate
superjunction
region
Prior art date
Application number
KR1020217042484A
Other languages
English (en)
Other versions
KR102519235B1 (ko
Inventor
이 공
웨이 리우
레이 리우
유안린 유안
리우 왕
Original Assignee
수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 filed Critical 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Publication of KR20220016140A publication Critical patent/KR20220016140A/ko
Application granted granted Critical
Publication of KR102519235B1 publication Critical patent/KR102519235B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 실시예에서 제공한 반도체 초접합 전력소자는 복수의 초접합 MOSFET 유닛으로 구성된 초접합 MOSFET 유닛 어레이를 포함하되, 초접합 MOSFET 유닛의 게이트 구조는 게이트 유전체층, 게이트 및 n형 플로팅 게이트를 포함하며, 게이트 및 n형 플로팅 게이트는 게이트 유전체층 상에 위치하고, 가로 방향에서, 게이트는 n형 소스 영역에 가까운 일측에 위치하고, n형 플로팅 게이트는 n형 드리프트 영역에 가까운 일측에 위치하며, 게이트는 용량 결합을 통해 n형 플로팅 게이트에 작용하고; 적어도 하나의 초접합 MOSFET 유닛의 n형 플로팅 게이트는 게이트 유전체층을 통해 p형 바디 영역과 격리되고, 적어도 하나의 초접합 MOSFET 유닛의 n형 플로팅 게이트는 해당 n형 플로팅 게이트의 하방에 위치한 게이트 유전체층의 하나의 개구부를 통해 p형 바디 영역과 접촉하여 p-n접합 다이오드를 형성한다. 본 발명의 실시예는 반도체 초접합 전력소자의 역방향 회복 속도를 편리하게 조절할 수 있다.

Description

반도체 초접합 전력소자
본 개시는 2019년 11월 29일 중국특허청에 제출한 출원번호가 201911202240.9인 중국특허출원의 우선권을 주장하는 바, 해당 출원의 내용 전부는 참조로서 본 개시에 포함된다.
본 출원은 반도체 초접합 전력소자의 기술분야에 속하며, 예를 들어, 역방향 회복 속도를 조절할 수 있는 반도체 초접합 전력소자에 관한 것이다.
도 1에 도시된 바와 같이, 관련 기술의 반도체 초접합 전력소자의 단면 구조는 드레인 접촉 금속층(58)을 통해 드레인과 연결되는 n형 드레인 영역(50); n형 드레인 영역(50) 상에 위치한 n형 드리프트 영역(51), n형 드리프트 영역(51)의 최상부에 위치한 p형 바디 영역(52), p형 바디 영역(52) 내에 위치한 n형 소스 영역(53)-n형 소스 영역(53) 및 p형 바디 영역(52)은 소스접촉 금속층(57)을 통해 소스와 연결됨-; p형 바디 영역의 하방에 위치한 P형 주상 도핑 영역(59); p형 바디 영역(52) 내에 위치하고 n형 소스 영역(53)과 n형 드리프트 영역(51) 사이에 개재된 전류 채널 및 게이트 유전체층(54) 및 게이트(55)를 포함하고, 해당 전류 채널의 턴온 및 턴오프를 제어하는 게이트 구조; 를 포함한다.
관련 기술의 반도체 초접합 전력소자가 턴오프될 때, 역방향 전류는 반도체 초접합 전력소자에 기생되는 바디다이오드에서 흐르고, 이때 바디다이오드의 전류에는 소수 캐리어를 주입한 현상이 존재하는데, 이러한 소수 캐리어는 반도체 초접합 전력소자가 다시 턴온될 때 역방향으로 회복되기 때문에, 역방향 회복 전류가 커지고, 역방향 회복 시간이 길어진다. 관련 기술에서는 일반적으로 전자 조사, 딥 레벨 재결합 중심 등과 같은 수명 제어 기술을 사용하여, 반도체 초접합 전력소자의 역방향 회복 속도를 향상시키는데, 이러한 방법은 공정 난이도가 높고, 제조 비용이 증가되며, 반도체 초접합 전력소자의 역방향 회복 속도를 정확하게 제어하지 못하는 단점이 존재한다.
본 출원은 역방향 회복 속도를 조절할 수 있는 반도체 초접합 전력소자를 제공하여, 관련 기술의 반도체 초접합 전력소자의 역방향 회복 속도를 정확하게 제어하지 못하는 기술적 과제를 해결한다.
본 발명의 실시예에서 제공한 반도체 초접합 전력소자는,
n형 드레인 영역, 상기 n형 드레인 영역 상에 위치한 n형 드리프트 영역 및 복수의 초접합 MOSFET 유닛으로 구성된 초접합 MOSFET 유닛 어레이를 포함하되, 상기 초접합 MOSFET 유닛은,
상기 n형 드리프트 영역의 최상부에 위치한 p형 바디 영역; 상기 p형 바디 영역의 하방에 위치한 p형 주상 도핑 영역; 상기 p형 바디 영역 내에 위치한 n형 소스 영역; 상기 p형 바디 영역 상에 위치한 게이트 구조; 를 포함하고, 상기 게이트 구조는 게이트 유전체층, 게이트 및 n형 플로팅 게이트를 포함하며, 상기 게이트 및 상기 n형 플로팅 게이트는 상기 게이트 유전체층 상에 위치하고, 가로 방향에서, 상기 게이트는 상기 n형 소스 영역에 가까운 일측에 위치하고, 상기 n형 플로팅 게이트는 상기 n형 드리프트 영역에 가까운 일측에 위치하며, 상기 게이트는 용량 결합을 통해 상기 n형 플로팅 게이트에 작용하고;
상기 초접합 MOSFET 유닛 어레이에서, 적어도 하나의 상기 초접합 MOSFET 유닛의 상기 n형 플로팅 게이트는 상기 게이트 유전체층을 통해 상기 p형 바디 영역과 격리되고, 적어도 하나의 상기 초접합 MOSFET 유닛의 상기 n형 플로팅 게이트는 해당 n형 플로팅 게이트의 하방에 위치한 상기 게이트 유전체층의 하나의 개구부를 통해 상기 p형 바디 영역과 접촉하여 p-n접합 다이오드를 형성한다.
선택 가능하게는, 본 출원의 반도체 초접합 전력소자에 있어서, 상기 게이트는 상기 n형 플로팅 게이트 상으로 연장된다.
선택 가능하게는, 본 출원의 반도체 초접합 전력소자에 있어서, 상기 게이트는 상기 n형 플로팅 게이트 상으로 연장되고 상기 n형 드리프트 영역에 가까운 상기 n형 플로팅 게이트의 일측 측벽을 커버한다.
선택 가능하게는, 본 출원의 반도체 초접합 전력소자에 있어서, 상기 개구부는 상기 n형 플로팅 게이트의 하방에서 상기 n형 드리프트 영역에 가까운 일측에 위치한다.
선택 가능하게는, 본 출원의 반도체 초접합 전력소자에 있어서, 적어도 하나의 상기 초접합 MOSFET 유닛의 게이트는 상기 n형 소스 영역과 전기적으로 연결된다.
본 발명의 실시예에서 제공한 반도체 초접합 전력소자는 p-n접합 다이오드가 형성된 초접합 MOSFET 유닛의 개수를 제어하여, 반도체 초접합 전력소자의 역방향 회복 속도를 편리하고 정확하게 제어할 수 있기 때문에, 반도체 초접합 전력소자가 다양하게 응용될 수 있도록 한다. 아울러, p-n접합 다이오드가 형성된 MOSFET 유닛의 개수를 조정할 때, 게이트 유전체층의 개구부를 형성하기 위한 하나의 마스크 플레이트만을 수정하면 되기 때문에, 반도체 초접합 전력소자의 제조 비용을 효과적으로 제어할 수 있다.
이하, 실시예를 설명함에 있어 수요되는 도면을 간략히 소개하도록 한다.
도 1은 관련 기술의 반도체 초접합 전력소자의 단면 구조의 개략도이다.
도 2는 본 출원에서 제공한 반도체 초접합 전력소자의 제 1 실시예의 단면 구조의 개략도이다.
도 3은 본 출원에서 제공한 반도체 초접합 전력소자의 제 2 실시예의 단면 구조의 개략도이다.
이하 본 출원의 실시예의 도면을 결합하여, 구체적인 실시형태를 통해, 본 출원의 기술방안을 완전하게 설명하도록 한다. 아울러, 명세서 도면에 예시한 개략도에서는 본 출원에 따른 층 및 영역의 사이즈를 확대하였고, 예시한 도형의 크기는 실제 사이즈를 대표하지 않는다. 명세서에 기재된 실시예는 명세서 도면에 도시된 영역의 특정 형상에만 한정되지 않으며, 예를 들어, 제조로 인한 편차가 있는 획득한 형상을 포함한다.
도 2는 본 출원에서 제공한 반도체 초접합 전력소자의 제 1 실시예의 단면 구조의 개략도이고, 도 2에 도시된 바와 같이, 본 발명의 실시예에서 제공한 반도체 초접합 전력소자는 n형 드레인 영역(20), n형 드레인 영역(20) 상에 위치한 n형 드리프트 영역(21) 및 복수의 초접합 MOSFET 유닛으로 구성된 초접합 MOSFET 유닛 어레이를 포함하고, 도 2에서는 두 개의 초접합 MOSFET 유닛(초접합 MOSFET 유닛(200) 및 초접합 MOSFET 유닛(201))을 예시적으로 도시하였다.
본 발명의 실시예의 초접합 MOSFET 유닛은 n형 드리프트 영역(21)의 최상부에 위치한 p형 바디 영역(22); 인접한 n형 드리프트 영역(21)과의 사이에 전하 균형을 형성하여, 반도체 초접합 전력소자의 내전압을 향상시키고, p형 바디 영역(22)의 하방에 위치한 p형 주상 도핑 영역(29); p형 바디 영역(22) 내에 위치한 n형 소스 영역(23); p형 바디 영역(22) 상에 위치한 게이트 구조; 를 포함하고, 해당 게이트 구조는 게이트 유전체층(24), n형 플로팅 게이트(25) 및 게이트(26)를 포함하며, 게이트(26) 및 n형 플로팅 게이트(25)는 게이트 유전체층(24) 상에 위치하고, 가로 방향에서, n형 플로팅 게이트(25)는 n형 드리프트 영역(21)에 가까운 일측에 위치하고, 게이트(26)는 n형 소스 영역(23)에 가까운 일측에 위치하고 n형 플로팅 게이트(25) 상으로 연장되며, 게이트(26)와 n형 플로팅 게이트(25)는 절연 유전체층(27)에 의해 격리되고, 게이트(26)는 용량 결합을 통해 n형 플로팅 게이트(25)에 작용한다. 절연 유전체층(27)은 일반적으로 이산화규소로 제조된다.
본 발명의 실시예의 초접합 MOSFET 유닛 어레이에서, 적어도 하나의 초접합 MOSFET 유닛의 n형 플로팅 게이트(25)는 게이트 유전체층(24)을 통해 p형 바디 영역(22)과 격리되고(도 2에 도시된 바와 같은 초접합 MOSFET 유닛(201)), 적어도 하나의 초접합 MOSFET 유닛의 n형 플로팅 게이트(25)는 해당 n형 플로팅 게이트(25)의 하방에 위치한 게이트 유전체층(24)의 하나의 개구부(28)를 통해 p형 바디 영역(22)과 접촉하여 p-n접합 다이오드를 형성한다(도 2에 도시된 바와 같은 초접합 MOSFET 유닛(200)).
본 발명의 실시예에서, 가로 방향에서, 게이트(26)는 n형 소스 영역(23)에 가까운 일측에 위치하고, n형 플로팅 게이트(25)는 n형 드리프트 영역(21)에 가까운 일측에 위치하며, 즉 가로 방향에서, n형 플로팅 게이트(25)는 n형 드리프트 영역에 가깝게 설치되고, 게이트(26)는 n형 소스 영역(23)에 가깝게 설치된다. 또한, 게이트(26)는 전체가 n형 소스 영역(23)에 가까운 일측에 위치할 수 있고, 즉, 게이트(26)는 n형 소스 영역(23)에 가까운 일측에만 위치할 수 있으며, 게이트(26)는 일부분이 n형 소스 영역(23)에 가까운 일측에 위치하고, 다른 일부분이 n형 플로팅 게이트(25) 상으로 연장될 수도 있거나(도 2에 도시된 바와 같음), 게이트(26)는 n형 플로팅 게이트(25) 상으로 연장되고 n형 드리프트 영역(21)에 가까운 n형 플로팅 게이트(25)의 일측 측벽을 커버한다(도 3에 도시된 바와 같음). 도 3은 본 출원에서 제공한 반도체 초접합 전력소자의 제 2 실시예의 단면 구조의 개략도이고, 도 3에서는 도 2의 초접합 MOSFET 유닛(200)의 게이트(26)가 n형 드리프트 영역(21)의 일측을 향해 n형 플로팅 게이트(25) 상으로 연장되고 n형 드리프트 영역(21)에 가까운 n형 플로팅 게이트(25)의 일측 측벽을 커버하는 구조만을 예시적으로 도시하였다.
게이트(26)는 n형 드리프트 영역(21)의 일측을 향해 연장되기 때문에, 게이트(26)가 n형 플로팅 게이트(25)를 커버하는 면적을 증가할 수 있으며, 나아가 n형 플로팅 게이트(26)에 대한 게이트(26)의 용량 결합률을 증가할 수 있다.
본 발명의 실시예의 반도체 초접합 전력소자는 정방향 차단 상태일 때, n형 드레인 영역(20)에 높은 전압이 인가되고, 초접합 MOSFET 유닛(200) 중의 n형 플로팅 게이트(25)와 p형 바디 영역(22)에 의해 형성된 p-n접합 다이오드가 정방향으로 바이어스되며, 초접합 MOSFET 유닛(200) 중의 n형 플로팅 게이트(25)에는 양전하가 충전됨으로써, 초접합 MOSFET 유닛(200) 중의 n형 플로팅 게이트(25)의 하방의 전류 채널의 문턱 전압(Vht1)이 감소하게 된다. 선택 가능하게는, 게이트 유전체층(24)에 위치한 개구부(28)는 n형 플로팅 게이트(25)의 하방에서 n형 드리프트 영역(21)에 가까운 일측에 위치하며, 즉, 가로 방향에서, 개구부(28)는 n형 드리프트 영역(21)에 더 가까운 게이트 유전체층(24)의 영역에 위치함으로써, MOSFET 유닛(200) 중의 n형 플로팅 게이트(25)에 양전하가 더 쉽게 충전될 수 있다.
본 발명의 실시예의 반도체 초접합 전력소자는 정방향 차단 상태 및 정방향 턴온 상태일 때, 드레인 소스 전압(Vds)이 0V보다 크고, 초접합 MOSFET 유닛(200) 중의 n형 플로팅 게이트(25)의 하방의 전류 채널의 문턱 전압(Vht1)이 전체 초접합 MOSFET 유닛(200)의 문턱 전압(Vth)에 미치는 영향이 매우 작으므로, 초접합 MOSFET 유닛(200)은 여전히 높은 문턱 전압을 구비한다. 본 발명의 실시예의 반도체 초접합 전력소자는 턴오프일 때, 소스 드레인 전압(Vsd)이 0V보다 크면, 초접합 MOSFET 유닛(200) 중의 n형 플로팅 게이트(25)의 하방의 전류 채널의 문턱 전압(Vht1)이 전체 초접합 MOSFET 유닛(200)의 문턱 전압(Vth)에 대한 영향이 매우 크기 때문에, 초접합 MOSFET 유닛(200)이 낮은 문턱 전압(Vth)을 구비하게 되어, 초접합 MOSFET 유닛(200)의 전류 채널이 낮은 게이트 전압(또는 0V 전압)에서 전도되도록 함으로써, 초접합 MOSFET 유닛(200)에서 흐르는 역방향 전류를 증가시키고, 반도체 초접합 전력소자에 기생되는 바디다이오드에서 흐르는 전류를 감소시켜, 반도체 초접합 전력소자의 역방향 회복 속도를 향상시킬 수 있다.
본 발명의 실시예의 반도체 초접합 전력소자의 초접합 MOSFET 유닛 어레이에서, 게이트 유전체층(24)의 개구부(28)의 개수를 제어하여, 즉, p-n접합 다이오드가 형성된 초접합 MOSFET 유닛의 개수를 제어하여, 반도체 초접합 전력소자의 역방향 회복 속도를 편리하고 정확하게 제어할 수 있기 때문에, 반도체 초접합 전력소자가 다양하게 응용될 수 있도록 한다. 아울러, p-n접합 다이오드가 형성된 초접합 MOSFET 유닛의 개수를 조정할 때, 게이트 유전체층(24)의 개구부(28)를 형성하기 위한 마스크 플레이트만을 수정하면 되기 때문에, 반도체 초접합 전력소자의 제조 비용을 크게 감소할 수 있다.
본 발명의 실시예의 반도체 초접합 전력소자의 초접합 MOSFET 유닛 어레이에서, 적어도 하나의 초접합 MOSFET 유닛의 게이트(26)가 n형 소스 영역(23)과 전기적으로 연결될 수 있고, 즉, 해당 부분의 게이트(26)가 소스 전압과 연결되기 때문에, 반도체 초접합 전력소자의 게이트 전하를 감소시킬 수 있다.

Claims (5)

  1. n형 드레인 영역, 상기 n형 드레인 영역 상에 위치한 n형 드리프트 영역 및 복수의 초접합 MOSFET 유닛으로 구성된 초접합 MOSFET 유닛 어레이를 포함하되, 상기 초접합 MOSFET 유닛은,
    상기 n형 드리프트 영역의 최상부에 위치한 p형 바디 영역; 상기 p형 바디 영역의 하방에 위치한 p형 주상 도핑 영역; 상기 p형 바디 영역 내에 위치한 n형 소스 영역; 상기 p형 바디 영역 상에 위치한 게이트 구조; 를 포함하고, 상기 게이트 구조는 게이트 유전체층, 게이트 및 n형 플로팅 게이트를 포함하며, 상기 게이트 및 상기 n형 플로팅 게이트는 상기 게이트 유전체층 상에 위치하고, 가로 방향에서, 상기 게이트는 상기 n형 소스 영역에 가까운 일측에 위치하고, 상기 n형 플로팅 게이트는 상기 n형 드리프트 영역에 가까운 일측에 위치하며, 상기 게이트는 용량 결합을 통해 상기 n형 플로팅 게이트에 작용하고;
    상기 초접합 MOSFET 유닛 어레이에서, 적어도 하나의 상기 초접합 MOSFET 유닛의 상기 n형 플로팅 게이트는 상기 게이트 유전체층을 통해 상기 p형 바디 영역과 격리되고, 적어도 하나의 상기 초접합 MOSFET 유닛의 상기 n형 플로팅 게이트는 상기 n형 플로팅 게이트의 하방에 위치한 상기 게이트 유전체층의 하나의 개구부를 통해 상기 p형 바디 영역과 접촉하여 p-n접합 다이오드를 형성하는 반도체 초접합 전력소자.
  2. 제 1 항에 있어서,
    상기 게이트는 상기 n형 플로팅 게이트 상으로 연장되는 반도체 초접합 전력소자.
  3. 제 1 항에 있어서,
    상기 게이트는 상기 n형 플로팅 게이트 상으로 연장되고 상기 n형 드리프트 영역에 가까운 상기 n형 플로팅 게이트의 일측 측벽을 커버하는 반도체 초접합 전력소자.
  4. 제 1 항에 있어서,
    상기 개구부는 상기 n형 플로팅 게이트의 하방에서 상기 n형 드리프트 영역에 가까운 일측에 위치하는 반도체 초접합 전력소자.
  5. 제 1 항에 있어서,
    적어도 하나의 상기 초접합 MOSFET 유닛의 게이트는 상기 n형 소스 영역과 전기적으로 연결되는 반도체 초접합 전력소자.
KR1020217042484A 2019-11-29 2019-12-05 반도체 초접합 전력소자 KR102519235B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201911202240.9A CN112885827B (zh) 2019-11-29 2019-11-29 一种半导体超结功率器件
CN201911202240.9 2019-11-29
PCT/CN2019/123424 WO2021103097A1 (zh) 2019-11-29 2019-12-05 一种半导体超结功率器件

Publications (2)

Publication Number Publication Date
KR20220016140A true KR20220016140A (ko) 2022-02-08
KR102519235B1 KR102519235B1 (ko) 2023-04-10

Family

ID=76038679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217042484A KR102519235B1 (ko) 2019-11-29 2019-12-05 반도체 초접합 전력소자

Country Status (6)

Country Link
US (1) US20220352149A1 (ko)
JP (1) JP7173645B2 (ko)
KR (1) KR102519235B1 (ko)
CN (1) CN112885827B (ko)
DE (1) DE112019006962T5 (ko)
WO (1) WO2021103097A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110058332A (ko) * 2009-11-26 2011-06-01 페어차일드코리아반도체 주식회사 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자
KR20110098788A (ko) * 2008-12-08 2011-09-01 페어차일드 세미컨덕터 코포레이션 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자
JP2017059637A (ja) * 2015-09-15 2017-03-23 ローム株式会社 半導体装置、および当該半導体装置を備えるインバータ装置
WO2019085752A1 (zh) * 2017-11-01 2019-05-09 苏州东微半导体有限公司 功率mosfet器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254468A (ja) * 1986-04-28 1987-11-06 Seiko Instr & Electronics Ltd 半導体不揮発性メモリ
JP3979258B2 (ja) * 2002-05-21 2007-09-19 富士電機デバイステクノロジー株式会社 Ｍｉｓ半導体装置およびその製造方法
US6882573B2 (en) * 2002-08-13 2005-04-19 General Semiconductor, Inc. DMOS device with a programmable threshold voltage
EP1550150A4 (en) * 2002-08-13 2009-08-19 Gen Semiconductor Inc DMOS COMPONENT WITH PROGRAMMABLE THRESHOLD VOLTAGE
KR100621545B1 (ko) * 2005-01-04 2006-09-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7986005B2 (en) * 2007-07-27 2011-07-26 Infineon Technologies Austria Ag Short circuit limiting in power semiconductor devices
US9620584B2 (en) * 2009-08-31 2017-04-11 Alpha And Omega Semiconductor Incorporated Integrated Schottky diode in high voltage semiconductor device
JP5482701B2 (ja) * 2011-03-17 2014-05-07 富士電機株式会社 半導体素子
US8975662B2 (en) * 2012-06-14 2015-03-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using an impurity source containing a metallic recombination element and semiconductor device
CN103839982A (zh) * 2012-11-23 2014-06-04 上海华虹宏力半导体制造有限公司 平面栅超级结产品栅极版图结构
CN104465381B (zh) * 2013-09-23 2017-12-01 苏州东微半导体有限公司 一种平面沟道的半浮栅器件的制造方法
CN104576646B (zh) * 2013-10-11 2017-09-05 苏州东微半导体有限公司 一种集成电路芯片及其制造方法
US9324856B2 (en) * 2014-05-30 2016-04-26 Texas Instruments Incorporated MOSFET having dual-gate cells with an integrated channel diode
CN106229343B (zh) * 2016-08-12 2019-05-03 上海鼎阳通半导体科技有限公司 超结器件
CN107768371A (zh) * 2017-10-24 2018-03-06 贵州芯长征科技有限公司 集成肖特基结的超结mosfet结构及其制备方法
CN109755241B (zh) * 2017-11-01 2021-03-02 苏州东微半导体股份有限公司 一种功率mosfet器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110098788A (ko) * 2008-12-08 2011-09-01 페어차일드 세미컨덕터 코포레이션 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자
KR20110058332A (ko) * 2009-11-26 2011-06-01 페어차일드코리아반도체 주식회사 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자
JP2017059637A (ja) * 2015-09-15 2017-03-23 ローム株式会社 半導体装置、および当該半導体装置を備えるインバータ装置
WO2019085752A1 (zh) * 2017-11-01 2019-05-09 苏州东微半导体有限公司 功率mosfet器件

Also Published As

Publication number Publication date
US20220352149A1 (en) 2022-11-03
DE112019006962T5 (de) 2021-12-16
JP7173645B2 (ja) 2022-11-16
KR102519235B1 (ko) 2023-04-10
CN112885827A (zh) 2021-06-01
JP2022522763A (ja) 2022-04-20
WO2021103097A1 (zh) 2021-06-03
CN112885827B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
KR102206965B1 (ko) 트렌치형 전력 트랜지스터
CN109755310B (zh) 一种分栅结构的功率晶体管
KR102288862B1 (ko) 전력 mosfet 소자
CN106571391B (zh) 坚固的功率半导体场效应晶体管结构
KR102519235B1 (ko) 반도체 초접합 전력소자
US10546951B2 (en) Trench MOS device with improved single event burn-out endurance
US11908889B2 (en) Semiconductor super-junction power device
CN112864150B (zh) 超结功率器件
KR102604725B1 (ko) 반도체 전력소자
CN112885900B (zh) 一种igbt器件
JP7177552B2 (ja) Ｉｇｂｔパワーデバイス
CN115966590A (zh) 半导体功率器件

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant