KR20220008769A - 제어 장치, 시스템 및 제어 방법 - Google Patents

제어 장치, 시스템 및 제어 방법 Download PDF

Info

Publication number
KR20220008769A
KR20220008769A KR1020210087946A KR20210087946A KR20220008769A KR 20220008769 A KR20220008769 A KR 20220008769A KR 1020210087946 A KR1020210087946 A KR 1020210087946A KR 20210087946 A KR20210087946 A KR 20210087946A KR 20220008769 A KR20220008769 A KR 20220008769A
Authority
KR
South Korea
Prior art keywords
film
unit
plane
film thickness
substrate
Prior art date
Application number
KR1020210087946A
Other languages
English (en)
Inventor
유이치 다케나가
다카히토 가사이
영태 강
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220008769A publication Critical patent/KR20220008769A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37224—Inspect wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

[과제] 면내 균일성을 높이기 위한 조건 세팅을 용이하게 행할 수 있는 기술을 제공한다.
[해결수단] 본 개시의 일양태에 의한 제어 장치는, 처리 레시피에 기초하는 성막 처리에 의해 기판에 성막된 막의 복수의 위치에 있어서의 막특성을 수신하는 수신부와, 상기 막특성에 기초하여 상기 처리 레시피의 최적화 계산을 실행하는 최적화 처리부와, 상기 막특성에 기초하여 상기 막특성의 면내 형상의 타당성을 진단하는 진단부와, 상기 진단부에 의한 진단 결과에 기초하여 사용자에게 장려 행동을 통지할지 여부를 판정하는 판정부를 갖는다.

Description

제어 장치, 시스템 및 제어 방법{CONTROL DEVICE, SYSTEM AND CONTROL METHOD}
본 개시는, 제어 장치, 시스템 및 제어 방법에 관한 것이다.
열처리 변화 모델을 이용하여, 목표로 하는 열처리 결과가 되는 온도나 압력을 산출하는 기술이 알려져 있다(예컨대, 특허문헌 1, 2 참조). 또한, 성막 조건이 막의 특성에 미치는 영향을 나타내는 프로세스 모델을 이용하여, 목표로 하는 막의 특성을 만족시키는 성막 조건을 산출하는 기술이 알려져 있다(예컨대, 특허문헌 3 참조).
특허문헌 1 : 일본특허공개 제2016-157771호 공보 특허문헌 2 : 일본특허공개 제2017-098464호 공보 특허문헌 3 : 일본특허공개 제2017-174983호 공보
본 개시는, 면내 균일성을 높이기 위한 조건 세팅을 용이하게 행할 수 있는 기술을 제공한다.
본 개시의 일양태에 의한 제어 장치는, 처리 레시피에 기초하는 성막 처리에 의해 기판에 성막된 막의 복수의 위치에 있어서의 막특성을 수신하는 수신부와, 상기 막특성에 기초하여 상기 처리 레시피의 최적화 계산을 실행하는 최적화 처리부와, 상기 막특성에 기초하여 상기 막특성의 면내 형상의 타당성을 진단하는 진단부와, 상기 진단부에 의한 진단 결과에 기초하여 사용자에게 장려 행동을 통지할지 여부를 판정하는 판정부를 갖는다.
본 개시에 의하면, 면내 균일성을 높이기 위한 조건 세팅을 용이하게 행할 수 있다.
도 1은 시스템의 전체 구성의 일례를 도시하는 도면.
도 2는 군관리 컨트롤러의 하드웨어 구성의 일례를 도시하는 도면.
도 3은 군관리 컨트롤러의 기능 구성의 일례를 도시하는 도면.
도 4는 웨이퍼의 면내 위치와 막두께의 관계의 일례를 도시하는 도면.
도 5는 웨이퍼의 면내 위치와 막두께의 관계의 일례를 도시하는 도면.
도 6은 웨이퍼의 면내 위치와 막두께의 관계의 일례를 도시하는 도면.
도 7은 웨이퍼의 면내 위치와 막두께의 관계의 일례를 도시하는 도면.
도 8은 웨이퍼의 면내 위치와 막두께의 관계의 일례를 도시하는 도면.
도 9는 실시형태의 군관리 컨트롤러의 동작의 일례를 도시하는 플로우차트.
이하, 첨부 도면을 참조하면서, 본 개시의 한정적이지 않은 예시의 실시형태에 관해 설명한다. 첨부의 전체 도면 중, 동일 또는 대응하는 부재 또는 부품에 관해서는, 동일 또는 대응하는 참조 부호를 붙이고, 중복 설명을 생략한다.
〔시스템〕
도 1을 참조하여 시스템의 전체 구성에 관해 설명한다. 도 1은, 시스템의 전체 구성의 일례를 도시하는 도면이다.
시스템(1)은, 성막 장치(10), 막두께 측정기(20), 군관리 컨트롤러(40) 및 단말(60)을 갖는다. 성막 장치(10), 막두께 측정기(20) 및 군관리 컨트롤러(40)는, 네트워크(70)를 통해 서로 통신 가능하게 접속된다. 군관리 컨트롤러(40)는, 네트워크(90)를 통해 단말(60)과 통신 가능하게 접속된다. 또한, 성막 장치(10), 막두께 측정기(20), 군관리 컨트롤러(40) 및 단말(60)은, 네트워크를 통해 호스트 컴퓨터(도시하지 않음)와 통신 가능하게 접속되어 있어도 좋다.
또, 도 1에서는, 성막 장치(10)가 3개이지만, 성막 장치(10)는 2개 이하이어도 좋고, 4개 이상이어도 좋다. 또한, 도 1에서는, 막두께 측정기(20)가 하나이지만, 막두께 측정기(20)는 2개 이상이어도 좋다.
〔성막 장치〕
성막 장치(10)는 각종 성막 처리를 실행하는 장치이다. 성막 장치(10)는 장치 컨트롤러(12)를 포함한다.
장치 컨트롤러(12)는, 성막 장치(10)의 각 부의 동작을 제어하는 것에 의해, 성막 장치(10)에 있어서 각종 성막 처리를 실행한다. 장치 컨트롤러(12)는, 예컨대 컴퓨터이어도 좋다.
성막 장치(10)는, 예컨대 반송실의 주위에 복수의 처리실(챔버)이 배치되는 클러스터형 장치이어도 좋고, 하나의 반송실에 하나의 처리실이 배치되는 인라인형 장치이어도 좋다. 또한, 성막 장치(10)는, 예컨대 매엽식 장치, 세미 배치식 장치, 배치식 장치의 어느 것이어도 좋다. 매엽식 장치는, 예컨대 처리실 내에서 반도체 웨이퍼(이하 「웨이퍼」라고 함)를 1장씩 처리하는 장치이다. 세미 배치식 장치는, 예컨대 처리실 내의 회전 테이블의 위에 배치한 복수의 웨이퍼를 회전 테이블에 의해 공전시켜, 원료 가스가 공급되는 영역과, 원료 가스와 반응하는 반응 가스가 공급되는 영역을 순서대로 통과시켜 웨이퍼의 표면에 성막하는 장치이다. 배치식 장치는, 예컨대 복수의 웨이퍼를 높이 방향으로 소정 간격을 두고 수평으로 유지한 웨이퍼 보우트를 처리실 내에 수용하고, 복수의 웨이퍼에 대하여 한번에 처리를 행하는 장치이다.
〔막두께 측정기〕
막두께 측정기(20)는, 측정 조건에 기초하여, 웨이퍼에 성막된 막의 막두께를 측정한다. 측정 조건은, 예컨대 웨이퍼의 면내의 복수의 위치에 있어서 막두께를 측정하는 조건을 포함한다. 복수의 위치는, 예컨대 웨이퍼의 면내에서의 중심 근방 위치, 외측 단부 근방 위치 및 중간 위치를 포함한다.
중심 근방 위치는, 웨이퍼의 중심 위치를 포함하는 위치이며, 상기 중심 위치로부터 제1 거리만큼 떨어진 위치까지를 포함하는 범위의 위치이다. 제1 거리는, 예컨대 웨이퍼의 반경의 10%이어도 좋다. 예컨대, 직경 300 mm(반경 150 mm)의 웨이퍼의 경우, 중심 근방 위치는, 웨이퍼의 중심 위치로부터 15 mm까지의 원형상의 범위의 위치이다.
외측 단부 근방 위치는, 웨이퍼의 외측 단부 위치를 포함하는 위치이며, 상기 외측 단부 위치로부터 제2 거리만큼 떨어진 위치까지를 포함하는 범위의 위치이다. 제2 거리는, 예컨대 웨이퍼의 반경의 10%이어도 좋다. 예컨대, 직경 300 mm(반경 150 mm)의 웨이퍼의 경우, 외측 단부 근방 위치는, 웨이퍼의 외측 단부 위치로부터 15 mm까지의 링형의 범위의 위치이다.
중간 위치는, 중심 위치와 외측 단부 위치 사이의 위치이다. 중간 위치는, 예컨대 웨이퍼의 중심 위치로부터 제3 거리만큼 떨어진 위치와, 웨이퍼의 중심 위치로부터 제4 거리만큼 떨어진 위치의 사이의 범위의 위치이어도 좋다. 제3 거리는, 예컨대 웨이퍼의 반경의 70%이어도 좋다. 제4 거리는, 예컨대 웨이퍼의 반경의 90%이어도 좋다. 예컨대, 직경이 300 mm인 웨이퍼의 경우, 중간 위치는, 웨이퍼의 중심 위치로부터 105 mm의 위치와, 웨이퍼의 중심 위치로부터 135 mm의 위치의 사이의 링형의 범위의 위치이다.
〔군관리 컨트롤러〕
도 2를 참조하여, 군관리 컨트롤러(40)의 하드웨어 구성에 관해 설명한다. 도 2는, 군관리 컨트롤러(40)의 하드웨어 구성의 일례를 도시하는 도면이다.
군관리 컨트롤러(40)는, CPU(Central Processing Unit)(401), ROM(Read Only Memory)(402) 및 RAM(Random Access Memory)(403)를 갖는다. CPU(401), ROM(402) 및 RAM(403)은 소위 컴퓨터를 구성한다. 또한, 군관리 컨트롤러(40)는, 보조 기억 장치(404), 조작 장치(405), 표시 장치(406), I/F(Interface) 장치(407) 및 드라이브 장치(408)를 갖는다. 또한, 군관리 컨트롤러(40)의 각 하드웨어는, 버스(409)를 통해 서로 접속된다.
CPU(401)는, 보조 기억 장치(404)에 인스톨된 각종 프로그램을 실행한다.
ROM(402)는, 불휘발성 메모리이며, 주기억 장치로서 기능한다. ROM(402)는, 보조 기억 장치(404)에 인스톨된 각종 프로그램을 CPU(401)가 실행하기 위해 필요한 각종 프로그램, 정보 등을 저장한다.
RAM(403)는, DRAM(Dynamic Random Access Memory)나 SRAM(Static Random Access Memory) 등의 휘발성 메모리이며, 주기억 장치로서 기능한다. RAM(403)는, 보조 기억 장치(404)에 인스톨된 각종 프로그램이 CPU(401)에 의해 실행될 때에 전개되는 작업 영역을 제공한다.
보조 기억 장치(404)는, 각종 프로그램, 정보 등을 저장한다.
조작 장치(405)는, 사용자가 군관리 컨트롤러(40)에 대하여 각종 지시를 입력할 때에 이용하는 입력 디바이스이다.
표시 장치(406)는, 군관리 컨트롤러(40)의 내부 정보를 표시하는 표시 디바이스이다.
I/F 장치(40)는, 네트워크(70)에 접속하여, 성막 장치(10)와 통신하기 위한 접속 디바이스이다.
드라이브 장치(408)는, 기록 매체를 리드 라이트하기 위한 디바이스이다. 기록 매체는, 예컨대 CD-ROM, 플렉시블 디스크, 광자기 디스크, ROM, 플래시메모리를 포함한다.
또, 보조 기억 장치(404)에 인스톨되는 각종 프로그램은, 예컨대, 배포된 기록 매체가 드라이브 장치(408)에 삽입되고, 상기 기록매체에 기록된 각종 프로그램이 드라이브 장치(408)에 의해 독출됨으로써 인스톨된다.
도 3을 참조하여, 군관리 컨트롤러(40)의 기능 구성에 관해 설명한다. 도 3은, 군관리 컨트롤러(40)의 기능 구성의 일례를 도시하는 도면이다.
군관리 컨트롤러(40)는, 수신부(41), 동작 제어부(42), 제1 판정부(43), 진단부(44), 제2 판정부(45), 최적화 처리부(46), 갱신부(47), 표시 제어부(48), 제3 판정부(49), 실행부(50), 모델 기억부(51), 레시피 기억부(52) 및 로그 기억부(53)를 포함한다.
수신부(41)는, 외부로부터 입력되는 각종 정보를 수신한다. 각종 정보는, 예컨대 프로세스종별 등의 필요한 정보, 개시 지령, 막두께 측정기(20)가 측정한 막두께 측정 결과를 포함한다. 막두께 측정 결과는, 웨이퍼에 성막된 막의 막두께를 면내의 복수의 위치에 있어서 측정한 결과를 포함하고, 예컨대 웨이퍼의 면내 위치와 막두께 측정치가 대응된 막두께 정보를 포함한다.
동작 제어부(42)는, 성막 장치(10) 및 막두께 측정기(20)를 제어한다. 예컨대, 동작 제어부(42)는, 수신부(41)가 수신한 프로세스종별에 대응하는 처리 레시피에 기초하여 성막 처리를 실행시키도록 성막 장치(10)를 제어한다. 또한 예컨대, 동작 제어부(42)는, 웨이퍼에 성막된 막의 막두께를 측정시키도록 막두께 측정기(20)를 제어한다.
제1 판정부(43)는, 수신부(41)가 수신한 막두께 측정 결과가 목표에 도달했는지 아닌지를 판정한다. 예컨대, 제1 판정부(43)는, 수신부(41)가 수신한 면내의 복수의 위치에 있어서의 막두께 측정치에 기초하여 면내 균일성을 산출한다. 그리고, 제1 판정부(43)는, 산출한 면내 균일성이 소정의 값(예컨대 ±1%) 이하인 경우, 막두께 측정 결과가 목표에 도달했다고 판정한다. 또한, 제1 판정부(43)는, 산출한 면내 균일성이 소정의 값(예컨대 ±1%)보다 큰 경우, 막두께 측정 결과가 목표에 도달하지 않았다고 판정한다.
진단부(44)는, 수신부(41)가 수신한 막두께 측정 결과에 기초하여, 막두께의 면내 형상의 타당성을 진단한다. 예컨대, 진단부(44)는, 웨이퍼의 면내에서의 미리 정한 복수의 위치의 막두께 측정치의 대소관계에 기초하여, 막두께의 면내 형상의 타당성을 진단한다. 복수의 위치는, 예컨대 웨이퍼의 면내에서의 중심 근방 및 외측 단부 근방 위치를 포함한다. 또한, 복수의 위치는, 웨이퍼의 면내에서의 중심 근방 위치 및 외측 단부 근방 위치에 더하여 중간 위치를 포함하는 것이 바람직하다. 이것은, 중간 위치가, 후술하는 레시피 최적화 계산에 의해 막두께의 면내 균일성을 높일 수 있는지 아닌지를 판단하는 데에 있어서 중요한 지표의 하나이기 때문이다.
도 4∼도 8은, 웨이퍼의 면내 위치와 막두께의 관계의 일례를 도시하는 도면이다. 도 4∼도 8에 있어서, 횡축은 웨이퍼의 면내 위치[mm]를 나타내고, 종축은 막두께를 도시한다. 웨이퍼의 면내 위치에 관해, 「0 mm」은 웨이퍼의 중심 위치를 나타내고, 「-150 mm」 및 「150 mm」은 웨이퍼의 외측 단부 위치를 도시한다.
우선, 진단부(44)는, 웨이퍼의 중심 근방 위치의 막두께 측정치가 외측 단부 근방 위치의 막두께 측정치보다 큰지 아닌지를 판단한다. 계속해서, 진단부(44)는, 웨이퍼의 중간 위치의 막두께 측정치가 외측 단부 근방 위치의 막두께 측정치가 중간 위치의 막두께 측정치보다 큰지 아닌지를 판정한다.
막두께 측정치가 도 4에 도시되는 분포인 경우, 진단부(44)는, 중심 근방 위치의 막두께 측정치 Tc가 외측 단부 근방 위치의 막두께 측정치 Te보다 크고, 중간 위치의 막두께 측정치 Tm이 외측 단부 근방 위치의 막두께 측정치 Te보다 크기 때문에, 볼록형의 면내 형상이라고 진단한다. 즉, 진단부(44)는, 막두께 측정치가 Te<Tm<Tc의 관계를 만족시키기 때문에, 볼록형의 면내 형상이라고 진단한다.
막두께 측정치가 도 5에 도시되는 분포를 나타내는 경우, 진단부(44)는, 중심 근방 위치의 막두께 측정치 Tc가 외측 단부 근방 위치의 막두께 측정치 Te보다 작고, 중간 위치의 막두께 측정치 Tm이 외측 단부 근방 위치의 막두께 측정치 Te보다 작기 때문에, 오목형의 면내 형상이라고 진단한다. 즉, 진단부(44)는, 막두께 측정치가 Tc<Tm<Te의 관계를 만족시키기 때문에, 오목형의 면내 형상이라고 진단한다.
막두께 측정치가 도 6에 도시되는 분포를 나타내는 경우, 진단부(44)는, 중심 근방 위치의 막두께 측정치 Tc가 외측 단부 근방 위치의 막두께 측정치 Te보다 작고, 중간 위치의 막두께 측정치 Tm이 외측 단부 근방 위치의 막두께 측정치 Te보다 크기 때문에, M형의 면내 형상이라고 진단한다. 즉, 진단부(44)는, 막두께 측정치가 Tc<Te<Tm의 관계를 만족시키기 때문에, M형의 면내 형상이라고 진단한다.
막두께 측정치가 도 7에 도시되는 분포를 나타내는 경우, 진단부(44)는, 중심 근방 위치의 막두께 측정치 Tc가 외측 단부 근방 위치의 막두께 측정치 Te보다 크고, 중간 위치의 막두께 측정치 Tm이 외측 단부 근방 위치의 막두께 측정치 Te보다 작기 때문에, W형의 면내 형상이라고 진단한다. 즉, 진단부(44)는, 막두께 측정치가 Tm<Te<Tc의 관계를 만족시키기 때문에, W형의 면내 형상이라고 진단한다.
막두께 측정치가 도 8에 도시되는 분포를 나타내는 경우, 진단부(44)는, 중심 근방 위치의 막두께 측정치 Tc가 외측 단부 근방 위치의 막두께 측정치 Te보다 크고, 중간 위치의 막두께 측정치 Tm이 외측 단부 근방 위치의 막두께 측정치 Te보다 크기 때문에, 최적화가 어려운 면내 형상이라고 진단한다. 즉, 진단부(44)는, 막두께 측정치가 Te<Tc<Tm의 관계를 만족시키기 때문에, 최적화가 어려운 면내 형상이라고 진단한다.
또한 예컨대, 진단부(44)는, 웨이퍼의 면내의 복수의 위치의 막두께 측정치에 기초하여 웨이퍼 맵을 작성하고, 상기 웨이퍼 맵과, 웨이퍼 맵과 면내 형상이 대응된 대응 정보에 기초하여, 막두께의 면내 형상의 타당성을 진단해도 좋다. 예컨대, 진단부(44)는, 웨이퍼 맵과 대응 정보에 기초하여, 상기 웨이퍼 맵에 대한 막두께의 면내 형상을 추정한다. 웨이퍼 맵은, 웨이퍼의 면내의 위치와 막두께의 관계를 나타내는 화상이다.
또한, 진단부(44)는, 제1 판정부(43)가 산출한 면내 균일성과, 최적화 처리부(46)가 최적화 계산한 처리 레시피에 의해 성막 처리된 경우에 예측되는 막두께의 면내 균일성과, 목표로 하는 면내 균일성에 기초하여, 막두께의 면내 형상의 타당성을 진단해도 좋다.
제2 판정부(45)는, 진단부(44)에 의한 진단 결과를 판정한다. 예컨대, 제2 판정부(45)는, 막두께의 면내 형상이 미리 정한 소정의 형상인지 아닌지를 판정한다. 소정의 형상은, 예컨대 볼록형(도 4를 참조), 오목형(도 5를 참조), M형(도 6을 참조), W형(도 7을 참조)의 면내 형상이어도 좋다. 제2 판정부(45)는, 막두께의 면내 형상이 미리 정한 소정의 형상인 경우, 최적화 처리부(46)에 레시피 최적화 계산을 실행시킨다. 한편, 제2 판정부(45)는, 막두께의 면내 형상이 미리 정한 소정의 형상이 아닌 경우, 예컨대 최적화가 어려운 형상(도 8을 참조)인 경우, 사용자에게 별도의 행동을 취하도록 표시 장치(406)에 표시시킨다. 별도의 행동은, 예컨대 막두께의 면내 균일성을 높이기 위해 장려되는 행동(이하 「장려 행동」이라고 함)을 포함한다. 또한, 제2 판정부(45)는, 막두께의 면내 형상이 미리 정한 소정의 형상인 경우, 예측 막두께의 면내 균일성이 제1 판정부(43)에 의해 산출된 면내 균일성보다 나쁜 경우에는, 최적화 처리부(46)에 레시피 최적화 계산을 실행시키지 않도록 해도 좋다. 이 경우, 제2 판정부(45)는, 사용자에게 별도의 행동, 예컨대 장려 행동을 취하도록 표시 장치(406)에 표시시킨다.
최적화 처리부(46)는 레시피 최적화 계산을 실행한다. 레시피 최적화 계산에서는, 수신부(41)가 수신한 막두께 측정치와, 모델 기억부(51)에 기억되어 있는 온도-막두께 모델과, 로그 기억부(53)에 기억되어 있는 히터의 온도의 실측치에 기초하여, 목표로 하는 면내 균일성이 되는 웨이퍼의 온도를 산출한다. 그 때, 선형 계획법이나 2차 계획법 등의 최적화 알고리즘을 용도에 따라서 이용해도 좋다. 또한, 모델 기억부(51)에 기억되어 있는 열모델에 기초하여, 프로세스 모델 등에 의해 산출되는 웨이퍼의 온도가 되도록, 히터의 설정 온도를 산출한다. 또한, 예컨대 레시피 기억부(52)에 기억되어 있는 히터의 설정 온도와, 로그 기억부(53)에 기억되어 있는 히터의 온도의 실측치 및 히터의 파워의 실측치에 기초하여, 히터의 파워가 포화하지 않도록 히터의 설정 온도를 조정한다. 또, 온도-막두께 모델, 열모델의 상세에 관해서는 후술한다.
갱신부(47)는, 처리 레시피의 히터의 설정 온도를, 최적화 처리부(46)가 산출한 히터의 설정 온도로 갱신한다. 처리 레시피의 갱신은, 기존의 처리 레시피를 덮어쓰기하는 것이어도 좋고, 기존의 처리 레시피와는 별도로 새로운 처리 레시피를 작성하는 것이어도 좋다.
표시 제어부(48)는, 사용자에게 별도의 행동, 예컨대 장려 행동을 취하도록 통지한다. 예컨대, 표시 제어부(48)는, 표시 장치(406)에 각종 메시지를 표시한다. 각종 메시지는, 예컨대 목표로 하는 면내 균일성이 달성 불가인 것을 나타내는 정보, 레시피 최적화 계산에 의한 최적화의 한계인 것을 나타내는 정보, 장려 행동을 나타내는 정보를 포함한다. 장려 행동으로는, 예컨대 성막 처리시의 처리 용기 내의 압력을 높게 하는 것, 웨이퍼 보우트에 탑재되는 웨이퍼의 탑재 간격을 좁히는 것을 들 수 있다.
제3 판정부(49)는, 사용자에 의해 처리를 속행하는 조작이 행해졌는지 아닌지를 판정한다. 또한, 제3 판정부(49)는, 사용자에 의한 조작 대신에, 미리 정한 판단 기준에 기초하여 처리를 속행했는지 아닌지를 판정해도 좋다.
실행부(50)는, 표시 제어부(48)에 의해 통지된 장려 행동을 실행한다.
모델 기억부(51)는, 프로세스 모델 및 열모델을 기억한다. 프로세스 모델은, 성막 조건이 성막 결과에 미치는 영향을 나타내는 모델이며, 예컨대 온도-막두께 모델을 포함한다. 온도-막두께 모델은, 웨이퍼의 온도가 성막된 막의 막두께에 미치는 영향을 나타내는 모델이다. 열모델은, 웨이퍼의 온도와 히터의 설정 온도의 관계를 나타내는 모델이며, 웨이퍼의 온도가, 온도-막두께 모델 등의 프로세스 모델에 의해 산출되는 웨이퍼의 온도가 되도록, 히터의 설정 온도를 결정할 때에 참조되는 모델이다. 프로세스 모델 및 열모델은, 성막 조건이나 성막 장치(10)의 상태에 따라서 디폴트(기정)값이 최적이 아닌 경우도 고려된다. 그 때문에, 소프트웨어에 확장 칼만 필터 등을 부가하여 학습 기능을 탑재하는 것에 의해, 모델의 학습을 행하는 것이어도 좋다.
레시피 기억부(52)는 처리 레시피를 기억한다. 처리 레시피는, 성막 장치(10)에 의해 실행되는 성막 처리의 종류에 따라서 제어 순서를 정한다. 처리 레시피는, 사용자가 실제로 행하는 성막 처리마다 준비된다. 처리 레시피는, 예컨대 성막 장치(10)에 대한 웨이퍼의 반입으로부터, 처리가 완료한 웨이퍼의 반출까지의, 온도 변화, 압력 변화, 각종 가스의 공급의 개시 및 정지의 타이밍, 각종 가스의 공급량 등의 성막 조건을 규정하는 것이다.
로그 기억부(53)는, 웨이퍼에 막을 성막하고 있을 때의 성막 조건의 실측치(이하 「로그 정보」라고 함)를 기억한다. 로그 정보로는, 막의 성막시(성막 처리의 개시부터 종료까지의 기간)에 있어서의 소정 시간마다의 히터의 온도, 히터의 파워, 성막 가스의 유량, 성막 가스의 공급 시간, 처리 용기 내의 압력, 퍼지 가스의 공급 시간 등의 성막 조건의 실측치를 들 수 있다.
〔제어 방법〕
도 9를 참조하여, 실시형태의 군관리 컨트롤러(40)가 실행하는 제어 방법의 일례에 관해 설명한다. 도 9는, 실시형태의 군관리 컨트롤러(40)의 동작의 일례를 도시하는 플로우차트이다.
우선, 단계 S1에 있어서, 프로세스종별 등의 필요한 정보가 입력되고, 개시 지령을 수신하면, 군관리 컨트롤러(40)는, 입력된 프로세스종별에 대응하는 처리 레시피에 기초하여, 성막 장치(10)에 성막 처리를 실행시키기 위한 신호를 송신한다. 성막 장치(10)는, 군관리 컨트롤러(40)로부터 상기 신호를 수신하면, 웨이퍼에 막을 성막하는 성막 처리를 한다.
다음으로, 단계 S2에 있어서, 군관리 컨트롤러(40)는, 막두께 측정기(20)에, 단계 S1에 있어서 성막된 막의 막두께를 측정시키기 위한 신호를 송신한다. 막두께 측정기(20)는, 군관리 컨트롤러(40)로부터 상기 신호를 수신하면, 웨이퍼에 성막된 막의 막두께를 면내의 복수의 위치에 있어서 측정한다. 복수의 위치는, 예컨대 49개소이어도 좋다.
다음으로, 단계 S3에 있어서, 군관리 컨트롤러(40)는, 단계 S2에 있어서 막두께 측정기(20)가 측정한 막두께 측정 결과를 수신한다. 막두께 측정 결과는, 예컨대 웨이퍼의 면내 위치와 막두께 측정치가 대응된 막두께 정보를 포함한다.
다음으로, 단계 S4에 있어서, 군관리 컨트롤러(40)는, 단계 S3에 있어서 수신한 막두께 측정 결과가 목표에 도달했는지 아닌지를 판정한다. 예컨대, 군관리 컨트롤러(40)는, 단계 S3에 있어서 수신한 면내의 복수의 위치에 있어서의 막두께 측정치에 기초하여 면내 균일성을 산출하고, 산출한 면내 균일성이 소정의 값(예컨대 ±1%) 이하인 경우, 막두께 측정 결과가 목표에 도달했다고 판정한다. 한편, 군관리 컨트롤러(40)는, 단계 S3에 있어서 수신한 면내의 복수의 위치에 있어서의 막두께 측정치에 기초하여 면내 균일성을 산출하고, 산출한 면내 균일성이 소정의 값(예컨대 ±1%)보다 큰 경우, 막두께 측정 결과가 목표에 도달하지 않았다고 판정한다. 단계 S4에 있어서, 막두께 측정 결과가 목표에 도달했다고 판정한 경우, 군관리 컨트롤러(40)는 처리를 종료한다. 한편, 단계 S4에 있어서, 막두께 측정 결과가 목표에 도달하지 않았다고 판정한 경우, 처리를 단계 S5로 진행시킨다.
다음으로, 단계 S5에 있어서, 군관리 컨트롤러(40)는, 단계 S3에 있어서 수신한 막두께 측정 결과에 기초하여, 막두께의 면내 형상의 타당성을 진단한다. 예컨대, 군관리 컨트롤러(40)는, 웨이퍼의 면내에서의 복수의 위치의 막두께 측정치의 대소관계에 기초하여, 막두께의 면내 형상의 타당성을 진단한다. 복수의 위치는, 예컨대 웨이퍼의 면내에서의 중심 근방 및 외측 단부 근방 위치를 포함하고 있어 잘, 웨이퍼의 면내에서의 중심 근방 위치, 외측 단부 근방 위치 및 중심 근방 위치와 외측 단부 근방 위치와의 사이의 중간 위치를 포함하고 있어도 좋다.
또한 예컨대, 군관리 컨트롤러(40)는, 웨이퍼의 면내의 복수의 위치의 막두께 측정치에 기초하여 웨이퍼 맵을 작성하고, 상기 웨이퍼 맵과, 웨이퍼 맵과 면내 형상이 대응된 대응 정보와,에 기초하여, 막두께의 면내 형상의 타당성을 진단해도 좋다. 웨이퍼 맵은, 웨이퍼의 면내의 위치와 막두께의 관계를 나타내는 화상이다. 군관리 컨트롤러(40)는, 웨이퍼 맵과 대응 정보에 기초하여, 상기 웨이퍼 맵에 대한 막두께의 면내 형상을 추정한다.
또한, 군관리 컨트롤러(40)는, 단계 S4로 산출한 면내 균일성과, 레시피 최적화 계산이 실행된 처리 레시피에 의해 성막 처리된 경우의 예측 막두께의 면내 균일성과, 목표로 하는 면내 균일성에 기초하여, 막두께의 면내 형상의 타당성을 진단해도 좋다.
다음으로, 단계 S6에 있어서, 군관리 컨트롤러(40)는, 단계 S5에 있어서의 진단 결과를 판정한다. 예컨대, 군관리 컨트롤러(40)는, 막두께의 면내 형상이 미리 정한 소정의 형상인 경우, 진단 결과가 「OK」라고 판단하고, 처리를 단계 S7로 진행시킨다. 소정의 형상은, 예컨대 볼록형의 면내 형상(도 4를 참조), 오목형의 면내 형상(도 5를 참조), M형의 면내 형상(도 6을 참조), W형의 면내 형상(도 7을 참조)이어도 좋다. 한편, 군관리 컨트롤러(40)는, 막두께의 면내 형상이 미리 정한 소정의 형상이 아닌 경우, 예컨대 최적화가 어려운 형상(도 8을 참조), 진단 결과가 「NG」라고 판단하고, 처리를 단계 S9로 진행시킨다. 또한 예컨대, 군관리 컨트롤러(40)는, 막두께의 면내 형상이 미리 정한 소정의 형상인 경우, 예측 막두께의 면내 균일성이 단계 S4에서 산출한 면내 균일성보다 나쁜 경우에는, 진단 결과가 「NG」라고 판단하고, 처리를 단계 S9로 진행시켜도 좋다.
다음으로, 단계 S7에 있어서, 군관리 컨트롤러(40)는, 레시피 최적화 계산을 실행한다. 레시피 최적화 계산에서는, 단계 S3에서 수신한 막두께 측정치와, 모델 기억부(51)에 기억되어 있는 온도-막두께 모델과, 로그 기억부(53)에 기억되어 있는 히터의 온도의 실측치에 기초하여, 목표로 하는 면내 균일성이 되는 웨이퍼의 온도를 산출한다. 그 때, 선형 계획법이나 2차 계획법 등의 최적화 알고리즘을 용도에 따라서 이용해도 좋다. 또한, 모델 기억부(51)에 기억되어 있는 열모델에 기초하여, 프로세스 모델 등에 의해 산출되는 웨이퍼의 온도가 되도록 히터의 설정 온도를 산출한다. 또한, 예컨대 레시피 기억부(52)에 기억되어 있는 히터의 설정 온도와, 로그 기억부(53)에 기억되어 있는 히터의 온도의 실측치 및 히터의 파워의 실측치에 기초하여, 히터의 파워가 포화하지 않도록 히터의 설정 온도를 조정한다.
다음으로, 단계 S8에 있어서, 군관리 컨트롤러(40)는, 독출한 처리 레시피의 히터의 설정 온도를, 단계 S7에서 산출한 히터의 설정 온도로 갱신하고, 처리를 단계 S1로 되돌아간다. 처리 레시피의 갱신은, 기존의 처리 레시피를 덮어쓰기하는 것이어도 좋고, 기존의 처리 레시피와는 별도로 새로운 처리 레시피를 작성하는 것이어도 좋다.
다음으로, 단계 S9에 있어서, 군관리 컨트롤러(40)는, 사용자에게 별도의 행동, 예컨대 장려 행동을 취하도록 통지한다. 예컨대, 군관리 컨트롤러(40)는, 표시 장치(406)에 각종 메시지를 표시한다. 각종 메시지는, 예컨대 목표로 하는 면내 균일성이 달성 불가인 것을 나타내는 정보, 레시피 최적화 계산에 의한 최적화의 한계인 것을 나타내는 정보, 장려 행동을 나타내는 정보를 포함한다.
다음으로, 단계 S10에 있어서, 군관리 컨트롤러(40)는, 사용자에 의해 처리를 속행하는 조작이 행해졌는지 아닌지를 판정한다. 사용자에 의해 처리를 속행하는 조작이 행해진 경우, 군관리 컨트롤러(40)는, 처리를 단계 S7로 진행시키고, 레시피 최적화 계산을 실행한다. 한편, 사용자에 의해 처리를 속행하지 않는 조작이 행해진 경우, 군관리 컨트롤러(40)는, 처리를 단계 S11로 진행시킨다. 또, 단계 S10에 있어서는, 사용자에 의한 조작 대신에, 군관리 컨트롤러(40)가 미리 정한 판단 기준에 기초하여 처리를 속행하는지 아닌지를 판정해도 좋다.
다음으로, 단계 S11에 있어서, 군관리 컨트롤러(40)는, 단계 S9에 있어서 통지된 장려 행동을 실행하고, 처리를 단계 S8로 진행시킨다. 또, 단계 S11에 있어서는, 군관리 컨트롤러(40) 대신에, 사용자가 장려 행동을 실행하고, 처리를 단계 S8로 진행시켜도 좋다.
이상에 설명한 바와 같이, 실시형태에 의하면, 군관리 컨트롤러(40)가 막두께의 면내 형상의 타당성을 진단하고, 진단 결과에 기초하여, 최적화 처리를 행할지, 사용자에게 장려 행동을 취하도록 통지할지를 판정한다. 이것에 의해, 사용자는, 최적화 처리에 의해 처리 레시피를 최적화할 수 없는 경우에도, 면내 균일성을 높이기 위한 조건 세팅을 용이하게 행할 수 있다. 그 결과, 조건 세팅의 시간을 단축할 수 있고, 장치 가동율이 향상된다. 또한, 조건 세팅의 횟수를 저감할 수 있고, 인적 비용, 웨이퍼 비용, 가스 비용, 전력 비용 등의 각종 비용을 삭감할 수 있다.
또, 상기 실시형태에 있어서, 군관리 컨트롤러(40)는 제어 장치의 일례이며, 웨이퍼 맵은 기판 맵의 일례이다.
이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 상기 실시형태는, 첨부한 청구범위 및 그 취지를 일탈하지 않고, 여러가지 형태로 생략, 치환, 변경되어도 좋다.
상기 실시형태에서는, 군관리 컨트롤러(40)가 상기 제어 방법을 실행하는 경우를 예를 들어 설명했지만, 본 개시는 이것에 한정되지 않는다. 예컨대, 장치 컨트롤러(12), 단말(60), 호스트 컴퓨터가 상기 제어 방법을 실행해도 좋다.
상기 실시형태에서는, 성막된 막의 막두께를 예를 들어 설명했지만, 본 개시는 이것에 한정되지 않는다. 예컨대, 성막된 막의 불순물 농도, 시트 저항, 반사율 등의 별도의 막특성이어도 좋다.
상기 실시형태에서는, 기판이 반도체 웨이퍼인 경우를 설명했지만, 본 개시는 이것에 한정되지 않는다. 예컨대, 기판은 플랫 패널 디스플레이(FPD : Flat Panel Display)용의 대형 기판, 유기 EL 패널용의 기판, 태양 전지용의 기판이어도 좋다.

Claims (11)

  1. 제어 장치로서,
    처리 레시피에 기초하는 성막 처리에 의해 기판에 성막된 막의 복수의 위치에 있어서의 막특성을 수신하는 수신부와,
    상기 막특성에 기초하여 상기 처리 레시피의 최적화 계산을 실행하는 최적화 처리부와,
    상기 막특성에 기초하여 상기 막특성의 면내 형상의 타당성을 진단하는 진단부와,
    상기 진단부에 의한 진단 결과에 기초하여 사용자에게 장려 행동을 통지할지 여부를 판정하는 판정부
    를 포함하는, 제어 장치.
  2. 제1항에 있어서,
    상기 진단부는, 상기 기판의 면내에서의 복수의 위치의 막특성의 대소관계에 기초하여, 상기 면내 형상의 타당성을 진단하는 것인, 제어 장치.
  3. 제2항에 있어서,
    상기 복수의 위치는, 상기 기판의 면내에서의 중심 근방 위치, 외측 단부 근방 위치 및 중간 위치를 포함하는 것인, 제어 장치.
  4. 제1항에 있어서,
    상기 진단부는, 상기 기판의 면내에서의 복수의 위치의 막특성에 기초하여 기판 맵을 작성하고, 상기 기판 맵과, 기판 맵과 면내 형상이 대응된 대응 정보에 기초하여, 상기 면내 형상의 타당성을 진단하는 것인, 제어 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 진단부는, 상기 수신부가 수신한 상기 막특성의 면내 균일성과, 상기 수신부가 수신한 상기 막특성에 기초하여 상기 최적화 계산이 실행된 상기 처리 레시피에 의해 성막 처리된 경우에 예측되는 막특성의 면내 균일성과, 목표로 하는 막특성의 면내 균일성에 기초하여, 상기 면내 형상의 타당성을 진단하는 것인, 제어 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 최적화 처리부는, 상기 수신부가 수신한 상기 막특성과, 상기 기판의 온도가 상기 막특성에 미치는 영향을 나타내는 모델에 기초하여, 상기 처리 레시피의 최적화 계산을 실행하는 것인, 제어 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    사용자에게 장려 행동을 통지하는 표시 제어부를 더 포함하는, 제어 장치.
  8. 제7항에 있어서,
    상기 표시 제어부에 의해 통지된 상기 장려 행동을 실행하는 실행부를 더 포함하는, 제어 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 막특성은 막두께인 것인, 제어 장치.
  10. 처리 레시피에 기초하여 기판에 성막 처리를 실행하는 성막 장치와, 상기 처리 레시피의 최적화 계산을 행하는 제어 장치와, 성막 처리가 실행된 기판에 성막된 막의 막특성을 측정하는 측정기를 네트워크로 접속한 시스템에 있어서,
    상기 제어 장치는,
    처리 레시피에 기초하는 성막 처리에 의해 기판에 성막된 막의 복수의 위치에 있어서의 막특성을 수신하는 수신부와,
    상기 막특성에 기초하여 상기 처리 레시피의 최적화 계산을 실행하는 최적화 처리부와,
    상기 막특성에 기초하여 상기 막특성의 면내 형상의 타당성을 진단하는 진단부와,
    상기 진단부에 의한 진단 결과에 기초하여 사용자에게 장려 행동을 통지할지 여부를 판정하는 판정부
    를 포함하는 것인, 시스템.
  11. 제어 방법으로서,
    처리 레시피에 기초하는 성막 처리에 의해 기판에 성막된 막의 복수의 위치에 있어서의 막특성을 수신하는 단계와,
    상기 막특성에 기초하여 상기 처리 레시피의 최적화 계산을 실행하는 단계와,
    상기 막특성에 기초하여 상기 막특성의 면내 형상의 타당성을 진단하는 단계와,
    상기 진단하는 단계에 있어서의 진단 결과에 기초하여 사용자에게 장려 행동을 통지할지 여부를 판정하는 단계
    를 포함하는, 제어 방법.
KR1020210087946A 2020-07-14 2021-07-05 제어 장치, 시스템 및 제어 방법 KR20220008769A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-120754 2020-07-14
JP2020120754A JP7442407B2 (ja) 2020-07-14 2020-07-14 制御装置、システム及び制御方法

Publications (1)

Publication Number Publication Date
KR20220008769A true KR20220008769A (ko) 2022-01-21

Family

ID=79292757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210087946A KR20220008769A (ko) 2020-07-14 2021-07-05 제어 장치, 시스템 및 제어 방법

Country Status (3)

Country Link
US (1) US20220020618A1 (ko)
JP (1) JP7442407B2 (ko)
KR (1) KR20220008769A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157771A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
KR20170098464A (ko) 2016-02-22 2017-08-30 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
JP2017174983A (ja) 2016-03-24 2017-09-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546197B2 (ja) * 2009-10-05 2014-07-09 株式会社日立国際電気 基板処理システム、群管理装置および基板処理装置の情報解析方法
JP6080253B2 (ja) * 2011-12-26 2017-02-15 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6785699B2 (ja) * 2017-03-28 2020-11-18 東京エレクトロン株式会社 基板処理システム及び制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157771A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
KR20170098464A (ko) 2016-02-22 2017-08-30 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
JP2017174983A (ja) 2016-03-24 2017-09-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム

Also Published As

Publication number Publication date
US20220020618A1 (en) 2022-01-20
JP7442407B2 (ja) 2024-03-04
JP2022017910A (ja) 2022-01-26

Similar Documents

Publication Publication Date Title
US7953512B2 (en) Substrate processing system, control method for substrate processing apparatus and program stored on medium
JP4509820B2 (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
TWI332131B (en) Method of creating built-in self test (bist) table for monitoring a thermal processing system, method of operating controller in same system, and computer-readable media
US11526160B2 (en) Failure detection system and failure detection method
TWI434325B (zh) 資訊處理裝置、半導體製造系統、資訊處理方法、程式產品及儲存媒體
US9209057B2 (en) Temperature control method, storage medium storing a program therefor, temperature control apparatus, and heat treatment apparatus
US6233492B1 (en) Process control system and method for transferring process data therefor
US10860005B2 (en) Substrate processing apparatus and non-transitory computer-readable recording medium
US11567485B2 (en) Substrate processing system and method for monitoring process data
JP6541599B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
US10236223B2 (en) Substrate processing method, program, apparatus and system to determine substrate processing result
JP2022012018A (ja) 異常検知装置、半導体製造装置及び異常検知方法
KR20190074353A (ko) 센서 장착 웨이퍼를 위한 온도 보정 장치
KR20220008769A (ko) 제어 장치, 시스템 및 제어 방법
JP6739386B2 (ja) 基板処理システム、制御装置、成膜方法及びプログラム
JP2018166191A (ja) 基板処理システム及び制御装置
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
CN111063636B (zh) 晶圆水平偏差检测方法、检测装置和炉管设备
JP2003318172A (ja) 成膜方法、成膜処理時間補正式の導出方法、成膜装置、およびプログラム
JP6771418B2 (ja) 基板処理システム、制御装置、群コントローラ及びホストコンピュータ
KR20190086641A (ko) 센서 장착 웨이퍼의 온도 보정 시스템
KR102700155B1 (ko) 반도체 증착공정 설비의 자동적 메인터넌스시점 결정방법
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
US20230411222A1 (en) Model-based parameter adjustments for deposition processes
JP2007329146A (ja) 情報処理装置、半導体製造システム、情報処理方法、プログラム、及び記録媒体