KR20220005643A - 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들 - Google Patents

상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들 Download PDF

Info

Publication number
KR20220005643A
KR20220005643A KR1020227000243A KR20227000243A KR20220005643A KR 20220005643 A KR20220005643 A KR 20220005643A KR 1020227000243 A KR1020227000243 A KR 1020227000243A KR 20227000243 A KR20227000243 A KR 20227000243A KR 20220005643 A KR20220005643 A KR 20220005643A
Authority
KR
South Korea
Prior art keywords
jacket
core material
jacket material
wire
dielectric layer
Prior art date
Application number
KR1020227000243A
Other languages
English (en)
Inventor
희 재 유
테자스위 케이. 인두쿠리
라마난 브이. 체비암
제임스 에스. 클라크
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Priority to KR1020227045128A priority Critical patent/KR20230006599A/ko
Publication of KR20220005643A publication Critical patent/KR20220005643A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Conductors (AREA)

Abstract

유전체 층 및 이를 형성하는 방법이 개시된다. 유전체 층 내에 개구가 정의되고 개구 내에 와이어가 퇴적되고, 와이어는 재킷 물질에 의해 둘러싸인 코어 물질을 포함하고, 재킷 물질은 제1 비저항(ρ1)을 나타내고, 코어 물질은 제2 비저항(ρ2)을 나타내고, ρ2는 ρ1보다 더 작다.

Description

상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들{INTERCONNECT WIRES INCLUDING RELATIVELY LOW RESISTIVITY CORES}
본 개시내용은 재킷들 내에 내장된 코어들을 포함하는, 상호접속부들(interconnects)과 같은 와이어들(wires)에 관한 것이며, 특히, 재킷들(jackets)보다 상대적으로 더 낮은 비저항(resistivity)을 나타내는 코어들(cores)을 포함하는 와이어들에 관한 것이다.
집적 회로 피쳐(feature)들이 축소되고 밀도가 증가함에 따라, 관측된 저항에 영향을 주는 비저항과 같은 물질 특징들은 상대적으로 더 뚜렷한 영향들을 보인다. 예를 들어, 피쳐 크기가 줄어듦에 따라, 상호접속 지연은 게이트 지연을 초과하고 전체 디바이스 지연의 상대적으로 큰 부분을 형성할 수 있다. 상호접속 지연은 적어도 부분적으로는, 저항성-커패시턴스 지연(resistive-capacitance delay)에 의해 야기되는 것으로 이해된다. 저항성-커패시턴스 지연, 또는 RC 지연은 금속 와이어 조합의 비저항에 부분적으로 종속적인 저항의 함수로서, 그리고 층간 유전체의 유전율(permittivity)에 부분적으로 종속적인 절연체 커패시턴스의 함수로서, 신호 전파의 지연으로서 이해된다. RC 지연을 감소시키기 위한 종래의 해법들은 기하학형상(geometry) 최적화를 포함한다.
또한, 집적 회로의 신뢰성은 피쳐 크기가 축소되고 밀도가 증가함에 따라 증가하는 다수의 스트레스에 의해 영향을 받는다. 이러한 스트레스는 전기적, 열적, 기계적 및 환경적 스트레스를 포함한다. 일렉트로마이그레이션(electromigration)은 피쳐 크기가 줄어들고 전력 밀도가 증가함에 따라 반도체 신뢰성을 감소시키고, 상호접속 실패를 초래하고, 상대적으로 더 두드러지게 되는 현상의 예이다. 일렉트로마이그레이션은 전도체 내의 이온들의 이동으로 인한 물질의 전송으로서 이해된다. 일렉트로마이그레이션은 상호접속부들 내의 힐록(hillock)들 또는 공동들의 형성을 초래하여 결국 실패를 초래할 수 있다.
일렉트로마이그레이션 및 다른 스트레스 유도형 실패들을 감소시키기 위해, 내화 금속들이 상호접속부 제조에서 사용되었다. 그러나, 내화 금속들은 증가한 비저항 및, 따라서, 저항성-커패시턴스 지연을 증가시키는 증가한 저항을 보인다. 일렉트로마이그레이션 및 다른 스트레스 유도형 실패들을 더 감소시키기 위해, 확산 장벽들이 상호접속부들을 포함하는 층간 유전체들 내의 개구들의 측면 및 바닥 벽들 상에 퇴적된다. 확산 장벽들은 상호접속 와이어의 단면 영역의 작은 부분(통상적으로 20% 이하)를 점유하는 것으로 이해된다. 주어진 유전체 층의 표면에 노출된 상호접속부의 일부는 실리콘 질화물과 같은 절연체로 코팅된다. 그러나, 이러한 배열은 커패시턴스와 같은 와이어 특징들에 악영향을 줄 수 있다.
따라서, 피쳐 크기들이 계속 감소함에 따라, 일부 경우들에서, 일렉트로마이그레이션과 열기계적 고장들을 초래하는 것과 같은, 다양한 스트레스들에 대한 저항 및 상호접속 지연에 대한 강조와의 상호접속부들의 설계에서의 개선을 위한 공간(room)이 남아 있다.
이러한 개시내용의 전술된 특징 및 다른 특징들, 및 이들을 이루는 방식은, 첨부 도면들과 함께 취해져 본원에 기술된 실시예들의 후속하는 기재를 참조함으로써 더욱 명백해지며 더 잘 이해될 수 있다.
도 1a는 층간 유전체 내의 개구들에 형성된 복수의 와이어들의 실시예의 도 1b의 단면도를 예시하며, 와이어들은 코어와 재킷을 포함한다.
도 1b는 층간 유전체 내의 개구들에 형성된 복수의 와이어들의 실시예의 최상부 뷰를 예시한다.
도 2는 층간 유전체와 와이어 사이의 개구에 도포된 확산 장벽을 가지는, 층간 유전체 내의 개구에 형성된 와이어의 실시예의 단면을 예시한다.
도 3은 코어 및 재킷을 포함하는 기판 내에 와이어들을 퇴적시키는 방법의 실시예를 예시한다.
도 4a는 층간 유전체 내에 형성된 개구들에 와이어를 퇴적하기 이전의 층간 유전체의 실시예의 단면을 예시한다.
도 4b는 재킷 물질의 제1층의 등각 코팅을 포함하는 층간 유전체의 실시예의단면을 예시한다.
도 4c는 와이어 코어들을 형성하는 물질의 퇴적 및 리플로우(reflow) 이후의 층간 유전체의 실시예의 단면을 예시한다.
도 4d는 재킷 물질의 나머지의 퇴적 이후 층간 유전체의 실시예의 단면을 예시한다.
도 4e는 재킷 물질을 평탄화하여 층간 유전체의 표면을 노출한 이후의 층간 유전체의 실시예의 단면을 예시한다.
도 5는 동일한 직경을 가지는 구리 코어 및 코발트에 대한 와이어 저항 대 와이어 길이의 예를 예시한다.
도 6은 A) 코발트 재킷 및 구리 코어; B) 코발트; 및 C) 구리로 형성된 다양한 직경들을 가지는 와이어들의 최대 전류 밀도의 예를 예시한다.
도 7은 코어 및 재킷을 포함하는 층간 유전체 내에 형성된 와이어들의 실시예의 단면의 투과 전자 현미경 이미지를 예시한다.
도 8은 코어 및 재킷을 포함하는 층간 유전체 내에 형성된 와이어들의 실시예의 단면의 전자 분산 분광 이미지(electron dispersive spectrograph image)를 예시한다.
본 개시내용은 재킷 내에 형성된 코어들을 포함하는 상호접속 와이어들의 형성에 관한 것이다. 코어들은 재킷보다 상대적으로 더 낮은 비저항을 보이는데, 이는 확산 장벽 및 분산-억제(anti-scattering) 특징들, 즉, 코어 표면에서의 전자 스캣(scatting)을 제공한다. 위에서 주지된 바와 같이, 집적 회로들이 크기축소됨에 따라, 비저항과 같은 특정 물질 특징들은 상대적으로 더 두드러진 효과들을 보인다. 예를 들어, 상호접속 지연은 게이트 지연을 초과하여, 전체 디바이스 지연의 상대적으로 큰 부분을 형성할 수 있다. 상호접속부들 또는 상호접속 와이어들(또한, 본원에서 와이어들이라고 지칭됨)은 예를 들어, 집적 회로 상의 컴포넌트들 사이의 접속들로서 이해될 수 있다. 컴포넌트들은, 예를 들어, 트랜지스터들, 다이오드들, 전원들, 저항기들, 커패시터들, 인덕터들, 센서들, 트랜시버들, 수신기들, 안테나들 등을 포함한다. 상호접속 지연은, 적어도 부분적으로, 저항성-커패시턴스 지연 또는 RC 지연, 상호접속부 물질의 저항성-용량성 영향으로 인한 신호의 지연에 의해 야기되는 것으로 이해된다. 저항-용향성 지연들은 더 낮은 비저항의 상호접속부 물질들의 사용에 의해 감소할 수 있다. 추가로, 물질 특징들 및 전류 밀도는, 전도체 내의 이온들의 움직임으로 인한 물질의 전송으로서 이해되는, 일렉트로마이그레이션에 영향을 준다. 일렉트로마이그레이션은 상호접속 야기 실패에서 형성하는 공동들 또는 힐록들을 초래할 수 있다. 본 개시내용은 와이어들을 사용하여 RC 지연 뿐만 아니라 일렉트로마이그레이션을 감소시키는 와이어들, 및 본원에 개시된 이러한 와이어들을 형성하는 방법들에 관한 것이다.
도 1a 및 1b는, 층간 유전체와 같은 금속화층(104) 내의 개구들(103)에 형성된, 상호접속부들과 같은 복수의 와이어들(102)을 포함하는 실시예를 예시한다. 개구들(102)은 길이, 폭 및 높이를 가지며, U-형 채널들, v-형 채널들 등과 같은, 다수의 단면 기하학형상들을 가정한다. 금속화층은, 절연체이지만 전기장의 인가시 분극되는 물질인 것으로 이해되는 유전체 물질을 포함한다. 실시예들에서, 유전체는, 낮은-k 유전체(low-k dielectric), 즉, 1.7, 1.9, 2.1, 2.8, 2.7 등과 같은 1.5 내지 3.8까지의 모든 값들 및 범위들을 포함하는, 3.9보다 더 낮은 유전 상수, 실리콘 이산화물의 유전 상수를 가지는 물질을 포함한다. 유전체 물질이 선택될 수 있는 비-제한적 예들은, 불소-도핑된 실리콘 이산화물(fluorine-doped silicon dioxide), 탄소-도핑된 실리콘 이산화물(carbon-doped silicon dioxide), 유기 규산염 유리(organo silicate glass), 실리콘 옥시카바이드(silicon oxycarbide), 수소화 실리콘 옥시카바이드(hydrogenated silicon oxycarbide), 다공성 실리콘 이산화물(porous silicon dioxide), 및 폴리이미드(polyimide), 폴리테트라플루오로에틸렌(polytetrafluoroethylene), 폴리노르보르넨(polynorbornenes), 벤조시클로부텐(benzocyclobutene), 수소 실세스퀴옥산(hydrogen silsequioxane) 및 메틸실세스퀴옥산(methylsilsesquioxane)과 같은 유기 폴리머 유전체들을 포함한다. 금속화층은 50 nm 내지 100 nm, 50 nm 내지 200 nm 등과 같이, 그 내의 모든 값들 및 범위를 포함하는, 50 nm 내지 300 nm의 범위 내의 두께를 가질 수 있다.
와이어들(102)은 제2 물질의 재킷들(108)로 둘러싸인 제1 물질의 코어들(106)을 포함한다. 실시예들에서, 금속화층(104) 내의 개구들(103)의 폭(W), 및 따라서, 와이어(102)는 10 nm, 20 nm, 25nm, 30 nm, 35 nm, 40 nm, 45nm, 50 nm 등과 같은, 그 내부의 모든 값들 및 범위들을 포함하는 5nm 내지 100nm의 범위 내에 있을 수 있다. 개구들(103)의 높이(H) 및 따라서 와이어들(102)은 10 nm, 20 nm, 25 nm, 30 nm, 35 nm, 40 nm, 45 nm, 50 nm 등과 같은, 그 내부의 모든 값들 및 범위들을 포함하는, 10 nm 내지 200 nm의 범위 내에 있을 수 있다. 와이어들의 길이(L)(도 1b 참조)는 0.05 ㎛, 0.1 ㎛, 1 ㎛, 2 ㎛와 같은, 0.01 ㎛ 내지 5.0 ㎛까지의 모든 값들 및 범위를 포함하는, 1미만(sub-) 내지 수 마이크론을 범위로 할 수 있다.
와이어 기하학형상이 일반적으로 정사각형 또는 직사각형이며 상대적으로 예리한 모서리들을 가지는 것으로 예시되지만, 와이어 기하학형상은 원형, 타원형일 수 있거나, 가변적인 반경의 둥근 모서리들을 보일 수 있다. 또한, 코어 기하학형상은 재킷 기하학형상과는 상이할 수 있다. 예를 들어, 코어가 직사각형일 수 있고 재킷이 정사각형일 수 있거나, 또는 코어가 정사각형이고 재킷이 직사각형일 수 있다. 재킷 및 코어가 유사한 기하학 형상들을 나타내는 경우, 재킷 기하학형상의 종횡비는 코어 기하학형상의 종횡비와 동일하거나 상이할 수 있다. 추가로, 코어는 와이어의 단면에 대해 중심에 있거나 상쇄될 수 있다(offset).
예시된 바와 같이, 재킷(108)은 코어 물질(106)의 외부 표면(110)을 둘러싸서 와이어 코어(106)의 측면들에 접촉한다. 재킷(108)은 금속화층(104)과 코어(106) 사이, 뿐만 아니라, 그 특정 금속화층의 유전체 물질이 존재하지 않는 와이어(102)의 상부 표면(114)에 존재한다. 실시예들에서, 재킷(108)은 재킷과 코어 물질들의 상호-확산(inter-diffusion)을 통해 또는 재킷 및 코어 물질들 사이의 화학 결합으로 인해 코어(106)의 외부 표면(110)에 결합한다. 재킷(108)은, 와이어(102)의 부피의 50% 내지 75%와 같이, 그 내부의 모든 값들 및 범위들을 포함한 와이어(102)의 부피의 25% 내지 75%를 점유한다. 그리고, 코어는 와이어(102)의 부피의 25% 내지 50%와 같이, 그 내부의 모든 값들 및 범위들을 포함한, 와이어(102)의 부피의 25% 내지 75%를 점유한다.
실시예들에서, 재킷(108)은, 25% 내지 75%의, 그리고 특히 50% 내지 75% 등의 모든 값들 및 범위들을 포함한, 와이어(102)의 단면 면적의 25% 이상을 점유한다. 단면 면적은 와이어의 길이(L), 또는 도 1a 및 1b에 예시된 바와 같이 가장 큰 디멘젼을 나타내는 와이어의 다른 양상(길이, 폭 또는 높이)에 대해 직교로 측정된다. 코어(106)는 25% 내지 75%, 및 특히 25% 내지 50%의 모든 값들 및 범위들을 포함한, 와이어(102)의 단면 영역의 75% 이하를 점유한다. 또한, 예시된 바와 같이, 코어(106)는 금속화층(104)의 메사(mesas) 또는 상부 표면(112) 아래에 제공되며, 코어(106)의 상부 표면(114)과 금속화층(104)의 상부 표면(112) 사이에 거리(D)가 존재한다. 거리(D)는 1% 내지 40%, 5% 내지 30%, 10% 내지 20% 등의 모든 값들 및 범위들을 포함하는, 와이어(102)의 전체 높이(H)의 40%까지일 수 있으며, D = x*H이고, x는 0.01 내지 0.40이다.
실시예들에서, 코어 물질은 1.7, 2.7 등과 같이 1.0 μΩ·cm 내지 4.0 μΩ·cm의 모든 값들 및 범위들을 포함한, 4.0 μΩ·cm 이하의 비저항(ρ1)을 나타낸다. 재킷 물질은 5.0 μΩ·cm 내지 8.0 μΩ·cm의 모든 값들 및 범위들을 포함한, 5.0 μΩ·cm 이상의 비저항(ρ2)을 나타낸다. 따라서, 와이어 코어들을 형성하는 물질은 와이어 재킷들을 형성하는 물질보다 더 낮은 비저항을 보이며, ρ1 < ρ2이고, ρ1은 코어 물질의 비저항이며, ρ2는 재킷 물질의 비저항이다. 코어 물질은 또한 재킷 물질보다 상대적으로 낮은 용융 온도를 보이며, T1 < T2이고, T1은 코어 물질의 용융 온도이고, T2는 재킷 물질의 용융 온도이다. 실시예들에서, T1은 T2보다 적어도 300℃ 더 낮을 수 있고, T2 - X = T1이고, x는 300℃ 내지 2800℃의 범위에 있다.
예를 들어, 코어 물질은 금속이며, 구리, 알루미늄, 금, 은 또는 이러한 엘리먼트들 중 하나 이상을 포함하는 합금이다. 재킷 물질은 또한 금속이며, 예를 들어, 텅스텐, 코발트, 루테늄, 몰리브덴, 또는 이러한 엘리먼트들 중 하나 이상을 포함하는 합금을 포함한다. 특정 실시예들에서, 코어 물질은 구리 및 구리의 합금을 포함할 수 있고, 재킷 물질은 구리를 배제하는데, 즉, 구리를 포함하지 않는다.
도 2의 실시예에 예시된 바와 같이, 선택적 확산 장벽(116)이 와이어(102)와 금속화층(104) 사이에 제공된다. 따라서, 확산 장벽은 금속화층(104) 내의 개구(103)의 최하부(122)와 벽들(120) 상에 퇴적된다. 확산 장벽(116)은 층간 유전체 내로의 와이어 물질의 확산을 감소시키거나 방지하는 물질의 층으로서 이해될 수 있다. 확산 장벽은 그 내의 모든 값들 및 범위들을 포함하는, 5 nm 내지 10 nm의 범위 내의 두께를 가진다. 확산 장벽 물질들의 예들은 다음 중 하나 이상을 포함한다: 탄탈륨, 탄탈륨 질화물, 코발트 합금, 및 텅스텐 질화물. 실시예들에서, 물질들은 재킷 물질들보다 더 높은 비저항, 예컨대, 10 μΩ·cm 이상의, 예컨대, 10 μΩ·cm 내지 300 μΩ·cm의 범위 내의 비저항을 나타낸다. 위에서 주지된 바와 같이, 재킷들(108)은 와이어(102) 단면의 전체 둘레를 둘러싸는 반면, 확산 장벽(116)은, 개구(103)의 최하부(122) 및 측벽들(120)을 포함한, 유전체에 접촉하는 와이어의 측면들 상에 제공된다. 또한, 확산 장벽(116)은, 1% 내지 5% 등과 같이, 그 내부의 모든 값들 및 범위들을 포함한, 개구(103)의 단면 면적의 10% 이하를 점유한다.
도 3은 본원에 기술된 와이어들을 제공하는 방법의 실시예를 예시하고, 도 4a 내지 4e는 도 3에 예시된 방법이 진행됨에 따른 와이어 성장을 예시한다. 도 3을 참조하면, 방법(300)은 층간 유전체와 같은 금속화층을 패터닝하는 것, 및 금속화층(302) 내에 개구들을 형성하는 것을 포함한다.
실시예에서, 패터닝은 금속화층 위에 포토레지스트를 퇴적시키는 것을 포함한다. 포토레지스트는 양 또는 음의 레지스트이며, 예를 들어, 폴리(메틸 메타크릴레이트), 폴리(메틸 글루타리마이드), DNQ/노보락, 또는 SU-8(에폭시 기반 음의 저항)을 포함할 수 있다. 포토레지스트는, 예를 들어, 스핀-코팅과 같은 주조 공정(casting process)에 의해 퇴적된다. 스핀 코팅은, 그 내의 모든 값들 및 범위들을 포함한 1초 내지 10초의 범위 내의 시간 기간 동안, 그 내의 모든 값들 및 범위들을 포함한 1 내지 10,000 rpm에서 수행될 수 있다.
포토레지스트는 이후, 광학 포토리소그래피, 액침 포토리소그래피(immersion photolithography), 딥 UV 리소그래피, 극 UV 리소그래피와 같은 포토리소그래피 또는 다른 기법들을 사용하여 원하는 패턴의 이미지를 포토레지스트로 광학적으로 투사함으로써 패터닝되며, 투사된 광의 파장은 157 nm, 193 nm, 248 nm 등과 같이, 157 nm 내지 436 nm의 모든 값들 및 범위들을 포함한, 436 nm까지일 수 있다. 0.1 N 내지 0.3 N의 범위 내의 농도인, 테트라메틸암모늄 수산화물 TMAH(계면활성제가 있는 또는 없는)과 같은 현상액은, 예컨대 스핀-코팅에 의해, 포토레지스트에 도포되며, 포토레지스트의 일부분들이 제거되어 원하는 패턴과 상관된 기반 유전체 층의 부분들을 노출시킨다.
실시예들에서, 유전체의 베이킹(baking)이 위의 단계들 중 임의의 것 이전 또는 이후에 발생할 수 있다. 예를 들어, 금속화층은 프리베이킹(prebake)되어, 그 내의 모든 값들 및 범위들을 포함한 30 내지 60분의 시간 동안, 그 내의 모든 값들 및 범위를 포함한 200℃ 내지 400℃의 범위 내의 온도에서 표면수를 제거할 수 있다. 포토레지스트의 도포 이후, 사후 도포 베이킹(post application bake)이 발생할 수 있으며, 포토레지스트 내의 용제의 적어도 일부가 떨어져 나간다. 사후 도포 베이킹은, 예를 들어, 그 내의 모든 값들 및 범위들을 포함한 60초 내지 240초의 범위 내의 시간 기간 동안, 그 내의 모든 값들 및 범위들을 포함한 70℃ 내지 140℃의 범위 내의 온도들에서 수행된다. 패터닝 이후, 레지스트는 그 내의 모든 값들 및 범위들을 포함한 1분 내지 10분의 시간 기간 동안, 그 내의 모든 값들 및 범위들을 포함한 100℃ 내지 300℃의 범위 내의 온도에서 하드 베이킹(hard bake)될 수 있다.
금속화층의 노출된 부분들은 화학적으로 에칭되며, 원하는 깊이가 달성되어 금속화층 내에 개구들을 형성할 때까지 표면의 노출된 부분들이 제거된다. 나머지 포토레지스트는 회화법(ashing)과 같은 프로세스를 통해 선택적으로 제거되며, 포토레지스트는, 포토레지스트와 결합하여 회분(ash)을 형성하는 산소 또는 불소에 노출된다. 도 4a는 표면(112)에 형성된 하나 이상의 개구들(103)을 포함한 패턴화된 금속화층(104)의 실시예를 예시한다.
다시 도 3을 참조하면, 금속화층의 패터닝 이후, 측벽들의 최하부 및 하부 부분들에 접촉하는 재킷의 일부를 형성하는 금속의 제1 층이 개구들(304) 내에 퇴적된다. 실시예들에서, 재킷 물질의 제1 층은 등각 코팅 프로세스에 의해 퇴적되며, 제1 금속은 금속화층에 형성된 임의의 개구의 최하부 및 측벽들 상을 포함한, 금속화층의 임의의 노출된 표면 상에 퇴적된다. 따라서, 등각 코팅은 예를 들어, 단지 수평 표면들이 아니라, 금속화층의 노출된 표면들에 도포된 코팅으로서 이해될 수 있다. 실시예들에서, 코팅은 10% 이하, 15% 이하, 20% 이하, 25% 이하 등과 같이, 1% 내지 35%의 모든 값들 및 범위들을 포함한, 35% 미만의 두께에서의 변형을 나타낸다. 등각 코팅 프로세스는 화학적 기상 증착 또는 원자층 증착과 같은 프로세스로부터 선택된다. 화학적 기상 증착에서, 예를 들어, 하나 이상의 반응성 기체들이 그 내의 모든 값들 및 범위들을 포함하는 1 내지 50 sccm의 플로우 속도로 유전체를 포함한 챔버에 제공된다. 반응성 기체는 다음 중 하나 이상으로부터 선택될 수 있다: 수소가 있는 또는 없는 텅스텐 6불화물, 수소가 있는 몰리브덴 5염화물, 몰리브덴 헥사카보닐, 텅스텐 헥사카보닐, 비스(에틸사이클로펜트아데닐)루테늄(II), 비스(사이클로펜트아데닐)루테늄(II), 비스(펜타메틸사이클로펜트아데닐)루테늄(II), 트라이루테늄 도데카카보닐, 다이코발트 옥타카보닐, 비스(사이클로펜트아데닐)코발트(II), 비스(에틸사이클로펜트아데닐)코발트(II), 비스(펜타메틸사이클로펜트아데닐)코발트(II) 등. 반응성 기체에는, 예를 들어, 아르곤을 포함할 수 있는 비활성 기체와 같은 캐리어 기체가 제공될 수 있다.
챔버는 대기압, 저기압(대기압이하, 즉, 1x10-1 Torr 내지 1x10-6 Torr) 또는 초고 진공(즉, 1x10-7 Torr 내지 1x10-8 Torr)으로 유지된다. 실시예들에서, 챔버는, 그 내의 값들 및 범위들을 포함한 1x10-1 내지 1x10-3 Torr의 범위 내의 압력에서, 그리고 그 내의 모든 값들 및 범위들을 포함한 20℃ 내지 500℃의 범위의 온도에서 유지된다. 프로세스는, 실시예들에서, 프로세스 챔버 내에 전극들이 제공되어 기체들을 이온화하기 위해 사용되거나, 또는 플라즈마가 챔버의 외부에서 형성되고 플라즈마가 이후 챔버에 제공되는 플라즈마 보조형일 수 있다. 챔버에서, 금속층이 기체의 반응으로 인해 유전체의 표면 상에 퇴적된다. 도 4b는 개구들(103)의 최하부(122) 및 벽들(120)을 따르는 것을 포함하여, 금속화층의 층간 유전체의 표면들(112) 위에 재킷(108)의 일부분을 형성하는 금속의 제1 층의 등각 코팅(130)을 포함하는 금속화층(104)의 실시예를 예시한다. 이는 차례로, 추가적인 단계들에서 코어 물질을 수용하는 제2 개구들 또는 피쳐들(132)을 형성한다.
다시 도 3을 참조하면, 재킷 물질의 제1 층을 퇴적시켜 재킷의 일부분을 형성한 이후, 코어 물질은 이후, 물리적 기상 증착 또는 화학적 기상 증착을 포함한, 기상 증착 프로세스들에 의해 퇴적된다(306). 물리적 기상 증착은, 예를 들어, 마그네트론 스퍼터링, 증발식 증착 또는 e-빔 증착을 포함한다. 화학적 기상 증착은 위에 개요화된 프로세스들에 의해 수행될 수 있다.
물리적 기상 증착의 예는,그 내의 모든 값들 및 범위들을 포함한 5 sccm 내지 100 sccm의 범위 내의 흐름 속도로, 아르곤과 같은 비활성 기체를 프로세스 챔버 내에 공급하는 것을 포함하는데, 프로세스 챔버는 그 내의 모든 값들을 포함한 1x10-1 내지 1x10-7 Torr의 범위 내의 압력으로 유지된다. 프로세스 챔버는 워크피스, 즉 유전체, 및 타겟이라 명명되며 구리 또는 알루미늄으로 형성된 금속 소스를 포함한다. 금속 소스는 그 내의 모든 값들 및 범위들을 포함한, 0.1 내지 50 kW의 범위 내에서 지정된(rated) DC 소스에 의해 바이어싱된다. 워크피스, 또는 워크피스가 위치되는 워크테이블은 또한, 그 내의 모든 값들 및 범위들을 포함한 0.1 내지 1.5 kW의 범위 내에서 지정된 AC 소스에 의해 바이어싱될 수 있다. 플라즈마가 형성되어, 타겟에 근접하게 또는 타겟 뒤에 위치된 자석으로 인해 타겟 주위에 위치가 알려진다(localize). 플라즈마는, 이후 워크피스 상에 퇴적되는 증기로서 금속 원자들로부터 떨어져 타겟 스퍼터링을 집중적으로 가한다(bombard). 프로세스는 5초, 10초, 30초 등과 같이, 그 내의 모든 값들 및 범위들을 포함한 1초 내지 100초의 범위 내의 시간 기간 동안 계속되어, 유전체 층 표면 상의 코어 물질의 성장을 허용한다.
충분한 코어 물질이 도포되어 개구들 내에 퇴적된 제1 금속층에 의해 형성된 제2 개구들 또는 피쳐들(132)을 부분적으로만 채우며, 각각의 개구(103)의 전체 부피의 25% 내지 75%가 코어 물질로 채워지며, 나머지는 프로세스의 종료에 의해 재킷 물질로 채워진다. 코어 물질이 그 제1 금속 층 상에 퇴적되면, 코어 물질은 이후 리플로우되어(308), 코어 물질이 금속화층의 개구들 내로 흘러 리플로우된 코어 물질을 형성하게 한다. 코어 물질을 리플로우시키기 위해, 코어 물질은 복사, 용광로, 램프, 마이크로파, 또는 뜨거운 기체에 의해 도포된, 예컨대 200℃ 내지 800℃, 300℃, 500℃, 800℃와 같이 그 내의 모든 값들 및 범위들을 포함한, 200℃ 내지 1100℃의 범위 내의 상승한 온도들을 거치거나 이에 노출된다. 코어 물질은 30분, 45분 등과 같은 그 내의 모든 값들 및 범위들을 포함한, 1분 내지 100분의 범위 내의 시간 기간 동안 리플로우될 수 있다. 도 4c는 리플로우가 발생한 이후, 코어 물질의 실시예를 예시한다. 예시된 바와 같이, 코어(106)는 제1 금속층(130)에 형성된 제2 개구들(132)을 부분적으로 채우며, 따라서, 코어(106) 물질의 상부 표면(114)은 금속화층(104)의 표면(112) 아래에 있다.
다시 도 3을 참조하면, 코어 물질이 금속화층 위에 퇴적된 이후, 308에서, 추가적인 재킷 금속, 즉, 제2 층이 도 4d에 보여진 바와 같이 피쳐들(132)의 채워지지 않은 부분 내에 퇴적된다. 오버버든(overburden)(134)이 금속화층(104) 및 개구들(103)의 표면(112) 위에 전개되어(developed) 피쳐들(132)의 파일링을 보장한다. 오버버든은 금속화층의 유전체 표면 상의 물질의 과함(excess)으로서 이해될 수 있으며, 이후 제거될 것이다.
실시예들에서, 재킷 금속의 제2 층이 기상 증착을 사용하여 퇴적된다. 예를 들어, 개구들 내의 재킷 금속의 제1 층의 등각 코팅의 형성에 대해 전술된 프로세스를 사용하여 화학적 기상 증착이 사용되거나, 또는 예컨대, 금속화층에 코어 물질을 도포하여 타겟을 전술된 재킷 물질들로 대체하도록 전술된 프로세스들에 의해, 물리적 기상 증착이 사용될 수 있다. 특정 실시예들에서, 재킷 물질의 나머지를 채우기 이전에, 코어 와이어는 코어 물질 표면으로부터 산화를 제거하도록 선택적으로 건식 또는 습식 클리닝된다. 이는 이온화된 기체를 이용하여 코어 물질 표면을 스퍼터링함으로써 또는 화학적 에칭에 의해 임의의 산화된 물질을 제거함으로써 수행될 수 있다.
금속화층은 이후 평탄화되어(310) 오버버든을 제거한다. 실시예들에서, 오버버든을 제거하고 금속화층 및 와이어들의 표면들을 평탄화하기 위해 표면 연마, 연삭재 및 슬러리(slurry)를 이용하는 프로세스로서 이해될 수 있는 화학 기계적 평탄화를 사용하여 평탄화가 수행된다. 유전체 표면이 노출될 때까지 금속화층으로부터 물질이 제거된다. 도 4e는 평탄화 이후 금속화층(104)을 예시하며, 오버버든이 제거되어 층간 유전체 표면(112) 및 재킷(108)의 일부분을 노출시킨다.
위에서 암시된 바와 같이, 금속화층들은 실리콘 웨이퍼와 같은 기판 상에 직접적으로 또는 간접적으로 퇴적되어 집적 회로를 형성할 수 있다. 집적 회로는 아날로그 또는 디지털 회로이다. 집적 회로는 마이크로프로세서, 광학-전자기기, 논리 블록, 오디오 증폭기 등과 같은 다수의 응용예들에 사용될 수 있다. 집적 회로는 컴퓨터에서 하나 이상의 관련 기능들을 실행하기 위한 부품 칩셋으로서 사용될 수 있다.
예들
예 1
위에서 주지된 바와 같이, 와이어 상에서 반송될 수 있는 전류의 양에 영향을 줄 수 있는 인자는 와이어 양단의 최대 전압 강하 및 일렉트로마이그레이션을 포함한다.
와이어 양단의 최대 전압 강하는, 부분적으로, 와이어 저항에 의해 지시되는데, 이는 와이어 물질의 비저항에 의해 영향을 받는다. 도 5는 25㎛ 및 100㎛ 길이 및 250 nm2의 단면적의 코발트 및 구리 코어 와이어들의 저항의 예를 예시한다. 그래프는 구리 코어가 단위 길이 당 더 낮은 저항을 가짐을 예시하며, 이는 더 긴 와이어 길이에 대한 적용을 허용한다.
예 2
최대 전류 밀도에 대한 물질의 영향을 시연하기 위해, 도 6은 유사한 와이어 크기의 코발트(B)의 최대 전류 밀도 및 구리(C)의 최대 전류 밀도에 비해 다양한 와이어 크기들(직경들)의 코발트 재킷(A)에 의해 둘러싸인 구리 코어에 대한 추정된 최대 전류 밀도의 예를 예시한다. 최대 전류 밀도를 초과하는 것은 일렉트로마이그레이션을 초래할 수 있다. 예시된 바와 같이, 코발트에 구리 코어를 재킷화(jacketing)함으로써, 추정된 최대 전류 밀도는 구리 와이어 단독의 사용에 비해 증가한다.
예 3
본원의 방법에 따라 샘플이 준비되었으며, 실리콘 상에 퇴적된 탄소 도핑된 산화물의 층간 유전체를 포함한 금속화층이 193 nm 포토리소그래피를 사용하여 패터닝되어 층간 유전체 내에 다수의 개구들을 형성한다. 화학 보조형 포토레지스트는 60초 동안 500 rpm의 스핀 코팅을 통해 퇴적되었다. 2분의 기간 동안 150℃의 온도에서의 프리베이킹 이후, 포토레지스트는 193 nm 광을 사용하여 패터닝되었다. 이후, 기판은 다시 250℃의 온도 및 5분의 시간 기간에서 베이킹되었다.
알카라인 현상액이 스핀 코팅을 통해 도포되고, 포토레지스트의 선택된 부분이 제거되었다. 포토레지스트는 이후 5분의 시간 기간 동안 250℃의 온도로 하드베이킹되었다. 층간 유전체의 노출된 영역들은 2분의 시간 기간 동안 100℃의 온도로 그리고 수 millitorr와 수백 millitorr 사이의 압력에서 플루오로카본 플라즈마를 사용하여 에칭되었다. 에칭 이후, 나머지 포토레지스트는, 포토레지스트와 결합하여 회분을 형성하는 산소 플라즈마에의 노출에 의해 제거된다.
에칭 이후, 코발트(금속 1)는, 코발트 전구체 비스(사이클로펜트아데닐)코발트(II)를 사용하여 화학적 기상 증착에 의해 층간 유전체에 퇴적되었다. 프로세스는 10 Torr의 압력 및 200℃의 온도에서 수행되었다. 전구체는 25 sccm의 흐름 속도에서 유입되었다. 시스템은 퇴적 동안 10-100 Torr의 압력에서 유지되었다. 코발트는 금속화층 개구들의 최하부 및 측벽들을 따라 뿐만 아니라 금속화층의 상부 표면 또는 메사에 걸쳐 등각 코팅을 형성하여 홈을 형성하였다.
구리는 이후 물리적 기상 증착에 의해 구체적으로 마그네트론 스퍼터링에 의해 코발트 위에 퇴적되었다. 구리는 이후, 50초 내지 500초의 시간 기간 동안 300 내지 400℃의 온도에서 퇴적된 구리를 가열함으로써 홈들 내에 리플로우하게 되었다. 리플로우된 구리는 홈을 부분적으로 채우고 따라서, 구리의 상부 표면과 금속화층의 상부 표면 사이의 높이 차가 존재한다. 홈들은 이후 완전히 채워지고, 등각 코팅을 형성하기 위해 사용된 화학적 기상 증착 프로세스를 통해 코발트를 사용하여 금속 오버버든이 형성되었다. 화학적 기계적 평탄화가 이후 사용되어 오버버든을 제거하고 기판의 상부 표면과 와이어들을 레벨링한다(level). 필요할 때, 단계들 사이에, 기판이 클리닝되어 산화물들 및 표면 상에 형성된 다른 반응 산물들을 감소시키거나 제거한다.
TEM(transmission electron microscopy(투과 전자 현미경검사) 및 EDS(electron dispersive spectrography(전자 분산 분광법))이 450 kX의 배율로, 200 kV의 가속 전압에서, -1.0 mm의 작업 거리에서 샘플에 대해 수행되었다. 도 7은 샘플의 캡쳐된 TEM 이미지를 예시하고(좌측 하단에서의 스케일은 10 nm임), 도 8은 샘플의 캡쳐된 EDS 이미지를 예시한다(우측 하단에서의 스케일은 20 nm임). 이미지들에서 보여진 바와 같이, 코발트(금속 1)는 금속화층에 형성된 개구들 내의 구리(금속 2)를 완전히 둘러싼다.
위의 예들에서 보여진 바와 같이, 본원의 배열들 및 방법들은 동일한 기하학 형상의 와이어들에서의 내화성 금속들의 단독 사용에 비해, 와이어들에서의 감소한 저항을 제공한다. 주어진 직경의 와이어의 길이가 증가함에 따라, 저항의 감소가 개선된다. 추가로, 배열은 코어 물질이 단독으로 사용되는 경우들에 비해 상대적으로 개선된 최대 전류 밀도 및 일렉트로마이그레이션 성능을 제공한다. 최대 전류 밀도는 일렉트로마이그레이션의 발생 없이 전도체를 통과할 수 있는 최대 허용가능한 전류로서 이해될 수 있다. 실시예들에서, 개선이 10배(an order of magnitude) 또는 그 이상까지 이를 것으로 예상된다.
본 개시내용의 양상은 유전체 층 내에 와이어를 형성하는 방법에 관한 것이다. 방법은 유전체 층 내에 제1 개구를 형성하는 것을 포함한다. 실시예들에서, 유전체 층은 3.9보다 더 낮은 유전 상수, 바람직하게는 1.5 내지 3.8의 범위 내의 유전 상수를 나타낸다. 예를 들어, 유전체 층은 불소-도핑된 실리콘 이산화물, 탄소-도핑된 실리콘 이산화물, 유기 규산염 유리, 실리콘 옥시카바이드, 수소화된 실리콘 옥시카바이드, 다공성 실리콘 이산화물, 및 폴리이미드, 폴리테트라플루오로에틸렌, 폴리노르보르넨, 벤조시클로부텐, 수소 실세스퀴옥산 및 메틸실세스퀴옥산과 같은 유기 폴리머 유전체들로 구성된 그룹으로부터 선택된 하나 이상의 물질들을 포함한다. 위의 실시예들 중 임의의 것에서, 개구들은 포토리소그래피에 의해 유전체 층 내에 형성된다.
방법은 또한 유전체 층 상에 재킷 물질의 제1층의 등각 코팅을 퇴적시키는 것, 및 제1 개구 내에 제2 개구를 형성하는 것을 포함한다. 위의 실시예들 중 임의의 것에서, 등각 코팅은 화학적 기상 증착에 의해 형성된다. 대안적으로, 또는 추가로, 등각 코팅은 원자층 증착을 사용하여 형성된다.
방법은 등각 코팅 상에 코어 물질을 퇴적시키는 것 및 코어 물질을 리플로우하는 것을 더 포함하며, 코어 물질은 제2 개구를 부분적으로 채운다. 위의 실시예들 중 임의의 것에서, 코어 물질은 물리적 기상 증착 또는 화학적 기상 증착을 사용하여 퇴적된다.
추가로, 방법은 코어 물질 및 재킷 물질의 제1 층 위에 재킷 물질의 제2 층을 퇴적시키는 것, 제2 개구를 채우는 것 및 와이어를 형성하는 것을 포함하며, 코어 물질은 재킷 물질에 의해 둘러싸인다. 위의 실시예들 중 임의의 것에서, 재킷 물질의 제2 층은 화학적 기상 증착 또는 물리적 기상 증착을 사용하여 퇴적된다.
재킷 물질은 제1 비저항(ρ1)을 나타내고, 코어 물질은 제2 비저항(ρ2)을 나타내고, ρ2는 ρ1보다 더 작다. 위의 실시예들 중 임의의 것에서, 재킷 물질은 5.0 μΩ·cm 이상의 비저항을 나타낸다. 위의 실시예들 중 임의의 것에서, 코어 물질은 4.0 μΩ·cm 이하의 비저항을 나타낸다. 예를 들어, 코어 물질은 구리를 포함하고, 재킷 물질은 구리를 배제한다. 위의 실시예들 중 임의의 것에서, 코어 물질은 제1 용융 온도를 나타내고, 재킷 물질은 제2 용융 온도를 보이며, 제1 용융 온도는 제2 용융 온도보다 더 작다. 예들에서, 코어 물질은 구리, 알루미늄, 금 및 은으로 구성된 그룹으로부터 선택된 하나 이상의 금속들을 포함한다. 예들에서, 재킷 물질은 텅스텐, 코발트, 루테늄 및 몰리브덴으로 구성된 그룹으로부터 선택된 하나 이상의 금속들을 포함한다.
위의 실시예들 중 임의의 것에서, 제1 개구는 부피를 정의하고, 재킷 물질은 부피의 25% 내지 75%의 범위 내에 존재한다.
위의 실시예들 중 임의의 것에서, 방법은 또한 유전체 층의 표면 위에 재킷 물질의 제2 층의 오버버든을 형성하는 것을 포함한다. 방법은 유전체 층의 표면이 노출될 때까지 재킷 물질의 제2 층을 평탄화하는 것을 더 포함한다.
본 개시내용의 또다른 양상에서, 금속화층이 제공된다. 개구가 유전체 층에 정의되고, 와이어가 개구 내에 위치된다. 와이어는 재킷 물질에 의해 둘러싸인 코어 물질을 포함하고, 재킷 물질은 제1 비저항(ρ1)을 나타내고, 코어 물질은 제2 비저항(ρ2)을 나타내고, ρ2는 ρ1보다 더 작다. 추가로, 실시예들에서, 재킷 물질은 개구의 부피의 25% 내지 75%의 범위 내에 존재한다.
실시예들에서, 금속화층은 3.9보다 더 낮은 유전 상수, 바람직하게는 1.5 내지 3.8의 범위 내의 유전 상수를 나타낸다. 금속화층은, 예를 들어, 불소-도핑된 실리콘 이산화물, 탄소-도핑된 실리콘 이산화물, 유기 규산염 유리, 실리콘 옥시카바이드, 수소화된 실리콘 옥시카바이드, 다공성 실리콘 이산화물, 및 폴리이미드, 폴리테트라플루오로에틸렌, 폴리노르보르넨, 벤조시클로부텐, 수소 실세스퀴옥산 및 메틸실세스퀴옥산과 같은 유기 폴리머 유전체들로 구성된 그룹으로부터 선택된 하나 이상의 물질들을 포함한다.
위의 실시예들 중 임의의 것에서, 재킷 물질은 5.0 μΩ·cm 이상의, 바람직하게는 5.0 μΩ·cm 내지 8.0 μΩ·cm의 범위 내의 비저항을 보이며, 코어 물질은 4.0 μΩ·cm 이하의, 바람직하게는 1.0 μΩ·cm 내지 4.0 μΩ·cm의 범위 내의 비저항을 나타낸다. 위의 실시예들 중 임의의 것에서, 코어 물질은 제1 용융 온도를 나타내고, 재킷 물질은 제2 용융 온도를 보이며, 제1 용융 온도는 제2 용융 온도보다 더 낮다. 예를 들어, 코어 물질은 구리, 알루미늄, 금 및 은으로 구성된 그룹으로부터 선택된 하나 이상의 금속들을 포함한다. 예를 들어, 재킷 물질은 텅스텐, 코발트, 류테늄 및 몰리브덴으로 구성된 그룹으로부터 선택된 하나 이상의 금속들을 포함한다. 특정 실시예들에서, 코어 물질은 구리를 포함하고, 재킷 물질은 구리를 배제시킨다.
실시예들에서, 금속화층은 전술된 방법의 실시예들 중 임의의 것에 따라 준비된다.
또다른 양상에서, 본 개시내용은 하나 이상의 유전체 층들, 유전체 층들 각각 내에 정의된 복수의 개구들, 및 집적 회로와 연관된 하나 이상의 컴포넌트들에 접속된 복수의 와이어들을 포함하는 집적 회로에 관한 것이다. 각각의 와이어는 개구들 중 하나 내에 위치되고, 와이어들은 재킷 물질에 의해 둘러싸인 코어 물질을 포함하고, 재킷 물질은 제1 비저항(ρ1)을 나타내고, 코어 물질은 제2 비저항(ρ2)을 나타내고, ρ2는 ρ1보다 더 작다. 또한, 재킷 물질은 개구의 부피의 25% 내지 75%의 범위 내에 존재한다.
실시예들에서, 집적 회로의 유전체 층(들)은 3.9 보다 더 낮은 유전 상수, 바람직하게는 1.5 내지 3.8의 범위 내의 유전 상수를 나타낸다. 유전체 층(들)은, 예를 들어, 불소-도핑된 실리콘 이산화물, 탄소-도핑된 실리콘 이산화물, 유기 규산염 유리, 실리콘 옥시카바이드, 수소화된 실리콘 옥시카바이드, 다공성 실리콘 이산화물, 및 폴리이미드, 폴리테트라플루오로에틸렌, 폴리노르보르넨, 벤조시클로부텐, 수소 실세스퀴옥산 및 메틸실세스퀴옥산과 같은 유기 폴리머 유전체들로 구성된 그룹으로부터 선택된 하나 이상의 물질들을 포함한다.
위의 실시예들 중 임의의 것에서, 재킷 물질은 5.0 μΩ·cm 이상의, 바람직하게는 5.0 μΩ·cm 내지 8.0 μΩ·cm의 범위 내의 비저항을 나타내고, 코어 물질은 4.0 μΩ·cm 이하의, 바람직하게는 1.0 μΩ·cm 내지 4.0 μΩ·cm의 범위 내의 비저항을 나타낸다. 위의 실시예들 중 임의의 것에서, 코어 물질은 제1 용융 온도를 나타내고, 재킷 물질은 제2 용융 온도를 나타내고, 제1 용융 온도는 제2 용융 온도보다 더 낮다. 예를 들어, 코어 물질은 구리, 알루미늄, 금 및 은으로 구성된 그룹으로부터 선택된 하나 이상의 금속들을 포함한다. 예를 들어, 재킷 물질은 텅스텐, 코발트, 루테늄 및 몰리브덴으로 구성된 그룹으로부터 선택된 하나 이상의 금속들을 포함한다. 특정 실시예들에서, 코어 물질은 구리를 포함하고, 재킷 물질은 구리를 배제시킨다.
실시예들에서, 집적 회로는 전술된 방법들 중 임의의 하나에 따라 준비되며, 전술된 실시예들 중 임의의 하나에 따른 금속화층들을 포함한다.
몇몇 방법들 및 실시예들의 이전 기재는 예시의 목적으로 제시되었다. 그것은 완벽한 것이거나 또는 청구항들을 개시된 정확한 단계들 및/또는 형태들로 제한하도록 의도되지 않으며, 위의 교시의 견지에서 명백하게 많은 수정들 및 변형들이 가능하다. 본 발명의 범위가 본원에 첨부된 청구항들에 의해 정의된다는 것이 의도된다.

Claims (11)

  1. 유전체 층에 와이어를 형성하는 방법으로서,
    유전체 층에 제1 개구를 형성하는 단계;
    상기 유전체 층 상에 재킷 물질의 제1 층의 등각 코팅을 퇴적하고 상기 제1 개구 내에 제2 개구를 형성하는 단계 - 상기 재킷 물질은 제1 비저항(p1)을 나타냄 - ;
    상기 등각 코팅 상에 코어 물질을 퇴적하는 단계 - 상기 코어 물질은 제2 비저항(p2)을 나타내고 p2는 p1 미만이며, 상기 코어 물질은 상기 제2 개구를 부분적으로 채움 - ; 및
    상기 재킷 물질의 상기 제1 층 및 상기 코어 물질 위에 상기 재킷 물질의 제2 층을 퇴적하고, 상기 제2 개구를 채우고, 와이어를 형성하는 단계 - 상기 코어 물질은 상기 재킷 물질에 의해 둘러싸인 부피 내에 있고, 상기 코어 물질은 상기 재킷 물질에 의해 둘러싸인 상기 부피를 완전히 채움 -
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 개구는 부피를 정의하고, 상기 재킷 물질은 상기 부피의 25% 내지 75%의 범위 내로 존재하는, 방법.
  3. 제1항에 있어서,
    상기 재킷 물질의 상기 제2 층의 오버버든(overburden)이 상기 유전체 층의 표면 위에 형성되고, 상기 방법은 상기 유전체 층의 상기 표면이 노출될 때까지 상기 재킷 물질의 상기 제2 층을 평탄화하는 단계를 더 포함하는 방법.
  4. 제1항에 있어서,
    상기 개구들은 포토리소그래피에 의해 상기 유전체 층에 형성되는 방법.
  5. 제1항에 있어서,
    상기 등각 코팅은 화학적 기상 증착(chemical vapor deposition)을 사용하여 퇴적되는 방법.
  6. 제1항에 있어서,
    상기 코어 물질은 물리적 기상 증착(physical vapor deposition)을 사용하여 퇴적되는 방법.
  7. 제1항에 있어서,
    상기 코어 물질은 구리, 알루미늄, 금 및 은으로 구성되는 그룹으로부터 선택된 하나 이상의 금속을 포함하는 방법.
  8. 제1항에 있어서,
    상기 재킷 물질은 텅스텐, 코발트, 루테늄 및 몰리브덴으로 구성되는 그룹으로부터 선택된 하나 이상의 금속을 포함하는 방법.
  9. 제1항에 있어서,
    상기 코어 물질은 구리를 포함하고 상기 재킷 물질은 구리를 배제하는 방법.
  10. 집적 회로로서,
    유전체 층;
    상기 유전체 층에 정의된 복수의 개구; 및
    복수의 와이어 - 각각의 와이어는 상기 개구들 중 하나의 개구 내에 위치되고, 각각의 와이어는 수직 횡단면 뷰에서 재킷 물질에 의해 완전히 둘러싸인 부피에 코어 물질을 포함하고, 상기 코어 물질은 상기 재킷 물질에 의해 둘러싸인 상기 부피를 완전히 채우고, 상기 재킷 물질은 상기 개구들 중 상기 하나의 개구 내에 있고, 상기 재킷 물질은 제1 비저항(p1)을 나타내고 상기 코어 물질은 제2 비저항(p2)를 나타내며 p2는 p1 미만임 -
    를 포함하는 집적 회로.
  11. 집적 회로로서,
    최상부 표면을 가지는 유전체 층;
    상기 유전체 층에 정의된 복수의 개구; 및
    복수의 와이어 - 각각의 와이어는 상기 개구들 중 하나의 개구 내에 위치되고, 각각의 와이어는 수직 횡단면 뷰에서 재킷 물질에 의해 완전히 둘러싸인 부피에 코어 물질을 포함하고, 상기 코어 물질은 상기 재킷 물질에 의해 둘러싸인 상기 부피를 완전히 채우고, 상기 재킷 물질은 상기 유전체 층의 상기 최상부 표면과 동일 평면상의 최상부 표면을 가지고, 상기 재킷 물질은 제1 비저항(p1)을 나타내고 상기 코어 물질은 제2 비저항(p2)를 나타내며 p2는 p1 미만임 -
    를 포함하는 집적 회로.
KR1020227000243A 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들 KR20220005643A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227045128A KR20230006599A (ko) 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/038,502 US9349636B2 (en) 2013-09-26 2013-09-26 Interconnect wires including relatively low resistivity cores
US14/038,502 2013-09-26
KR1020167001980A KR102472898B1 (ko) 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들
PCT/US2014/057351 WO2015048221A1 (en) 2013-09-26 2014-09-25 Interconnect wires including relatively low resistivity cores

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001980A Division KR102472898B1 (ko) 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227045128A Division KR20230006599A (ko) 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들

Publications (1)

Publication Number Publication Date
KR20220005643A true KR20220005643A (ko) 2022-01-13

Family

ID=52690238

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167001980A KR102472898B1 (ko) 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들
KR1020227045128A KR20230006599A (ko) 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들
KR1020227000243A KR20220005643A (ko) 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020167001980A KR102472898B1 (ko) 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들
KR1020227045128A KR20230006599A (ko) 2013-09-26 2014-09-25 상대적으로 낮은 비저항 코어들을 포함하는 상호접속 와이어들

Country Status (7)

Country Link
US (6) US9349636B2 (ko)
EP (1) EP3050081B1 (ko)
KR (3) KR102472898B1 (ko)
CN (3) CN107731785B (ko)
SG (2) SG10201803987PA (ko)
TW (1) TWI556297B (ko)
WO (1) WO2015048221A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US9576894B2 (en) * 2015-06-03 2017-02-21 GlobalFoundries, Inc. Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
US10211093B2 (en) 2016-07-08 2019-02-19 Samsung Electronics Co., Ltd. Interconnect structure formed with a high aspect ratio single damascene copper line on a non-damascene via
US20180138123A1 (en) 2016-11-15 2018-05-17 Globalfoundries Inc. Interconnect structure and method of forming the same
WO2018136712A1 (en) * 2017-01-20 2018-07-26 Tokyo Electon Limited Interconnect structure and method of forming the same
US10438846B2 (en) 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US11749560B2 (en) 2018-09-25 2023-09-05 Intel Corporation Cladded metal interconnects
US11328954B2 (en) 2020-03-13 2022-05-10 International Business Machines Corporation Bi metal subtractive etch for trench and via formation
US20230197510A1 (en) * 2021-12-20 2023-06-22 International Business Machines Corporation Hybrid metal interconnects

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597067B1 (en) * 1994-02-28 2003-07-22 International Business Machines Corporation Self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration
US6060388A (en) * 1997-10-29 2000-05-09 International Business Machines Corporation Conductors for microelectronic circuits and method of manufacture
US6870263B1 (en) * 1998-03-31 2005-03-22 Infineon Technologies Ag Device interconnection
US6734559B1 (en) * 1999-09-17 2004-05-11 Advanced Micro Devices, Inc. Self-aligned semiconductor interconnect barrier and manufacturing method therefor
US6569757B1 (en) 1999-10-28 2003-05-27 Philips Electronics North America Corporation Methods for forming co-axial interconnect lines in a CMOS process for high speed applications
TWI227043B (en) * 2000-09-01 2005-01-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
US6406996B1 (en) * 2000-09-30 2002-06-18 Advanced Micro Devices, Inc. Sub-cap and method of manufacture therefor in integrated circuit capping layers
US6657303B1 (en) 2000-12-18 2003-12-02 Advanced Micro Devices, Inc. Integrated circuit with low solubility metal-conductor interconnect cap
US20020081845A1 (en) * 2000-12-27 2002-06-27 Novellus Systems, Inc. Method for the formation of diffusion barrier
US6727593B2 (en) * 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
US6566171B1 (en) * 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6689680B2 (en) * 2001-07-14 2004-02-10 Motorola, Inc. Semiconductor device and method of formation
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6566250B1 (en) * 2002-03-18 2003-05-20 Taiwant Semiconductor Manufacturing Co., Ltd Method for forming a self aligned capping layer
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US20040096592A1 (en) * 2002-11-19 2004-05-20 Chebiam Ramanan V. Electroless cobalt plating solution and plating techniques
US6885074B2 (en) * 2002-11-27 2005-04-26 Freescale Semiconductor, Inc. Cladded conductor for use in a magnetoelectronics device and method for fabricating the same
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6927113B1 (en) * 2003-05-23 2005-08-09 Advanced Micro Devices Semiconductor component and method of manufacture
US20050095855A1 (en) * 2003-11-05 2005-05-05 D'urso John J. Compositions and methods for the electroless deposition of NiFe on a work piece
US6992390B2 (en) * 2003-11-07 2006-01-31 International Business Machines Corp. Liner with improved electromigration redundancy for damascene interconnects
US7024763B2 (en) * 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
DE102004003863B4 (de) * 2004-01-26 2009-01-29 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
JP4549075B2 (ja) 2004-02-19 2010-09-22 株式会社リコー 半導体装置及びその製造方法
JP4198631B2 (ja) * 2004-04-28 2008-12-17 富士通マイクロエレクトロニクス株式会社 絶縁膜形成方法及び半導体装置
JP2005347510A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
US20060128144A1 (en) * 2004-12-15 2006-06-15 Hyun-Mog Park Interconnects having a recessed capping layer and methods of fabricating the same
US8084294B2 (en) * 2005-02-18 2011-12-27 Nec Corporation Method of fabricating organic silicon film, semiconductor device including the same, and method of fabricating the semiconductor device
US7335588B2 (en) * 2005-04-15 2008-02-26 International Business Machines Corporation Interconnect structure and method of fabrication of same
DE102005024912A1 (de) * 2005-05-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
US7381635B2 (en) * 2005-07-18 2008-06-03 International Business Machines Corporation Method and structure for reduction of soft error rates in integrated circuits
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
US7919862B2 (en) * 2006-05-08 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US7956465B2 (en) * 2006-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US8193087B2 (en) * 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
US7666781B2 (en) * 2006-11-22 2010-02-23 International Business Machines Corporation Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures
US20080296768A1 (en) * 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers
DE102007009912B4 (de) * 2007-02-28 2009-06-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
US20090001591A1 (en) * 2007-06-29 2009-01-01 Michael Haverty Reducing resistivity in metal interconnects by compressive straining
US7939823B2 (en) * 2007-09-10 2011-05-10 International Business Machines Corporation Method and structures for accelerated soft-error testing
US20090166867A1 (en) * 2007-12-31 2009-07-02 Harsono Simka Metal interconnect structures for semiconductor devices
US20090200668A1 (en) * 2008-02-07 2009-08-13 International Business Machines Corporation Interconnect structure with high leakage resistance
US8017514B2 (en) * 2008-05-05 2011-09-13 International Business Machines Corporation Optically transparent wires for secure circuits and methods of making same
DE102008030849B4 (de) * 2008-06-30 2013-12-19 Advanced Micro Devices, Inc. Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen
CN101630667A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
US8258626B2 (en) * 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
DE102008059650B4 (de) * 2008-11-28 2018-06-21 Globalfoundries Inc. Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
JP4441658B1 (ja) * 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
DE102009039416A1 (de) * 2009-08-31 2011-03-17 Globalfoundries Dresden Module One Llc & Co. Kg Abgesenktes Zwischenschichtdielektrikum in einer Metallisierungsstruktur eines Halbleiterbauelements
US8852674B2 (en) 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
CN102332426A (zh) * 2011-09-23 2012-01-25 复旦大学 一种用于纳米集成电路的铜扩散阻挡层的制备方法
WO2013095433A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
US8796853B2 (en) * 2012-02-24 2014-08-05 International Business Machines Corporation Metallic capped interconnect structure with high electromigration resistance and low resistivity
KR20140036533A (ko) * 2012-09-17 2014-03-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102881677A (zh) * 2012-09-24 2013-01-16 复旦大学 一种用于铜互连的合金抗铜扩散阻挡层及其制造方法
US9576892B2 (en) * 2013-09-09 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming same
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores

Also Published As

Publication number Publication date
US11881432B2 (en) 2024-01-23
KR20230006599A (ko) 2023-01-10
EP3050081B1 (en) 2021-07-07
US20150084198A1 (en) 2015-03-26
SG10201803987PA (en) 2018-06-28
CN107731785A (zh) 2018-02-23
KR20160061962A (ko) 2016-06-01
EP3050081A4 (en) 2017-05-10
US20170372950A1 (en) 2017-12-28
CN105493243A (zh) 2016-04-13
KR102472898B1 (ko) 2022-12-02
US9691657B2 (en) 2017-06-27
WO2015048221A1 (en) 2015-04-02
US20160225665A1 (en) 2016-08-04
US20210020502A1 (en) 2021-01-21
US11569126B2 (en) 2023-01-31
US20240112952A1 (en) 2024-04-04
TWI556297B (zh) 2016-11-01
SG11201600829RA (en) 2016-03-30
US9349636B2 (en) 2016-05-24
EP3050081A1 (en) 2016-08-03
US10832951B2 (en) 2020-11-10
TW201532130A (zh) 2015-08-16
CN107731785B (zh) 2022-03-29
CN113809003A (zh) 2021-12-17
US20230130273A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
US11881432B2 (en) Interconnect wires including relatively low resistivity cores
EP3049244B1 (en) Interconnects with fully clad lines
KR102277190B1 (ko) 2중 패터닝 및 채움 기술들을 통해 상이한 금속 재료들의 평행 배선들을 형성하는 방법들
US7319274B2 (en) Methods for selective integration of airgaps and devices made by such methods
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
US8119522B1 (en) Method of fabricating damascene structures
KR100698743B1 (ko) 반도체 소자의 제조 방법
TWI550713B (zh) 鑲嵌結構製作方法
KR20100074652A (ko) 반도체 소자의 금속 배선 형성 방법
KR20020046690A (ko) 반도체 소자의 이중 다마신 형성방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent