KR20210158254A - Led 패키지 및 이를 포함하는 디스플레이 장치 - Google Patents

Led 패키지 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20210158254A
KR20210158254A KR1020200076757A KR20200076757A KR20210158254A KR 20210158254 A KR20210158254 A KR 20210158254A KR 1020200076757 A KR1020200076757 A KR 1020200076757A KR 20200076757 A KR20200076757 A KR 20200076757A KR 20210158254 A KR20210158254 A KR 20210158254A
Authority
KR
South Korea
Prior art keywords
data
emitting diode
light emitting
duty ratio
pulse width
Prior art date
Application number
KR1020200076757A
Other languages
English (en)
Inventor
김경준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200076757A priority Critical patent/KR20210158254A/ko
Priority to US17/189,635 priority patent/US11645971B2/en
Priority to CN202110371300.0A priority patent/CN113838405A/zh
Publication of KR20210158254A publication Critical patent/KR20210158254A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Led Devices (AREA)
  • Control Of El Displays (AREA)

Abstract

LED 패키지는, 각각 빛을 방출하는 제1 발광 다이오드 칩들을 포함하는 제1 발광 다이오드 픽셀; 및 상기 제1 발광 다이오드 픽셀의 상기 제1 발광 다이오드 칩들의 하부에 배치되고, 하나의 프레임 구간을 전체적으로 이용하는 액티브 매트릭스(Active Matrix; AM) 방식으로 상기 제1 발광 다이오드 칩들을 구동하는 제1 픽셀 구동 집적 회로를 포함하며, 상기 제1 픽셀 구동 집적 회로는, 상기 제1 발광 다이오드 칩들 각각에 대한 제1 프레임 데이터를 저장하는 제1 저장 영역; 상기 제1 발광 다이오드 칩들 각각에 대한 듀티비 보상 데이터를 저장하는 제2 저장 영역; 상기 제1 저장 영역으로부터 제공되는 상기 제1 프레임 데이터와 상기 제2 저장 영역으로부터 제공되는 상기 듀티비 보상 데이터를 연산하여 펄스 폭 변조 데이터를 생성하는 펄스 폭 데이터 연산부; 및 상기 펄스 폭 변조 데이터를 기초로 발광 듀티비를 조절하는 펄스 폭 변조 데이터 발생부를 포함한다.

Description

LED 패키지 및 이를 포함하는 디스플레이 장치{Light emitting diode package and display apparatus including the same}
본 발명은 LED 패키지 및 이를 포함하는 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 픽셀 구동 집적 회로를 포함하는 LED 패키지 및 이를 포함하는 디스플레이 장치에 관한 것이다.
LED(Light Emitting Diode)는 조명 장치용 광원뿐만 아니라, 다양한 전자 제품의 광원으로 사용되고 있다. 특히, TV, 휴대폰, PC(Personal Computer), 노트북 PC, 태블릿 PC, 웨어러블 장치, 전광판 등에 포함되는 각종 디스플레이 장치들을 위한 광원으로 널리 사용되고 있다.
종래에는, 액정 디스플레이(Liquid Crystal Display) 패널과 백라이트로 구성된 디스플레이 장치가 주로 사용되었으나, 최근에는 예컨대 세 개의 소형 LED 칩들이 직접 하나의 픽셀을 구성하는 LED 디스플레이가 제시되었다. LED 디스플레이는 별도의 백라이트가 요구되지 않으므로 고집적화에 유리하고, 기존 LCD에 비해 우수한 광효율을 갖는 장점이 있다. 또한, LED 칩들의 배치를 변경함으로써 화면의 종횡비를 자유롭게 선택할 수 있고, 대면적으로 구현할 수 있으므로 다양한 형태의 디스플레이를 제공할 수 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 낮은 휘도 동작시에도 동작의 신뢰성이 향상되고, 휘도 불균일성이 방지되어 우수한 화면 품질을 갖는 LED 패키지 및 이를 이용한 디스플레이 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 LED 패키지는, 각각 빛을 방출하는 제1 발광 다이오드 칩들을 포함하는 제1 발광 다이오드 픽셀; 및 상기 제1 발광 다이오드 픽셀의 상기 제1 발광 다이오드 칩들의 하부에 배치되고, 하나의 프레임 구간을 전체적으로 이용하는 액티브 매트릭스(Active Matrix; AM) 방식으로 상기 제1 발광 다이오드 칩들을 구동하는 제1 픽셀 구동 집적 회로를 포함하며, 상기 제1 픽셀 구동 집적 회로는, 상기 제1 발광 다이오드 칩들 각각에 대한 제1 프레임 데이터를 저장하는 제1 저장 영역; 상기 제1 발광 다이오드 칩들 각각에 대한 듀티비 보상 데이터를 저장하는 제2 저장 영역; 상기 제1 저장 영역으로부터 제공되는 상기 제1 프레임 데이터와 상기 제2 저장 영역으로부터 제공되는 상기 듀티비 보상 데이터를 연산하여 펄스 폭 변조 데이터를 생성하는 펄스 폭 데이터 연산부; 및 상기 펄스 폭 변조 데이터를 기초로 발광 듀티비를 조절하는 펄스 폭 변조 데이터 발생부를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 LED 패키지는, 각각 빛을 방출하는 제1 발광 다이오드 칩들을 포함하는 제1 발광 다이오드 픽셀; 상기 제1 발광 다이오드 픽셀의 상기 제1 발광 다이오드 칩들의 하부에 배치되고, 하나의 프레임 구간을 전체적으로 이용하는 액티브 매트릭스(Active Matrix; AM) 방식으로 상기 제1 발광 다이오드 칩들을 구동하며, 상기 하나의 프레임 구간 내에서 구동 전류가 인가되는 시간을 제어하는 펄스 폭 변조(Pulse Width Modulation; PWM) 방식으로 상기 제1 발광 다이오드 칩들을 구동하는 제1 픽셀 구동 집적 회로; 및 상기 제1 발광 다이오드 칩들 및 상기 제1 픽셀 구동 집적 회로가 실장되는 패키지 기판을 포함하고, 상기 제1 픽셀 구동 집적 회로는, 외부의 컨트롤러로부터 시리얼 데이터를 수신하고, 상기 시리얼 데이터에서 상기 제1 발광 다이오드 칩들에 대한 제1 프레임 데이터를 추출 및 저장하며, 상기 제1 프레임 데이터를 분배하여 출력하는 디시리얼라이저; 상기 디시리얼라이저로부터 제공되는 상기 제1 프레임 데이터를 저장하는 제1 저장 영역; 상기 제1 발광 다이오드 칩들 각각에 대한 듀티비 보상 데이터를 저장하는 제2 저장 영역; 상기 제1 저장 영역으로부터 제공되는 상기 제1 프레임 데이터와 상기 제2 저장 영역으로부터 제공되는 상기 듀티비 보상 데이터에 기초한 연산을 수행하여 펄스 폭 변조 데이터를 도출하는 펄스 폭 변조 데이터 연산부; 전원 전압에 기초하여 기준 전류를 발생하는 정전류 발생부; 클럭 신호, 펄스 폭 변조 클럭 신호, 상기 펄스 폭 변조 데이터 연산부로부터 제공되는 상기 펄스 폭 변조 데이터, 및 상기 정전류 발생부로부터 제공되는 상기 기준 전류에 기초하여 상기 제1 발광 다이오드 칩들에 인가되는 제1 구동 전류들을 발생하는 펄스 폭 변조 데이터 발생부; 상기 시리얼 데이터를 수신하는 데이터 입력 패드; 상기 시리얼 데이터 중에서 상기 제1 프레임 데이터를 제외한 나머지 데이터를 출력하는 데이터 출력 패드; 상기 전원 전압을 수신하는 전원 패드; 상기 클럭 신호를 수신하는 제1 클럭 패드; 상기 펄스 폭 변조 클럭 신호를 수신하는 제2 클럭 패드; 및 상기 제1 발광 다이오드 칩들과 연결되는 접지 패드를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는, 인쇄 회로 기판; 상기 인쇄 회로 기판의 제1 면 상에 배치되는 복수의 LED 패키지들; 및 상기 인쇄 회로 기판의 제1 면과 대향하는 제2 면 상에 배치되고, 상기 복수의 LED 패키지들의 구동을 제어하는 컨트롤러를 포함하고, 상기 복수의 LED 패키지들 각각은, 각각 빛을 방출하는 제1 발광 다이오드 칩들을 포함하는 제1 발광 다이오드 픽셀; 및 상기 제1 발광 다이오드 픽셀의 상기 제1 발광 다이오드 칩들의 하부에 배치되고, 하나의 프레임 구간을 전체적으로 이용하는 액티브 매트릭스(Active Matrix; AM) 방식으로 상기 제1 발광 다이오드 칩들을 구동하는 제1 픽셀 구동 집적 회로를 포함하며, 상기 제1 픽셀 구동 집적 회로는, 상기 제1 발광 다이오드 칩들 각각에 대한 제1 프레임 데이터를 저장하는 제1 저장 영역; 상기 제1 발광 다이오드 칩들 각각에 대한 듀티비 보상 데이터를 저장하는 제2 저장 영역; 상기 제1 저장 영역으로부터 제공되는 상기 제1 프레임 데이터와 상기 제2 저장 영역으로부터 제공되는 상기 듀티비 보상 데이터를 연산하여 펄스 폭 변조 데이터를 생성하는 펄스 폭 데이터 연산부; 및 상기 펄스 폭 변조 데이터를 기초로 발광 듀티비를 조절하는 펄스 폭 변조 데이터 발생부를 포함한다.
예시적인 실시예들에 따르면, 하나의 프레임 구간을 전체적으로 이용하는 액티브 매트릭스(AM) 방식으로 LED 칩들의 구동을 제어함과 동시에, 제2 저장 영역에 저장되는 듀티비 보상 데이터를 사용하여 곱셈 연산 또는 덧셈 연산 중 어느 하나를 통해 구동 전류 인가 시간을 보상하기 위한 연산을 수행함에 의해 LED 칩들의 휘도 편차를 보상할 수 있다. 따라서 낮은 그레이 스케일에서 플리커링 등이 방지되어 LED 디스플레이의 동작의 신뢰성이 제고될 수 있고, 다수 LED 칩 각각의 휘도 편차를 보상함에 따라 디스플레이 장치의 이미지 품질이 향상될 수 있다.
도 1은 예시적인 실시예들에 따른 LED(Light emitting diode) 패키지를 나타내는 사시도이다.
도 2는 도 1의 픽셀 구동 집적 회로를 설명하기 위한 회로도이다.
도 3 내지 도 5 및 도 6a 내지 도 6d는 도 2의 픽셀 구동 집적 회로의 동작을 설명하기 위한 도면들이다.
도 7은 예시적인 실시예들에 따른 픽셀 구동 집적 회로를 설명하기 위한 회로도이다.
도 8은 예시적인 실시예들에 따른 픽셀 구동 집적 회로를 설명하기 위한 회로도이다.
도 9는 예시적인 실시예들에 따른 픽셀 구동 집적 회로를 설명하기 위한 회로도이다.
도 10은 예시적인 실시예들에 따른 픽셀 구동 집적 회로를 설명하기 위한 회로도이다.
도 11은 예시적인 실시예들에 따른 LED 패키지를 나타내는 사시도이다.
도 12는 예시적인 실시예들에 따른 LED 패키지를 나타내는 사시도이다.
도 13은 예시적인 실시예들에 따른 LED 패키지를 나타내는 사시도이다.
도 14는 본 발명의 실시예들에 따른 디스플레이 장치를 설명하기 위한 사시도이다.
도 15는 도 14의 CX1 부분을 확대하여 나타낸 평면도이다.
도 16은 도 14의 디스플레이 장치의 단면도이다.
도 1은 예시적인 실시예들에 따른 LED(Light emitting diode) 패키지(1000)를 나타내는 사시도이다.
도 1을 참조하면, LED(Light emitting diode) 패키지(1000)는 발광 다이오드 픽셀과 픽셀 구동 집적 회로(300)을 포함한다. 상기 발광 다이오드 픽셀은 픽셀 구동 집적 회로(300) 상에 실장된 LED 칩들(200)을 포함하며, 상기 LED 칩들(200)과 픽셀 구동 집적 회로(300)는 패키지 기판(100) 상에 실장된다. 패키지 기판(100) 하부에는 솔더 및 범프 등과 같은 외부 접속 단자(400)가 연결되고, 패키지 기판(100) 상에 LED 칩들(200)과 픽셀 구동 집적 회로(300)을 커버하는 밀봉 부재(500)가 더 형성될 수 있다.
일부 실시예들에 있어서, LED 칩들(200)은 픽셀 구동 집적 회로(300) 상에 배치되는 제1 내지 제3 LED 칩들(210, 220, 230)을 포함할 수 있고, 제1 내지 제3 LED 칩들(210, 220, 230)은 서로 다른 색상의 광을 방출할 수 있다. 예를 들어, 제1 LED 칩(210)은 적색(red) 광을 방출할 수 있고, 제2 LED 칩(220)은 녹색(green) 광을 방출할 수 있으며, 제3 LED 칩(230)은 청색(blue) 광을 방출할 수 있다. 이 경우, LED 패키지(1000)는 풀 컬러(full color)용 RGB 패키지일 수 있다.
일부 실시예들에 있어서, 제1 내지 제3 LED 칩들(210, 220, 230)은 동일한 색상의 광을 방출할 수 있다. 예를 들어, 제1 내지 제3 LED 칩들(210, 220, 230)은 각각 백색(white) 광을 방출하는 백색 LED 칩일 수 있다. 이 경우, LED 패키지(1000)는 비비드 컬러(vivid color)용 멀티 화이트(multi white) 패키지일 수 있다.
다른 일부 실시예들에 있어서, 제1 내지 제3 LED 칩들(210, 220, 230)이 방출하는 광의 색상은 시안(cyan), 옐로우(yellow), 마젠타(magenta) 등과 같은 다양한 색상들 중에서 적어도 하나를 더 포함할 수 있다.
LED 칩들(200)은 픽셀 구동 집적 회로(300)의 상면 상에 배치될 수 있고, 이에 따라 LED 칩들(200)에서 방출되는 광이 픽셀 구동 집적 회로(300)에 의해 가려지지 않을 수 있다.
픽셀 구동 집적 회로(300)는 LED 칩들(200)의 아래에 배치되고, 액티브 매트릭스(Active Matrix; AM) 방식으로 LED 칩들(200)을 구동할 수 있다. 여기서, 액티브 매트릭스는, 평판 디스플레이에서 사용되는 어드레싱 방법의 하나이다. 액티브 매트릭스 방식으로 구동하는 디스플레이 장치에서, 픽셀들 각각은 픽셀의 구동을 위한 저장 요소(예컨대, 커패시터) 및 신호 별로 프로그래밍이 가능한 트랜지스터를 포함한다. 하나의 스캔 라인에 포함된 픽셀들은, 외부 신호에 기초하여 대략 (프레임 시간/스캔 라인 수)의 시간 동안 프로그래밍이 될 수 있다. 또한 상기 픽셀들 각각에 포함된 커패시터로 인해 그 전압이 유지되어, 각 픽셀은 프레임의 나머지 시간 동안 계속 광을 방출할 수 있다. 디스플레이에서 동영상을 표시할 때는 일정한 시간 간격으로 움직임을 잘라내 연속으로 표시하며, 여기에서 한 장면에 해당하는 시간 간격을 프레임 시간이라고 한다.
픽셀 구동 집적 회로(300)는 다중 모드의 펄스 폭 변조(Pulse Width Modulation, 이하 PWM) 방식으로 LED 칩들(200)을 구동할 수 있다. 픽셀 구동 집적 회로(300)는 LED 칩들(200)의 휘도를 제어하기 위해, 하나의 프레임 구간 내에서 LED 칩들(200)을 흐르는 구동 전류의 펄스 폭, 즉 구동 전류의 인가 시간을 조절할 수 있다.
픽셀 구동 집적 회로(300)는 LED 칩들(200) 각각의 휘도 특성을 보상하기 위한 듀티비(duty ratio) 보상 연산을 수행하는 방식으로 LED 칩들(200)을 구동할 수 있다. 예를 들어 상기 듀티비 보상 연산은 제1 모드와 제2 모드 중 하나를 사용하여 수행될 수 있다. 상기 제1 모드는 LED 칩들(200) 각각에 대한 제1 프레임 데이터와 LED 칩들(200) 각각에 대한 듀티비 보상 데이터의 곱셈 연산을 수행하기 위한 모드이며, 상기 제2 모드는 LED 칩들(200) 각각에 대한 제1 프레임 데이터와 LED 칩들(200) 각각에 대한 듀티비 보상 데이터의 덧셈 연산을 수행하기 위한 모드이다.
예시적인 실시예들에서, LED 칩들(200) 각각의 휘도 특성 값에 따라 도출된 듀티비 보상 데이터를 사용하여 제1 모드 또는 제2 모드 중 어느 하나를 사용하여 듀티비 보상 연산이 수행될 수 있다. 예를 들어, LED 칩들(200) 중 어느 하나가 타겟 휘도에 비하여 낮은 휘도를 나타내는 경우, 상기 듀티비 보상 데이터는 제1 모드(즉 곱셈 연산)를 위한 듀티비 보상 정보를 포함할 수 있다. LED 칩들(200) 중 어느 하나가 낮은 그레이 스케일에서 낮은 휘도를 나타내거나 플리커링 등의 점등 이상을 나타내는 경우, 상기 듀티비 보상 데이터는 제2 모드(즉 덧셈 연산)를 위한 듀티비 보상 정보를 포함할 수 있다. LED 칩들(200)의 휘도 특성 값에 따라 듀티비 보상 데이터를 도출하는 방법은 이후 도 6a 내지 도 6d를 참조로 상세하게 설명될 것이다.
예시적인 실시예들에서, 제1 내지 제3 LED 칩들(210, 220, 230) 모두에 제1 모드를 사용하여 듀티비 보상 연산이 수행될 수 있다. 다른 실시예들에서, 제1 및 제2 LED 칩들(210, 220)은 제1 모드를 사용하여 듀티비 보상 연산이 수행되고 제3 LED 칩(230)은 제2 모드를 사용하여 듀티비 보상 연산이 수행될 수 있다. 또 다른 실시예들에서, 제1 및 제3 LED 칩들(210, 230)은 제1 모드를 사용하여 듀티비 보상 연산이 수행되고 제2 LED 칩(220)은 제2 모드를 사용하여 듀티비 보상 연산이 수행될 수 있다. 픽셀 구동 집적 회로(300)의 듀티비 보상 연산에 의한 구동 방식은 아래 도 3 내지 도 5 및 도 6a 내지 도 6d에서 상세하게 설명하도록 한다.
픽셀 구동 집적 회로(300)는 패키지 기판(100) 상에서 패키지 기판(100)과 전기적으로 연결될 수 있다. 예를 들어, 픽셀 구동 집적 회로(300) 내에 TSV(Through Silicon Via)를 포함하는 다양한 배선 구조가 형성될 수 있다. 픽셀 구동 집적 회로(300)는 솔더, 도전성 범프 등과 같은 연결 단자를 통해 패키지 기판(100)과 전기적으로 연결되도록 구성될 수 있다. 픽셀 구동 집적 회로(300)는 패키지 기판(100)과 픽셀 구동 집적 회로(300) 사이의 연결을 위한 복수의 패드들을 포함할 수 있다. 상기 복수의 패드들은 픽셀 구동 집적 회로(300)의 하면에 형성되어 도 1에 도시되지 않는다. 복수의 패드들은 데이터 입력 패드(311, 도 2 참조), 데이터 출력 패드(312, 도 2 참조), 전원 패드(313, 도 2 참조), 클럭 패드(314, 315, 도 2 참조), 및 접지 패드(316, 도 2 참조)를 포함할 수 있다.
도 1의 실시예에서, LED 칩들(200)은 플립 칩(flip chip)의 형태로 구현될 수 있다. 구체적으로, LED 칩들(200)과 픽셀 구동 집적 회로(300)는 적어도 하나의 전극을 통해 연결될 수 있다. 또한, LED 칩들(200) 하부의 픽셀 구동 집적 회로(300)는 LED 칩들(200)과의 전기적인 연결을 위한 적어도 하나의 패드를 포함할 수 있다. LED 칩들(200)과 픽셀 구동 집적 회로(300)는 공융 금속(eutectic metal), 페이스트(paste), 솔더(solder) 등의 도전성 접착 물질에 의해 전기적으로 연결될 수 있다.
LED 칩들(200) 및 픽셀 구동 집적 회로(300)는 패키지 기판(100) 상에 실장되며, 패키지 기판(100) 및 외부의 인쇄 회로 기판(Printed Circuit Board; PCB)(1300, 도 16 참조)을 통해 외부의 컨트롤러(1400, 도 16 참조)와 통신할 수 있다.
패키지 기판(100)은 픽셀 구동 집적 회로(300)와 전기적 연결을 위한 복수의 패드들을 포함할 수 있다. 상기 패키지 기판(100)의 복수의 패드는 데이터 입력 패드, 클럭 패드, 전원 패드, 데이터 출력 패드, 및 접지 패드를 포함할 수 있고, 패키지 기판(100)과 픽셀 구동 집적 회로(300)의 사이에 배치되어 노출되지 않는다. 픽셀 구동 집적 회로(300)와 패키지 기판(100) 사이에 이들을 서로 고정하기 위한 에폭시(epoxy), 실리콘(silicone), 아크릴레이트(acrylate), 페이스트(paste) 등의 접착 부재가 개재될 수도 있다.
LED 칩들(200) 및 픽셀 구동 집적 회로(300)는 투광성의 밀봉 부재(500)에 의해 패키지 기판(100) 상에 고정될 수 있다. 밀봉 부재(500)는 에폭시 레진(epoxy resin), 실리콘 레진(silicone resin) 등을 포함할 수 있다. 밀봉 부재(500)는 용융 실리카(fused silica), 카본 블랙(carbon black) 등의 필러(filler)를 더 포함할 수 있다.
예시적인 실시예들에 따르면, 픽셀 구동 집적 회로(300)가 제1 내지 제3 LED 칩들(210, 220, 230) 각각의 휘도 특성값에 기초하여 곱셈 연산 또는 덧셈 연산을 통해 듀티비 보상 연산을 수행할 수 있다. 이에 따라 제1 내지 제3 LED 칩들(210, 220, 230)이 서로 다른 휘도 특성값을 갖더라도 LED 패키지(1000)로부터 균일한 휘도의 빛이 방출될 수 있다. 다시 말하면, LED 칩들(200)의 비닝(binning) 관점에서 상대적으로 큰 휘도 편차를 갖는 큰 LED 칩들(200)을 사용하여 LED 패키지(1000)를 제조하더라도 LED 패키지(1000)가 우수한 품질의(또는 균일한 휘도의) 빛을 방출할 수 있으므로, LED 패키지(1000)의 제조 비용이 절감될 수 있다. 또한 LED 패키지(1000)는 그레이 스케일에서 휘도 편차가 보상되어 디스플레이되는 이미지의 품질이 향상될 뿐만 아니라 낮은 그레이 스케일에서 플리커링 등이 방지되어 LED 패키지(1000)를 사용하는 디스플레이 장치의 동작의 신뢰성이 제고될 수 있다.
도 2는 도 1의 픽셀 구동 집적 회로(300)를 설명하기 위한 회로도이다.
도 2를 참조하면, 픽셀 구동 집적 회로(300)는 복수의 패드들(311~316), 디시리얼라이저(320), 제1 저장 영역(330), 제2 저장 영역(340), 펄스 폭 변조(PWM) 데이터 연산부(350), 정전류 발생부(360), 펄스 폭 변조(PWM) 데이터 발생부(370)를 포함한다.
디시리얼라이저(320)는 데이터 입력 패드(311)를 통해 외부의 컨트롤러(1400, 도 16 참조)로부터 시리얼 데이터(SDAT)를 수신하고, 시리얼 데이터(SDAT)에서 LED 칩들(200)에 대한 제1 프레임 데이터를 추출 및 저장하며, 상기 프레임 데이터를 분배하여 출력할 수 있다.
일부 실시예들에 있어서, 상기 제1 프레임 데이터는 LED 칩들(200)에 대한 프레임 데이터들(DFR1, DFR2, DFR3)과 PWM 데이터 발생부(370)를 제어하기 위한 제어 데이터(CONT)를 포함할 수 있다. 제어 데이터(CONT)는 커맨드(command) 및 클럭 매치(clock match) 데이터를 포함할 수 있다. 예를 들어, 프레임 데이터들(DFR1, DFR2, DFR3)은 영상 신호의 계조 데이터를 포함하며, 특정 픽셀의 의도치 않은 저효율(low efficiency) 및 파장 쉬프트(wavelength shift) 등에 대응하기 위한 추가 계조 데이터를 더 포함할 수 있다.
디시리얼라이저(320)는 시리얼 데이터(SDAT) 중에서 해당 픽셀 구동 집적 회로(300)에 대응되는 프레임 데이터를 제외한 나머지 시리얼 데이터(SDAT')를 별도의 처리 없이 그대로 출력할 수 있다. 상기 시리얼 데이터(SDAT')는 데이터 출력 패드(312)를 통해 출력되어 후속하는 LED 패키지(예를 들어, 다음 스캔 라인의 LED 패키지)에 제공될 수 있다. 디스플레이 장치(2000, 도 14 참조) 내에서 복수의 LED 패키지들이 직렬 연결되며, 하나의 프레임 구간에 대한 시리얼 데이터(SDAT)는 복수개의 LED 패키지들의 프레임 데이터들을 포함할 수 있다.
예컨대, 첫 번째 스캔 라인의 LED 패키지는 자기 자신에 대한 프레임 데이터만을 획득하고 나머지 데이터를 두 번째 스캔 라인의 LED 패키지로 출력하고, 두번째 스캔 라인의 LED 패키지 역시 자기 자신에 대한 프레임 데이터만을 획득하고 나머지 데이터를 세번째 스캔 라인의 LED 패키지로 출력할 수 있다. 이와 같은 방식으로 첫 번째 스캔 라인부터 마지막 스캔 라인의 LED 패키지들 각각이 자기 자신에 대한 프레임 데이터를 획득할 수 있다.
제1 저장 영역(330)은 제1 내지 제3 LED 칩들(210, 220, 230) 각각의 구동을 위한 데이터인 프레임 데이터들(DFR1, DFR2, DFR3)을 저장할 수 있다. 제1 저장 영역(330)은 디시리얼라이저(320)로부터 제공되는 프레임 데이터들(DFR1, DFR2, DFR3)을 저장하고, 이를 PWM 데이터 연산부(350)로 출력할 수 있다.
예시적인 실시예들에서, 제1 저장 영역(330)는 래치(latch), 레지스터(register), 버퍼(buffer) 등의 형태로 구현될 수도 있고, SRAM(static random access memory), DRAM(dynamic random access memory) 등과 같은 휘발성 메모리, 및/또는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), PRAM(phase change random access memory), RRAM(resistance random access memory), NFGM(nano floating gate memory), PoRAM(polymer random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory) 등과 같은 비휘발성 메모리 중 적어도 하나를 포함하여 구현될 수도 있다.
제2 저장 영역(340)은 제1 내지 제3 LED 칩들(210, 220, 230) 각각의 듀티비 보상 계수를 포함하는 듀티비 보상 데이터들(DCC1, DCC2, DCC3)을 저장하고, 이를 PWM 데이터 연산부(350)로 출력할 수 있다. 듀티비 보상 데이터들(DCC1, DCC2, DCC3)은 제1 내지 제3 LED 칩들(210, 220, 230) 각각의 휘도 특성값에 기초하여 도출된 듀티비 보상 계수(a1, a2, a3)(도 4 참조)를 포함할 수 있다. 또한, 듀티비 보상 데이터(DCC1, DCC2, DCC3)는 제1 내지 제3 LED 칩들(210, 220, 230) 각각의 휘도 특성값에 기초하여 도출된 듀티비 보상 연산의 방식(즉, 제1 모드 또는 제2 모드)을 결정하기 위한 정보를 포함할 수 있다.
예시적인 실시예들에서, 제2 저장 영역(340)는 래치, 레지스터, 버퍼 등의 형태로 구현될 수도 있고, SRAM, DRAM 등과 같은 휘발성 메모리, 및/또는 EEPROM, 플래시 메모리, PRAM, RRAM, NFGM, PoRAM, MRAM, FRAM 등과 같은 비휘발성 메모리 중 적어도 하나를 포함하여 구현될 수도 있다.
PWM 데이터 연산부(350)는 제1 저장 영역(330)으로부터 제공되는 프레임 데이터들(DFR1, DFR2, DFR3)과 제2 저장 영역(340)으로부터 제공되는 듀티비 보상 데이터들(DCC1, DCC2, DCC3)을 기초로 듀티비 보상 연산을 수행하여 펄스 폭 변조 데이터들(DCP1, DCP2, DCP3)을 도출할 수 있고, 펄스 폭 변조 데이터들(DCP1, DCP2, DCP3)을 PWM 데이터 발생부(370)로 출력할 수 있다.
예시적인 실시예들에서, PWM 데이터 연산부(350)는 제1 연산부(352)와 제2 연산부(354)를 포함할 수 있다. 펄스 폭 변조 데이터 연산부(350)는 제1 모드 및 제2 모드 중 어느 하나를 사용하여 듀티비 보상 연산을 수행할 수 있다. 상기 제1 모드는 제1 저장 영역(330)으로부터 제공되는 프레임 데이터들(DFR1, DFR2, DFR3)과 제2 저장 영역(340)으로부터 제공되는 듀티비 보상 데이터들(DCC1, DCC2, DCC3)을 곱셈 연산하는 연산 모드일 수 있다. 상기 제1 모드는 제1 연산부(352)에 의해 수행될 수 있고, 제1 연산부(352)는 곱셈 연산을 위한 쉬프터(shift) 등을 포함할 수 있다. 상기 제2 모드는 제1 저장 영역(330)으로부터 제공되는 프레임 데이터들(DFR1, DFR2, DFR3)과 제2 저장 영역(340)으로부터 제공되는 듀티비 보상 데이터들(DCC1, DCC2, DCC3)을 덧셈 연산하는 연산 모드일 수 있다. 상기 제2 모드는 제2 연산부(354)에 의해 수행될 수 있고, 제2 연산부(354)는 덧셈 연산을 위한 가산기(adder) 등을 포함할 수 있다.
예를 들어, 제2 저장 영역(340)으로부터 PWM 데이터 연산부(350)로 제공되는 듀티비 보상 데이터들(DCC1, DCC2, DCC3)은 k 비트(k는 4 이상인 자연수)의 데이터를 포함할 수 있다. 듀티비 보상 데이터들(DCC1, DCC2, DCC3)은 제1 모드 및 제2 모드 중 어느 하나를 선택하기 위한 1 비트의 데이터와, LED 칩들(200)의 휘도 특성값에 기초한 듀티비 보상 계수를 포함하는 k-1 비트의 데이터를 포함할 수 있다. 여기에서, 제1 모드 및 제2 모드 중 어느 하나를 선택하기 위한 1 비트의 데이터를 모드 선택 비트(MDS)(도 4 참조)라고 지칭할 수 있다.
예를 들어, 제1 LED 칩(210)을 위한 듀티비 보상 데이터(DCC1)는 제1 모드를 사용하여 듀티비 보상 연산을 수행하기 위한 모드 선택 비트(MDS)(예를 들어, "0"의 데이터)를 포함하고, 이러한 경우에 PWM 데이터 연산부(350)의 제1 연산부(352)는 제1 저장 영역(330)으로부터 제공되는 프레임 데이터(DFR1)와 제2 저장 영역(340)으로부터 제공되는 듀티비 보상 데이터(DCC1)를 곱셈 연산하고, 곱셈 연산에 의해 얻어진 펄스 폭 변조 데이터(DCP1)를 PWM 데이터 발생부(370)로 출력할 수 있다.
예를 들어, 제2 LED 칩(220)을 위한 듀티비 보상 데이터(DCC2)는 제2 모드를 사용하여 듀티비 보상 연산을 수행하기 위한 모드 선택 비트(MDS)(예를 들어, "1"의 데이터)를 포함하고, 이러한 경우에 PWM 데이터 연산부(350)의 제2 연산부(354)는 제1 저장 영역(330)으로부터 제공되는 프레임 데이터(DFR2)와 제2 저장 영역(340)으로부터 제공되는 듀티비 보상 데이터(DCC2)를 덧셈 연산하고, 덧셈 연산에 의해 얻어진 펄스 폭 변조 데이터(DCP2)를 PWM 데이터 발생부(370)로 출력할 수 있다.
정전류 발생부(360)는 전원 패드(313)를 통해 전원 전압(VDD)을 수신하며, 전원 전압(VDD)에 기초하여 기준 전류를 발생할 수 있다. 예를 들어, 정전류 발생부(360)는 전류 미러(current mirror)를 포함하여 구현될 수 있다.
PWM 데이터 발생부(370)는 제1 클럭 패드(314)를 통해 수신되는 클럭 신호(CLK), 제2 클럭 패드(315)를 통해 수신되는 펄스 폭 변조 클럭 신호(PCLK), 디시리얼라이저(320)로부터 제공되는 제어 데이터(CONT) 및 PWM 데이터 연산부(350)로부터 제공되는 펄스 폭 변조 데이터(DCP1, DCP2, DCP3), 및 정전류 발생부(360)로부터 제공되는 기준 전류에 기초하여, LED 칩들(210, 220, 230)에 인가되는 구동 전류들(DI1, DI2, DI3)을 발생할 수 있다.
구동 전류들(DI1, DI2, DI3)은 상기 펄스 폭 변조 방식에 기초하여 발생될 수 있다. 예를 들어, 펄스 폭 변조 데이터(DCP1)에 기초하여 LED 칩(210)에 인가되는 구동 전류(DI1)의 펄스 폭(예를 들어, 구동 전류(DI1)의 인가 시간)이 조절되고, 펄스 폭 변조 데이터(DCP2)에 기초하여 LED 칩(220)에 인가되는 구동 전류(DI2)의 펄스 폭이 조절되며, 펄스 폭 변조 데이터(DCP3)에 기초하여 LED 칩(230)에 인가되는 구동 전류(DI3)의 펄스 폭이 조절될 수 있다.
예를 들어, PWM 데이터 발생부(370)를 구동하기 위한 클럭 신호(CLK)는 제1 주파수를 가지고, 상기 펄스 폭 변조를 위한 PWM 클럭 신호(PCLK)는 구동 전류들(DI1, DI2, DI3)의 펄스 폭을 정밀하게 조절할 수 있도록 상기 제1 주파수보다 높은 제2 주파수를 가질 수 있다.
일부 실시예들에 있어서, 제1 내지 제3 LED 칩들(210, 220, 230)의 단위 발광 시간은 PWM 클럭 신호(PCLK)의 주기 이상일 수 있다. 일부 실시예들에 있어서, 제1 내지 제3 LED 칩들(210, 220, 230)의 단위 발광 시간은 PWM 클럭 신호(PCLK)의 주기의 N배(N은 2 이상의 정수)일 수 있다.
제1 내지 제3 LED 칩들(210, 220, 230)은 PWM 데이터 발생부(370)로부터 구동 전류들(DI1, DI2, DI3)을 수신하는 애노드 전극 및 그라운드 전위(GND)를 제공하는 접지 패드(316)와 연결되는 캐소드 전극을 각각 포함할 수 있다.
도 3 내지 도 5 및 도 6a 내지 도 6d는 도 2의 픽셀 구동 집적 회로의 동작을 설명하기 위한 도면들이다.
도 3은 픽셀 구동 집적 회로(300)의 하나의 프레임 구간에서의 제1 저장 영역(330)에 저장된 데이터(D_STG1), 제2 저장 영역(340)에 저장된 데이터(D_STG2)와 PWM 데이터 발생부(370)에 저장된 데이터(D_PDG)를 나타내는 타이밍도이다.
도 3을 참조하면, 픽셀 구동 집적 회로(300)는 하나의 프레임 구간을 전체적으로 이용하는 액티브 매트릭스 방식으로 LED 칩들(210, 220, 230)을 구동할 수 있다. 픽셀 구동 집적 회로(300)는 순서대로 연결되는 제1 프레임 구간(FR1), 제2 프레임 구간(FR2), 및 제3 프레임 구간(FR3)에서 제1 저장 영역(330)에 저장된 데이터(D_STG1) 및 제2 저장 영역(340)에 저장된 데이터(D_STG2)에 기초하여 듀티비 보상 연산을 수행함으로써 펄스 폭 변조 데이터 발생부에 저장된 데이터(D_PDG)를 도출하도록 구동된다.
예를 들어, 제1 내지 제3 프레임 구간(FR1, FR2, FR3) 각각은 초기 구간(FRI), 발광 구간(FRE), 리셋 구간(FRS)을 포함할 수 있다.
제1 프레임 구간(FR1)에서, 발광 구간(FRE) 동안에 픽셀 구동 집적 회로(300)는 제1 프레임 데이터(D_FR1)를 수신 및 분배하고, 제1 저장 영역(330)은 제1 프레임 데이터(D_FR1)를 저장할 수 있다. 또한 발광 구간(FRE) 동안에 제2 저장 영역(340)은 제1 내지 제3 LED 칩들(210, 220, 230) 각각에 대한 듀티비 보상 데이터(DCC_FR1)를 저장할 수 있다. 제1 프레임 구간(FR1)에서, PWM 데이터 발생부(370)는 구동 전류를 발생하지 않으며, 따라서 제1 내지 제3 LED 칩들(210, 220, 230)은 발광하지 않을 수 있다.
제1 프레임 구간(FR1) 이후의 제2 프레임 구간(FR2)에서, 초기 구간(FRI) 동안에 제1 저장 영역(330)에 저장되어 있는 제1 프레임 데이터(D_FR1)가 PWM 데이터 연산부(350)에 제공되고, 제2 저장 영역(340)에 저장되어 있는 듀티비 보상 데이터(DCC_FR1)가 PWM 데이터 연산부(350)에 제공된다. PWM 데이터 연산부(350)는 제1 프레임 데이터(D_FR1)와 듀티비 보상 데이터(DCC_FR1)에 기초하여 듀티비 보상 연산을 수행하고(예를 들어, 제1 연산부(352)가 곱셈 연산을 수행하거나 제2 연산부(354)가 덧셈 연산을 수행함에 의해), PWM 데이터 발생부(370)는 듀티비 보상 연산이 수행된 결과에 기초하여 구동 전류(DI_FR1)를 발생한다. 제2 프레임 구간(FR2)의 발광 구간(FRE) 동안에 구동 전류(DI_FR1)에 기초하여 제1 내지 제3 LED 칩들(210, 220, 230)이 발광할 수 있다.
제2 프레임 구간(FR2)에서, 발광 구간(FRE) 동안에 픽셀 구동 집적 회로(300)는 제2 프레임 데이터(D_FR2)를 수신 및 분배하고, 제1 저장 영역(330)은 제2 프레임 데이터(D_FR2)를 저장할 수 있다. 제2 프레임 구간(FR2) 이후의 제3 프레임 구간(FR3)에서, 초기 구간(FRI) 동안에 펄스 폭 변조 데이터 연산부(350)는 제1 저장 영역(330)에 저장되어 있는 제2 프레임 데이터(D_FR2)와 제2 저장 영역(340)에 저장되어 있는 듀티비 보상 데이터(DCC_FR2)에 기초하여 듀티비 보상 연산을 수행하고(예를 들어, 제1 연산부(352)가 곱셈 연산을 수행하거나 제2 연산부(354)가 덧셈 연산을 수행함에 의해), PWM 데이터 발생부(370)는 듀티비 보상 연산이 수행된 결과에 기초하여 구동 전류(DI_FR2)를 발생한다. 제3 프레임 구간(FR3)의 발광 구간(FRE) 동안에 구동 전류(DI_FR2)에 기초하여 제1 내지 제3 LED 칩들(210, 220, 230)이 발광할 수 있다. 마찬가지로, 제3 프레임 구간(FR3)의 발광 구간(FRE) 동안에 픽셀 구동 집적 회로(300)는 제3 프레임 데이터(D_FR3)를 수신 및 분배하고, 제1 저장 영역(330)은 제3 프레임 데이터(D_FR3)를 저장할 수 있고, 제2 저장 영역(340)은 듀티비 보상 데이터(DCC_FR3)를 저장할 수 있다.
도 4는 듀티비 보상 데이터들(DCC1, DCC2, DCC3)의 구성을 나타내는 개략도이다.
도 4를 참조하면, 제2 저장 영역(340)으로부터 PWM 데이터 연산부(350)로 제공되는 듀티비 보상 데이터들(DCC1, DCC2, DCC3)은 k 비트(k는 4 이상인 자연수)의 데이터를 포함할 수 있다. 듀티비 보상 데이터들(DCC1, DCC2, DCC3)은 제1 모드 및 제2 모드 중 어느 하나를 선택하기 위한 1 비트의 데이터와, LED 칩들(200)의 휘도 특성값에 기초한 듀티비 보상 계수를 포함하는 k-1 비트의 데이터를 포함할 수 있다. 여기에서, 제1 모드 및 제2 모드 중 어느 하나를 선택하기 위한 1 비트의 데이터를 모드 선택 비트(MDS)라고 지칭할 수 있다.
도 4에 도시된 것과 같이, 듀티비 보상 데이터들(DCC1, DCC2, DCC3)이 5 비트의 데이터를 포함할 때, 듀티비 보상 데이터들(DCC1, DCC2, DCC3) 각각은 1 비트의 모드 선택 비트(MDS)와 듀티비 보상 계수(a1, a2, a3)에 대응되는 4 비트의 데이터를 포함할 수 있다. 그러나 모드 선택 비트(MDS)의 비트 수는 도 4에 예시한 바에 한정되는 것은 아니며, 모드 선택 비트(MDS)는 2 비트 이상으로 구현될 수도 있다.
도 5는 LED 칩들(210, 220, 230)에 인가되는 구동 전류(DI1, DI2, DI3)를 개략적으로 나타내는 타이밍도이다.
도 5를 참조하면, 제1 LED 칩(210)에 인가되는 구동 전류(DI1)는 제1 크기(I1) 및 제1 펄스 폭(W1F)을 가지며, 제2 LED 칩(220)에 인가되는 구동 전류(DI2)는 제2 크기(I2) 및 제2 펄스 폭(W2F)을 가지며, 제3 LED 칩(230)에 인가되는 구동 전류(DI3)는 제3 크기(I3) 및 제3 펄스 폭(W3F)을 가질 수 있다. 구동 전류의 폭이 증가할수록 LED 칩들(200)이 높은 계조(또는 휘도)로 발광할 수 있다.
제1 LED 칩(210)에 인가되는 구동 전류(DI1)는 제1 크기(I1) 및 제1 펄스 폭(W1F)을 가지며, 이에 따라 제1 펄스 폭(W1F)에 대응하는 제1 시간만큼 제1 LED 칩(210)이 발광될 수 있다. 예를 들어, 제1 펄스 폭(W1F)은 제1 입력 펄스 폭(W1I)에 제1 듀티비 보상 계수(a1)를 곱셈 연산함에 의해 도출된 펄스 폭(또는 인가 시간)일 수 있다. 예를 들어, 제1 저장 영역(330)에 저장된 제1 프레임 데이터(DFR1)는 제1 입력 펄스 폭(W1I)에 대한 정보를 포함하고, 제2 저장 영역(340)에 저장된 듀티비 보상 데이터(DCC1)는 제1 듀티비 보상 계수(a1)에 대한 정보와 곱셈 연산에 대한 정보를 포함할 수 있다. 제1 LED 칩(210)이 타겟 휘도보다 낮은 휘도 특성을 나타낼 때 제1 듀티비 보상 계수(a1)는 1보다 큰 값을 가질 수 있다. 이에 따라 제1 LED 칩(210)의 제1 입력 펄스 폭(W1I)과 제1 듀티비 보상 계수(a1)를 곱셈 연산함에 따라 얻어진 제1 펄스 폭(W1F)에 대응하는 제1 시간만큼 제1 LED 칩(210)이 발광될 수 있고, 제1 LED 칩(210)은 타겟 휘도에 대응되는(또는 타겟 휘도와 유사한) 휘도를 나타낼 수 있다.
이와 유사하게, 제2 LED 칩(220)에 인가되는 구동 전류(DI2)는 제2 크기(I2) 및 제2 펄스 폭(W2F)을 가지며, 이에 따라 제2 펄스 폭(W2F)에 대응하는 제2 시간만큼 제2 LED 칩(220)이 발광될 수 있다. 예를 들어, 제2 펄스 폭(W2F)은 제2 입력 펄스 폭(W2I)에 제2 듀티비 보상 계수(a2)를 덧셈 연산함에 의해 도출된 펄스 폭(또는 인가 시간)일 수 있다. 예를 들어, 제1 저장 영역(330)에 저장된 제1 프레임 데이터(DFR2)는 제2 입력 펄스 폭(W2I)에 대한 정보를 포함하고, 제2 저장 영역(340)에 저장된 듀티비 보상 데이터(DCC2)는 제2 듀티비 보상 계수(a2)에 대한 정보와 덧셈 연산에 대한 정보를 포함할 수 있다. 저계도에서 제2 LED 칩(220)이 점멸 불안을 나타내는 등 플리커 현상이 발생할 때, 제2 LED 칩(220)은 제2 듀티비 보상 계수(a2)와 덧셈 연산에 의한 듀티비 보상이 수행되도록 구성될 수 있다. 이에 따라 제2 LED 칩(220)의 제2 입력 펄스 폭(W2I)과 제2 듀티비 보상 계수(a2)를 덧셈 연산함에 따라 얻어진 제2 펄스 폭(W2F)에 대응하는 제2 시간만큼 제2 LED 칩(220)이 발광될 수 있고, 제2 LED 칩(220)은 타겟 휘도에 대응되는(또는 타겟 휘도와 유사한) 휘도를 나타내는 한편 저계도에서의 점멸 불안이 방지될 수 있다.
이와 유사하게, 제3 LED 칩(220)에 인가되는 구동 전류(DI3)는 제3 크기(I3) 및 제3 펄스 폭(W3F)을 가지며, 이에 따라 제3 펄스 폭(W3F)에 대응하는 제3 시간만큼 제3 LED 칩(230)이 발광될 수 있다. 예를 들어, 제3 펄스 폭(W3F)은 제3 입력 펄스 폭(W3I)에 제3 듀티비 보상 계수(a3)를 곱셈 연산함에 의해 도출된 펄스 폭(또는 인가 시간)일 수 있다. 예를 들어, 제1 저장 영역(330)에 저장된 제1 프레임 데이터(DFR3)는 제3 입력 펄스 폭(W3I)에 대한 정보를 포함하고, 제2 저장 영역(340)에 저장된 듀티비 보상 데이터(DCC3)는 제3 듀티비 보상 계수(a3)에 대한 정보와 곱셈 연산에 대한 정보를 포함할 수 있다. 제3 LED 칩(230)이 타겟 휘도보다 높은 휘도 특성을 나타낼 때 제3 듀티비 보상 계수(a3)는 1보다 작은 값을 가질 수 있다. 이에 따라 제3 LED 칩(230)의 제3 입력 펄스 폭(W3I)과 제3 듀티비 보상 계수(a3)를 곱셈 연산함에 따라 얻어진 제3 펄스 폭(W3F)에 대응하는 제3 시간만큼 제3 LED 칩(230)이 발광될 수 있고, 제3 LED 칩(230)은 타겟 휘도에 대응되는(또는 타겟 휘도와 유사한) 휘도를 나타낼 수 있다.
예시적인 실시예들에서, 제1 크기(I1), 제2 크기(I2) 및 제3 크기(I3)는 동일할 수 있다. 공정 산포, 방출하는 빛의 파장 차이 등에 의해, LED 칩들(210, 220, 230)은 순방향 전압(Vf) 및 전류에 따른 휘도 특성이 서로 다르며, 파장 쉬프트 또한 서로 다를 수 있다. 따라서, 전류의 크기를 제어하여 계조를 조절하는 펄스 진폭 변조 방식은 적용이 어려우며, 전류의 크기를 고정한 상태에서 발광 시간을 제어하여 계조를 조절하는 펄스 폭 변조 방식을 적용하는 경우에 입력 전류에 따른 파장 쉬프트나 낮은 전류에서의 산포 및 저효율 등의 문제를 피하고 발광 효율이 향상될 수 있다. 그러나 본 발명의 기술적 사상이 이에 한정되는 것은 아니고, 다른 실시예들에서 픽셀 구동 집적 회로(300)가 전류 조절기(도시 생략)를 더 포함하여 제1 크기(I1), 제2 크기(I2) 및 제3 크기(I3) 중 적어도 하나가 다른 값을 갖도록 구성될 수도 있다.
도 6a는 예시적인 실시예들에 따른 듀티비 보상 데이터의 결정 방법을 나타내는 플로우차트이다. 도 6b는 도 6a의 곱셈 연산 방식을 설명하기 위한 개략적인 그래프이다. 도 6c는 도 6a의 덧셈 연산 방식을 설명하기 위한 개략적인 그래프이다. 도 6d는 도 6a의 각각의 단계에서 얻어진 듀티비 보상 데이터를 나타내는 개략도이다. 구체적으로, 도 6a 내지 도 6d에서는 픽셀 구동 집적 회로(300)의 제2 저장 영역(340)에 저장되는 LED 칩들(210, 220, 230) 각각의 듀티비 보상 데이터들(DCC1, DCC2, DCC3)을 생성하기 위한 예시적인 듀티비 보상 데이터의 결정 방법이 개략적으로 도시된다.
도 6a 내지 도 6d를 참조하면, LED 칩들(200)이 초기 듀티비로 턴온될 수 있다(S110 단계).
LED 칩들(200)으로부터 발광되는 빛의 휘도를 측정할 수 있다(S120 단계). LED 칩들(200)의 측정 휘도(LMk0)가 얻어질 수 있다. 예를 들어, 제1 내지 제3 LED 칩들(210, 220, 230) 각각의 측정 휘도(LM10, LM20, LM30)가 얻어질 수 있다.
예시적인 실시예들에서, 도 6b에 도시된 것과 같이, LED 칩들(200)에 인가되는 구동 전류의 펄스 폭(또는 구동 전류의 인가 시간)의 스윕(sweep) 방식에 의해 LED 칩들(200) 각각의 측정 휘도(LMk0)가 얻어질 수 있다. 예를 들어, LED 칩들(200)에 인가되는 구동 전류의 펄스 폭(또는 인가 시간)을 점진적으로 증가시키고, 각각의 펄스 폭에서의 발광 강도를 측정할 수 있다.
LED 칩들(200)의 측정 휘도(LMk0)에 대한 타겟 휘도(LMT)의 비율에 기초하여 듀티비 곱셈 보상 계수(axk)를 연산할 수 있다(S130 단계). 예를 들어 제1 내지 제3 LED 칩들(210, 220, 230) 각각의 측정 휘도(LM10, LM20, LM30)에 대한 타겟 휘도(LMT)의 비율에 기초하여 제1 내지 제3 듀티비 보상 계수(ax1, ax2, ax3)를 연산할 수 있다.
예시적인 실시예들에서, LED 칩들(200)에 인가되는 구동 전류의 펄스 폭 스윕 방식을 사용하여 휘도가 측정될 때, 듀티비 곱셈 보상 계수(axk)는 다음의 수식을 사용하여 계산될 수 있다.
axk = S_LMT / S_LMk0 -(1)
(여기에서, axk는 k번째 LED 칩의 듀티비 곱셈 보상 계수, S_LMk0는 k번째 LED 칩의 펄스 폭에 대한 측정 휘도의 기울기, S_LMT는 펄스 폭에 대한 타겟 휘도의 기울기이다)
예를 들어, LED 칩(200)의 측정 휘도(LMk0)의 기울기(S_LMk0)가 타겟 휘도(LMT)의 기울기(S_LMT)보다 더 작을 때, 듀티비 곱셈 보상 계수(axk)는 1보다 큰 값을 가질 수 있다. LED 칩(200)의 측정 휘도(LMk0)의 기울기(S_LMk0)가 타겟 휘도(LMT)의 기울기(S_LMT)보다 더 클 때, 듀티비 곱셈 보상 계수(axk)는 1보다 작은 값을 가질 수 있다.
도 5의 타이밍도에 도시된 예시에 따르면, 제1 LED 칩(210)의 측정 휘도(LM10)의 기울기(S_LMk0)가 타겟 휘도(LMT)의 기울기(S_LMT)보다 더 작고, 제1 듀티비 곱셈 보상 계수(ax1)는 1보다 큰 값을 가질 수 있다. 제2 LED 칩(220)의 측정 휘도(LM20)의 기울기(S_LMk0)가 타겟 휘도(LMT)의 기울기(S_LMT)보다 더 작고, 제2 듀티비 곱셈 보상 계수(ax2)는 1보다 큰 값을 가질 수 있다. 또한 제3 LED 칩(230)의 측정 휘도(LM30)의 기울기(S_LMk0)가 타겟 휘도(LMT)의 기울기(S_LMT)보다 더 크고, 제3 듀티비 곱셈 보상 계수(ax3)는 1보다 작은 값을 가질 수 있다.
LED 칩들(200)이 보상 듀티비로 턴온될 수 있다(S140 단계). 보상 듀티비는 초기 듀티비와 듀티비 곱셈 보상 계수(axk)의 곱셈 연산에 의해 얻어진 값일 수 있다. 예를 들어 듀티비 곱셈 보상 계수(axk)가 1보다 더 클 때 보상 듀티비는 초기 듀티비보다 더 클 수 있고, 듀티비 곱셈 보상 계수(axk)가 1보다 더 작을 때 보상 듀티비는 초기 듀티비보다 더 작을 수 있다.
LED 칩들(200)로부터 발광되는 빛의 휘도를 측정할 수 있고, LED 칩들(200)의 제1 측정 휘도(LMk1)가 얻어질 수 있다(S150 단계). 예를 들어, 제1 내지 제3 LED 칩들(210, 220, 230) 각각의 제1 측정 휘도(LM11, LM21, LM31)가 얻어질 수 있다.
LED 칩들(200)의 제1 측정 휘도(LMk1)와 타겟 휘도(LMT) 사이의 휘도 차이와 휘도 편차 기준값(LMS)을 비교할 수 있다(S160 단계). 예시적인 실시예들에서, 휘도 편차 기준값(LMS)은 타겟 휘도(LMT)의 약 10% 이하, 약 5% 이하, 약 3% 이하, 약 2% 이하, 또는 약 1% 이하를 포함할 수 있으나, 이에 한정되는 것은 아니며 휘도 편차 기준값(LMS)은 LED 패키지(1000)가 포함되는 어플리케이션에 요구되는 특성에 따라 달라질 수 있다.
만약 LED 칩들(200)의 제1 측정 휘도(LMk1)와 타겟 휘도(LMT) 사이의 휘도 차이가 휘도 편차 기준값(LMS) 이하인 경우, 듀티비 곱셈 보상 계수(axk)를 제2 저장 영역(340)에 저장할 수 있다(S170 단계).
만약 LED 칩들(200)의 제1 측정 휘도(LMk1)와 타겟 휘도(LMT) 사이의 휘도 차이가 휘도 편차 기준값(LMS)보다 더 큰 경우, LED 칩들(200)의 측정 휘도(LMk0)와 타겟 휘도(LMT) 사이의 휘도 차이로부터 듀티비 덧셈 보상 계수(ayk)에 대한 추가 연산을 수행할 수 있다(S180 단계).
상기 추가 연산된 듀티비 덧셈 보상 계수(ayk)는 타겟 휘도(LMT)와 측정 휘도(LMk0)의 차이값에 대응될 수 있다. 상기 추가 연산된 듀티비 덧셈 보상 계수(ayk)는 듀티비의 덧셈 연산을 위한 보상 계수일 수 있다.
예시적인 실시예들에서, LED 칩들(200)에 인가되는 구동 전류의 펄스 폭 스윕 방식을 사용하여 휘도가 측정될 때, 듀티비 덧셈 보상 계수(ayk)는 복수의 샘플링 포인트(P1, P2, ..., Pn)에서 얻어진(예를 들어, 복수의 펄스 폭에서 얻어진) LED 칩들(200)의 측정 휘도(LMk0)와 타겟 휘도(LMT)의 휘도 차이값의 산술 평균으로서 결정될 수 있고, 듀티비 덧셈 보상 계수(ayk)는 다음의 수식을 사용하여 계산될 수 있다.
ayk = (ΔLM1 + ΔLM2 + ... + ΔLMn) / n -(2)
(여기에서, ayk는 k번째 LED 칩의 듀티비 덧셈 보상 계수, n는 샘플링 포인트의 개수이며, 예를 들어, n는 3 내지 10, ΔLM1는 제1 샘플링 포인트(P1)에서의 타겟 휘도와 측정 휘도의 차이, ΔLM2는 제2 샘플링 포인트(P2)에서의 타겟 휘도와 측정 휘도의 차이, ΔLMn는 n번째 샘플링 포인트(Pn)에서의 타겟 휘도와 측정 휘도의 차이이다).
이후 LED 칩들(200)이 추가 연산된 보상 듀티비로 턴온될 수 있다(S140 단계). 추가 연산된 보상 듀티비는 초기 듀티비와 듀티비 덧셈 보상 계수(ayk)의 덧셈 연산에 의해 얻어진 값일 수 있다.
LED 칩들(200)로부터 발광되는 빛의 휘도를 측정할 수 있다(S150 단계). LED 칩들(200)의 제2 측정 휘도(LMk2)가 얻어질 수 있다.
LED 칩들(200)의 제2 측정 휘도(LMk2)와 타겟 휘도(LMT) 사이의 휘도 차이와 휘도 편차 기준값을 비교할 수 있다(S160 단계). 만약 LED 칩들(200)의 제2 측정 휘도(LMk2)와 타겟 휘도(LMT) 사이의 휘도 차이가 휘도 편차 기준값(LMS) 이하인 경우, 듀티비 덧셈 보상 계수(ayk)를 제2 저장 영역(340)에 저장할 수 있다(S170 단계).
도 5의 타이밍도에 도시된 예시에 따르면, 제1 및 제3 LED 칩들(210, 230)은 측정 휘도(LM10, LM30)에 대한 타겟 휘도(LMT)의 비율로부터 얻어진 제1 및 제3 듀티비 곱셈 보상 계수(ax1, ax3)를 저장 영역(340)에 저장하고, 제2 LED 칩(220)은 추가 연산에 의해 측정 휘도(LM20)와 타겟 휘도(LMT)의 차이로부터 얻어진 제2 듀티비 덧셈 보상 계수(ay2)를 저장 영역(340)에 저장할 수 있다. 즉, 제1 듀티비 보상 계수(a1)는 제1 듀티비 곱셈 보상 계수(ax1) 값에 대응되고, 제2 듀티비 보상 계수(a2)는 제2 듀티비 덧셈 보상 계수(ay2) 값에 대응되고, 제3 듀티비 보상 계수(a3)는 제3 듀티비 곱셈 보상 계수(ax3) 값에 대응될 수 있다.
이러한 경우에, 제1 및 제3 LED 칩들(210, 230)의 듀티비 보상 데이터(DCC1, DCC3)는 곱셈 연산에 해당하는 제1 모드로 듀티비 보상 연산을 수행하기 위한 1 비트의 데이터(예를 들어, "0"의 모드 선택 비트(MDS))를 포함할 수 있다. 제2 LED 칩(220)의 듀티비 보상 데이터(DCC2)는 덧셈 연산에 해당하는 제2 모드로 듀티비 보상 연산을 수행하기 위한 1 비트의 데이터(예를 들어, "1"의 모드 선택 비트(MDS))를 포함할 수 있다.
예를 들어, 제1 LED 칩(210)의 듀티비 보상 데이터(DCC1)는 제1 모드를 선택하기 위한 모드 선택 비트(MDS)(예를 들어, "0"의 데이터)와, 제1 LED 칩(210)의 휘도 특성값에 기초한 제1 듀티비 보상 계수(a1)를 포함하는 k-1 비트의 데이터를 포함할 수 있다. 제2 LED 칩(220)의 듀티비 보상 데이터(DCC2)는 제2 모드를 선택하기 위한 모드 선택 비트(MDS)(예를 들어, "1"의 데이터)와, 제2 LED 칩(220)의 휘도 특성값에 기초한 제2 듀티비 보상 계수(a2)를 포함하는 k-1 비트의 데이터를 포함할 수 있다. 제3 LED 칩(230)의 듀티비 보상 데이터(DCC3)는 제1 모드를 선택하기 위한 모드 선택 비트(MDS)(예를 들어, "0"의 데이터)와, 제3 LED 칩(230)의 휘도 특성값에 기초한 제3 듀티비 보상 계수(a3)를 포함하는 k-1 비트의 데이터를 포함할 수 있다.
한편, 도 4 내지 도 6d에서는 제1 및 제3 LED 칩(210, 230)에 대하여 곱셈 연산에 해당하는 제1 모드의 듀티비 보상 연산이, 제2 LED 칩(220)에 대하여 덧셈 연산에 해당하는 제2 모드의 듀티비 보상 연산이 수행되는 실시예에 대하여 예시적으로 설명하였다. 그러나 본 발명의 기술적 사상이 이에 한정되지 않으며, 다른 실시예들에서는 제1 내지 제3 LED 칩들(210, 220, 230) 각각에 제1 모드 또는 제2 모드 중 어느 하나의 듀티비 보상 연산이 수행되는 다양한 조합의 실시예들이 실행될 수 있다.
모든 픽셀에 대한 듀티비 보상 계수(a1, a2, a3)가 연산된 경우 보상 방법이 종료될 수 있다.
예시적인 실시예들에 따른 듀티비 보상 데이터(DCC1, DCC2, DCC3)의 결정 방법은 LED 패키지(1000)의 제조 단계에서 수행될 수 있다. 이러한 경우에, LED 패키지(1000)의 제조 단계에서 각각의 LED 칩들(210, 220, 230)에 대한 듀티비 보상 데이터들(DCC1, DCC2, DCC3)이 결정되고, 이들이 제2 저장 영역(340)에 저장될 수 있고, LED 칩들(210, 220, 230)의 동작 과정에서 제2 저장 영역(340)에 저장된 듀티비 보상 데이터(DCC1, DCC2, DCC3)를 사용하여 듀티비 보상된 구동 전류(DI1, DI2, DI3)가 LED 칩들(210, 220, 230)에 인가될 수 있다. 다른 실시예들에서, 듀티비 보상 데이터(DCC1, DCC2, DCC3)의 결정 방법은 LED 패키지(1000)의 동작 과정 중에 주기적으로 수행될 수 있고, 새로 결정된 듀티비 보상 계수(a1, a2, a3)가 제2 저장 영역(340)에 다시 저장될 수 있다.
일반적으로 종래의 패시브 매트릭스 방식에서는, N개의 LED 패키지들이 직렬 연결되어 하나의 IC에 의해 구동될 수 있고, 하나의 프레임 구간을 N개로 분할하고 하나의 분할 구간 동안에 하나의 LED 패키지를 구동하였다. 이 경우, 저계조 구간에서 LED 칩에 충분한 전압이 인가되기도 전에 점멸되는 경우 플리커 현상이 발생할 수 있다. 또한, 픽셀 간 점멸이 진행되면서 패키지 내에 존재하는 기생 커패시턴스(capacitance)로 인해 이전 픽셀에서 흐릿하게 재점등 되는 잔상 현상 또는 고스트 현상이 발생하는 문제가 있었다.
그러나 본 발명의 실시예들에 따른 액티브 매트릭스 방식에서는, 각 LED 패키지가 픽셀 구동 집적 회로를 포함하므로, N개의 LED 패키지들이 직렬 연결되더라도 하나의 프레임 구간 전체를 이용하여 모든 LED 패키지들 각각을 구동할 수 있다. 따라서 패시브 매트릭스 방식에 비하여 하나의 LED 패키지의 점등 시간이 증가하므로, 상술한 플리커 현상이 발생하지 않을 수 있다. 또한 이전 프레임의 프레임 데이터에 기초하여 현재 프레임의 발광 동작이 수행되며, 인접한 프레임 구간들 사이에 리셋 구간(FRS)이 존재하므로, 상술한 고스트 현상이 발생하지 않을 수 있다.
또한 본 발명의 실시예들에 따른 LED 패키지(1000)에서는 픽셀 구동 집적 회로(300)가 제1 내지 제3 LED 칩들(210, 220, 230) 각각의 휘도 특성값에 기초하여 곱셈 연산 또는 덧셈 연산을 통해 듀티비 보상 연산을 수행할 수 있다. 이에 따라 제1 내지 제3 LED 칩들(210, 220, 230)이 서로 다른 휘도 특성값을 갖더라도 LED 패키지(1000)로부터 균일한 휘도의 빛이 방출될 수 있다. 다시 말하면, LED 칩들(200)의 비닝(binning) 관점에서 상대적으로 휘도 편차가 큰 LED 칩들(200)을 사용하여 LED 패키지(1000)를 제조하더라도 LED 패키지(1000)로부터 균일한 휘도의 빛이 방출될 수 있으므로, LED 패키지(1000)의 제조 비용이 절감될 수 있다. 또한 LED 패키지(1000)는 그레이 스케일에서 휘도 편차가 보상되어 디스플레이되는 이미지의 품질이 향상될 뿐만 아니라 낮은 그레이 스케일에서 플리커링 등이 방지되어 LED 패키지(1000)를 사용하는 디스플레이 장치의 동작의 신뢰성이 제고될 수 있다.
도 7은 예시적인 실시예들에 따른 픽셀 구동 집적 회로(300A)를 설명하기 위한 회로도이다. 도 7에서, 도 1 내지 도 6d에서와 동일한 참조부호는 동일한 구성요소를 가리킨다.
도 7을 참조하면, 픽셀 구동 집적 회로(300A)는 검출부(380)를 더 포함할 수 있다. 검출부(380)는 제1 내지 제3 LED 칩들(210, 220, 230) 중 적어도 하나에 전기적 이상이 생성된 경우에, 상기 전기적 이상을 감지하여 불량 검출 신호(FDS)를 생성할 수 있다. 예를 들어 상기 전기적 이상은 제1 내지 제3 LED 칩들(210, 220, 230)과 픽셀 구동 집적 회로(300A) 사이의 의도치 않은 단락이나 개방 등을 포함할 수 있다.
일부 실시예들에 있어서, 불량 검출 신호(FDS)는 외부의 컨트롤러(1400, 도 16)로 피드백될 수 있다. 이 경우, 상기 외부의 컨트롤러는 불량 검출 신호(FDS)에 기초하여 제1 내지 제3 LED 칩들(210, 220, 230)의 구동을 제한할 수 있다. 픽셀 구동 집적 회로(300A)는 불량 검출 신호(FDS)를 상기 외부의 컨트롤러로 제공하기 위한 피드백 패드를 더 포함할 수도 있다.
다른 일부 실시예들에 있어서, 불량 검출 신호(FDS)는 제1 저장 영역(330)으로 피드백되고, 제1 저장 영역(330)은 불량 검출 신호(FDS)에 기초하여 제1 내지 제3 LED 칩들(210, 220, 230)의 구동을 제한(예를 들어, 마스킹)할 수 있다.
다른 일부 실시예들에 있어서, 불량 검출 신호(FDS)는 PWM 데이터 발생부(370)로 피드백되고, PWM 데이터 발생부(370)는 불량 검출 신호(FDS)에 기초하여 제1 내지 제3 LED 칩들(210, 220, 230)의 구동을 제한할 수 있다.
도 8은 예시적인 실시예들에 따른 픽셀 구동 집적 회로(300B)를 설명하기 위한 회로도이다.
도 8을 참조하면, 픽셀 구동 집적 회로(300B)는 클럭 생성부(385)를 더 포함할 수 있고, 제1 클럭 패드(314, 도 2 참조) 및 제2 클럭 패드(315, 도 2 참조)가 생략될 수 있다.
디시리얼라이저(320)에 의해 분배된 프레임 데이터는 클럭 데이터(CCON)를 더 포함할 수 있다. 클럭 생성부(385)는 클럭 데이터(CCON)에 기초하여 클럭 신호(CLK) 및 PWM 클럭 신호(PCLK)를 생성할 수 있다.
도 9는 예시적인 실시예들에 따른 픽셀 구동 집적 회로(300C)를 설명하기 위한 회로도이다.
도 9를 참조하면, 픽셀 구동 집적 회로(300C)는 오실레이터(390)를 더 포함할 수 있고, 제2 클럭 패드(315, 도 2 참조)가 생략될 수 있다.
오실레이터(390)는 제1 클럭 패드(314)를 통해 수신되는 클럭 신호(CLK)에 기초하여 펄스 폭 변조 클럭 신호(PCLK)를 발생할 수 있다. 예를 들어, 오실레이터(390)는 링 오실레이터, RC 오실레이터, 크리스탈 오실레이터 또는 온도 보상 크리스탈 오실레이터를 포함할 수 있으나, 이에 한정되는 것은 아닐 수 있다.
도 10은 예시적인 실시예들에 따른 픽셀 구동 집적 회로(300D)를 설명하기 위한 회로도이다.
도 10을 참조하면, 픽셀 구동 집적 회로(300D)는 정전기 방전(ElectroStatic Discharge; ESD) 보호 회로(395)를 포함할 수 있다. ESD 보호 회로(395)는 전원 패드(313)와 연결될 수 있다. ESD 보호 회로(395)는 ESD 이벤트가 생성하여 외부로부터 다량의 전하가 유입되는 경우에 픽셀 구동 집적 회로(300D) 내부의 구성요소들을 보호할 수 있다. 다른 실시예들에서, ESD 보호 회로(395)는 접지 패드(316)에 더 연결될 수 있다.
픽셀 구동 집적 회로(300D)는 데이터 입력 패드(311), 데이터 출력 패드(312), 제1 및 제2 클럭 패드(314, 315) 중 적어도 하나와 연결되는 ESD 보호 회로를 더 포함할 수도 있다.
도 11은 예시적인 실시예들에 따른 LED 패키지(1001)를 나타내는 사시도이다.
도 11을 참조하면, LED 패키지(1001)는 패키지 기판(101), 제1 내지 제3 LED 칩들(210, 220, 230), 픽셀 구동 집적 회로(301), 외부 연결 단자(400), 복수의 본딩 와이어들(420), 및 밀봉 부재(500)를 포함할 수 있다.
패키지 기판(101) 및 픽셀 구동 집적 회로(301)는 복수의 본딩 와이어들(420)을 사용하여 와이어 본딩의 방식으로 연결될 수 있다. 패키지 기판(101)은, 픽셀 구동 집적 회로(301)의 복수의 패드들(311~316)과 전기적으로 연결되고, 픽셀 구동 집적 회로(301)로부터 수평으로 이격된 복수의 패드들(111~116)을 포함할 수 있다. 복수의 패드들(111~116)은 데이터 입력 패드(111), 데이터 출력 패드(112), 전원 패드(113), 클럭 패드(114, 115), 및 접지 패드(116)를 포함할 수 있다.
픽셀 구동 집적 회로(301)는 패키지 기판(101)과 전기적으로 연결되고 픽셀 구동 집적 회로(301)의 상면(즉, 패키지 기판(101)을 마주보는 면의 반대면)에 형성된 복수의 패드들(311~316)을 포함할 수 있다. 예를 들어, 복수의 패드들(311~316)은 데이터 입력 패드(311), 데이터 출력 패드(312), 전원 패드(313), 클럭 패드(314, 315), 및 접지 패드(316)를 포함할 수 있다. 패키지 기판(101)의 복수의 패드들(111~116)과 픽셀 구동 집적 회로(301)의 복수의 패드들(311~316)은 복수의 본딩 와이어들(420)에 의해 연결될 수 있다.
도 12는 예시적인 실시예들에 따른 LED 패키지(1002)를 나타내는 사시도이다.
도 12를 참조하면, LED 패키지(1002)는 패키지 기판(102), 제1 내지 제3 LED 칩들(212, 222, 232), 픽셀 구동 집적 회로(302), 외부 연결 단자(400), 복수의 본딩 와이어들(420, 430), 및 밀봉 부재(500)를 포함할 수 있다.
패키지 기판(102) 및 픽셀 구동 집적 회로(302)는 복수의 본딩 와이어들(420, 430)을 사용하여 와이어 본딩의 방식으로 연결될 수 있다. 제1 내지 제3 LED 칩들(212, 222, 232)은 에피-업(epi-up chip) 칩(즉, 논-플립(non-flip) 칩)일 수 있고, 이에 따라 와이어 본딩 방식으로 픽셀 구동 집적 회로(302)에 연결될 수 있다.
패키지 기판(102)은 도 11의 패키지 기판(101)과 실질적으로 동일하므로 중복되는 설명은 생략한다.
픽셀 구동 집적 회로(302)는, 제1 내지 제3 LED 칩들(212, 222, 232)과의 전기적인 연결을 위한 제1 내지 제3 패드들(318A, 318B, 318C)을 더 포함할 수 있다. 본딩 와이어들(420)은 패키지 기판(102)과 픽셀 구동 집적 회로(302)의 전기적 연결을 위한 것이다. 본딩 와이어들(430)은 제1 내지 제3 LED 칩들(212, 222, 232)과 픽셀 구동 집적 회로(302)의 전기적 연결을 위한 것이다. 구체적으로, 본딩 와이어들(430)은 제1 내지 제3 LED 칩들(212, 222, 232)과 제1 내지 제3 패드들(318A, 318B, 318C) 각각을 연결할 수 있다.
도 13은 예시적인 실시예들에 따른 LED 패키지(1003)를 나타내는 사시도이다.
도 13을 참조하면, LED 패키지(1003)는 LED 칩들(203A, 203B, 203C, 203D), 및 픽셀 구동 집적 회로들(303A, 303B, 303C, 303D)을 포함하며, 패키지 기판(103), 밀봉 부재(503) 및 본딩 와이어들(420)을 더 포함할 수 있다.
하나의 패키지 기판(100) 상에 하나의 발광 다이오드 픽셀 및 하나의 픽셀 구동 집적 회로(300)가 형성되는 도 1의 싱글 구조의 LED 패키지(1000)와 다르게, 도 13의 LED 패키지(1003)는 하나의 패키지 기판(103) 상에 복수의 발광 다이오드 픽셀들 및 복수의 픽셀 구동 집적 회로들(303A, 303B, 303C, 303D)이 형성될 수 있다. 특히 도 13의 실시예는 하나의 패키지 기판(103) 상에 4개의 발광 다이오드 픽셀들이 형성되는 4-in-1 구조를 나타내고 있다. 다만 본 발명은 이에 한정되지 않으며, 하나의 패키지 기판 상에 M(M은 2 이상의 자연수)개의 발광 다이오드 픽셀들이 형성되는 M-in-1 구조로 확대 적용될 수 있다.
도 13에 도시된 것처럼, 패키지 기판(103)에 포함되는 연결 배선(140)을 이용하여 픽셀 구동 집적 회로(303A)의 데이터 출력 단자와 픽셀 구동 집적 회로(303B)의 데이터 입력 단자를 연결하고, 픽셀 구동 집적 회로(303C)의 데이터 출력 단자와 픽셀 구동 집적 회로(303D)의 데이터 입력 단자를 연결할 수 있다. 이와 같이 4-in-1 구조를 채용함으로써 패키지 기판(103)의 하부 핀들의 개수를 줄일 수 있으며, 이에 따라 고해상도 및 고속의 데이터 처리가 가능할 수 있다.
도 14는 본 발명의 실시예들에 따른 디스플레이 장치(2000)를 설명하기 위한 사시도이다. 도 15는 도 14의 CX1 부분을 확대하여 나타낸 평면도이다. 도 16은 도 14의 디스플레이 장치의 단면도이다.
도 14 내지 도 16을 참조하면, 디스플레이 장치(2000)는 복수의 LED 패키지들(1100)을 포함하는 LED 모듈(1200), 인쇄 회로 기판(1300) 및 컨트롤러(1400)를 포함한다.
인쇄 회로 기판(1300)은 모듈 기판이라고도 지칭되며, 복수의 LED 패키지들(1100)과 컨트롤러(1400)의 연결을 위한 복잡한 내부 배선을 포함할 수 있다.
복수의 LED 패키지들(1100)은 인쇄 회로 기판(1300)의 제1 면 상에 배치되며, 도 1 내지 도 13에 도시된 LED 패키지들(1000, 1001, 1002, 1003) 중 어느 하나일 수 있다. 복수의 LED 패키지들(1100)은 각각 디스플레이 장치(2000)의 하나의 픽셀을 구성할 수 있으며, 인쇄 회로 기판(1300) 상에서 X 및 Y 방향을 따라 행과 열을 이루어 배열될 수 있다. 도 14에서, 디스플레이 장치(2000)가 15*15의 매트릭스 형태로 배열된 LED 패키지들(1100)들을 포함하는 경우를 도시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 디스플레이 장치(2000)는 구현하려는 해상도에 따라 임의의 개수 및 배치(예를 들어, 1024*768, 1920*1080 등)의 LED 패키지들을 포함할 수 있다.
컨트롤러(1400)는 인쇄 회로 기판(1300)의 상기 제1 면과 대향하는 제2 면 상에 배치되고, 복수의 LED 패키지들(1100)의 구동을 제어한다. 예를 들어, 컨트롤러(1400)는 각 LED 패키지(1100)에 포함되는 픽셀 구동 제어 회로를 구동하기 위한 신호 및 전원을 제공할 수 있다. 도 14에서는, 하나의 컨트롤러(1400)만을 도시하였으나, 본 발명은 이에 한정되지 않으며, 복수의 컨트롤러들이 상기 제2 면 상에 배치될 수도 있다. 컨트롤러들의 개수는 LED 패키지들(1100)들의 전체 개수 및 하나의 컨트롤러(1400)가 구동할 수 있는 LED 패키지들(1100)들의 개수에 기초하여 결정될 수 있다.
도 15에 도시된 것과 같이, 디스플레이 장치(2000)는 인쇄 회로 기판(1300) 상에 복수의 LED 패키지들(1100)이 배치되는 영역을 정의하는 제1 격벽 구조(1210)를 더 포함할 수 있다. 또한, 복수의 LED 패키지들(1100)은 각각 제2 격벽 구조(1220)에 둘러싸이도록 배치될 수 있다. LED 패키지들(1100) 각각은 제2 격벽 구조(1220)에 의해 전기적으로 격리되어, 별도의 픽셀로서 서로 독립적으로 구동될 수 있다. 일부 실시예들에 있어서, 제1 및 제2 격벽 구조들(1210, 1220)은 블랙 매트릭스(black matrix)를 포함할 수 있으나 이에 제한되지 않는다.
도 16에 예시적으로 도시된 것과 같이, 동일한 행 또는 열에 배치되는 LED 패키지들(1100)은 인쇄 회로 기판(1300) 내의 배선들(1310)을 통해 직렬 연결될 수 있다. 이에 따라, 각 LED 패키지(1100)는 컨트롤러(1400)로부터 전달되는 시리얼 데이터 중에서 자기 자신에 대한 프레임 데이터만을 획득하고 나머지 데이터를 다음 LED 패키지로 전달할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1000: LED 패키지 100: 패키지 기판
200: LED 칩 300: 픽셀 구동 집적 회로
400: 외부 접속 단자 500: 밀봉 부재

Claims (20)

  1. 각각 빛을 방출하는 제1 발광 다이오드 칩들을 포함하는 제1 발광 다이오드 픽셀; 및
    상기 제1 발광 다이오드 픽셀의 상기 제1 발광 다이오드 칩들의 하부에 배치되고, 하나의 프레임 구간을 전체적으로 이용하는 액티브 매트릭스(Active Matrix; AM) 방식으로 상기 제1 발광 다이오드 칩들을 구동하는 제1 픽셀 구동 집적 회로를 포함하며,
    상기 제1 픽셀 구동 집적 회로는,
    상기 제1 발광 다이오드 칩들 각각에 대한 제1 프레임 데이터를 저장하는 제1 저장 영역;
    상기 제1 발광 다이오드 칩들 각각에 대한 듀티비 보상 데이터를 저장하는 제2 저장 영역;
    상기 제1 저장 영역으로부터 제공되는 상기 제1 프레임 데이터와 상기 제2 저장 영역으로부터 제공되는 상기 듀티비 보상 데이터를 연산하여 펄스 폭 변조 데이터를 생성하는 펄스 폭 데이터 연산부; 및
    상기 펄스 폭 변조 데이터를 기초로 발광 듀티비를 조절하는 펄스 폭 변조 데이터 발생부를 포함하는 것을 특징으로 하는 LED 패키지.
  2. 제 1 항에 있어서,
    상기 제1 픽셀 구동 집적 회로는,
    외부의 컨트롤러로부터 시리얼 데이터를 수신하고, 상기 시리얼 데이터에서 상기 제1 발광 다이오드 칩들에 대한 상기 제1 프레임 데이터를 추출 및 저장하며, 상기 제1 프레임 데이터를 분배하여 출력하는 디시리얼라이저; 및
    전원 전압에 기초하여 기준 전류를 발생하는 정전류 발생부를 더 포함하고,
    상기 펄스 폭 변조 데이터 발생부는 클럭 신호, 펄스 폭 변조 클럭 신호, 상기 펄스 폭 변조 데이터, 및 상기 정전류 발생부로부터 제공되는 상기 기준 전류에 기초하여 상기 제1 발광 다이오드 칩들에 인가되는 제1 구동 전류들을 발생하는 것을 특징으로 하는 LED 패키지.
  3. 제 2 항에 있어서,
    상기 펄스 폭 변조 데이터 연산부는,
    상기 제1 프레임 데이터와 상기 듀티비 보상 데이터를 곱셈 연산하는 제1 모드와,
    상기 제1 프레임 데이터와 상기 듀티비 보상 데이터를 덧셈 연산하는 제2 모드 중 하나를 사용하여 동작하는 것을 특징으로 하는 LED 패키지.
  4. 제 3 항에 있어서,
    상기 듀티비 보상 데이터는 k 비트(k는 4 이상인 자연수)의 데이터를 포함하고,
    상기 듀티비 보상 데이터는,
    상기 제1 모드 및 상기 제2 모드 중 어느 하나를 선택하기 위한 1 비트의 데이터와,
    상기 제1 발광 다이오드 칩들의 휘도 특성값에 기초한 듀티비 보상 계수를 포함하는 k-1 비트의 데이터를 포함하는 것을 특징으로 하는 LED 패키지.
  5. 제 3 항에 있어서,
    상기 제1 픽셀 구동 집적 회로는,
    제1 프레임 구간 동안에, 상기 제1 프레임 데이터를 수신 및 분배하여 상기 제1 저장 영역에 저장하며,
    상기 제1 프레임 구간 이후의 제2 프레임 구간 동안에, 상기 제1 저장 영역으로부터 제공된 상기 제1 프레임 데이터와 상기 제2 저장 영역으로부터 제공된 상기 듀티비 보상 데이터를 상기 제1 모드 및 상기 제2 모드 중 어느 하나를 사용하여 연산하여 도출된 상기 펄스 폭 변조 데이터에 기초하여 상기 제1 구동 전류들을 발생하고, 제2 프레임 데이터를 수신 및 분배하여 상기 제1 저장 영역에 저장하는 것을 특징으로 하는 LED 패키지.
  6. 제 2 항에 있어서,
    상기 제1 픽셀 구동 집적 회로는,
    상기 제1 발광 다이오드 칩들 중 적어도 하나에 전기적 이상이 발생된 경우에, 상기 전기적 이상을 감지하여 불량 검출 신호를 발생하는 검출부를 더 포함하는 것을 특징으로 하는 LED 패키지.
  7. 제 6 항에 있어서,
    상기 불량 검출 신호는 상기 외부의 컨트롤러로 피드백되며,
    상기 불량 검출 신호에 기초하여 상기 제1 발광 다이오드 칩들의 구동이 제한되는 것을 특징으로 하는 LED 패키지.
  8. 제 6 항에 있어서,
    상기 불량 검출 신호는 상기 제1 저장 영역 및 상기 펄스 폭 변조 데이터 발생부 중 적어도 하나로 피드백되며,
    상기 불량 검출 신호에 기초하여 상기 제1 발광 다이오드 칩들의 구동이 제한되는 것을 특징으로 하는 LED 패키지.
  9. 제 2 항에 있어서,
    상기 제1 픽셀 구동 집적 회로는,
    상기 시리얼 데이터를 수신하는 데이터 입력 패드;
    상기 시리얼 데이터 중에서 상기 제1 프레임 데이터를 제외한 나머지 데이터를 출력하는 데이터 출력 패드;
    상기 전원 전압을 수신하는 전원 패드;
    상기 클럭 신호를 수신하는 제1 클럭 패드;
    상기 펄스 폭 변조 클럭 신호를 수신하는 제2 클럭 패드; 및
    상기 제1 발광 다이오드 칩들과 연결되는 접지 패드를 더 포함하는 것을 특징으로 하는 LED 패키지.
  10. 제 2 항에 있어서,
    상기 전원 패드와 연결되는 정전기 방전(ElectroStatic Discharge; ESD) 보호 회로를 더 포함하는 것을 특징으로 하는 LED 패키지.
  11. 제 2 항에 있어서,
    상기 제1 픽셀 구동 집적 회로는,
    상기 클럭 신호에 기초하여 상기 펄스 폭 변조 클럭 신호를 발생하는 오실레이터를 더 포함하는 것을 특징으로 하는 LED 패키지.
  12. 제 11 항에 있어서,
    상기 제1 픽셀 구동 집적 회로는,
    상기 시리얼 데이터를 수신하는 데이터 입력 패드;
    상기 시리얼 데이터 중에서 상기 제1 프레임 데이터를 제외한 나머지 데이터를 출력하는 데이터 출력 패드;
    상기 전원 전압을 수신하는 전원 패드;
    상기 클럭 신호를 수신하는 제1 클럭 패드; 및
    상기 제1 발광 다이오드 칩들과 연결되는 접지 패드를 더 포함하는 것을 특징으로 하는 LED 패키지.
  13. 제 2 항에 있어서,
    상기 제1 프레임 데이터는 클럭 데이터를 더 포함하고,
    상기 제1 픽셀 구동 집적 회로는,
    상기 클럭 데이터에 기초하여 상기 클럭 신호 및 상기 펄스 폭 변조 클럭 신호를 발생하는 클럭 발생부를 더 포함하는 것을 특징으로 하는 LED 패키지.
  14. 제 13 항에 있어서,
    상기 제1 픽셀 구동 집적 회로는,
    상기 시리얼 데이터를 수신하는 데이터 입력 패드;
    상기 시리얼 데이터 중에서 상기 제1 프레임 데이터를 제외한 나머지 데이터를 출력하는 데이터 출력 패드;
    상기 전원 전압을 수신하는 전원 패드; 및
    상기 제1 발광 다이오드 칩들과 연결되는 접지 패드를 더 포함하는 것을 특징으로 하는 LED 패키지.
  15. 제 1 항에 있어서,
    상기 제1 픽셀 구동 집적 회로의 하부에 배치되는 패키지 기판을 더 포함하고,
    상기 제1 발광 다이오드 칩들과 상기 제1 픽셀 구동 집적 회로는 적어도 하나의 전극을 통해 직접적으로 연결되고,
    상기 제1 픽셀 구동 집적 회로와 상기 패키지 기판은 적어도 하나의 본딩 와이어를 통해 연결되고,
    상기 제1 발광 다이오드 칩들과 상기 제1 픽셀 구동 집적 회로는 적어도 하나의 본딩 와이어를 통해 연결되는 것을 특징으로 하는 LED 패키지.
  16. 제 1 항에 있어서,
    상기 제1 발광 다이오드 칩들과 상기 제1 픽셀 구동 집적 회로 사이에 배치되는 패키지 기판을 더 포함하고,
    상기 제1 발광 다이오드 칩들과 상기 패키지 기판은 적어도 하나의 전극을 통해 직접적으로 연결되며, 상기 제1 픽셀 구동 집적 회로와 상기 패키지 기판은 적어도 하나의 도전성 범프를 통해 연결되는 것을 특징으로 하는 LED 패키지.
  17. 제 1 항에 있어서,
    각각 빛을 방출하는 제2 발광 다이오드 칩들을 포함하는 제2 발광 다이오드 픽셀; 및
    상기 제2 발광 다이오드 픽셀의 상기 제2 발광 다이오드 칩들의 하부에 배치되고, 상기 액티브 매트릭스 방식으로 상기 제2 발광 다이오드 칩들을 구동하는 제2 픽셀 구동 집적 회로를 포함하며,
    상기 제2 픽셀 구동 집적 회로는,
    상기 제2 발광 다이오드 칩들 각각에 대한 제2 프레임 데이터를 저장하는 제3 저장 영역;
    상기 제2 발광 다이오드 칩들 각각에 대한 듀티비 보상 데이터를 저장하는 제4 저장 영역;
    상기 제3 저장 영역으로부터 제공되는 상기 제2 프레임 데이터와 상기 제4 저장 영역으로부터 제공되는 상기 듀티비 보상 데이터를 연산하여 펄스 폭 변조 데이터를 생성하는 펄스 폭 데이터 연산부; 및
    상기 펄스 폭 변조 데이터를 기초로 발광 듀티비를 조절하는 펄스 폭 변조 데이터 발생부를 포함하는 것을 특징으로 하는 LED 패키지.
  18. 제 17 항에 있어서,
    상기 제1 및 제2 픽셀 구동 집적 회로들의 하부에 배치되는 패키지 기판을 더 포함하고,
    상기 패키지 기판, 상기 제1 발광 다이오드 픽셀, 상기 제1 픽셀 구동 집적 회로, 상기 제2 발광 다이오드 픽셀 및 상기 제2 픽셀 구동 집적 회로는 하나의 밀봉 부재에 의해 고정되는 것을 특징으로 하는 LED 패키지.
  19. 각각 빛을 방출하는 제1 발광 다이오드 칩들을 포함하는 제1 발광 다이오드 픽셀;
    상기 제1 발광 다이오드 픽셀의 상기 제1 발광 다이오드 칩들의 하부에 배치되고, 하나의 프레임 구간을 전체적으로 이용하는 액티브 매트릭스(Active Matrix; AM) 방식으로 상기 제1 발광 다이오드 칩들을 구동하며, 상기 하나의 프레임 구간 내에서 구동 전류가 인가되는 시간을 제어하는 펄스 폭 변조(Pulse Width Modulation; PWM) 방식으로 상기 제1 발광 다이오드 칩들을 구동하는 제1 픽셀 구동 집적 회로; 및
    상기 제1 발광 다이오드 칩들 및 상기 제1 픽셀 구동 집적 회로가 실장되는 패키지 기판을 포함하고,
    상기 제1 픽셀 구동 집적 회로는,
    외부의 컨트롤러로부터 시리얼 데이터를 수신하고, 상기 시리얼 데이터에서 상기 제1 발광 다이오드 칩들에 대한 제1 프레임 데이터를 추출 및 저장하며, 상기 제1 프레임 데이터를 분배하여 출력하는 디시리얼라이저;
    상기 디시리얼라이저로부터 제공되는 상기 제1 프레임 데이터를 저장하는 제1 저장 영역;
    상기 제1 발광 다이오드 칩들 각각에 대한 듀티비 보상 데이터를 저장하는 제2 저장 영역;
    상기 제1 저장 영역으로부터 제공되는 상기 제1 프레임 데이터와 상기 제2 저장 영역으로부터 제공되는 상기 듀티비 보상 데이터에 기초한 연산을 수행하여 펄스 폭 변조 데이터를 도출하는 펄스 폭 변조 데이터 연산부;
    전원 전압에 기초하여 기준 전류를 발생하는 정전류 발생부;
    클럭 신호, 펄스 폭 변조 클럭 신호, 상기 펄스 폭 변조 데이터 연산부로부터 제공되는 상기 펄스 폭 변조 데이터, 및 상기 정전류 발생부로부터 제공되는 상기 기준 전류에 기초하여 상기 제1 발광 다이오드 칩들에 인가되는 제1 구동 전류들을 발생하는 펄스 폭 변조 데이터 발생부;
    상기 시리얼 데이터를 수신하는 데이터 입력 패드;
    상기 시리얼 데이터 중에서 상기 제1 프레임 데이터를 제외한 나머지 데이터를 출력하는 데이터 출력 패드;
    상기 전원 전압을 수신하는 전원 패드;
    상기 클럭 신호를 수신하는 제1 클럭 패드;
    상기 펄스 폭 변조 클럭 신호를 수신하는 제2 클럭 패드; 및
    상기 제1 발광 다이오드 칩들과 연결되는 접지 패드를 포함하는 것을 특징으로 하는 LED 패키지.
  20. 인쇄 회로 기판;
    상기 인쇄 회로 기판의 제1 면 상에 배치되는 복수의 LED 패키지들; 및
    상기 인쇄 회로 기판의 제1 면과 대향하는 제2 면 상에 배치되고, 상기 복수의 LED 패키지들의 구동을 제어하는 컨트롤러를 포함하고,
    상기 복수의 LED 패키지들 각각은,
    각각 빛을 방출하는 제1 발광 다이오드 칩들을 포함하는 제1 발광 다이오드 픽셀; 및
    상기 제1 발광 다이오드 픽셀의 상기 제1 발광 다이오드 칩들의 하부에 배치되고, 하나의 프레임 구간을 전체적으로 이용하는 액티브 매트릭스(Active Matrix; AM) 방식으로 상기 제1 발광 다이오드 칩들을 구동하는 제1 픽셀 구동 집적 회로를 포함하며,
    상기 제1 픽셀 구동 집적 회로는,
    상기 제1 발광 다이오드 칩들 각각에 대한 제1 프레임 데이터를 저장하는 제1 저장 영역;
    상기 제1 발광 다이오드 칩들 각각에 대한 듀티비 보상 데이터를 저장하는 제2 저장 영역;
    상기 제1 저장 영역으로부터 제공되는 상기 제1 프레임 데이터와 상기 제2 저장 영역으로부터 제공되는 상기 듀티비 보상 데이터를 연산하여 펄스 폭 변조 데이터를 생성하는 펄스 폭 데이터 연산부; 및
    상기 펄스 폭 변조 데이터를 기초로 발광 듀티비를 조절하는 펄스 폭 변조 데이터 발생부를 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020200076757A 2020-06-23 2020-06-23 Led 패키지 및 이를 포함하는 디스플레이 장치 KR20210158254A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200076757A KR20210158254A (ko) 2020-06-23 2020-06-23 Led 패키지 및 이를 포함하는 디스플레이 장치
US17/189,635 US11645971B2 (en) 2020-06-23 2021-03-02 Light emitting diode package and display apparatus including the same
CN202110371300.0A CN113838405A (zh) 2020-06-23 2021-04-07 发光二极管封装件和包括其的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200076757A KR20210158254A (ko) 2020-06-23 2020-06-23 Led 패키지 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210158254A true KR20210158254A (ko) 2021-12-30

Family

ID=78962472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200076757A KR20210158254A (ko) 2020-06-23 2020-06-23 Led 패키지 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US11645971B2 (ko)
KR (1) KR20210158254A (ko)
CN (1) CN113838405A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767149B (zh) * 2019-11-18 2021-10-22 合肥京东方卓印科技有限公司 栅极驱动电路、显示装置及修复方法
CN113068289B (zh) * 2021-03-09 2023-03-14 深圳市明微电子股份有限公司 一种改善led灯具渐变效果的方法及装置
TWI799015B (zh) * 2021-12-17 2023-04-11 聚積科技股份有限公司 具短路偵測功能的掃描式顯示器及其掃描裝置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917816B2 (ja) 1994-05-17 1999-07-12 日亜化学工業株式会社 マルチカラーのｌｅｄディスプレイユニット
DE69737086T2 (de) 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
US6498592B1 (en) * 1999-02-16 2002-12-24 Sarnoff Corp. Display tile structure using organic light emitting materials
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US8686937B2 (en) 2005-10-29 2014-04-01 Lg Display Co. Ltd. Backlight unit with feedback circuit and driving method using the same
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR20080048729A (ko) 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정표시장치의 엘이디 백라이트 구동회로
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR101350410B1 (ko) 2007-02-22 2014-01-23 엘지디스플레이 주식회사 영상보상회로와, 이를 포함하는 액정표시장치 및 이의구동방법
KR101306138B1 (ko) 2007-02-28 2013-09-17 엘지디스플레이 주식회사 온도보상회로를 포함하는 액정표시장치 및 이의 구동방법
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US7800315B2 (en) 2007-09-21 2010-09-21 Exclara, Inc. System and method for regulation of solid state lighting
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US9035626B2 (en) * 2010-08-18 2015-05-19 Volterra Semiconductor Corporation Switching circuits for extracting power from an electric power source and associated methods
JP5208261B2 (ja) * 2011-02-08 2013-06-12 キヤノン株式会社 バックライト装置及びその制御方法、画像表示装置
US9076357B2 (en) * 2012-11-16 2015-07-07 Apple Inc. Redundant operation of a backlight unit of a display device under a shorted LED condition
US8916902B2 (en) * 2013-04-17 2014-12-23 Ubleds Co., Ltd. LED module packaging structure with an IC chip
US9591720B2 (en) 2015-08-05 2017-03-07 Mitsubishi Electric Corporation LED display apparatus
JP6437123B2 (ja) 2015-08-24 2018-12-12 三菱電機株式会社 Ｌｅｄ表示装置およびその輝度補正方法
US10360846B2 (en) * 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
KR102702307B1 (ko) * 2016-08-03 2024-09-04 삼성전자주식회사 디스플레이 장치 및 전자 장치의 제어 방법
JP2018072531A (ja) 2016-10-28 2018-05-10 三菱電機株式会社 Ｌｅｄ表示装置およびその輝度補正方法
JP2019113653A (ja) 2017-12-22 2019-07-11 キヤノン株式会社 液晶表示装置
JP2019113652A (ja) 2017-12-22 2019-07-11 キヤノン株式会社 液晶表示装置
US11790831B2 (en) * 2019-03-29 2023-10-17 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays

Also Published As

Publication number Publication date
CN113838405A (zh) 2021-12-24
US11645971B2 (en) 2023-05-09
US20210398479A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US11120735B2 (en) Light emitting device package and display device including the same
US20210256898A1 (en) Light emitting diode package and display apparatus including the same
US11790836B2 (en) Display module and driving method thereof
US11645971B2 (en) Light emitting diode package and display apparatus including the same
US20190340980A1 (en) Display driver, display system, and operation method of the display driver
CN110556072A (zh) 显示面板以及显示面板的驱动方法
US20080180367A1 (en) Organic light emitting display device and method of driving the same
KR20170003331A (ko) 유기 발광 표시 장치 및 그 구동 방법
KR101427583B1 (ko) 유기 발광 표시 장치
WO2003092165A1 (fr) Circuits a semi-conducteur destines a commander par courant un affichage et affichage correspondant
US20220301500A1 (en) Display module and display device
KR20210087867A (ko) 디스플레이 모듈 및 이의 구동 방법
US9824625B2 (en) Display device and driving method thereof
US20060232612A1 (en) Display device using self-luminous element and driving method of same
KR20040029009A (ko) 유기 전자발광 장치에서 칼라 보정을 위한 방법 및 구동수단
US20060290611A1 (en) Display device using self-luminous element and driving method of same
CN112669761B (zh) 一种显示面板及其制备方法、显示装置
KR20210131852A (ko) 디스플레이 패널
KR20220045501A (ko) 디스플레이 장치
US20230154394A1 (en) Display apparatus and control method therefor
US11929012B2 (en) Display module and display apparatus having the same
KR20240008994A (ko) 표시 장치 및 그것의 구동 방법
KR102249440B1 (ko) 디지털 감마 보정 표시장치 및 이의 구동 방법
US20240292582A1 (en) Display module having electrostatic discharge protection wiring, and display device comprising same
US20240023373A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination