KR20240008994A - 표시 장치 및 그것의 구동 방법 - Google Patents

표시 장치 및 그것의 구동 방법 Download PDF

Info

Publication number
KR20240008994A
KR20240008994A KR1020220085468A KR20220085468A KR20240008994A KR 20240008994 A KR20240008994 A KR 20240008994A KR 1020220085468 A KR1020220085468 A KR 1020220085468A KR 20220085468 A KR20220085468 A KR 20220085468A KR 20240008994 A KR20240008994 A KR 20240008994A
Authority
KR
South Korea
Prior art keywords
sensing
gate
source voltage
voltage
temperature
Prior art date
Application number
KR1020220085468A
Other languages
English (en)
Inventor
최성환
윤현식
김문주
엄지영
정용주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220085468A priority Critical patent/KR20240008994A/ko
Priority to US18/198,454 priority patent/US20240021158A1/en
Priority to CN202321793015.9U priority patent/CN220731149U/zh
Publication of KR20240008994A publication Critical patent/KR20240008994A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

표시 장치는 화소를 포함하는 표시 패널, 상기 표시 패널의 온도를 센싱하여 센싱 온도로 출력하는 온도 센서, 상기 화소에서 센싱된 게이트-소스 전압을 센싱 전압으로서 수신하고, 기준 온도 및 상기 센싱 온도 사이의 차이값에 대응하는 게이트-소스 전압의 변화량을 상기 센싱 전압에 보상하는 제1 보상부, 및 상기 보상된 센싱 전압과 초기 게이트-소스 전압을 비교하여 상기 화소에 인가되기 위한 데이터를 보상하는 제2 보상부를 포함할 수 있다.

Description

표시 장치 및 그것의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그것의 구동 방법에 관한 것이다.
일반적으로 사용자에게 영상을 제공하는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 생성된 영상을 표시 화면을 통해 사용자에게 제공한다.
표시 장치는 영상을 생성하기 위한 복수개의 화소들을 포함하는 표시 패널, 화소들에 주사 신호들을 인가하는 주사 구동부, 화소들에 데이터 전압들을 인가하는 데이터 구동부, 및 화소들에 동작 전압을 인가하는 전압 생성부를 포함한다. 화소들은 주사 신호들에 응답하여 데이터 전압들을 인가 받고, 데이터 전압들 및 동작 전압을 이용하여 영상을 생성할 수 있다.
화소들은 트랜지스터들 및 트랜지스터들에 연결된 발광 소자들을 포함한다. 화소들의 사용 시간이 길어질수록 트랜지스터들이 열화(예를 들어 성능 저하)될 수 있다. 트랜지스터들의 열화에 따라, 트랜지스터들의 I-V 커브가 변화될 수 있다.
트랜지스터들이 열화될 경우, 동일한 전압이 트랜지스터들에 인가되더라도, 트랜지스터들을 통해 흐르는 전류가 감소할 수 있다. 또한, 트랜지스터들의 I-V 커브는 표시 패널의 온도에 따라 변화될 수 있다. 따라서, 트랜지스터들의 열화 상태 및 표시 패널의 온도에 따라, 트랜지스터들에 인가되는 데이터 전압들을 보상하기 위한 기술 개발이 요구된다.
본 발명의 목적은 트랜지스터들의 열화 상태 및 표시 패널의 온도에 따라, 트랜지스터들에 인가되는 데이터 전압들을 보상하기 위한 표시 장치 및 그것의 구동 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 표시 장치는, 화소를 포함하는 표시 패널, 상기 표시 패널의 온도를 센싱하여 센싱 온도로 출력하는 온도 센서, 상기 화소에서 센싱된 게이트-소스 전압을 센싱 전압으로서 수신하고, 기준 온도 및 상기 센싱 온도 사이의 차이값에 대응하는 게이트-소스 전압의 변화량을 상기 센싱 전압에 보상하는 제1 보상부, 및 상기 보상된 센싱 전압과 초기 게이트-소스 전압을 비교하여 상기 화소에 인가되기 위한 데이터를 보상하는 제2 보상부를 포함할 수 있다.
본 발명의 실시 예에 따른 표시 장치의 구동 방법은, 기준 온도를 설정하는 단계, 화소를 포함하는 표시 패널의 온도를 센싱 온도로서 센싱하는 단계, 상기 화소의 게이트-소스 전압을 센싱 전압으로서 센싱하는 단계, 상기 기준 온도 및 상기 센싱 온도 사이의 차이값에 대응하는 게이트-소스 전압의 변화량을 상기 센싱 전압에 보상하는 단계, 및 상기 보상된 센싱 전압과 초기 게이트-소스 전압을 비교하여 상기 화소에 인가되기 위한 데이터를 보상하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따르면, 기준 온도 및 표시 패널의 온도 차이에 대응하는 게이트-소스 전압의 변화량을 화소에서 센싱된 게이트-소스 전압에 보상하고, 보상된 게이트-소스 전압에 따라, 화소에 인가되지 위한 데이터가 보상되므로, 표시 장치의 동작 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 2는 도 1에 도시된 표시 장치의 블록도이다.
도 3은 도 2에 도시된 표시 패널의 평면도이다.
도 4는 도 3에 도시된 화소의 등가 회로를 도시한 도면이다.
도 5는 도 4에 도시된 화소의 동작을 설명하기 위한 신호들의 타이밍도이다.
도 6은 도 4에 도시된 화소의 표시 구간의 동작을 설명하기 위한 도면이다.
도 7은 도 4에 도시된 화소의 비표시 구간의 동작을 설명하기 위한 도면이다.
도 8은 도 3에 도시된 어느 한 화소의 단면을 예시적으로 도시한 도면이다.
도 9는 도 8에 도시된 화소층 상에 배치된 광 변환부의 단면을 예시적으로 도시한 도면이다.
도 10은 도 3에 도시된 표시 장치의 측면도이다.
도 11은 도 2 및 도 3에 도시된 타이밍 컨트롤러의 블록도이다.
도 12는 도 11에 도시된 제2 보상부의 동작을 설명하기 위한 I-V 커브를 보여주는 도면이다.
도 13은 온도 변화에 따른, 트랜지스터의 I-V 커브를 도시한 도면이다.
도 14는 도 13에서 온도에 따른 트랜지스터의 게이트-소스 전압의 변화를 도시한 도면이다.
도 15는 고온에서 도 11에 도시된 제1 보상부의 동작을 설명하기 위한 I-V 커브를 보여주는 도면이다.
도 16은 저온에서 도 11에 도시된 제1 보상부의 동작을 설명하기 위한 I-V 커브를 보여주는 도면이다.
도 17 및 도 18은 본 발명의 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 명시적으로 여기에서 정의되지 않는 한, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 표시 장치(DD)는 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면을 가질 수 있다. 표시 장치(DD)는 제1 방향(DR1)으로 연장하는 단변들을 갖고, 제2 방향(DR2)으로 연장하는 장변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 또는 다각형 등 다양한 형상들을 가질 수 있다.
표시 장치(DD)의 상면은 표시면(DS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 표시 장치(DD)에서 생성된 영상이 사용자에게 제공될 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 표시 모듈(DM)의 테두리를 정의할 수 있다.
표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자 장치들에 사용될 수 있다. 또한, 표시 장치(DD)는 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션, 게임기, 스마트폰, 태블릿, 또는 카메라와 같은 중소형 전자 장치들에 사용될 수도 있다. 그러나, 이것들은 단지 예시적인 실시예로서 제시된 것이며, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기들에도 사용될 수 있다.
도 2는 도 1에 도시된 표시 장치의 블록도이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 및 타이밍 컨트롤러(T-CON)를 포함할 수 있다. 표시 패널(DP)은 복수개의 화소들(PX), 복수개의 주사 라인들(SL1~SLm), 및 복수개의 데이터 라인들(DL1~DLn)을 포함할 수 있다. m 및 n은 자연수이다.
주사 라인들(SL1~SLm)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제1 방향(DR1)으로 연장되어 화소들(PX) 및 데이터 구동부(DDV)에 연결될 수 있다.
표시 패널(DP)에는 제1 전압(ELVDD) 및 제1 전압(ELVDD)보다 낮은 레벨을 갖는 제2 전압(ELVSS)이 인가될 수 있다. 제1 전압(ELVDD) 및 제2 전압(ELVSS)은 화소들(PX)에 인가될 수 있다.
타이밍 컨트롤러(T-CON)는 외부(예를 들어, 시스템 보드)로부터 영상 신호들(RGB) 및 제어 신호(CS)를 수신할 수 있다. 타이밍 컨트롤러(T-CON)는 데이터 구동부(DDV)와 인터페이스 사양에 맞도록 영상 신호들(RGB)의 데이터 포맷을 변환하여 영상 데이터들(DATA)을 생성할 수 있다. 타이밍 컨트롤러(T-CON)는 데이터 포맷이 변환된 영상 데이터들(DATA)을 데이터 구동부(DDV)에 제공할 수 있다.
타이밍 컨트롤러(T-CON)는 외부로부터 제공된 제어 신호(CS)에 응답하여 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)를 생성하여 출력할 수 있다. 제1 제어 신호(CS1)는 주사 제어 신호로 정의되고, 제2 제어 신호(CS2)는 데이터 제어 신호로 정의될 수 있다. 제1 제어 신호(CS1)는 주사 구동부(SDV)에 제공되고, 제2 제어 신호(CS2)는 데이터 구동부(DDV)에 제공될 수 있다.
주사 구동부(SDV)는 제1 제어 신호(CS1)에 응답하여 복수개의 주사 신호들을 생성할 수 있다. 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 데이터 구동부(DDV)는 제2 제어 신호(CS2)에 응답하여 영상 데이터들(DATA)에 대응하는 복수개의 데이터 전압들을 생성할 수 있다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다.
화소들(PX)에서 게이트-소스 전압(Vgs)이 센싱되고, 센싱된 게이트-소스 전압(Vgs)은 데이터 구동부(DDV)를 통해 타이밍 컨트롤러(T-CON)에 제공될 수 있다. 타이밍 컨트롤러(T-CON)는 센싱된 게이트-소스 전압(Vgs)에 따라, 화소들(PX)에 인가되는 영상 데이터들(DATA)을 보상할 수 있다. 이러한 구성 및 동작은 이하 상세히 설명될 것이다.
도 3은 도 2에 도시된 표시 패널의 평면도이다.
이하, 도 3에서 도 2와 중복되는 설명은 생략된다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV), 데이터 구동부(DDV), 복수개의 연성 회로 기판들(FPCB), 타이밍 컨트롤러(T-CON), 인쇄 회로 기판(PCB), 및 복수개의 온도 센서들(TS)을 포함할 수 있다.
표시 패널(DP)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다. 표시 패널(DP)은 제2 방향(DR2)으로 연장하는 장변들 및 제1 방향(DR1)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있으나, 표시 패널(DP)의 형상이 이에 한정되는 것은 아니다.
본 발명의 일 실시 예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 무기 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
화소들(PX)은 표시 영역(DA)에 배치될 수 있다. 주사 구동부(SDV)는 표시 패널(DP)의 단변들 중 어느 하나의 단변에 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 복수개로 제공될 수 있다. 데이터 구동부들(DDV)은 표시 패널(DP)의 장변들 중 하나의 장변으로 정의되는 표시 패널(DP)의 상측에 인접하게 배치될 수 있다.
인쇄 회로 기판(PCB)은 표시 패널(DP)의 상측에 인접하게 배치될 수 있다. 인쇄 회로 기판(PCB)은 연성 회로 기판들(FPCB)을 통해 표시 패널(DP)에 연결될 수 있다. 연성 회로 기판들(FPCB)은 표시 패널(DP)의 상측과 인쇄 회로 기판(PCB)에 연결될 수 있다. 데이터 구동부들(DDV)은 집적 회로 칩 형태로 제작되어 연성 회로 기판들(FPCB) 상에 각각 실장될 수 있다.
데이터 라인들(DL1~DLn)은 연성 회로 기판들(FPCB)로 연장하여 데이터 구동부들(DDV)에 연결될 수 있다. 예시적으로, 최좌측 및 최우측에 배치되어 데이터 구동부들(DDV)에 연결된 2개의 데이터 라인들(DL1,DLn)이 도시되었으나, 실질적으로, 데이터 구동부들(DDV) 각각에는 복수개의 데이터 라인들이 연결될 수 있다.
타이밍 컨트롤러(T-CON)는 집적 회로 칩 형태로 제작되어 인쇄 회로 기판(PCB) 상에 실장될 수 있다. 온도 센서들(TS)은 인쇄 회로 기판(PCB) 상에 배치될 수 있다. 온도 센서들(TS)은 표시 패널(DP)의 온도를 센싱할 수 있다.
예시적으로, 2개의 온도 센서들(TS)이 도시되었으나, 온도 센서들(TS)의 개수가 이에 한정되는 것은 아니며, 적어도 하나의 온도 센서(TS)가 인쇄 회로 기판(PCB) 상에 배치될 수 있다.
도 4는 도 3에 도시된 화소의 등가 회로를 도시한 도면이다.
예시적으로, 도 4에는 i번째 주사 라인(SLi) 및 j번째 데이터 라인(DLj)에 연결된 화소(PXij)가 도시되었다. i 및 j는 자연수이다.
도 4를 참조하면, 화소(PXij)는 i번째 주사 라인(SLi), j번째 데이터 라인(DLj), i번째 센싱 주라 라인(SSi), 및 j번째 센싱 라인(SSLj)에 연결될 수 있다. 전술한 주사 라인들(SL1~SLm)은 도 4에 도시된 i번째 주사 라인(SLi) 및 i번째 센싱 주라 라인(SSi)을 포함할 수 있다. 전술한 데이터 라인들(DL1~DLm)은 j번째 데이터 라인(DLj) 및 j번째 센싱 라인(SSLj)을 포함할 수 있다.
화소(PXij)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 발광 소자(OLED), 및 커패시터(CAP)를 포함할 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 정의되고, 제2 트랜지스터(T2)는 스위칭 트랜지스터로 정의되고, 제3 트랜지스터(T3)는 센싱 트랜지스터로 정의될 수 있다.
트랜지스터들(T1~T3)은 NMOS 트랜지스터들일 수 있으나, 이에 한정되지 않고, PMOS 트랜지스터들일 수 있다. 트랜지스터들(T1~T3) 각각은 소스 전극, 드레인 전극, 및 게이트 전극을 포함할 수 있다. 이하, 본 명세서 내에서 편의상 소스 전극 및 드레인 전극 중 어느 하나는 제1 전극으로 정의되고, 다른 하나는 제2 전극으로 정의된다. 또한, 게이트 전극은 제어 전극으로 정의된다.
제1 트랜지스터(T1)는, 제1 전압(ELVDD)을 수신하는 제1 전극, 발광 소자(OLED)의 애노드에 연결된 제2 전극, 및 노드 (Na)에 연결된 제어 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 게이트-소스 간 전압 값에 따라 발광 소자(OLED)에 흐르는 전류의 양을 제어할 수 있다.
제2 트랜지스터(T2)는, j번째 데이터 라인(DLj)에 연결된 제1 전극, 노드(Na)에 연결된 제2 전극, 및 i번째 주사 라인(SLi)에 연결된 제어 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 i번째 주사 라인(SLi)으로부터 인가받은 주사 신호에 의해 턴-온되어, j번째 데이터 라인(DLj)으로부터 제공받은 데이터 전압을 커패시터(CAP)에 공급할 수 있다. 커패시터(CAP)는 데이터 전압을 충전할 수 있다.
커패시터(CAP)는 노드(Na)에 연결된 제1 전극 및 발광 소자(OLED)의 애노드에 연결된 제2 전극을 포함할 수 있다.
제3 트랜지스터(T3)는 j번째 센싱 라인(SSLj)에 연결된 제1 전극, 발광 소자(OLED)의 애노드에 연결된 제2 전극, i번째 센싱 주라 라인(SSi)에 연결된 제어 전극을 포함할 수 있다.
발광 소자(OLED)는 제1 트랜지스터(T1)의 제2 전극에 연결된 애노드 및 제2 전압(ELVSS)을 수신하는 캐소드를 포함할 수 있다. 발광 소자(OLED)는 제1 트랜지스터(T1)로부터 공급되는 전류의 양에 대응되는 광을 생성할 수 있다.
도 5는 도 4에 도시된 화소의 동작을 설명하기 위한 신호들의 타이밍도이다. 도 6은 도 4에 도시된 화소의 표시 구간의 동작을 설명하기 위한 도면이다. 도 7은 도 4에 도시된 화소의 비표시 구간의 동작을 설명하기 위한 도면이다.
도 5 및 도 6을 참조하면, 표시 패널(DP)은 표시 구간(DSP) 및 비표시 구간(NDSP)으로 구동될 수 있다. 표시 구간(DSP)에서 표시 패널(DP)은 영상을 표시하고, 비표시 구간(NDSP)에서 표시 패널(DP)은 영상을 표시하지 않을 수 있다. 예시적으로 비표시 구간(NDSP)에서 표시 패널(DP)은 블랙 모드로 구동될 수 있다.
i번째 주사 라인(SLi)에는 주사 신호(SG1)가 인가되고 i번째 센싱 주라 라인(SSi)에는 센싱 주사 신호(SG2)가 인가될 수 있다. 주사 신호(SG1) 및 센싱 주사 신호(SG2)는 동일한 타이밍의 신호들일 수 있다. 설명의 편의를 위해, 주사 신호(SG1) 및 센싱 주사 신호(SG2)가 하나의 신호 타이밍으로 도시되었다. 이하 활성화된 신호는 하이 레벨의 신호로 정의될 수 있다.
표시 구간(DSP)의 프로그램 구간 동안, 활성화된 주사 신호(SG1)가 제2 트랜지스터(T2)에 인가되고, 활성화된 센싱 주사 신호(SG2)가 제3 트랜지스터(T3)에 인가될 수 있다. 제2 및 제3 트랜지스터들(T2,T3)은 주사 신호(SG1) 및 센싱 주사 신호(SG2)에 응답하여 턴 온될 수 있다.
데이터 전압(Vd)은 j 번째 데이터 라인(DLj) 및 턴 온된 제2 트랜지스터(T2)를 통해 제1 트랜지스터(T1)의 제어 전극에 인가될 수 있다. 기준 전압(Vr)은 j번째 센싱 라인(SSLj) 및 턴 온된 제3 트랜지스터(T3)를 통해 제1 트랜지스터(T1)의 제2 전극에 인가될 수 있다. 이하 노드(Na)는 제1 노드로 정의되고, 제1 트랜지스터(T1), 발광 소자의(OLED)의 애노드, 커패시터(CAP), 및 제3 트랜지스터(T3) 사이의 접점은 제2 노드(Nb)로 정의된다.
제1 노드(Na)와 제2 노드(Nb) 사이의 전압이 데이터 전압(Vd)과 기준 전압(Vr) 사이의 차이로 설정될 수 있다. 데이터 전압(Vd)과 기준 전압(Vr) 사이의 차이에 대응하는 전하가 커패시터(CST)에 충전될 수 있다.
프로그램 구간 동안 제1 노드(Na)와 제2 노드(Nb) 사이의 전압이 원하는 화소 전류에 맞도록 설정될 수 있다. 제1 노드(Na) 및 제2 노드(Nb) 사이의 전압은 제1 트랜지스터(T1)의 게이트-소스 간 전압으로 정의될 수 있다.
표시 구간(DSP)에서, 프로그램 구간 이후의 발광 구간 동안, 주사 신호(SG1) 및 센싱 주사 신호(SG2)가 비활성화되어 제2 및 제3 트랜지스터들(T2,T3)은 턴 오프 될 수 있다. 제1 노드(Na) 및 제2 노드(Nb) 사이의 전압은 커패시터(CAP)에 의해 유지될 수 있다.
제1 노드(Na) 및 제2 노드(Nb) 사이의 전압은 제1 트랜지스터(T1)의 문턱 전압보다 크므로, 발광 구간 동안, 제1 트랜지스터(T1)에 화소 전류가 흐를 수 있다. 화소 전류에 의해, 발광 구간 동안, 제1 노드(Na)의 전위 및 제2 노드(Nb)의 전위는 제1 노드(Na)와 제2 노드(Nb) 사이의 전압을 유지한채 부스팅될 수 있다. 제2 노드(N2)의 전위가 발광 소자(OLED)의 동작점 레벨까지 부스팅될 때, 발광 소자(OLED)가 발광될 수 있다.
도 5 및 도 7을 참조하면, 비표시 구간(NDSP)에서 표시 패널(DP)의 화소(PXij)는 센싱 모드로 구동될 수 있다. 비표시 구간(NDSP) 동안 제2 및 제3 트랜지스터들(T2,T3)은 활성화된 주사 신호(SG1) 및 활성화된 센싱 주사 신호(SG2)에 응답하여 턴 온될 수 있다.
센싱용 데이터 전압(Vs)이 j 번째 데이터 라인(DLj) 및 턴 온된 제2 트랜지스터(T2)를 통해 제1 트랜지스터(T1)의 제어 전극에 인가될 수 있다. 기준 전압(Vr)은 j번째 센싱 라인(SSLj) 및 턴 온된 제3 트랜지스터(T3)를 통해 제1 트랜지스터(T1)의 제2 전극에 인가될 수 있다. 따라서, 제1 노드(Na)와 제2 노드(Nb) 사이의 전압이 원하는 센싱 화소 전류에 맞도록 설정될 수 있다.
데이터 라인(DLj) 및 센싱 라인(SSLj)에 연결된 데이터 구동부(DDV)는 센싱용 데이터 전압(Vs) 및 기준 전압(Vr)에 따라 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)을 센싱할 수 있다. 센싱된 게이트-소스 전압(Vgs)은 데이터 구동부(DDV)를 통해 타이밍 컨트롤러(T-CON)에 제공될 수 있다.
게이트-소스 전압(Vgs)은 게이트 임계치 전압(또는 게이트 문턱 전압)으로 정의되며, Vgs(th)로 표시될 수 있다. 이하 게이트-소스 전압(Vgs)의 부호 Vgs는 Vgs(th)와 같은 의미로 해석될 수 있다.
게이트-소스 전압(Vgs)에 의해 화소(PXij)의 구동 특성이 센싱될 수 있다. 예를 들어, 제1 트랜지스터(T1)의 구동 특성은 구동 시간이 길어질수록 열화될 수 있다. 제1 트랜지스터(T1)의 구동 특성이 열화될수록 제1 트랜지스터(T1)의 I-V 커브(Ids-Vgs 커브)가 변화될 수 있다. 따라서, 센싱된 게이트-소스 전압(Vgs)에 의해 제1 트랜지스터(T1)의 구동 특성이 센싱될 수 있다.
예시적으로 게이트-소스 전압(Vgs)의 센싱이 설명되었으나, 화소(PXij)에서, 전류가 센싱될 수 있다. 예를 들어, 제1 트랜지스터(T1)를 통해 흐르는 센싱 화소 전류는 제3 트랜지스터(T3) 및 j번째 센싱 라인(SSLj)을 통해 데이터 구동부(DDV)에 제공될 수 있다.
도 8은 도 3에 도시된 어느 한 화소의 단면을 예시적으로 도시한 도면이다.
도 8을 참조하면, 화소(PX)는 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 트랜지스터(TR)는 도 4에 도시된 제1 트랜지스터(T1)일 수 있다. 발광 소자(OLED)는 제1 전극(AE)(또는 애노드), 제2 전극(CE)(또는 캐소드), 정공 제어층(HCL), 전자 제어층(ECL), 및 발광층(EML)을 포함할 수 있다. 트랜지스터(TR) 및 발광 소자(OLED)는 제1 기판(SUB1) 상에 배치될 수 있다.
화소들(PX) 각각의 평면 영역은 발광 영역(PA) 및 발광 영역(PA) 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA)에 배치될 수 있다.
제1 기판(SUB1) 상에 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기층일 수 있다. 버퍼층(BFL) 상에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리 실리콘, 비정질 실리콘, 또는 금속 산화물을 포함할 수 있다.
반도체 패턴은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 반도체 패턴은 고 도핑 영역과 저 도핑 영역을 포함할 수 있다. 고 도핑 영역의 전도성은 저 도핑 영역보다 크고, 실질적으로 트랜지스터(TR)의 소스 전극 및 드레인 전극 역할을 할 수 있다. 저 도핑 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다.
트랜지스터(TR)의 소스(S), 액티브(A), 및 드레인(D)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1) 상에 트랜지스터(TR)의 게이트(G)가 배치될 수 있다. 게이트(G) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2) 상에 제3 절연층(INS3)이 배치될 수 있다.
연결 전극(CNE)은 트랜지스터(TR)와 발광 소자(OLED)를 연결할 수 있다. 연결 전극(CNE)은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함할 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(INS3) 상에 배치되고, 제1 내지 제3 절연층들(INS1~INS3)에 정의된 제1 컨택홀(CH1)을 통해 드레인(D)에 연결될 수 있다.
제4 절연층(INS4)은 제1 연결 전극(CNE1) 상에 배치될 수 있다. 제4 절연층(INS4) 상에 제5 절연층(INS5)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(INS5) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 및 제5 절연층들(INS4, INS5)에 정의된 제2 컨택홀(CH2)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다.
제2 연결 전극(CNE2) 상에 제6 절연층(INS6)이 배치될 수 있다. 버퍼층(BFL)부터 제6 절연층(INS6)까지의 층은 회로 소자층(DP-CL)으로 정의될 수 있다. 제1 절연층(INS1) 내지 제6 절연층(INS6)은 무기층 또는 유기층일 수 있다.
제6 절연층(INS6) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제6 절연층(INS6)에 정의된 제3 컨택홀(CH3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다. 제1 전극(AE) 및 제6 절연층(INS6) 상에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의된 화소 정의막(PDL)이 배치될 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 청색 광을 생성할 수 있다.
전자 제어층(ECL)은 발광층(EML) 및 정공 제어층(HCL) 상에 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다. 정공 제어층(HCL) 및 전자 제어층(ECL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다. 발광 소자(OLED)가 배치된 층은 표시 소자층(DP-OLED)으로 정의될 수 있다. 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)은 화소층(PXL)으로 정의될 수 있다.
박막 봉지층(TFE)은 제2 전극(CE) 상에 배치되어 화소(PX)를 덮을 수 있다. 박막 봉지층(TFE)은 제2 전극(CE) 상에 배치된 제1 봉지층(EN1), 제1 봉지층(EN1) 상에 배치된 제2 봉지층(EN2), 및 제2 봉지층(EN2) 상에 배치된 제3 봉지층(EN3)을 포함할 수 있다. 제1 및 제3 봉지층들(EN1, EN3)은 무기 절연층을 포함하고, 수분/산소로부터 화소(PX)를 보호할 수 있다. 제2 봉지층(EN2)은 유기 절연층을 포함하고, 먼지 입자와 같은 이물질로부터 화소(PX)를 보호할 수 있다.
제1 전압(ELVDD)이 트랜지스터(TR)를 통해 제1 전극(AE)에 인가되고, 제2 전압(ELVSS)이 제2 전극(CE)에 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(OLED)가 발광할 수 있다.
도 9는 도 8에 도시된 화소층 상에 배치된 광 변환부의 단면을 예시적으로 도시한 도면이다.
예시적으로, 도 9에는 제1, 제2, 및 제3 발광 영역들(PA1,PA2,PA3)이 도시되었으며, 도 8에 도시된 발광 영역(PA)은 제1, 제2, 및 제3 발광 영역들(PA1,PA2,PA3) 중 어느 하나일 수 있다. 또한, 설명의 편의를 위해, 도 9에는 도 7에 도시된 트랜지스터(TR) 및 발광 소자(OLED)의 단면 구조들은 생략되고, 단일층으로서 화소층(PXL)이 도시되었다.
도 9를 참조하면, 표시 장치(DD)는 박막 봉지층(TFE) 상에 배치된 광 변환부(LCP)를 포함할 수 있다. 광 변환부(LCP)는 접착층(ADH)에 의해 박막 봉지층(TFE) 상에 부착될 수 있다.
제1, 제2, 및 제3 발광 영역들(PA1,PA2,PA3) 사이의 영역은 비발광 영역(NPA)으로 정의될 수 있다. 제1, 제2, 및 제3 발광 영역들(PA1,PA2,PA3)은 제1 광(L1)을 생성할 수 있다. 예시적으로 제1 광(L1)은 청색광일 수 있다.
광 변환부(LCP)는 제2 기판(SUB2), 제1 및 제2 양자점층들(QDL1,QDL2), 광 투과층(LTL), 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3), 블랙 매트릭스(BM), 격벽층(SW), 및 제1 및 제2 절연층들(LC-IL1,LC-IL2)을 포함할 수 있다. 제1 및 제2 양자점층들(QDL1,QDL2), 광 투과층(LTL), 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3), 블랙 매트릭스(BM), 및 격벽층(SW)은 제2 기판(SUB2)과 박막 봉지층(TFE) 사이에 배치될 수 있다.
제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3) 및 블랙 매트릭스(BM)는 제2 기판(SUB2) 아래에 배치될 수 있다. 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)은 제1, 제2, 및 제3 발광 영역들(PA1,PA2,PA3)에 중첩할 수 있다. 블랙 매트릭스(BM)는 비발광 영역(NPA)에 중첩할 수 있다.
제1 컬러 필터(CF1)는 제1 발광 영역(PA1)에 중첩하고, 제2 컬러 필터(CF2)는 제2 발광 영역(PA2)에 중첩하고, 제3 컬러 필터(CF3)는 제3 발광 영역(PA3)에 중첩할 수 있다. 제1 컬러 필터(CF1)는 적색 컬러 필터를 포함할 수 있다. 제2 컬러 필터(CF2)는 녹색 컬러 필터를 포함할 수 있다. 제3 컬러 필터(CF3)는 청색 컬러 필터를 포함할 수 있다.
제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3) 및 블랙 매트릭스(BM) 아래에 제1 절연층(LC-IL1)이 배치될 수 있다. 제1 절연층(LC-IL1) 아래에 격벽층(SW)이 배치될 수 있다.
격벽층(SW)에는 제1 및 제2 양자점층들(QDL1,QDL2) 및 광 투과층(LTL)이 배치되기 위한 개구부들(OP)이 정의될 수 있다. 개구부들(OP)은 제1, 제2, 및 제3 발광 영역들(PA1,PA2,PA3)에 중첩할 수 있다. 격벽층(SW)은 비발광 영역(NPA)에 중첩할 수 있다. 격벽층(SW)은 흑색을 가질 수 있으나, 격벽층(SW)의 색이 이에 제한되는 것은 아니다.
제1 및 제2 양자점층들(QDL1,QDL2) 및 광 투과층(LTL)은 제1 절연층(LC-IL1) 아래에 배치될 수 있다. 제1 및 제2 양자점층들(QDL1,QDL2) 및 광 투과층(LTL)은 개구부들(OP)에 배치될 수 있다.
제1 및 제2 양자점층들(QDL1,QDL2) 및 광 투과층(LTL)은 제1, 제2, 및 제3 발광 영역들(PA1,PA2,PA3)에 중첩할 수 있다. 제1 양자점층(QDL1)은 제1 발광 영역(PA1)에 중첩하고, 제2 양자점층(QDL2)은 제2 발광 영역(PA2)에 중첩하고, 광 투과층(LTL)은 제3 발광 영역(PA3)에 중첩할 수 있다.
제1, 제2, 및 제3 발광 영역들(PA1,PA2,PA3)에서 생성된 제1 광(L1)은 제1 및 제2 양자점층들(QDL1,QDL2)과 광 투과층(LTL)에 제공될 수 있다. 제1 발광 영역(PA1)에서 생성된 제1 광(L1)은 제1 양자점층(QDL1)에 제공되고, 제2 발광 영역(PA2)에서 생성된 제1 광(L1)은 제2 양자점층(QDL2)에 제공될 수 있다. 제3 발광 영역(PA3)에서 생성된 제1 광(L1)은 광 투과층(LTL)에 제공될 수 있다.
제1 양자점층(QDL1)은 제1 광(L1)을 제2 광(L2)으로 변환할 수 있다. 제2 양자점층(QDL2)은 제1 광(L1)을 제3 광(L3)으로 변환할 수 있다. 예시적으로 제2 광(L2)은 적색광이고, 제3 광(L3)은 녹색광일 수 있다. 제1 양자점층(QDL1)은 제1 양자점들(미 도시됨)을 포함하고, 제2 양자점층(QDL2)은 제2 양자점들(미 도시됨)을 포함할 수 있다. 광 투과층(LTL)은 광을 산란시키기 위한 광 산란 입자들(미 도시됨)을 포함할 수 있다.
제1 양자점들은 청색 파장대를 갖는 제1 광(L1)을 적색 파장대를 갖는 제2 광(L2)으로 변환할 수 있다. 제2 양자점들은 청색 파장대를 갖는 제1 광(L1)을 녹색 파장대를 갖는 제3 광(L3)으로 변환할 수 있다. 제1 및 제2 양자점들은 제2 및 제3 광(L2,L3)을 산란시킬 수 있다. 광 투과층(LTL)은 광 변환 동작을 수행하지 않고 제1 광(L1)을 투과시킬 수 있다. 광 투과층(LTL)은 광 산란 입자들을 통해 제1 광(L1)을 산란시켜 출광시킬 수 있다.
제1 양자점층(QDL1)은 제2 광(L2)을 출광시키고, 제2 양자점층(QDL2)은 제3 광(L3)을 출광시키고, 광 투과층(LTL)은 제1 광(L1)을 출광시킬 수 있다. 따라서, 적색, 녹색, 및 청색을 표시하는 제2 광(L2), 제3 광(L3), 및 제1 광(L1)에 의해 소정의 영상이 표시될 수 있다.
제1 광(L1)의 일부는 제1 양자점들에 의해 광 변환되지 않고 제1 양자점층(QDL1)을 투과하여 제1 컬러 필터(CF1)에 제공될 수 있다. 즉, 제1 양자점들에 접촉되지 않아 제2 광(L2)으로 변환되지 않은 제1 광(L1)이 존재할 수 있다. 제1 컬러 필터(CF1)는 다른 색 광을 차단할 수 있다. 제1 양자점층(QDL1)에서 변환되지 않은 제1 광(L1)은 적색 컬러 필터를 갖는 제1 컬러 필터(CF1)에서 차단되어 상부로 출광되지 않을 수 있다.
제1 광(L1)의 일부는 제2 양자점들에 의해 광 변환되지 않고 제2 양자점층(QDL2)을 투과하여 제2 컬러 필터(CF2)에 제공될 수 있다. 즉, 제2 양자점들에 접촉되지 않아 제3 광(L3)으로 변환되지 않는 제1 광(L1)이 존재할 수 있다. 제2 컬러 필터(CF2)는 다른 색 광을 차단할 수 있다. 제2 양자점층(QDL2)에서 변환되지 않은 제1 광(L1)은 녹색 컬러 필터를 갖는 제2 컬러 필터(CF2)에서 차단되어 상부로 출광되지 않을 수 있다.
표시 장치(DD)를 향해 외부광이 제공될 수 있다. 외부광이 표시 패널(DP)에서 반사하여 외부의 사용자에게 다시 제공될 경우, 거울과 같이, 사용자가 외부광을 시인할 수 있다.
제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)은 외부광의 반사를 방지할 수 있다. 예를 들어, 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)은 외부광을 적색, 녹색, 및 청색으로 필터링할 수 있다. 즉, 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)은 외부광을 제2 광(L2), 제3 광(L3), 및 제1 광(L1)과 동일한 색으로 필터링할 수 있다. 이러한 경우, 외부광이 사용자에게 시인되지 않을 수 있다.
블랙 매트릭스(BM)는 비발광 영역(NPA)에서 불필요한 광을 차단할 수 있다. 흑색을 갖는 격벽층(SW) 역시 블랙 매트릭스(BM)와 유사한 기능으로서 비발광 영역(NPA)에서 불필요한 광을 차단할 수 있다.
도 10은 도 3에 도시된 표시 장치의 측면도이다.
예시적으로 도 10에는 제2 방향(DR2)에서 바라본 표시 장치(DD)의 측면이 도시되었으며, 도 9에서 설명된, 박막 봉지층(TFE) 및 광 변환부(LCP)는 생략되었다.
도 10을 참조하면, 연성 회로 기판(FPCB)이 벤딩되어 인쇄 회로 기판(PCB)이 표시 패널(DP) 아래에 배치될 수 있다. 따라서, 타이밍 컨트롤러(T-CON) 및 온도 센서(TS)는 표시 패널(DP) 아래에 배치될 수 있다.
제1 기판(SUB1) 상에 화소층(PXL)이 배치될 수 있다. 온도 센서(TS)는 제1 기판(SUB1)에 인접하게 배치될 수 있다. 온도 센서(TS)는 표시 패널(DP)에 인접하게 배치되어 표시 패널(DP)의 온도를 센싱할 수 있다.
표시 패널(DP)의 제조 공정 시, 공정 챔버에서 표시 패널(DP)의 주변은 상온으로 유지될 수 있다. 따라서, 표시 패널(DP) 역시 상온으로 유지될 수 있다. 표시 패널(DP)의 제조 공정시 표시 패널(DP)이 블랙 모드로 구동되어 표시 패널(DP)의 온도가 측정될 수 있다. 표시 패널(DP)의 온도는 온도 센서(TS)에 의해 센싱될 수 있다.
표시 패널(DP)의 제조 공정 단계는 표시 패널(DP)에 대한 다양한 테스트들이 수행되는 단계로서, 표시 패널(DP)이 최종적인 제품으로 완성되기 전 단계를 의미할 수 있다. 제조 공정 단계에서 표시 패널(DP)의 온도는 초기 온도 또는 기준 온도로 정의되어, 타이밍 컨트롤러(T-CON)에 저장될 수 있다. 표시 패널(DP)의 기준 온도는 상온일 수 있으며, 예시적으로 상온은 25도일 수 있다.
다양한 테스트들이 수행되어 최종적으로, 정상으로 판별된 표시 패널(DP)이 사용되어 표시 장치(DD)의 제조가 완료될 수 있다. 표시 패널(DP)이 제조된 후, 표시 패널(DP)이 구동될 때, 온도 센서(TS)에 의해 표시 패널(DP)의 온도가 센싱될 수 있다. "표시 패널(DP)이 제조된 후"는 최종적으로 정상으로 판별되어 완성된 표시 패널(DP)이 사용자에 의해 사용될 수 있는 상태를 의미할 수 있다.
표시 패널(DP)이 제조된 후, 표시 패널(DP)이 구동될 때, 타이밍 컨트롤러(T-CON)는 기준 온도 및 센싱된 표시 패널(DP)의 온도를 비교하여, 센싱된 게이트-소스 전압(Vgs)을 보상할 수 있다. 이러한 동작은 이하 상세히 설명될 것이다.
도 11은 도 2 및 도 3에 도시된 타이밍 컨트롤러의 블록도이다.
예시적으로 도 11에는 데이터 보상 동작에 관련된 타이밍 컨트롤러의 구성이 도시되었다.
도 11을 참조하면, 타이밍 컨트롤러(T-CON)는 기준값 저장부(RSP), 제1 보상부(CMP1), 제2 보상부(CMP2), 및 초기값 저장부(INP)를 포함할 수 있다.
기준값 저장부(RSP)에는 기준 온도(RT)가 저장될 수 있다. 기준 온도(RT)는 전술한 제조 공정 단계에서 센싱된 표시 패널(DP)의 온도로서 실질적으로 상온일 수 있다.
온도 센서(TS)는 표시 패널(DP)의 온도를 센싱하여 센싱 온도(SNT)로서 제1 보상부(CMP1)로 출력할 수 있다. 도 11에서 온도 센서(TS)에서 센싱된 센싱 온도(SNT)는 표시 패널(DP)이 제조된 후, 표시 패널(DP)이 구동될 때, 센싱된 온도로 정의될 수 있다.
초기값 저장부(INP)에는 제1 트랜지스터(T1)의 초기 게이트-소스 전압이 초기값(IV)으로 저장될 수 있다. 예를 들어, 표시 패널(DP)의 제조 공정시 표시 패널(DP)이 블랙 모드로 구동되고, 전술한 도 7에서 설명된 센싱 동작에 의해 제1 트랜지스터(T1)의 구동 특성이 센싱될 수 있다. 즉, 초기값(IV)의 초기 게이트-소스 전압은 제1 트랜지스터(T1)의 초기 게이트-소스 전압으로 설정될 수 있다.
표시 패널(DP)의 제조 공정에서, 제1 트랜지스터(T1)의 사용은 실질적으로 초기 사용으로서, 제1 트랜지스터(T1)가 거의 열화되지 않은 상태로 제1 트랜지스터(T1)의 구동 특성이 센싱될 수 있다. 이러한 센싱값은 실질적으로 제1 트랜지스터(T1)의 초기 I-V 커브(전류-전압 특성 커브)에 대응하는 값으로서, 초기값 저장부(INP)에 저장될 수 있다.
표시 패널(DP)이 제조된 후, 표시 패널(DP)의 사용 시간이 길어짐에 따라, 제1 트랜지스터(T1)의 구동 특성이 열화되어 제1 트랜지스터(T1)의 I-V 커브가 변화될 수 있다. 초기값 저장부(INP)에 저장된 초기값(IV)은 변화된 제1 트랜지스터(T1)의 I-V 커브와 비교하기 위한 기준값일 수 있다. 예를 들어, 초기값(IV)의 초기 게이트-소스 전압은 구동 특성이 변화된 제1 트랜지스터(T1)의 게이트-소스 전압과 비교될 수 있다.
도 6 및 도 11을 참조하면, 표시 패널(DP)이 제조된 후, 표시 패널(DP)이 구동될 때, 표시 패널(DP)의 화소(PXij)는 표시 구간(DSP) 동안 데이터 전압(Vd)을 제공받고, 데이터 전압(Vd)에 대응하는 영상을 표시할 수 있다.
도 7 및 도 11을 참조하면, 표시 패널(DP)이 제조된 후, 표시 패널(DP)이 구동될 때, 비표시 구간(NDSP) 동안 화소(PXij)에서 게이트-소스 전압(Vgs)이 센싱될 수 있다. 게이트-소스 전압(Vgs)은 센싱 전압(Vgs)으로서 제1 보상부(CMP1)에 제공될 수 있다. 센싱 전압(Vgs)은 제1 트랜지스터(T1)에서 센싱된 게이트-소스 전압일 수 있다.
제1 보상부(CMP1)는 화소(PXij)에 센싱된 센싱 전압(Vgs)을 수신하고, 기준값 저장부(RSP)로부터 기준 온도(RT)를 수신하고, 온도 센서(TS)로부터 센싱 온도(SNT)를 수신할 수 있다. 제1 보상부(CMP1)는 기준 온도(RT) 및 온도 센서(TS) 사이의 차이값에 대응하는 게이트-소스 전압의 변화량을 센싱 전압(Vgs)에 보상할 수 있다.
제1 보상부(CMP1)는 룩업 테이블(LUT)을 포함할 수 있다. 룩업 테이블(LUT)에는 기준 온도(RT) 및 센싱 온도(SNT) 사이의 차이값에 대응하는 게이트-소스 전압의 변화량 값이 저장될 수 있다.
기준 온도(RT) 및 센싱 온도(SNT) 사이의 차이가 없을 경우, 게이트-소스 전압의 변화량은 0일 수 있다. 기준 온도(RT) 및 센싱 온도(SNT) 사이의 차이값이 클수록 게이트-소스 전압의 변화량도 커질 수 있다. 기준 온도(RT) 및 센싱 온도(SNT) 사이의 다양한 차이값들에 대응하는 게이트-소스 전압의 변화량 값들이 미리 설정되어 룩업 테이블(LUT)에 저장될 수 있다.
제1 보상부(CMP1)는 룩업 테이블(LUT)을 사용하여 기준 온도(RT) 및 온도 센서(TS) 사이의 차이값에 대응하는 게이트-소스 전압의 변화량을 확인하고, 게이트-소스 전압의 변화량을 센싱 전압(Vgs)에 반영하여 센싱 전압(Vgs)을 보상할 수 있다. 이러한 동작은 이하 도면들에서 도시된 I-V 커브들을 참조하여 상세히 설명될 것이다.
제1 보상부(CMP1)는 보상된 센싱 전압(Vgs')을 제2 보상부(CMP2)에 제공할 수 있다. 제2 보상부(CMP2)는 보상된 센싱 전압(Vgs')과 초기값(IV)을 수신할 수 있다. 제2 보상부(CMP2)는 보상된 센싱 전압(Vgs')과 초기값(IV)의 초기 게이트-소스 전압을 비교하여 보상값을 산출할 수 있다. 이러한 보상값의 산출은 전술한 비표시 구간(NDSP)동안 수행될 수 있다.
이후 표시 구간(DSP) 동안 화소(PXij)가 구동될 때, 제2 보상부(CMP2)는 보상값에 따라 화소(PXij)에 인가되기 위한 데이터(DATA')를 보상할 수 있다. 제2 보상부(CMP2)는 데이터(DATA')를 보상하여 보상 데이터(DATA)로서 출력할 수 있다. 보상 데이터(DATA)는 전술한 영상 데이터(DATA)로 정의될 수 있다.
실질적으로, 영상 신호들(RGB)이 데이터(DATA')로 변환되고, 데이터(DATA')가 보상되고, 보상된 데이터(DATA)가 데이터 구동부(DDV)에 제공될 수 있다. 따라서, 표시 구간(DSP)동안, 보상된 데이터(DATA)에 의해 보상된 데이터 전압이 생성되어 화소(PXij)에 제공될 수 있다. 화소(PXij)의 열화에 따라, 화소(PXij)에 인가되는 데이터 전압이 보상되므로, 화소(PXij)가 정상적으로 영상을 표시할 수 있다.
도 12는 도 11에 도시된 제2 보상부의 동작을 설명하기 위한 I-V 커브를 보여주는 도면이다.
도 7, 도 11, 및 도 12를 참조하면, 제1 트랜지스터(T1)의 초기 I-V 커브(I-IV)는 실선으로 도시되었다. 제1 트랜지스터(T1)의 사용 시간이 길어짐에 따라, 제1 트랜지스터(T1)의 구동 특성이 열화될 수 있다. 제1 트랜지스터(T1)의 구동 특성이 열화될 때, 제1 트랜지스터(T1)의 I-V 커브(D-IV)는 점선으로 도시되었다. 제1 트랜지스터(T1)의 사용 시간이 길어짐에 따라, 초기 I-V 커브(I-IV)는 열화 I-V 커브(D-IV)로 변화될 수 있다.
세로축은 전류값(I)으로서, 제1 트랜지스터(T1)의 드레인-소스 전류를 나타낸다. 가로축은 전압값(V)으로서, 제1 트랜지스터(T1)의 게이트-소스 전압을 나타낸다. 도 12의 그래프는 상온 기준으로 도시되었다.
초기 I-V 커브(I-IV)를 기준으로, 제1 트랜지스터(T1)의 구동 초기에는 제1 게이트-소스 전압(Vgs1)에 따라 제1 드레인-소스 전류(Ids1)가 제1 트랜지스터(T1)에 흐를 수 있다. 그러나, 제1 트랜지스터(T1)가 열화될 때, 열화 I-V 커브(D-IV)를 기준으로, 제1 게이트-소스 전압(Vgs1)에 따라 제1 드레인-소스 전류(Ids1)보다 낮은 제2 드레인-소스 전류(Ids2)가 제1 트랜지스터(T1)에 흐를 수 있다.
제1 트랜지스터(T1)의 열화에 따라, 보다 낮은 전류가 발광 소자(OLED)에 공급되므로, 정상적으로 영상이 표시되지 않을 수 있다. 발광 소자(OLED)에 정상적인 제1 드레인-소스 전류(Ids1)가 인가되기 위해서는 제1 트랜지스터(T1)에 인가되는 데이터 전압(Vd)이 보상되어야 한다.
제1 게이트-소스 전압(Vgs1)은 초기값(IV)의 게이트-소스 전압일 수 있다. 제2 게이트-소스 전압(Vgs2)은 도 7에서 설명된 센싱 전압(Vgs)일 수 있다. 제1 트랜지스터(T1)의 구동 특성이 열화됨에 따라, 제1 트랜지스터(T1)에서 제2 게이트-소스 전압(Vgs2)이 센싱될 수 있다.
표시 패널(DP)이 상온에서 구동될 경우, 기준 온도(RT)와 센싱 온도(SNT) 사이의 차이값은 0일 수 있다. 따라서, 화소(PXij)에서 센싱된 센싱 전압(Vgs)은 제1 보상부(CMP1)에서 별도로 보상되지 않고 제2 보상부(CMP2)에 제공될 수 있다. 즉, 표시 패널(DP)이 상온에서 구동될 경우, 센싱 전압(Vgs)은 변화되지 않고, 제1 보상부(CMP1)를 통해 그대로 제2 보상부(CMP2)에 제공될 수 있다.
제2 보상부(CMP2)는 제1 게이트-소스 전압(Vgs1)과 제2 게이트-소스 전압(Vgs2) 사이의 차이값을 산출할 수 있다. 이러한 차이값은 제1 전압값(△V1)으로 정의될 수 있으며, 제1 전압값(△V1)은 전술한 보상값으로 정의될 수 있다. 제2 보상부(CMP2)는 비표시 구간(NDSP) 동안 보상값을 산출할 수 있다.
표시 구간(DSP)에서 제2 보상부(CMP2)는 제1 전압값(△V1)을 이용하여 데이터(DATA')를 보상하여 보상 데이터(DATA)로서 출력할 수 있다. 예를 들어, 제1 게이트-소스 전압(Vgs1)에 대응하는 데이터(DATA')가 제2 게이트-소스 전압(Vgs2)에 대응하는 데이터(DATA)로 변환되도록 데이터값을 변활할 수 있다. 따라서, 화소(PXij)에는 보상된 데이터(DATA)에 대응하는 보상된 데이터 전압이 인가될 수 있다.
보상된 데이터 전압은 제2 게이트-소스 전압(Vgs2)에 대응할 수 있다. 열화 I-V 커브(D-IV)를 기준으로, 제2 게이트-소스 전압(Vgs2)에 따라, 제1 드레인-소스 전류(Ids1)가 화소(PXij)에 인가될 수 있다. 따라서, 화소(PXij)가 정상적으로 구동될 수 있다.
도 13은 온도 변화에 따른, 트랜지스터의 I-V 커브를 도시한 도면이다. 도 14는 도 13에서 온도에 따른 트랜지스터의 게이트-소스 전압의 변화를 도시한 도면이다.
참고로, 도 13 및 도 14는 일반적인 트랜지스터(MOSFET)의 I-V 커브를 도시한 도면들이다. 상온(TE3)은 25도이고, 고온들(TE1,TE2)은 75도 및 125도이고, 저온(TE4)은 -25도이다.
도 13을 참조하면, 상온(TE3)보다 높은 고온들(TE1,TE2)에서 I-V 커브가 상온(TE3)의 I-V 커브보다 위로 이동할 수 있다. 즉, 온도가 높아질수록 I-V 커브가 위로 이동할 수 있다. 이러한 경우, 동일한 게이트-소스 전압(VGS)에서 온도가 높아질수록, 트랜지스터에 보다 많은 전류가 흐를 수 있다. 또한, 동일한 드레인 전류(ID)에서 온도가 높아질수록 게이트-소스 전압(VGS)은 작아질 수 있다.
상온(TE3)보다 낮은 저온(TE4)에서 I-V 커브가 상온(TE3)의 I-V 커브보다 아래로 이동할 수 있다. 즉, 온도가 낮아질수록 I-V 커브가 아래로 이동할 수 있다. 이러한 경우, 동일한 게이트-소스 전압(VGS)에서 온도가 낮아질수록, 트랜지스터에 보다 적은 전류가 흐를 수 있다. 또한, 동일한 드레인 전류(ID)에서 온도가 낮아질수록 게이트-소스 전압(VGS)은 커질 수 있다.
도 14를 참조하면, 게이트-소스 전압(VGS)과 온도는 반비례할 수 있다. 온도가 증가할수록 게이트-소스 전압(VGS)은 작아지고, 온도가 낮아질수록 게이트-소스 전압(VGS)은 커질 수 있다.
도 15는 고온에서 도 11에 도시된 제1 보상부의 동작을 설명하기 위한 I-V 커브를 보여주는 도면이다. 도 16은 저온에서 도 11에 도시된 제1 보상부의 동작을 설명하기 위한 I-V 커브를 보여주는 도면이다.
도 7, 도 11, 및 도 15를 참조하면, 도 13 및 도 14에서 설명된 바에 따라, 제1 트랜지스터(T1)가 열화되더라도 온도에 따라 I-V 커브가 다를 수 있다. 이하 상온에서 열화 상태의 I-V 커브(D-IV)는 상온 I-V 커브(D-IV)로 정의된다. 표시 패널(DP)의 온도가 상온보다 높은 고온일 경우, 제1 트랜지스터(T1)의 I-V 커브는 상온 I-V 커브(D-IV)에서 고온 I-V 커브(H-IV)로 이동할 수 있다. 즉, 상온보다 고온에서 I-V 커브가 위로 이동할 수 있다.
표시 패널(DP)의 구동시, 비표시 구간(NDSP)에서 표시 패널(DP)이 고온이고, 표시 구간(DSP)에서 표시 패널(DP)이 상온일 수 있다. 비표시 구간(NDSP)에서 전술한 화소(PXij)의 게이트-소스 전압의 센싱 동작이 수행될 때, 표시 패널(DP)의 주변 온도가 고온일 수 있다. 따라서, 비표시 구간(NDSP)에서 센싱 온도(SNT)는 상온보다 높은 고온일 수 있다.
비표시 구간(NDSP)에서, 고온 I-V 커브(H-IV)에 따라, 제1 트랜지스터(T1)에서 제3 게이트-소스 전압(Vgs3)이 센싱될 수 있다. 제3 게이트-소스 전압(Vgs3)은 센싱 전압(Vgs)일 수 있다.
제1 보상부(CMP1)에서 온도에 따른 보상 동작이 수행되지 않을 경우, 제2 보상부(CMP2)에서 제1 게이트-소스 전압(Vgs1)과 제3 게이트-소스 전압(Vgs3) 사이의 차이값으로 보상값이 산출될 수 있다. 따라서, 보상값은 제1 게이트-소스 전압(Vgs1)과 제3 게이트-소스 전압(Vgs3) 사이의 차이값인 제2 전압값(△V2)으로 산출될 수 있다.
표시 패널(DP)이 표시 구간(DSP)에서 동작할 때, 표시 패널(DP)의 온도는 상온일 수 있다. 따라서, 표시 구간(DSP)에서 제1 트랜지스터(T1)의 구동 특성은 상온 I-V 커브(D-IV)에 해당할 수 있다. 그러나, 보상값은 제2 전압값(△V2)으로 산출된 상태이다. 따라서, 상온을 기준으로 제1 전압값(△V1)으로 데이터(DATA')가 보상되어야 하나, 제2 전압값(△V2)으로 데이터(DATA')가 보상될 수 있다.
상온 I-V 커브(D-IV)에서 제2 전압값(△V2)으로 보상될 경우, 화소(PXij)에는 제3 게이트-소스 전압(Vgs3)에 대응하는 제3 드레인 소스-전류(Ids3)가 인가될 수 있다. 따라서, 화소(PXij)에 대해 약보상이 수행되어, 화소(PXij)가 정상적으로 구동되지 않을 수 있다. 예를 들어, 발광 소자(OLED)는 정상 휘도보다 작은 휘도의 광을 생성할 수 있다.
본 발명의 실시 예에서, 제1 보상부(CMP1)는 기준 온도(RT)와 센싱 온도(SNT) 사이의 차이값을 산출할 수 있다. 기준 온도(RT)와 센싱 온도(SNT) 사이의 차이값에 대응하는 게이트-소스 전압의 변화량은 다음과 같이 정의될 수 있다.
고온 기준으로 보상값이 제2 전압값(△V2)이고 상온 기준으로 보상값이 제1 전압값(△V1)이므로, 제1 전압값(△V1)과 제2 전압값(△V2) 사이의 차이값이 보상되어야 정상적인 보상값이 산출될 수 있다. 따라서, 기준 온도(RT)에서 열화 상태의 상온 I-V 커브(D-IV) 및 고온에서 열화 상태의 고온 I-V 커브(H-IV) 사이의 차이값이 보상되어야 한다.
표시 패널(DP)의 구동시, 제1 트랜지스터(T1)의 열화 상태에서, 게이트-소스 전압의 변화량은, 기준 온도(RT)에 대한 제1 트랜지스터(T1)의 게이트-소스 전압과 고온(예를 들어 센싱 온도(SNT))에 대한 제1 트랜지스터(T1)의 게이트-소스 전압 사이의 차이값일 수 있다. 따라서, 게이트-소스 전압의 변화량은 기준 온도인 상온 I-V 커브(D-IV)의 제2 게이트-소스 전압(Vgs2) 및 고온 I-V 커브(H-IV)의 제3 게이트-소스 전압(Vgs3) 사이의 차이값에 대응할 수 있다.
제1 보상부(CMP1)는 제2 게이트-소스 전압(Vgs2) 및 제3 게이트-소스 전압(Vgs3) 사이의 차이값으로 정의된 제1 보상 전압값(△Vc1)을 센싱 전압(Vgs)인 제3 게이트-소스 전압(Vgs3)에 가산할 수 있다. 따라서, 보상된 센싱 전압(Vgs')은 제2 게이트-소스 전압(Vgs2)으로 설정될 수 있다.
보상된 센싱 전압(Vgs')이 제2 보상부(CMP2)에 제공되고, 제2 보상부(CMP2)는 상온 기준으로, 앞서 도 12에서 설명된 보상 동작을 수행할 수 있다. 따라서, 화소(PXij)에 인가되는 데이터 전압(Vd)이 정상적으로 보상될 수 있다.
앞서 도 13 및 도 14에서 설명된 바와 같이 온도가 증가할 수록 게이트-소스 전압의 변화량이 커질 수 있다. 따라서, 본 발명의 실시 예에서, 센싱 온도(SNT)가 기준 온도(RT)보다 커질수록, 센싱 전압(Vgs)에 가산되는 게이트-소스 전압의 변화량도 커질 수 있다.
도 7, 도 11, 및 도 16을 참조하면, 도 13 및 도 14에서 설명된 바에 따라, 제1 트랜지스터(T1)가 열화되더라도 온도에 따라 I-V 커브가 다를 수 있다. 표시 패널(DP)의 온도가 상온보다 낮은 저온일 경우, 제1 트랜지스터(T1)의 I-V 커브는 상온 I-V 커브(D-IV)에서 저온 I-V 커브(L-IV)로 이동할 수 있다. 즉, 상온보다 저온에서 I-V 커브가 아래로 이동할 수 있다.
표시 패널(DP)의 구동시, 비표시 구간(NDSP)에서 표시 패널(DP)이 저온이고, 표시 구간(DSP)에서 표시 패널(DP)이 상온일 수 있다. 비표시 구간(NDSP)에서 전술한 화소(PXij)의 게이트-소스 전압의 센싱 동작이 수행될 때, 표시 패널(DP)의 주변 온도가 저온일 수 있다. 따라서, 비표시 구간(NDSP)에서 센싱 온도(SNT)는 상온보다 낮은 저온일 수 있다.
비표시 구간(NDSP)에서, 저온 I-V 커브(H-IV)에 따라, 제1 트랜지스터(T1)에서 제4 게이트-소스 전압(Vgs4)이 센싱될 수 있다. 제4 게이트-소스 전압(Vgs4)은 센싱 전압(Vgs)일 수 있다.
제1 보상부(CMP1)에서 온도에 따른 보상 동작이 수행되지 않을 경우, 제2 보상부(CMP2)에서 제1 게이트-소스 전압(Vgs1)과 제4 게이트-소스 전압(Vgs4) 사이의 차이값으로 보상값이 산출될 수 있다. 따라서, 보상값은 제1 게이트-소스 전압(Vgs1)과 제4 게이트-소스 전압(Vgs4) 사이의 차이값인 제3 전압값(△V3)으로 산출될 수 있다.
표시 패널(DP)이 표시 구간(DSP)에서 동작할 때, 표시 패널(DP)의 온도는 상온일 수 있다. 따라서, 표시 구간(DSP)에서 제1 트랜지스터(T1)의 구동 특성은 상온 I-V 커브(D-IV)에 해당할 수 있다. 그러나, 보상값은 제3 전압값(△V3)으로 산출된 상태이다. 따라서, 상온을 기준으로 제1 전압값(△V1)으로 데이터(DATA')가 보상되어야 하나, 제3 전압값(△V3)으로 데이터(DATA')가 보상될 수 있다.
상온 I-V 커브(D-IV)에서 제3 전압값(△V3)으로 보상될 경우, 화소(PXij)에는 제4 게이트-소스 전압(Vgs4)에 대응하는 제4 드레인 소스-전류(Ids4)가 인가될 수 있다. 따라서, 화소(PXij)에 대해 과보상이 수행되어, 화소(PXij)가 정상적으로 구동될지 않을 수 있다. 예를 들어, 발광 소자(OLED)는 정상 휘도보다 높은 휘도의 광을 생성할 수 있다.
본 발명의 실시 예에서, 제1 보상부(CMP1)는 기준 온도(RT)와 센싱 온도(SNT) 사이의 차이값을 산출하여 기준 온도(RT)와 센싱 온도(SNT) 사이의 차이값에 대응하는 게이트-소스 전압의 변화량을 산출할 수 있다.
저온 기준으로 보상값이 제4 전압값(△V4)이고 상온 기준으로 보상값이 제1 전압값(△V1)이므로, 제1 전압값(△V1)과 제4 전압값(△V4) 사이의 차이값이 보상되어야 정상적인 보상값이 산출될 수 있다. 따라서, 기준 온도(RT)에서 열화 상태의 상온 I-V 커브(D-IV) 및 저온에서 열화 상태의 저온 I-V 커브(L-IV) 사이의 차이값이 보상되어야 한다.
표시 패널(DP)의 구동시, 제1 트랜지스터(T1)의 열화 상태에서, 게이트-소스 전압의 변화량은, 기준 온도(RT)에 대한 제1 트랜지스터(T1)의 게이트-소스 전압과 저온(예를 들어 센싱 온도(SNT))에 대한 제1 트랜지스터(T1)의 게이트-소스 전압 사이의 차이값일 수 있다. 따라서, 게이트-소스 전압의 변화량은 기준 온도인 상온 I-V 커브(D-IV)의 제2 게이트-소스 전압(Vgs2) 및 저온 I-V 커브(L-IV)의 제4 게이트-소스 전압(Vgs4) 사이의 차이값에 대응할 수 있다.
제1 보상부(CMP1)는 제2 게이트-소스 전압(Vgs2) 및 제4 게이트-소스 전압(Vgs4) 사이의 차이값으로 정의된 제2 보상 전압값(△Vc2)을 센싱 전압(Vgs)인 제4 게이트-소스 전압(Vgs4)에서 감산할 수 있다. 따라서, 보상된 센싱 전압(Vgs')은 제2 게이트-소스 전압(Vgs2)으로 설정될 수 있다.
보상된 센싱 전압(Vgs')이 제2 보상부(CMP2)에 제공되고, 제2 보상부(CMP2)는 상온 기준으로, 앞서 도 12에서 설명된 보상 동작을 수행할 수 있다. 따라서, 화소(PXij)에 인가되는 데이터 전압(Vd)이 정상적으로 보상될 수 있다.
앞서 도 13 및 도 14에서 설명된 바와 같이 온도가 감소할수록 게이트-소스 전압의 변화량이 커질 수 있다. 따라서, 본 발명의 실시 예에서, 센싱 온도(SNT)가 기준 온도(RT)보다 작아질수록, 센싱 전압(Vgs)에서 감산되는 게이트-소스 전압의 변화량도 커질 수 있다.
도 17 및 도 18은 본 발명의 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
도 17 및 도 18을 참조하면, 단계(S100)에서 기준 온도(RT)가 설정될 수 있다. 전술한 바와 같이, 기준 온도(RT)는 표시 패널(DP)의 제조 공정시 표시 패널(DP)의 온도로 정의될 수 있다.
단계(S200)에서 온도 센서(TS)에 의해 표시 패널(DP)의 온도가 센싱될 수 있다. 전술한 바와 같이 센싱된 표시 패널(DP)의 온도는 센싱 온도(SNT)로 정의될 수 있다.
단계(S300)에서 화소(PXij)의 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 센싱될 수 있다. 전술한 바와 같이 게이트-소스 전압(Vgs)은 센싱 전압(Vgs)으로 정의될 수 있다.
단계(S400)에서 기준 온도(RT)와 센싱 온도(SNT) 사이의 차이값에 대응하는 게이트-소스 전압의 변화량이 센싱 전압(Vgs)에 보상될 수 있다. 구체적으로, 단계(S400)의 단계(S410)에서 센싱 온도(SNT)가 기준 온도(RT)보다 클 경우, 게이트-소스 전압의 변화량이 센싱 전압(Vgs)에 가산될 수 있다. 단계(S400)의 단계(S420)에서 센싱 온도(SNT)가 기준 온도(RT)보다 작을 경우, 게이트-소스 전압의 변화량이 센싱 전압(Vgs)에서 감산될 수 있다.
단계(S500)에서 보상된 센싱 전압(Vgs')과 초기 게이트-소스 전압을 비교하여, 화소(PXij)에 인가되기 위한 데이터(DATA')가 보상될 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
PXij: 화소 T1,T2,T3: 제1, 제2, 및 제3 트랜지스터
CAP: 커패시터 Vgs: 센싱 전압
RT: 기준 온도 SNT: 센싱 온도
Vgs': 보상된 센싱 전압 IV: 초기값
CMP1: 제1 보상부 TS: 온도 센서
CMP2: 제2 보상부

Claims (20)

  1. 화소를 포함하는 표시 패널;
    상기 표시 패널의 온도를 센싱하여 센싱 온도로 출력하는 온도 센서;
    상기 화소에서 센싱된 게이트-소스 전압을 센싱 전압으로서 수신하고, 기준 온도 및 상기 센싱 온도 사이의 차이값에 대응하는 게이트-소스 전압의 변화량을 상기 센싱 전압에 보상하는 제1 보상부; 및
    상기 보상된 센싱 전압과 초기 게이트-소스 전압을 비교하여 상기 화소에 인가되기 위한 데이터를 보상하는 제2 보상부를 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 제1 보상부는 상기 센싱 온도가 상기 기준 온도보다 클 경우, 상기 게이트-소스 전압의 상기 변화량을 상기 센싱 전압에 가산하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 센싱 온도가 상기 기준 온도보다 커질수록 상기 센싱 전압에 가산되는 상기 게이트-소스 전압의 상기 변화량은 커지는 표시 장치.
  4. 제 1 항에 있어서,
    상기 제1 보상부는 상기 센싱 온도가 상기 기준 온도보다 작을 경우, 상기 게이트-소스 전압의 상기 변화량을 상기 센싱 전압에서 감산하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 센싱 온도가 상기 기준 온도보다 작아질수록 상기 센싱 전압에서 감산되는 상기 게이트-소스 전압의 상기 변화량은 커지는 표시 장치.
  6. 제 1 항에 있어서,
    상기 화소는,
    발광 소자; 및
    노드에 연결된 제어 전극, 제1 전압을 수신하는 제1 전극, 및 상기 발광 소자의 애노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
    주사 라인에 연결된 제어 전극, 데이터 라인에 연결된 제1 전극, 및 상기 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터;
    센싱 라인에 연결된 제1 전극, 상기 애노드에 연결된 제2 전극, 및 센싱 주사 라인에 연결된 제어 전극을 포함하는 제3 트랜지스터; 및
    상기 노드에 연결된 제1 전극 및 상기 애노드에 연결된 제2 전극을 포함하는 커패시터를 포함하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 센싱 전압은 상기 제1 트랜지스터에서 센싱된 게이트-소스 전압으로 설정되는 표시 장치.
  8. 제 6 항에 있어서,
    상기 게이트-소스 전압의 변화량은, 상기 표시 패널의 구동시, 상기 기준 온도에 대한 상기 제1 트랜지스터의 게이트-소스 전압과 상기 센싱 온도에 대한 상기 제1 트랜지스터의 게이트-소스 전압 사이의 차이값에 대응하는 표시 장치.
  9. 제 6 항에 있어서,
    상기 초기 게이트-소스 전압은 상기 제1 트랜지스터의 초기 게이트-소스 전압으로 설정되는 표시 장치.
  10. 제 6 항에 있어서,
    상기 표시 패널은 반복해서 표시 구간 및 비표시 구간으로 구동되고,
    상기 게이트-소스 전압의 센싱은 상기 비표시 구간 동안 수행되고, 상기 데이터의 보상은 상기 표시 구간 동안 수행되는 표시 장치.
  11. 기준 온도를 설정하는 단계;
    화소를 포함하는 표시 패널의 온도를 센싱 온도로서 센싱하는 단계;
    상기 화소의 게이트-소스 전압을 센싱 전압으로서 센싱하는 단계;
    상기 기준 온도 및 상기 센싱 온도 사이의 차이값에 대응하는 게이트-소스 전압의 변화량을 상기 센싱 전압에 보상하는 단계; 및
    상기 보상된 센싱 전압과 초기 게이트-소스 전압을 비교하여 상기 화소에 인가되기 위한 데이터를 보상하는 단계를 포함하는 표시 장치의 구동 방법.
  12. 제 11 항에 있어서,
    상기 기준 온도는 상기 표시 패널의 제조 공정시 상기 표시 패널의 온도로 정의되는 표시 장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 초기 게이트-소스 전압은 상기 표시 패널의 상기 제조 공정시 상기 화소에서 측정된 게이트-소스 전압으로 설정되는 표시 장치의 구동 방법.
  14. 제 11 항에 있어서,
    상기 화소의 상기 게이트-소스 전압을 센싱하는 단계 및 상기 표시 패널의 상기 온도를 센싱하는 단계는, 상기 표시 패널을 제조한 후, 상기 표시 패널의 구동시, 수행되는 표시 장치의 구동 방법.
  15. 제 11 항에 있어서,
    상기 센싱 전압을 보상하는 단계는, 상기 센싱 온도가 상기 기준 온도보다 클 경우, 상기 게이트-소스 전압의 상기 변화량을 상기 센싱 전압에 가산하는 단계를 포함하는 표시 장치의 구동 방법.
  16. 제 15 항에 있어서,
    상기 센싱 전압을 보상하는 단계는, 상기 센싱 온도가 상기 기준 온도보다 작을 경우, 상기 게이트-소스 전압의 상기 변화량을 상기 센싱 전압에서 감산하는 단계를 더 포함하는 표시 장치.
  17. 제 11 항에 있어서,
    상기 화소는,
    발광 소자; 및
    노드에 연결된 제어 전극, 제1 전압을 수신하는 제1 전극, 및 상기 발광 소자의 애노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
    주사 라인에 연결된 제어 전극, 데이터 라인에 연결된 제1 전극, 및 상기 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터;
    센싱 라인에 연결된 제1 전극, 상기 애노드에 연결된 제2 전극, 및 센싱 주사 라인에 연결된 제어 전극을 포함하는 제3 트랜지스터; 및
    상기 노드에 연결된 제1 전극 및 상기 애노드에 연결된 제2 전극을 포함하는 커패시터를 포함하고,
    상기 센싱 전압은 상기 제1 트랜지스터에서 센싱된 게이트-소스 전압으로 설정되는 표시 장치.
  18. 제 17 항에 있어서,
    상기 게이트-소스 전압의 변화량은, 상기 표시 패널의 구동시, 상기 기준 온도에 대한 상기 제1 트랜지스터의 게이트-소스 전압과 상기 센싱 온도에 대한 상기 제1 트랜지스터의 게이트-소스 전압 사이의 차이값에 대응하는 표시 장치.
  19. 제 17 항에 있어서,
    상기 초기 게이트-소스 전압은 상기 제1 트랜지스터의 초기 게이트-소스 전압으로 설정되는 표시 장치.
  20. 제 11 항에 있어서,
    상기 표시 패널은 반복해서 표시 구간 및 비표시 구간으로 구동되고,
    상기 게이트-소스 전압의 센싱은 상기 비표시 구간 동안 수행되고, 상기 데이터의 보상은 상기 표시 구간 동안 수행되는 표시 장치.
KR1020220085468A 2022-07-12 2022-07-12 표시 장치 및 그것의 구동 방법 KR20240008994A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220085468A KR20240008994A (ko) 2022-07-12 2022-07-12 표시 장치 및 그것의 구동 방법
US18/198,454 US20240021158A1 (en) 2022-07-12 2023-05-17 Display device and driving method thereof
CN202321793015.9U CN220731149U (zh) 2022-07-12 2023-07-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220085468A KR20240008994A (ko) 2022-07-12 2022-07-12 표시 장치 및 그것의 구동 방법

Publications (1)

Publication Number Publication Date
KR20240008994A true KR20240008994A (ko) 2024-01-22

Family

ID=89510316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220085468A KR20240008994A (ko) 2022-07-12 2022-07-12 표시 장치 및 그것의 구동 방법

Country Status (3)

Country Link
US (1) US20240021158A1 (ko)
KR (1) KR20240008994A (ko)
CN (1) CN220731149U (ko)

Also Published As

Publication number Publication date
US20240021158A1 (en) 2024-01-18
CN220731149U (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
CN108831912B (zh) Oled阵列基板及制造其的方法、oled像素电路以及显示装置
US10074307B2 (en) Display device, method of laying out light emitting elements, and electronic device
US20190305014A1 (en) Display apparatus and electronic apparatus
US7499042B2 (en) Display device, data driving circuit, and display panel driving method
US8988415B2 (en) Display device, method of laying out wiring in display device, and electronic device
US11322088B2 (en) Display device and terminal device
CN112102775B (zh) 显示装置及其亮度补偿方法
TWI244630B (en) Display device
US20210183316A1 (en) Display device
CN113971934B (zh) 显示装置和终端设备
KR20240008994A (ko) 표시 장치 및 그것의 구동 방법
JP4539967B2 (ja) 発光パネルの駆動装置
KR20240011293A (ko) 표시 장치
KR20240065558A (ko) 표시 패널 구동 회로 및 이를 포함하는 표시 장치
CN220420233U (zh) 显示装置
US20240144856A1 (en) Display panel driving circuit and display device including same
US11688349B2 (en) Display device and driving method thereof
KR20240054439A (ko) 표시 장치
KR20240027177A (ko) 발광 표시 장치
KR20230157547A (ko) 표시 장치
KR20220099172A (ko) 표시 장치