KR20210149521A - 메모리 시스템 및 이의 동작 방법 - Google Patents

메모리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR20210149521A
KR20210149521A KR1020200066674A KR20200066674A KR20210149521A KR 20210149521 A KR20210149521 A KR 20210149521A KR 1020200066674 A KR1020200066674 A KR 1020200066674A KR 20200066674 A KR20200066674 A KR 20200066674A KR 20210149521 A KR20210149521 A KR 20210149521A
Authority
KR
South Korea
Prior art keywords
memory
memory cells
cell string
cell
data
Prior art date
Application number
KR1020200066674A
Other languages
English (en)
Inventor
조영민
김태효
변대석
이승원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200066674A priority Critical patent/KR20210149521A/ko
Priority to DE102021104933.4A priority patent/DE102021104933A1/de
Priority to US17/196,183 priority patent/US11289150B2/en
Priority to CN202110563418.3A priority patent/CN113764020A/zh
Priority to TW110118676A priority patent/TW202147318A/zh
Publication of KR20210149521A publication Critical patent/KR20210149521A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

본 개시의 기술적 사상에 따른 메모리 시스템은, 복수의 메모리 셀들을 포함하는 메모리 장치, 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러를 포함하고, 메모리 컨트롤러는, 복수의 메모리 셀들 중 제1 메모리 셀들에 기입 데이터를 저장하고, 제1 메모리 셀들 각각을 포함하는 적어도 하나의 제1 셀 스트링의 전하량 및 제1 셀 스트링에 인접한 제2 셀 스트링의 전하량을 산출하고, 산출 결과를 기초로 제1 셀 스트링 또는 제2 셀 스트링에 연결된 적어도 하나의 메모리 셀에 더미 데이터를 저장할 수 있다.

Description

메모리 시스템 및 이의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF THE SAME}
본 개시의 기술적 사상은 메모리 시스템 및 이의 동작 방법에 관한 것으로서, 구체적으로 보안이 요구되는 데이터의 저장 동작 이후에 더미 데이터의 저장 동작을 추가적으로 수행하는 메모리 시스템 및 이의 동작 방법에 관한 것이다.
인공 지능(artificial intelligence, AI)을 기반으로 4차 산업혁명과 관련 혁신 기술들이 실용화되기 시작하면서, 데이터의 종류 및 데이터의 처리량이 매우 빠르게 증가하고 있다. 이에 따라, 광범위한 데이터들의 보안이 중요해지고 대용량 저장장치의 보안에 관심이 증가하고 있다. 데이터의 저장과 관련하여, security key와 같은 보안 데이터는 해킹으로부터 절대적으로 안전하게 보관되어야 한다.
본 개시의 기술적 사상은 보안 강화를 위해 보안이 요구되는 데이터의 기입 동작 이후에 더미 데이터의 기입 동작을 추가적으로 수행하는 메모리 시스템 및 이의 동작 방법을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 메모리 시스템은, 복수의 메모리 셀들을 포함하는 메모리 장치, 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러를 포함하고, 메모리 컨트롤러는, 복수의 메모리 셀들 중 제1 메모리 셀들에 기입 데이터를 저장하고, 제1 메모리 셀들 각각을 포함하는 적어도 하나의 제1 셀 스트링의 전하량 및 제1 셀 스트링에 인접한 제2 셀 스트링의 전하량을 산출하고, 산출 결과를 기초로 제1 셀 스트링 또는 제2 셀 스트링에 연결된 적어도 하나의 메모리 셀에 더미 데이터를 저장할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 메모리 시스템은, 복수의 메모리 셀들을 포함하는 메모리 장치 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러를 포함하고, 메모리 컨트롤러는, 복수의 메모리 셀들 중 제1 메모리 셀들에 기입 데이터를 저장하고, 제1 메모리 셀들 각각에 대응하는 메모리 셀 그룹을 선택하고, 선택한 메모리 셀 그룹에 포함된 제2 메모리 셀들의 전하량을 기초로 더미 데이터를 산출하고, 산출한 더미 데이터를 제2 메모리 셀들에 저장할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 메모리 시스템의 동작 방법은, 메모리 장치의 제1 메모리 셀들에 기입 데이터를 저장하는 단계, 제1 메모리 셀들 각각을 포함하는 메모리 장치의 적어도 하나의 제1 셀 스트링의 전하량 및 제1 셀 스트링에 인접한 메모리 장치의 제2 셀 스트링의 전하량을 산출하는 단계 및 산출 결과를 기초로 제1 셀 스트링 또는 제2 셀 스트링에 연결된 적어도 하나의 메모리 셀에 더미 데이터를 저장하는 단계를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 메모리 시스템 및 이의 동작 방법에 의하면, 보안이 요구되는 데이터를 분할하고, 분할한 데이터를 분산된 메모리 셀들에 기입함으로써 1차적으로 보안성을 강화하고, 분할된 데이터가 기입된 메모리 셀들과 인접 또는 비인접한 메모리 셀들에 더미 데이터를 추가 기입함으로써, 2차적으로 보안성을 강화할 수 있다.
도 1은 본 개시의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 2는 본 개시의 일 실시예에 따른 메모리 컨트롤러를 나타내는 블록도이다.
도 3은 본 개시의 일 실시예에 따른 메모리 장치의 일 구현 예를 나타내는 블록도이다.
도 4는 본 개시의 일 실시예에 따른 메모리 셀 어레이에 포함된 메모리 블록을 나타내는 회로도이다.
도 5는 도 4의 메모리 블록을 나타내는 사시도이다.
도 6a는 본 개시의 일 실시예에 따른 X-ray를 이용한 전하량 측정 방법을 나타내는 도면이고, 도 6b는 본 개시의 일 실시예에 따른 X-ray 이미지를 나타내는 도면이다.
도 7은 본 개시의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 흐름도이다.
도 8은 본 개시의 일 실시예에 따른 더미 데이터의 산출 동작 및 기입 동작을 나타내는 흐름도이다.
도 9a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 9b는 본 개시의 일 실시예에 따른 보안 데이터 기입 후의 X-ray 이미지를 나타내는 도면이고, 도 9c는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다.
도 10a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 10b는 본 개시의 일 실시예에 따른 보안 데이터 기입 후의 X-ray 이미지를 나타내는 도면이고, 도 10c는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다.
도 11a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 11b는 본 개시의 일 실시예에 따른 보안 데이터 기입 후의 X-ray 이미지를 나타내는 도면이고, 도 11c는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다.
도 12는 본 개시의 일 실시예에 따른 더미 데이터의 산출 동작 및 기입 동작을 나타내는 흐름도이다.
도 13a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 13b는 본 개시의 일 실시예에 따른 보안 데이터 기입 후의 X-ray 이미지를 나타내는 도면이고, 도 13c는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다.
도 14a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 14b는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다.
도 15는 본 개시의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 흐름도이다.
도 16a는 본 개시의 일 실시예에 따른 메모리 셀 그룹을 나타내는 도면, 도 16b는 본 개시의 일 실시예에 따른 메모리 셀 그룹의 더미 데이터 기입 동작을 나타내는 도면, 도 16c는 본 개시의 일 실시예에 따른 메모리 셀 그룹의 더미 데이터의 기입 동작을 나타내는 도면이다.
도 17은 본 개시의 일 실시예에 따른 SSD 시스템을 나타내는 블록도이다.
도 1은 본 개시의 일 실시예에 따른 메모리 시스템(10)을 나타내는 블록도이다. 도 1을 참조하면, 메모리 시스템(10)은 메모리 컨트롤러(100) 및 메모리 장치(200)를 포함할 수 있다. 일 예에서, 메모리 컨트롤러(100) 및 메모리 장치(200)는 개별적인 칩들로 각각 구현될 수 있다.
메모리 시스템(10)은 데이터를 저장하기 위한 저장 매체들을 포함할 수 있다. 일 예로서, 메모리 시스템(10)은 하나 이상의 솔리드 스테이트 드라이브(Solid State Drive, SSD)를 포함할 수 있다. 그러나, 본 개시는 이에 한정되지 않고, 메모리 시스템(10)은 임베디드 멀티미디어 카드(embedded multimedia card, eMMC), 유니버셜 플래시 스토리지(universal flash storage, UFS), 또는 CF(Compact Flash), SD(Secure Digital), Micro-SD(Micro Secure Digital), Mini-SD(Mini Secure Digital), xD(extreme Digital) 또는 메모리 스틱(Memory Stick) 등 다양한 종류의 장치로 구현될 수 있다.
메모리 시스템(10)이 SSD를 포함하는 경우, 메모리 장치(200)는 데이터를 비휘발성하게 저장하는 다수 개의 플래시 메모리 칩들(예컨대, NAND 메모리 칩들)을 포함할 수 있다. 또는, 메모리 장치(200)는 하나의 플래시 메모리 장치에 해당할 수도 있으며, 또는 메모리 장치(200)는 하나 이상의 플래시 메모리 칩들을 포함하는 메모리 카드를 포함할 수도 있다.
메모리 시스템(10)이 플래시 메모리 장치를 포함할 때, 상기 플래시 메모리 장치는 2D NAND 메모리 어레이나 3D(또는 수직형, Vertical) NAND(VNAND) 메모리 어레이를 포함할 수 있다. 상기 3D 메모리 어레이는 실리콘 기판 위에 배치되는 활성 영역을 가지는 메모리 셀들의 어레이들, 또는 상기 메모리 셀들의 동작과 관련된 회로로서 상기 기판상에 또는 상기 기판 내에 형성된 회로의 적어도 하나의 물리적 레벨에 모놀리식으로 형성된다. 상기 용어 "모놀리식"은 상기 어레이를 구성하는 각 레벨의 층들이 상기 어레이 중 각 하부 레벨의 층들의 바로 위에 적층되어 있음을 의미한다.
본 개시의 기술적 사상에 의한 일 예에서, 상기 3D 메모리 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직 방향으로 배치된 Vertical NAND 스트링들을 포함한다. 상기 적어도 하나의 메모리 셀은 전하 트랩층을 포함할 수 있다.
미국 특허공개공보 제7,679,133호, 동 제8,553,466호, 동 제8,654,587호, 동 제8,559,235호, 및 미국 특허출원공개공보 제2011/0233648호는 3D 메모리 어레이가 복수 레벨로 구성되고 워드 라인들 및/또는 비트 라인들이 레벨들간에 공유되어 있는 3D 메모리 어레이에 대한 적절한 구성들을 상술하는 것들로서, 본 명세서에 인용 형식으로 결합된다.
다른 예로서, 메모리 시스템(10)은 다른 다양한 종류의 메모리들을 포함할 수도 있다. 예를 들어, 메모리 시스템(10)은 비휘발성 메모리를 포함할 수 있으며, 비휘발성 메모리는 MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torgue MRAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase RAM), 저항 메모리(Resistive RAM), 나노튜브 RAM(Nanotube RAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory) 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory) 등 다양한 종류의 메모리가 적용될 수 있다.
메모리 장치(200)는 메모리 셀 어레이(Memory Cell Array)(MCA)를 포함할 수 있고, 메모리 셀 어레이(MCA)는 복수의 메모리 블록들(BLK1 내지 BLKz)을 포함할 수 있으며, 메모리 블록(BLK1)은 복수의 페이지들(PG1 내지 PGk)을 포함할 수 있다. 여기서, z와 k는 각각 양의 정수일 수 있고, 실시예에 따라 다양하게 변경될 수 있다. 일 예에서, 메모리 블록은 소거의 단위이고, 페이지는 기입 및 독출의 단위일 수 있다.
복수의 메모리 블록들(BLK1 내지 BLKz)의 메모리 셀들은 메모리 셀 어레이(MCA)를 구성하는 셀 스트링들, 워드 라인들 및 비트 라인들에 연결될 수 있다. 메모리 셀들 각각은 하나 또는 그 이상의 비트들을 기입할 수 있다. 예를 들어, 각 메모리 셀은 싱글 레벨 셀(Single Level Cell, SLC), 멀티 레벨 셀(Multi Level Cell, MLC), 트리플 레벨 셀(Triple Level Cell, TLC) 또는 쿼드 레벨 셀(Quad Level Cell, QLC)에 해당할 수 있다. 이하에서는 설명의 편의를 위해 각 메모리 셀이 SLC인 것으로 가정한다.
메모리 컨트롤러(100)는 메모리 장치(200)에 대한 제어 동작을 수행할 수 있다. 일 예로서, 메모리 컨트롤러(100)는 호스트(미도시)로부터의 기입 요청에 응답하여 메모리 장치(200)에 데이터(DATA)를 기입하거나, 호스트로부터의 독출 요청에 응답하여 메모리 장치(200)로부터 데이터(DATA)를 독출하도록 메모리 장치(200)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(100)는 커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA)를 입출력 라인을 통해 메모리 장치(200)에 전송함으로써, 데이터(DATA)를 기입하도록 메모리 장치(200)를 제어할 수 있다. 또 다른 예로, 메모리 컨트롤러(100)는 커맨드(CMD) 및 어드레스(ADDR)를 입출력 라인을 통해 메모리 장치(200)에 전송함으로써, 데이터(DATA)를 독출하도록 메모리 장치(200)를 제어할 수 있다.
메모리 컨트롤러(100)는 데이터의 기입 동작과 관련된 기능을 제공하는 데이터 기입 모듈(110)을 포함할 수 있다. 본 개시의 기술적 사상에 따른 데이터 기입 모듈(110)은 보안이 강화된 데이터 기입 동작을 수행할 수 있다. 일 예에서, 데이터 기입 모듈(110)은 데이터(DATA)를 메모리 장치(200)에 기입하고, 보안을 위한 더미 데이터(DUMMY DATA)를 메모리 장치(200)에 추가적으로 기입할 수 있다.
여기서 데이터(DATA)는, 보안이 요구되는 데이터로, 유저 데이터, 유저 정보, 메모리 시스템(10) 정보, 보안 키 정보 등 다양한 종류의 정보를 포함할 수 있다. 데이터(DATA)는 호스트로부터 수신되거나, 메모리 시스템(10)의 동작 과정에서 생성될 수 있다. 여기서 더미 데이터(DUMMY DATA)는, 실제 데이터로서 의미를 갖지 않으며, 단지 명목상으로만 데이터가 존재함을 나타내는 데이터로, 데이터 기입 모듈(110)에 의해 생성될 수 있다. 이하에서는 데이터 기입 모듈(110)의 보안이 강화된 기입 동작을 구체적으로 설명한다.
먼저, 데이터 기입 모듈(110)은 데이터(DATA)를 분할하고, 분할된 데이터(DATA)를 메모리 장치(200)의 일 저장 영역에 분산함으로써 기입할 수 있다. 예를 들어, 데이터 기입 모듈(110)은 임의로 데이터(DATA)를 분할하고, 메모리 장치(200)의 일 저장 영역에 포함된 복수의 메모리 셀들 중 일부를 임의로 선택하고, 선택한 메모리 셀들에 분할된 데이터(DATA)를 기입할 수 있다.
여기서 메모리 장치(200)의 일 저장 영역은, 보안 데이터를 저장하기로 설정된 영역일 수 있으나, 본 개시는 이에 한정되지 않는다. 예를 들어, 데이터 기입 모듈(110)은 보안이 강화된 기입 동작의 매 수행 시마다 메모리 장치(200)의 복수의 저장 영역들 중 하나를 선택할 수도 있다. 메모리 장치(200)의 일 저장 영역의 단위는 메모리 셀, 페이지, 블록, 플레인(plane), 다이(die), 칩(chip) 등 다양할 수 있다. 그리고 데이터 기입 모듈(110)은 분할된 데이터(DATA) 각각의 저장 위치에 대응하는 어드레스 정보를 저장할 수 있다. 한편, 데이터 기입 모듈(110)이 데이터(DATA)를 분산함으로써 기입하는 예는 전술한 예에 한하지 않으며, 다양한 방식으로 데이터(DATA)를 분산함으로써 기입할 수 있다. 이와 같이, 데이터 기입 모듈(110)은 데이터(DATA)를 메모리 장치(200)에 분산함으로써, 외부인의 데이터(DATA)에 대한 식별을 보다 어렵게 할 수 있다.
그리고 데이터 기입 모듈(110)은 분할된 데이터(DATA)가 기입된 메모리 셀들에 인접 또는 비인접한 메모리 셀에 더미 데이터(DUMMY DATA)를 기입할 수 있다. 일 예에서, 데이터 기입 모듈(110)은 분할된 데이터(DATA)를 상기 제1 메모리 셀들에 기입하고, 제1 메모리 셀들 각각을 포함하는 적어도 하나의 제1 셀 스트링에 포함된 다른 메모리 셀들 및/또는 제1 셀 스트링에 인접한 제2 셀 스트링에 포함된 메모리 셀들에 더미 데이터(DUMMY DATA)를 기입할 수 있다.
일 예에서, 데이터 기입 모듈(110)은 상기 더미 데이터(DUMMY DATA)를 임의로(randomly) 생성할 수 있다. 한편, 본 개시의 기술적 사상은 이에 한정되지 않으며, 데이터 기입 모듈(110)은 분할된 데이터(DATA)가 기입된 제1 메모리 셀들과 관련된 전하량을 기초로 더미 데이터(DUMMY DATA)를 생성할 수도 있다.
구체적으로, 데이터 기입 모듈(110)은 제1 메모리 셀들 각각을 포함하는 적어도 하나의 제1 셀 스트링의 전하량을 산출하고, 제1 셀 스트링에 인접한 제2 셀 스트링의 전하량을 산출할 수 있다. 셀 스트링의 전하량은 셀 스트링에 연결된 메모리 셀들에 기입된 데이터의 값들을 기초로 산출될 수 있다.
예를 들어, SLC인 메모리 셀은 “0” 또는 “1”의 데이터를 기입할 수 있으며, 데이터 “1”이 기입된 메모리 셀은 데이터 “0”이 기입된 메모리 셀보다 큰 전하량을 가질 수 있다. 또 다른 예로, MLC인 메모리 셀은 “00”, “01”, “10”, “11”의 데이터를 기입할 수 있으며, 데이터 “00”, “01”, “10”, “11” 순으로 메모리 셀의 전하량이 커질 수 있다. 이와 같이, TLC 메모리 셀 또는 QLC인 메모리 셀도 데이터 값에 따라 서로 다른 전하량을 가질 수 있다. 따라서, 데이터 기입 모듈(110)은 각 셀 스트링에 연결된 메모리 셀들의 데이터 값들을 이용하여 각 셀 스트링의 전하량을 산출할 수 있다.
그리고 데이터 기입 모듈(110)은 전하량 산출 결과를 기초로, 상기 더미 데이터(DUMMY DATA)를 기입한 이후의 제1 셀 스트링의 최종 전하량 및 제2 셀 스트링의 최종 전하량 간의 비율이 기설정된 비율을 갖도록 하는 더미 데이터(DUMMY DATA)를 산출할 수 있다. 예를 들어, 기설정된 비율은 1:1 또는 이와 유사한 비율일 수 있다. 한편, 본 개시는 이에 한정되지 않으며, 다양한 비율이 적용될 수 있다.
예를 들어, 데이터 기입 모듈(110)은 더미 데이터(DUMMY DATA)를 기입한 이후의 제1 셀 스트링의 최종 전하량 및 제2 셀 스트링의 최종 전하량 간의 비율이 1:1을 갖도록(즉, 최종 전하량들이 서로 동일하도록) 하는 더미 데이터(DUMMY DATA)를 산출할 수 있다. 상기와 같은 더미 데이터(DUMMY DATA)가 기입될 경우, 분산된 데이터(DATA)의 주변에 그와 유사한 데이터(그러나 실질적으로 의미가 없는 데이터)가 존재하므로, 외부인은 무엇이 실제 의미를 갖는 데이터(DATA)인지 식별하기 어려울 수 있다. 이와 같이, 데이터 기입 모듈(110)은 분할한 데이터(DATA)의 저장 영역에 인접 또는 비인접한 영역에 더미 데이터(DUMMY DATA)를 추가적으로 기입함으로써, 외부인의 데이터(DATA)에 대한 식별을 보다 어렵게 할 수 있다. 한편, 데이터 기입 모듈(110)이 더미 데이터를 산출하는 동작에 대한 구체적인 설명은 도 7 및 도 8과 관련하여 후술한다.
한편, 전술한 예에서는 데이터 기입 모듈(110)이 데이터(DATA)가 기입된 메모리 셀을 포함하는 “셀 스트링”을 기준으로 더미 데이터를 산출 또는 기입하지만, 본 개시의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 변형 가능한 실시예에서, 데이터 기입 모듈(110)은 데이터(DATA)가 기입된 메모리 셀을 포함하는 “워드 라인”을 기준으로 더미 데이터를 산출 또는 기입할 수 있다. 구체적으로, 데이터 기입 모듈(110)은 데이터(DATA)가 기입된 제1 메모리 셀들 각각을 포함하는 제1 워드 라인의 전하량을 산출하고, 제1 워드 라인에 인접한 제2 워드 라인의 전하량을 산출하고, 산출 결과를 기초로 더미 데이터(DUMMY DATA)를 산출할 수 있다. 그리고 데이터 기입 모듈(110)은 더미 데이터(DUMMY DATA)를 제1 워드 라인에 포함된 다른 메모리 셀들 및/또는 제2 워드 라인에 포함된 메모리 셀들에 기입할 수 있다.
한편, 또 다른 변형 가능한 실시예에서, 데이터 기입 모듈(110)은 데이터(DATA)가 기입된 메모리 셀을 포함하는 “비트 라인”을 기준으로 더미 데이터를 산출 또는 기입할 수 있다. 구체적으로, 데이터 기입 모듈(110)은 데이터(DATA)가 기입된 제1 메모리 셀들 각각을 포함하는 제1 비트 라인의 전하량을 산출하고, 제1 비트 라인에 인접한 제2 비트 라인의 전하량을 산출하고, 산출 결과를 기초로 더미 데이터(DUMMY DATA)를 산출할 수 있다. 그리고 데이터 기입 모듈(110)은 더미 데이터(DUMMY DATA)를 제1 비트 라인에 포함된 다른 메모리 셀들 및/또는 제2 비트 라인에 포함된 메모리 셀들에 기입할 수 있다.
데이터 기입 모듈(110)은 다양한 형태로 구현되어 메모리 컨트롤러(100)에 구비될 수 있다. 예컨대, 데이터 기입 모듈(110)은 회로와 같은 하드웨어(HW)로 구현될 수 있다. 또는, 데이터 기입 모듈(110)은 프로그램을 포함하는 소프트웨어(SW)로 구현될 수 있으며, 프로세싱 유닛이 동작 메모리에 로딩된 데이터 기입 모듈(110)을 실행함에 의해 데이터의 기입 동작과 관련된 각종 처리를 수행할 수 있다. 또는, 데이터 기입 모듈(110)은 하드웨어(HW)와 소프트웨어(SW)의 조합으로 구현될 수 있다. 또한, 도 1에는 데이터 기입 모듈(110)은 메모리 컨트롤러(100) 내에 구비되는 것으로 도시되었으나, 본 개시의 실시예는 이에 한하지 않는다. 일 예로서, 데이터 기입 모듈(110)은 메모리 시스템(10) 내에서 메모리 컨트롤러(100)의 외부에 배치되어도 무방하다.
전술한 본 개시의 기술적 사상에 따른 메모리 시스템(10)은 보안이 요구되는 데이터(DATA)를 분할하고, 분할한 데이터(DATA)를 분산된 메모리 셀들에 기입함으로써, 1차적으로 보안성을 강화할 수 있다. 또한, 메모리 시스템(10)은 분할한 데이터(DATA)가 기입된 메모리 셀들에 인접 또는 비인접한 메모리 셀들에 더미 데이터(DUMMY DATA)를 기입함으로써, 2차적으로 보안성을 강화할 수 있다.
이하에서는, 설명의 편의를 위해 보안이 요구되는 데이터를 보안 데이터라 지칭하고, 보안 데이터가 기입된 메모리 셀들을 제1 메모리 셀들이라 지칭한다.
도 2는 본 개시의 일 실시예에 따른 메모리 컨트롤러(100)를 나타내는 블록도이다. 상세하게는, 도 2는 도 1의 메모리 컨트롤러(100)를 나타내는 블록도이다.
도 1 및 도 2를 참조하면, 메모리 컨트롤러(100)는 프로세서(120), 메모리(130), 호스트 인터페이스(140), 메모리 인터페이스(150)를 포함할 수 있다. 그리고 메모리(130)는 데이터 기입 모듈(110)을 포함할 수 있다. 데이터 기입 모듈(110)은 도 1의 데이터 기입 모듈(110)에 대응할 수 있다.
프로세서(120)는 중앙 처리 장치(CPU)나 마이크로 프로세서 등을 포함할 수 있으며, 메모리(130)에 저장된 명령어들(instructions)을 실행함으로써 메모리 컨트롤러(100)의 전반적인 동작을 제어할 수 있다. 도 2에는 하나의 프로세서(120)가 도시되었으나, 실시예에 따라 메모리 컨트롤러(100)는 복수의 프로세서(120)를 포함할 수 있다.
메모리(130)는 프로세서(120)의 제어에 따라 동작할 수 있고, 동작 메모리, 버퍼 메모리, 캐시 메모리 등으로 사용될 수 있다. 메모리(130)는 DRAM, SRAM과 같은 휘발성 메모리로 구현되거나 PRAM, 플래시 메모리와 같은 비휘발성 메모리로 구현될 수 있다. 또한, 메모리(130)는 복수 개일 수 있다.
데이터 기입 모듈(110)은 펌웨어 또는 소프트웨어로 구현될 수 있고, 메모리(130)에 로딩될 수 있다. 한편, 도 2에서는 데이터 기입 모듈(110)이 메모리(130) 내에 로딩되는 것으로 도시되었지만, 본 개시의 실시에는 이에 한하지 않는다. 일 예로서, 데이터 기입 모듈(110)은 메모리 컨트롤러(100) 외부의 메모리(130)에 로딩될 수 있고, 하드웨어로 구현된 별도의 구성으로서 메모리 컨트롤러(100)의 내부 또는 외부에 배치될 수도 있다.
호스트 인터페이스(140) 다양한 인터페이스를 통하여 호스트(HOST)와 통신할 수 있다. 일 실시예에 따라, 호스트 인터페이스(140)는 USB(Universal Serial Bus), MMC(MultiMediaCard), PCI-E(PCIExpress), ATA(AT Attachment), SATA(Serial AT Attachment), PATA(Parallel AT Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스를 통해 호스트(HOST)와 통신할 수 있다. 또한, SSD 등과 같은 메모리 시스템에 최적화된 인터페이스로서 NVMe(Non-Volatile Memory Express)가 제안되고 있으며, 본 개시의 호스트 인터페이스(140)에 NVMe 인터페이스가 적용될 수 있다. 본 개시의 일 실시예에 따르면, 호스트 인터페이스(140)는 호스트(HOST)로부터 기입 요청과 함께 보안이 요구되는 데이터(DATA)를 수신할 수 있다.
메모리 인터페이스(150)는 메모리 컨트롤러(100)와 메모리 장치(200) 사이의 채널을 제공할 수 있다. 예를 들어, 커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA) 등이 메모리 인터페이스(150)를 통해 메모리 컨트롤러(100)와 메모리 장치(200) 사이에서 송수신될 수 있다.
도 3은 본 개시의 일 실시예에 따른 메모리 장치(200)의 일 구현 예를 나타내는 블록도이다. 상세하게는, 도 3은 도 1의 메모리 장치(200)를 나타내는 블록도이다.
도 3을 참조하면, 메모리 장치(200)는 메모리 셀 어레이(210), 전압 생성기(220), 제어 로직(230), 로우 디코더(240) 및 페이지 버퍼(250)를 포함할 수 있다. 한편, 도 3에 도시되지는 않았으나, 메모리 장치(200)는 데이터 입출력 회로 또는 입출력 인터페이스 등 메모리 동작에 관련된 다른 다양한 구성 요소들을 더 포함할 수 있다.
메모리 셀 어레이(210)는 복수의 메모리 블록들(BLK1 내지 BLKz)을 포함하고, 복수의 메모리 블록들(BLK1 내지 BLKz)의 메모리 셀들은 워드 라인들(WL), 스트링 선택 라인들(SSL), 접지 선택 라인들(GSL) 및 비트 라인들(BL)에 연결될 수 있다. 메모리 셀 어레이(210)는 워드 라인들(WL), 스트링 선택 라인들(SSL) 및 접지 선택 라인들(GSL)을 통해 로우 디코더(240)에 연결되고, 비트 라인들(BL)을 통해 페이지 버퍼(250)에 연결될 수 있다.
제어 로직(230)은 메모리 컨트롤러(100)로부터 수신한 커맨드(CMD) 및 어드레스(ADDR) 및 제어 신호(CTRL)를 기초로, 메모리 셀 어레이(210)에 데이터를 기입하거나 메모리 셀 어레이(210)로부터 데이터를 독출하기 위한 각종 내부 제어 신호를 출력할 수 있다. 예를 들어, 제어 로직(230)은 데이터(DATA)의 저장 위치에 대응하는 로우 어드레스(X-ADDR) 및 칼럼 어드레스(Y-ADDR) 각각을 로우 디코더(240) 및 페이지 버퍼(250) 각각에 제공할 수 있다.
도 4는 본 개시의 일 실시예에 따른 메모리 셀 어레이(210)에 포함된 메모리 블록을 나타내는 회로도이다. 상세하게는, 도 4는 도 3의 메모리 셀 어레이(210)에 포함된 메모리 블록(BLK1)을 나타내는 회로도이다.
도 3 및 도 4를 참조하면, 메모리 셀 어레이(210)는 수직 낸드 플래시 메모리의 메모리 셀 어레이일 수 있고, 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록(BLK1)은 복수의 낸드 셀 스트링들(NS11 내지 NS33), 복수의 워드 라인들(WL1 내지 WL8), 복수의 비트 라인들(BL1 내지 BL3), 복수의 그라운드 선택 라인들(GSL1 내지 GSL3), 복수의 셀 스트링 선택 라인들(SSL1 내지 SSL3) 및 공통 소스 라인(CSL)을 포함할 수 있다. 여기서, 낸드 셀 스트링들의 개수, 워드 라인들의 개수, 비트 라인들의 개수, 그라운드 선택 라인의 개수 및 셀 스트링 선택 라인들의 개수는 실시예에 따라 다양하게 변경될 수 있다.
제1 비트 라인(BL1)과 공통 소스 라인(CSL) 사이에 낸드 셀 스트링들(NS11, NS21, NS31)이 제공되고, 제2 비트 라인(BL2)과 공통 소스 라인(CSL) 사이에 낸드 셀 스트링들(NS12, NS22, NS32)이 제공되고 제3 비트 라인(BL3)과 공통 소스 라인(CSL) 사이에 낸드 셀 스트링들(NS13, NS23, NS33)이 제공된다. 각 낸드 셀 스트링(예를 들면, NS11)은 직렬로 연결된 셀 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1 내지 MC8) 및 그라운드 선택 트랜지스터(GST)를 포함할 수 있다.
하나의 비트 라인에 공통으로 연결된 낸드 셀 스트링들은 하나의 칼럼을 구성한다. 예를 들어, 제1 비트 라인(BL1)에 공통으로 연결된 낸드 셀 스트링들(NS11, NS21, NS31)은 제1 칼럼에 대응되고, 제2 비트 라인(BL2)에 공통으로 연결된 낸드 셀 스트링들(NS12, NS22, NS32)은 제2 칼럼에 대응되며, 제3 비트 라인(BL3)에 공통으로 연결된 낸드 셀 스트링들(NS13, NS23, NS33)은 제3 칼럼에 대응될 수 있다.
하나의 셀 스트링 선택 라인에 연결되는 낸드 셀 스트링들은 하나의 로우를 구성한다. 예를 들어, 제1 셀 스트링 선택 라인(SSL1)에 연결된 낸드 셀 스트링들(NS11, NS12, NS13)은 제1 로우에 대응되고, 제2 셀 스트링 선택 라인(SSL2)에 연결된 낸드 셀 스트링들(NS21, NS22, NS23)은 제2 로우에 대응되며, 제3 셀 스트링 선택 라인(SSL3)에 연결된 낸드 셀 스트링들(NS31, NS32, NS33)은 제3 로우에 대응될 수 있다.
셀 스트링 선택 트랜지스터(SST)는 대응하는 셀 스트링 선택 라인(SSL1 내지 SSL3)에 연결된다. 복수의 메모리 셀들(MC1 내지 MC8)은 각각 대응하는 워드 라인(WL1 내지 WL8)에 연결된다. 그라운드 선택 트랜지스터(GST)는 대응하는 그라운드 선택 라인(GSL1 내지 GSL3)에 연결된다. 셀 스트링 선택 트랜지스터(SST)는 대응하는 비트 라인(BL1 내지 BL3)에 연결되고, 그라운드 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결된다.
동일 높이의 워드 라인(예를 들면, WL1)은 서로 공통으로 연결되어 있고, 셀 스트링 선택 라인들(SSL1 내지 SSL3)은 서로 분리되어 있고, 그라운드 선택 라인들(GSL1 내지 GSL3)도 서로 분리되어 있다. 예를 들어, 제1 워드 라인(WL1)에 연결되어 있고 낸드 셀 스트링(NS11, NS12, NS13)에 속해 있는 메모리 셀들을 프로그램하는 경우에는, 제1 워드 라인(WL1)과 제1 셀 스트링 선택 라인(SSL1)이 선택된다. 그라운드 선택 라인들(GSL1 내지 GSL3)은 서로 공통으로 연결될 수도 있다.
본 개시의 일 실시예에 따른 메모리 시스템(도 1, 10)은 데이터(DATA) 및 더미 데이터(DUMMY DATA)를 메모리 셀 어레이(210) 내의 서로 인접한 영역 또는 비인접한 영역에 저장할 수 있다. 예를 들어, 보안 데이터는 메모리 블록(BLK1)의 낸드 셀 스트링(NS13)의 제8 워드라인(WL8)에 연결된 제8 메모리 셀(MC8)에 저장될 수 있고, 더미 데이터는 상기 낸드 셀 스트링(NS13)에 인접한 낸드 셀 스트링(NS23)의 제8 워드라인(WL8)에 연결된 제8 메모리 셀(MC8)에 저장될 수 있다.
도 5는 도 4의 메모리 블록을 나타내는 사시도이다.
도 4 및 도 5를 참조하면, 메모리 셀 어레이(210)에 포함된 각 메모리 블록은 기판(SUB)에 대해 수직 방향으로 형성되어 있다. 도 5에서는, 메모리 블록이 2개의 선택 라인들(GSL, SSL), 8개의 워드 라인들(WL1 내지 WL8), 그리고 3개의 비트 라인들(BL1 내지 BL3)을 포함하는 것으로 도시되어 있으나, 실제로는 이것들보다 더 많거나 적을 수 있다.
기판(SUB)은 제1 도전형(예를 들어, p 타입)을 가지며, 기판(SUB) 상에 제1 방향(예를 들어, Y 방향)을 따라 신장되고, 제2 도전형(예를 들어, n 타입)의 불순물들이 도핑된 공통 소스 라인(CSL)이 제공된다. 인접한 두 공통 소스 라인(CSL) 사이의 기판(SUB)의 영역 상에, 제1 방향을 따라 신장되는 복수의 절연막들(IL)이 제3 방향(예를 들어, Z 방향)을 따라 순차적으로 제공되며, 복수의 절연막들(IL)은 제3 방향을 따라 특정 거리만큼 이격된다. 예를 들어, 복수의 절연막들(IL)은 실리콘 산화물과 같은 절연 물질을 포함할 수 있다.
인접한 두 공통 소스 라인들(CSL) 사이의 기판(SUB)의 영역 상에, 제1 방향을 따라 순차적으로 배치되며, 제3 방향을 따라 복수의 절연막들(IL)을 관통하는 복수의 필라들(pillars)(P)이 제공된다. 예를 들어, 복수의 필라들(P)은 복수의 절연막들(IL)을 관통하여 기판(SUB)과 컨택할 것이다. 구체적으로, 각 필라(P)의 표면층(surface layer)(S)은 제1 타입을 갖는 실리콘 물질을 포함할 수 있고, 채널 영역으로 기능할 수 있다. 한편, 각 필라(P)의 내부층(I)은 실리콘 산화물과 같은 절연 물질 또는 에어 갭(air gap)을 포함할 수 있다.
인접한 두 공통 소스 라인들(CSL) 사이의 영역에서, 절연막들(IL), 필라들(P) 및 기판(SUB)의 노출된 표면을 따라 전하 저장층(charge storage layer, CS)이 제공된다. 전하 저장층(CS)은 게이트 절연층(또는 '터널링 절연층'이라고 지칭함), 전하 트랩층 및 블로킹 절연층을 포함할 수 있다. 예를 들어, 전하 저장층(CS)은 ONO(oxide-nitride-oxide) 구조를 가질 수 있다. 또한, 인접한 두 공통 소스 라인들(CSL) 사이의 영역에서, 전하 저장층(CS)의 노출된 표면 상에, 선택 라인들(GSL, SSL) 및 워드 라인들(WL1 내지 WL8)과 같은 게이트 전극(GE)이 제공된다.
복수의 필라들(P) 상에는 드레인들 또는 드레인 컨택들(DR)이 각각 제공된다. 예를 들어, 드레인들 또는 드레인 컨택들(DR)은 제2 도전형을 갖는 불순물들이 도핑된 실리콘 물질을 포함할 수 있다. 드레인들(DR) 상에, 제2 방향(예를 들어, X 방향)으로 신장되고 제1 방향을 따라 특정 거리만큼 이격되어 배치된 비트 라인들(BL1 내지 BL3)이 제공된다.
도 6a는 본 개시의 일 실시예에 따른 X-ray를 이용한 전하량 측정 방법을 나타내는 도면이고, 도 6b는 본 개시의 일 실시예에 따른 X-ray 이미지를 나타내는 도면이다. 도 6a 및 도 6b에서는, 보다 쉬운 이해를 위해, 2차원 반도체(또는 평면형(planar) 반도체)의 메모리 블록(BLK1)에 대한 X-ray를 이용한 전하량 측정 방법 및 X-ray 이미지를 설명한다. 또한, 메모리 블록(BLK1)에 연결된 메모리 셀들은 각각 SLC인 것을 전제로 설명한다.
도 6a를 참조하면, 메모리 블록(BLK1)은 제1 방향(예를 들어, Y 방향)을 따라 신장되는 워드 라인들(WL1 내지 WLn), 제2 방향(예를 들어, X 방향)을 따라 신장되는 비트 라인들(BL1 내지 BLm)을 포함할 수 있다. 그리고 워드 라인들(WL1 내지 WLn)과 비트 라인들(BL1 내지 BLm)이 교차되는 지점들에는 메모리 셀들(MC1 내지 MCn-1)이 연결될 수 있다.
메모리 블록(BLK1)에 포함된 각 비트 라인의 메모리 셀들(MC1 내지 MCn-1) 각각은 기입된 데이터의 값에 대응하는 전하량을 가질 수 있다. 그리고 X-ray 이미지를 이용하면 촬영 대상의 전하량이 측정될 수 있다. 따라서, 제3 방향(예를 들어, Z 방향)에서 메모리 블록(BLK1)에 대한 X-ray 촬영을 수행하면, 메모리 셀들(MC1 내지 MCn-1) 각각의 전하량이 측정될 수 있다. 이하에서는, 설명의 편의를 위해, 데이터 “1”이 기입된 메모리 셀의 전하량은 2의 값을 갖고, 데이터 “0”이 기입된 메모리 셀의 전하량은 1의 값을 갖는 것으로 설명한다. 그러나 상기의 표현은 이해를 돕기 위한 하나의 예에 불과하며, 데이터 “1”을 갖는 메모리 셀의 전하량과 데이터 “0”을 갖는 메모리 셀의 전하량이 배수의 관계를 갖는 것임을 한정하는 것은 아니다.
도 6a를 참조하면, 메모리 블록(BLK1)의 제2 비트라인(BL2)에 연결된 제n-1 메모리 셀(MCn-1)은 데이터 “1”가 기입된 메모리 셀이고, 제n 메모리 셀(MCn)은 데이터 “0”이 기입된 메모리 셀일 수 있다. 따라서, 도 6b를 참조하면, 제3 방향에서 바라볼 때, 제n-1 메모리 셀(MCn-1)의 전하량은 2의 값을 갖고, 제n 메모리 셀(MCn)의 전하량은 1의 값을 가질 수 있다. 그리고 제3 방향에서 상기 2개의 메모리 셀들(MCn-1, MCn)에 대한 X-ray 촬영이 수행될 수 있다.
X-ray 이미지는 촬영 대상의 전하량이 클수록 진한 색을 갖는 특성이 있다. 따라서, 도 6b를 참조하면, 제3 방향에서 촬영한 제2 비트라인(BL2)의 제n-1 메모리 셀(MCn-1)의 X-ray 이미지는, 제3 방향에서 촬영한 제2 비트라인(BL2)의 제n 메모리 셀(MCn)의 X-ray 이미지보다 진한 색을 가질 수 있다. 이와 같이, X-ray 이미지를 이용하면 각 메모리 셀의 전하량이 측정될 수 있고, 측정된 전하량에 대응하는 데이터 값이 유추될 수 있다.
한편, 도 6a 및 도 6b에서는, X-ray를 이용하여 2차원 반도체의 메모리 블록의 전하량 측정 방법을 설명하였지만, 3차원 반도체의 메모리 블록에 대해서도 X-ray 촬영을 통해 전하량을 측정할 수 있다.
구체적으로, 도 5의 메모리 블록(BLK1)은 제3 방향(예를 들어, Z 방향)으로 신장된 복수의 셀 스트링들을 포함할 수 있다. 그리고 X-ray 이미지는, 일 열로 나열된 메모리 셀들에 대하여 그 열의 방향으로 X-ray 촬영 시, 상기 나열된 메모리 셀들의 전하량들이 누적된 이미지를 나타낼 수 있다. 따라서, 도 5의 메모리 블록(BLK1)에 대하여 제3 방향(예를 들어, Z 방향)에서 X-ray 촬영을 수행하면, X-ray 이미지는 그 특성상 각 셀 스트링에 연결된 메모리 셀들의 전하량들이 누적된 이미지를 나타낼 수 있다. 따라서, 3차원 반도체의 메모리 블록을 X-ray 촬영하는 경우, 각 셀 스트링의 전하량이 측정될 수 있다.
전술한 바와 같이, X-ray 이미지를 이용하면 2차원 반도체의 메모리 셀들의 전하량이 측정되거나, 3차원 반도체의 셀 스트링의 전하량이 측정될 수 있다. 전하량과 데이터 값은 서로 연관성이 있으므로, X-ray 이미지를 이용하면 메모리 셀의 데이터 값이 유추될 수 있다.
도 1의 데이터 기입 모듈(110)은 X-ray 이미지를 이용하여 메모리 셀들의 데이터 값이 유추되는 것을 방지하기 위해, 보안이 요구되는 데이터(보안 데이터)를 제1 메모리 셀들에 분산하여 저장하고, 보안 데이터가 기입된 제1 메모리 셀의 인접 또는 비인접한 메모리 셀에 더미 데이터를 기입할 수 있다. 특히, 도 1의 데이터 기입 모듈(110)은 반도체 메모리의 각 셀 스트링들의 X-ray 이미지가 동일하여 데이터의 값이 유추될 수 없도록, 각 셀 스트링들의 전하량을 동일하게 하는 더미 데이터를 산출하고, 산출한 더미 데이터를 인접 또는 비인접한 메모리 셀에 기입할 수 있다.
도 7은 본 개시의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 흐름도이다. 상세하게는, 도 7은 도 1의 메모리 시스템(10)의 동작 방법을 나타내는 흐름도이다. 도 7을 구성하는 단계들 중 적어도 일부는 메모리 시스템(10)의 메모리 컨트롤러(100)에 의해 수행될 수 있다.
도 1 및 도 7을 참조하면, 메모리 시스템(10)은 메모리 장치(200)의 제1 메모리 셀들에 보안이 요구되는 보안 데이터를 기입할 수 있다(S110). 구체적으로, 메모리 시스템(10)은 보안이 요구되는 보안 데이터를 분할하고, 분할된 보안 데이터를 메모리 장치(200)의 일 저장 영역에 분산함으로써 기입할 수 있다. 예를 들어, 메모리 시스템(10)은 임의로 보안 데이터를 분할하고, 메모리 장치(200)의 일 저장 영역에 포함된 복수의 메모리 셀들 중 제1 메모리 셀들을 임의로 선택하고, 선택한 제1 메모리 셀들에 분할된 보안 데이터를 기입할 수 있다.
그리고 메모리 시스템(10)은 제1 메모리 셀들 각각을 포함하는 적어도 하나의 제1 셀 스트링의 전하량 및 제1 셀 스트링에 인접한 제2 셀 스트링의 전하량을 산출할 수 있다(S120). 셀 스트링의 전하량은 셀 스트링에 연결된 메모리 셀들에 기입된 데이터의 값들을 기초로 산출될 수 있다.
그리고 메모리 시스템(10)은 산출 결과를 기초로 제1 셀 스트링 또는 제2 셀 스트링에 연결된 적어도 하나의 메모리 셀에 더미 데이터를 기입할 수 있다(S130). 구체적으로, 메모리 시스템(10)은 산출 결과를 기초로, 상기 더미 데이터를 기입한 이후의 제1 셀 스트링의 최종 전하량 및 제2 셀 스트링의 최종 전하량 간의 비율이 기설정된 비율을 갖도록 하는 더미 데이터를 산출할 수 있다. 예를 들어, 기설정된 비율은 1:1 또는 이와 유사한 비율일 수 있으나, 본 개시는 이에 한정되지 않는다. 그리고 메모리 시스템(10)은 산출한 더미 데이터를 제1 셀 스트링 또는 제2 셀 스트링에 연결된 적어도 하나의 메모리 셀에 기입할 수 있다. 아래의 도 8에서는, 상기 기설정된 비율이 1:1인 경우의 구체적인 실시예를 설명한다.
도 8은 본 개시의 일 실시예에 따른 더미 데이터의 산출 동작 및 기입 동작을 나타내는 흐름도이다. 상세하게는, 도 8은 도 7의 단계 S130의 구체적인 동작을 설명하기 위한 도면이다. 도 8은 제1 셀 스트링의 최종 전하량 및 제2 셀 스트링의 최종 전하량 간의 기설정된 비율이 1:1이 되도록 하는 더미 데이터를 산출하는 실시예를 설명한다.
도 1, 도 7 및 도 8을 참조하면, 메모리 시스템(10)은 제1 셀 스트링의 현재 전하량 및 제2 셀 스트링의 현재 전하량을 기초로 더미 데이터의 산출의 기준이 되는 제1 전하량을 결정할 수 있다(S210). 구체적으로, 메모리 시스템(10)은 보안 데이터를 제1 메모리 셀들에 기입한 후, 제1 셀 스트링의 전하량 및 제2 셀 스트링의 전하량을 기초로 제1 전하량을 결정할 수 있다. 일 예에서, 제1 전하량은 제1 셀 스트링의 현재 전하량 및 제2 셀 스트링의 현재 전하량 중 가장 큰 전하량을 기초로 결정될 수 있다. 더미 데이터가 기입되면 셀 스트링의 전하량은 유지(예컨대, 더미 데이터가 “0”인 경우) 또는 증가하므로, 제1 전하량은 가장 큰 전하량과 같거나 큰 값으로 결정될 수 있다. 예를 들어, 제1 셀 스트링의 현재 전하량이 4의 값을 갖고, 제2 셀 스트링의 현재 전하량이 2의 값을 갖는 경우, 메모리 시스템(10)은 4의 값과 같거나 큰 값을 제1 전하량으로 결정할 수 있다.
그리고 메모리 시스템(10)은 제1 셀 스트링의 최종 전하량이 제1 전하량을 갖도록 하는 제1 더미 데이터를 산출할 수 있다(S220). 구체적으로, 메모리 시스템(10)은 제1 전하량에서 제1 셀 스트링의 현재 전하량의 차이를 산출하고, 산출한 차이에 대응하는 제1 더미 데이터를 산출할 수 있다.
예를 들어, 제1 셀 스트링의 현재 전하량이 10의 값을 갖고, 제1 전하량이 12의 값으로 결정된 경우, 메모리 시스템(10)은 제1 셀 스트링의 전하량을 2의 값만큼 증가시킬 수 있는 제1 더미 데이터를 산출할 수 있다. 또 다른 예로, 제1 셀 스트링의 현재 전하량이 8의 값을 갖고, 제1 전하량도 8의 값으로 결정된 경우, 제1 셀 스트링은 더미 데이터의 기입이 불필요하므로, 메모리 시스템(10)은 제1 더미 데이터의 산출 동작을 생략할 수 있다.
그리고 메모리 시스템(10)은 제2 셀 스트링의 최종 전하량이 제1 전하량을 갖도록 하는 제2 더미 데이터를 산출할 수 있다(S230). 구체적으로, 메모리 시스템(10)은 제1 전하량에서 제2 셀 스트링의 현재 전하량의 차이를 산출하고, 산출한 차이에 대응하는 제2 더미 데이터를 산출할 수 있다. 예를 들어, 제2 셀 스트링의 현재 전하량이 8의 값을 갖고, 제1 전하량이 10의 값을 갖는 것으로 결정된 경우, 메모리 시스템(10)은 제2 셀 스트링의 전하량을 2의 값만큼 증가시킬 수 있는 제2 더미 데이터를 산출할 수 있다.
그리고 메모리 시스템(10)은 제1 더미 데이터를 제1 셀 스트링에 연결된 적어도 하나의 제2 메모리 셀들에 기입할 수 있다(S240). 구체적으로, 메모리 시스템(10)은 제1 셀 스트링에 연결된 전체 메모리 셀들 중, 보안 데이터가 기입된 제1 메모리 셀을 제외한 나머지의 제2 메모리 셀들에 상기 제1 더미 데이터를 기입할 수 있다.
그리고 메모리 시스템(10)은 제2 더미 데이터를 제2 셀 스트링에 연결된 적어도 하나의 제3 메모리 셀에 기입할 수 있다(S250). 구체적으로, 메모리 시스템(10)은 제2 셀 스트링에 연결된 전체 메모리 셀들 중 적어도 하나의 제3 메모리 셀에 제2 더미 데이터를 기입할 수 있다. 한편, 단계 S240 및 S250은 S220 및 S230에서 더미 데이터의 기입이 불필요한 것으로 판단된 경우에는 생략될 수 있다.
한편, 도 8을 도시하고 설명함에 있어서, 흐름도의 순서는 하나의 예시일 뿐, S220 및 S230의 순서와 S240 및 S250의 순서는 변경될 수 있다.
도 9a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 9b는 본 개시의 일 실시예에 따른 보안 데이터 기입 후의 X-ray 이미지를 나타내는 도면이고, 도 9c는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다.
도 9a는 메모리 블록(BLK1)의 메모리 셀 어레이 중 제1 비트라인(BL1)에 연결된 셀 스트링(NS11, NS21)과 제2 비트라인(BL2)에 연결된 셀 스트링(NS12, NS22)을 나타낸다. 도 9a를 참조하면, 도 1의 메모리 시스템(10)은 보안이 요구되는 보안 데이터를 분할하고, 분할된 보안 데이터를 셀 스트링(NS12)에 연결된 메모리 셀들(MC13, MC15, MC18)에 저장할 수 있다. 그리고 메모리 시스템(10)은 셀 스트링(NS12)에 인접하면서 셀 스트링(NS12)과 같이 제2 비트라인(BL2)에 연결되는 셀 스트링(N22)에 더미 데이터를 기입하기로 결정할 수 있다. 이하에서는, 설명의 편의를 위해, 분할된 보안 데이터는 각각 데이터 “1”을 갖는 것을 전제로 한다.
도 9b를 참조하면, 보안 데이터가 기입된 이후의 제1 방향(예를 들어, Y 방향)에서 바라본 셀 스트링들(NS12, NS22)에 연결된 메모리 셀들(MC11 내지 MC18, MC21 내지 MC28) 각각의 전하량을 확인할 수 있다. 보안 데이터는 셀 스트링(NS12)에 연결된 메모리 셀들(MC13, MC15, MC18)에 기입되었으므로, 메모리 셀들(MC13, MC15, MC18) 각각의 전하량은 데이터 “1”에 대응하는 2의 값을 가질 수 있다. 한편, 나머지 메모리 셀들(MC11, MC12, MC14, MC16, MC17, MC21 내지 MC28)은 보안 데이터가 기입되지 않았으므로, 각각의 전하량은 1의 값을 가질 수 있다.
도 9b를 참조하면, 보안 데이터가 기입된 이후의 제3 방향(예를 들어, Z 방향)에서 바라본 셀 스트링들(NS12, NS22) 각각의 누적된 전하량을 확인할 수 있다. 즉, 셀 스트링(NS12)에 연결된 메모리 셀들(MC11 내지 MC18)의 전하량의 총합은 11이고, 셀 스트링(NS22)에 연결된 메모리 셀들(MC21 내지 MC28)의 전하량의 총합은 8임을 확인할 수 있다. 또한, 도 9b를 참조하면, 보안 데이터가 기입된 이후의 제3 방향에서 촬영한 셀 스트링들(NS12, NS22)의 X-ray 이미지를 확인할 수 있다. 셀 스트링(NS12)의 전하량이 셀 스트링(NS22)의 전하량보다 크므로, 셀 스트링(NS12)의 X-ray 이미지는 셀 스트링(NS22)의 X-ray 이미지보다 더 진할 수 있다. 한편, 도 9b에서는 셀 스트링(NS12)의 X-ray 이미지가 검정색을 나타내고, 셀 스트링(NS22)의 X-ray 이미지가 흰색을 나타내는 것으로 도시하였지만, 이는 이해를 돕기 위한 것이고, X-ray 이미지는 전하량의 크기에 대응하는 밝기를 가질 수 있다.
메모리 시스템(10)은 셀 스트링들(NS12, NS22)을 X-ray 촬영한 때에 X-ray 이미지들이 서로 동일 또는 유사하도록 만들기 위한 더미 데이터를 산출하고, 산출한 더미 데이터를 셀 스트링들(NS12, NS22)에 연결된 적어도 하나의 메모리 셀에 저장할 수 있다. 구체적으로, 메모리 시스템(10)은 셀 스트링들(NS12, NS22) 중 더 큰 전하량을 갖는 셀 스트링(NS12)의 전하량(즉, 11의 값)을 기초로 더미 데이터를 산출할 수 있다. 즉, 메모리 시스템(10)은 셀 스트링들(NS12, NS22)의 최종 전하량이 11과 같거나 큰 값을 갖도록 하는 더미 데이터를 산출할 수 있다. 예를 들어, 최종 전하량을 11로 결정한 경우, 메모리 시스템(10)은 셀 스트링(NS12)에 기입할 제1 더미 데이터가 불필요한 것으로 판단할 수 있다. 그리고 메모리 시스템(10)은 셀 스트링(NS22)의 현재 전하량을 3의 값만큼 증가시킬 수 있는 제2 더미 데이터를 산출할 수 있다. 그리고 메모리 시스템(10)은 산출한 제2 더미 데이터를 셀 스트링(NS22)에 연결된 메모리 셀들(MC21 내지 MC28)의 적어도 일부에 기입할 수 있다.
도 9c를 참조하면, 더미 데이터가 기입된 이후의 제1 방향(예를 들어, Y 방향)에서 바라본 셀 스트링들(NS12, NS22)에 연결된 메모리 셀들(MC11 내지 MC18, MC21 내지 MC28) 각각의 전하량을 확인할 수 있다. 제2 더미 데이터는 셀 스트링(NS22)에 연결된 메모리 셀들(MC24, MC25, MC27)에 기입된 것을 확인할 수 있다.
또한, 도 9c를 참조하면, 더미 데이터가 기입된 이후의 제3 방향(예를 들어, Z 방향)에서 바라본 셀 스트링들(NS12, NS22) 각각의 누적된 전하량을 확인할 수 있다. 즉, 셀 스트링(NS12)에 연결된 메모리 셀들(MC11 내지 MC18)의 전하량의 총합 및 셀 스트링(NS22)에 연결된 메모리 셀들(MC21 내지 MC28)의 전하량의 총합이 모두 11임을 확인할 수 있다.
또한, 도 9c를 참조하면, 더미 데이터가 기입된 이후의 제3 방향에서 촬영한 셀 스트링들(NS12, NS22)의 X-ray 이미지를 확인할 수 있다. 셀 스트링(NS12) 및 셀 스트링(NS22)의 전하량이 동일하므로, 셀 스트링(NS12)의 X-ray 이미지와 셀 스트링(NS22)의 X-ray 이미지는 동일한 색상을 가질 수 있다.
한편, 도 9a 내지 도 9c에서는 메모리 시스템(10)이 보안 데이터를 분할하고, 분할한 보안 데이터를 하나의 셀 스트링(NS12)에만 기입하는 실시예를 설명하였지만, 본 개시는 이에 한정되지 않는다. 메모리 시스템(10)은 분할한 보안 데이터를 2개의 셀 스트링에 기입할 수 있다. 메모리 시스템(10)이 분할한 보안 데이터를 2개의 셀 스트링에 기입하는 실시예에 대하여 도 10a 내지 도 10c에서 후술한다.
도 10a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 10b는 본 개시의 일 실시예에 따른 보안 데이터 기입 후의 X-ray 이미지를 나타내는 도면이고, 도 10c는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다.
도 10a를 참조하면, 도 1의 메모리 시스템(10)은 보안이 요구되는 보안 데이터를 분할하고, 분할된 보안 데이터를 셀 스트링(NS12)에 연결된 메모리 셀(MC18) 및 셀 스트링(NS22)에 연결된 메모리 셀들(MC22, MC24)에 저장할 수 있다. 그리고 메모리 시스템(10)은 셀 스트링(NS12) 및 셀 스트링(NS22)에 더미 데이터를 기입하기로 결정할 수 있다.
도 10b를 참조하면, 보안 데이터가 기입된 이후의 제1 방향(예를 들어, Y 방향)에서 바라본 셀 스트링들(NS12, NS22)에 연결된 메모리 셀들(MC11 내지 MC18, MC21 내지 MC28) 각각의 전하량을 확인할 수 있다. 보안 데이터는 셀 스트링(NS12)에 연결된 메모리 셀(MC18) 및 셀 스트링(NS22)에 연결된 메모리 셀들(MC22, MC24)에 기입되었으므로, 메모리 셀들(MC18, MC22, MC24) 각각의 전하량은 데이터 “1”에 대응하는 2의 값을 가질 수 있다. 한편, 나머지 메모리 셀들(MC11 내지 MC17, MC21, MC23, MC25 내지 MC 28)은 보안 데이터가 기입되지 않았으므로, 각각의 전하량은 1의 값을 가질 수 있다.
도 10b를 참조하면, 보안 데이터가 기입된 이후의 제3 방향(예를 들어, Z 방향)에서 바라본 셀 스트링들(NS12, NS22) 각각의 누적된 전하량을 확인할 수 있다. 즉, 셀 스트링(NS12)에 연결된 메모리 셀들(MC11 내지 MC18)의 전하량의 총합은 9이고, 셀 스트링(NS22)에 연결된 메모리 셀들(MC21 내지 MC28)의 전하량의 총합은 10임을 확인할 수 있다. 또한, 도 10b를 참조하면, 보안 데이터가 기입된 이후의 제3 방향에서 촬영한 셀 스트링들(NS12, NS22)의 X-ray 이미지를 확인할 수 있다. 셀 스트링(NS22)의 전하량이 셀 스트링(NS21)의 전하량보다 크므로, 셀 스트링(NS22)의 X-ray 이미지는 셀 스트링(NS12)의 X-ray 이미지보다 더 진할 수 있다.
메모리 시스템(10)은 셀 스트링들(NS12, NS22)을 X-ray 촬영한 때에 X-ray 이미지들이 서로 동일 또는 유사하도록 만들기 위한 더미 데이터를 산출하고, 산출한 더미 데이터를 셀 스트링들(NS12, NS22)에 연결된 적어도 하나의 메모리 셀에 저장할 수 있다. 구체적으로, 메모리 시스템(10)은 셀 스트링들(NS12, NS22) 중 더 큰 전하량을 갖는 셀 스트링(NS22)의 전하량(즉, 10의 값)을 기초로 더미 데이터를 산출할 수 있다. 즉, 메모리 시스템(10)은 셀 스트링들(NS12, NS22)의 최종 전하량이 10과 같거나 큰 값을 갖도록 하는 더미 데이터를 산출할 수 있다. 예를 들어, 최종 전하량을 11로 결정한 경우, 메모리 시스템(10)은 셀 스트링(NS12)의 현재 전하량을 2의 값만큼 증가시킬 수 있는 제1 더미 데이터를 산출할 수 있다. 그리고 메모리 시스템(10)은 셀 스트링(NS22)의 현재 전하량을 1의 값만큼 증가시킬 수 있는 제2 더미 데이터를 산출할 수 있다. 그리고 메모리 시스템(10)은 산출한 제1 더미 데이터를 셀 스트링(NS12)에 연결된 메모리 셀들(MC11 내지 MC18)의 적어도 일 부에 기입하고, 제2 더미 데이터를 셀 스트링(NS22)에 연결된 메모리 셀들(MC21 내지 MC28)의 적어도 일부에 기입할 수 있다.
도 10c를 참조하면, 더미 데이터가 기입된 이후의 제1 방향(예를 들어, Y 방향)에서 바라본 셀 스트링들(NS12, NS22)에 연결된 메모리 셀들(MC11 내지 MC18, MC21 내지 MC28) 각각의 전하량을 확인할 수 있다. 제1 더미 데이터는 셀 스트링(NS12)에 연결된 메모리 셀들(MC13, MC17)에 기입되고, 제2 더미 데이터는 셀 스트링(NS22)에 연결된 메모리 셀(MC27)에 기입된 것을 확인할 수 있다.
또한, 도 10c를 참조하면, 더미 데이터가 기입된 이후의 제3 방향(예를 들어, Z 방향)에서 바라본 셀 스트링들(NS12, NS22) 각각의 누적된 전하량을 확인할 수 있다. 즉, 셀 스트링(NS12)에 연결된 메모리 셀들(MC11 내지 MC18)의 전하량의 총합 및 셀 스트링(NS22)에 연결된 메모리 셀들(MC21 내지 MC28)의 전하량의 총합이 모두 11임을 확인할 수 있다.
또한, 도 10c를 참조하면, 더미 데이터가 기입된 이후의 제3 방향에서 촬영한 셀 스트링들(NS12, NS22)의 X-ray 이미지를 확인할 수 있다. 셀 스트링(NS12) 및 셀 스트링(NS22)의 전하량이 동일하므로, 셀 스트링(NS12)의 X-ray 이미지와 셀 스트링(NS22)의 X-ray 이미지는 동일한 색상을 가질 수 있다.
한편, 도 10a 내지 도 10c에서는 메모리 시스템(10)이 보안 데이터가 복수의 셀 스트링들(NS12, NS22)에 기입되고, 보안 데이터가 기입된 복수의 셀 스트링들(NS12, NS22)에만 더미 데이터를 기입하는 실시예를 설명하였지만, 본 개시는 이에 한정되지 않는다. 구체적으로, 메모리 시스템(10)은 보안 데이터가 복수의 셀 스트링들(NS12, NS22)에 기입된 경우에도, 상기 복수의 셀 스트링들(NS12, NS22)에 인접하며, 보안 데이터가 기입되지 않은 셀 스트링에도 더미 데이터를 기입할 수 있다.
또한, 도 9a 내지 도 10c에서는 메모리 시스템(10)이 동일한 비트 라인(BL2)에 연결되고 서로 인접한 셀 스트링들끼리 전하량을 비교하여 더미 데이터를 산출 및 기입하는 것으로 설명하였지만, 본 개시는 이에 한정되지 않는다. 메모리 시스템(10)은 서로 다른 비트라인에 연결되고 서로 인접한 셀 스트링들끼리 전하량을 비교하여 더미 데이터를 산출 및 기입할 수 있다. 이와 관련해서 도 11a 내지 도 11c에서 후술한다.
도 11a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 11b는 본 개시의 일 실시예에 따른 보안 데이터 기입 후의 X-ray 이미지를 나타내는 도면이고, 도 11c는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다.
도 11a를 참조하면, 도 1의 메모리 시스템(10)은 보안이 요구되는 보안 데이터를 분할하고, 분할된 보안 데이터를 셀 스트링(NS12)에 연결된 메모리 셀들(MC15, MC18)에 저장할 수 있다. 그리고 메모리 시스템(10)은 셀 스트링(NS12)에는 인접하나, 서로 다른 비트 라인(BL1)에 연결된 셀 스트링(NS21)에 더미 데이터를 기입하기로 결정할 수 있다.
도 11b를 참조하면, 보안 데이터가 기입된 이후의 제2 방향(예를 들어, X 방향)에서 바라본 셀 스트링들(NS11, NS12)에 연결된 메모리 셀들(MC11 내지 MC18, MC31 내지 MC38) 각각의 전하량을 확인할 수 있다. 보안 데이터는 셀 스트링(NS12)에 연결된 메모리 셀들(MC15, MC18)에 기입되었으므로, 메모리 셀들(MC15, MC18) 각각의 전하량은 데이터 “1”에 대응하는 2의 값을 가질 수 있다. 한편, 나머지 메모리 셀들(MC11 내지 MC14, MC16, MC17, MC31 내지 MC38)은 보안 데이터가 기입되지 않았으므로, 각각의 전하량은 1의 값을 가질 수 있다.
도 11b를 참조하면, 보안 데이터가 기입된 이후의 제3 방향(예를 들어, Z 방향)에서 바라본 셀 스트링들(NS11, NS12) 각각의 누적된 전하량을 확인할 수 있다. 즉, 셀 스트링(NS11)에 연결된 메모리 셀들(MC31 내지 MC38)의 전하량의 총합은 8이고, 셀 스트링(NS12)에 연결된 메모리 셀들(MC11 내지 MC18)의 전하량의 총합은 10임을 확인할 수 있다. 또한, 도 11b를 참조하면, 보안 데이터가 기입된 이후의 제3 방향에서 촬영한 셀 스트링들(NS11, NS12)의 X-ray 이미지를 확인할 수 있다. 셀 스트링(NS12)의 전하량이 셀 스트링(NS11)의 전하량보다 크므로, 셀 스트링(NS12)의 X-ray 이미지는 셀 스트링(NS11)의 X-ray 이미지보다 더 진할 수 있다.
메모리 시스템(10)은 셀 스트링들(NS11, NS12)을 X-ray 촬영한 때에 X-ray 이미지들이 서로 동일 또는 유사하도록 만들기 위한 더미 데이터를 산출하고, 산출한 더미 데이터를 셀 스트링들(NS11, NS12)에 연결된 적어도 하나의 메모리 셀에 저장할 수 있다. 구체적으로, 메모리 시스템(10)은 셀 스트링들(NS11, NS12)의 최종 전하량이 10과 같거나 큰 값을 갖도록 하는 더미 데이터를 산출할 수 있다. 예를 들어, 최종 전하량을 10로 결정한 경우, 메모리 시스템(10)은 셀 스트링(NS12)에 기입할 제1 더미 데이터가 불필요한 것으로 판단할 수 있다. 그리고 메모리 시스템(10)은 셀 스트링(NS11)의 현재 전하량을 2의 값만큼 증가시킬 수 있는 제2 더미 데이터를 산출할 수 있다.
도 11c를 참조하면, 더미 데이터가 기입된 이후의 제2 방향(예를 들어, X 방향)에서 바라본 셀 스트링들(NS11, NS12)에 연결된 메모리 셀들(MC11 내지 MC18, MC31 내지 MC38) 각각의 전하량을 확인할 수 있다. 제2 더미 데이터는 셀 스트링(NS11)에 연결된 메모리 셀들(MC33, MC38)에 기입된 것을 확인할 수 있다.
또한, 도 11c를 참조하면, 더미 데이터가 기입된 이후의 제3 방향(예를 들어, Z 방향)에서 바라본 셀 스트링들(NS11, NS12) 각각의 누적된 전하량을 확인할 수 있다. 즉, 셀 스트링(NS11)에 연결된 메모리 셀들(MC31 내지 MC38)의 전하량의 총합 및 셀 스트링(NS12)에 연결된 메모리 셀들(MC21 내지 MC28)의 전하량의 총합이 모두 10임을 확인할 수 있다.
또한, 도 11c를 참조하면, 더미 데이터가 기입된 이후의 제3 방향에서 촬영한 셀 스트링들(NS11, NS12)의 X-ray 이미지를 확인할 수 있다. 셀 스트링(NS11) 및 셀 스트링(NS12)의 전하량이 동일하므로, 셀 스트링(NS11)의 X-ray 이미지와 셀 스트링(NS12)의 X-ray 이미지는 동일한 색상을 가질 수 있다.
한편, 도 9a 내지 도 11c에서는, 보안 데이터가 기입된 제1 셀 스트링 또는 이와 인접한 제2 셀 스트링에 연결된 메모리 셀들에 더미 데이터가 기입되는 실시예를 설명하였다. 그러나 본 개시는 이에 한정되지 않으며, 제1 셀 스트링에 인접하지 않는 제3 셀 스트링에도 전술한 방식으로 더미 데이터가 기입될 수 있다.
또한, 도 9a 내지 도 11c에서는, 셀 스트링을 기준으로 전하량이 산출되고, 더미 데이터가 기입되는 실시예를 설명하였지만, 본 개시는 이에 한정되지 않는다. 구체적으로, 워드 라인(또는 비트 라인)을 기준으로 전하량이 산출되고, 산출된 전하량을 기초로 더미 데이터가 산출되고, 보안 데이터가 기입된 제1 워드 라인(또는 제1 비트 라인) 또는 인접한 제2 워드 라인(또는 인접한 제2 비트 라인)에 더미 데이터가 기입될 수 있다. 본 실시예는 셀 스트링을 기준으로 하는 실시예와 실질적으로 동일한 방식으로 수행될 수 있는바, 중복 설명은 생략한다.
도 12는 본 개시의 일 실시예에 따른 더미 데이터의 산출 동작 및 기입 동작을 나타내는 흐름도이다. 상세하게는, 도 12는 도 7의 단계 S120 및 단계 S130의 변형 가능한 실시예를 설명하기 위한 도면이다.
도 1, 도 7 및 도 12를 참조하면, 메모리 시스템(10)은 제1 셀 스트링에 연결된 메모리 셀들 중, 제1 메모리 셀을 포함하여 연속적으로 배치된 기설정된 개수의 제4 메모리 셀들의 현재 전하량을 산출할 수 있다(S310). 구체적으로, 메모리 시스템(10)은 보안 데이터가 기입된 제1 메모리 셀이 연결된 제1 셀 스트링을 확인하고, 상기 제1 셀 스트링에 연결된 메모리 셀들 중 상기 제1 메모리 셀을 포함하여 연속적으로 배치된 기설정된 개수의 제4 메모리 셀들을 확인하고, 상기 제4 메모리 셀들에 기입된 데이터 값들을 기초로 현재 전하량을 산출할 수 있다.
그리고 메모리 시스템(10)은 제2 셀 스트링에 연결된 메모리 셀들 중, 제1 셀 스트링의 제4 메모리 셀들에 인접하는 제5 메모리 셀들의 현재 전하량을 산출할 수 있다(S320). 구체적으로, 메모리 시스템(10)은 제1 셀 스트링에 인접한 제2 셀 스트링을 확인하고, 제2 셀 스트링에 연결된 메모리 셀들 중 상기 제4 메모리 셀들 각각에 인접한 제5 메모리 셀들을 확인하고, 상기 제5 메모리 셀들에 기입된 데이터 값들을 기초로 현재 전하량을 산출할 수 있다.
그리고 메모리 시스템(10)은 제4 메모리 셀들의 최종 전하량 및 제5 메모리 셀들의 최종 전하량이 동일한 값을 갖도록 하는 더미 데이터를 산출할 수 있다(S330). 구체적으로, 메모리 시스템(10)은 상기 제4 메모리 셀들의 현재 전하량 및 상기 제5 메모리 셀들의 현재 전하량을 기초로, 더미 데이터의 산출의 기준이 되는 제1 전하량을 결정할 수 있다. 예를 들어, 제1 전하량은 상기 4 메모리 셀들의 현재 전하량 및 상기 제5 메모리 셀들의 현재 전하량들 중 가장 큰 전하량과 같거나 클 수 있다.
그리고 메모리 시스템(10)은 제4 메모리 셀들의 최종 전하량 및 제5 메모리 셀들의 최종 전하량이 상기 제1 전하량을 갖도록 하는 더미 데이터를 산출할 수 있다. 예를 들어, 메모리 시스템(10)은 제1 전하량과 상기 제4 메모리 셀들의 전하량의 차이를 산출하고, 산출한 차이에 대응하는 제1 더미 데이터를 산출할 수 있다. 그리고 메모리 시스템(10)은 제1 전하량과 상기 제5 메모리 셀들의 전하량의 차이를 산출하고, 산출한 차이에 대응하는 제2 더미 데이터를 산출할 수 있다.
그리고 메모리 시스템(10)은 산출한 더미 데이터를 제4 메모리 셀들 및 제5 메모리 셀들 중 적어도 일부에 기입할 수 있다(S340). 구체적으로, 메모리 시스템(10)은 제1 더미 데이터를 제4 메모리 셀들 중 제1 메모리 셀을 제외한 나머지 메모리 셀들에 기입할 수 있고, 제2 더미 데이터를 제5 메모리 셀들에 기입할 수 있다. 한편, 제5 메모리 셀들에 보안이 요구되는 데이터가 기입된 또 다른 제1 메모리 셀이 포함된 경우, 메모리 시스템(10)은 제5 메모리 셀들 중 상기 또 다른 제1 메모리 셀을 제외한 나머지 메모리 셀들에 제2 더미 데이터를 기입할 수 있다.
한편, 도 12를 도시하고 설명함에 있어서, S330에서, 메모리 시스템(10)이 제4 메모리 셀들의 최종 전하량 및 제5 메모리 셀들의 최종 전하량이 동일한 값을 갖도록 하는 더미 데이터를 산출하는 것으로 도시하고 설명하였지만, 본 개시는 이에 한정되지 않는다. 예를 들어, 메모리 시스템(10)은 제4 메모리 셀들의 최종 전하량 및 제5 메모리 셀들의 최종 전하량이 1:1이 아닌 기설정된 비율을 갖도록 하는 더미 데이터를 산출하도록 구현될 수 있다.
도 13a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 13b는 본 개시의 일 실시예에 따른 보안 데이터 기입 후의 X-ray 이미지를 나타내는 도면이고, 도 13c는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다. 상세하게는, 도 13a 내지 도 13c는 도 12의 메모리 시스템의 동작 방법을 구체적으로 설명하기 위한 도면이다.
도 13a는 메모리 블록(BLK1)의 메모리 셀 어레이 중 제1 비트라인(BL1)에 연결된 셀 스트링(NS11, NS21)과 제2 비트라인(BL2)에 연결된 셀 스트링(NS12, NS22)을 나타낸다. 도 13a를 참조하면, 도 1의 메모리 시스템(10)은 보안 데이터를 분할하고, 분할한 보안 데이터를 셀 스트링(NS12)에 연결된 메모리 셀들(MC17, MC18)에 저장할 수 있다.
그리고 메모리 시스템(10)은 보안 데이터가 기입된 메모리 셀들(MC17, MC18)이 연결된 셀 스트링(NS12)을 확인하고, 셀 스트링(NS12)에 연결된 메모리 셀들 중 보안 데이터가 기입된 메모리 셀들(MC17, MC18)을 포함하는 기설정된 개수(예컨대, 3개)의 메모리 셀들(MC16, MC17, MC18)을 확인할 수 있다. 그리고 메모리 시스템(10)은 셀 스트링(NS12)에 인접한 셀 스트링(NS22)에 연결된 메모리 셀들 중, 상기 메모리 셀들(MC16, MC17, MC18) 각각에 인접한 메모리 셀들(MC26, MC27, MC28)을 확인할 수 있다. 그리고 메모리 시스템(10)은 상기 확인한 메모리 셀들(MC16, MC17, MC18, MC26, MC27, MC28) 중 적어도 일부에 더미 데이터를 기입하기로 결정할 수 있다.
도 13b를 참조하면, 보안 데이터가 기입된 이후의 제1 방향(예를 들어, Y 방향)에서 바라본 셀 스트링들(NS12, NS22)에 연결된 메모리 셀들(MC16 내지 MC18, MC26 내지 MC28) 각각의 전하량을 확인할 수 있다. 보안 데이터는 셀 스트링(NS12)에 연결된 메모리 셀들(MC17, MC18)에 기입되었으므로, 메모리 셀들(MC17, MC18) 각각의 전하량은 데이터 “1”에 대응하는 2의 값을 가질 수 있다. 한편, 나머지 메모리 셀들(MC16, MC26 내지 MC28)은 보안 데이터가 기입되지 않았으므로, 각각의 전하량은 1의 값을 가질 수 있다.
도 13b를 참조하면, 보안 데이터가 기입된 이후의 제3 방향(예를 들어, Z 방향)에서 바라본 셀 스트링(NS12)의 메모리 셀들(MC16 내지 MC18), 셀 스트링(NS22)의 메모리 셀들(MC26 내지 MC28)의 누적된 전하량을 확인할 수 있다. 즉, 셀 스트링(NS12)에 연결된 메모리 셀들(MC16 내지 MC18)의 전하량의 총합은 5이고, 셀 스트링(NS22)에 연결된 메모리 셀들(MC26 내지 MC28)의 전하량의 총합은 3임을 확인할 수 있다. 또한, 도 13b를 참조하면, 보안 데이터가 기입된 이후의 제3 방향에서 촬영한 셀 스트링들(NS12, NS22)의 X-ray 이미지를 확인할 수 있다. 셀 스트링(NS12)의 전하량이 셀 스트링(NS22)의 전하량보다 크므로, 셀 스트링(NS12)의 X-ray 이미지는 셀 스트링(NS22)의 X-ray 이미지보다 더 진할 수 있다.
메모리 시스템(10)은 셀 스트링들(NS12, NS22)을 X-ray 촬영한 때에 X-ray 이미지들이 서로 동일 또는 유사하도록 만들기 위한 더미 데이터를 산출하고, 산출한 더미 데이터를 셀 스트링들(NS12, NS22)에 연결된 적어도 하나의 메모리 셀에 저장할 수 있다. 구체적으로, 메모리 시스템(10)은 셀 스트링들(NS12, NS22)의 최종 전하량이 5와 같거나 큰 값을 갖도록 하는 더미 데이터를 산출할 수 있다. 예를 들어, 최종 전하량을 5로 결정한 경우, 메모리 시스템(10)은 셀 스트링(NS12)에 기입할 제1 더미 데이터가 불필요한 것으로 판단할 수 있다. 그리고 메모리 시스템(10)은 셀 스트링(NS22)의 현재 전하량을 2의 값만큼 증가시킬 수 있는 제2 더미 데이터를 산출할 수 있다.
도 13c를 참조하면, 더미 데이터가 기입된 이후의 제1 방향(예를 들어, Y 방향)에서 바라본 셀 스트링들(NS12, NS22)에 연결된 메모리 셀들(MC16 내지 MC18, MC26 내지 MC28) 각각의 전하량을 확인할 수 있다. 제2 더미 데이터는 셀 스트링(NS22)에 연결된 메모리 셀들(MC26, MC27)에 기입된 것을 확인할 수 있다.
또한, 도 13c를 참조하면, 더미 데이터가 기입된 이후의 제3 방향(예를 들어, Z 방향)에서 바라본 셀 스트링(NS12)의 메모리 셀들(MC16 내지 MC18), 셀 스트링(NS22)의 메모리 셀들(MC26 내지 MC28)의 누적된 전하량을 확인할 수 있다. 즉, 셀 스트링(NS12)의 메모리 셀들(MC16 내지 MC18)의 전하량의 총합 및 셀 스트링(NS22)의 메모리 셀들(MC26 내지 MC28)의 전하량의 총합이 모두 5임을 확인할 수 있다.
또한, 도 13c를 참조하면, 더미 데이터가 기입된 이후의 제3 방향에서 촬영한 셀 스트링들(NS12, NS22)의 X-ray 이미지를 확인할 수 있다. 셀 스트링(NS12) 및 셀 스트링(NS22)의 전하량이 동일하므로, 셀 스트링(NS12)의 X-ray 이미지와 셀 스트링(NS22)의 X-ray 이미지는 동일한 색상을 가질 수 있다.
도 14a는 본 개시의 일 실시예에 따른 메모리 블록의 X-ray 촬영 동작을 나타내는 도면이고, 도 14b는 본 개시의 일 실시예에 따른 더미 데이터의 기입 후의 X-ray를 나타내는 도면이다. 상세하게는, 도 14a 및 도 14b는 도 13a 내지 도 13c의 메모리 시스템(10)의 동작 이후, 추가적으로 수행될 수 있는 더미 데이터 기입 동작을 설명하기 위한 도면이다.
메모리 시스템(10)은 셀 스트링(NS22)의 메모리 셀들(MC27, MC28)에 더미 데이터를 기입한 후에도, 추가적으로 메모리 셀들에 더미 데이터를 기입할 수 있다. 도 14a를 참조하면, 메모리 시스템(10)은 상기 기설정된 개수의 메모리 셀들(MC16 내지 MC18)을 제외한 상기 셀 스트링(NS12)에 연결된 메모리 셀들 중에서, 기설정된 개수의 연속하는 메모리 셀들(MC13 내지 MC15)에 더미 데이터를 추가적으로 기입하기로 결정할 수 있다.
또한, 실시예에 따라, 메모리 시스템(10)은 상기 기설정된 개수의 메모리 셀들(MC26 내지 MC28)을 제외한 상기 셀 스트링(NS22)에 연결된 메모리 셀들 중에서, 기설정된 개수의 연속하는 메모리 셀들(MC23 내지 MC25)에 더미 데이터를 추가적으로 기입하기로 결정할 수 있다.
메모리 셀들(MC13 내지 MC15) 및 메모리 셀들(MC23 내지 MC25)은 모두 데이터가 기입되지 않았으므로, 각각의 전하량은 1의 값을 가질 수 있다. 즉, 도 13b의 메모리 셀들(MC26 내지 MC28)의 전하량과 동일한 상태일 수 있다. 따라서, 메모리 시스템(10)은 도 13c에서 산출한 제2 더미 데이터를 메모리 셀들(MC13 내지 MC15)의 적어도 일부, 메모리 셀들(MC23 내지 MC25)의 적어도 일부에 기입할 수 있다.
도 14b를 참조하면, 더미 데이터가 기입된 이후의 제1 방향(예를 들어, Y 방향)에서 바라본 셀 스트링들(NS12, NS22)에 연결된 메모리 셀들(MC13 내지 MC15, MC23 내지 MC25) 각각의 전하량을 확인할 수 있다. 제2 더미 데이터는 셀 스트링(NS12)에 연결된 메모리 셀들(MC13, MC14) 및 셀 스트링(N22)에 연결된 메모리 셀들(MC23, MC24)에 기입된 것을 확인할 수 있다.
또한, 도 14b를 참조하면, 더미 데이터가 기입된 이후의 제3 방향(예를 들어, Z 방향)에서 바라본 셀 스트링(NS12)의 메모리 셀들(MC13 내지 MC15), 셀 스트링(NS22)의 메모리 셀들(MC23 내지 MC25)의 누적된 전하량을 확인할 수 있다. 즉, 셀 스트링(NS12)의 메모리 셀들(MC13 내지 MC15)의 전하량의 총합 및 셀 스트링(NS22)의 메모리 셀들(MC23 내지 MC25)의 전하량의 총합이 모두 5임을 확인할 수 있다.
또한, 도 14b를 참조하면, 더미 데이터가 기입된 이후의 제3 방향에서 촬영한 셀 스트링들(NS12, NS22)의 X-ray 이미지를 확인할 수 있다. 셀 스트링(NS12) 및 셀 스트링(NS22)의 전하량이 동일하므로, 셀 스트링(NS12)의 X-ray 이미지와 셀 스트링(NS22)의 X-ray 이미지는 동일한 색상을 가질 수 있다.
전술한 본 개시의 기술적 사상에 따른 메모리 시스템(10)은 하나의 셀 스트링 보다 작은 단위인 연속적으로 배치된 메모리 셀들을 기준으로 더미 데이터를 산출하고, 산출한 더미 데이터를 기입할 수 있다. 따라서, 외부인은 셀 스트링을 기준으로 더미 데이터가 기입된 경우보다 실제 의미를 갖는 데이터와 더미 데이터의 구별이 더 어려울 수 있다.
한편, 도 13a 내지 도 14b에서는 셀 스트링에 포함된 메모리 셀들을 기준으로 전하량이 산출되고, 더미 데이터가 기입되는 실시에를 설명하였지만, 본 개시는 이에 한정되지 않는다. 구체적으로, 워드 라인(또는 비트 라인)에 포함된 메모리 셀들을 기준으로 전하량이 산출되고, 산출된 전하량을 기초로 더미 데이터가 산출되고, 보안이 요구되는 데이터가 기입된 제1 워드 라인(또는 제1 비트 라인) 또는 인접한 제2 워드 라인(또는 제2 비트 라인)에 연결된 메모리 셀들에 더미 데이터가 기입될 수 있다. 본 실시예는 셀 스트링에 포함된 메모리 셀들을 기준으로 하는 실시예와 실질적으로 동일한 방식으로 수행될 수 있는바, 중복 설명은 생략한다.
도 15는 본 개시의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 흐름도이다. 상세하게는, 도 15는 도 7의 변형 가능한 실시예를 설명하기 위한 도면이다. 도 15를 구성하는 단계들 중 적어도 일부는 메모리 시스템(10)의 메모리 컨트롤러(100)에 의해 수행될 수 있다.
도 1 및 도 15를 참조하면, 메모리 시스템(10)은 메모리 장치(200)의 제1 메모리 셀들에 데이터를 기입할 수 있다(S410). 구체적으로, 메모리 시스템(10)은 보안이 요구되는 보안 데이터를 분할하고, 분할된 보안 데이터를 메모리 장치(200)의 일 저장 영역에 분산함으로써 기입할 수 있다. 예를 들어, 메모리 시스템(10)은 임의로 보안 데이터를 분할하고, 메모리 장치(200)의 일 저장 영역에 포함된 복수의 메모리 셀들 중 제1 메모리 셀들을 임의로 선택하고, 선택한 제1 메모리 셀들에 분할된 보안 데이터를 기입할 수 있다.
그리고 메모리 시스템(10)은 제1 메모리 셀들 각각에 대응하는 메모리 셀 그룹을 선택할 수 있다(S420). 구체적으로, 메모리 시스템(10)은 제1 메모리 셀들 각각에 대하여, 상기 제1 메모리 셀 및 상기 제1 메모리 셀로부터 기설정된 거리 내에 위치한 메모리 셀들 중 적어도 일부를 포함하는 메모리 셀 그룹을 선택할 수 있다. 한편, 본 개시는 이에 한정되지 않으며, 메모리 시스템(10)은 다양한 방식으로 제1 메모리 셀에 대응하는 메모리 셀 그룹을 선택할 수 있다. 예를 들어, 메모리 시스템(10)은 메모리 셀 각각에 대응하는 메모리 셀 그룹에 대한 정보를 기초로, 상기 제1 메모리 셀에 대응하는 메모리 셀 그룹을 확인하도록 구현될 수도 있다. 제1 메모리 셀에 대응하는 메모리 셀 그룹은 인접한 메모리 셀뿐만 아니라 비인접한 메모리 셀도 포함하도록 구현될 수 있다.
그리고 메모리 시스템(10)은 선택한 메모리 셀 그룹에 포함된 제2 메모리 셀들의 전하량을 기초로 더미 데이터를 산출할 수 있다(S430). 구체적으로, 메모리 시스템(10)은 메모리 셀 그룹에 포함된 제2 메모리 셀들 각각의 전하량을 산출하고, 산출 결과를 기초로 메모리 셀 그룹에 포함된 복수의 스트링들 각각의 최종 전하량이 서로 동일하도록 하는 더미 데이터를 산출할 수 있다. 여기서 복수의 스트링들은, 메모리 셀 그룹에 포함된 복수의 워드라인들, 상기 메모리 셀 그룹에 포함된 복수의 비트라인들, 상기 메모리 셀 그룹에 포함된 복수의 셀 스트링들 중 적어도 하나를 포함할 수 있다.
일 예에서, 메모리 시스템(10)은 메모리 셀 그룹에 포함된 셀 스트링들 각각의 최종 전하량이 서로 동일하도록 하는 더미 데이터를 산출할 수 있다. 예를 들어, 메모리 시스템(10)이 4개의 셀 스트링들을 포함하는 경우, 4개의 셀 스트링들 각각에 연결된 메모리 셀들의 데이터 값을 기초로 4개의 셀 스트링들 각각의 현재 전하량을 산출하고, 상기 산출한 현재 전하량을 기초로 상기 4개의 셀 스트링들 각각의 최종 전하량이 동일한 전하량이 되도록 하는 더미 데이터를 산출할 수 있다.
또 다른 예에서, 메모리 시스템(10)은 메모리 셀 그룹에 포함된 워드 라인(또는 비트 라인)들 각각의 최종 전하량이 서로 동일하도록 하는 더미 데이터를 산출할 수 있다. 예를 들어, 메모리 시스템(10)이 4개의 워드 라인들(또는 비트 라인들)을 포함하는 경우, 4개의 워드 라인들(또는 비트 라인들) 각각에 연결된 메모리 셀들의 데이터 값을 기초로 4개의 워드 라인들(또는 비트 라인들) 각각의 현재 전하량을 산출하고, 상기 산출한 현재 전하량을 기초로 상기 4개의 워드 라인들(또는 비트 라인들) 각각의 최종 전하량이 동일한 전하량이 되도록 하는 더미 데이터를 산출할 수 있다.
그리고 메모리 시스템(10)은 산출한 더미 데이터를 메모리 셀 그룹에 포함된 제2 메모리 셀들에 기입할 수 있다(S440). 구체적으로, 메모리 시스템(10)은 산출한 더미 데이터를 메모리 셀 그룹 중 제1 메모리 셀을 제외한 나머지 메모리 셀들 중 적어도 일부에 기입할 수 있다.
도 16a는 본 개시의 일 실시예에 따른 메모리 셀 그룹을 나타내는 도면, 도 16b는 본 개시의 일 실시예에 따른 메모리 셀 그룹의 더미 데이터 기입 동작을 나타내는 도면, 도 16c는 본 개시의 일 실시예에 따른 메모리 셀 그룹의 더미 데이터의 기입 동작을 나타내는 도면이다. 상세하게는, 도 16a 내지 도 16c는 도 15의 메모리 시스템의 동작 방법을 구체적으로 설명하기 위한 도면이다.
도 16a는 메모리 블록(BLK1)의 메모리 셀 어레이 중 제1 비트라인(BL1)에 연결된 셀 스트링들(NS11, NS21, NS31), 제2 비트라인(BL2)에 연결된 셀 스트링들(NS12, NS22, NS32), 제3 비트라인(BL3)에 연결된 셀 스트링들(NS13, NS23, NS33)을 나타낸다. 도 16a를 참조하면, 도 1의 메모리 시스템(10)은 보안이 요구되는 보안 데이터를 분할하고, 분할한 보안 데이터 중 하나를 제2 비트라인(BL2)에 연결된 셀 스트링(NS22)의 메모리 셀(MC5)에 기입할 수 있다.
메모리 시스템(10)은 보안 데이터가 기입된 메모리 셀(MC5)에 대응하는 메모리 셀 그룹을 선택할 수 있다. 구체적으로, 메모리 시스템(10)은 보안 데이터가 기입된 메모리 셀(MC5)로부터 기설정된 거리(예컨대, 서로 인접한 메모리 셀들 간의 거리) 내에 위치한 메모리 셀들 중 적어도 일부를 포함하는 메모리 셀 그룹을 선택할 수 있다.
예를 들어, 도 16a를 참조하면, 메모리 시스템(10)은 제1 비트 라인(BL1)의 셀 스트링(NS21)의 메모리 셀들(MC4, MC5, MC6), 제2 비트 라인(BL2)의 셀 스트링들(NS12, NS22, NS32) 각각의 메모리 셀들(MC4, MC5, MC6), 제3 비트 라인(BL3)의 셀 스트링(NS23)의 메모리 셀들(MC4, MC5, MC6)을 포함하는 메모리 셀 그룹을 선택할 수 있다. 그리고 메모리 시스템(10)은 선택한 메모리 셀 그룹에 더미 데이터를 기입하기로 결정할 수 있다.
도 16b를 참조하면, 보안 데이터가 기입된 이후의 제2 방향(예를 들어, X 방향)에서 바라본 메모리 셀 그룹에 포함된 메모리 셀들 각각의 전하량을 확인할 수 있다. 보안 데이터는 셀 스트링(NS22)의 메모리 셀(MC5)에만 기입되었으므로, 메모리 셀(MC5)만이 전하량 2의 값을 갖고, 나머지 메모리 셀들은 전하량 1의 값을 가질 수 있다.
메모리 시스템(10)은 메모리 셀 그룹에 포함된 복수의 스트링들(예컨대, 복수의 셀 스트링들(NS12, NS21, NS22, NS23, NS32)) 각각의 최종 전하량이 서로 동일하도록 하는 더미 데이터를 산출할 수 있다. 메모리 셀 그룹의 셀 스트링(NS22)의 현재 전하량은 4이고, 셀 스트링들(NS12, NSS, NS23, NS32)의 현재 전하량은 3이므로, 메모리 시스템(10)은 셀 스트링들(NS12, NS21, NS22, NS23, NS32)의 최종 전하량이 4와 같거나 큰 값을 갖도록 하는 더미 데이터를 산출할 수 있다. 예를 들어, 도 16b를 참조하면, 최종 전하량을 4로 결정한 경우, 메모리 시스템(10)은 셀 스트링들(NS12, NSS, NS23, NS32)의 현재 전하량을 1의 값만큼 증가시킬 수 있는 더미 데이터를 산출할 수 있다. 그리고 메모리 시스템(10)은 산출한 더미 데이터를 셀 스트링들(NS12, NSS, NS23, NS32) 각각의 적어도 하나의 메모리 셀에 기입할 수 있다.
한편, 메모리 시스템(10)이 메모리 셀 그룹과 관련하여 더미 데이터를 산출하고, 더미 데이터를 기입하는 동작은 전술한 예에 한하지 않으며, 다양한 방식으로 더미 데이터를 산출하고, 더미 데이터를 기입할 수 있다. 구체적으로, 메모리 시스템(10)은 메모리 셀 그룹에 포함된 스트링들 중 적어도 일부만이 동일한 전하량을 갖도록 하는 더미 데이터를 산출하고, 산출한 더미 데이터를 상기 적어도 일부의 스트링에 연결된 메모리 셀에 기입할 수 있다.
예를 들어, 도 16c를 참조하면, 메모리 셀 그룹을 구성하는 복수의 셀 스트링들(NS12, NS21, NS22, NS23, NS32) 중 적어도 일부(NS21, NS22, NS23, NS32)만이 동일한 전하량을 갖도록 하는 더미 데이터를 산출할 수 있다. 셀 스트링들(NS21, NS22)은 보안 데이터가 기입되었으므로, 전하량이 4의 값을 갖고, 셀 스트링들(NS23, NS32)은 보안 데이터가 기입되지 않았으므로, 전하량이 3의 값을 갖는다. 따라서, 메모리 시스템(10)은 셀 스트링들(NS23, NS32)의 최종 전하량이 4를 갖도록 하는 더미 데이터를 산출할 수 있다. 그리고, 메모리 시스템(10)은 산출한 더미 데이터를 셀 스트링들(NS23, NS32)의 메모리 셀들에 기입할 수 있다.
한편, 도 1 내지 도 16c에서는 메모리 셀이 SLC인 것을 전제로 설명하였지만, 본 개시는 이에 한정되지 않으며, 메모리 셀 각각은 SLC, MLC, TLC 또는 QLC일 수 있다. 메모리 셀이 MLC, TLC 또는 QLC인 경우, 각 셀마다 저장되는 데이터의 값 및 이에 대응하는 전하량의 크기에 대한 정보가 달라질 뿐, 전술한 실시예들과 실질적으로 동일한 방법으로 메모리 시스템이 동작할 수 있다. 따라서, 중복되는 설명은 생략한다.
도 17은 본 개시의 일 실시예에 따른 SSD 시스템을 나타내는 블록도이다.
도 17을 참조하면, SSD 시스템(1000)은 호스트(1100) 및 SSD(1200)를 포함할 수 있다. SSD(1200)는 신호 커넥터를 통해 호스트(1100)와 신호를 주고 받으며, 전원 커넥터를 통해 전원을 입력 받을 수 있다. SSD(1200)는 SSD 컨트롤러(1210), 보조 전원 장치(1220) 및 메모리 장치들(1230, 1240, 1250)을 포함할 수 있다. 이때, SSD(1200)는 도 1 내지 도 16d를 참조하여 상술된 실시예들을 이용하여 구현될 수 있다.
일 예에서, SSD 컨트롤러(1210)는 보안이 요구되는 보안 데이터를 분할하고, 분할된 보안 데이터를 메모리 장치들(1230, 1240, 1250) 중 적어도 하나의 분산된 메모리 셀들에 기입할 수 있다. 그리고 SSD 컨트롤러(1210)는 보안 데이터가 기입된 메모리 셀들에 인접 또는 비인접한 메모리 셀들에 더미 데이터를 추가적으로 기입할 수 있다.
전술한 실시예에 따라, SSD 시스템(1000)은 보안이 강화된 기입 기능을 제공할 수 있다. 구체적으로, SSD 시스템(1000)은 보안이 요구되는 데이터를 분할하여 저장함에 따라 1차적으로 보안성을 강화할 수 있으며, 인접 또는 비인접한 메모리 셀들에 더미 데이터를 기입함으로써, 2차적으로 보안성을 강화할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 메모리 시스템에 있어서,
    복수의 메모리 셀들을 포함하는 메모리 장치; 및
    상기 메모리 장치의 동작을 제어하는 메모리 컨트롤러;를 포함하고,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 셀들 중 제1 메모리 셀들에 기입 데이터를 저장하고, 상기 제1 메모리 셀들 각각을 포함하는 적어도 하나의 제1 셀 스트링의 전하량 및 상기 제1 셀 스트링에 인접한 제2 셀 스트링의 전하량을 산출하고, 상기 산출 결과를 기초로 상기 제1 셀 스트링 또는 상기 제2 셀 스트링에 연결된 적어도 하나의 메모리 셀에 더미 데이터를 저장하는 것을 특징으로 하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 적어도 하나의 제1 셀 스트링의 최종 전하량 및 상기 제2 셀 스트링의 최종 전하량 간의 비율이 기설정된 비율을 갖도록 하는 상기 더미 데이터를 산출하고, 상기 산출한 더미 데이터를 상기 적어도 하나의 메모리 셀에 저장하는 것을 특징으로 하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 기설정된 비율은, 1:1인 것을 특징으로 하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 셀 스트링의 현재 전하량 및 상기 제2 셀 스트링의 현재 전하량을 기초로 제1 전하량을 결정하고, 상기 제1 셀 스트링의 최종 전하량이 상기 제1 전하량을 갖도록 하는 제1 더미 데이터를 산출하고, 상기 제2 셀 스트링의 최종 전하량이 상기 제1 전하량을 갖도록 하는 제2 더미 데이터를 산출하는 것을 특징으로 하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 셀 스트링의 현재 전하량 및 상기 제2 셀 스트링의 현재 전하량 중 가장 큰 전하량을 기초로 상기 제1 전하량을 결정하는 것을 특징으로 하는 메모리 시스템.
  6. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 더미 데이터를 상기 제1 셀 스트링에 연결된 적어도 하나의 제2 메모리 셀에 저장하고,
    상기 제2 더미 데이터를 상기 제2 셀 스트링에 연결된 적어도 하나의 제3 메모리 셀에 저장하는 것을 특징으로 하는 메모리 시스템.
  7. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 셀 스트링에 포함된 메모리 셀들 중, 상기 제1 메모리 셀을 포함하여 연속적으로 배치된 기설정된 개수의 제4 메모리 셀들의 현재 전하량을 산출하고,
    상기 제2 셀 스트링에 포함된 메모리 셀들 중, 상기 제1 셀 스트링의 상기 제4 메모리 셀들에 인접한 제5 메모리 셀들의 현재 전하량을 산출하는 것을 특징으로 하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 메모리 컨트롤러는,
    상기 산출한 제4 메모리 셀들의 현재 전하량 및 상기 산출한 제5 메모리 셀들의 현재 전하량을 기초로, 상기 제4 메모리 셀들의 최종 전하량 및 상기 제5 메모리 셀들의 최종 전하량이 동일한 값을 갖도록 하는 상기 더미 데이터를 산출하는 것을 메모리 시스템.
  9. 제8항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제4 메모리 셀들 및 상기 제5 메모리 셀들의 적어도 일부에 상기 산출한 더미 데이터를 저장하는 것을 특징으로 하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 제1 메모리 셀들은, 상기 메모리 장치의 기설정된 메모리 영역에 포함되는 것을 특징으로 하는 메모리 시스템.
  11. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 셀들 중에서 상기 제1 메모리 셀들을 임의로(randomly) 선택하는 것을 특징으로 하는 메모리 시스템.
  12. 메모리 시스템에 있어서,
    복수의 메모리 셀들을 포함하는 메모리 장치; 및
    상기 메모리 장치의 동작을 제어하는 메모리 컨트롤러;를 포함하고,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 셀들 중 제1 메모리 셀들에 기입 데이터를 저장하고, 상기 제1 메모리 셀들 각각에 대응하는 메모리 셀 그룹을 선택하고, 상기 선택한 메모리 셀 그룹에 포함된 제2 메모리 셀들의 전하량을 기초로 더미 데이터를 산출하고, 상기 산출한 더미 데이터를 상기 제2 메모리 셀들에 저장하는 것을 특징으로 하는 메모리 시스템.
  13. 메모리 장치를 포함하는 메모리 시스템의 동작 방법에 있어서,
    상기 메모리 장치의 제1 메모리 셀들에 기입 데이터를 저장하는 단계;
    상기 제1 메모리 셀들 각각을 포함하는 상기 메모리 장치의 적어도 하나의 제1 셀 스트링의 전하량 및 상기 제1 셀 스트링에 인접한 상기 메모리 장치의 제2 셀 스트링의 전하량을 산출하는 단계; 및
    상기 산출 결과를 기초로 상기 제1 셀 스트링 또는 상기 제2 셀 스트링에 연결된 적어도 하나의 메모리 셀에 더미 데이터를 저장하는 단계;를 포함하는 동작 방법.
  14. 제13항에 있어서,
    상기 더미 데이터를 저장하는 단계는,
    상기 제1 셀 스트링의 최종 전하량 및 상기 제2 셀 스트링의 최종 전하량 간의 비율이 기설정된 비율을 갖도록 하는 상기 더미 데이터를 산출하는 단계; 및
    상기 산출한 더미 데이터를 상기 적어도 하나의 메모리 셀에 저장하는 단계;를 포함하는 것을 특징으로 하는 동작 방법.
  15. 제14항에 있어서,
    상기 기설정된 비율은, 1:1인 것을 특징으로 하는 메모리 시스템.
  16. 제15항에 있어서,
    상기 더미 데이터를 산출하는 단계는,
    상기 제1 셀 스트링의 현재 전하량 및 상기 제2 셀 스트링의 현재 전하량을 기초로 제1 전하량을 결정하는 단계;
    상기 제1 셀 스트링의 최종 전하량이 상기 제1 전하량을 갖도록 하는 제1 더미 데이터를 산출하는 단계; 및
    상기 제2 셀 스트링의 최종 전하량이 상기 제1 전하량을 갖도록 하는 제2 더미 데이터를 산출하는 단계;를 포함하는 것을 특징으로 하는 동작 방법.
  17. 제16항에 있어서,
    상기 산출한 더미 데이터를 상기 적어도 하나의 메모리 셀에 저장하는 단계는,
    상기 제1 더미 데이터를 상기 제1 셀 스트링에 연결된 적어도 하나의 제2 메모리 셀에 저장하는 단계; 및
    상기 제2 더미 데이터를 상기 제2 셀 스트링에 연결된 적어도 하나의 제3 메모리 셀에 저장하는 단계;를 포함하는 것을 특징으로 하는 동작 방법.
  18. 제13항에 있어서,
    상기 적어도 하나의 제1 셀 스트링의 전하량 및 상기 제1 셀 스트링에 인접한 제2 셀 스트링의 전하량을 산출하는 단계는,
    상기 제1 셀 스트링에 포함된 메모리 셀들 중, 상기 제1 메모리 셀을 포함하여 연속적으로 연결된 기설정된 개수의 제4 메모리 셀들의 현재 전하량을 산출하는 단계; 및
    상기 제2 셀 스트링에 포함된 메모리 셀들 중, 상기 제1 셀 스트링의 상기 제4 메모리 셀들에 인접한 제5 메모리 셀들의 현재 전하량을 산출하는 단계;를 포함하는 것을 특징으로 하는 동작 방법.
  19. 제18항에 있어서,
    상기 더미 데이터를 산출하는 단계는,
    상기 산출한 제4 메모리 셀들의 현재 전하량 및 상기 산출한 제5 메모리 셀들의 현재 전하량을 기초로, 상기 제4 메모리 셀들의 최종 전하량 및 상기 제5 메모리 셀들의 최종 전하량이 동일한 값을 갖도록 하는 상기 더미 데이터를 산출하고,
    상기 더미 데이터를 저장하는 단계는,
    상기 제4 메모리 셀들 및 상기 제5 메모리 셀들의 적어도 일부에 상기 산출한 더미 데이터를 저장하는 것을 특징으로 하는 동작 방법.
  20. 제13항에 있어서,
    상기 기입 데이터를 저장하는 단계는,
    상기 복수의 메모리 셀들 중에서 임의로(randomly) 선택된 상기 제1 메모리 셀들에 상기 기입 데이터를 저장하는 것을 특징으로 하는 동작 방법.
KR1020200066674A 2020-06-02 2020-06-02 메모리 시스템 및 이의 동작 방법 KR20210149521A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200066674A KR20210149521A (ko) 2020-06-02 2020-06-02 메모리 시스템 및 이의 동작 방법
DE102021104933.4A DE102021104933A1 (de) 2020-06-02 2021-03-02 Speichersystem und Betriebsverfahren desselben
US17/196,183 US11289150B2 (en) 2020-06-02 2021-03-09 Memory system and operating method of the same
CN202110563418.3A CN113764020A (zh) 2020-06-02 2021-05-21 存储系统及其操作方法
TW110118676A TW202147318A (zh) 2020-06-02 2021-05-24 記憶體系統及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200066674A KR20210149521A (ko) 2020-06-02 2020-06-02 메모리 시스템 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210149521A true KR20210149521A (ko) 2021-12-09

Family

ID=78509349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066674A KR20210149521A (ko) 2020-06-02 2020-06-02 메모리 시스템 및 이의 동작 방법

Country Status (5)

Country Link
US (1) US11289150B2 (ko)
KR (1) KR20210149521A (ko)
CN (1) CN113764020A (ko)
DE (1) DE102021104933A1 (ko)
TW (1) TW202147318A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8291226B2 (en) 2006-02-10 2012-10-16 Qualcomm Incorporated Method and apparatus for securely booting from an external storage device
JP2007304847A (ja) 2006-05-11 2007-11-22 Megachips Lsi Solutions Inc メモリ装置
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101797107B1 (ko) 2011-07-08 2017-12-13 삼성전자주식회사 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 메모리 시스템
US20140068277A1 (en) 2012-09-04 2014-03-06 Markus T. Metzger Secure Deletion of Data Stored in a Memory
US9531535B2 (en) 2013-10-04 2016-12-27 Maxim Integrated Products, Inc. Secure memories using unique identification elements
US20170262337A1 (en) 2016-03-10 2017-09-14 Smart Modular Technologies, Inc. Memory module repair system with failing component detection and method of operation thereof
KR20180126921A (ko) * 2017-05-19 2018-11-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11169871B2 (en) * 2017-02-23 2021-11-09 SK Hynix Inc. Data storage device and operating method thereof
JP6844328B2 (ja) 2017-03-06 2021-03-17 大日本印刷株式会社 Ｉｃカードおよびコンピュータプログラム
US10158363B1 (en) 2017-11-13 2018-12-18 Northrop Grumman Systems Corporation Josephson and/or gate
KR102610395B1 (ko) * 2019-01-22 2023-12-05 삼성전자주식회사 비휘발성 메모리 장치를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
TW202147318A (zh) 2021-12-16
US11289150B2 (en) 2022-03-29
CN113764020A (zh) 2021-12-07
US20210375347A1 (en) 2021-12-02
DE102021104933A1 (de) 2021-12-02

Similar Documents

Publication Publication Date Title
US11797383B2 (en) Redundant array of independent NAND for a three-dimensional memory array
CN109119117B (zh) 非易失性存储器装置和包括其的存储器系统及其编程方法
KR102512448B1 (ko) 메모리 시스템 및 그의 동작 방법
US10635585B2 (en) On-chip copy with data folding in three-dimensional non-volatile memory array
CN107403636B (zh) 读取非易失性存储设备的方法
CN107369470B (zh) 存储设备的编程方法和使用其的存储系统
KR102277652B1 (ko) 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
KR20180083689A (ko) 최적의 읽기 전압으로 독출하는 불휘발성 메모리 장치
KR20160110596A (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
KR20130085154A (ko) 비휘발성 메모리 장치, 그것을 포함하는 비휘발성 메모리 시스템, 그것의 프로그램 방법, 그리고 그것을 제어하는 컨트롤러 동작 방법
KR20130117422A (ko) 프로그램 스케줄러를 포함하는 플래시 메모리 장치
KR20170050953A (ko) 메모리 시스템 및 그의 동작방법
CN111128280B (zh) 存储装置及其操作方法
US11815982B2 (en) Operating method of a nonvolatile memory device for programming multipage data
EP4181135A1 (en) Nonvolatile memory device having multistack memory block and method of operating the same
US20220238170A1 (en) Memory system and operating method thereof
KR20180055297A (ko) 언맵 리드를 수행하는 메모리 장치 및 메모리 시스템
US11024363B2 (en) Memory device having different numbers of bits stored in memory cells
KR20220037618A (ko) 시간 분할 샘플링 페이지 버퍼를 이용하여 읽기 동작을 수행하는 스토리지 장치
US12001709B2 (en) Storage devices and operating methods of storage controllers
KR20210149521A (ko) 메모리 시스템 및 이의 동작 방법
US20230039489A1 (en) Semiconductor device performing block program and operating method thereof
EP4180962A1 (en) Memory controller with improved data reliability and memory system including the same
KR20240073679A (ko) 스토리지 장치 및 이를 포함하는 스토리지 시스템
KR20230069802A (ko) 리텐션 성능 개선을 위한 반도체 장치 및 그의 동작 방법