CN113764020A - 存储系统及其操作方法 - Google Patents

存储系统及其操作方法 Download PDF

Info

Publication number
CN113764020A
CN113764020A CN202110563418.3A CN202110563418A CN113764020A CN 113764020 A CN113764020 A CN 113764020A CN 202110563418 A CN202110563418 A CN 202110563418A CN 113764020 A CN113764020 A CN 113764020A
Authority
CN
China
Prior art keywords
memory
cell
charge amount
cell string
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110563418.3A
Other languages
English (en)
Inventor
曹永慜
金泰孝
边大锡
李承源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113764020A publication Critical patent/CN113764020A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

提供了一种存储系统。该存储系统包括：具有多个存储单元的存储器件；以及存储控制器，被配置为控制存储器件以执行以下操作：将写数据存储在多个存储单元中的第一存储单元中，识别包括第一存储单元中的至少一个第一存储单元在内的第一单元串的当前电荷量以及与该第一单元串相邻的第二单元串的当前电荷量，并且基于第一单元串的当前电荷量和第二单元串的当前电荷量，将虚设数据存储在与第一单元串或第二单元串相连的至少一个存储单元中。

Description

存储系统及其操作方法
相关申请的交叉引用
本申请要求于2020年6月2日在韩国知识产权局递交的韩国专利申请No.10-2020-0066674的优先权，其全部公开内容通过引用合并于此。
技术领域
根据示例实施例的方法、装置和系统涉及一种存储系统及其操作方法，更具体地，涉及一种在用于存储需要安全性的数据的操作之后附加地执行用于存储虚设数据的操作的存储系统及其操作方法。
背景技术
随着基于人工智能(AI)的第四次工业革命和相关创新技术的实施，数据的类型和数据的吞吐量已迅速增长。因此，各种各样的数据的安全性变得重要，并且对大容量存储器件的安全性的兴趣已经增加。关于数据存储，安全数据(例如，安全密钥)需要绝对防止黑客入侵。
发明内容
示例实施例提供了一种存储系统及其操作方法，该存储系统用于在需要安全性的数据的写入操作之后附加地执行用于写入虚设数据的操作以增强安全性。
根据示例实施例的一方面，一种存储系统包括存储器件和存储控制器，存储器件包括多个存储单元；并且存储控制器被配置为控制存储器件以执行以下操作：将写数据存储在多个存储单元中的第一存储单元中，识别包括第一存储单元中的至少一个第一存储单元在内的第一单元串的当前电荷量以及与该第一单元串相邻的第二单元串的当前电荷量，并且基于第一单元串的当前电荷量和第二单元串的当前电荷量，将虚设数据存储在与第一单元串或第二单元串相连的至少一个存储单元中。
根据示例实施例的一方面，一种存储系统包括存储器件和存储控制器，存储器件包括多个存储单元；并且存储控制器被配置为控制存储器件以执行以下操作：将写数据存储在多个存储单元中的第一存储单元中，识别对应于第一存储单元的存储单元组，基于所识别的存储单元组中包括的第二存储单元的电荷量生成虚设数据，并将虚设数据存储在第二存储单元中。
根据示例实施例的一方面，包括存储器件的存储系统的操作方法包括：将写数据存储在存储器件的第一存储单元中；识别包括第一存储单元中的至少一个第一存储单元在内的第一单元串的当前电荷量以及与第一单元串相邻的第二单元串的当前电荷量，以及基于第一单元串的当前电荷量和第二单元串的当前电荷量，将虚设数据存储在与第一单元串或第二单元串相连的至少一个存储单元中。
附图说明
根据以下参考附图对示例实施例的描述，上述和其他目的和特征将变得更显而易见，在附图中：
图1是根据示例实施例的存储系统的框图；
图2是根据示例实施例的存储控制器的框图；
图3是示出了根据示例实施例的存储器件的示例的框图；
图4是根据示例实施例的存储单元阵列中包括的存储块的电路图；
图5是根据示例实施例的图4的存储块的透视图；
图6A是示出了根据示例实施例的通过使用X射线来测量电荷量的方法的示图，并且图6B是示出了根据示例实施例的X射线图像的示图；
图7是根据示例实施例的存储系统的操作方法的流程图；
图8是示出了根据示例实施例的用于生成虚设数据并写入虚设数据的操作的流程图；
图9A是示出了根据示例实施例的存储块的X射线成像操作的示图，图9B是示出了根据示例实施例的在写入安全数据之后的X射线图像的示图，并且图9C是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图；
图10A是示出了根据示例实施例的存储块的X射线成像操作的示图，图10B是示出了根据示例实施例的在写入安全数据之后的X射线图像的示图，并且图10C是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图；
图11A是示出了根据示例实施例的存储块的X射线成像操作的示图，图11B是示出了根据示例实施例的在写入安全数据之后的X射线图像的示图，并且图11C是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图；
图12是示出了根据示例实施例的用于生成虚设数据并写入虚设数据的操作的流程图；
图13A是示出了根据示例实施例的存储块的X射线成像操作的示图，图13B是示出了根据示例实施例的在写入安全数据之后的X射线图像的示图，并且图13C是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图；
图14A是示出了根据示例实施例的存储块的X射线成像操作的示图，并且图14B是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图；
图15是根据示例实施例的操作存储系统的方法的流程图；
图16A是示出了根据示例实施例的存储单元组的示图，图16B是示出了根据示例实施例的关于存储单元组的虚设数据写入操作的示图，并且图16C是示出了根据示例实施例的关于存储单元组的虚设数据写入操作的示图；
图17是示出了根据示例实施例的SSD系统的框图；以及
图18是示出了根据示例实施例的存储器件400的结构的示图。
具体实施方式
图1是示出了根据示例实施例的存储系统10的框图。参照图1，存储系统10可以包括存储控制器100和存储器件200。在示例中，存储控制器100和存储器件200可以被实现为单独的芯片。
存储系统10可以包括用于存储数据的存储介质。例如，存储系统10可以包括一个或多个固态驱动器(SSD)。然而，示例实施例不限于此，并且存储系统10可以包括各种类型的设备中的任何一种，例如，嵌入式多媒体卡(eMMC)、通用闪存(UFS)、紧凑型闪存(CF)、安全数字(SD)、微型安全数字(微型-SD)、迷你安全数字(迷你-SD)、极限数字(xD)或记忆棒。
当存储系统10包括SSD时，存储器件200可以包括非易失性地存储数据的多个闪存芯片(例如，NAND存储芯片)。备选地，存储器件200可以对应于一个闪存设备，或者存储器件200可以包括存储卡，该存储卡包括一个或多个闪存芯片。
当存储系统10包括闪存设备时，闪存设备可以包括2D NAND存储器阵列或3D(或竖直)NAND(VNAND)存储器阵列。3D存储器阵列包括存储单元的阵列，该存储单元的阵列被布置在硅基板上并具有与存储单元的操作有关的有源区域或电路，并且3D存储器阵列单片地形成在基板上或者单片地形成在基板中形成的电路的至少一个物理层级(physicallevel)中。术语“单片”指示构成3D存储器阵列的层级的层直接堆叠在3D存储器阵列的较低层级的层上。
在示例实施例中，3D存储器阵列包括沿竖直方向布置的竖直NAND串，使得至少一个存储单元被设置在另一个存储单元的顶部。该至少一个存储单元可以包括电荷俘获层。
美国专利No.7,679,133、8,553,466、8,654,587和8,559,235以及美国专利申请公开No.2011/0233648(其全部内容通过引用合并于此)公开了关于3D存储器阵列的适当配置，其中提供了多个层级，并且在层级之间共享字线和/或位线。
在另一示例中，存储系统10可以包括各种其他类型的存储器。例如，存储系统10可以包括非易失性存储器，并且该非易失性存储器可以是各种类型的存储器中的任何一种，例如，磁存储器(MRAM)、自旋转移矩MRAM、导电桥接RAM(CBRAM)、铁电RAM(FeRAM)、相RAM(PRAM)、电阻RAM、纳米管RAM、聚合物RAM(PoRAM)、纳米浮栅存储器(NFGM)、全息存储器、分子电子存储器或绝缘体电阻变化存储器。
存储器件200可以包括存储单元阵列MCA，存储单元阵列MCA可以包括多个存储块BLK1至BLKz，并且存储块BLK1可以包括多个页PG1至PGk。在此，z和k可以分别是正整数，并且可以根据示例实施例而变化。在一个示例实施例中，存储块可以是擦除单元，并且页可以是写/读单元。
存储块BLK1至BLKz的存储单元可以连接到构成存储单元阵列MCA的单元串、字线和位线。可以向每个存储单元写入一个或多个比特。例如，每个存储单元可以是单层级单元(SLC)、多层级单元(MLC)、三层级单元(TLC)或四层级单元(QLC)。在下文中，为了便于说明，假设每个存储单元是SLC。
存储控制器100可以执行关于存储器件200的控制操作。例如，存储控制器100可以根据来自主机的写入请求控制存储器件200以将数据DATA写入存储器件200，或者根据来自主机的读取请求控制存储器件200以从存储器件200读取数据DATA。例如，存储控制器100可以通过经由输入/输出线向存储器件200发送命令CMD、地址ADDR和数据DATA来控制存储器件200写入数据DATA。在另一示例中，存储控制器100可以通过经由输入/输出线向存储器件200发送命令CMD和地址ADDR来控制存储器件200读取数据DATA。
存储控制器100可以包括数据写入模块110，数据写入模块110提供与数据写入操作有关的功能。数据写入模块110可以执行具有增强的安全性的数据写入操作。在示例实施例中，数据写入模块110可以将数据DATA写入存储器件200，并且附加地将用于安全性的虚设数据DUMMY DATA写入存储器件200。
在此，数据DATA是需要安全性的数据，并且可以包括各种类型的信息，例如，用户数据、用户信息、关于存储系统10的信息、安全密钥信息等。数据DATA可以是从主机接收的，或者可以是在存储系统10的操作期间生成的。虚设数据DUMMY DATA不是有效的实际数据，而是仅名义上存在的数据。虚设数据DUMMY DATA可以是由数据写入模块110生成的。在下文中，将详细描述数据写入模块110的具有增强的安全性的写入操作。
首先，数据写入模块110可以通过对数据DATA进行分割并在存储器件200的一个存储区域中分发分割的数据DATA来写入数据DATA。例如，数据写入模块110可以随机地分割数据DATA，随机地选择存储器件200的一个存储区域中包括的多个存储单元中的一些存储单元，并且将分割的数据DATA写入所选择的存储单元中。
在此，存储器件200的一个存储区域可以是被设置为存储安全数据的区域，但是示例实施例不限于此。例如，每当执行具有增强的安全性的写入操作时，数据写入模块110可以选择存储器件200的多个存储区域之一。存储器件200的一个存储区域的单位可以是存储单元、页、块、平面、管芯、芯片等。另外，数据写入模块110可以存储与各个分割的数据DATA的存储位置相对应的地址信息。数据写入模块110通过分发数据DATA进行写入的方法不限于上述示例，并且数据写入模块110可以通过以各种方式分发数据DATA来写入数据DATA。如上所述，数据写入模块110可以在存储器件200中分发数据DATA，从而使得未授权的用户更加难以识别数据DATA。
另外，数据写入模块110可以将虚设数据DUMMY DATA写入与写入分割的数据DATA的存储单元相邻或不相邻的存储单元。在一个示例实施例中，数据写入模块110可以将分割的数据DATA写入第一存储单元，并且将虚设数据DUMMY DATA写入至少一个第一单元串中包括的其他存储单元(即，第一单元串中包括的未写入分割的数据DATA的存储单元)和/或与第一单元串相邻的第二单元串中包括的存储单元。
在一个示例实施例中，数据写入模块110可以随机地生成虚设数据DUMMY DATA。然而，示例实施例不限于此，并且数据写入模块110可以基于与写入分割的数据DATA的第一存储单元有关的电荷量来生成虚设数据DUMMY DATA。
具体地，数据写入模块110可以计算包括第一存储单元中的每一个第一存储单元在内的至少一个第一单元串的电荷量，并且计算与第一单元串相邻的第二单元串的电荷量。可以基于写入连接到单元串的存储单元的数据的值来计算相应单元串的电荷量。
例如，可以将数据“0”或“1”写入作为SLC的存储单元，并且写入数据“1”的存储单元可以比写入数据“0”的存储单元具有更大的电荷量。在另一示例中，可以将数据“00”、“01”、“10”或“11”写入作为MLC的存储单元，其中写入数据的存储单元的电荷量可以按数据“00”、“01”、“10”和“11”的顺序增加。同样地，TLC存储单元或QLC存储单元可以根据写入其中的数据的值而具有不同的电荷量。因此，数据写入模块110可以通过使用连接到每个单元串的存储单元的数据的值来计算相应单元串的电荷量。
另外，基于电荷量的计算结果，数据写入模块110可以生成虚设数据DUMMY DATA，该虚设数据使在写入该虚设数据DUMMY DATA之后第一单元串的最终电荷量与第二单元串的最终电荷量之比对应于(基本上等于)预设比率。例如，预设比率可以是1∶1或类似比率。然而，示例实施例不限于此，并且可以应用各种比率。
例如，数据写入模块110可以生成虚设数据DUMMY DATA，该虚拟数据使在写入该虚设数据DUMMY DATA之后第一单元串的最终电荷量与第二单元串的最终电荷量之比为1∶1(即，最终电荷量相同)。当写入如上所述的虚设数据DUMMY DATA时，在分布式数据DATA周围存在相似的数据(但是实际上没有意义的数据)，因此未授权的用户可能难以识别具有实际意义的数据DATA。如上所述，数据写入模块110可以将虚设数据DUMMY DATA附加地写入与写入分割的数据DATA的存储区域相邻或不相邻的区域中，从而使得未授权的用户更加难以识别数据DATA。稍后将参照图7和图8给出数据写入模块110计算虚设数据的操作的详细描述。
在上述示例中，数据写入模块110基于包括写入数据DATA的存储单元在内的“单元串”来计算或写入虚设数据，但是示例实施例不限于此。例如，在修改后的示例实施例中，数据写入模块110可以基于包括写入数据DATA的存储单元在内的“字线”来计算或写入虚设数据。具体地，数据写入模块110可以计算包括写入数据DATA的第一存储单元在内的第一字线的电荷量，计算与第一字线相邻的第二字线的电荷量，并基于计算结果生成虚设数据DUMMYDATA。另外，数据写入模块110可以将虚设数据DUMMY DATA写入第一字线中包括的其他存储单元(即，第一字线中包括的未写入数据DATA的存储单元)和/或第二字线中包括的存储单元。
例如，在另一修改后的示例实施例中，数据写入模块110可以基于包括写入数据DATA的存储单元在内的“位线”来计算或写入虚设数据。具体地，数据写入模块110可以计算包括写入数据DATA的第一存储单元在内的第一位线的电荷量，计算与第一位线相邻的第二位线的电荷量，并基于计算结果生成虚设数据DUMMY DATA。另外，数据写入模块110可以将虚设数据DUMMY DATA写入第一位线中包括的其他存储单元(即，第一位线中包括的未写入数据DATA的存储单元)和/或第二位线中包括的存储单元。
数据写入模块110可以以各种形式实现并设置在存储控制器100中。例如，数据写入模块110可以被实现为硬件HW，例如电路。备选地，数据写入模块110可以被实现为包括程序的软件SW，并且当处理单元执行加载到操作存储器的数据写入模块110时，执行与数据写入操作有关的各种处理。备选地，数据写入模块110可以被实现为硬件HW和软件SW的组合。此外，尽管图1示出了数据写入模块110被包括在存储控制器100中，但是示例实施例不限于此。例如，数据写入模块110可以被设置在存储系统10内的存储控制器100的外部。
存储系统10可以分割需要安全性的数据DATA，并且将分割的数据DATA写入分布式存储单元，从而增强安全性。此外，存储系统10可以通过将虚设数据DUMMY DATA写入与写入分割的数据DATA的存储单元相邻或不相邻的存储单元来进一步提高安全性。
在下文中，为了便于说明，将需要安全性的数据称为安全数据，并且将写入安全数据的存储单元称为第一存储单元。
图2是示出了根据示例实施例的存储控制器100的框图。具体地，图2是示出了图1的存储控制器100的框图。
参照图1和图2，存储控制器100可以包括处理器120、存储器130、主机接口140、存储器接口150和总线160。另外，存储器130可以包括数据写入模块110。数据写入模块110可以对应于图1的数据写入模块110。
处理器120可以包括中央处理单元(CPU)或微处理器，并且可以通过执行存储在存储器130中的指令来控制存储控制器100的整体操作。尽管图2示出了一个处理器120，但是根据示例实施例，存储控制器100可以包括多个处理器120。
存储器130可以在处理器120的控制下进行操作，并且可以用作操作存储器、缓冲存储器、高速缓冲存储器等。可以使用诸如DRAM或SRAM的易失性存储器来实现存储器130，或者可以使用诸如PRAM或闪存的非易失性存储器来实现存储器130。另外，可以提供多个存储器130。
数据写入模块110可以被实现为固件或者软件，并且可以被加载到存储器130。尽管图2示出了数据写入模块110被加载到存储器130中，但是示例实施例不限于此。例如，数据写入模块110可以被加载到存储控制器100外部的存储器130，或者可以作为单独的硬件组件设置在存储控制器100内部或外部。
主机接口140可以通过各种接口与主机HOST进行通信。在示例实施例中，主机接口112可以通过各种接口与主机HOST通信，各种接口包括通用串行总线(USB)、多媒体卡(MMC)、PCI Express(PCI-E)、AT附件(ATA)、串行AT附件(SATA)、并行AT附件(PATA)、小型计算器系统接口(SCSI)、串行附接SCSI(SAS)、增强型小磁盘接口(ESDI)和集成驱动电子产品(IDE)。另外，已经提出了非易失性存储器标准(non-volatile memory express(NVMe))作为针对诸如SSD的存储系统优化的接口，并且NVMe接口可以应用于主机接口140。根据示例实施例，主机接口140可以从主机HOST接收写入请求和需要安全性的数据DATA。
存储器接口150可以提供存储控制器100与存储器件200之间的通道。例如，可以通过存储器接口150在存储控制器100与存储器件200之间发送和接收命令CMD、地址ADDR和数据DATA。
可以通过总线160执行存储控制器100、处理器120、存储器130、主机接口140和存储器接口之间的通信。
图3是示出了根据示例实施例的存储器件200的示例实现的框图。具体地，图3是示出了图1的存储器件200的框图。
参照图3，存储器件200可以包括存储单元阵列210、电压发生器220、控制逻辑器件230、行解码器240和页缓冲器250。尽管在图3中未示出，但是存储器件200还可以包括与存储操作有关的各种其他组件，例如，数据输入/输出电路、输入/输出接口或总线。
存储单元阵列210包括多个存储块BLK1至BLKz，并且存储块BLK1至BLKz的存储单元可以连接到字线WL、串选择线SSL、地选择线GSL和位线BL。存储单元阵列210可以通过字线WL、串选择线SSL和地选择线GSL连接到行解码器240，并且可以通过位线BL连接到页缓冲器250。
控制逻辑器件230可以基于从存储控制器100接收的命令CMD、地址ADDR和控制信号CTRL，输出用于将数据写入存储单元阵列210或从存储单元阵列210读取数据的各种内部控制信号。例如，控制逻辑器件230可以分别向行解码器240和页缓冲器250提供与数据DATA的存储位置相对应的行地址X-ADDR和列地址Y-ADDR，并且向电压发生器220提供控制电压CTRL_vol。
图4是示出了根据示例实施例的存储单元阵列210中包括的存储块的电路图。具体地，图4是示出了图3的存储单元阵列210中包括的存储块BLK1的电路图。
参照图3和图4，存储单元阵列210可以是竖直NAND闪存的存储单元阵列，并且可以包括多个存储块。每个存储块BLK1可以包括多个NAND单元串NS11至NS33、多条字线WL1至WL8、多条位线BL1至BL3、多条地选择线GSL1至GSL3、多条单元串选择线SSL1至SSL3、以及公共源极线CSL。在此，根据示例实施例，NAND单元串的数量、字线的数量、位线的数量、地选择线的数量以及单元串选择线的数量可以变化。
NAND单元串NS11、NS21和NS31被设置在第一位线BL1与公共源极线CSL之间，NAND单元串NS12、NS22和NS32被设置在第二位线BL2与公共源极线CSL之间，并且NAND单元串NS13、NS23和NS33被设置在第三位线BL3与公共源极线CSL之间。每个NAND单元串(例如，NS11)可以包括串联耦接的单元串选择晶体管SST、多个存储单元MC1至MC8和地选择晶体管GST。
共同地耦接到一条位线的NAND单元串构成一列。例如，共同地耦接到第一位线BL1的NAND单元串NS11、NS21和NS31可以对应于第一列，共同地耦接到第二位线BL2的NAND单元串NS12、NS22和NS32可以对应于第二列，并且共同地耦接到第三位线BL3的NAND单元串NS13、NS23和NS33可以对应于第三列。
耦接到一条单元串选择线的NAND单元串构成一行。例如，耦接到第一单元串选择线SSL1的NAND单元串NS11、NS12和NS13可以对应于第一行，耦接到第二单元串选择线SSL2的NAND单元串NS21、NS22和NS23可以对应于第二行，并且耦接到第三单元串选择线SSL3的NAND单元串NS31、NS32和NS33可以对应于第三行。
单元串选择晶体管SST耦接到对应的串选择线SSL1至SSL3。存储单元MC1至MC8分别耦接到对应的字线WL1至WL8。地选择晶体管GST耦接到对应的地选择线GSL1至GSL3。单元串选择晶体管SST分别耦接到对应的位线BL1至BL3，并且地选择晶体管GST耦接到公共源极线CSL。
相同高度的字线(例如，WL1)共同地彼此耦接，单元串选择线SSL1至SSL3彼此分离，并且地选择线GSL1至GSL3也彼此分离。例如，当对耦接到第一字线WL1并属于NAND单元串NS11、NS12和NS13的存储单元进行编程时，选择第一字线WL1和第一单元串选择线SSL1。地选择线GSL1至GSL3可以共同地彼此耦接。
根据示例实施例的图1的存储系统10可以将数据DATA和虚设数据DUMMY DATA存储在存储单元阵列210内彼此相邻或不相邻的区域中。例如，安全数据可以存储在连接到存储块BLK1的NAND单元串NS13的第八字线WL8的第八存储单元MC8中，并且虚设数据可以存储在连接到与NAND单元串NS13相邻的NAND单元串NS23的第八字线WL8的第八存储单元MC8中。
图5是图4的存储块的透视图。
参照图4和图5，在相对于基板SUB的垂直方向上形成存储单元阵列210中包括的存储块。尽管图5示出了存储块包括两条选择线GSL和SSL、八条字线WL1至WL8以及三条位线BL1至BL3，但是实际数量可以小于或大于上述数量。
基板SUB具有第一导电类型(例如，p型)，并且在第一方向(例如，Y方向)上延伸并且掺杂有第二导电类型(例如，n型)的杂质的公共源极线CSL被设置在基板SUB中。沿第一方向延伸的多个绝缘膜IL沿第三方向(例如，Z方向)顺序地设置在基板SUB的在两条相邻的公共源极线CSL之间的区域上，并且绝缘膜IL在第三方向上彼此间隔开一定距离。例如，绝缘膜IL可以包括诸如氧化硅的绝缘材料。
沿第一方向顺序布置并沿第三方向穿透绝缘膜IL的多个柱P被设置在基板SUB的在两个相邻的公共源极线CSL之间的区域上。例如，柱P将通过穿透绝缘膜IL而与基板SUB接触。具体地，每个柱P的表面层S可以包括掺杂有第一导电类型的杂质的硅基材料并且用作沟道区域。另一方面，每个柱P的内层I可以包括诸如氧化硅的绝缘材料或气隙。
电荷存储层CS沿着绝缘膜IL、柱P和基板SUB的暴露的表面而设置在两条相邻的公共源极线CSL之间的区域中。电荷存储层CS可以包括栅极绝缘层(也称为“隧道绝缘层”)、电荷俘获层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。另外，诸如所选择的栅极线GSL和SSL以及字线WL1至WL8的栅电极GE被设置在两个相邻的公共源极线CSL之间的区域中的电荷存储层CS的暴露的表面上。
漏极或漏极触点DR分别被设置在柱P上。例如，漏极或漏极触点DR可以包括掺杂有第二导电类型的杂质的硅基材料。在第二方向(例如，X方向)上延伸并且在第一方向上彼此间隔开一定距离的位线BL1至BL3被设置在漏极上。
图6A是示出了根据示例实施例的通过使用X射线来测量电荷量的方法的示图，并且图6B是示出了根据示例实施例的X射线图像的示图。在图6A和图6B中，为了易于理解，将描述通过使用关于二维半导体(或平面半导体)的存储块BLK1的X射线和X射线图像来测量电荷量的方法。另外，假设连接到存储块BLK1的存储单元是SLC。
参照图6A，存储块BLK1可以包括在第一方向(例如，Y方向)上延伸的字线WL1至WLn、以及在第二方向(例如，X方向)上延伸的位线BL1至BLm。此外，存储单元MC1至MCn-1可以分别连接到字线WL1至WLn与位线BL1至BLm相交的点。
存储块BLK1中包括的每条位线的存储单元MC1至MCn-1均可以具有与存储在其中的数据的值相对应的电荷量。另外，可以通过使用X射线图像来测量成像目标的电荷量。因此，当在第三方向(例如，Z方向)上对存储块BLK1执行X射线成像时，可以测量存储单元MC1至MCn-1的相应电荷量。在下文中，为了便于说明，假设写入数据“1”的存储单元的电荷量的值为2，而写入数据“0”的存储单元的电荷量的值为1。然而，以上假设仅仅是帮助理解的示例，而并不限定具有数据“1”的存储单元的电荷量和具有数据“0”的存储单元的电荷量具有多重关系。
参照图6A，连接到存储块BLK1的第二位线BL2的第n-1个存储单元MCn-1可以是写入数据“1”的存储单元，并且连接到存储块BLK1的第二位线BL2的第n个存储单元MCn可以是写入数据“0”的存储单元。因此，参照图6B，当在第三方向上观察时，第n-1个存储单元MCn-1的电荷量的值可以为2，并且第n个存储单元MCn的电荷量的值可以为1。另外，可以在第三方向上对两个存储单元MCn-1和MCn执行X射线成像。
随着成像目标的电荷量增加，X射线图像变暗。因此，参照图6B，在第三方向上拍摄的第二位线BL2的第n-1个存储单元MCn-1的X射线图像可以具有比在第三方向上拍摄的第二位线BL2的第n个存储单元MCn的X射线图像更暗的颜色。以这种方式，通过使用X射线图像，可以测量每个存储单元的电荷量，并且可以推断与所测量的电荷量相对应的数据值。
尽管图6A和图6B示出了通过使用X射线来测量二维半导体的存储块的电荷量的方法，但是也可以通过X射线成像来测量三维半导体的存储块的电荷量。
具体地，图5的存储块BLK1可以包括在第三方向(例如，Z方向)上延伸的多个单元串。另外，当对布置成一行的存储单元执行X射线成像时，X射线图像可以表示累积存储单元的电荷量的图像。因此，当在第三方向(例如，Z方向)上对图5的存储块BLK1执行X射线成像时，X射线图像可以表示累积连接到每个单元串的存储单元的电荷量的图像。因此，当对三维半导体的存储块执行X射线成像时，可以测量每个单元串的电荷量。
如上所述，通过使用X射线图像，可以测量二维半导体的存储单元的电荷量，或者可以测量三维半导体的单元串的电荷量。由于电荷量和数据值彼此相关，因此可以通过使用X射线图像推断出存储单元的数据值。
为了防止通过使用X射线图像推断出存储单元的数据值，图1的数据写入模块110可以将需要安全性的数据(安全数据)分发并存储到第一存储单元，并且将虚设数据写入与写入安全数据的第一存储单元相邻或不相邻的存储单元。特别地，图1的数据写入模块110可以生成使半导体存储器的单元串的电荷量彼此相同的虚设数据，并将所生成的虚设数据写入相邻或不相邻的存储单元，从而使单元串的X射线图像彼此相同，并防止从X射线图像推断出数据值。
图7是根据示例实施例的操作存储系统的方法的流程图。具体地，图7是操作图1的存储系统10的方法的流程图。构成图7中所示的方法的操作中的至少一些操作可以由存储系统10的存储控制器100执行。
参照图1和图7，存储系统10可以将数据(例如，需要安全性的安全数据)写入存储器件200的第一存储单元(操作S110)。具体地，存储系统10可以分割需要安全性的安全数据，并且在存储器件200的一个存储区域中分发分割的安全数据。例如，数据写入模块110可以随机地分割安全数据，从存储器件200的一个存储区域中包括的多个存储单元中随机地选择第一存储单元，并且将分割的安全数据写入所选择的第一存储单元。
另外，存储系统10可以计算包括第一存储单元中的每一个第一存储单元在内的至少一个第一单元串的电荷量和与第一单元串相邻的第二单元串的电荷量。可以基于写入连接到单元串的存储单元的数据的值来计算相应单元串的电荷量。
此外，存储系统10可以基于计算结果将虚设数据写入连接到第一单元串或第二单元串的至少一个存储单元(操作S130)。具体地，基于计算结果，存储系统10可以生成使在写入虚设数据之后第一单元串的最终电荷量与第二单元串的最终电荷量之比对应于预设比率的虚设数据。例如，预设比率可以是1∶1或类似比率，但是示例实施例不限于此。此外，存储系统10可以将所生成的虚设数据写入连接到第一单元串或第二单元串的至少一个存储单元。在下面的图8中，将描述预设比率为1∶1的具体示例实施例。
图8是示出了根据示例实施例的用于生成和写入虚设数据的操作的流程图。具体地，图8是示出了图7的操作S130的详细操作的示图。图8示出了用于生成虚设数据使得第一单元串的最终电荷量与第二单元串的最终电荷量之间的预设比率为1∶1的示例实施例。
参照图1、图7和图8，存储系统10可以基于第一单元串的当前电荷量和第二单元串的当前电荷量来确定第一电荷量，该第一电荷量是用于生成虚设数据的基础(操作S210)。具体地，在将安全数据写入第一存储单元之后，存储系统10可以基于第一单元串的电荷量和第二单元串的电荷量来确定第一电荷量。在一个示例实施例中，可以基于第一单元串的当前电荷量和第二单元串的当前电荷量中的较大的电荷量来确定第一电荷量。当写入虚设数据时，单元串的电荷量被维持(例如，当虚设数据为“0”时)或增加，因此第一电荷量可以被确定为等于或大于最大电荷量的值。例如，当第一单元串的当前电荷量的值为4并且第二单元串的当前电荷量的值为2时，存储系统10可以将等于或大于4的值确定为第一电荷量。
接下来，存储系统10可以生成使第一单元串的最终电荷量对应于(基本上等于)第一电荷量的第一虚设数据(操作S220)。具体地，存储系统10可以计算第一单元串的当前电荷量与第一电荷量之差，并且可以生成与所计算的差相对应的第一虚设数据。
例如，当第一单元串的当前电荷量的值为10并且第一电荷量的值被确定为12时，存储系统10可以生成可以将第一单元串的电荷量增加2的第一虚设数据。在另一示例中，当第一单元串的当前电荷量的值为8并且第一电荷量的值也被确定为8时，不必将虚设数据写入第一单元串，因此存储系统10可以省略用于生成第一虚设数据的操作。
接下来，存储系统10可以生成使第二单元串的最终电荷量对应于(基本上等于)第一电荷量的第二虚设数据(操作S230)。具体地，存储系统10可以计算第二单元串的当前电荷量与第一电荷量之差，并且可以生成与所计算的差相对应的第二虚设数据。例如，当第二单元串的当前电荷量的值为8并且第一电荷量的值被确定为10时，存储系统10可以生成可以将第二单元串的电荷量增加2的第二虚设数据。
另外，存储系统10可以将第一虚没数据写入连接到第一单元串的第二存储单元中的至少一个第二存储单元(操作S240)。具体地，存储系统10可以将第一虚设数据写入连接到第一单元串的所有存储单元中的除写入安全数据的第一存储单元之外的其余第二存储单元。
另外，存储系统10可以将第二虚设数据写入连接到第二单元串的至少一个第三存储单元(操作S250)。具体地，存储系统10可以将第二虚设数据写入连接到第二单元串的所有存储单元中的至少一个第三存储单元。至少一个第三存储单元可以对应于连接到第二单元串的所有存储单元中的除写入安全数据的第一存储单元之外的连接到第二单元串的存储单元。当在操作S220和S230中确定不必写入虚设数据时，可以省略操作S240和S250。
图8的流程图中的操作的顺序仅是示例，并且操作S220和S230的顺序以及操作S240和S250的顺序可以改变。
图9A是示出了根据示例实施例的存储块的X射线成像操作的示图，图9B是示出了根据示例实施例的在写入安全数据之后的X射线图像的示图，并且图9C是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图。
图9A示出了存储块BLK1的存储单元阵列中的连接到第一位线BL1的单元串NS11和NS21以及连接到第二位线BL2的单元串NS12和NS22。参照图9A，图1的存储系统10可以分割需要安全性的安全数据，并且将分割的安全数据存储在连接到单元串NS12的存储单元MC13、MC15和MC18中。接下来，存储系统10可以确定将虚设数据写入与单元串NS12相邻并且与单元串NS12一起连接到第二位线BL2的单元串NS22。为了便于描述，下面假设每个分割的安全数据具有数据“1”。
参照图9B，可以看到在写入安全数据之后在第一方向(例如，Y方向)上观察到的分别连接到单元串NS12和NS22的存储单元MC11至MC18和存储单元MC21至MC28中的每一个的电荷量。由于安全数据被写入连接到单元串NS12的存储单元MC13、MC15和MC18，因此存储单元MC13、MC15和MC18中的每一个的电荷量的值可以为2，其对应于数据“1”。由于安全数据未被写入其余的存储单元MC11、MC12、MC14、MC16、MC17和MC21至MC28，因此存储单元MC11、MC12、MC14、MC16、MC17和MC21至MC28中的每一个的电荷量的值可以为1。
参照图9B，可以看到在写入安全数据之后在第三方向(例如，Z方向)上观察到的单元串NS12和NS22中的每一个的累积的电荷量。换句话说，可以看出，连接到单元串NS12的存储单元MC11至MC18的总电荷量为11，并且连接到单元串NS22的存储单元MC21至MC28的总电荷量为8。另外，参照图9B，可以看到在写入安全数据之后在第三方向上拍摄的单元串NS12和NS22的X射线图像。由于单元串NS12的电荷量大于单元串NS22的电荷量，因此单元串NS12的X射线图像可以比单元串NS22的X射线图像更暗。尽管图9B示出了单元串NS12的X射线图像是黑色的并且单元串NS22的X射线图像是白色的，但是这仅仅是为了帮助理解，并且X射线图像可以具有与电荷量的大小相对应的亮度。
当对单元串NS12和NS22执行X射线成像时，存储系统10可以生成用于使X射线图像彼此相同或相似的虚设数据，并将所生成的虚设数据存储在连接到单元串NS12和NS22的至少一个存储单元中。存储系统10可以识别单元串NS12和NS22中的每一个的最终电荷量。最终电荷量可以相同。最终电荷量可以对应于存储在单元串之一中的当前电荷量。最终电荷量可以大于存储在单元串中的每一个上的当前电荷量。可以基于最终电荷量来生成虚设数据。具体地，存储系统10可以基于单元串NS12和NS22中的具有较大电荷量的单元串NS12的电荷量(即，值为11)来生成虚设数据。换句话说，存储系统10可以生成使单元串NS12和NS22的最终电荷量的值等于或大于11的虚设数据。例如，当最终电荷量被确定为11时，存储系统10可以确定要写入单元串NS12的第一虚设数据是不必要的。接下来，存储系统10可以生成用于将单元串NS22的当前电荷量增加3的第二虚设数据。接下来，存储系统10可以将所生成的第二虚设数据写入连接到单元串NS22的至少一些存储单元MC21至MC28。
参照图9C，可以看到在写入虚设数据之后在第一方向(例如，Y方向)上观察到的分别连接到单元串NS12和NS22的存储单元MC11至MC18和存储单元MC21至MC28中的每一个的电荷量。可以看出，第二虚设数据被写入连接到单元串NS22的存储单元MC24、MC25和MC27。
另外，参照图9C，可以看到在写入虚设数据之后在第三方向(例如，Z方向)上观察到的单元串NS12和NS22中的每一个的累积电荷量。换句话说，可以看出，连接到单元串NS12的存储单元MC11至MC18的总电荷量以及连接到单元串NS22的存储单元MC21至MC28的总电荷量两者均为11。
另外，参照图9C，可以看到在写入虚设数据之后在第三方向上拍摄的单元串NS12和NS22的X射线图像。由于单元串NS12和单元串NS22具有相同的电荷量，因此单元串NS12和NS22的X射线图像可以具有相同的颜色。
尽管图9A至图9C示出了存储系统10分割安全数据并将分割的安全数据仅写入一个单元串NS12的示例实施例，但是示例性实施例不限于此。存储系统10可以将分割的安全数据写入两个单元串。下面将参照图10A至图10C描述存储系统10将分割的安全数据写入两个单元串的示例实施例。
图10A是示出了根据示例实施例的存储块的X射线成像操作的示图，图10B是示出了根据示例实施例的在写入安全数据之后的X射线图像的示图，并且图10C是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图。
参照图10A，图1的存储系统10可以分割需要安全性的安全数据，并且将分割的安全数据存储到连接到单元串NS12的存储单元MC18以及连接到单元串NS22的存储单元MC22和MC24。接下来，存储系统10可以确定将虚设数据写入单元串NS12和单元串NS22。
参照图10B，可以看到在写入安全数据之后在第一方向(例如，Y方向)上观察到的分别连接到单元串NS12和NS22的存储单元MC11至MC18和存储单元MC21至MC28中的每一个的电荷量。由于安全数据被写入连接到单元串NS12的存储单元MC18以及连接到单元串NS22的存储单元MC22和MC24，因此存储单元MC18、MC22和MC24中的每一个的电荷量的值可以为2，其对应于数据“1”。由于安全数据未被写入其余的存储单元MC11至MC17、MC21、MC23和MC25至MC28，因此存储单元MC11至MC17、MC21、MC23和MC25至MC28中的每一个的电荷量的值可以为1。
参照图10B，可以看到在写入安全数据之后在第三方向(例如，Z方向)上观察到的单元串NS12和NS22中的每一个的累积电荷量。换句话说，可以看出，连接到单元串NS12的存储单元MC11至MC18的总电荷量为9，并且连接到单元串NS22的存储单元MC21至MC28的总电荷量为10。另外，参照图10B，可以看到在写入安全数据之后在第三方向上拍摄的单元串NS12和NS22的X射线图像。由于单元串NS22的电荷量大于单元串NS12的电荷量，因此单元串NS22的X射线图像可以比单元串NS12的X射线图像更暗。
当对单元串NS12和NS22执行X射线成像时，存储系统10可以生成用于使X射线图像彼此相同或相似的虚设数据，并将所生成的虚设数据存储在连接到单元串NS12和NS22的至少一个存储单元中。存储系统10可以识别单元串NS12和NS22中的每一个的最终电荷量。最终电荷量可以相同。最终电荷量可以对应于存储在单元串之一中的当前电荷量。最终电荷量可以大于存储在单元串中的每一个上的当前电荷量。可以基于最终电荷量来生成虚设数据。具体地，存储系统10可以基于单元串NS12和NS22中的具有较大电荷量的单元串NS22的电荷量(即，值为10)来生成虚设数据。换句话说，存储系统10可以生成使单元串NS12和NS22的最终电荷量的值等于或大于10的虚设数据。例如，当最终电荷量被确定为11时，存储系统10可以生成用于将单元串NS12的当前电荷量增加2的第一虚设数据。接下来，存储系统10可以生成用于将单元串NS22的当前电荷量增加1的第二虚设数据。接下来，存储系统10可以将所生成的第一虚拟数据写入连接到单元串NS12的至少一些存储单元MC11至MC18，并且将所生成的第二虚拟数据写入连接到单元串NS22的至少一些存储单元MC21至MC28。
参照图10C，可以看到在写入虚设数据之后在第一方向(例如，Y方向)上观察到的分别连接到单元串NS12和NS22的存储单元MC11至MC18和存储单元MC21至MC28中的每一个的电荷量。可以看出，第一虚设数据被写入连接到单元串NS12的存储单元MC13和MC17，并且第二虚设数据被写入连接到单元串NS22的存储单元MC27。
另外，参照图10C，可以看到在写入虚设数据之后在第三方向(例如，Z方向)上观察到的单元串NS12和NS22中的每一个的累积电荷量。换句话说，可以看出，连接到单元串NS12的存储单元MC11至MC18的总电荷量以及连接到单元串NS22的存储单元MC21至MC28的总电荷量两者均为11。
另外，参照图10C，可以看到在写入虚设数据之后在第三方向上拍摄的单元串NS12和NS22的X射线图像。由于单元串NS12和单元串NS22具有相同的电荷量，因此单元串NS12和NS22的X射线图像可以具有相同的颜色。
另一方面，尽管图10A至图10C示出了存储系统10将安全数据写入单元串NS12和NS22并将虚设数据仅写入到写入安全数据的单元串NS12和NS22的示例实施例，但是示例性实施例不限于此。具体地，即使当安全数据被写入单元串NS12和NS22时，存储系统10也可以将虚设数据写入与单元串NS12和NS22相邻并且不存储安全数据的单元串。
另外，上面已经参照图9A至图10C给出了存储系统10通过将连接到同一位线BL2并彼此相邻的单元串的电荷量进行比较来生成并写入虚设数据的描述，但是示例实施例不限于此。存储系统10可以通过将连接到不同位线并彼此相邻的单元串之间的电荷量进行比较来生成并写入虚设数据。下面将参照图11A至图11C给出其详细描述。
图11A是示出了根据示例实施例的存储块的X射线成像操作的示图，图11B是示出了根据示例实施例的在写入安全数据之后的X射线图像的示图，并且图11C是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图。
参照图1，图1的存储系统10可以分割需要安全性的安全数据，并且将分割的安全数据存储在连接到单元串NS12的存储单元MC15和MC18中。接下来，存储系统10可以确定将虚设数据写入与单元串NS12相邻但是连接到不同的位线(即，第一位线BL1)的单元串NS22。
参照图11B，可以看到在写入安全数据之后在第二方向(例如，X方向)上观察到的分别连接到单元串NS11和NS12的存储单元MC11至MC18和存储单元MC31至MC38中的每一个的电荷量。由于安全数据被写入连接到单元串NS12的存储单元MC15和MC18，因此存储单元MC15和MC18中的每一个的电荷量的值可以为2，其对应于数据“1”。由于安全数据未被写入其余的存储单元MC11至MC14、MC16、MC17和MC31至MC38，因此存储单元MC11至MC14、MC16、MC17和MC31至MC38中的每一个的电荷量的值可以为1。
参照图11B，可以看到在写入安全数据之后在第三方向(例如，Z方向)上观察到的单元串NS11和NS12中的每一个的累积电荷量。换句话说，可以看出，连接到单元串NS11的存储单元MC31至MC38的总电荷量为8，并且连接到单元串NS12的存储单元MC11至MC18的总电荷量为10。另外，参照图11B，可以看到在写入安全数据之后在第三方向上拍摄的单元串NS11和NS12的X射线图像。由于单元串NS12的电荷量大于单元串NS11的电荷量，因此单元串NS12的X射线图像可以比单元串NS11的X射线图像更暗。
当对单元串NS11和NS12执行X射线成像时，存储系统10可以生成用于使X射线图像彼此相同或相似的虚设数据，并将所生成的虚设数据存储在连接到单元串NS11和NS12的至少一个存储单元中。存储系统10可以识别单元串NS12和NS22中的每一个的最终电荷量。最终电荷量可以相同。最终电荷量可以对应于存储在单元串之一中的当前电荷量。最终电荷量可以大于存储在单元串中的每一个上的当前电荷量。可以基于最终电荷量来生成虚设数据。具体地，存储系统10可以生成使单元串NS11和NS12的最终电荷量的值等于或大于10的虚没数据。例如，当最终电荷量被确定为10时，存储系统10可以确定要写入单元串NS12的第一虚设数据是不必要的。接下来，存储系统10可以生成用于将单元串NS11的当前电荷量增加2的第二虚设数据。
参照图11C，可以看到在写入虚设数据之后在第二方向(例如，X方向)上观察到的分别连接到单元串NS11和NS12的存储单元MC11至MC18和存储单元MC31至MC38中的每一个的电荷量。可以看出，第二虚设数据被写入连接到单元串NS11的存储单元MC33和MC38。
另外，参照图11C，可以看到在写入虚设数据之后在第三方向(例如，Z方向)上观察到的单元串NS11和NS12中的每一个的累积电荷量。换句话说，可以看出，连接到单元串NS11的存储单元MC31至MC38的总电荷量以及连接到单元串NS12的存储单元MC21至MC28的总电荷量两者均为10。
另外，参照图11C，可以看到在写入虚设数据之后在第三方向上拍摄的单元串NS11和NS12的X射线图像。由于单元串NS11和单元串NS12具有相同的电荷量，因此单元串NS11和NS12的X射线图像可以具有相同的颜色。
上面参照图9A至图11C描述了将虚设数据写入连接到写入安全数据的第一单元串或与第一单元串相邻的第二单元串的存储单元的示例实施例。然而，示例实施例不限于此，并且也可以以上述方式将虚设数据写入与第一单元串不相邻的第三单元串。
另外，上面参照图9A至图11C描述了基于单元串计算电荷量并写入虚设数据的示例实施例，但是示例实施例不限于此。具体地，可以基于字线(或位线)来计算电荷量，可以基于所计算的电荷量来生成虚设数据，并且可以将虚设数据写入到写入安全数据的第一字线(或第一位线)或相邻的第二字线(或相邻的第二位线)。由于可以基于单元串以与示例实施例基本相同的方式执行本示例实施例，因此将省略与以上已经给出的描述相同的描述。
图12是示出了根据示例实施例的用于生成并写入虚设数据的操作的流程图。具体地，图12是用于描述图7的操作S120和S130的修改后的示例实施例的示图。
参照图1、图7和图12，存储系统10可以计算连接到第一单元串的存储单元中的包括第一存储单元并被依次布置的预设数量的第四存储单元的当前电荷量(操作S310)。具体地，存储系统10可以识别与已经写入安全数据的第一存储单元相对应的第一单元串，识别连接到第一单元串的存储单元中的包括第一存储单元并被依次布置的预设数量的第四存储单元，并基于写入第四存储单元的数据值计算当前电荷量。
接下来，存储系统10可以计算连接到第二单元串的存储单元中的与第一单元串的第四存储单元相邻的第五存储单元的当前电荷量(操作S320)。具体地，存储系统10可以识别与第一单元串相邻的第二单元串，识别连接到第二单元串的存储单元中的分别与第四存储单元相邻的第五存储单元，并基于写入第五存储单元的数据值计算当前电荷量。
接下来，存储系统10可以生成使第四存储单元的最终电荷量和第五存储单元的最终电荷量具有相同值的虚设数据(操作S330)。具体地，存储系统10可以基于第四存储单元的当前电荷量和第五存储单元的当前电荷量来确定第一电荷量，该第一电荷量是用于生成虚设数据的基础。例如，第一电荷量可以由存储系统10确定，并且可以等于或大于第四存储单元的当前电荷量和第五存储单元的当前电荷量中的最大电荷量。
接下来，存储系统10可以生成使第四存储单元的最终电荷量和第五存储单元的最终电荷量为第一电荷量的虚设数据。例如，存储系统10可以计算第四存储单元的第一电荷量和当前电荷量之差，并且可以生成与所计算的差相对应的第一虚设数据。接下来，存储系统10可以计算第五存储单元的第一电荷量和当前电荷量之差，并且可以生成与所计算的差相对应的第二虚设数据。
接下来，存储系统10可以将所生成的虚设数据写入第四存储单元和第五存储单元中的至少一些存储单元(操作S340)。具体地，存储系统10可以将第一虚设数据写入第四存储单元中的除第一存储单元之外的其余存储单元，并且将第二虚没数据写入第五存储单元。另一方面，当第五存储单元包括写入需要安全性的数据的另一第一存储单元时，存储系统10可以将第二虚设数据写入第五存储单元中的除其他第一存储单元之外的其余存储单元。
尽管图12示出了在操作S330中存储系统10生成使第四存储单元的最终电荷量和第五存储单元的最终电荷量具有相同值的虚设数据，但是示例实施例不限于此。例如，存储系统10可以生成使第四存储单元的最终电荷量和第五存储单元的最终电荷量具有诸如1∶1的预设比率或不同于1∶1的另一预设比率。
图13A是示出了根据示例实施例的存储块的X射线成像操作的示图，图13B是示出了根据示例实施例的在写入安全数据之后的X射线图像的示图，并且图13C是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图。具体地，图13A至图13C是用于详细描述图12的操作存储系统的方法的示图。
图13A示出了存储块BLK1的存储单元阵列中的连接到第一位线BL1的单元串NS11和NS21以及连接到第二位线BL2的单元串NS12和NS22。参照图13A，图1的存储系统10可以分割安全数据，并且将分割的安全数据存储在连接到单元串NS12的存储单元MC17和MC18中。
接下来，存储系统10可以识别已经写入安全数据的存储单元MC17和MC18连接到的单元串NS12，并且识别连接到单元串NS12的存储单元中的包括已经写入安全数据的存储单元MC17和MC18在内的预设数量的(例如，3个)存储单元MC16、MC17和MC18。接下来，存储系统10可以识别连接到与单元串NS12相邻的单元串NS22的存储单元中的分别与存储单元MC16、MC17和MC18相邻的存储单元MC26、MC27和MC28。接下来，存储系统10可以确定将虚设数据写入所识别的存储单元MC16、MC17、MC18、MC26、MC27和MC28中的至少一些存储单元。
参照图13B，可以看到在写入安全数据之后在第一方向(例如，Y方向)上观察到的分别连接到单元串NS12和NS22的存储单元MC16至MC18和存储单元MC26至MC28中的每一个的电荷量。由于安全数据被写入连接到单元串NS12的存储单元MC17和MC18，因此存储单元MC17和MC18中的每一个的电荷量的值可以为2，其对应于数据“1”。由于安全数据未被写入其余的存储单元MC16和MC26至MC28，因此其余的存储单元MC16和MC26至MC28中的每一个的电荷量的值可以为1。
参照图13B，可以看到在写入安全数据之后在第三方向(例如，Z方向)上观察到的单元串NS12的存储单元MC16至MC18和单元串NS22的存储单元MC26至MC28的累积电荷量。换句话说，可以看出，连接到单元串NS12的存储单元MC16至MC18的总电荷量为5，并且连接到单元串NS22的存储单元MC26至MC28的总电荷量为3。另外，参照图13B，可以看到在写入安全数据之后在第三方向上拍摄的单元串NS12和NS22的X射线图像。由于单元串NS12的电荷量大于单元串NS22的电荷量，因此单元串NS12的X射线图像可以比单元串NS22的X射线图像更暗。
当对单元串NS12和NS22执行X射线成像时，存储系统10可以生成用于使X射线图像彼此相同或相似的虚设数据，并将所生成的虚设数据存储在连接到单元串NS12和NS22的至少一个存储单元中。存储系统10可以识别单元串NS12和NS22中的每一个的最终电荷量。最终电荷量可以相同。最终电荷量可以对应于存储在单元串之一中的当前电荷量。最终电荷量可以大于存储在单元串中的每一个上的当前电荷量。可以基于最终电荷量来生成虚设数据。具体地，存储系统10可以生成使单元串NS12和NS22的最终电荷量的值等于或大于5的虚设数据。例如，当最终电荷量被确定为5时，存储系统10可以确定要写入单元串NS12的第一虚设数据是不必要的。接下来，存储系统10可以生成用于将单元串NS22的当前电荷量增加2的第二虚设数据。
参照图13C，可以看到在写入虚设数据之后在第一方向(例如，Y方向)上观察到的分别连接到单元串NS12和NS22的存储单元MC16至MC18和存储单元MC26至MC28中的每一个的电荷量。可以看出，第二虚设数据被写入连接到单元串NS22的存储单元MC26和MC27。
参照图13C，可以看到在写入虚设数据之后在第三方向(例如，Z方向)上观察到的单元串NS12的存储单元MC16至MC18和单元串NS22的存储单元MC26至MC28的累积电荷量。换句话说，可以看出，单元串NS12的存储单元MC16至MC18的总电荷量和单元串NS22的存储单元MC26至MC28的总电荷量均为5。
另外，参照图13C，可以看到在写入虚设数据之后在第三方向上拍摄的单元串NS12和NS22的X射线图像。由于单元串NS12和单元串NS22具有相同的电荷量，因此单元串NS12和NS22的X射线图像可以具有相同的颜色。
图14A是示出了根据示例实施例的存储块的X射线成像操作的示图，并且图14B是示出了根据示例实施例的在写入虚设数据之后的X射线图像的示图。具体地，图14A和图14B是用于描述虚设数据写入操作的示图，该虚设数据写入操作可以在图13A至图13C所示的存储系统10的操作之后被附加地执行。
即使在将虚设数据写入单元串NS22的存储单元MC27和MC28之后，存储系统10也可以附加地将虚设数据写入存储单元。参照图14A，存储系统10可以确定附加地将虚设数据写入连接到单元串NS12的存储单元中的除预设数量的存储单元MC16至MC18之外的预设数量的连续存储单元MC13至MC15。
另外，根据示例实施例，存储系统10可以确定附加地将虚设数据写入连接到单元串NS22的存储单元中的除预设数量的存储单元MC26至MC28之外的预设数量的连续存储单元MC23至MC25。
由于数据未被写入存储单元MC13至MC15和存储单元MC23至MC25，因此存储单元MC13至MC15和存储单元MC23至MC25中的每一个的电荷量的值可以为1。换句话说，存储单元MC13至MC15和存储单元MC23至MC25的电荷量可以与图13B的存储单元MC26至MC28的电荷量相同。因此，存储系统10可以将在图13C中生成的第二虚设数据写入存储单元MC13至MC15中的至少一些存储单元以及存储单元MC23至MC25中的至少一些存储单元。
参照图14B，可以看到在写入虚设数据之后在第一方向(例如，Y方向)上观察到的分别连接到单元串NS12和NS22的存储单元MC13至MC15和存储单元MC23至MC25中的每一个存储单元的电荷量。可以看出，第二虚设数据被写入连接到单元串NS12的存储单元MC13和MC14以及连接到单元串NS22的存储单元MC23和MC24。
参照图14B，可以看到在写入虚设数据之后在第三方向(例如，Z方向)上观察到的单元串NS12的存储单元MC13至MC15和单元串NS22的存储单元MC23至MC25的累积电荷量。换句话说，可以看出，单元串NS12的存储单元MC13至MC15的总电荷量和单元串NS22的存储单元MC23至MC25的总电荷量均为5。
另外，参照图14B，可以看到在写入虚设数据之后在第三方向上拍摄的单元串NS12和NS22的X射线图像。由于单元串NS12和单元串NS22具有相同的电荷量，因此单元串NS12和NS22的X射线图像可以具有相同的颜色。
如上所述的存储系统10可以基于依次布置的存储单元(其是比一个单元串小的单位)来生成虚设数据，并写入所生成的虚设数据。因此，与基于单元串写入虚设数据的情况相比，未授权的用户可能更难以将具有实际意义的数据与虚设数据区分开。
另外，上面参照图13A至图14B描述了基于单元串中包括的存储单元计算电荷量并写入虚设数据的示例实施例，但是示例实施例不限于此。具体地，可以基于字线(或位线)中包括的存储单元来计算电荷量，可以基于所计算的电荷量来生成虚拟数据，并且可以将虚拟数据写入连接到写入需要安全性的数据的第一字线(或第一位线)或相邻的第二字线(或相邻的第二位线)的存储单元。由于可以基于单元串中包括的存储单元以与示例实施例基本相同的方式执行本示例实施例，因此将省略与以上已经给出的描述相同的描述。
图15是根据示例实施例的操作存储系统的方法的流程图。具体地，图15是用于描述图7的修改后的示例实施例的示图。构成图15中所示的方法的操作中的至少一些操作可以由存储系统10的存储控制器100执行。
参照图1和图15，存储系统10可以将数据写入存储器件200的第一存储单元(操作S410)。具体地，存储系统10可以分割需要安全性的安全数据，并且在存储器件200的一个存储区域中分发分割的安全数据。例如，数据写入模块110可以随机地分割安全数据，从存储器件200的一个存储区域中包括的多个存储单元中随机地选择第一存储单元，并且将分割的安全数据写入所选择的第一存储单元。
接下来，存储系统10可以选择与第一存储单元中的每一个第一存储单元相对应的存储单元组(操作S420)。具体地，对于第一存储单元中的每一个第一存储单元，存储系统10可以选择包括第一存储单元和位于距第一存储单元预设距离内的存储单元中的至少一些存储单元在内的存储单元组。然而，示例实施例不限于此，并且存储系统10可以以各种方式选择与第一存储单元相对应的存储单元组。例如，存储系统10可以被实现为基于关于分别对应于存储单元的存储单元组的信息来识别与第一存储单元相对应的存储单元组。可以将与第一存储单元相对应的存储单元组实现为不仅包括相邻的存储单元，而且还包括不相邻的存储单元。
接下来，存储系统10可以基于所选择的存储单元组中包括的第二存储单元的电荷量来生成虚设数据(操作S430)。具体地，存储系统10可以计算存储单元组中包括的第二存储单元中的每一个第二存储单元的电荷量，并基于计算结果生成使存储单元组中包括的多个串的最终电荷量相同的虚设数据。在此，串可以包括以下各项中的至少一项：存储单元组中包括的多条字线、存储单元组中包括的多条位线和存储单元组中包括的多个单元串。
在一个示例实施例中，存储系统10可以生成使存储单元组中包括的单元串的最终电荷量相同的虚设数据。例如，当存储系统10包括四个单元串时，存储系统10可以基于连接到四个单元串的存储单元的相应数据值来计算四个单元串的相应当前电荷量，并生成使该四个单元串的最终电荷量彼此相同的虚设数据。
在另一示例实施例中，存储系统10可以生成使存储单元组中包括的字线(或位线)的最终电荷量相同的虚设数据。例如，当存储系统10包括四条字线(或位线)时，存储系统10可以基于连接到四条字线(或位线)的存储单元的各个数据值来计算四条字线(或位线)的各个当前电荷量，并生成使该四条字线(或位线)的最终电荷量彼此相同的虚设数据。
接下来，存储系统10可以将所生成的虚设数据写入存储单元组中包括的第二存储单元(操作S440)。具体地，存储系统10可以将所生成的虚设数据写入存储单元组中的除第一存储单元之外的其余存储单元中的至少一些存储单元。
图16A是示出了根据示例实施例的存储单元组的示图，图16B是示出了根据示例实施例的关于存储单元组的虚设数据写入操作的示图，并且图16C是示出了根据示例实施例的关于存储单元组的虚设数据写入操作的示图。具体地，图16A至图16C是用于详细描述图15的操作存储系统的方法的示图。
图16A示出了存储块BLK1的存储单元阵列中的连接到第一位线BL1的单元串NS11、NS21和NS31、连接到第二位线BL2的单元串NS12、NS22和NS32、以及连接到第三位线BL3的单元串NS13、NS23和NS33。参照图16A，图1的存储系统10可以分割需要安全性的安全数据，并且将多条分割的安全数据之一写入连接到第二位线BL2的单元串NS22的存储单元MC5。
存储系统10可以选择与写入安全数据的存储单元MC5相对应的存储单元组。具体地，存储系统10可以选择包括距写入安全数据的存储单元MC5预设距离(例如，彼此相邻的存储单元之间的距离)内的存储单元中的至少一些存储单元在内的存储单元组。
例如，参照图16A，存储系统10可以选择包括第一位线BL1的单元串NS21的存储单元MC4、MC5和MC6、第二位线BL2的单元串NS12、NS22和NS32中的每一个的存储单元MC4、MC5和MC6、以及第三位线BL3的单元串NS23的存储单元MC4、MC5和MC6在内的存储单元组。接下来，存储系统10可以确定将虚设数据写入所选择的存储单元组。
参照图16B，可以看到在写入安全数据之后在第二方向(例如，X方向)上观察到的存储单元组中包括的存储单元中的每一个存储单元的电荷量。由于仅将安全数据写入单元串NS22的存储单元MC5，因此仅存储单元MC5的电荷量可以为2，并且其余存储单元各自的电荷量可以为1。
存储系统10可以生成使存储单元组中包括的多个串(例如，多个单元串NS12、NS21、NS22、NS23和NS32)的最终电荷量相同的虚设数据。由于存储单元组的单元串NS22的当前电荷量为4并且单元串NS12、NS21、NS23和NS32中的每一个的当前电荷量为3，因此存储系统10可以生成使单元串NS12、NS21、NS23和NS32中的每一个的最终电荷量的值等于或大于4的虚设数据。例如，存储系统10可以确定单元串NS12、NS21、NS23和NS32中的每一个的最终电荷量。最终电荷量可以相同。最终电荷量可以对应于存储在单元串NS12、NS21、NS23和NS32之一中的当前电荷量。最终电荷量可以大于存储在单元串NS12、NS21、NS23和NS32中的每一个上的当前电荷量。可以基于最终电荷量来生成虚设数据。例如，参照图16B，当确定单元串NS12、NS21、NS23和NS32中的每一个的最终电荷量为4时，存储系统10可以生成用于将单元串NS12、NS21、NS23和NS32中的每一个的当前电荷量增加1的虚设数据。此外，存储系统10可以将所生成的虚设数据写入单元串NS12、NS21、NS23和NS32中的每一个的至少一个存储单元。
示例实施例不限于存储系统10关于存储单元组生成虚设数据并写入虚设数据的操作，并且存储系统10可以以各种方式生成并写入虚设数据。例如，存储系统10可以生成仅使存储单元组中包括的串中的一些串具有相同电荷量的虚设数据，并将所计算的虚设数据写入连接到至少一些串的存储单元。
例如，参照图16C，可以生成仅使构成存储单元组的单元串NS12、NS21、NS22、NS23和NS32中的一些单元串NS21、NS22、NS23和NS32具有相同电荷量的虚设数据。由于安全数据被写入单元串NS21和NS22，因此这些单元串中的每一个的电荷量的值为4。另一方面，由于安全数据未被写入单元串NS23和NS32，因此这些单元串中的每一个的电荷量的值为3。因此，存储系统10可以生成使单元串NS23和NS32的最终电荷量的值为4的虚设数据。接下来，存储系统10可以将所生成的虚设数据写入单元串NS23和NS32的存储单元。
尽管上面已经在假设存储单元是SLC的情况下参照图1至图16C给出了描述，但是示例实施例不限于此，并且存储单元均可以是SLC、MLC、TLC或QLC。当存储单元是MLC、TLC或QLC时，仅存储在存储单元中的数据的值和关于与这些值相对应的电荷量的大小的信息发生变化，并且存储系统可以以与上述示例实施例中的方式相同的方式操作。因此，将省略与以上已经给出的描述相同的描述。
图17是示出了根据示例实施例的SSD系统的框图。
参照图17，SSD系统1000可以包括主机1100和SSD 1200。SSD1200可以通过接口与主机1100交换信号(SIG)，并且可以通过电源接口接收电力(PWR)。SSD 1200可以包括SSD控制器1210、辅助电源设备1220以及多个存储器件1230、1240和1250。SSD控制器1210可以通过通道Ch1、Ch2和Chn连接到存储器件130、1240和1250。在此，可以根据以上参照图1至图16C描述的示例实施例来实现SSD1200。
在一个示例实施例中，SSD控制器1210可以分割需要安全性的安全数据，并将分割的安全数据写入存储器件1230、1240和1250中的至少一个存储器件的分布式存储单元。另外，SSD控制器1210可以附加地将虚设数据写入与写入安全数据的存储单元相邻或不相邻的存储单元。
根据上述示例实施例，SSD系统1000可以提供具有增强的安全性的写入功能。具体地，SSD系统1000可以通过分割并存储需要安全性的数据来增强安全性，并且可以通过将虚设数据写入相邻或不相邻的存储单元来进一步增强安全性。
参照图18，存储器件400可以具有芯片到芯片(C2C)结构。C2C结构可以指通过以下方式形成的结构：在第一晶片上制造包括单元区域CELL的上芯片，在不同于第一晶片的第二晶片上制造包括外围电路区域PERI的下芯片，然后以接合方式将上芯片与下芯片相连。例如，接合方式可以包括将形成在上芯片的最上金属层上的接合金属与形成在下芯片的最上金属层上的接合金属电连接的方法。例如，当接合金属由铜(Cu)形成时，接合方式为Cu-Cu接合。然而，示例实施例不限于此，并且接合金属还可以由铝或钨形成。
存储器件40的外围电路区域PERI和单元区域CELL中的每一个可以包括外部焊盘接合区域PA、字线接合区域WLBA和位线接合区域BLBA。
外围电路区域PERI可以包括第一基板410、层间绝缘层415、形成在第一基板410上的多个电路元件420a、420b和420c、分别连接到多个电路元件420a、420b和420c的第一金属层430a、430b和430c、以及形成在第一金属层430a、430b和430c上的第二金属层440a、440b和440c。在示例实施例中，第一金属层430a、430b和430c可以由具有相对高电阻的钨形成，并且第二金属层440a、440b和440c可以由具有相对低电阻的铜形成。
尽管示出并描述了第一金属层430a、430b和430c以及第二金属层440a、440b和440c，但是示例实施例不限于此，并且一个或多个金属层可以进一步形成在第二金属层440a、440b和440c上。形成在第二金属层440a、440b和440c上的一个或多个金属层的至少一部分可以由铝等形成，铝的电阻比形成第二金属层440a、440b和440c的铜的电阻低。
层间绝缘层415可以被布置在第一基板410上，并且覆盖多个电路元件420a、420b和420c、第一金属层430a、430b和430c以及第二金属层440a、440b和440c。层间绝缘层415可以包括诸如氧化硅、氮化硅等的绝缘材料。
下接合金属471b和472b可以形成在字线接合区域WLBA中的第二金属层440b上。在字线接合区域WLBA中，外围电路区域PERI中的下接合金属471b和472b可以以接合方式电连接到上接合金属371b和372b，并且下接合金属471b和472b以及上接合金属371b和372b可以由铝、铜、钨等形成。此外，单元区域CELL中的上接合金属371b和372b可以被称为第一金属焊盘，并且外围电路区域PERI中的下接合金属471b和472b可以被称为第二金属焊盘。
单元区域CELL可以包括至少一个存储块。单元区域CELL可以包括第二基板310和公共源极线320。在第二基板310上，可以在垂直于第二基板310的上表面的方向(Z轴方向)上堆叠多条字线331至338(即，330)。至少一条串选择线和至少一条地选择线可以分别被布置在多条字线330上和下方，并且多条字线330可以被设置在至少一条串选择线和至少一条地选择线之间。
在位线接合区域BLBA中，沟道结构CH可以在垂直于第二基板310的上表面的方向上延伸，并穿过多条字线330、至少一条串选择线和至少一条地选择线。沟道结构CH可以包括数据存储层、沟道层、掩埋绝缘层等，并且沟道层可以电连接到第一金属层350c和第二金属层360c。例如，第一金属层350c可以是位线触点，并且第二金属层360c可以是位线。在示例实施例中，位线360c可以在平行于第二基板310的上表面的第一方向(Y轴方向)上延伸。
在图18所示的示例实施例中，其中布置有沟道结构CH、位线360c等的区域可以被定义为位线接合区域BLBA。在位线接合区域BLBA中，位线360c可以电连接到在外围电路区域PERI中的提供页缓冲器393的电路元件420c。例如，位线360c可以连接到单元区域CELL中的上接合金属371c和372c，并且上接合金属371c和372c可以连接到下接合金属471c和472c，下接合金属471c和472c连接到页缓冲器393的电路元件420c。
在字线接合区域WLBA中，多条字线330可以在平行于第二基板310的上表面的第二方向(X轴方向)上延伸，并且可以连接到多个单元接触插塞341至347(即，340)。多条字线330和多个单元接触插塞340可以在焊盘中相互连接，所述焊盘由在第二方向上延伸不同长度的多条字线330的至少一部分提供。第一金属层350b和第二金属层360b可以顺序地连接到多个单元接触插塞340的上部，其中多个单元接触插塞340连接到多条字线330。多个单元接触插塞340可以通过字线接合区域WLBA中的单元区域CELL的上接合金属371b和372b以及外围电路区域PERI的下接合金属471b和472b而连接到外围电路区域PERI。
多个单元接触插塞340可以电连接到在外围电路区域PERI中的提供行解码器394的电路元件420b。在示例实施例中，提供行解码器394的电路元件420b的操作电压可以与提供页缓冲器393的电路元件420c的操作电压不同。例如，提供页缓冲器393的电路元件420c的操作电压可以大于提供行解码器394的电路元件420b的操作电压。
公共源极线接触插塞380可以被设置在外部焊盘接合区域PA中。公共源极线接触插塞380可以由诸如金属、金属化合物、多晶硅等的导电材料形成，并且可以电连接到公共源极线320。第一金属层350a、第二金属层360a和上接合金属371a可以顺序地堆叠在公共源极线接触插塞380的上部。例如，可以将其中设置有公共源极线接触插塞380、第一金属层350a和第二金属层360a的区域定义为外部焊盘接合区域PA。
输入输出焊盘405和305可以被设置在外部焊盘接合区域PA中。参照图18，覆盖第一基板410的下表面的下绝缘膜401可以形成在第一基板410的下方，并且第一输入输出焊盘405可以形成在下绝缘膜401上。第一输入输出焊盘405可以通过第一输入输出接触插塞403连接到设置在外围电路区域PERI中的多个电路元件420a、420b和420c中的至少一个，并且可以通过下绝缘膜401与第一基板410分离。另外，侧绝缘膜可以被设置在第一输入输出接触插塞403和第一基板410之间，以将第一输入输出接触插塞403和第一基板410电分离。
参照图18，覆盖第二基板310的上表面的上绝缘膜301可以形成在第二基板310上，并且第二输入输出焊盘305可以被设置在上绝缘膜301上。第二输入输出焊盘305可以通过第二输入输出接触插塞303连接到设置在外围电路区域PERI中的多个电路元件420a、420b和420c中的至少一个。
根据示例实施例，第二基板310和公共源极线320可以不设置在其中设置有第二输入输出接触插塞303的区域中。另外，第二输入输出焊盘305可以在第三方向(Z轴方向)上不与字线330重叠。参照图18，第二输入输出接触插塞303可以在平行于第二基板310的上表面的方向上与第二基板310分离，并且可以穿过单元区域CELL的层间绝缘层315以连接到第二输入输出焊盘305。
根据示例实施例，可以选择性地形成第一输入输出焊盘405和第二输入输出焊盘305。例如，存储器件400可以仅包括设置在第一基板410上的第一输入输出焊盘405，或者仅包括设置在第二基板310上的第二输入输出焊盘305。备选地，存储器件400可以包括第一输入输出焊盘405和第二输入输出焊盘305两者。
在分别在单元区域CELL和外围电路区域PERI中包括的外部焊盘接合区域PA和位线接合区域BLBA中的每一个中，可以提供最上金属层中的金属图案作为虚设图案，或者可以不存在最上金属层。
在外部焊盘接合区域PA中，存储器件400可以在外围电路区域PERI的最上金属层中包括下金属图案473a，该下金属图案473a对应于形成在单元区域CELL的最上金属层中的上金属图案372a并且具有与单元区域CELL的上金属图案372a相同的形状。在外围电路区域PERI中，形成在外围电路区域PERI的最上金属层中的下金属图案473a可以不连接到触点。类似地，在外部焊盘接合区域PA中，可以在单元区域CELL的最上金属层中形成上金属图案，该上金属图案对应于形成在外围电路区域PERI的最上金属层中的下金属图案并且具有与外围电路区域PERI的下金属图案相同的形状。在外部焊盘接合区域PA中，外围电路区域PERI的下接合金属471a和472a可以电连接到上接合金属473a。
下接合金属471b和472b可以形成在字线接合区域WLBA中的第二金属层440b上。在字线接合区域WLBA中，外围电路区域PERI的下接合金属471b和472b可以通过Cu-Cu接合电连接到单元区域CELL的上接合金属371b和372b。
此外，在位线接合区域BLBA中，可以在单元区域CELL的最上金属层中形成上金属图案392，该上金属图案392对应于形成在外围电路区域PERI的最上金属层中的下金属图案452并且具有与外围电路区域PERI的下金属图案452相同的形状。触点可以不形成在单元区域CELL的最上金属层中形成的上金属图案392上。在位线接合区域BLBA中，外围电路区域PERI的下接合金属451可以电连接到下金属图案452。
在示例实施例中，对应于形成在单元区域CELL和外围电路区域PERI之一中的最上金属层中的金属图案，具有与该金属图案相同形状的增强金属图案可以形成在单元区域CELL和外围电路区域PERI中的另一个中的最上金属层中，并且触点可以不形成在增强金属图案上。
根据示例实施例，可以参照图1至图16C根据上述示例实施例来实现存储器件400。例如，存储器件400可以将安全数据存储在第一存储单元中，并将虚设数据存储在与第一存储单元相邻的第二存储单元中。存储虚设数据的方法可以与以上参照图1至图16C描述的方法基本相同，因此将省略冗余的描述。
尽管已经具体示出和描述了示例实施例，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种存储系统，包括：
存储器件，包括多个存储单元；以及
存储控制器，被配置为控制所述存储器件以执行以下操作：
将写数据存储在所述多个存储单元中的第一存储单元中，
识别包括所述第一存储单元中的至少一个第一存储单元在内的第一单元串的当前电荷量以及与所述第一单元串相邻的第二单元串的当前电荷量，以及
基于所述第一单元串的当前电荷量和所述第二单元串的当前电荷量，将虚设数据存储在与所述第一单元串或所述第二单元串相连的至少一个存储单元中。
2.根据权利要求1所述的存储系统，其中，所述存储控制器还被配置为：生成所述虚设数据，以使在将所述虚设数据存储在所述至少一个存储单元中之后所述第一单元串的最终电荷量与所述第二单元串的最终电荷量之比对应于预设比率。
3.根据权利要求2所述的存储系统，其中，所述预设比率是1∶1。
4.根据权利要求3所述的存储系统，其中，所述存储控制器还被配置为：
基于所述第一单元串的当前电荷量和所述第二单元串的当前电荷量来识别第一电荷量，
生成第一虚设数据，以使所述第一单元串的最终电荷量对应于所述第一电荷量，以及
生成第二虚设数据，以使所述第二单元串的最终电荷量对应于所述第一电荷量。
5.根据权利要求4所述的存储系统，其中，所述存储控制器还被配置为：基于所述第一单元串的当前电荷量和所述第二单元串的当前电荷量中的较大电荷量来识别所述第一电荷量。
6.根据权利要求4所述的存储系统，其中，所述存储控制器还被配置为控制所述存储器件以执行以下操作：
将所述第一虚设数据存储在与所述第一单元串相连的至少一个第二存储单元中，以及
将所述第二虚设数据存储在与所述第二单元串相连的至少一个第三存储单元中。
7.根据权利要求1所述的存储系统，其中，所述存储控制器还被配置为：
识别第四存储单元的当前电荷量，所述第四存储单元包括所述第一存储单元中的至少两个第一存储单元并依次布置在所述第一单元串中，以及
识别所述第二单元串中包括的第五存储单元的当前电荷量，所述第五存储单元与所述第一单元串中的所述第四存储单元相邻。
8.根据权利要求7所述的存储系统，其中，所述存储控制器还被配置为：基于所述第四存储单元的当前电荷量和所述第五存储单元的当前电荷量来生成所述虚设数据，以使所述第四存储单元的最终电荷量对应于所述第五存储单元的最终电荷量。
9.根据权利要求8所述的存储系统，其中，所述存储控制器还被配置为：将所述虚设数据存储在所述第四存储单元和所述第五存储单元中的至少一些存储单元中。
10.根据权利要求1所述的存储系统，其中，所述第一存储单元被设置在所述存储器件的预设存储区域中。
11.根据权利要求1所述的存储系统，其中，所述存储控制器还被配置为：从所述多个存储单元中随机地选择所述第一存储单元。
12.一种存储系统，包括：
存储器件，包括多个存储单元；以及
存储控制器，被配置为控制所述存储器件以执行以下操作：
将写数据存储在所述多个存储单元中的第一存储单元中，
识别对应于所述第一存储单元的存储单元组；
基于所识别的存储单元组中包括的第二存储单元的电荷量来生成虚设数据，以及
将所述虚设数据存储在所述第二存储单元中。
13.一种包括存储器件的存储系统的操作方法，所述操作方法包括：
将写数据存储在所述存储器件的第一存储单元中；
识别包括所述第一存储单元中的至少一个第一存储单元在内的第一单元串的当前电荷量以及与所述第一单元串相邻的第二单元串的当前电荷量；以及
基于所述第一单元串的当前电荷量和所述第二单元串的当前电荷量，将虚设数据存储在与所述第一单元串或所述第二单元串相连的至少一个存储单元中。
14.根据权利要求13所述的操作方法，其中，存储所述虚设数据包括：
生成所述虚拟数据，以使所述第一单元串的最终电荷量与所述第二单元串的最终电荷量之比对应于预设比率；以及
将所述虚设数据存储在所述至少一个存储单元中。
15.根据权利要求14所述的操作方法，其中，所述预设比率是1∶1。
16.根据权利要求15所述的操作方法，其中，生成所述虚设数据包括：
基于所述第一单元串的当前电荷量和所述第二单元串的当前电荷量来识别第一电荷量；
生成第一虚设数据，以使所述第一单元串的最终电荷量对应于所述第一电荷量；以及
生成第二虚设数据，以使所述第二单元串的最终电荷量对应于所述第一电荷量。
17.根据权利要求16所述的操作方法，其中，将所述虚设数据存储在所述至少一个存储单元中包括：
将所述第一虚设数据存储在与所述第一单元串相连的至少一个第二存储单元中；以及
将所述第二虚设数据存储在与所述第二单元串相连的至少一个第三存储单元中。
18.根据权利要求13所述的操作方法，还包括：
识别第四存储单元的当前电荷量，所述第四存储单元包括所述第一存储单元中的至少两个第一存储单元并依次布置在所述第一单元串中；以及
识别所述第二单元串中包括的存储单元中的第五存储单元的当前电荷量，所述第五存储单元与所述第四存储单元相邻。
19.根据权利要求18所述的操作方法，其中，所述虚设数据是基于所述第四存储单元的当前电荷量和所述第五存储单元的当前电荷量而生成的，以使所述第四存储单元的最终电荷量对应于所述第五存储单元的最终电荷量，并且
其中，存储所述虚设数据包括：将所述虚设数据存储在所述第四存储单元和所述第五存储单元中的至少一些存储单元中。
20.根据权利要求13所述的操作方法，其中，在存储所述写数据时，将所述写数据存储在从所述存储器件的存储单元中随机地选择的第一存储单元中。
CN202110563418.3A 2020-06-02 2021-05-21 存储系统及其操作方法 Pending CN113764020A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200066674A KR20210149521A (ko) 2020-06-02 2020-06-02 메모리 시스템 및 이의 동작 방법
KR10-2020-0066674 2020-06-02

Publications (1)

Publication Number Publication Date
CN113764020A true CN113764020A (zh) 2021-12-07

Family

ID=78509349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110563418.3A Pending CN113764020A (zh) 2020-06-02 2021-05-21 存储系统及其操作方法

Country Status (5)

Country Link
US (1) US11289150B2 (zh)
KR (1) KR20210149521A (zh)
CN (1) CN113764020A (zh)
DE (1) DE102021104933A1 (zh)
TW (1) TW202147318A (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8291226B2 (en) 2006-02-10 2012-10-16 Qualcomm Incorporated Method and apparatus for securely booting from an external storage device
JP2007304847A (ja) 2006-05-11 2007-11-22 Megachips Lsi Solutions Inc メモリ装置
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101797107B1 (ko) 2011-07-08 2017-12-13 삼성전자주식회사 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 메모리 시스템
US20140068277A1 (en) 2012-09-04 2014-03-06 Markus T. Metzger Secure Deletion of Data Stored in a Memory
US9531535B2 (en) 2013-10-04 2016-12-27 Maxim Integrated Products, Inc. Secure memories using unique identification elements
US20170262337A1 (en) 2016-03-10 2017-09-14 Smart Modular Technologies, Inc. Memory module repair system with failing component detection and method of operation thereof
KR20180126921A (ko) * 2017-05-19 2018-11-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11169871B2 (en) * 2017-02-23 2021-11-09 SK Hynix Inc. Data storage device and operating method thereof
JP6844328B2 (ja) 2017-03-06 2021-03-17 大日本印刷株式会社 Ｉｃカードおよびコンピュータプログラム
US10158363B1 (en) 2017-11-13 2018-12-18 Northrop Grumman Systems Corporation Josephson and/or gate
KR102610395B1 (ko) * 2019-01-22 2023-12-05 삼성전자주식회사 비휘발성 메모리 장치를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
TW202147318A (zh) 2021-12-16
US11289150B2 (en) 2022-03-29
US20210375347A1 (en) 2021-12-02
DE102021104933A1 (de) 2021-12-02
KR20210149521A (ko) 2021-12-09

Similar Documents

Publication Publication Date Title
KR102274276B1 (ko) 부분 페이지 메모리 동작
US11158381B2 (en) Non-volatile memory device and operating method thereof
KR101810640B1 (ko) 불휘발성 메모리 장치 및 메모리 시스템 그리고 그것의 읽기 방법
KR20170050953A (ko) 메모리 시스템 및 그의 동작방법
CN111128280B (zh) 存储装置及其操作方法
KR20180062246A (ko) 재분배기를 포함하는 메모리 시스템
US11815982B2 (en) Operating method of a nonvolatile memory device for programming multipage data
US20240161789A1 (en) Page buffer circuits in three-dimensional memory devices
US20220238170A1 (en) Memory system and operating method thereof
US10545880B2 (en) Memory device and memory system performing an unmapped read
CN115206388A (zh) 半导体存储器装置
CN116072186A (zh) 存储装置及其操作方法
CN116129971A (zh) 非易失性存储器设备及其擦除方法
US11289150B2 (en) Memory system and operating method of the same
CN113948140A (zh) 非易失性存储器件和存储系统
KR20230037150A (ko) 반도체 메모리 장치
CN113223585A (zh) 非易失性存储器件、存储设备及其编程方法
US11532361B2 (en) Non-volatile memory device, storage device including the same, and read method thereof
KR102352316B1 (ko) 인쇄 회로 기판
US11983436B2 (en) Memory controller and memory system
US20240233831A1 (en) Non-volatile memory device and operating method thereof
US11798645B2 (en) Storage device for performing reliability check by using error correction code (ECC) data
US12002512B2 (en) Semiconductor device
US20230297505A1 (en) Storage device, system including storage device and method operating storage device
US20230154551A1 (en) Semiconductor device for improving retention performance and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination