KR20210139455A - 블록을 도너 기판으로부터 리시버 기판으로 전달하기 위한 방법 - Google Patents
블록을 도너 기판으로부터 리시버 기판으로 전달하기 위한 방법 Download PDFInfo
- Publication number
- KR20210139455A KR20210139455A KR1020217035048A KR20217035048A KR20210139455A KR 20210139455 A KR20210139455 A KR 20210139455A KR 1020217035048 A KR1020217035048 A KR 1020217035048A KR 20217035048 A KR20217035048 A KR 20217035048A KR 20210139455 A KR20210139455 A KR 20210139455A
- Authority
- KR
- South Korea
- Prior art keywords
- donor substrate
- substrate
- block
- mask
- receiver
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 301
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000004064 recycling Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- -1 polydimethylsiloxane Polymers 0.000 description 4
- 238000002716 delivery method Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electron Beam Exposure (AREA)
- Recrystallisation Techniques (AREA)
- Road Paving Structures (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Liquid Crystal (AREA)
- Die Bonding (AREA)
Abstract
본 발명은 블록들(9)을 도너(donor) 기판(1)으로부터 리시버(receiver) 기판(20)으로 전달하기 위한 방법에 관한 것으로,
- 도너 기판의 자유 표면(3)을 향하는 마스크(2)를 배치하는 단계로서, 마스크(2)는 도너 기판의 자유 표면(3)을 노출시키는 하나 이상의 개구(4)를 가지며, 하나 이상의 개구(4)는 도너 기판의 자유 표면의 적어도 하나의 노출된 영역 및 마스크에 의해 덮인 적어도 하나의 영역(5)을 형성하기 위해 주어진 패턴(10)에 따라 분포되는, 마스크(2)를 배치하는 단계,
- 마스크(2)를 통한 이온 주입에 의해, 적어도 하나의 노출된 영역과 수직 정렬로 도너 기판(1)에 국부화된 취성 평면(7)을 형성하는 단계로서, 상기 취성 평면(7)은 도너 기판의 두께에서 각각의 표면 영역(8)의 경계를 정하는, 취성 평면(7)을 형성하는 단계,
- 각각의 개별 취성 평면(7)에 수직 정렬로 국부화된 도너 기판의 자유 표면(3)에 대해 융기된 블록(9)을 형성하는 단계로서, 상기 블록은 각각의 표면 영역(8)을 포함하는, 융기된 블록(9)을 형성하는 단계,
- 마스크(2)를 제거한 후, 접합 계면에 위치된 각각의 블록(9)을 통해 도너 기판(1)을 리시버 기판(20)에 접합하는 단계,
- 각각의 개별 블록(9)을 리시버 기판(20)으로 전달하기 위해 각각의 국부화된 취성 평면(7)을 따라 도너 기판(1)을 분리하는 단계를 포함한다.
- 도너 기판의 자유 표면(3)을 향하는 마스크(2)를 배치하는 단계로서, 마스크(2)는 도너 기판의 자유 표면(3)을 노출시키는 하나 이상의 개구(4)를 가지며, 하나 이상의 개구(4)는 도너 기판의 자유 표면의 적어도 하나의 노출된 영역 및 마스크에 의해 덮인 적어도 하나의 영역(5)을 형성하기 위해 주어진 패턴(10)에 따라 분포되는, 마스크(2)를 배치하는 단계,
- 마스크(2)를 통한 이온 주입에 의해, 적어도 하나의 노출된 영역과 수직 정렬로 도너 기판(1)에 국부화된 취성 평면(7)을 형성하는 단계로서, 상기 취성 평면(7)은 도너 기판의 두께에서 각각의 표면 영역(8)의 경계를 정하는, 취성 평면(7)을 형성하는 단계,
- 각각의 개별 취성 평면(7)에 수직 정렬로 국부화된 도너 기판의 자유 표면(3)에 대해 융기된 블록(9)을 형성하는 단계로서, 상기 블록은 각각의 표면 영역(8)을 포함하는, 융기된 블록(9)을 형성하는 단계,
- 마스크(2)를 제거한 후, 접합 계면에 위치된 각각의 블록(9)을 통해 도너 기판(1)을 리시버 기판(20)에 접합하는 단계,
- 각각의 개별 블록(9)을 리시버 기판(20)으로 전달하기 위해 각각의 국부화된 취성 평면(7)을 따라 도너 기판(1)을 분리하는 단계를 포함한다.
Description
본 발명은 블록을 "도너(donor) 기판"이라고 하는 제1 기판으로부터 "리시버(receiver) 기판"이라고 하는 제2 기판으로 전달하기 위한 방법에 관한 것이다.
반도체 분야에서, 반도체 구조의 설계는 때때로 전자 구성 요소의 생산을 위한 박층 부분의 형태로 블록을 캐리어 기판 또는 리시버 기판으로 전달(transfer)하는 것을 필요로 한다.
이러한 유형의 방법은 일반적으로 타일링(tiling) 방법이라고 하며, 캐리어 기판 상에 주어진 패턴을 형성하기 위해 층을 부분적으로 전달하는 것을 포함한다. 즉, 캐리어 기판은 일반적으로 박층인 상기 층(블록 또는 타일)의 일부로 타일링된다(또는 덮인다).
박층은 (반도체와 같은) 벌크 결정질 재료 또는 기능적 구조체를 포함하는 층(에피택셜 층, 수동 디바이스 등)으로 이루어질 수 있다. 현재 예시적인 어플리케이션은 실리콘 포토닉스(photonics) 플랫폼 상에 레이저 디바이스를 통합하도록 구성된 III-V 재료의 블록으로 사전-프로세싱된 실리콘 기판을 덮는 어플리케이션이다.
캐리어 기판을 타일링하기 위해 몇몇 기술이 이용될 수 있다.
첫 번째 기술은 캐리어 기판 상의 에피택셜 성장을 통해 타일링된 구조체를 국부적으로 형성하는 것으로 구성되는 국부화된 에피택시 기술이다. 이는 박층 또는 심지어 복잡한 구조체를 얻을 수 있게 한다.
이러한 기술의 주요 제한은 에피택시된 구조체의 결정 품질에 있으며, 이는 에피택시된 재료의 격자 파라미터가 캐리어 기판의 격자 파라미터와 다른 경우 실제로 상대적으로 낮다. 또 다른 제한은 캐리어 기판에 이미 존재하는 임의의 전자 디바이스를 손상시킬 수 있는 상대적으로 높은 에피택시 온도와 관련이 있다.
두 번째 기술은 타일링 층을 캐리어 기판에 전달한 후 타일링 층을 국부적으로 에칭하는 동작의 기술이다. 전달 동작은 Smart Cut™ 방법에 따라 취성 구역을 형성하기 위해 타일링 층에 이온을 주입한 후 타일링 층의 일부를 분리하는 동작으로, 또는 접합 후 접합 계면에 대향하는 면으로부터 타일링 층을 박층화하는 동작으로 수행될 수 있다.
이 기술은 두 가지 주요 단점을 갖는다: 첫째, 도너 기판은 캐리어 기판과 크기가 같아야 하고, 둘째, 이 기술은 많은 양의 도너 기판이 희생될 것을 필요로 하는데, 이는 높은 가격일 때, 예를 들어, III 질화물(예를 들어, 인듐 갈륨 질화물(InGaN)), III 비화물(예를 들어, 인듐 갈륨 비소(InGaAs)) 및 III 인화물(예를 들어, 인듐 갈륨 인화물(InGaP))과 같은 III-V 반도체 재료로 만들어질 때 문제가 된다.
"die-to-wafer" 기술로 알려진 세 번째 기술은 "다이스(dice)"로 알려진 유용한 재료의 일부를 도너 기판으로부터 리시버 기판으로 전달하는 것을 기반으로 한다. 이 기술에 따르면 도너 기판은 다이스로 절단된 다음, 로봇을 사용하여 각각의 다이는 캐리어 기판의 표면 상에 배치된다. 이 기술을 Smart Cut™ 방법과 결합하면 특히 리시버 기판 상에 재료의 박층을 피착(deposit)시킬 수 있게 한다.
이 기술은 특히 도너 기판과 리시버 기판의 크기가 다를 수 있다는 점에서 가장 다용도일 수 있지만, 극도로 느리고 매우 높은 생산 비용을 수반한다.
"마이크로-전달 인쇄(micro-transfer printing)" 기술로 알려진 또 다른 기술도 있다.
폴리디메틸실록산(PDMS: polydimethylsiloxane)으로 이루어진 스탬프를 사용하여, 전자 칩 그룹을 도너 기판으로부터 들어올린 다음 리시버 기판으로 전달한다. 스탬프의 토폴로지는 각 동작에서 선택한 칩만 픽업하는 것을 가능하게 하며, 칩은 스탬프의 융기된(raised) 부분을 따라 분포되어 있다. 보다 구체적으로, 스탬프는 각각 전달될 칩을 분리 가능하게 수용하도록 의도된 복수의 블록 행을 포함한다. 제1 그룹의 칩을 전달하는 제1 동작 후에, 제2 그룹의 칩이 동일한 도너 기판에 동일한 스탬프를 적용함으로써 전달될 수 있지만, 스탬프는 첫 번째에 대해 오프셋된 다른 그룹의 칩 상에 위치된다. 칩 또는 패턴의 언더-에칭(under-etching)과 기계적 분리를 결합하는 동작을 사용하여 도너 기판으로부터 칩을 들어올린다.
그러나, 분리 동작은 도너 기판 및 전달된 전자 칩의 표면의 열화로 귀결될 수 있으며, 가능하게는 해당 동작을 손상시킨다. 또한, 이 기술은 많은 양의 도너 기판이 희생될 것을 필요로 하며, 이는 높은 가격일 때 문제가 된다. 또한, 스탬프의 블록은 주어진 고정된 패턴으로 조직화되어, 리시버 기판으로 전달된 칩은 반드시 스탬프의 구조에 따라 조직화되며, 이는 생성될 패턴에 대한 매우 작은 자유도를 제공한다.
본 발명의 하나의 목적은 상술한 단점이 극복될 수 있게 하는, 블록을 도너 기판으로부터 리시버 기판으로 전달하기 위한 방법을 제공하는 것이다.
특히, 본 발명은 특히 박층의 전달 및 고가의 도너 기판의 사용과 양립할 수 있고 도너 기판의 치수 및 특히 리시버 기판보다 작은 직경의 도너 기판의 사용에 대해 더 많은 자유를 허용하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 도너 기판이 재활용되고 재사용되도록 하는 것이며, 이는 고가의 도너 기판의 경우에 특히 매우 유리하다.
이를 위해, 본 발명은 블록을 도너(donor) 기판으로부터 리시버(receiver) 기판으로 전달하기 위한 방법을 제공하며, 해당 방법은,
- 도너 기판의 자유 표면을 향하는 마스크를 배치하는 단계로서, 마스크는 도너 기판의 자유 표면을 노출시키는 하나 이상의 개구를 가지며, 하나 이상의 개구는 도너 기판의 자유 표면의 적어도 하나의 노출된 영역 및 마스크에 의해 덮인 적어도 하나의 영역을 형성하기 위해 주어진 패턴에 따라 분포되는, 마스크를 배치하는 단계,
- 마스크를 통한 이온 주입에 의해, 적어도 하나의 노출된 영역과 수직 정렬로 도너 기판에 국부화된 취성 평면을 형성하는 단계로서, 상기 취성 평면은 도너 기판의 두께에서 각각의 표면 영역의 경계를 정하는, 취성 평면을 형성하는 단계,
- 각각의 개별 취성 평면에 수직 정렬로 국부화된 도너 기판의 자유 표면에 대해 융기된 블록을 형성하는 단계로서, 상기 블록은 각각의 표면 영역을 포함하는, 융기된 블록을 형성하는 단계,
- 마스크를 제거한 후, 접합 계면에 위치된 각각의 블록을 통해 도너 기판을 리시버 기판에 접합하는 단계,
- 각각의 개별 블록을 리시버 기판으로 전달하기 위해 각각의 국부화된 취성 평면을 따라 도너 기판을 분리하는 단계를 포함한다.
본 텍스트에서, "수직 정렬로"라는 용어는 기판의 두께 방향, 즉, 기판의 주 표면에 수직인 방향으로 서로 마주보게 위치된 영역을 지칭한다. "수직 정렬로 국부화된"이라는 용어는 기판의 주 표면과 평행한 방향으로 다른 영역의 범위에 의해 경계가 정해지는 영역을 의미하며; 즉, 다른 영역과 수직 정렬로 국부화된 영역은 기판의 주 표면에 평행한 방향으로 이러한 다른 영역을 넘어 연장되지 않는다.
따라서, 특히, 본 방법에서, 각각의 블록은 각각의 취성 평면에 의해 도너 기판의 주 표면에 평행한 방향으로 경계가 정해짐으로써 도너 기판에서 개별화된다. 이는 리시버 기판으로의 각 블록의 국부화된 전달를 허용한다.
다른 양태에 따르면, 제안된 방법은 이하의 다양한 특징을 가지며, 이는 단독으로 또는 기술적으로 가능한 조합으로 구현될 수 있다:
- 방법에 따라:
- 마스크를 배치하는 단계, 이온을 주입하는 단계 및 각각의 블록을 형성하는 단계는 제1 패턴이라고 하는 선행 패턴에 대해 오프셋된 적어도 제2 패턴을 형성하기 위해 동일한 도너 기판 상에서 1회 이상 반복되고,
- 마스크를 제거하는 단계, 접합하는 단계, 및 분리하는 단계는 각각의 블록을 도너 기판으로부터 동일한 리시버 기판 또는 상이한 리시버 기판으로 전달하기 위해 반복된다.
- 제2 패턴을 형성하기 위해, 마스크는 각각의 이전에 전달된 블록에 의해 도너 기판의 두께에 남아 있는 리세스를 덮도록 배치된다;
- 방법에 따르면:
- 마스크를 배치하는 단계, 이온을 주입하는 단계, 및 각각의 블록을 형성하는 단계는 적어도 제2 패턴을 형성하기 위해 적어도 제2 도너 기판 상에서 1회 이상 반복되고,
- 마스크를 제거하는 단계, 접합하는 단계, 및 분리하는 단계는 각각의 블록을 제2 도너 기판으로부터 동일한 리시버 기판 또는 상이한 리시버 기판으로 전달하기 위해 반복된다;
- 각각의 블록을 형성하는 동작은 이온 주입의 효과 하에서 도너 기판의 자유 표면으로부터 도너 기판의 재료를 팽창시키는 동작을 포함한다;
- 각각의 블록을 형성하는 동작은 각각의 개구를 통해 도너 기판의 자유 표면 상에 추가 층을 피착시키는 동작을 포함한다;
- 추가 층을 피착시키는 동작은 200 ℃ 내지 250 ℃의 온도에서 이온 주입 후에 수행된다;
- 본 방법은 전달된 블록의 노출된 표면을 편평하게 만들고 거칠기를 감소시키는 것을 목적으로 하는 표면 처리를 더 포함한다;
- 블록을 접합하는 동작은 도너 기판 및 리시버 기판을 열적으로 어닐링하는 동작을 수반한다;
- 도너 기판을 분리하는 동작은 도너 기판을 리시버 기판으로부터 분리하기 위해 기계적 응력을 가함으로써 열적으로 또는 기계적으로 개시된다;
- 본 방법은 도너 기판의 자유 표면을 편평하게 만들고 거칠기를 감소시키기 위해 상기 도너 기판의 자유 표면을 처리함으로써 블록을 전달한 후 도너 기판을 재활용하는 단계를 더 포함한다;
- 리시버 기판은 실리콘으로 이루어지고, 도너 기판의 블록은 III-V 반도체 재료로 이루어진다.
본 발명의 다른 이점 및 특징은 아래 첨부된 도면을 참조하여 예시적이고 비제한적인 예로서 제공된 이하의 설명을 읽으면 명백해질 것이다:
- 도 1a, 1b, 1c, 1d, 1e, 1f, 1g, 1h, 1i 및 1j는 일 실시예에 따라 블록을 도너 기판으로부터 리시버 기판으로 전달하기 위한 방법을 도시한다;
- 도 2a, 2b, 2c, 2d 및 2e는 도너 기판의 재사용을 도시한다;
- 도 3은 위에서 본, 블록을 도너 기판으로부터 리시버 기판으로 전달하는 제1 동작을 도시한다;
- 도 4는 위에서 본, 도 3의 도너 기판을 재사용하면서 블록을 다른 리시버 기판으로 전달하는 제2 동작을 도시한다;
- 도 5는 도너 기판의 재활용을 도시한다;
- 도 6, 7, 8 및 9는 리시버 기판보다 직경이 작은 도너 기판의 경우, 상이한 패턴에 따라 배치된 블록들을 전달하는 동작을 도시한다.
- 도 1a, 1b, 1c, 1d, 1e, 1f, 1g, 1h, 1i 및 1j는 일 실시예에 따라 블록을 도너 기판으로부터 리시버 기판으로 전달하기 위한 방법을 도시한다;
- 도 2a, 2b, 2c, 2d 및 2e는 도너 기판의 재사용을 도시한다;
- 도 3은 위에서 본, 블록을 도너 기판으로부터 리시버 기판으로 전달하는 제1 동작을 도시한다;
- 도 4는 위에서 본, 도 3의 도너 기판을 재사용하면서 블록을 다른 리시버 기판으로 전달하는 제2 동작을 도시한다;
- 도 5는 도너 기판의 재활용을 도시한다;
- 도 6, 7, 8 및 9는 리시버 기판보다 직경이 작은 도너 기판의 경우, 상이한 패턴에 따라 배치된 블록들을 전달하는 동작을 도시한다.
본 발명은 블록을 도너 기판으로부터 리시버 기판으로 전달하기 위한 방법에 관한 것이다. 이러한 방법은 하나 이상의 블록을 리시버 기판으로 전달하여 반도체 구조체가 제조될 수 있게 한다. 바람직하게는, 리시버 기판은 실리콘으로 이루어진다.
블록은 도너 기판의 박층의 복수 부분의 형태를 취하며, 이들 모두는 전자 구성 요소가 그 위에 제조될 수 있거나 수동 또는 능동 전자 구성 요소가 이미 형성된 리시버 기판으로 전달된다. 구체적으로, 박층은 (반도체와 같은) 벌크 결정질 재료 또는 기능적 구조체를 포함하는 층(에피택셜 층, 에피택셜 층의 스택, 수동 또는 능동 디바이스 등)으로 이루어질 수 있다. 블록은 리시버 기판 상에 주어진 패턴을 형성한다. 블록은 예를 들어, III-V 반도체 재료로 이루어질 수 있다.
상기 박층의 부분 외에, 블록은 또한 리시버 기판으로 전달되기 전에 도너 기판의 박층의 상기 부분 상에 피착 또는 에피택시에 의해 형성된 추가 층을 포함할 수 있다.
일반적으로 말하면, 전달 방법은 도너 기판이 리시버 기판에 접합될 때 도너 기판의 나머지 표면에 대해 융기되는 블록에 기초한다. 따라서 도너 기판과 리시버 기판 사이의 접착은 블록에서만 발생한다. 약 10 nm의 상대적 높이 증가는 이러한 목적을 위해 충분한 것으로 간주된다.
아래에서 추가로 상세히 설명되는 바와 같이, 이러한 상대적인 높이 증가를 생성하기 위한 다양한 수단이 있다. 특히, 이러한 상대적인 높이 증가는 (상기 층의 재료를 팽창시킴으로써 및/또는 블록을 형성하도록 의도된 각 부분 상의 추가 층의 국부화된 피착 또는 에피택시에 의해) 도너 기판의 박층 부분의 두께를 증가시킴으로써 및/또는 블록 주위의 도너 기판의 표면 구역을 제거함으로써 생성될 수 있다.
전달 방법의 일 실시예가 도 1a 내지 도 1j에 도시되어 있다. 도 1a를 참조하면, 도너 기판이라고 하는 기판(1)이 초기에 제공되며, 여기서 전달될 블록이 형성된다. 마스크(2)는 도너 기판의 자유 표면(3)을 향하여 배치된다.
도 1b에 도시된 제1 실시예에 따르면, 마스크(2)는 예를 들어, 마스크를 피착시킴으로써 도너 기판의 자유 표면(3) 상에 그리고 이와 접촉하여 배치된다. 마스크(2)는 예를 들어, 산화물 또는 질화물에 기초한 수지 또는 고체 마스크일 수 있다.
마스크(2)는 도너 기판의 자유 표면(3)을 노출시키는 하나 이상의 개구(4)를 갖는다. 개구(4)는 형성될 블록의 패턴(10)에 대응하는 주어진 패턴에 따라 분포된다. 따라서, 이 단계는 패턴의 형성을 지칭하는 "패터닝"으로 알려져 있다.
따라서, 마스크에 의해 덮인 하나 이상의 영역(5)이 형성되고, 이들 영역은 도너 기판의 자유 표면(3)이 노출되는 덮이지 않은 영역에 대응하는 개구(4)에 의해 경계가 정해진다.
패턴을 형성하는 이 단계는 상술한 것 이외의 수단에 의해, 예를 들어, 리소그래피 또는 인쇄에 의해 수행될 수 있다.
대안적으로, 도 1i에 도시된 제2 실시예에 따르면, 마스크(2)는 도너 기판에 고정되지 않은 고체 마스크이다. 마스크는 패턴(10)을 형성하도록 구성되며, 예를 들어, 이온-주입 마스크일 수 있다. 이 실시예에 따르면, 마스크(2)는 도너 기판의 자유 표면(3)으로부터 주어진 거리만큼 떨어져 배치된다. 이러한 제2 실시예는 물리적 및/또는 화학적 특성을 변경하지 않도록 위해 도너 기판의 자유 표면과의 상호 작용을 방지하고자 할 때 유리하다. 또한, 이 실시예는 도너 기판 상에 마스크를 배치하는 단계를 생략함으로써 본 발명에 따른 방법을 단순화한다.
도 1c 및 1d는 마스크(2)가 도너 기판의 자유 표면 상에 그리고 이와 접촉하여 위치되는 것으로 도시된 방법의 후속 단계를 도시한다. 그러나, 이러한 단계는 도너 기판의 자유 표면으로부터 거리를 두고 마스크를 위치시킴으로써 수행될 수 있다.
도 1c를 참조하면, 기판의 자유 표면(3)이 다음에 마스크(2)를 통해 이온 종(6)의 빔에 노출된다.
이온 종은 개구(4)를 통해 도너 기판(1)으로 침투하고, 주입 파라미터에 의해 결정된 깊이에서 도너 기판의 하부 영역으로 주입된다. 이온 종은 도 1c에 점선으로 표시된 도너 기판의 국부화된 취성 평면(7)을 형성한다. 각각의 취성 평면(7)은 마스크의 각각의 개구(4)를 향하여 위치되고, 자유 표면(3)과 함께 기판의 두께에서 표면 영역(8)의 경계를 정한다.
마스크(2)와 충돌하는 이온 종은 상기 마스크에 의해 차단되고, 도너 기판(1)으로 침투하지 않는다.
바람직하게는, 주입된 이온 종은 수소 이온 및/또는 헬륨 이온이다. 본 기술 분야의 통상의 기술자는 이온 종을 원하는 깊이로 도너 기판에 주입하기 위해 주입 파라미터, 특히 이온 종의 특성, 종의 도즈(dose) 및 에너지를 결정할 수 있다.
또한, 각각의 표면 영역(8)은 상기 표면(3)에 대해 증가된 높이의 각각의 블록(9)을 형성하기 위해 도너 기판의 자유 표면(3)에 대해 융기된다.
제1 실시예(미도시)에 따르면, 블록(9)을 형성하는 동작은 이온 주입 이전에 별도의 단계에서 수행된다. 즉, 표면 영역(8)이 융기된 다음 융기된 표면 영역(8)에 이온이 주입된다.
이를 위해, 예를 들어, 마스크의 각각의 개구(4)를 통해 각각의 표면 영역의 자유 표면 상에 추가 층을 피착시키는 것이 가능하다. 추가 층은 도너 기판의 변성을 피하기에 적합한 온도에서 피착된다. 추가 층의 피착 온도는 또한 도너 기판의 재료와 전달될 블록의 재료에 따른다.
추가 층의 재료는 블록이 리시버 기판에 접합될 수 있도록 선택된다. 따라서, 추가 층의 재료는 바람직하게는 SiO2, Si3N4, 금속 또는 비정질 실리콘으로부터 선택되는 접합 재료이다.
대안적으로, 블록을 형성하기 위해 표면 영역(8)으로부터 에피택시를 수행하는 것이 가능하다.
도 1d에 도시된 제2 실시예에 따르면, 블록(9)을 형성하는 동작은 이온 주입 후에 별도의 단계에서 수행된다. 즉, 이미 이온 주입을 거친 표면 영역(8)이 융기된다.
이를 위해, 예를 들어, 마스크의 각각의 개구(4)를 통해 각각의 표면 영역의 자유 표면 상에 추가 층을 피착시키는 것이 가능하다. 추가 층은 주입된 이온의 성숙 온도보다 낮은 온도, 즉, 250 ℃ 미만, 바람직하게는 200 ℃ 내지 250 ℃의 온도에서 피착된다. 추가 층의 피착 온도는 또한 도너 기판의 재료와 전달될 블록의 재료에 따른다.
대안적으로, 블록을 형성하기 위해 표면 영역(8)으로부터 에피택시를 수행하는 것이 가능하다.
이들 2개의 실시예에서, 각각의 블록은 표면 영역(8) 및 추가 층으로 구성된다. 또한, 마스크가 피착될 때, 주입과 관련하여 그리고 피착/에피택시와 관련하여 마스킹 기능을 수행하는 재료로부터 선택되는 것이 유리하다. 따라서, 단일 마스크가 블록을 형성하는 데 충분하며, 이는 방법의 단계 수를 최소화하고 하나 초과의 마스크를 사용할 때 직면할 수 있는 정렬 결함을 회피한다.
도 1j에 도시된 제3 실시예에 따르면, 블록(9)을 형성하는 동작은 이온 주입과 동시에 수행된다. 즉, 각각의 융기된 블록은 이온 주입의 효과 하에서 상기 도너 기판의 자유 표면(3)으로부터 도너 기판(1)의 재료를 팽창시킴으로써 형성된다. 구체적으로, 예를 들어 실리콘의 이온 주입은 일반적으로 재료의 팽창을 초래하므로 주입된 표면의 높이를 증가시키는 것으로 알려져 있다. 이 팽창은 수 나노미터 또는 수십 나노미터에 이를 수 있다. 팽창으로 인한 주입된 표면의 높이 증가는 주입 조건, 특히, 주입된 종, 도즈 및 주입 에너지에 따른다.
제4 실시예에 따르면, 도너 기판 상에 사전 피착된 마스크뿐만 아니라 도너 기판의 표면 영역을 원하는 높이 증가에 대응하는 두께만큼 에칭함으로써 표면 영역을 간접적으로 융기시킬 수 있다.
제1 예는 제1 마스크라고 하는 이전에 배치된 마스크 위에 제2 마스크를 배치하는 것으로 구성된다. 제2 마스크는 제1 마스크에 대해 상보적이며, 즉, 제2 마스크는 제1 마스크에 의해 경계가 정해진 개구를 덮지만 제1 마스크에 의해 덮인 영역은 덮지 않는다. 다음으로, 제1 마스크는 도너 기판의 표면 영역과 함께 제1 마스크에 의해 덮인 상기 영역에서 에칭된다. 제2 예는 마스크의 개구에 희생 재료의 층을 피착시킨 다음, 마스크를 선택적으로 에칭하는 것으로 구성되며, 희생 재료는 블록을 형성하도록 의도된 영역을 보호한다. 에칭은 희생 재료의 층의 경계를 정하는 도너 기판의 두께에 캐비티를 형성하기 위해, 마스크에 의해 이전에 덮인 영역에서 도너 기판의 두께로 계속된다. 다음으로, 희생 재료가 제거되어 블록의 표면을 노출시키고, 그 후 블록의 표면은 도너 기판의 에칭된 표면에 대해 융기된다.
선행 실시예의 전부 또는 일부는 조합될 수 있다.
예를 들어, 각각의 표면 영역의 자유 표면 상에 추가 층을 피착시킨 다음 추가 층을 통해 이온 주입을 수행하여 표면 영역(8)을 형성하고 융기된 블록(9)을 형성하기 위해 표면 영역(8)을 융기시킬 수 있다.
다른 예에 따르면, 블록(9)을 동시에 형성하기 위해 이온 주입을 수행한 다음, 이온 주입 후에 블록(9)을 추가로 융기시키는 것이 가능하다.
마스크(2)를 제거한 후 얻어지는 것은 이러한 블록(9)의 전부 또는 일부를 하나 이상의 리시버 기판(20)에 전달하는 데 사용되는 자유 표면(경우에 따라 원래 또는 에칭의 결과)에 대해 융기되는 블록(9)을 갖는 도너 기판(1)이다. 블록 전달 방법의 일 실시예가 도 1f, 1g 및 1h에 도시되어 있다.
도 1f를 참조하면, 도너 기판(1)은 리시버 기판(20)에 접합된다.
도너 기판(1)과 리시버 기판(20)은 우선 서로 향하여 위치된다. 접합은 접합 계면을 형성하는 블록(9)을 통해 수행된다. 보다 구체적으로, 접합은 블록(9)에서만 발생한다. 마스크(2)에 의해 이전에 덮인 도너 기판(1)의 자유 표면의 영역(6)은 리시버 기판(20)으로부터 떨어져 있다.
도 1g에 도시된 바와 같이, 도너 기판(1)은 그 후 취성 평면(7)을 따라 분리된다. 파단이 개시된 후 정의에 의해 기판의 더 약한 구역인 취성 평면 부위에서 전파된다. 따라서, 도너 기판(1)의 블록(9)이 리시버 기판(20)으로 전달된다. 파단은 기판의 어셈블리를 주어진 온도로 가열함으로써 자발적으로 트리거링될 수 있고/있거나 도너 기판에 기계적 응력을 가함으로써 트리거링될 수 있다.
도너 기판(1)이 취성 평면(7)의 부위에서 파단되는 경우, 블록(9)에 대해 리시버 기판(20)에 대향하는 블록(9)의 표면 영역(8)의 자유 표면(3)은 일반적으로 높은 정도의 거칠기를 나타낸다. 따라서, 각각의 전달된 표면 영역의 상기 자유 표면은 예를 들어, 화학-기계적 연마(CMP) 또는 화학 및/또는 열 처리에 의해 이를 평활하게 하고 거칠기를 감소시키기 위해 바람직하게 처리된다.
얻은 리시버 기판(20)이 도 1h에 도시되어 있다. 이는 표면 영역(8)을 포함하는 블록(9)을 포함하며, 이의 자유 표면(3)은 바람직하게는 처리되었다.
본 발명의 방법은 접합 단계 및 분리 단계를 완료한 후, 방법의 단일 반복에서 도너 기판(1)으로부터 리시버 기판(20)으로의 패턴(10)의 모든 구성 블록(9)을 전달시키는 것을 가능하게 하며, 이는 생산 시간을 감소시키므로 알려진 방법에 대해 이러한 방식으로 제조된 반도체 구조에 대한 생산 비용을 감소시킨다.
본 발명의 방법의 하나의 이점은 동일한 도너 기판을 반드시 재활용할 필요 없이 1회 초과로 사용할 가능성에 있다.
도너 기판의 재사용과 재활용은 2개의 다른 양태이며, 이는 아래에서 이제 설명될 것이다.
도너 기판(1)의 재사용은 상술한 단계의 하나 이상의 추가 반복으로 이루어진다. 즉, 마스크(2)를 피착시키고 각각의 블록을 형성하는 단계는 제1 패턴(10a)(도 3 및 4 참조)이라고 하는 선행 패턴에 대해 오프셋된 적어도 제2 패턴(10b)을 형성하기 위해 방법의 제1 반복에서 사용되지 않은 도너 기판의 영역에서 동일한 도너 기판 상에 1회 이상 반복된다. 각각의 블록(9a)을 도너 기판(1)으로부터 동일한 리시버 기판(20) 또는 상이한 리시버 기판으로 전달하기 위해 마스크(2)를 제거하는 단계, 접합하는 단계 및 분리하는 단계가 또한 반복된다.
도 1g에서 리시버 기판(20)으로부터 분리된 후에 얻어진 도너 기판(1)의 재사용을 나타내는 일 실시예가 도 2a 내지 2e에 개략적으로 도시된다.
재사용될 도너 기판(1)은 도 2a에 도시되어 있다. 마스크(2)는 도너 기판의 자유 표면(3)을 향하여 배치된다.
마스크(2)는 도너 기판의 자유 표면을 노출시키는 하나 이상의 개구(4)를 갖는다. 개구(4)는 상기 도너 기판 상에 형성될 블록 패턴에 대응하는 주어진 제2 패턴(10b)에 따라 분포된다. 이 제2 패턴(10b)은 방법의 제1 반복에서 이전에 형성된 제1 패턴(10a)에 대해 도너 기판의 자유 표면(3)의 평면에서 오프셋된다.
마스크(2)는 마스크가 도너 기판의 자유 표면(3) 상에 그리고 이와 접촉하여 배치되는 상술한 제1 실시예에 따라 배치될 수 있거나, 마스크가 도너 기판의 자유 표면으로부터 주어진 거리만큼 떨어져 배치되는 상술한 제2 실시예에 따라 배치될 수 있다.
어떤 실시예가 마스크를 배치시키기 위해 사용되든, 마스크(2)는 도 2b에 도시된 바와 같이, 각각의 이전에 전달된 블록(9b)에 의해 도너 기판(1)의 두께에 남아 있는 리세스(12)를 덮도록 배치되는 것이 바람직하다.
도 2c를 참조하면, 마스크(2)가 피착된 도너 기판의 자유 표면(3)은 그 후 이온 종의 빔에 노출된다. 따라서, 취성 평면(7)은 도 2c에서 점선으로 개략적으로 표시된 도너 기판에 형성된다. 각각의 취성 평면(7)은 마스크의 각각의 개구(4)를 향하여 위치되고, 기판의 자유 표면과 함께 표면 영역(8)의 경계를 정한다.
각각의 표면 영역(8)은 제2 패턴(10b)에 따라 배치된, 상기 표면(3)에 대해 증가된 높이의 하나 이상의 블록(9b)을 형성하기 위해 도너 기판의 자유 표면(3)에 대해 융기된다.
높이의 증가는 제1 패턴과 유사한 방식으로, 유리하게는 상술한 실시예의 조합 또는 일 실시예에 따라 달성된다.
일단 블록(9b)이 형성되면, 얻어지는 것은 마스크와 제2 블록 패턴(10b)으로 덮인 영역(5)을 포함하는, 도 2d에 도시된 도너 기판(1)이다.
마스크(2)를 제거한 후, 도 2e에 도시된 도너 기판(1)이 방법의 제1 반복에서 이전과 동일한 리시버 기판(20)으로 또는 상이한 리시버 기판으로 제2 블록 패턴(10b)을 전달하는 데 사용된다.
도 3 및 4는 복수의 블록 패턴을 상이한 리시버 기판으로 전달하기 위해 하나의 그리고 동일한 도너 기판을 재사용하는 것을 도시한다.
도 3을 참조하면, 도너 기판(1) 상에 제1 블록 패턴(10a)이 형성된 후, 리시버 기판(20)의 자유 표면(3)에 블록(9a)을 접착한 후 도너 기판을 분리함으로써 상기 블록 패턴(10a)이 리시버 기판(20)에 전달된다. 얻어지는 것은 전달된 블록(9a)의 패턴을 갖는 리시버 기판(20), 및 상기 도너 기판의 자유 표면으로부터 그 두께로 연장되는 전달된 블록(9a)으로부터의 리세스(12a)를 갖는 도너 기판(1)이다.
도 4를 참조하면, 단지 예로서, 동일한 도너 기판(1)이 기판의 자유 표면에 수직인 축에 대해 180° 피벗팅함으로써 재사용되고, 제2 블록 패턴(10b)이 그 내부에 형성된다. 제2 블록 패턴(10b)은 제1 패턴(10a)에 대해 기판의 자유 표면(3)의 평면에서 오프셋되고 제1 패턴과 유사하게 형성된다. 제2 블록 패턴(10b)은 블록(9b)을 리시버 기판의 자유 표면에 접합한 후 도너 기판을 분리함으로써 이전과 다른 리시버 기판(20)에 전달된다. 획득되는 것은 제2 전달된 블록 패턴(10b)을 갖는 리시버 기판(20), 및 상기 도너 기판의 자유 표면으로부터 그 두께로 연장되는 전달된 제1 블록 패턴(10a) 및 제2 블록 패턴(10b)으로부터 리세스(12b)를 갖는 도너 기판(1)이다.
도 4의 실시예는 동일한 도너 기판을 재활용할 필요 없이 복수의 연속적인 전달 동작을 위해 1회 초과로 동일한 도너 기판을 재사용할 가능성을 나타낸다.
다른 실시예에 따르면, 패턴(10b)은 패턴(10a) 또는 패턴(10b)과 간섭하지 않는 다른 패턴을 이미 포함하는 리시버 기판(20)에 전달될 수 있다.
도너 기판(1)을 재활용하는 것은 리시버 기판(20)으로 전달되기 전에 블록(9)을 구성하는 손상된 영역을 제거하기 위해 블록 패턴의 전달에 이전에 사용된 자유 표면(3)을 처리하는 것으로 구성된다. 도너 기판의 자유 표면은 실질적으로 편평하게 만들어지고, 재활용 전의 상태와 관련하여 감소된 거칠기를 나타낸다. 이러한 방식으로, 본 발명의 전달 방법에서 사용되기 전의 상태와 필적할 수 있는 도너 기판의 표면 상태가 재현된다.
재활용은 폐기물을 제한하여 전체 도너 기판의 최대한 사용을 허용하며, 이는 도너 기판이 예를 들어, III-V 반도체 재료로 이루어진 경우와 같이 고가일 때 특히 매우 유리하다.
이온 주입 및 분리는 기판 두께에서 재료의 작은 층만을 소모하기 때문에 재활용이 가능하고 유리하다.
도너 기판의 재활용에 적합한 표면 처리는 화학-기계 연마/평탄화(CMP: chemical-mechanical polishing/planarization)이다.
도 1g에서 리시버 기판으로부터 분리된 후에 얻어진 도너 기판의 재활용을 나타내는 일 실시예가 도 5a, 5b 및 5c에 개략적으로 도시되어 있다.
재활용될 도너 기판(1)이 도 5a에 도시되어 있다. 도 5b를 참조하면, 평활화 디바이스(30)의 편평한 표면(31)이 도너 기판의 손상된 자유 표면(3)에 다음으로 적용되고, 그 다음 디바이스는 상기 자유 표면을 평활화하기 위해 기판의 평면에 수직인 축 상에서 회전된다. 평활화 후에 얻어진 도너 기판(1)이 도 5c에 도시된다.
물론, 본 발명에 따른 전달 방법의 몇몇 반복을 수행하기 위해 재활용 및 재사용이 결합될 수 있다. 예를 들어, 도너 기판은 몇몇 블록 패턴을 전달하기 위해 수회 재사용 후 재활용될 수 있다. 그 후, 상기 기판은 방법의 하나 이상의 다른 반복을 위해 재사용될 수 있고, 그 다음 다시 재활용될 수 있다.
도 6 내지 9는 본 발명에 따른 전달 방법의 몇몇 반복에서의 블록의 전달를 도시한다. 4개의 별개의 패턴(10a, 10b, 10c, 10d)은 각각의 전달에 대해 상이한 도너 기판을 사용하여 하나의 그리고 동일한 리시버 기판으로 전달된다. 도너 기판(1a, 1b, 1c, 1d)은 모두 실질적으로 동일한 직경을 가지며, 이는 리시버 기판(20)의 직경보다 더 작다.
도너 기판의 직경이 리시버 기판의 직경보다 작기 때문에, 이는 모든 블록이 각 도너 기판으로부터 리시버 기판의 자유 표면의 주어진 영역으로 단일 전달에서 전달될 수 있게 한다. 따라서, 본 발명의 방법의 몇몇 연속적인 반복에 의해 전달된 복수의 블록 패턴을 조립함으로써 최종 블록 패턴을 구성하는 것이 가능해진다.
다른 실시예에 따르면, 본 방법은 또한 상이한 특성 또는 상이한 기능을 갖는 블록을 리시버 기판으로 전달하기 위해 상이한 기판으로부터 블록을 전달하는 것을 가능하게 한다.
도 6을 참조하면, 제1 도너 기판(1a) 상에 제1 블록 패턴(10a)이 형성된 후, 상기 블록 패턴이 리시버 기판의 자유 표면의 주어진 제1 영역에 전달된다. 접합할 때, 도너 기판(1a)은 모든 블록(9a)이 리시버 기판의 자유 표면(3)과 접촉하고 상기 리시버 기판으로 전달되도록 리시버 기판(20)을 향하여 위치된다. 도 6에서, 도너 기판(1a)은 리시버 기판(20)의 주위를 넘어서 매우 약간 연장된다.
전달가 완료되면, 리시버 기판의 자유 표면은 제1 영역에서 제1 전달된 블록 패턴(10a)에 의해 부분적으로 덮인다.
도 7을 참조하면, 제2 도너 기판(1b) 상에 제2 블록 패턴(10b)이 형성된 후, 이 제2 블록 패턴(10b)이 동일한 리시버 기판(20)의 자유 표면의 주어진 제2 영역에 전달된다. 리시버 기판으로 전달된 제2 패턴(10b)은 제1 패턴(10a)을 보완하여, 제2 패턴(10a)의 블록(9a)의 행 및 열이 각각 제1 패턴(10b)의 행 및 열을 적어도 부분적으로 보완한다. 도 7에서, 도너 기판(1b)은 리시버 기판(20)의 주위를 약간 넘어 연장된다.
도 8을 참조하면, 제3 도너 기판(1c) 상에 제3 블록 패턴(10c)이 형성된 후, 이 제3 블록 패턴(10c)이 동일한 리시버 기판(20)의 자유 표면의 주어진 제3 영역에 전달된다. 리시버 기판으로 전달된 제3 패턴(10c)이 제1 패턴(10a) 및 제2 패턴(10b)을 보완하여, 제3 패턴(10c)의 블록의 행 및 열이 각각 제1 패턴(10a) 및 제2 패턴(10b)의 행 및 열을 적어도 부분적으로 보완한다. 도 8에서, 도너 기판(1c)은 리시버 기판(20)의 주위를 넘어 연장된다.
도 9를 참조하면, 제4 도너 기판(1d) 상에 제4 블록 패턴(10d)이 형성된 후, 이 제4 블록 패턴(10d)은 동일한 리시버 기판(20)의 자유 표면의 주어진 제4 영역에 전달된다. 리시버 기판으로 전달된 제4 패턴(10d)은 제1 패턴(10a), 제2 패턴(10b) 및 제3 패턴(10c)을 보완하여, 제4 패턴(10d)의 블록(9d)의 행 및 열이 각각 제1 패턴(10a), 제2 패턴(10b) 및 제3 패턴(10c)의 행 및 열을 적어도 부분적으로 보완한다. 도 9에서, 도너 기판(1d)은 리시버 기판(20)의 주위를 넘어 연장된다.
4개의 전달 단계가 완료되면, 형성되는 것은 연속적으로 전달된 4개의 블록 패턴(10a, 10b, 10c, 10d)으로 구성된, 리시버 기판(20) 상의 최종 블록 패턴(11)이다.
Claims (12)
- 블록들(9)을 도너(donor) 기판(1)으로부터 리시버(receiver) 기판(20)으로 전달하기 위한 방법에 있어서,
상기 도너 기판의 자유 표면(3)을 향하는 마스크(2)를 배치하는 단계로서, 상기 마스크(2)는 상기 도너 기판의 상기 자유 표면(3)을 노출시키는 하나 이상의 개구(4)를 가지며, 상기 하나 이상의 개구(4)는 상기 도너 기판의 상기 자유 표면의 적어도 하나의 노출된 영역 및 상기 마스크에 의해 덮인 적어도 하나의 영역(5)을 형성하기 위해 주어진 패턴(10)에 따라 분포되는, 단계;
상기 마스크(2)를 통한 이온 주입에 의해, 적어도 하나의 노출된 영역과 수직 정렬로 상기 도너 기판(1)에 국부화된 취성 평면(7)을 형성하는 단계로서, 상기 취성 평면(7)은 상기 도너 기판의 두께에서 각각의 표면 영역(8)의 경계를 정하는, 단계;
각각의 개별 취성 평면(7)에 수직 정렬로 국부화된 상기 도너 기판의 상기 자유 표면(3)에 대해 융기된 블록(9)을 형성하는 단계로서, 상기 블록은 상기 각각의 표면 영역(8)을 포함하는, 단계;
상기 마스크(2)를 제거한 후, 접합 계면에 위치된 각각의 블록(9)을 통해 상기 도너 기판(1)을 상기 리시버 기판(20)에 접합하는 단계;
각각의 개별 블록(9)을 상기 리시버 기판(20)으로 전달하기 위해 각각의 국부화된 취성 평면(7)을 따라 상기 도너 기판(1)을 분리하는 단계;를 포함하는, 방법. - 제1항에 있어서,
상기 마스크(2)를 배치하는 단계, 이온을 주입하는 단계 및 각각의 블록(9)을 형성하는 단계는 제1 패턴이라고 하는 선행 패턴(10a)에 대해 오프셋된 적어도 제2 패턴(10b)을 형성하기 위해 동일한 도너 기판(1) 상에서 1회 이상 반복되고,
상기 마스크(2)를 제거하는 단계, 접합하는 단계, 및 분리하는 단계는 각각의 블록(9)을 상기 도너 기판(1)으로부터 동일한 리시버 기판(20) 또는 상이한 리시버 기판으로 전달하기 위해 반복되는, 방법. - 제2항에 있어서,
상기 제2 패턴(10b)을 형성하기 위해, 상기 마스크(2)는 각각의 이전에 전달된 블록(9)에 의해 상기 도너 기판(1)의 두께에 남아 있는 리세스(12)를 덮도록 배치되는, 방법. - 제1항에 있어서,
상기 마스크(2)를 배치하는 단계, 이온을 주입하는 단계, 및 각각의 블록(9)을 형성하는 단계는 적어도 제2 패턴(10b)을 형성하기 위해 적어도 제2 도너 기판 상에서 1회 이상 반복되고,
상기 마스크(2)를 제거하는 단계, 접합하는 단계, 및 분리하는 단계는 각각의 블록(9)을 상기 제2 도너 기판으로부터 동일한 리시버 기판(20) 또는 상이한 리시버 기판으로 전달하기 위해 반복되는, 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
각각의 블록(9)을 형성하는 동작은 이온 주입의 효과 하에서 상기 도너 기판의 상기 자유 표면(3)으로부터 상기 도너 기판(1)의 재료를 팽창시키는 동작을 포함하는, 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
각각의 블록(9)을 형성하는 동작은 상기 각각의 개구를 통해 상기 도너 기판의 상기 자유 표면 상에 추가 층을 피착(depositing)시키는 동작을 포함하는, 방법. - 제6항에 있어서,
상기 추가 층을 피착시키는 동작은 200 ℃ 내지 250 ℃의 온도에서 이온 주입 후에 수행되는, 방법. - 제1항 내지 제7항 중 어느 한 항에 있어서,
전달된 블록들의 노출된 표면을 편평하게 만들고 거칠기를 감소시키는 것을 목적으로 하는 표면 처리를 더 포함하는, 방법. - 제1항 내지 제8항 중 어느 한 항에 있어서,
상기 블록들(9)을 접합하는 동작은 상기 도너 기판(1) 및 상기 리시버 기판(20)을 열적으로 어닐링하는 동작을 수반하는, 방법. - 제1항 내지 제9항 중 어느 한 항에 있어서,
상기 도너 기판(1)을 분리하는 동작은 상기 도너 기판(1)을 상기 리시버 기판(20)으로부터 분리하기 위해 기계적 응력을 가함으로써 열적으로 또는 기계적으로 개시되는, 방법. - 제1항 내지 제10항 중 어느 한 항에 있어서,
상기 도너 기판(1)의 상기 자유 표면을 편평하게 만들고 거칠기를 감소시키기 위해 상기 도너 기판(1)의 상기 자유 표면을 처리함으로써 상기 블록들(9)을 전달한 후 상기 도너 기판(1)을 재활용하는 단계를 더 포함하는, 방법. - 제1항 내지 제11항 중 어느 한 항에 있어서,
상기 리시버 기판(20)은 실리콘으로 이루어지고, 상기 도너 기판(1)의 상기 블록들은 III-V 반도체 재료로 이루어지는, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1903350 | 2019-03-29 | ||
| FR1903350A FR3094559B1 (fr) | 2019-03-29 | 2019-03-29 | Procédé de transfert de paves d’un substrat donneur sur un substrat receveur |
| PCT/EP2020/058427 WO2020200976A1 (fr) | 2019-03-29 | 2020-03-25 | Procédé de transfert de paves d'un substrat donneur sur un substrat receveur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210139455A true KR20210139455A (ko) | 2021-11-22 |
Family
ID=67742634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217035048A KR20210139455A (ko) | 2019-03-29 | 2020-03-25 | 블록을 도너 기판으로부터 리시버 기판으로 전달하기 위한 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US11776843B2 (ko) |
| EP (1) | EP3948940B1 (ko) |
| JP (1) | JP7561137B2 (ko) |
| KR (1) | KR20210139455A (ko) |
| CN (1) | CN113678240B (ko) |
| FR (1) | FR3094559B1 (ko) |
| SG (1) | SG11202110855TA (ko) |
| TW (1) | TWI808316B (ko) |
| WO (1) | WO2020200976A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112259675B (zh) * | 2020-10-19 | 2022-10-28 | 济南晶正电子科技有限公司 | 一种具有图案的薄膜键合体、制备方法及电子器件 |
| FR3131978B1 (fr) * | 2022-01-17 | 2023-12-08 | Soitec Silicon On Insulator | Procede de fabrication d’une structure comprenant au moins deux paves sur un substrat |
| FR3137491B1 (fr) * | 2022-06-30 | 2024-10-18 | Commissariat Energie Atomique | Procédé de fabrication d’une structure pavée |
| FR3144389A1 (fr) * | 2022-12-22 | 2024-06-28 | Soitec | Procede de fabrication d’une structure comprenant au moins deux paves sur un substrat |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299277A (ja) | 2001-03-30 | 2002-10-11 | Toshiba Corp | 薄膜構造体の製造方法 |
| FR2823599B1 (fr) * | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| FR2830983B1 (fr) * | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
| FR2845518B1 (fr) * | 2002-10-07 | 2005-10-14 | Commissariat Energie Atomique | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
| US6759277B1 (en) | 2003-02-27 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates |
| US8278190B2 (en) * | 2007-05-30 | 2012-10-02 | Luminus Devices, Inc. | Methods of forming light-emitting structures |
| JP5172250B2 (ja) | 2007-09-04 | 2013-03-27 | シャープ株式会社 | 半導体装置、表示装置及びそれらの製造方法 |
| TWI493609B (zh) * | 2007-10-23 | 2015-07-21 | Semiconductor Energy Lab | 半導體基板、顯示面板及顯示裝置的製造方法 |
| FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| GB2462591B (en) | 2008-08-05 | 2013-04-03 | Cambridge Display Tech Ltd | Organic thin film transistors and methods of making the same |
| FR2942674B1 (fr) * | 2009-02-27 | 2011-12-16 | Commissariat Energie Atomique | Procede d'elaboration d'un substrat hybride par recristallisation partielle d'une couche mixte |
| EP2745467A4 (en) * | 2011-08-15 | 2015-10-14 | Calgary Scient Inc | METHOD FOR FLOW CONTROL AND RELIABLE COMMUNICATION IN A COMMUNITY ENVIRONMENT |
| JP2013080896A (ja) * | 2011-09-22 | 2013-05-02 | Sumitomo Chemical Co Ltd | 複合基板の製造方法および複合基板 |
| TWI573198B (zh) | 2011-09-27 | 2017-03-01 | 索泰克公司 | 在三度空間集積製程中轉移材料層之方法及其相關結構與元件 |
| JP2014072000A (ja) * | 2012-09-28 | 2014-04-21 | Toray Ind Inc | 転写用ドナー基板の製造方法及びデバイスの製造方法 |
-
2019
- 2019-03-29 FR FR1903350A patent/FR3094559B1/fr active Active
-
2020
- 2020-03-25 JP JP2021556523A patent/JP7561137B2/ja active Active
- 2020-03-25 KR KR1020217035048A patent/KR20210139455A/ko unknown
- 2020-03-25 CN CN202080025046.2A patent/CN113678240B/zh active Active
- 2020-03-25 US US17/440,450 patent/US11776843B2/en active Active
- 2020-03-25 SG SG11202110855TA patent/SG11202110855TA/en unknown
- 2020-03-25 EP EP20712990.9A patent/EP3948940B1/fr active Active
- 2020-03-25 WO PCT/EP2020/058427 patent/WO2020200976A1/fr unknown
- 2020-03-27 TW TW109110671A patent/TWI808316B/zh active
-
2023
- 2023-08-17 US US18/451,486 patent/US12094759B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20230411205A1 (en) | 2023-12-21 |
| TW202105606A (zh) | 2021-02-01 |
| SG11202110855TA (en) | 2021-10-28 |
| TWI808316B (zh) | 2023-07-11 |
| JP2022525668A (ja) | 2022-05-18 |
| US11776843B2 (en) | 2023-10-03 |
| JP7561137B2 (ja) | 2024-10-03 |
| US12094759B2 (en) | 2024-09-17 |
| CN113678240A (zh) | 2021-11-19 |
| EP3948940B1 (fr) | 2023-06-07 |
| EP3948940A1 (fr) | 2022-02-09 |
| EP3948940C0 (fr) | 2023-06-07 |
| WO2020200976A1 (fr) | 2020-10-08 |
| FR3094559B1 (fr) | 2024-06-21 |
| CN113678240B (zh) | 2024-10-11 |
| US20220148911A1 (en) | 2022-05-12 |
| FR3094559A1 (fr) | 2020-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20210139455A (ko) | 블록을 도너 기판으로부터 리시버 기판으로 전달하기 위한 방법 | |
| EP2648906B1 (en) | Method for template assisted wafer bonding | |
| US9659993B2 (en) | Vertical integration of CMOS electronics with photonic devices | |
| US7713369B2 (en) | Detachable substrate or detachable structure and method for the production thereof | |
| US8822309B2 (en) | Heterogeneous integration process incorporating layer transfer in epitaxy level packaging | |
| JP6141853B2 (ja) | ３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス | |
| CN102326230A (zh) | 形成集成电路的方法及所得结构 | |
| KR20040079916A (ko) | 반도체 디바이스를 형성하기 위한 재료의 본딩 및 전사 방법 | |
| CN109791877B (zh) | 包括单晶半导体岛的结构以及制造这种结构的方法 | |
| US7179720B2 (en) | Pre-fabrication scribing | |
| CN116013847A (zh) | 半导体装置的制作方法 | |
| WO2011018780A1 (en) | A process for manufacturing a hybrid substrate | |
| KR100607758B1 (ko) | 반도체 웨이퍼상 레이저 마킹 방법 | |
| KR100511900B1 (ko) | 에스오아이 기판의 제조방법 | |
| CN118866820A (zh) | 用于去除外延层的方法和相应的半导体结构 | |
| TW202347481A (zh) | 用於製作在一底材上包含至少兩個晶片之結構的方法 | |
| JP2022135625A (ja) | 半導体チップ、加工ウェハ、および半導体チップの製造方法 | |
| KR20220156844A (ko) | 적층 구조체를 생성하기 위한 프로세스 | |
| CN111868915A (zh) | 制造用于生产三维集成结构的供体衬底的工艺及用于制造这种集成结构的工艺 |