TW202105606A - 用以將塊體由供體基材移轉至受體基材的方法 - Google Patents

用以將塊體由供體基材移轉至受體基材的方法 Download PDF

Info

Publication number
TW202105606A
TW202105606A TW109110671A TW109110671A TW202105606A TW 202105606 A TW202105606 A TW 202105606A TW 109110671 A TW109110671 A TW 109110671A TW 109110671 A TW109110671 A TW 109110671A TW 202105606 A TW202105606 A TW 202105606A
Authority
TW
Taiwan
Prior art keywords
donor substrate
substrate
mask
block
pattern
Prior art date
Application number
TW109110671A
Other languages
English (en)
Other versions
TWI808316B (zh
Inventor
迪迪爾 蘭德路
布倫諾 吉賽倫
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202105606A publication Critical patent/TW202105606A/zh
Application granted granted Critical
Publication of TWI808316B publication Critical patent/TWI808316B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electron Beam Exposure (AREA)
  • Recrystallisation Techniques (AREA)
  • Road Paving Structures (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Liquid Crystal (AREA)
  • Die Bonding (AREA)

Abstract

本發明係關於一種用以將塊體由一供體基材移轉至一受體基材的方法，包含以下步驟： - 配置面向該供體基材之一自由表面的一掩模，該掩模具有一個或多個暴露該供體基材之該自由表面的開口，此等開口根據一指定圖案分佈，以便形成該供體基材之該自由表面的至少一個暴露區域，及至少一個由該掩模覆蓋的區域， - 經由該掩模、藉由離子植入來形成定位於該供體基材中的一脆化平面，該脆化平面與至少一個暴露區域垂直對齊，該脆化平面在該供體基材的厚度內界定一相應表面區域， - 形成一塊體，其相對於該供體基材之該自由表面凸起，與每個相應脆化平面垂直對齊定位，該塊體包含該相應表面區域， - 移除該掩模之後，使該供體基材經由位於黏結界面的各塊體黏結至該受體基材， - 使該供體基材沿著定位的各脆化平面拆離，以便將各相應塊體移轉至該受體基材。

Description

用以將塊體由供體基材移轉至受體基材的方法
發明領域
本發明係關於一種用以將塊體由第一基材(稱為「供體基材」)移轉至第二基材(稱為「受體基材」)的方法。
發明背景
在半導體領域中，半導體結構的設計有時需要將塊體移轉至載體基材或受體基材，該等塊體呈薄層之部分的形式，旨在用於製造電子組件。
此類型方法通常稱為平鋪方法，且部分地涉及移層以在載體基材上形成指定圖案。換而言之，載體基材上用該層（塊體或貼塊）的部分平鋪（或覆蓋），該層通常是薄層。
薄層可以由塊體結晶材料（諸如半導體）或包括功能結構（磊晶層、被動元件等）的層製成。當前的例示性應用為，用III-V材料塊體覆蓋經預處理的矽基材，該等III-V材料塊體經組態以在矽光子學平台上併入雷射元件。
若干技術可供用於平鋪載體基材。
第一種技術是局部化磊晶，其係在載體基材上經由磊晶生長而局部形成平鋪結構。此有可能獲得薄層或甚至複雜結構。
此技術的主要侷限在於磊晶結構的晶體品質，若磊晶材料的晶格參數不同於載體基材的晶格參數，則晶體品質實際上相對較低。另一個侷限係指磊晶溫度相對較高，此可能會損傷已經存在於載體基材中的任何電子元件。
第二種技術是將平鋪層移轉至載體基材，隨後進行局部蝕刻平鋪層的操作。移轉操作可以根據Smart Cut™方法進行，其藉由將離子植入平鋪層中以便形成脆化區，隨後進行拆離平鋪層之一部分的操作，或藉由黏結，隨後進行自與黏結界面相反的一面薄化平鋪層的操作。
此技術存在兩個主要缺點：第一，供體基材的尺寸必須與載體基材相同；以及第二，此技術需要犧牲大量的供體基材，當供體基材的價值高時，例如當其由III-V半導體材料(諸如III氮化物(例如氮化銦鎵(InGaN)、III砷化物(例如砷化銦鎵(InGaAs)及III磷化物(例如磷化銦鎵(InGaP)))製成時，此是問題。
第三種技術，稱為「晶粒至晶圓」技術，係基於將適用材料的部分(稱為「晶粒」)自供體基材移轉至受體基材。根據此技術，將供體基材切成晶粒，且接著使用機器人將各晶粒置於載體基材之表面上。此技術與Smart Cut™方法的組合尤其能夠在受體基材上沈積材料薄層。
此技術最通用之處尤其在於供體基材與受體基材可以具有不同尺寸，但其極其緩慢且需要極高的製造成本。
亦存在另一種技術，稱為「微轉印」技術。
使用由聚二甲基矽氧烷(PDMS)製成的印模，自供體基材提起一組電子晶片且接著移轉至受體基材上。印模的拓樸結構使得每次操作時有可能僅拾取精選的晶片，該等晶片利用印模的凸起部分、依分佈圖案分佈。更特定言之，印模包含多列塊體，每個塊體旨在可拆離地容納待移轉的晶片。移轉第一組晶片之第一次操作之後，可以藉由將同一印模施加於同一供體基材來移轉第二組晶片，但其中印模定位於相對於第一組偏移的另一組晶片上。使用晶片或圖案之欠蝕刻與機械拆離的組合，自供體基材提起晶片。
然而，拆離操作可能會導致供體基材及所移轉之電子晶片的表面劣化，可能有損於其操作。另外，此技術需要犧牲大量的供體基材，當其價值高時，此是問題。另外，印模的塊體係以指定的固定圖案組構，使得移轉至受體基材的晶片必需根據印模的結構組構，就欲產生的圖案而言，印模結構提供的自由度極小。
發明概要
本發明的一個目標係提供一種用以將塊體由供體基材移轉至受體基材的方法，該方法能夠克服上述缺點。
特定言之，本發明尤其旨在提供與薄層移轉相容的方法，此類方法使用高價值供體基材且允許供體基材的尺度存在較大自由度，特定言之，其使用直徑比受體基材更小的供體基材。
本發明的另一目標係允許對供體基材進行回收及再利用，在供體基材價值高的情況下，此極其有利。
為此目的，本發明提供一種用以將塊體由供體基材移轉至受體基材的方法，包含以下步驟： - 配置面向該供體基材之自由表面的掩模，該掩模具有一個或多個暴露該供體基材之自由表面的開口，此等開口根據指定的圖案分佈，以便形成該供體基材之自由表面的至少一個暴露區域，及至少一個由該掩模覆蓋的區域， - 經由該掩模、藉由離子植入來形成定位於該供體基材中的一脆化平面，該脆化平面與至少一個暴露區域垂直對齊，該脆化平面在該供體基材的厚度內界定一相應表面區域， - 形成一塊體，其相對於該供體基材之自由表面凸起，與每個相應脆化平面垂直對齊定位，該塊體包含相應表面區域， - 移除該掩模之後，使該供體基材經由位於黏結界面的各塊體黏結至該受體基材， - 使該供體基材沿著定位的各脆化平面拆離，以便將各相應塊體移轉至該受體基材。
在本文中，術語「垂直對齊」係指在基材的厚度方向上，亦即，在與基材主表面垂直的方向上，彼此相向定位的區域。術語「垂直對齊定位」意謂在與基材主表面平行的方向上，藉由另一區域的範圍界定的區域，換而言之，與另一區域垂直對齊定位的區域在與基材主表面平行的方向上並未延伸超出此另一區域。
因此，特定言之，在本發明方法中，藉由相應脆化平面在與供體基材主表面平行的方向上的界定作用而在供體基材中單分各塊體。此允許將各塊體局部移轉至受體基材。
根據其他態樣，所提出的方法具有以下各種特徵，其可單獨或以其技術上可行的組合實施： - 根據該方法： - 配置掩模、離子植入及形成各塊體的步驟係在同一供體基材上重複一次或多次，以便形成相對於前一圖案(稱為第一圖案)偏移的至少一第二圖案，以及 - 移除掩模、黏結及拆離的步驟重複進行，以便將各塊體由供體基材移轉至該同一受體基材或不同受體基材； - 為了形成第二圖案，掩模經配置以便先前移轉的各塊體覆蓋供體基材厚度中遺留的凹部； - 根據該方法： - 在至少一個第二供體基材上配置掩模、離子植入及形成各塊體的步驟重複一次或多次，以便形成至少一個第二圖案，以及 - 移除掩模、黏結及拆離的步驟重複進行，以便將各塊體自第二供體基材移轉至同一受體基材或不同受體基材； - 形成各塊體的操作包含使供體基材的材料在離子植入的作用下自供體基材的自由表面膨脹； - 形成各塊體的操作包含在供體基材的自由表面上經由相應開口沈積另一層的操作； - 沈積另一層的操作係在離子植入之後，在200℃與250℃之間的溫度下進行； - 該方法進一步包含表面處理，該表面處理旨在使移轉之塊體的暴露表面平坦且減少其粗糙度； - 黏結塊體的操作伴隨著使供體基材及受體基材熱退火的操作； - 拆離供體基材的操作係以熱方式或以機械方式施加機械應力來起始，以便將供體基材與受體基材分開； - 該方法進一步包含在移轉塊體之後回收供體基材的步驟，移轉塊體是藉由處理該供體基材的自由表面、以便使其平坦且減少其粗糙度來達成； - 受體基材係由矽製成且供體基材的塊體係由III-V半導體材料製成。
較佳實施例之詳細說明
本發明係關於一種用以使塊體自供體基材移轉至受體基材的方法。此方法允許藉由將一個或多個塊體移轉至受體基材來製造半導體結構。受體基材較佳由矽製成。
塊體採取的形式係供體基材之薄層的多個部分，該等多個部分皆移轉至受體基材上，且在其上可以製造電子組件，或其中已經形成被動或主動電子組件。具體言之，薄層可以由塊體結晶材料（諸如半導體）或含有功能結構（磊晶層、磊晶層堆疊、被動或主動元件等）的層製成。塊體在受體基材上形成指定圖案。塊體可以由例如III-V半導體材料製成。
除該薄層之一部分之外，塊體亦可包含在移轉至受體基材之前、在供體基材之薄層之該部分上藉由沈積或藉由磊晶形成的另一層。
一般而言，移轉方法係基於當供體基材黏結至受體基材時，相對於供體基材之表面之其餘部分凸起的塊體。因此，供體基材與受體基材之間的黏著僅在塊體處發生。高度相對增加約10 nm視為足以用於此目的。
如下文將進一步詳細描述，有不同方式使高度產生此相對增加。特定言之，高度之此相對增加可以如下產生：增加供體基材之薄層之該部分的厚度（藉由使該層之材料膨脹及/或藉由在旨在形成塊體的各部分上局部沈積或磊晶形成另一層），及/或將塊體周圍的供體基材表面區段移除。
移轉方法之一個實施例說明於圖1A至1J中。參看圖1A，首先提供稱為供體基材的基材1，其中欲形成待移轉的塊體。配置面向供體基材之自由表面3的掩模2。
根據圖1B中所說明之第一實施例，將掩模2配置於供體基材之自由表面3上且與該自由表面接觸，例如藉由沈積掩模來達成。掩模2可為樹脂或固體掩模，例如基於氧化物或氮化物。
掩模2具有一個或多個開口4，該等開口暴露供體基材之自由表面3。開口4係根據指定圖案分佈，該指定圖案對應於欲形成之塊體的圖案10。此步驟因此被稱為「圖案化」，意指圖案之形成。
從而形成由掩模覆蓋的一個或多個區域5，此等區域由開口4界定，對應於其中暴露供體基材之自由表面3的未覆蓋區域。
形成圖案的此步驟可以藉由除上述方式之外的方式進行，例如微影術或印刷。
或者，根據圖1I中所說明之第二實施例，掩模2為未緊固至供體基材的固體掩模。掩模經配置以形成圖案10且其可為例如離子植入掩模。根據此實施例，掩模2置於距供體基材之自由表面3的指定距離處。當試圖防止與供體基材之自由表面相互作用以免改變其物理及/或化學特性時，此第二實施例係有利的。另外，此實施例因省去將掩模配置於供體基材上的步驟而使根據本發明之方法簡單化。
圖1C及1D說明該方法之後續步驟，其中顯示掩模2定位於供體基材的自由表面上且與該自由表面接觸。然而，能夠藉由將掩模定位於距供體基材之自由表面的一定距離處來執行此等步驟。
參看圖1C，接下來使基材之自由表面3經由掩模2暴露於一束離子性物質6。
離子性物質經由開口4滲入供體基材1中，且植入供體基材之下伏區域中，植入深度係根據植入參數測定。離子性物質在供體基材中形成局部脆化平面7，如圖1C中以虛線所示。各脆化平面7面向掩模中的相應開口4定位，且與自由表面3一起界定基材厚度中的表面區域8。
遇到掩模2的彼等離子性物質被該掩模阻擋且未滲入供體基材1中。
所植入的離子性物質較佳為氫離子及/或氦離子。熟習此項技術者能夠確定植入參數，特定言之，離子性物質的性質、該物質的劑量及能量，以便將離子性物質以所需深度植入供體基材內。
另外，各表面區域8相對於供體基材的自由表面3凸起，以便形成高度相對於該表面3升高的相應塊體9。
根據第一實施例（未說明），形成塊體9的操作係在離子植入之前，在單獨的步驟中進行。換而言之，使表面區域8凸起，接著對凸起的表面區域8進行離子植入。
為此，例如可以在各表面區域的自由表面上經由掩模中的相應開口4沈積另一層。另一層係在適於避免供體基材變性的溫度下沈積。另一層的沈積溫度亦取決於供體基材的材料及待移轉之塊體的材料。
選擇另一層的材料以便使塊體黏結至受體基材。因此，另一層的材料為黏結材料，優選選自：SiO2 、Si3 N4 、金屬或非晶矽。
或者，可以自表面區域8執行磊晶以便形成塊體。
根據圖1D中所說明之第二實施例，形成塊體9的操作係在離子植入之後，在單獨的步驟中進行。換而言之，使已經歷離子植入的表面區域8凸起。
為此，例如可以在各表面區域的自由表面上經由掩模中的相應開口4沈積另一層。另一層係在低於所植入離子之成熟溫度的溫度(亦即，低於250℃的溫度，較佳在200℃與250℃之間)下沈積。另一層的沈積溫度亦取決於供體基材的材料及待移轉之塊體的材料。
或者，可以自表面區域8執行磊晶以便形成塊體。
在此兩個實施例中，各塊體係由表面區域8及另一層組成。另外，當沈積掩模時，其有利地選自相對於植入及相對於沈積/磊晶執行掩蔽功能的材料。因此，單個掩模足以形成塊體，從而使方法中的步驟數目最小化且避免當使用超過一個掩模時可能遇到的對齊缺陷。
根據圖1J中所說明之第三實施例，形成塊體9的操作係與離子植入同時進行。換而言之，各凸起的塊體係藉由使供體基材1的材料在離子植入的作用下自該供體基材的自由表面3膨脹來形成。具體言之，已知離子植入(例如矽離子植入)通常引起材料膨脹且因此使得所植入表面的高度增加。此膨脹可以達到幾奈米或幾十奈米。所植入表面的高度因膨脹引起的增加取決於植入條件，特定言之，所植入的物質、劑量及植入能量。
根據第四實施例，不僅蝕刻先前沈積於供體基材上的掩模，而且以對應於所需高度增加的厚度蝕刻供體基材的表面區域能夠間接地使表面區域凸起。
第一實例係將第二掩模配置於先前配置的掩模(稱為第一掩模)頂上。第二掩模與第一掩模互補，亦即，第二掩模覆蓋由第一掩模界定的開口，但不覆蓋由第一掩模覆蓋的區域。接下來，在第一掩模所覆蓋的該等區域以及供體基材的表面區域中蝕刻第一掩模。第二實例係在掩模的開口中沈積犧牲材料層，接著選擇性地蝕刻掩模，犧牲材料保護旨在形成塊體的區域。在先前由掩模覆蓋的區域中，繼續蝕刻至供體基材的厚度內，以便在供體基材之厚度內形成界定犧牲材料層的空腔。接下來，移除犧牲材料以暴露塊體的表面，接著使其相對於供體基材的蝕刻表面凸起。
前述實施例中的全部或一些可以組合。
舉例而言，可以在各表面區域之自由表面上沈積另一層，接著經由另一層執行離子植入以形成表面區域8，且使表面區域8凸起，以便形成凸起的塊體9。
根據另一實例，可以執行離子植入以同時形成塊體9，接著在離子植入之後進一步使塊體9凸起。
移除掩模2之後所得到的為具有塊體9的供體基材1，塊體相對於其自由表面凸起（原始的或蝕刻的結果，視情況而定），其用於將此等塊體9的全部或一些移轉至一個或多個受體基材20。塊體移轉方法之一個實施例說明於圖1F、1G及1H中。
參看圖1F，使供體基材1黏結至受體基材20。
首先使供體基材1與受體基材20彼此相向定位。經由塊體9執行黏結，從而形成黏結界面。更具體言之，黏結僅發生於塊體9處。供體基材1之自由表面的先前由掩模2覆蓋的區域6保持遠離受體基材20。
接著沿著脆化平面7拆離供體基材1，如圖1G中所示。起始斷裂且接著在脆化平面之位點擴散，根據定義，脆化平面為基材的較弱區段。從而將供體基材1之塊體9移轉至受體基材20。藉由將基材總成加熱至指定溫度可以自發地觸發斷裂，且/或可以藉由向供體基材施加機械應力來觸發斷裂。
鑒於供體基材1在脆化平面7之位點斷裂，因此塊體9之表面區域8的自由表面3 (相對於塊體9，與受體基材20對置)通常展現較高的粗糙度。因此，各移轉表面區域之該自由表面較佳經處理以便使其光滑及降低其粗糙度，例如藉由化學機械拋光(CMP)或化學及/或熱處理來達成。
所得受體基材20顯示於圖1H中。其包含含有表面區域8的塊體9，該表面區域的自由表面3較佳已處理。
本發明方法允許在完成黏結步驟及拆離步驟之後，經由該方法之單次迭代將圖案10之全部組成性塊體9自供體基材1移轉至受體基材20，從而減少製造時間且因此降低以此方式(相對於已知方法)製造之半導體結構的製造成本。
本發明方法的一個優點在於，同一供體基材能夠使用超過一次，而無需將其回收。
供體基材的再利用及回收為兩個不同態樣，其現描述如下。
供體基材1的再利用係由上述步驟的一次或多次額外迭代組成。換而言之，沈積掩模2的步驟及形成各塊體的步驟在同一供體基材上，在該方法之第一次迭代中未使用的供體基材之區域中重複一次或多次，以便形成至少一第二圖案10b，該第二圖案相對於前一圖案(稱為第一圖案10a)偏移(參見圖3及4)。移除掩模2、黏結及拆離的步驟亦重複進行，以便將各塊體9a自供體基材1移轉至同一受體基材20或不同受體基材。
圖2A至2E中示意性地顯示一個實施例，該實施例說明圖1G中已自受體基材20拆離之後所得之供體基材1的再利用。
圖2A中說明再利用的供體基材1。配置面向供體基材之自由表面3的掩模2。
掩模2具有一個或多個開口4，該等開口暴露供體基材之自由表面。開口4係根據指定的第二圖案10b分佈，該第二圖案對應於將在該供體基材上形成的塊體圖案。此第二圖案10b在供體基材之自由表面3的平面中相對於在該方法之第一次迭代時先前形成的第一圖案10a偏移。
掩模2可根據上述第一實施例配置，其中掩模配置於供體基材的自由表面3上且與該自由表面接觸，或根據上述第二實施例配置，其中掩模配置於距供體基材之自由表面的指定距離處。
無論使用哪個實施例配置掩模，掩模2較佳經配置以便先前移轉的各塊體9b覆蓋供體基材1之厚度內所遺留的凹部12，如圖2B中所示。
參看圖2C，接著使其上沈積掩模2之供體基材的自由表面3暴露於離子性物質束。從而在供體基材中形成脆化平面7，該脆化平面在圖2C中藉由虛線示意性地表示。各脆化平面7面向掩模中的相應開口4定位，且與基材的自由表面一起界定表面區域8。
各表面區域8相對於供體基材之自由表面3凸起，以便形成根據第二圖案10b配置、高度相對於該表面3增加的一個或多個塊體9b。
高度增加係以類似於第一圖案的方式達成，有利地根據一個實施例或上述實施例的組合達成。
一旦塊體9b已形成，則接著獲得圖2D中所說明之供體基材1，其包含由掩模覆蓋的區域5及第二塊體圖案10b。
移除掩模2之後，使用圖2E中所說明之供體基材1將第二塊體圖案10b移轉至與前文在該方法之第一次迭代時所述相同的受體基材20或移轉至不同的受體基材。
圖3及4說明同一個供體基材的再利用，以將多個塊體圖案移轉至不同的受體基材。
參看圖3，在供體基材1上形成第一塊體圖案10a，接著藉由將塊體9a黏結至受體基材20的自由表面3且接著拆離供體基材而將該塊體圖案10a移轉至受體基材20上。所得為具有所移轉之塊體9a之圖案的受體基材20及具有凹部12a的供體基材1，該等凹部得自所移轉的塊體9a且自該供體基材之自由表面延伸至其厚度內。
參看圖4，並且僅為了舉例，對同一供體基材1加以再利用，此藉由將該供體基材相對於與基材自由表面垂直的軸樞轉180°來達成，且在其中形成第二塊體圖案10b。第二塊體圖案10b在基材自由表面3之平面中相對於第一圖案10a偏移且類似於第一圖案形成。藉由將塊體9b黏結至受體基材的自由表面且接著拆離供體基材而將第二塊體圖案10b移轉至不同於前一個受體基材的受體基材20。所得為具有所移轉之第二塊體圖案10b的受體基材20及具有凹部12b的供體基材1，該等凹部得自所移轉的第一塊體圖案10a及第二塊體圖案10b且自該供體基材的自由表面延伸至其厚度內。
圖4之實施例說明同一供體基材能夠在多次連續移轉操作中再利用超過一次，而不必回收其。
根據另一個實施例，可以將圖案10b移轉至已經包括不干擾圖案10b之圖案10a或另一圖案的受體基材20上。
回收供體基材1係處理其先前用於移轉塊體圖案的自由表面3，以便在塊體9移轉至受體基材20之前，移除包含該等塊體的損傷區域。供體基材的自由表面製成基本上平坦的且相對於其在回收之前的狀態展現減小的粗糙度。以此方式，重新建立供體基材的表面狀態，該表面狀態類似於其在用於本發明的移轉方法之前所呈的表面狀態。
回收藉由限制廢棄物而允許最大程度地利用整個供體基材，當供體基材具有高價值時，例如當其由III-V半導體材料製成時，此極其有利。
由於離子植入及拆離僅消耗基材厚度內的小材料層，因此回收係可能且有利的。
適於回收供體基材的表面處理為化學機械拋光/平坦化(CMP)。
圖5A、5B及5C中示意性地顯示一個實施例，該實施例說明圖1G中已自受體基材拆離之後所得之供體基材的回收。
圖5A說明待回收的供體基材1。參看圖5B，接下來將平滑裝置30的平坦表面31施加至供體基材的受損自由表面3，且接著使裝置繞著與基材平面垂直的軸旋轉以便修勻該自由表面。修勻之後獲得的供體基材1顯示於圖5C中。
當然，回收與再利用可加以組合以便執行根據本發明之移轉方法的若干次迭代。舉例而言，可以在若干次再利用以移轉若干個塊體圖案之後回收供體基材。該基材接著可以再利用於該方法的一次或多次其他迭代，接著再次回收。
圖6至9說明根據本發明之移轉方法之若干次迭代中的塊體移轉。四個不同圖案10a、10b、10c及10d藉由每次移轉時使用不同供體基材移轉至同一個受體基材。供體基材1a、1b、1c及1d皆具有基本上相同的直徑，該直徑小於受體基材20的直徑。
由於供體基材的直徑小於受體基材的直徑，因此其允許所有塊體藉由單次移轉自各供體基材移轉至受體基材之自由表面的指定區域。因此，藉由將本發明方法之若干次連續迭代所移轉的多個塊體圖案組裝在一起來構建最終塊體圖案變得有可能。
根據另一個實施例，該方法亦能夠自不同基材移轉塊體，以便將不同性質或不同功能的塊體移轉至受體基材。
參看圖6，第一塊體圖案10a係在第一供體基材1a上形成，且接著將該塊體圖案移轉至受體基材之自由表面的指定第一區域。當黏結時，使供體基材1a面向受體基材20定位，使得所有塊體9a與受體基材的自由表面3達成接觸且移轉至該受體基材。在圖6中，供體基材1a極其輕微地延伸超出受體基材20之外周。
一旦移轉已完成，受體基材的自由表面在第一區域中部分地被所移轉的第一塊體圖案10a覆蓋。
參看圖7，第二塊體圖案10b係在第二供體基材1b上形成，且接著將此第二塊體圖案10b移轉至同一受體基材20之自由表面的指定第二區域。移轉至受體基材的第二圖案10b與第一圖案10a互補，使得第二圖案10a之塊體9a的列及行分別與第一圖案10b之列及行至少部分地互補。在圖7中，供體基材1b輕微地延伸超出受體基材20之外周。
參看圖8，第三塊體圖案10c係在第三供體基材1c上形成，且接著將此第三塊體圖案10c移轉至同一受體基材20之自由表面的指定第三區域。移轉至受體基材的第三圖案10c與第一圖案10a及第二圖案10b互補，使得第三圖案10c之塊體的列及行分別與第一圖案10a之列及行以及第二圖案10b之列及行至少部分地互補。在圖8中，供體基材1c延伸超出受體基材20之外周。
參看圖9，第四塊體圖案10d係在第四供體基材1d上形成，且接著將此第四塊體圖案10d移轉至同一受體基材20之自由表面的指定第四區域。移轉至受體基材的第四圖案10d與第一圖案10a、第二圖案10b及第三圖案10c互補，使得第四圖案10d之塊體9d的列及行分別與第一圖案10a之列及行、第二圖案10b之列及行以及第三圖案10c之列及行至少部分地互補。在圖9中，供體基材1d延伸超出受體基材20之外周。
一旦四個移轉步驟已完成，則所形成的為受體基材20上的最終塊體圖案11，其由依次移轉的四個塊體圖案10a、10b、10c及10d構成。
1:供體基材 2:掩模 3:自由表面 4:開口 5,6:由掩模覆蓋的區域 7:脆化平面 8:相應表面區域 9:相應塊體 9a,9b,9c,9d:塊體 10:塊體圖案 10a:第一圖案 10b:第二圖案 10c:第三圖案 10d:第四圖案 12,12a,12b:凹部 20:受體基材 30:平滑裝置 31:平坦表面
閱讀以下描述，藉由說明性及非限制性實例，參照以下附圖將顯而易知本發明的其他優勢及特徵： - 圖1A、1B、1C、1D、1E、1F、1G、1H、1I及1J說明根據一個實施例將塊體自供體基材移轉至受體基材的方法； - 圖2A、2B、2C、2D及2E說明供體基材的再利用； - 圖3說明將塊體自供體基材移轉至受體基材的第一操作(俯視)； - 圖4說明對來自圖3的供體基材加以再利用，同時將塊體移轉至另一受體基材的第二操作(俯視)； - 圖5A、5B及5C說明供體基材的回收； - 圖6、7、8及9說明在供體基材的直徑小於受體基材的情況下，將根據不同圖案配置的塊體移轉的操作。
1:供體基材
9a:塊體
10a:第一圖案
12a:凹部
20:受體基材

Claims (12)

  1. 一種用以將塊體由一供體基材移轉至一受體基材的方法，包含以下步驟： 配置面向該供體基材之一自由表面的一掩模，該掩模具有一個或多個暴露該供體基材之該自由表面的開口，此等開口根據一指定圖案分佈，以便形成該供體基材之該自由表面的至少一個暴露區域，及至少一個由該掩模覆蓋的區域， 經由該掩模、藉由離子植入來形成定位於該供體基材中的一脆化平面，該脆化平面與至少一個暴露區域垂直對齊，該脆化平面在該供體基材的厚度內界定一相應表面區域， 形成一塊體，其相對於該供體基材之該自由表面凸起，與每個相應脆化平面垂直對齊定位，該塊體包含該相應表面區域， 移除該掩模之後，使該供體基材經由位於黏結界面的各塊體黏結至該受體基材， 使該供體基材沿著定位的各脆化平面拆離，以便將各相應塊體移轉至該受體基材。
  2. 如請求項1之方法，其中： 配置該掩模、離子植入及形成各塊體的步驟係在該同一供體基材上重複一次或多次，以便形成至少一第二圖案，相對於稱為該第一圖案的前一圖案，該第二圖案偏移；以及 移除該掩模、黏結及拆離的步驟重複進行，以便將各塊體由該供體基材移轉至該同一受體基材或不同受體基材。
  3. 如請求項2之方法，其中為了形成該第二圖案，該掩模經配置以便先前移轉的各塊體覆蓋該供體基材之厚度內所遺留的凹部。
  4. 如請求項1之方法，其中： 配置該掩模、離子植入及形成各塊體的步驟係在至少一個第二供體基材上重複一次或多次，以便形成至少一第二圖案；以及 移除該掩模、黏結及拆離的步驟重複進行，以便將各塊體自該第二供體基材移轉至該同一受體基材或不同受體基材。
  5. 如請求項1至4中任一項之方法，其中形成各塊體的操作包含使該供體基材的材料在離子植入的作用下自該供體基材之該自由表面膨脹。
  6. 如請求項1至4中任一項之方法，其中形成各塊體的操作包含經由該相應的開口而在該供體基材之該自由表面上沈積另一層的操作。
  7. 如請求項6之方法，其中沈積該另一層的操作係在離子植入之後，在200℃與250℃之間的溫度下進行。
  8. 如請求項1至7中任一項之方法，其進一步包含旨在使該等移轉之塊體的暴露表面平坦且減小其粗糙度的表面處理。
  9. 如請求項1至8中任一項之方法，其中黏結該等塊體的操作伴隨著對該供體基材及該受體基材進行熱退火的操作。
  10. 如請求項1至9中任一項之方法，其中拆離該供體基材的操作係以熱方式或以機械方式藉由施加機械應力來起始，以便將該供體基材與該受體基材分開。
  11. 如請求項1至10中任一項之方法，其進一步包含在移轉該等塊體之後，回收該供體基材的步驟，該回收係藉由處理該供體基材之該自由表面，以便使得其平坦且減小其粗糙度。
  12. 如請求項中1至11任一項之方法，其中該受體基材係由矽製成並且該供體基材的該等塊體係由III-V半導體材料製成。
TW109110671A 2019-03-29 2020-03-27 用以將塊體由供體基材移轉至受體基材的方法 TWI808316B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1903350 2019-03-29
FR1903350A FR3094559B1 (fr) 2019-03-29 2019-03-29 Procédé de transfert de paves d’un substrat donneur sur un substrat receveur

Publications (2)

Publication Number Publication Date
TW202105606A true TW202105606A (zh) 2021-02-01
TWI808316B TWI808316B (zh) 2023-07-11

Family

ID=67742634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109110671A TWI808316B (zh) 2019-03-29 2020-03-27 用以將塊體由供體基材移轉至受體基材的方法

Country Status (9)

Country Link
US (2) US11776843B2 (zh)
EP (1) EP3948940B1 (zh)
JP (1) JP7561137B2 (zh)
KR (1) KR20210139455A (zh)
CN (1) CN113678240B (zh)
FR (1) FR3094559B1 (zh)
SG (1) SG11202110855TA (zh)
TW (1) TWI808316B (zh)
WO (1) WO2020200976A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259675B (zh) * 2020-10-19 2022-10-28 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
FR3131978B1 (fr) * 2022-01-17 2023-12-08 Soitec Silicon On Insulator Procede de fabrication d’une structure comprenant au moins deux paves sur un substrat
FR3137491B1 (fr) * 2022-06-30 2024-10-18 Commissariat Energie Atomique Procédé de fabrication d’une structure pavée
FR3144389A1 (fr) * 2022-12-22 2024-06-28 Soitec Procede de fabrication d’une structure comprenant au moins deux paves sur un substrat

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299277A (ja) 2001-03-30 2002-10-11 Toshiba Corp 薄膜構造体の製造方法
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US8278190B2 (en) * 2007-05-30 2012-10-02 Luminus Devices, Inc. Methods of forming light-emitting structures
JP5172250B2 (ja) 2007-09-04 2013-03-27 シャープ株式会社 半導体装置、表示装置及びそれらの製造方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
GB2462591B (en) 2008-08-05 2013-04-03 Cambridge Display Tech Ltd Organic thin film transistors and methods of making the same
FR2942674B1 (fr) * 2009-02-27 2011-12-16 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride par recristallisation partielle d'une couche mixte
EP2745467A4 (en) * 2011-08-15 2015-10-14 Calgary Scient Inc METHOD FOR FLOW CONTROL AND RELIABLE COMMUNICATION IN A COMMUNITY ENVIRONMENT
JP2013080896A (ja) * 2011-09-22 2013-05-02 Sumitomo Chemical Co Ltd 複合基板の製造方法および複合基板
TWI573198B (zh) 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
JP2014072000A (ja) * 2012-09-28 2014-04-21 Toray Ind Inc 転写用ドナー基板の製造方法及びデバイスの製造方法

Also Published As

Publication number Publication date
US20230411205A1 (en) 2023-12-21
SG11202110855TA (en) 2021-10-28
TWI808316B (zh) 2023-07-11
JP2022525668A (ja) 2022-05-18
US11776843B2 (en) 2023-10-03
JP7561137B2 (ja) 2024-10-03
US12094759B2 (en) 2024-09-17
CN113678240A (zh) 2021-11-19
EP3948940B1 (fr) 2023-06-07
EP3948940A1 (fr) 2022-02-09
EP3948940C0 (fr) 2023-06-07
KR20210139455A (ko) 2021-11-22
WO2020200976A1 (fr) 2020-10-08
FR3094559B1 (fr) 2024-06-21
CN113678240B (zh) 2024-10-11
US20220148911A1 (en) 2022-05-12
FR3094559A1 (fr) 2020-10-02

Similar Documents

Publication Publication Date Title
TWI808316B (zh) 用以將塊體由供體基材移轉至受體基材的方法
JP4540933B2 (ja) 薄層形成方法
US8822309B2 (en) Heterogeneous integration process incorporating layer transfer in epitaxy level packaging
US7354840B1 (en) Method for opto-electronic integration on a SOI substrate
US7344957B2 (en) SOI wafer with cooling channels and a method of manufacture thereof
KR101487371B1 (ko) 기판의 재활용 방법, 적층 웨이퍼 제작 방법 및 적합한 재활용 도너 기판
US8841201B2 (en) Systems and methods for post-bonding wafer edge seal
US11476153B2 (en) Method for producing an advanced substrate for hybrid integration
KR20200136437A (ko) 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판
US11939214B2 (en) Method for manufacturing a device comprising a membrane extending over a cavity
KR20190052000A (ko) 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법
CN116013847A (zh) 半导体装置的制作方法
KR20160058045A (ko) 층들의 전달 방법
CN107403715B (zh) 使用掺杂抛光材料控制内部裸片的均匀性
TWI241651B (en) Semiconductor etch speed modification
US20060194442A1 (en) Procede method for cleaning a semiconductor
US20230223261A1 (en) Method for preparing semiconductor device structure with features at different levels
US20230223259A1 (en) Method for preparing semiconductor device structure having features of different depths
KR100607758B1 (ko) 반도체 웨이퍼상 레이저 마킹 방법
WO2011018780A1 (en) A process for manufacturing a hybrid substrate
TW202347481A (zh) 用於製作在一底材上包含至少兩個晶片之結構的方法
US20210057268A1 (en) Method for producing a donor substrate for creating a three-dimensional integrated structure, and method for producing such an integrated structure
CN114068322A (zh) 制造半导体结构的方法
TW202336844A (zh) 用於製作在底材上包含至少兩個鋪片之結構之方法
KR100831676B1 (ko) 반도체 디바이스의 소자 분리막 제조방법