KR20210129078A - 펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법 - Google Patents

펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법 Download PDF

Info

Publication number
KR20210129078A
KR20210129078A KR1020217027665A KR20217027665A KR20210129078A KR 20210129078 A KR20210129078 A KR 20210129078A KR 1020217027665 A KR1020217027665 A KR 1020217027665A KR 20217027665 A KR20217027665 A KR 20217027665A KR 20210129078 A KR20210129078 A KR 20210129078A
Authority
KR
South Korea
Prior art keywords
substrate
oxide film
layer
pellicle
film
Prior art date
Application number
KR1020217027665A
Other languages
English (en)
Inventor
히데히코 오쿠
케이 미하라
이치로 히데
Original Assignee
에어 워터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 워터 가부시키가이샤 filed Critical 에어 워터 가부시키가이샤
Publication of KR20210129078A publication Critical patent/KR20210129078A/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G03F1/64Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof characterised by the frames, e.g. structure or material, including bonding means therefor
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Magnetic Heads (AREA)

Abstract

펠리클 막의 품질을 향상시킬 수 있는 펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법을 제공한다. 펠리클 중간체는 Si 기판과, Si 기판의 표면에 형성된 Si 산화막과, Si 산화막의 표면에 형성된 Si 층을 구비한다. Si 층은, Si 층의 표면에 가까워짐에 따라 COP(Crystal Originated Particle)의 수가 감소하는 부분인 저 COP 부분으로서 Si 층의 표면을 구성하는 부분에 형성된 저 COP 부분을 포함한다.

Description

펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법
본 발명은, 펠리클 중간체(pellicle intermediate), 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법에 관한 것으로, 보다 특정적으로는, 펠리클 막의 품질을 향상시킬 수 있는 펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법에 관한 것이다.
반도체 디바이스의 제조 프로세스에서 이용되는 포토리소그래피 기술에서는 반도체 웨이퍼에 레지스트를 도포하고, 도포된 레지스트의 필요한 부위에 대해 포토마스크를 사용하여 노광광을 조사하는 것에 의해 반도체 웨이퍼 위에 필요한 형상의 레지스트 패턴이 제작된다.
반도체 디바이스의 제조 프로세스에서는 반도체 디바이스의 미세화에 따라, 포토리소그래피 기술의 미세화에 대한 요구가 높아지고 있다. 최근에는, 노광광으로서 종래의 KrF(불화크립톤) 엑시머 레이저를 광원으로 하는 광(파장: 248 ㎚)이나 ArF(불화아르곤) 엑시머 레이저를 광원으로 하는 광(파장: 193 ㎚) 등 보다도 단파장인 EUV(Extreme Ultra Violet)광(파장: 13.5 ㎚) 등을 사용하는 것이 검토되고 있다.
포토리소그래피 기술에 있어서, 레지스트에 대하여 노광광을 조사할 때에는, 펠리클로서 지칭되는 방진용 커버로 포토마스크를 덮는 것에 의해 포토마스크로의 이물질의 부착이 방지된다. 펠리클의 펠리클 막으로서는, 노광광의 투과성이 높고 노광광에 대한 내성이 높은(고온시의 변질이나 변형이 적은) 재료가 적합하다. 펠리클 막으로서는, ArF 세대까지는 유기계 박막이 사용되고 있었다. 그러나, EUV 세대에서는 보다 높은 투과율 및 내성을 가지는 재료로서, Si(규소), SiN(질화규소), C(그래파이트, 그래핀, DLC(다이아몬드 라이크 카본), 또는 아모퍼스 카본 등), 또는 SiC(탄화규소) 등으로 이루어진 펠리클 막을 사용하는 것이 검토되고 있다.
Si로 이루어진 펠리클 막을 포함하는 펠리클의 제조 방법에 관한 기술로서, 하기 특허문헌 1에는, SOI(Silicon On Insulator) 기판에 대하여 Si 결정막으로 이루어진 환상의 펠리클 프레임을 접착하고, SOI 기판의 Si막 및 Si 산화막을 제거하는 것에 의해 Si로 이루어진 펠리클 막을 제조하는, 펠리클의 제조 방법이 개시되어 있다.
광의 에너지는 파장의 길이에 반비례하여 커지기 때문에, 노광광의 파장이 짧아지면 펠리클 막이 노광광으로부터 받는 에너지는 커진다. 이 때문에, 노광광의 단파장화에 따라, 펠리클 막에는 노광광에 대한 보다 높은 내성이 요구되고 있으며, 이러한 펠리클 막의 재료로서 Si보다도 열적 및 화학적으로 안정적인 SiC가 적합하다.
SiC로 이루어진 펠리클 막을 포함하는 펠리클의 제조 방법에 관한 기술로서, 하기 특허문헌 2에는, 실리콘 웨이퍼 위에 LPCVD(Low Pressure Chemical Vapor Deposition)법에 의해 다결정 SiC 막을 성막하고, CMP(Chemical Mechanical Polishing)법에 의해 다결정 SiC 막을 150 ㎚의 두께로 연마하고, KOH(수산화칼륨) 수용액을 사용하여 실리콘 웨이퍼를 습식 에칭하는 제조 방법이 개시되어 있다.
하기 특허문헌 2의 기술에는, 실리콘 웨이퍼를 습식 에칭할 때에 펠리클 막이 파손되기 쉽다는 문제가 있었다. 이 문제를 해결할 수 있는 기술이 하기 특허문헌 3에는 개시되어 있다. 하기 특허문헌 3에는, SOI 기판을 베이스로 하여 SiC로 이루어진 펠리클 막을 형성하고, SOI 기판의 중앙부를 제거하는 것에 의해 오목부의 바닥부에 펠리클 막의 이면을 노출시키는 제조 방법이 개시되어 있다. 하기 특허문헌 3의 기술에 의하면, Si 기판과 펠리클 막 사이에 Si 산화막을 개재하는 것에 의해 펠리클 막 내부의 인장 응력을 완화할 수 있고, 제조시의 펠리클 막의 파손을 억제할 수 있다.
특허문헌 1: 일본 공개특허공보 특개2009-116284호 특허문헌 2: 국제공개 제2014/188710호 팜플렛 특허문헌 3: 일본 공개특허공보 특개2018-115094호
특허문헌 2 및 3의 기술에는, 펠리클 막의 품질이 낮다는 문제가 있었다.
본 발명은, 상기 과제를 해결하기 위한 것으로, 그 목적은, 펠리클 막의 품질을 향상시킬 수 있는 펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법을 제공하는 것이다.
본 발명의 한 양태에 따른 펠리클 중간체는, Si 기판과, Si 기판의 표면에 형성된 Si 산화막과, Si 산화막의 표면에 형성된 Si 층을 구비하고, Si 층은, Si 층의 표면에 가까워짐에 따라서 COP(Crystal Originated Particle)의 수가 감소하는 부분인 저(低)COP부로서, Si 층의 표면을 구성하는 부분에 형성된 저 COP 부분을 포함한다.
본 발명의 다른 양태에 따른 펠리클은, 환상의 평면 형상을 가지는 Si 기판과, 환상의 평면 형상을 가지고, Si 기판의 표면에 형성된 Si 산화막과, 환상의 평면 형상을 가지고, Si 산화막의 표면에 형성된 Si 층과, Si 층의 표면에 형성된 SiC 막을 구비하고, Si 층은, Si 층의 표면에 가까워짐에 따라서 COP의 수가 감소하는 부분인 저 COP 부분으로서, Si 층의 표면을 구성하는 부분에 형성된 저 COP 부분을 포함한다.
본 발명의 또 다른 양태에 따른 펠리클 중간체의 제조 방법은, Si 층으로서, 표면에 가까워짐에 따라서 COP의 수가 감소하는 부분인 저 COP 부분으로서, 표면을 구성하는 부분에 형성된 저 COP 부분을 포함하는 Si 층을 준비하는 공정과, 제1 Si 기판과, 제1 Si 기판의 표면에 형성된 제1 Si 산화막을 포함하는 제1 산화막 기판을 준비하는 공정과, 제2 Si 기판과, 제2 Si 기판의 표면에 형성된 제2 Si 산화막을 포함하는 제2 산화막 기판을 준비하는 공정과, Si 층의 표면에 대하여, 제1 Si 산화막을 접합하는 공정과, 제1 Si 산화막을 접합하는 공정 후에, Si 층의 이면을 구성하는 부분을 제거하는 공정과, Si 층의 이면을 구성하는 부분을 제거하는 공정 후에, Si 층의 이면에 대하여, 제2 Si 산화막을 접합하는 공정과, 제2 Si 산화막을 접합하는 공정 후에, Si 산화물의 에칭 속도보다 Si의 에칭 속도가 빠른 조건에서, 제1 Si 기판을 습식 에칭하는 것에 의해 제1 Si 산화막을 노출시키는 공정과, 제1 Si 산화막을 노출시키는 공정 후에, 제1 Si 산화막을 제거하는 것에 의해 Si 층의 표면을 노출시키는 공정을 구비한다.
상기 제조 방법에 있어서 바람직하게, 제1 산화막 기판을 준비하는 공정에서, 제1 Si 기판과, 제1 Si 기판의 표면 및 이면에 형성된 제1 Si 산화막을 포함하는 제1 산화막 기판을 준비하고, 제1 Si 산화막을 접합하는 공정 후에, 제1 Si 산화막에서 제1 Si 기판의 이면에 형성된 부분을 제거하는 것에 의해 제1 Si 기판의 이면을 노출시키는 공정을 추가로 구비한다.
상기 제조 방법에 있어서 바람직하게, 제2 산화막 기판을 준비하는 공정에서, 제2 Si 기판과, 제2 Si 기판의 표면 및 이면에 형성된 제2 Si 산화막을 포함하는 제2 산화막 기판을 준비하고, 제2 Si 산화막을 접합하는 공정 후에, 제2 Si 산화막에서 제2 Si 기판의 이면에 형성된 부분을 제거하는 것에 의해 제2 Si 기판의 이면을 노출시키는 공정을 추가로 구비한다.
본 발명의 또 다른 양태에 따른 펠리클의 제조 방법은, 상기 제조 방법을 사용하여 펠리클 중간체를 제조하는 공정과, Si 층의 표면에 SiC 막을 형성하는 공정과, Si 산화물의 에칭 속도보다 Si의 에칭 속도가 빠른 조건에서, 제2 Si 기판을 습식 에칭하는 것에 의해 제2 Si 기판에 오목부를 형성하여, 오목부의 바닥부에 제2 Si 산화막을 노출시키는 공정과, 오목부의 바닥부에 존재하는 제2 Si 산화막 및 Si 층을 습식 에칭하는 것에 의해 오목부의 바닥부에 SiC 막을 노출시키는 공정을 구비한다.
상기 제조 방법에 있어서 바람직하게, 펠리클 막 중간체를 제조하는 공정 후이며 제2 Si 산화막을 노출시키는 공정 전에, 제2 Si 기판을 기계적으로 연삭하는 것에 의해 제2 Si 기판에 오목부를 형성하는 공정을 추가로 구비하고, 제2 Si 산화막을 노출시키는 공정에서, 오목부의 바닥부에 존재하는 제2 Si 기판을 습식 에칭하는 것에 의해 오목부의 바닥부에 제2 Si 산화막을 노출시킨다.
상기 제조 방법에 있어서 바람직하게, 오목부의 바닥부에 SiC 막을 노출시키는 공정은, 오목부의 바닥부에 존재하는 제2 Si 산화막을 습식 에칭하는 것에 의해 오목부의 바닥부에 Si 층을 노출시키는 공정과, 오목부의 바닥부에 존재하는 Si 층을 습식 에칭하는 것에 의해 오목부의 바닥부에 SiC 막을 노출시키는 공정을 포함하고, SiC 막을 노출시키는 공정에서, Si 층의 습식 에칭에 사용하는 약액에 대하여 Si 층을 상대적으로 움직인다.
본 발명에 의하면, 펠리클 막의 품질을 향상시킬 수 있는 펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 한 실시형태에서의 펠리클(1)의 구성을 나타내는 단면도이다.
도 2는 본 발명의 한 실시형태에 있어서, SiC 막(40)의 표면(40a)에 대하여 수직인 방향에서 본 경우의 펠리클(1)의 구성을 나타내는 평면도이다.
도 3은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제1 공정을 나타내는 단면도이다.
도 4는 어닐링 처리 전후의 도 3의 B 부분의 확대도이다.
도 5는 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제2 공정을 나타내는 단면도이다.
도 6은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제3 공정을 나타내는 단면도이다.
도 7은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제4 공정을 나타내는 단면도이다.
도 8은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제5 공정을 나타내는 단면도이다.
도 9는 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제6 공정을 나타내는 단면도이다.
도 10은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제7 공정을 나타내는 단면도이다.
도 11은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제8 공정을 나타내는 단면도이다.
도 12는 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제9 공정을 나타내는 단면도이다.
도 13은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제10 공정을 나타내는 단면도이다.
도 14는 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제11 공정을 나타내는 단면도이다.
도 15는 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제12 공정을 나타내는 단면도이다.
도 16은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제12 공정의 변형예의 제1 공정을 나타내는 단면도이다.
도 17은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제12 공정의 변형예의 제2 공정을 나타내는 단면도이다.
도 18은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제13 공정을 나타내는 단면도이다.
도 19는 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제14 공정을 나타내는 단면도이다.
도 20은 도 19에 도시된 공정에서 Si 기판(31)이 습식 에칭되는 모습을 모식적으로 나타내는 부분 확대 단면도이다.
도 21은 본 발명의 한 실시형태에서의 Si의 습식 에칭의 제1 방법을 모식적으로 나타내는 도면이다.
도 22는 본 발명의 한 실시형태에서의 Si의 습식 에칭의 제2 방법을 모식적으로 나타내는 도면이다.
도 23은 본 발명의 한 실시형태에서의 Si의 습식 에칭의 제3 방법을 모식적으로 나타내는 도면이다.
도 24는 도 1에 도시된 펠리클(1)에서의 A 부분의 확대도이다.
도 25는 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제15 공정을 나타내는 단면도이다.
도 26은 본 발명의 한 실시형태에서의 펠리클(1)의 제조 방법의 제16 공정을 나타내는 단면도이다.
도 27은 본 발명의 한 실시형태에서의 COP 검지 장치(80)에 의한 COP의 검지 방법을 설명하는 도면이다.
도 28은 참고예에서의 펠리클(100)의 제조 방법을 나타내는 도면이다.
이하, 본 발명의 한 실시형태에 대하여, 도면에 기초하여 설명한다.
도 1은, 본 발명의 한 실시형태에서의 펠리클(1)의 구성을 나타내는 단면도이다. 또한 도 1은, SiC 막(40)의 표면(40a)에 대하여 수직인 평면으로 절단된 경우의 단면도이다.
도 1을 참조하여, 본 실시형태에서의 펠리클(1)(펠리클의 하나의 예)은 SiC로 이루어진 펠리클 막이 지지 기판에 의해 부분적으로 지지된 SiC 자립 기판이며, 지지 기판(41)과, 펠리클 막으로서의 SiC 막(40)(SiC 막의 하나의 예)을 구비한다.
지지 기판(41)은, Si 기판(31)(Si 기판의 하나의 예)과, Si 산화막(32)(Si 산화막의 하나의 예)과, Si 층(10)(Si 층의 하나의 예)을 포함한다. Si 기판(31), Si 산화막(32), 및 Si 층(10)의 각각은, SiC 막(40)의 표면(40a)에 대하여 수직인 방향에서 본 경우에 환상의 평면 형상을 가진다.
Si 기판(31)의 표면(31a)에는 Si 산화막(32)이 형성된다. Si 산화막(32)의 표면(32a)에는 Si 층(10)이 형성된다. Si 층(10)의 표면(10a)에는 (111)면이 노출된다. Si 층(10)의 표면(10a)에는 (100)면이나 (110)면이 노출되어도 좋다. Si 층(10)은, Si 층(10)의 표면(10a)을 구성하는 부분에 형성된 저 COP 부분(11)(저 COP 부분의 하나의 예)을 포함한다. 저 COP 부분은 Si 층의 표면에 가까워짐에 따라서 COP의 수가 감소하는 부분이다.
Si 층(10)의 표면(10a)(지지 기판(41)의 표면(41a))에는 SiC 막(40)이 형성된다. SiC 막(40)은, 지지 기판(41)의 이면(41b) 및 측면(41c)에는 형성되지 않아도 좋고, 지지 기판(41)의 이면(41b) 및 측면(41c)에도 형성되어도 좋다. 지지 기판(41)이 환상이기 때문에, 지지 기판(41)의 중앙부에는 오목부(42)가 형성된다. 오목부(42)는 SiC 막(40)에 의해 덮여지며, 오목부(42)의 바닥부에는 SiC 막(40)의 이면(40b)이 노출된다.
SiC 막(40)은, 10 ㎚ 이상 160 ㎚ 이하의 두께(w1)를 가진다. 두께(w1)는 15 ㎚ 이상인 것이 바람직하고, 30 ㎚ 이하인 것이 바람직하다. SiC 막(40)은, 단결정 3C-SiC, 다결정 3C-SiC, 또는 아몰퍼스 SiC 등으로 이루어져 있다. SiC 막(40)이 Si 기판 위에 형성되는 경우, 일반적으로 SiC 막(40)은 3C-SiC로 되어 있다.
도 2는, 본 발명의 한 실시형태에 있어서, SiC 막(40)의 표면(40a)에 대하여 수직인 방향에서 본 경우의 펠리클(1)의 구성을 나타내는 평면도이다. 도 2에서, 지지 기판(41)의 형상을 도시할 목적으로, 지지 기판(41)이 점선으로 도시되어 있지만, 실제로 지지 기판(41)은 직접적으로 보이지 않는다.
도 2를 참조하여, SiC 막(40), 지지 기판(41), 및 오목부(42)의 각각은, 임의의 평면 형상을 가진다. SiC 막(40)은 그 외주 단부가 환상의 지지 기판(41)에 의해 지지되고 있다. 이러한 것에 의해, SiC 막(40)의 기계적 강도가 지지 기판(41)에 의해 보강되고 있다. SiC 막(40), 지지 기판(41), 및 오목부(42)의 각각은 예를 들어 도 2a에 도시된 바와 같이 원의 평면 형상을 가져도 좋고, 도 2b에 도시된 바와 같이 직사각형의 평면 형상을 가져도 좋다. 도 2b에서, 지지 기판(41)은 사각 환상의 평면 형상을 가진다. 또한 도 2c에 도시된 바와 같이, SiC 막(40) 및 지지 기판(41)의 각각은 원의 평면 형상을 가지며, 오목부(42)는 직사각형의 평면 형상을 가져도 좋다. 오목부(42)의 크기는 임의적이며, 펠리클(1)에 요구되는 기계적 강도 등에 따라 결정되어도 좋다.
다음으로, 본 실시형태에서의 펠리클(1)의 제조 방법에 대하여, 도 3 내지 도 26을 사용하여 설명한다.
도 3을 참조하여, 예를 들어 원팡 형상의 Si 기판(10)을 준비한다. Si 기판(10)은, 서로 평행한 방향으로 연장되는 표면(10a) 및 이면(10b)을 포함한다. Si 기판(10)은, Si 기판(10)의 표면(10a)을 구성하는 부분이 저 COP 부분(11)을 포함한다. COP란, 100 ㎚ 내지 200 ㎚의 사이즈를 가지는 팔면체 형상의 빈 구멍이다. COP는 Si 기판의 결정 성장 중에 결정 내에 생긴다.
도 4는 어닐링 처리 전후의 도 3의 B부 확대도이다.
도 4를 참조하여, Si 기판(10)은, 아르곤 분위기나 수소 분위기 등의 저산소 분위기에서, 1100℃ 이상 1300℃ 이하의 온도에서, 저 COP 부분을 포함하지 않는 Si 기판(12)을 어닐링 처리함으로써 얻어진다. 어닐링 처리 전의 Si 기판(12) 내에는, 다수의 COP(13)가 거의 균등하게 분산되어 존재하고 있다(도 4a). 어닐링 처리 전의 Si 기판(12) 내의 평균 COP 농도는 예를 들어 1×106 개/cm3이다.
상기의 어닐링 처리가 실시되면, Si 기판(12)의 표면(12a)(Si 기판(10)의 표면(10a)) 부근에 존재하고 있던 COP(13)는 Si 기판(12)의 외부로 개방된다. Si 기판(12)의 표면(12a)에 가까운 위치에 존재하는 COP(13)일수록, Si 기판(12)의 외부로 개방되기 쉬워진다. 그 결과, Si 기판(10)의 표면(10a)을 구성하는 부분에, 표면(10a)에 가까워짐에 따라서 COP의 수가 감소하는 부분인 저 COP 부분(11)이 발생한다(도 4b). 어닐링 처리 후의 Si 기판(10)의 표면(10a)의 COP 농도는 예를 들어 0 내지 1개/cm3이다.
또한, 상기의 어닐링 처리에 의해 Si 기판(10)의 이면(10b)을 구성하는 부분에도 저 COP 부분이 발생해도 좋다. Si 기판(12)의 COP를 저감시키는 방법으로서는, 상기의 어닐링 처리 외에, Si 기판(12)의 제작시의 결정 성장 속도를 제어하는 방법이나 Si를 호모 에피택셜 성장하는 방법 등이라도 좋다.
도 5를 참조하여, 산화막 기판(20)(제1 산화막 기판의 하나의 예)을 준비한다. 산화막 기판(20)은, Si 기판(21)(제1 Si 기판의 하나의 예)과, Si 산화막(22)(제1 Si 산화막의 하나의 예)을 포함한다. Si 기판(21)은 Si 기판(10)과 동일한 평면 형상을 가진다. Si 기판(21)은 서로 평행한 방향으로 연장되는 표면(21a) 및 이면(21b)과, 측면(21c)을 포함한다. Si 산화막(22)은 Si 기판(21)의 표면(21a), 이면(21b), 및 측면(21c)에 형성되며, Si 기판(21) 전체를 덮는다. 산화막 기판(20)은, Si 기판(21) 전체를 열산화시키는 것에 의해 제작된다. Si 기판(21)의 표면(21a)에 형성된 Si 산화막(22)은, 0.5 ㎛ 이상 및 5 ㎛ 이하의 두께를 가지는 것이 바람직하고, 2 ㎛의 두께를 가지는 것이 보다 바람직하다.
마찬가지로, 산화막 기판(30)(제2 산화막 기판의 하나의 예)을 준비한다. 산화막 기판(30)은 산화막 기판(20)과 동일한 구성을 가지며, Si 기판(31)(제2 Si 기판의 하나의 예)과, Si 산화막(32)(제2 Si 산화막의 하나의 예)을 포함한다. Si 기판(31)은 Si 기판(10)과 동일한 평면 형상을 가진다. Si 기판(31)은, 서로 평행한 방향으로 연장되는 표면(31a) 및 이면(31b)과, 측면(31c)을 포함한다. Si 산화막(32)은 Si 기판(31)의 표면(31a), 이면(31b), 및 측면(31c)에 형성되며, Si 기판(31) 전체를 덮는다. 산화막 기판(30)은 Si 기판(31) 전체를 열산화시키는 것에 의해 제작된다. Si 기판(31)의 표면(31a)에 형성된 Si 산화막(32)은 0.5 ㎛ 이상 미 5 ㎛ 이하의 두께를 가지는 것이 바람직하고, 2 ㎛의 두께를 가지는 것이 보다 바람직하다.
또한, 산화막 기판(20 및 30)은, Si 산화막이 Si 기판의 표면에만 형성된 것이라도 좋다. Si 산화막(22 및 32)의 형성 방법은 임의적이며, 열산화 이외의 방법이라도 좋다.
도 6을 참조하여, 다음으로, Si 기판(10)의 표면(10a)에 대하여, Si 산화막(22)에서의 Si 기판(21)의 표면(21a)에 형성된 부분을 접합한다. 이러한 것에 의해, Si 기판(10)과 산화막 기판(20)이 서로 접합된다. 이후의 공정에서, Si 기판(10)은 Si 층(10)으로 된다.
도 7을 참조하여, Si 층(10)과 산화막 기판(20)을 접합한 후에, Si 층(10)의 이면(10b)을 구성하는 부분의 Si를 연삭한다. 저 COP 부분(11)은 제거되지 않고 잔존한다. 연삭 후의 Si 층(10)의 두께(w2)는 20 ㎛ 이상 및 100 ㎛ 이하인 것이 바람직하며, 50 ㎛인 것이 보다 바람직하다.
Si 층(10)의 Si의 제거 방법은 임의적이며, 연삭 외에, 건식 에칭 또는 습식 에칭 등의 방법이라도 좋다.
도 8을 참조하여, Si 층(10)과 산화막 기판(20)을 접합한 후에, Si 산화막(22)에서의 Si 기판(21)의 이면(21b) 및 측면(21c)에 형성된 부분을 제거한다. 이러한 것에 의해, Si 기판(21)의 이면(21b) 및 측면(21c)이 노출되고, Si 산화막(22)은 Si 기판(21)의 표면(21a)에만 잔존한다.
Si 산화막(22)의 제거 방법은 임의적이며, 건식 에칭 외에, 습식 에칭 또는 연삭 등의 방법이라도 좋다. 산화막 기판(20)으로서, Si 산화막(22)이 Si 기판(21)의 표면(21a)에만 형성된 것을 준비한 경우, 도 8에 도시된 공정은 생략되어도 좋다.
도 9를 참조하여, Si 층(10)의 이면(10b)을 구성하는 부분의 Si를 제거한 후에, Si 층(10)의 이면(10b)에 대하여, Si 산화막(32)에서의 Si 기판(31)의 표면(31a)에 형성된 부분을 접합한다. 이러한 것에 의해, Si 층(10)과 산화막 기판(30)이 접합된다.
도 10을 참조하여, Si 층(10)과 산화막 기판(30)을 접합한 후, 얻어진 구조를 상하 반전시킨다.
도 11을 참조하여, 상하 반전된 후에, Si 산화막(32)에서의 Si 기판(31)의 이면(31b) 및 측면(31c)에 형성된 부분을 제거한다. 이러한 것에 의해, Si 산화막(32)은 Si 기판(31)의 표면(31a)에만 잔존한다.
Si 산화막(32)의 제거 방법은 임의적이며, 건식 에칭 외에, 습식 에칭 또는 연삭 등의 방법이라도 좋다. 산화막 기판(30)으로서, Si 산화막(32)이 Si 기판(31)의 표면(31a)에만 형성된 것을 준비한 경우, 도 11에 도시된 공정은 생략되어도 좋다.
도 12를 참조하여, 상하 반전된 후에, Si 기판(21)을 습식 에칭에 의해 제거한다. 이러한 것에 의해, Si 산화막(22)의 표면(22a)이 노출된다. 이 습식 에칭은 Si 산화물의 에칭 속도보다 Si의 에칭 속도가 빠른 조건에서 행해진다. Si 기판(21)의 습식 에칭시에 Si 산화막(22)이 에칭 스토퍼로서 기능하고, Si 기판(21)의 고르지 않은 에칭 속도에 기인하는 악영향은 Si 산화막(22)에 의해 완화된다. 이것에 대해서는 도 20을 사용하여 후술한다. 또한, 상기의 Si 기판(21)의 습식 에칭을 행하기 전에, 연삭 등의 방법에 의해 Si 기판(21)의 일부를 미리 제거해도 좋다.
Si 기판(21)의 습식 에칭은 습식 에칭에 사용하는 약액에 대해 Si 기판(21)을 상대적으로 이동시키는 것에 의해 행해지는 것이 바람직하다. 이것에 대해서는도 21 내지 도 23을 사용하여 후술한다.
도 13을 참조하여, Si 산화막(22)의 표면(22a)을 노출시킨 후, Si 산화막(22)을 습식 에칭에 의해 제거한다. 이러한 것에 의해, Si 층(10)의 표면(10a)이 노출되어, 펠리클 중간체(2)(펠리클 중간체의 하나의 예)가 얻어진다. Si 산화막(22)을 습식 에칭할 때에는 HF 등의 약액이 사용된다.
Si 산화막(22)의 제거 방법은 습식 에칭이 바람직하지만, 습식 에칭 외에, 건식 에칭 또는 연삭 등의 방법이라도 좋다.
펠리클 중간체(2)는 Si 기판(31)과, Si 기판(31)의 표면(31a)에 형성된 Si 산화막(32)과, Si 산화막(32)의 표면(32a)에 형성된 Si 층(10)을 구비한다. Si 층(10)은 Si 층(10)의 표면(10a)을 구성하는 부분에 형성된 저 COP 부분(11)을 포함한다.
도 14를 참조하여, 펠리클 중간체(2)를 얻은 후, Si 층(10)의 표면(10a)(저 COP 부분(11)의 표면)에 SiC 막(40)을 형성한다. Si 산화막(32), Si 층(10), 및 SiC 막(40)의 각각의 두께를 상술한 범위로 하는 것에 의해 SiC 막(40)의 기계적 강도를 확보할 수 있고, 후에 행해지는 도 15, 도 19, 도 25, 및 도 26에 도시된 각각의 층의 제거 공정에서 SiC 막(40)에 크랙이 발생하는 사태를 회피할 수 있다.
SiC 막(40)은 예를 들어 Si 층(10)의 표면(10a)을 탄화시키는 것에 의해 얻어진 SiC로 이루어진 베이스 층 위에, MBE(Molecular Beam Epitaxy)법, 또는 CVD(Chemical Vapor Deposition)법 등을 사용하여 성막된다. 또한 SiC 막(40)은, Si 층(10)의 표면(10a)을 탄화시키는 것만에 의해 형성되어도 좋다. 추가로, SiC 막(40)은 Si 층(10)의 표면(10a)에 MBE법 또는 CVD법 등을 사용하여 성막되어도 좋다. SiC 막(40)은 저 COP 부분(11)을 베이스로 하여 형성되기 때문에, 형성되는 SiC 막(40)은 높은 품질을 가진다.
도 15를 참조하여, 다음으로, Si 기판(31)의 이면(31b)의 중앙부(RG1)의 Si를 제거한다(Si 기판(31)의 이면(31b)을 카운터보어 가공(counterbore)한다). 중앙부(RG1)의 Si 제거는 Si 기판(31)의 중앙부(RG1)의 Si를 기계적으로 연삭하는 것에 의해 수행되어도 좋다. 또한, 중앙부(RG1)의 Si의 제거는, Si 기판(31)의 이면(31b)에서의 중앙부(RG1)를 제외한 영역에 포토레지스트를 형성하고, 형성된 포토레지스트를 마스크로 하여 중앙부(RG1)의 Si를 에칭하는 것에 의해 수행되어도 좋다.
또한, Si의 습식 에칭에 사용되는 약액에 대한 마스크의 내성을 높이는 경우에, 중앙부(RG1)의 Si의 제거는 다음의 방법에 의해 수행되어도 좋다.
도 16을 참조하여, Si 기판(31)의 이면(31b) 전체면에 Si 산화막 또는 Si 질화막으로 이루어진 마스크층(33)을 형성한다. 계속해서 마스크층(33) 위에, 필요한 형상으로 패터닝된 포토레지스트(34)를 형성한다.
도 17을 참조하여, 다음으로, 포토레지스트(34)를 마스크로 하여 마스크층(33)을 습식 에칭에 의해 패터닝한다. 이러한 것에 의해, 마스크층(33)의 외주부만이 남겨진다. 마스크층(33)이 Si 산화막으로 이루어진 경우, 마스크층(33)의 습식 에칭의 약액으로서는 불산 용액 등이 사용된다. 마스크층(33)이 Si 질화막으로 이루어진 경우, 마스크층(33)의 습식 에칭의 약액으로서는 인산 용액 등이 사용된다. 계속해서, 패터닝된 마스크층(33)을 마스크로 하고, 혼합 산 등의 약액을 사용하여 중앙부(RG1)의 Si를 습식 에칭에 의해 제거한다. 그 후, 포토레지스트(34) 및 마스크층(33)을 제거한다. 또한, 포토레지스트(34)는 Si의 습식 에칭 전에 제거되어도 좋다.
또한, 마스크층(33)으로서 Si 산화막 및 Si 산화막 이외의 산화막 또는 질화막이 사용되어도 좋다.
도 18을 참조하여, 중앙부(RG1)의 Si가 제거된 결과, Si 기판(31)의 이면(31b)에는 오목부(42)가 형성된다. 도 18에서, 오목부(42)는 Si 기판(31)을 관통하지 않을 정도의 깊이를 가지며, 오목부(42)의 바닥면은 Si에 의해 구성된다. 오목부(42)의 존재에 의해, Si 기판(31)의 중앙부의 두께(도 18 중의 세로 방향의 길이)는, Si 기판(31)의 외주부의 두께보다 얇게 된다.
도 19를 참조하여, 계속해서, Si 기판(31)에서의 오목부(42)의 바닥면(RG2)에 존재하는 부분을 습식 에칭에 의해 제거한다. 이러한 것에 의해, 오목부(42)의 바닥면에는 Si 산화막(32)의 이면(32b)이 노출된다. 이 습식 에칭은, Si 산화물의 에칭 속도보다 Si의 에칭 속도가 빠른 조건에서 행해진다.
도 20은, 도 19에 도시된 공정에서 Si 기판(21)이 습식 에칭되는 모습을 모식적으로 나타내는 부분 확대 단면도이다.
도 20을 참조하여, Si 기판(31)에 부착되는 약액의 양의 차이 등에 기인하여, 평면적으로 본 경우에 Si 기판(31)의 고르지 않은 에칭 속도가 존재한다. 특히, Si 기판(31)의 평면 내의 위치(PO)의 에칭 속도가 Si 기판(31)의 평면 내의 다른 위치의 에칭 속도보다 느린 경우에 에칭 중의 위치(PO)의 두께는 다른 위치보다도 두껍게 된다(도 20a). Si 기판(31)의 에칭이 진행됨에 따라(제거되는 Si 기판(31)의 양이 많아짐에 따라), Si 기판(31)의 두께가 현저히 고르지 않게 된다(도 20b).
Si 산화막(32)이 존재하는 경우, 에칭은 Si 산화막(32)의 이면(32b)에 도달하면 감속된다. 이는 Si 산화물의 에칭 속도보다 Si의 에칭 속도가 빠르기 때문이다. 이러한 것에 의해, 위치(PO) 이외의 위치의 에칭은 Si 산화막(32)의 이면(32b)에 도달한 시점에서 감속되는 한편, 뒤쳐진 위치(PO)에서의 에칭은 계속해서 진행된다(도 20c). 그 결과, Si 기판(31)은 균일하게 제거된다(도 20d). 이렇게 하여, Si 산화막(32)이 에칭 스토퍼로서 기능하고, Si 기판(31)의 고르지 않은 에칭 속도에 기인하는 악영향은 Si 산화막(32)에 의해 완화된다.
Si 기판(31)의 습식 에칭시에 Si 산화막(32)이 에칭 스토퍼로서 기능하는 것과 마찬가지로, Si 기판(21)의 습식 에칭시(도 12)에 Si 산화막(22)이 에칭 스토퍼로서 기능한다.
바닥면(RG2)의 Si의 습식 에칭은, 습식 에칭에 사용하는 약액에 대해 Si 기판(31)을 상대적으로 움직이는 것에 의해 행해지는 것이 바람직하다. Si 기판(31)을 움직이는 것에는 Si 기판(31)의 위치를 변경하지 않고 Si 기판(31)을 회전시키는 것과, Si 기판(31)의 위치를 변경하는(바꿔 말하면, Si 기판(31)을 이동시키는) 것과, Si 기판(31)의 위치를 변경하면서 Si 기판(31)을 회전시키는 것 등이 포함된다. Si의 습식 에칭에 사용하는 약액으로서 예를 들어 불산 및 질산을 포함하는 혼합 산이나, 수산화칼륨(KOH) 수용액 등이 사용된다.
Si의 습식 에칭의 약액으로서, 수산화칼륨 수용액 등의 알칼리 용액을 사용한 경우, SiC 막(40) 중에 저밀도로 존재하는 핀홀을 통해 SiC 막(40)까지 에칭되는 경우가 있다. SiC 막(40)이 에칭되는 것을 억지하고, SiC 막(40)의 품질을 양호하게 하기 위해서는 Si의 습식 에칭의 약액으로서 상술한 혼합 산을 사용하는 것이 바람직하다.
Si의 습식 에칭시에 Si 기판(31)을 움직이는 방향은 임의적이다. 그러나, Si 기판(31)을 움직이는 동안에 약액으로부터 받는 압력에 의해 SiC 막(40)이 파손되는 사태를 회피하기 위해, 이하의 제1 내지 제3 방법과 같이, SiC 막(40)의 표면(40a)에 대해 평행한 평면(도 21 내지 도 23 중의 평면(PL)) 내의 방향으로 Si 기판(31)을 움직이는 것이 바람직하다.
도 21 내지 도 23은 본 발명의 한 실시형태에서의 Si의 습식 에칭의 제1 내지 제3 방법을 모식적으로 나타내는 도면이다. 또한, 도 21 내지 도 23의 설명에서 Si의 습식 에칭 직전의 구조를 중간체(3)라고 기재하고 있다.
도 21을 참조하여, 제1 방법은 스핀 에칭에 의해 Si를 제거하는 방법이다. 제1 방법에서 Si 기판(31)의 이면(31b)이 위를 향하도록 중간체(3)를 고정대(HP)에 고정한다. 그리고, 화살표(AR1)로 도시된 바와 같이, 이면(31b)과 직교하는 방향으로 연장되는 회전축을 중심으로 하여 고정대(HP)를 회전시킨다. 이렇게 하여, 중간체(3)의 위치를 변경하지 않고 중간체(3)를 회전시킨 상태에서, 습식 에칭에 사용하는 약액(MA)(에칭액)을 Si 기판(31)의 이면(31b)에 주입한다. 고정대(HP)의 회전수는 예를 들어 500 내지 1500rpm 정도로 설정된다.
도 22를 참조하여, 제2 방법에서, 복수의 중간체(3)를 세운 상태로 고정대(HP)에 고정한다. 그리고, 반응 용기(CS)의 내부에 충전된 약액(MA)에 복수의 중간체(3)를 침지하고, SiC 막(40)의 표면(40a)에 대해 평행한 평면(PL) 내에서, 화살표(AR2)로 도시된 바와 같이 중간체(3)의 위치를 변경하면서 중간체(3) 및 고정대(HP)를 회전시킨다.
도 23을 참조하여, 제3 방법에서, Si 기판(31)의 이면(31b)이 위를 향하도록 중간체(3)를 고정대(HP)에 고정한다. 그리고, 반응 용기(CS)의 내부에 충전된 약액(MA)에 중간체(3)를 침지하고, SiC 막(40)의 표면(40a)에 대해 평행한 평면(PL) 내에서, 화살표(AR3)로 도시된 바와 같이 중간체(3) 및 고정대(HP)를 직선 위에서 왕복 이동시킨다.
도 24는 도 1에 도시된 펠리클(1)에서의 A 부분의 확대도이다. 또한, 도 24에서는 Si 기판(31)의 폭의 변화량이 실제의 것보다 강조되어 도시되어 있다.
도 24를 참조하여, 불산 및 질산을 포함하는 혼합 산은 Si를 등방적으로 에칭하는 작용을 가진다. 이 때문에, 불산 및 질산을 포함하는 혼합 산을 약액으로서 사용하여 Si의 습식 에칭한 경우에, 그 흔적으로서, Si 기판(31)의 폭(d)(도 24 중 가로 방향의 길이)은, SiC 막(40)에서 멀어짐에 따라(SiC 막(40)에서 Si 기판(31)의 이면(31b)을 향해) 감소된다.
도 25를 참조하여, Si 산화막(32)의 이면(32b)을 노출시킨 후, Si 산화막(32)에서의 오목부(42)의 바닥부(RG3)에 존재하는 부분을 습식 에칭에 의해 제거한다. 이러한 것에 의해, 오목부(42)의 바닥면에는 Si 층(10)의 이면(10b)이 노출된다. Si 산화막(32)을 습식 에칭하는 경우에 HF 등의 약액이 사용된다.
도 26을 참조하여, Si 층(10)의 이면(10b)을 노출시킨 후, Si 층(10)에서의 오목부(42)의 바닥면(RG4)에 존재하는 부분을 습식 에칭에 의해 제거한다. 이러한 것에 의해, 오목부(42)의 바닥면에는 SiC 막(40)의 이면(40b)이 노출된다. 이상의 공정에 의해, 도 1에 도시된 펠리클(1)이 얻어진다.
Si 층(10)의 습식 에칭은, 도 21 내지 도 23을 사용하여 설명한 방법과 마찬가지로, Si 층(10)의 습식 에칭에 사용하는 약액에 대해 Si 층(10)을 상대적으로 움직이는 것에 의해 행해지는 것이 바람직하다.
또한, 저 COP 부분(11)은 다음의 방법으로 확인할 수 있다.
펠리클(1) 또는 펠리클 중간체(2)에서, SiC 막(40)을 연삭으로 제거하는 것에 의해 Si 층(10)의 표면(10a)이 노출된 시료를 준비한다. 다음으로, COP 검지 장치(80)를 사용하여 시료에서의 Si 층(10)의 표면(10a)의 COP를 검지하여 COP의 수를 계측한다.
도 27은 본 발명의 한 실시형태에서의 COP 검지 장치(80)에 의한 COP의 검지 방법을 설명하는 도면이다.
도 27을 참조하여, COP 검지 장치(80)는 레이저 광 조사부(81a, 81b, 및 81c)와, 빔 스플리터(82)와, 수광부(83a 및 83b)와, 제어부(84)를 포함한다. 레이저 광 조사부(81a, 81b, 및 81c)의 각각은 서로 상이한 각도 및 방향에서 시료(WR)의 표면(Si 층(10)의 표면(10a))에서의 소정의 검지 위치(DP)를 향해 레이저 광을 조사한다. 레이저 광의 조사 조건의 하나의 예로서, 조사되는 레이저 광의 파장은 405 ㎚이며, 출력은 60 mW이다.
빔 스플리터(82)는 소정의 검지 위치(DP)에서 산란된 레이저 광을, 높은 입사각으로 검지 위치(DP)에 입사한 레이저 광의 산란광과, 낮은 입사각으로 검지 위치(DP)에 입사한 레이저 광의 산란광으로 분리한다.
수광부(83a)는 빔 스플리터(82)에서 분리된 산란광 중, 높은 입사각으로 검지 위치(DP)에 입사한 레이저 광의 산란광을 수광하고, 수광 강도에 따른 신호를 출력한다. 수광부(83b)는 빔 스플리터(82)에서 분리된 산란광 중, 낮은 입사각으로 검지 위치(DP)에 입사한 레이저 광의 산란광을 수광하고, 수광 강도에 따른 신호를 출력한다.
제어부(84)는 PC(Personal Computer)로 되어 있다. 제어부(84)는, 수광부(83a 및 83b)의 각각으로부터 출력된 신호의 강도를 비교하는 것에 의해 검지 위치(DP)의 요철을 판정하고 COP를 검지한다. 하나의 예로서, COP 검지 장치(80)가 검지 가능한 COP의 최소 사이즈(폭)는 0.1 ㎛이다.
시료(WR)가 원판 형상을 가지는 경우에, COP 검지 장치(80)는 화살표(E)로 나타내는 방향으로 시료(WR)를 회전시키면서 시료(WR)의 중심으로부터 외주부를 향해 검지 위치(DP)를 변경하는 것에 의해 시료(WR)의 표면 전체의 COP를 검지하여, 시료(WR)의 표면의 COP의 총 수(COP의 수)를 계측한다.
그 후, Si 층(10)을 에칭하는 것에 의해 Si 층(10)의 두께를 점차 얇게 하면서, COP 검지 장치(80)를 사용하여 시료의 표면 전체에 걸친 COP의 검지를 반복함으로써, 시료에서의 Si 층(10)의 두께 방향의 COP의 수의 분포를 얻을 수 있다.
본 실시형태에 의하면, Si 층(10)에서의 결함이 적은 부분(저 COP 부분(11))을 베이스로 하여 펠리클 막인 SiC 막(40)을 형성할 수 있기 때문에, 펠리클 막의 품질을 향상시킬 수 있다. 또한, Si 기판(31)의 에칭시에 Si 산화막(32)이 에칭 스토퍼로서 기능하기 때문에, Si 기판(31)의 고르지 않은 에칭 속도에 기인하는 악영향을 완화시킬 수 있으며, 펠리클 막으로의 크랙의 발생을 억지할 수 있다. 그 결과, 펠리클 막의 제조의 수율을 개선할 수 있다.
도 28은 참고예에서의 펠리클(100)의 제조 방법을 나타내는 도면이다.
도 28을 참조하여, Si 산화막을 에칭 스토퍼로서 사용하고, 또한 저 COP 부분을 베이스로 하여 SiC 막을 형성할 수 있는 제조 방법으로서 다음의 제조 방법이 또한 고려될 수 있다. Si 기판(101)과, Si 기판(101) 위에 형성된 Si 산화막(102)과, Si 산화막(102) 위에 형성된 Si 층(103)을 포함하는 SOI 기판(110)을 준비한다(도 28a). 다음으로, SOI 기판(110)을 저산소 분위기에서 어닐링함으로써 Si 층(103)의 표면(103a)에 저 COP 부분(104)을 형성한다(도 28b). 계속해서, Si 층(103)의 표면(103a)에 SiC 막(105)을 형성한다(도 28c). 그 후, Si 기판(101), Si 산화막(102), 및 Si 층(103)의 중앙부를 에칭하는 것에 의해 오목부(106)를 형성하고, 오목부(106)의 바닥부에 SiC 막(105)의 이면(105b)을 노출시킨다(도 28d).
그러나, 이 제조 방법을 사용하는 경우에, 저 COP 부분(104)을 형성하기 위한 SOI 기판(110)의 어닐링(도 28b)시에, Si 산화막(102) 중의 Si 산화물이 분위기 중에 가스로서 방출되며, 그 결과, 저산소 분위기를 유지하는 것이 곤란해져, 저 COP 부분(104)을 형성하는 것이 곤란해진다.
본 실시형태의 제조 방법에 의하면, Si 기판(31)의 고르지 않은 에칭 속도에 기인하는 악영향을 완화시키면서, 저 COP 부분(11)을 베이스로 하여 SiC 막(40)을 형성할 수 있다. 그 결과, 펠리클 막의 제조의 수율을 개선하면서, 펠리클 막의 품질을 향상시킬 수 있다.
[기타]
상술한 실시형태의 제조 방법에서의 각각의 공정의 실시 순서가 적절히 변경되는 것이 가능하다.
상술한 실시형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허청구의 범위에 의해 나타내어지고, 특허청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
1, 100 : 펠리클 (펠리클의 하나의 예)
2 : 펠리클 중간체(펠리클 중간체의 하나의 예)
3 : 중간체
10, 103 : Si 기판 또는 Si 층(Si 층의 하나의 예)
10a, 103a : Si 층의 표면
10b : Si 층의 이면
11, 104 : 저 COP 부분(저 COP 부분의 하나의 예)
12 : 어닐링 처리 전의 Si 기판
12a : 어닐링 처리 전의 Si 기판의 표면
20, 30 : 산화막 기판(제1 및 제2 산화막 기판의 하나의 예)
21, 31, 101 : Si 기판(Si 기판, 제1 Si 기판, 및 제2 Si 기판의 하나의 예)
21a, 31a : Si 기판의 표면
21b, 31b : Si 기판의 이면
21c, 31c : Si 기판의 측면
22, 32, 102 : Si 산화막(Si 산화막, 제1 Si 산화막, 및 제2 Si 산화막의 하나의 예)
22a, 32a : Si 산화막의 표면
32b Si : 산화막의 이면
33 : 마스크층
34 포토레지스트
40, 105 : SiC 막(SiC 막의 하나의 예)
40a : SiC 막의 표면
40b, 105b : SiC 막의 이면
41 : 지지 기판
41a : 지지 기판의 표면
41b : 지지 기판의 이면
41c : 지지 기판의 측면
42, 106 : 오목부(오목부의 하나의 예)
80 : COP(Crystal Originated Particle) 검지 장치
81a, 81b, 81c : 레이저 광 조사부
82 : 빔 스플리터
83a, 83b : 수광부
84 : 제어부
110 : SOI(Silicon On Insulator) 기판
CS : 반응 용기
DP : 검지 위치
HP : 고정대
MA : 약액
PL : 평면
PO : Si 기판의 평면 내의 위치
RG1 : Si 기판의 이면의 중앙부
RG2, RG3, RG4 : 오목부의 바닥면
WR : 시료

Claims (8)

  1. 펠리클 중간체로서,
    Si 기판과,
    상기 Si 기판의 표면에 형성된 Si 산화막과,
    상기 Si 산화막의 표면에 형성된 Si 층을 구비하고,
    상기 Si 층은, 상기 Si 층의 표면에 가까워짐에 따라서 COP(Crystal Originated Particle)의 수가 감소하는 부분인 저 COP 부분으로서 상기 Si 층의 표면을 구성하는 부분에 형성된 저 COP 부분을 포함하는, 펠리클 중간체.
  2. 펠리클로서,
    환상의 평면 형상을 가지는 Si 기판과,
    환상의 평면 형상을 가지고, 상기 Si 기판의 표면에 형성된 Si 산화막과,
    환상의 평면 형상을 가지고, 상기 Si 산화막의 표면에 형성된 Si 층과,
    상기 Si 층의 표면에 형성된 SiC 막을 구비하고,
    상기 Si 층은, 상기 Si 층의 표면에 가까워짐에 따라서 COP(Crystal Originated Particle)의 수가 감소하는 부분인 저 COP 부분으로서 상기 Si 층의 표면을 구성하는 부분에 형성된 저 COP 부분을 포함하는, 펠리클.
  3. 펠리클 중간체의 제조 방법으로서,
    Si 층으로서, 표면에 가까워짐에 따라서 COP(Crystal Originated Particle)의 수가 감소하는 부분인 저 COP 부분으로서 표면을 구성하는 부분에 형성된 저 COP 부분을 포함하는 Si 층을 준비하는 공정과,
    제1 Si 기판과, 상기 제1 Si 기판의 표면에 형성된 제1 Si 산화막을 포함하는 제1 산화막 기판을 준비하는 공정과,
    제2 Si 기판과, 상기 제2 Si 기판의 표면에 형성된 제2 Si 산화막을 포함하는 제2 산화막 기판을 준비하는 공정과,
    상기 Si 층의 표면에 대해 상기 제1 Si 산화막을 접합하는 공정과,
    상기 제1 Si 산화막을 접합하는 공정 후에, 상기 Si 층의 이면을 구성하는 부분을 제거하는 공정과,
    상기 Si 층의 이면을 구성하는 부분을 제거하는 공정 후에, 상기 Si 층의 이면에 대해 상기 제2 Si 산화막을 접합하는 공정과,
    상기 제2 Si 산화막을 접합하는 공정 후에, Si 산화물의 에칭 속도보다 Si의 에칭 속도가 빠른 조건에서, 상기 제1 Si 기판을 습식 에칭하는 것에 의해 상기 제1 Si 산화막을 노출시키는 공정과,
    상기 제1 Si 산화막을 노출시키는 공정 후에, 상기 제1 Si 산화막을 제거하는 것에 의해 상기 Si 층의 표면을 노출시키는 공정을 구비한, 펠리클 중간체의 제조 방법.
  4. 제3항에 있어서, 상기 제1 산화막 기판을 준비하는 공정에서, 상기 제1 Si 기판과, 상기 제1 Si 기판의 표면 및 이면에 형성된 상기 제1 Si 산화막을 포함하는 상기 제1 산화막 기판을 준비하고,
    상기 제1 Si 산화막을 접합하는 공정 후에, 상기 제1 Si 산화막에서 상기 제1 Si 기판의 이면에 형성된 부분을 제거하는 것에 의해 상기 제1 Si 기판의 이면을 노출시키는 공정을 추가로 구비한, 펠리클 중간체의 제조 방법.
  5. 제3항에 있어서, 상기 제2 산화막 기판을 준비하는 공정에서, 상기 제2 Si 기판과, 상기 제2 Si 기판의 표면 및 이면에 형성된 상기 제2 Si 산화막을 포함하는 상기 제2 산화막 기판을 준비하고,
    상기 제2 Si 산화막을 접합하는 공정 후에, 상기 제2 Si 산화막에서 상기 제2 Si 기판의 이면에 형성된 부분을 제거하는 것에 의해 상기 제2 Si 기판의 이면을 노출시키는 공정을 추가로 구비한, 펠리클 중간체의 제조 방법.
  6. 펠리클의 제조 방법으로서,
    제3항에 기재된 방법을 사용하여 펠리클 중간체를 제조하는 공정과,
    상기 Si 층의 표면에 SiC 막을 형성하는 공정과,
    Si 산화물의 에칭 속도보다 Si의 에칭 속도가 빠른 조건에서, 상기 제2 Si 기판을 습식 에칭하는 것에 의해 상기 제2 Si 기판에 오목부를 형성하여, 상기 오목부의 바닥부에 상기 제2 Si 산화막을 노출시키는 공정과,
    상기 오목부의 바닥부에 존재하는 상기 제2 Si 산화막 및 상기 Si 층을 습식 에칭하는 것에 의해 상기 오목부의 바닥부에 상기 SiC 막을 노출시키는 공정을 구비한, 펠리클의 제조 방법.
  7. 제6항에 있어서, 상기 펠리클 막 중간체를 제조하는 공정의 후이며 상기 제2 Si 산화막을 노출시키는 공정 전에, 상기 제2 Si 기판을 기계적으로 연삭하는 것에 의해 상기 제2 Si 기판에 상기 오목부를 형성하는 공정을 추가로 구비하고,
    상기 제2 Si 산화막을 노출시키는 공정에서, 상기 오목부의 바닥부에 존재하는 상기 제2 Si 기판을 습식 에칭하는 것에 의해 상기 오목부의 바닥부에 상기 제2 Si 산화막을 노출시키는, 펠리클의 제조 방법.
  8. 제6항에 있어서, 상기 오목부의 바닥부에 상기 SiC 막을 노출시키는 공정은,
    상기 오목부의 바닥부에 존재하는 상기 제2 Si 산화막을 습식 에칭하는 것에 의해 상기 오목부의 바닥부에 상기 Si 층을 노출시키는 공정과,
    상기 오목부의 바닥부에 존재하는 상기 Si 층을 습식 에칭하는 것에 의해 상기 오목부의 바닥부에 상기 SiC 막을 노출시키는 공정을 포함하고,
    상기 SiC 막을 노출시키는 공정에서, 상기 Si 층의 습식 에칭에 사용하는 약액에 대해 상기 Si 층을 상대적으로 움직이는, 펠리클의 제조 방법.
KR1020217027665A 2019-02-25 2020-02-21 펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법 KR20210129078A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-031707 2019-02-25
JP2019031707A JP7319059B2 (ja) 2019-02-25 2019-02-25 ペリクル中間体の製造方法およびペリクルの製造方法
PCT/JP2020/007003 WO2020175355A1 (ja) 2019-02-25 2020-02-21 ペリクル中間体、ペルクル、ペリクル中間体の製造方法、およびペリクルの製造方法

Publications (1)

Publication Number Publication Date
KR20210129078A true KR20210129078A (ko) 2021-10-27

Family

ID=72239551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217027665A KR20210129078A (ko) 2019-02-25 2020-02-21 펠리클 중간체, 펠리클, 펠리클 중간체의 제조 방법, 및 펠리클의 제조 방법

Country Status (10)

Country Link
US (1) US12001136B2 (ko)
EP (1) EP3916481A4 (ko)
JP (2) JP7319059B2 (ko)
KR (1) KR20210129078A (ko)
CN (1) CN113474726A (ko)
CA (1) CA3131369A1 (ko)
IL (1) IL285859A (ko)
SG (1) SG11202109296WA (ko)
TW (1) TWI821530B (ko)
WO (1) WO2020175355A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102682687B1 (ko) * 2021-08-24 2024-07-08 주식회사 에프에스티 극자외선 리소그라피용 펠리클 및 그 제조방법
JPWO2023175990A1 (ko) * 2022-03-18 2023-09-21

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116284A (ja) 2007-10-18 2009-05-28 Shin Etsu Chem Co Ltd ペリクルおよびペリクルの製造方法
JP2014188710A (ja) 2013-03-26 2014-10-06 Sato Holdings Corp プリンターの印字ユニット
JP2018115094A (ja) 2017-01-20 2018-07-26 エア・ウォーター株式会社 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP3762144B2 (ja) 1998-06-18 2006-04-05 キヤノン株式会社 Soi基板の作製方法
JP4228419B2 (ja) 1998-07-29 2009-02-25 信越半導体株式会社 Soiウエーハの製造方法およびsoiウエーハ
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
US6645293B2 (en) 2002-03-07 2003-11-11 Illinois Institute Of Technology Molecular crystals of controlled size
EP2051139B1 (en) * 2007-10-18 2010-11-24 Shin-Etsu Chemical Co., Ltd. Pellicle and method for manufacturing the same
JP2010045272A (ja) 2008-08-18 2010-02-25 Sumco Corp 貼合せsoiウェーハの製造方法及び該方法により得られた貼合せsoiウェーハ
JP5394808B2 (ja) 2009-04-22 2014-01-22 信越化学工業株式会社 リソグラフィ用ペリクルおよびその製造方法
US8357974B2 (en) 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
JP2012151158A (ja) * 2011-01-17 2012-08-09 Shin Etsu Chem Co Ltd Euv用ペリクル膜及びペリクル、並びに該膜の製造方法
JP5552095B2 (ja) * 2011-06-21 2014-07-16 信越化学工業株式会社 Euv用レチクル
JP5711703B2 (ja) * 2012-09-03 2015-05-07 信越化学工業株式会社 Euv用ペリクル
KR101707763B1 (ko) 2013-05-24 2017-02-16 미쯔이가가꾸가부시끼가이샤 펠리클 및 이것을 포함하는 euv 노광 장치
JP6261004B2 (ja) 2014-01-20 2018-01-17 信越化学工業株式会社 Euv用ペリクルとこれを用いたeuv用アセンブリーおよびその組立方法
CN106920745A (zh) * 2015-12-25 2017-07-04 有研半导体材料有限公司 一种消除轻掺退火硅片表面cop的方法
JP6787851B2 (ja) 2017-08-08 2020-11-18 エア・ウォーター株式会社 ペリクルおよびペリクルの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116284A (ja) 2007-10-18 2009-05-28 Shin Etsu Chem Co Ltd ペリクルおよびペリクルの製造方法
JP2014188710A (ja) 2013-03-26 2014-10-06 Sato Holdings Corp プリンターの印字ユニット
JP2018115094A (ja) 2017-01-20 2018-07-26 エア・ウォーター株式会社 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法

Also Published As

Publication number Publication date
TW202101573A (zh) 2021-01-01
JP2020134870A (ja) 2020-08-31
SG11202109296WA (en) 2021-09-29
WO2020175355A1 (ja) 2020-09-03
JP7483986B2 (ja) 2024-05-15
IL285859A (en) 2021-10-31
TWI821530B (zh) 2023-11-11
US20220171279A1 (en) 2022-06-02
CA3131369A1 (en) 2020-09-03
JP2023099220A (ja) 2023-07-11
EP3916481A4 (en) 2022-03-30
US12001136B2 (en) 2024-06-04
EP3916481A1 (en) 2021-12-01
JP7319059B2 (ja) 2023-08-01
CN113474726A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
JP7483986B2 (ja) ペリクル中間体およびペルクル
US9664999B2 (en) Method of making an extreme ultraviolet pellicle
TWI779073B (zh) 護膜及護膜之製造方法
KR101435226B1 (ko) 펠리클 및 펠리클의 제조 방법
EP2477072A1 (en) A pellicle film and a pellicle for EUV application, and a method for manufacturing the film
US6795170B2 (en) Structure for attaching a pellicle to a photo-mask
EP3506010B1 (en) Pellicle production method
CN109196145B (zh) 基板的制造方法
TW201231742A (en) Modification process for nano-structuring ingot surface, wafer manufacturing method and wafer thereof
WO2022176833A1 (ja) ペリクルおよびペリクルの製造方法
EP4155430A1 (en) Pellicle, original plate for light exposure, light exposure device, method for producing pellicle, and method for producing semiconductor device
JP2023142943A (ja) ペリクル用材料、ペリクル、およびペリクル用材料の製造方法
JP2000182947A (ja) X線露光用マスクおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination