KR20210127845A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20210127845A
KR20210127845A KR1020200045270A KR20200045270A KR20210127845A KR 20210127845 A KR20210127845 A KR 20210127845A KR 1020200045270 A KR1020200045270 A KR 1020200045270A KR 20200045270 A KR20200045270 A KR 20200045270A KR 20210127845 A KR20210127845 A KR 20210127845A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
blocking
voltage
transistor
Prior art date
Application number
KR1020200045270A
Other languages
English (en)
Inventor
이광택
최성식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200045270A priority Critical patent/KR20210127845A/ko
Priority to US17/149,429 priority patent/US11367384B2/en
Priority to CN202110395551.2A priority patent/CN113554989A/zh
Publication of KR20210127845A publication Critical patent/KR20210127845A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

표시 장치 및 그 구동 방법이 개시된다. 표시 장치는, 제1 전극과 제2 전극을 갖고 상기 제1 전극과 상기 제2 전극 사이에 연결된 복수의 발광 소자들을 포함하는 발광 유닛 및 상기 발광 유닛에 구동 전류를 공급하는 구동 트랜지스터를 포함하는 서브 화소; 상기 발광 유닛과 전기적으로 연결되어 상기 발광 소자들에 대한 단락을 검출하는 검출부; 및 상기 검출부의 출력에 기초하여 상기 구동 전류의 차단을 제어하는 차단 제어기를 포함한다. 따라서, 표시 장치의 소비 전력이 개선될 수 있다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND MEHTOD FOR DRIVING THE SAME}
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 더욱 상세하게는 나노 스케일 또는 마이크로 스케일의 크기를 갖는 초소형 발광 소자들을 이용하여 발광하는 표시 장치 및 그 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
유기 발광 표시 장치는 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 이용하여 발광한다. 유기 발광 다이오드는 유기물을 재료로 이용하여 형성되므로, 구동 시간이 누적됨에 따라 유기 발광 다이오드가 열화되거나 발광 효율이 감소하는 등의 문제가 있다.
최근에는 유기 발광 다이오드의 상술한 문제를 해결하기 위하여 무기물을 재료로 이용하는 발광 소자에 대한 연구가 진행되고 있다. 예를 들어, 나노 스케일 또는 마이크로 스케일의 크기를 갖고 무기물로 형성된 초소형 발광 소자를 이용하여 발광하는 표시 장치에 대한 연구가 지속되고 있다.
본 발명의 일 목적은, 외부에서 이른바 암점(dark spot)으로 시인될 수 있는 서브 화소의 구동 전류를 차단시킴으로써 소비 전력을 개선할 수 있는 표시 장치를 제공하는 데 있다.
본 발명의 다른 목적은, 상기 표시 장치의 구동 방법을 제공하는 데 있다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 일 측면은, 표시 장치를 제공한다.
표시 장치는, 제1 전극과 제2 전극을 갖고 상기 제1 전극과 상기 제2 전극 사이에 연결된 복수의 발광 소자들을 포함하는 발광 유닛 및 상기 발광 유닛에 구동 전류를 공급하는 구동 트랜지스터를 포함하는 서브 화소; 상기 발광 유닛과 전기적으로 연결되어 상기 발광 소자들에 대한 단락을 검출하는 검출부; 및 상기 검출부의 출력에 기초하여 상기 구동 전류의 차단을 제어하는 차단 제어기를 포함할 수 있다.
상기 발광 소자들 각각은, 나노 스케일 또는 마이크로 스케일의 크기를 갖는 무기 발광 다이오드일 수 있다.
상기 발광 유닛은, 서로 병렬로 연결된 상기 발광 소자들로 그룹핑된 복수의 그룹들을 포함하되, 상기 그룹들은 상기 제1 전극과 상기 제2 전극 사이에서 서로 직렬로 연결될 수 있다.
상기 검출부는, 상기 제1 전극 및 상기 그룹들을 서로 직렬 연결하는 노드들 중 적어도 하나에 대한 전압을 기준 전압과 비교하는 적어도 하나의 비교기(comparator)를 포함할 수 있다.
상기 적어도 하나의 비교기는, 상기 제1 전극과 전기적으로 연결되어 상기 제1 전극의 전압을 제1 기준 전압과 비교하는 주 비교기를 포함할 수 있다.
상기 제1 기준 전압은, 상기 그룹들의 개수에 상응하는 값으로 결정될 수 있다.
상기 제1 기준 전압은, 상기 그룹들의 개수에 미리 설정된 비율을 곱한 값으로 결정될 수 있다.
상기 주 비교기는, 상기 제1 전극의 전압을 수신하는 제1 입력단, 상기 제1 기준 전압을 수신하는 제2 입력단, 및 상기 제1 전극의 전압과 상기 제1 기준 전압을 비교하여 로우 레벨 신호와 하이 레벨 신호 중 하나를 출력하는 출력단을 갖는 증폭기를 포함할 수 있다.
상기 차단 제어기는, 상기 주 비교기의 출력을 기초로, 상기 제1 전극의 전압이 상기 제1 기준 전압보다 작은 경우 상기 구동 전류를 차단하기 위한 차단 신호를 차단 제어 라인을 통해 출력할 수 있다.
상기 서브 화소는, 상기 차단 신호에 대한 응답으로, 턴-오프되는 차단 트랜지스터를 더 포함할 수 있다.
상기 차단 트랜지스터는, 상기 구동 트랜지스터의 게이트 전극에 전기적으로 연결되어, 상기 차단 신호에 대한 응답으로 상기 구동 트랜지스터를 턴-오프 시킬 수 있다.
상기 차단 트랜지스터는, 제1 전원에서부터 상기 구동 트랜지스터를 경유하여 제2 전원으로 흐르는 상기 구동 전류의 경로 상에 연결될 수 있다.
상기 적어도 하나의 비교기는, 상기 노드들 각각에 전기적으로 연결되어 상기 노드들의 전압을 제2 기준 전압과 비교하는 보조 비교기들을 더 포함할 수 있다.
상기 차단 제어기는, 상기 주 비교기와 상기 보조 비교기들의 출력들에 기초하여 상기 구동 전류를 차단하기 위한 차단 신호를 차단 제어 라인을 통해 출력할 수 있다.
상기 차단 제어기는, 상기 주 비교기와 상기 보조 비교기들의 출력들을 논리 OR 연산하여 상기 차단 신호를 출력할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면은, 표시 장치의 구동 방법을 제공한다.
표시 장치의 구동 방법은, 제1 전극과 제2 전극을 갖고 상기 제1 전극과 상기 제2 전극 사이에 연결된 복수의 발광 소자들을 포함하는 발광 유닛을 대상으로 적어도 하나의 전압을 감지하는 단계; 감지된 상기 적어도 하나의 전압을 기준 전압과 비교하는 단계; 및 상기 비교 결과에 대한 응답으로, 상기 발광 유닛에 공급되는 구동 전류를 차단하기 위한 차단 신호를 생성하는 단계를 포함할 수 있다.
상기 발광 소자들 각각은, 나노 스케일 또는 마이크로 스케일의 크기를 갖는 무기 발광 다이오드일 수 있다.
상기 발광 유닛은, 서로 병렬로 연결된 상기 발광 소자들로 그룹핑된 복수의 그룹들을 포함하되, 상기 그룹들은 상기 제1 전극과 상기 제2 전극 사이에서 서로 직렬로 연결될 수 있다.
상기 비교하는 단계는, 상기 제1 전극의 전압을 제1 기준 전압과 비교하는 단계를 포함할 수 있다.
상기 비교하는 단계는, 상기 그룹들을 서로 직렬 연결하는 노드들의 전압들을 제2 기준 전압과 비교하는 단계를 더 포함할 수 있다.
본 발명에 따른 표시 장치 및 그 구동 방법은 서브 화소의 발광 유닛 내부에 포함된 다수의 발광 소자들 사이에 발생하는 단락(short)을 감지하고, 감지된 단락 여부 또는 단락된 비율에 따라 해당 서브 화소의 구동 전류를 차단시킴으로써 소비 전력을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 구성도이다.
도 2는 도 1에 따른 표시 패널을 도시한 평면도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 5a 내지 도 5c는 도 2에 따른 서브 화소의 일 예를 나타내는 회로도들이다.
도 6은 본 발명의 일 실시예에 따른 발광 유닛에서 암점이 발생하는 경우를 설명하기 위한 개념도이다.
도 7은 도 6에서 본 발명의 일 실시예에 따른 검출부 및 차단 제어부를 추가로 나타낸 구성도이다.
도 8a 내지 도 8c는 도 7에 따른 차단 신호를 수신하는 차단 트랜지스터가 부가된 서브 화소에 대한 회로도들이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타낸 흐름도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 구성도이다.
도 1을 참조하면, 표시 장치(DD)는, 표시 패널(100), 타이밍 제어부(200), 주사 구동부(300), 발광 구동부(400), 데이터 구동부(500), 및 전원 관리부(600)를 포함할 수 있다.
표시 패널(100)은, 복수의 화소(PX[i,j])들을 포함할 수 있다. 복수의 화소(PX[i,j])들은 p개의 행(p는 자연수)과 q개의 열(q는 자연수)로 구성될 수 있다. 동일한 행(이하, 수평 라인으로 혼용하여 지칭될 수 있음)에 배치되는 화소(PX[i,j])들은 동일한 주사 라인 및 동일한 발광 라인에 연결될 수 있다. 또한, 동일한 열(이하, 수직 라인으로 혼용하여 지칭될 수 있음)에 배치되는 화소(PX[i,j])들은 동일한 데이터 라인에 연결될 수 있다. 예를 들어, i번째(i는 p 이하의 자연수) 행 및 j(j는 q 이하의 자연수)번째 열에 배치되는 화소(PX[i,j])는, i번째 주사 라인(SL[i]) 및 i번째 발광 라인(EL[i])에 연결되고, j번째 데이터 라인(DL[j])에 연결될 수 있다.
타이밍 제어부(200)는 외부로부터 공급되는 동기 신호들에 대응하여 주사 구동 제어 신호(SCS), 데이터 구동 제어 신호(DCS), 및 발광 제어 신호(ECS)를 생성할 수 있다. 주사 구동 제어 신호(SCS)는 주사 구동부(300)로 공급되고, 데이터 구동 제어 신호(DCS)는 데이터 구동부(500)로 공급되며, 발광 제어 신호(ECS)는 발광 구동부(400)로 공급될 수 있다. 또한, 타이밍 제어부(200)는 외부로부터 공급되는 입력 영상 데이터(미도시)를 기초로 영상 데이터(RGB)를 생성하고, 생성된 영상 데이터(RGB)를 데이터 구동부(500)에 공급할 수 있다.
주사 구동 제어 신호(SCS)는, 주사 개시 신호 및 클록 신호들을 포함할 수 있다. 주사 개시 신호는 주사 신호의 첫 번째 타이밍을 제어하기 위한 신호일 수 있다. 클럭 신호들은 주사 개시 신호를 시프트(shift)시키기 위해 사용될 수 있다.
발광 제어 신호(ECS)는, 발광 개시 신호 및 클럭 신호들을 포함할 수 있다. 발광 개시 신호는 발광 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 발광 개시 신호를 시프트(shift)시키기 위해 사용될 수 있다.
데이터 구동 제어 신호(DCS)는, 소스 스타트 펄스 및 클록 신호들을 포함할 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어할 수 있다. 클록 신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.
주사 구동부(300)는 타이밍 제어부(200)로부터 주사 구동 제어 신호(SCS)를 수신하고, 주사 구동 제어 신호(SCS)에 기초하여 주사 라인들(SL[1], SL[2], ..., SL[p])로 주사 신호를 순차적으로 공급할 수 있다. 주사 신호가 순차적으로 공급되면 화소(PX[i,j])들은 수평 라인 단위(또는 화소행 단위)로 선택되며, 선택된 화소(PX[i,j])들에 데이터 신호가 공급될 수 있다.
주사 구동부(300)는 시프트 레지스터들(shift registers) 형태로 구성된 주사 스테이지들을 포함할 수 있다. 주사 구동부(300)는 클록 신호의 제어에 따라 턴-온 레벨의 펄스 형태인 주사 개시 신호를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호를 생성할 수 있다.
발광 구동부(400)는 타이밍 제어부(200)로부터 발광 제어 신호(ECS)를 수신하고, 발광 제어 신호(ECS)에 기초하여 발광 제어 라인들(EL[1], EL[2], ..., EL[p])로 발광 신호를 순차적으로 공급할 수 있다. 발광 신호는 화소(PX[i,j])들의 발광 시간을 제어하기 위하여 사용될 수 있다. 이를 위하여, 발광 신호는 주사 신호보다 넓은 폭으로 설정될 수 있다.
데이터 구동부(500)는 타이밍 제어부(200)로부터 데이터 구동 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(500)는, 영상 데이터(RGB)에 기초하여 데이터 라인들(DL[1], DL[2], ..., DL[q])을 통해 주사 신호에 의하여 선택된 수평 라인에 배치된 화소(PX[i,j])들로 데이터 전압(또는 데이터 신호)를 공급할 수 있다. 이를 위하여, 데이터 구동부(500)는 주사 신호와 동기되도록 데이터 라인들(DL[1], DL[2], ..., DL[q])로 데이터 전압들을 공급할 수 있다.
전원 관리부(600)는, 제1 전원(VDD)의 전압, 제2 전원(VSS)의 전압, 및 초기화 전원(Vint)의 전압을 표시 패널(100)에 공급할 수 있다. 제1 전원(VDD)과 제2 전원(VSS)은 표시 패널(100)의 각 화소(PX[i,j])에 포함된(또는 서브 화소에 포함된) 복수의 발광 소자의 구동을 위한 전압들을 생성할 수 있다. 일 실시예에서, 제2 전원(VSS)의 전압은 제1 전원(VDD)의 전압보다 낮을 수 있다. 예를 들어, 제1 전원(VDD)의 전압은 양의 전압이고, 제2 전원(VSS)의 전압은 음의 전압일 수 있다. 초기화 전원(Vint)의 전압에 의해 화소(PX[i,j])에 포함되는 구동 트랜지스터 및/또는 발광 소자가 초기화될 수 있다.
한편, 도 1에서는 발광 신호를 공급하는 발광 구동부(400)가 도시되었으나, 후술하는 서브 화소(SPX1, SPX2, SPX3)의 회로 구조에 따라 발광 구동부(400)가 생략될 수도 있으며, 주사 구동부(300)와 유사하게 제2 주사 신호를 출력하는 제2 주사 구동부가 추가될 수도 있다.
도 2는 도 1에 따른 표시 패널을 도시한 평면도이다.
도 2를 참조하면, 표시 패널(100)은, 베이스 층(SUB1)(또는, 기판)과, 베이스 층(SUB1) 상에 배치된 화소(PX[i,j])를 포함할 수 있다. 구체적으로, 표시 패널(PNL) 및 베이스 층(SUB1)은, 영상이 표시되는 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
실시예에 따라, 표시 영역(DA)은 표시 패널(100)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(100)의 가장자리를 따라 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수도 있다.
베이스 층(SUB1)은 표시 패널(100)의 베이스 부재를 구성할 수 있다. 예를 들어, 베이스 층(SUB1)은 하부 패널(예를 들어, 표시 패널(100)의 하판)의 베이스 부재를 구성할 수 있다.
실시예에 따라, 베이스 층(SUB1)은 경성 기판 또는 가요성 기판일 수 있다. 일 예로, 베이스 층(SUB1)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 베이스 층(SUB1)은 투명 기판, 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
베이스 층(SUB1)은 화소들(PX[i,j])이 배치되는 표시 영역(DA), 표시 영역(DA) 이외의 나머지 영역에 해당하는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일 측에 배치될 수 있다. 비표시 영역(NDA)에 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.
화소(PX[i,j])는 복수의 서브 화소들을 포함할 수 있다. 일 예로, 화소(PX[i,j])는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 실시예에 따라, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 서로 다른 색상들로 발광할 수 있다. 일 예로, 제1 서브 화소(SPX1)는 적색으로 발광하는 적색 서브 화소일 수 있고, 제2 서브 화소(SPX2)는 녹색으로 발광하는 녹색 서브 화소일 수 있으며, 제3 서브 화소(SPX3)는 청색으로 발광하는 청색 서브 화소일 수 있다.
한편, 각각의 서브 화소들(SPX1, SPX2, SPX3)은 발광 유닛(LSU)을 이용하여 발광할 수 있고, 발광 유닛(LSU)은 복수의 발광 소자(LD)들로 구성될 수 있다. 예를 들어, 발광 소자(LD)들 각각은 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지며 서로 직렬 및/또는 병렬로 연결된 발광 다이오드(더욱 상세하게는 무기 발광 다이오드)일 수 있다.
이하에서 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)를 통칭하여 서브 화소(SPX)로 지칭할 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3 및 도 4를 참조하면, 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 일 방향을 따라 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)는 일 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 여기서, 막대 형상은 원기둥 또는 다각기둥 등과 같이 폭 방향보다 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일(nanometer scale to micrometer scale) 정도로 작은 크기, 일 예로 약 100 nm 내지 약 10 μm 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)를 이용하는 표시 장치(DD)의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 적어도 하나의 n형 반도체 물질을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체 물질을 포함할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 다시 말해, 활성층(12)은 제1 반도체층(11) 및 후술하는 제2 반도체층(13) 사이에 배치될 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압이 인가되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광할 수 있다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)는 표시장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용될 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)의 타입과 상이한 타입의 반도체 물질을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체 물질을 포함할 수 있다.
실시예에 따라, 제1 반도체층(11)의 제1 길이(L1)는 제2 반도체층(13)의 제2 길이(L2)보다 길 수 있다.
실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 제1 및 제2 반도체층들(11, 13)의 일 영역을 더 둘러싸도록 형성될 수도 있다.
실시예에 따라, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 평면(즉, 상부면 및 하부면)은 커버하지 않고 노출할 수 있다. 몇몇 다른 실시예에서, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부 및 상기 양 단부와 인접한 반도체층들(11, 13)의 측부를 노출할 수도 있다.
실시예에 따라, 절연성 피막(INF)은 이산화규소(SiO2), 질화규소(Si3N4), 산화알루미늄(Al2O3) 및 이산화타이타늄(TiO2) 중 적어도 하나의 절연 물질을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및/또는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체 물질 및/또는 전극층을 추가적으로 포함할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광할 수 있다.
도 5a 내지 도 5c는 도 2에 따른 서브 화소의 일 예를 나타내는 회로도들이다.
도 5a 내지 도 5c에서는 서브 화소(SPX)의 회로도에 대한 일 실시예들을 도시하며, 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)는 도 5a 내지 도 5c에 따른 서브 화소(SPX)와 동일한 형태로 구현될 수 있다.
도 5a 내지 도 5c에서 발광 소자(LD)는, 도 3 내지 도 4를 참조하여 설명한 나노 스케일 또는 마이크로 스케일의 크기를 갖는 무기 발광 다이오드일 수 있다.
이하에서, 서브 화소(SPX)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치된 경우를 전제로, 서브 화소(SPX)에 연결되는 데이터 라인(DL[j])은 j번째 데이터 라인(DL[j])이고, 서브 화소(SPX)에 연결되는 주사 라인(SL[i])은 i번째 주사 라인(SL[i])이고, 서브 화소(SPX)에 연결되는 발광 제어 라인(EL[i])은 i번째 발광 제어 라인(EL[i])일 수 있다.
도 5a 내지 도 5c를 참조하면, 서브 화소(SPX)는 제1 전극(AE)과 제2 전극(CE)을 갖고 제1 전극(AE)과 제2 전극(CE) 사이에 연결된 복수의 발광 소자(LD)들을 포함하는 발광 유닛(LSU) 및 발광 유닛(LSU)에 구동 전류를 공급하는 구동 트랜지스터를 포함할 수 있다. 이하에서 구동 트랜지스터는 제1 트랜지스터(T1)와 혼용하여 지칭될 수 있다.
발광 유닛(LSU)은 제1 전원(VDD)과 전기적으로 연결된 제1 전극(AE) 및 제2 전원(VSS)과 전기적으로 연결된 제2 전극(CE)을 포함하고, 복수의 발광 소자(LD)들을 이용하여 구동 전류에 대응하는 휘도로 발광할 수 있다. 이에 따라 표시 패널(100)의 표시 영역(DA)에서 영상이 표시될 수 있다.
구동 트랜지스터는 제1 전원(VDD)과 제2 전원(VSS) 사이에 전기적으로 연결되어, 데이터 신호(또는 데이터 전압)에 상응하는 구동 전류를 생성하고 생성된 구동 전류를 발광 유닛(LSU)에 공급할 수 있다.
일 실시예에 따른 도 5a를 참조하면, 서브 화소(SPX)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 저장 커패시터(Cst), 및 발광 유닛(LSU)를 포함할 수 있다.
제1 트랜지스터(T1)는, 제1 전원(VDD)과 발광 유닛(LSU)의 제1 전극(AE) 사이에 연결되고, 제1 노드(N1)와 연결된 게이트 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 대한 응답으로 턴-온됨으로써, 구동 전류를 생성할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DL[j])과 제1 노드(N1) 사이에 연결되고, 주사 라인(SL[i])과 연결된 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 주사 라인(SL[i])을 통해 공급되는 주사 신호에 대한 응답으로 턴-온되어, 데이터 라인(DL[j])을 통해 공급된 데이터 신호를 제1 노드(N1)로 전달할 수 있다. 제2 트랜지스터(T2)는 스위칭 트랜지스터로 지칭될 수도 있다.
저장 커패시터(Cst)는 제1 노드(N1)과 제2 노드(N2) 사이에 연결될 수 있다. 따라서, 저장 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 인가되는 전압을 저장할 수 있다. 도 5a에서 제2 노드(N2)는 제1 트랜지스터(T1)의 제2 전극과 동일한 노드일 수 있다.
발광 유닛(LSU)은 제2 노드(N2)와 제2 전원(VSS) 사이에 연결될 수 있다. 발광 유닛(LSU)은 도 5a에서 도시한 것과 달리, 제1 전원(VDD)과 제1 트랜지스터(T1)의 제1 전극 사이에 연결될 수도 있다.
일 실시예에 따른 도 5b를 참조하면, 서브 화소(SPX)는 제1 내지 제7 트랜지스터들(T1~T7), 저장 커패시터(Cst), 및 발광 유닛(LSU)을 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 발광 유닛(LSU) 사이에 연결될 수 있다. 예를 들어, 제1 트랜지스터(T1)의 제1 전극(예를 들어, 소스 전극)은 제5 트랜지스터(T5)를 통해 제1 전원(VDD)에 연결되고, 제1 트랜지스터(T1)의 제2 전극(예를 들어, 드레인 전극)은 제6 트랜지스터(T6)를 경유하여 발광 유닛(LSU)의 제1 전극(AE)에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 대한 응답으로 턴-온 되어, 발광 유닛(LSU)으로 구동 전류를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DL[j])과 제1 트랜지스터(T1)의 제1 전극 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 주사 라인(SL[j])에 연결될 수 있다. 제2 트랜지스터(T2)는 주사 라인(SL[i])으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 데이터 라인(DL[j])을 통해 공급되는 데이터 신호를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극(예를 들어, 드레인 전극)과 제1 노드(N1) 사이에 연결될 수 있다. 제3 트랜지스터(T3)는 주사 라인(SL[i])에 연결된 게이트 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 주사 라인(SL[i])으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 게이트 전극(즉, 제1 노드(N1))과 제1 트랜지스터(T1)의 제2 전극을 전기적으로 연결하고, 제1 트랜지스터(T1)를 다이오드 형태로 동작시킬 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 연결될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 이전 주사 라인(SL[i-1])에 연결될 수 있다. 제4 트랜지스터(T4)는 이전 주사 라인(SL[i-1])으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달할 수 있다. 여기서, 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하일 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1)의 제1 전극 사이에 연결될 수 있다. 제5 트랜지스터(T5)는 발광 제어 라인(EL[i])에 연결된 게이트 전극을 포함할 수 있다. 제5 트랜지스터(T5)는 발광 제어 라인(EL[i])으로 게이트-온 전압(일 예로, 로우 레벨 전압)의 발광 제어 신호가 공급될 때 턴-온되어 제1 전원(VDD)의 전압을 제1 트랜지스터(T1)의 제1 전극에 인가할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 유닛(LSU)의 제1 전극(AE) 사이에 연결될 수 있다. 제6 트랜지스터(T6)는 발광 제어 라인(EL[i])에 연결되는 게이트 전극을 포함할 수 있다. 제6 트랜지스터(T6)는 발광 제어 라인(EL[i])을 통해 게이트-온 전압의 발광 제어 신호가 공급될 때 턴-온되어, 제1 트랜지스터(T1)의 구동 전류를 발광 유닛(LSU)에 전달할 수 있다.
제7 트랜지스터(T7)는 발광 유닛(LSU)의 제1 전극(AE, 또는 제2 노드(N2))과 초기화 전원(Vint) 사이에 연결될 수 있다. 제7 트랜지스터(T7)은 이후 주사 라인(SL[i+1])에 연결된 게이트 전극을 포함할 수 있다. 제7 트랜지스터(T7)는 이후 주사 라인(SL[i+1])으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 유닛(LSU)의 제1 전극(AE)에 인가할 수 있다. 따라서, 이후 주사 라인(SL[i+1])으로 게이트-온 전압의 주사 신호가 공급될 때, 발광 유닛(LSU)의 제1 전극(AE)이 초기화 전원(Vint)의 전압으로 초기화될 수 있다. 한편, 제7 트랜지스터(T7)의 게이트 전극은 i번째 주사 라인(SL[i])과 연결될 수도 있으며, 주사 라인(SL[i])으로 주사 신호가 공급될 때, 제7 트랜지스터(T7)가 턴-온되어 초기화 전원(Vint)의 전압을 발광 유닛(LSU)의 제1 전극(AE)에 인가할 수도 있다.
저장 커패시터(Cst)는 제1 전원(VDD)과 제1 노드(N1)의 사이에 연결될 수 있다. 저장 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
발광 유닛(LSU)은 제2 노드(N2)와 제2 전원(VSS) 사이에 연결될 수 있다.
일 실시예에 따른 도 5c를 참조하면, 서브 화소(SPX)는, 제1 내지 제3 트랜지스터(T1, T2, T3), 저장 커패시터(Cst) 및 발광 유닛(LSU)을 포함할 수 있다.
제1 및 제2 트랜지스터들(T1, T2) 및 스토리지 커패시터(Cst)는, 도 5a를 참조하여 설명한 제1 및 제2 트랜지스터들(T1, T2) 및 스토리지 커패시터(Cst)와 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제3 트랜지스터(T3)는 j번째 센싱 라인(SEN[j])과 제2 노드(N2) 사이에 연결되고, 제2 주사 라인(SL2[i])에 연결될 수 있다. 여기서 제2 주사 라인(SL2[i])은 j번째 주사 라인(SL[j]) 또는 j+1번째 주사 라인(SL[j+1])일 수 있고, 도 1에 도시하지는 않았으나 주사 구동부(300)와 구별되는 제2 주사 구동부(미도시)로부터 출력되는 제2 주사 신호가 공급되는 라인일 수도 있다.
발광 유닛(LSU)은 제2 노드(N2)와 제2 전원(VSS) 사이에 연결될 수 있다.
제3 트랜지스터(T3)는 제2 주사 라인(SL2[i])으로부터 전송되는 게이트-온 전압의 제2 주사 신호에 대한 응답으로 턴-온되고, 센싱 라인(SEN[j])과 제2 노드(N2)를 전기적으로 연결할 수 있다. 예를 들어, 제3 트랜지스터(T3)가 턴온되는 경우, 제1 트랜지스터(T1)를 통해 흐르는 구동 전류(또는 제1 트랜지스터(T1)의 제2 전극의 전압)가 센싱 라인(SEN[j])을 통해 표시 장치(DD) 내부의 센싱 모듈(미도시)이나 표시 장치(DD) 외부의 센싱 장치(미도시)로 제공되며, 센싱 모듈(미도시)은 센싱 라인(SEN[j])을 통해 공급된 구동 전류를 기초로 제1 트랜지스터(T1)의 특성(예를 들어, 문턱 전압, 이동도)을 감지할 수 있다.
한편, 도 5a 내지 도 5c에 도시된 서브 화소(SPX)에서 발광 유닛(LSU)을 제외한 트랜지스터들 및 저장 커패시터(Cst)는 화소 회로(PXC)로 지칭될 수 있고, 화소 회로(PXC)는 베이스 기판(SUB1)에서 발광 유닛(LSU)과 상이한 층에 배치될 수 있다.
도 5a 내지 도 5c에서 화소 회로(PXC)에 포함되는 트랜지스터들 중 n 타입 트랜지스터로 도시된 트랜지스터들 중 적어도 하나는 p 타입 트랜지스터로 변경될 수 있으며, p 타입 트랜지스터로 도시된 트랜지스터들 중 적어도 하나는 n 타입 트랜지스터로 변경될 수 있다.
도 6은 본 발명의 일 실시예에 따른 발광 유닛에서 암점이 발생하는 경우를 설명하기 위한 개념도이다.
도 6을 참조하면, 도 5a 내지 도 5c에 따른 서브 화소(SPX)에서 제2 노드(N2)와 제2 전원(VSS) 사이에 연결된 발광 유닛(LSU)을 상세히 도시한 회로가 도시된다.
발광 유닛(LSU)은 서로 병렬로 연결된 발광 소자들로 그룹핑된 복수의 그룹들(GR1, GR2, ..., GRN)을 포함할 수 있다. 예를 들어, 발광 유닛(LSU)은, k개(k는 1 이상의 자연수)의 발광 소자들이 서로 병렬로 연결된 제1 그룹(GR1) 내지 제N 그룹(GRN, N은 1 이상의 자연수)을 포함할 수 있다. 또한, 제1 그룹(GR1) 내지 제N 그룹(GRN)은 발광 유닛(LSU)의 제1 전극(AE)과 발광 유닛(LSU)의 제2 전극(CE) 사이에서 서로 직렬로 연결될 수 있다.
도 5a 내지 도 5c에서는 발광 유닛(LSU)에 포함된 발광 소자(LD)들이 제1 전원(VDD)에서 제2 전원(VSS)으로 전류가 흐르는 방향(이하에서 순방향으로 지칭될 수 있음)으로 연결되도록 도시하였다. 그러나, 발광 소자(LD)를 순방향으로 정렬시키는 공정 과정에서의 오차 등으로 인하여, 발광 소자(LD)들 중 일부는 순방향과 반대되는 방향(이하에서 역방향으로 지칭될 수 있음)으로 연결될 수 있다.
예를 들어, 도 6에서 도시한 것과 같이, 일부 발광 소자들(DA1, DB1, DNk)은 순방향으로 정렬되었으나, 일부 발광 소자(DN1, DAk, DBk)는 역방향으로 정렬될 수 있다. 이러한 경우, 순방향으로 연결된 발광 소자(LD)들이 유효하게 발광하는 유효 광원이 될 수 있고, 역방향으로 연결된 발광 소자(LD)들은 발광하지 않을 수도 있다.
또한, 발광 소자(LD)들 중 일부는 단락(short)되어 발광하지 않을 수 있다. 예를 들어, 도 6에서 서로 병렬로 연결된 발광 소자들의 제1 그룹(GR1)에서 적어도 하나의 발광 소자가 단락되면, 단락된 발광 소자와 동일한 제1 그룹(GR1)에 속하는 발광 소자들(DA1, ..., DAk)은 모두 발광하지 않을 수 있다. 마찬가지로 서로 병렬로 연결된 발광 소자들의 제2 그룹(GR2)에서 적어도 하나의 발광 소자가 단락되면, 단락된 발광 소자와 동일한 제2 그룹(GR2)에 속하는 발광 소자들(DB1, ..., DBk)은 모두 발광하지 않을 수 있다.
따라서, 그룹들(GR1, GR2, ..., GRN) 각각에서 적어도 하나의 발광 소자(LD)가 단락되면, 발광 유닛(LSU)에 포함된 발광 소자(LD)들 전부가 발광하지 않게 될 수 있고, 이러한 발광 유닛(LSU)을 갖는 서브 화소(SPX)는 외부에서 암점(dark spot)으로 시인될 수 있다.
그런데, 발광 소자(LD)들 사이에 단락이 발생하여 발광 유닛(LSU)이 비발광하더라도, 구동 트랜지스터(T1)를 통해 제1 전원(VDD)과 제2 전원(VSS) 사이에 일정한 전류가 흐르게 되므로 불필요하게 표시 장치(DD)의 전력이 소모되는 문제가 있다.
도 7은 도 6에서 본 발명의 일 실시예에 따른 검출부 및 차단 제어부를 추가로 나타낸 구성도이다.
일 실시예에서, 표시 장치(DD)는, 검출부(1000) 및 차단 제어기(2000)를 포함할 수 있다. 검출부(1000)는 표시 장치(DD)가 갖는 서브 화소(SPX)의 개수와 상응하는 개수만큼 표시 장치(DD)에(또는 서브 화소(SPX)의 화소 회로(PXC)에) 포함될 수 있다.
검출부(1000)는 발광 유닛(LSU)과 전기적으로 연결되어 상기 발광 소자(LD)들에 대한 단락을 검출할 수 있다. 예를 들어, 검출부(1000)는, 제1 전극(AE) 및 그룹들(GR1, GR2, ..., GRN)을 직렬 연결하는 노드들(N(1), N(2), ..., N(N-1)) 중 적어도 하나에 대한 전압을 기준 전압과 비교하는 적어도 하나의 비교기를 포함할 수 있다.
상기 적어도 하나의 비교기는, 제1 전극(AE)과 전기적으로 연결되어 제1 전극(AE)의 전압을 제1 기준 전압(Vref1)과 비교하는 주 비교기(MCP)를 포함할 수 있다.
주 비교기(MCP)는, 제1 전극(AE)의 전압을 수신하는 제1 입력단, 제1 기준 전압(Vref1)을 수신하는 제2 입력단 및 제1 전극(AE)의 전압과 제1 기준 전압(Vref1)을 비교하여 로우 레벨 신호와 하이 레벨 신호 중 하나를 출력하는 출력단을 갖는 증폭기(AMP)를 포함할 수 있다. 예를 들어, 주 비교기(MCP)는 제1 전극(AE)의 전압이 제1 기준 전압(Vref1)보다 크면 하이 레벨 신호를 출력하고, 제1 전극(AE)의 전압이 제1 기준 전압(Vref1)보다 작으면 로우 레벨 신호를 출력할 수 있다.
제1 기준 전압(Vref1)은, 그룹들(GR1, GR2, ..., GRN)의 개수에 상응하는 값으로 결정될 수 있다. 예를 들어, 그룹들(GR1, GR2, ..., GRN)의 개수가 N 개인 경우, 제1 기준 전압(Vref1)은 다음의 수학식 1과 같이 결정될 수 있다.
Figure pat00001
상기 수학식 1을 참조하면, 제1 기준 전압(Vref1)은 그룹들(GR1, GR2, ..., GRN)의 갯수(N)와 발광 소자(LD) 하나에 인가되는 기준 전압(VLD)을 곱한 값에 제2 전원(VSS)의 전압(V_VSS)을 더하여 산출된 값일 수 있다.
제1 전극(AE)의 전압이 제1 기준 전압(Vref1)보다 작다면, 그룹들(GR1, GR2, ..., GRN) 중 적어도 하나가 단락된 것으로 판단할 수 있다. 따라서, 차단 제어기(2000)는, 주 비교기(MCP)을 출력을 기초로 제1 전극(AE)의 전압이 제1 기준 전압(Vref1)보다 작은 경우 구동 전류를 차단할 수 있다. 예를 들어, 차단 제어기(2000)는, 주 비교기(MCP)의 출력이 로우 레벨 신호인 경우, 구동 전류를 차단할 수 있다.
한편, 제1 기준 전압(Vref1)은 아래의 수학식 2와 같이 결정될 수도 있다.
Figure pat00002
상기 수학식 2를 참조하면, 제1 기준 전압(Vref1)은 그룹들의 개수(N)와 발광 소자(LD) 하나에 인가되는 기준 전압(VLD) 및 미리 설정된 비율(p)을 곱한 값에 제2 전원(VSS)의 전압(V_VSS)을 더하여 산출된 값일 수도 있다.
수학식 1과 달리 수학식 2에서는 미리 설정된 비율(p)을 추가로 곱함으로써, 그룹들(GR1, GR2, ..., GRN) 중 단락된 그룹이 상대적으로 적으면 구동 전류가 차단되지 않을 수도 있고, 그룹들(GR1, GR2, ..., GRN) 중 단락된 그룹이 상대적으로 많으면 구동 전류가 차단될 수도 있다.
상기 적어도 하나의 비교기는, 그룹들(GR1, GR2, ..., GRN)을 서로 직렬 연결하는 노드들(N(1), N(2), ..., N(N-1)) 각각에 전기적으로 연결되어 노드들(N(1), N(2), ..., N(N-1))의 전압을 제2 기준 전압(Vref2)과 비교하는 보조 비교기(CCP)들을 더 포함할 수도 있다.
보조 비교기(CCP)는, 노드들(N(1), N(2), ..., N(N-1)) 중 하나의 전압을 수신하는 제1 입력단, 제2 기준 전압(Vref2)을 수신하는 제2 입력단 및 제1 입력단을 통해 수신하는 전압과 제2 기준 전압(Vref2)을 비교하여 로우 레벨 신호나 하이 레벨 신호 중 하나를 출력하는 출력단을 포함하는 증폭기(AMP)를 포함할 수 있다. 예를 들어, 보조 비교기(CCP)는, 제1 입력단을 통해 수신하는 전압이 제2 기준 전압(Vref2)보다 크면 하이 레벨 신호를 출력하고, 제1 입력단을 통해 수신하는 전압이 제2 기준 전압(Vref2)보다 작으면 로우 레벨 신호를 출력할 수 있다.
상기 제2 기준 전압(Vref2)은, 보조 비교기(CCP)의 제1 입력단과 전기적으로 연결된 노드에 따라 결정될 수 있다. 예를 들어, 보조 비교기(CCP)가 제1 그룹(GR1)과 제2 그룹(GR2) 사이를 직렬 연결하는 제1 노드(N(1))에 연결된 경우, 해당 보조 비교기(CCP)로 수신되는 제2 기준 전압(Vref2_1)은 다음의 수학식 3과 같이 결정될 수 있다.
Figure pat00003
상기 수학식 3을 참조하면, 제1 노드(N(1))에 대한 제2 기준 전압(Vref2_1)은, 수학식 1에 따른 제1 기준 전압(Vref1)에서 발광 소자(LD) 하나에 인가되는 기준 전압(VLD)을 뺀 값일 수 있다. 제1 기준 전압(Vref1)이 수학식 1에 의해 정의되는 것을 전제로 할 때, 제1 노드(N(1))에 대한 제2 기준 전압(Vref2_1)은, 발광 소자(LD) 하나에 인가되는 기준 전압(VLD)을 N-1배한 값에 제2 전원(VSS)의 전압(V_VSS)을 더한 값으로 표현할 수 있다.
마찬가지로, 제2 그룹(GR2)과 제3 그룹(미도시) 사이를 직렬 연결하는 제2 노드(N(2))에 연결된 경우, 제2 노드(N(2))에 대한 제2 기준 전압(Vref2, 미도시)은, 수학식 1에 따른 제1 기준 전압(Vref1)에서 발광 소자(LD) 하나에 인가되는 기준 전압(VLD)을 2번 뺀 값일 수 있다. 제1 기준 전압(Vref1)이 수학식 1에 의해 정의되는 것을 전제로 할 때, 제2 노드(N(2))에 대한 제2 기준 전압(Vref2, 미도시)은, 발광 소자(LD) 하나에 인가되는 기준 전압(VLD)을 N-2배한 값에 제2 전원(VSS)의 전압(V_VSS)을 더한 값일 수 있다.
제N-1 그룹(미도시)과 제N 그룹(GRN) 사이를 직렬 연결하는 제N-1 노드(N(N-1))에 연결된 경우, 제N-1 노드(N(N-1))에 대한 제2 기준 전압(Vref2_N-1)은, 수학식 1에 따른 제1 기준 전압(Vref1)에서 발광 소자(LD) 하나에 인가되는 기준 전압(VLD)을 N-1번 뺀 값일 수 있다. 제1 기준 전압(Vref1)이 수학식 1에 의해 정의되는 것을 전제로 할 때, 제N-1 노드(N(N-1))에 대한 제2 기준 전압(Vref2_N-1)은, 발광 소자(LD) 하나에 인가되는 기준 전압(VLD)과 제2 전원(VSS)의 전압(V_VSS)을 더한 값일 수 있다.
검출부(1000)가 주 비교기(MCP) 뿐만 아니라 보조 비교기(CCP)들을 포함할 경우, 차단 제어기(2000)는, 주 비교기(MCP)와 보조 비교기(CCP)들의 출력에 기초하여 차단 제어 라인(COL)을 통해 차단 신호(COS, cutoff signal)를 출력할 수 있다. 예를 들어, 차단 제어기(2000)는 주 비교기(MCP)와 보조 비교기(CCP)들의 출력들 중에서 적어도 하나의 출력이 로우 레벨 신호이면, 차단 제어 라인(COL)을 통해 차단 신호(COS)를 출력할 수 있다.
일 실시예에서, 차단 제어기(2000)는, 주 비교기(MCP)와 보조 비교기(CCP)들의 출력들을 논리 OR 연산하여 차단 신호(COS)를 출력하는 OR 연산회로를 포함할 수 있다. 여기서, 구현 방식에 따라(후술하는 차단 트랜지스터(CTR)의 타입이나 비교기의 출력 레벨에 따라) OR 연산 회로는 논리 NAND 연산하여 출력하는 NAND 연산회로로 대체될 수도 있다.
도 8a 내지 도 8c는 도 7에 따른 차단 신호를 수신하는 차단 트랜지스터가 부가된 서브 화소에 대한 회로도들이다.
도 7을 참조하여 설명한 것처럼, 차단 제어 라인(COL)을 통해 차단 신호(COS)가 공급되면, 서브 화소(SPX)의 구동 전류가 차단될 수 있다. 이를 위해, 서브 화소(SPX)에는 차단 신호(COS)에 대한 응답으로, 턴-오프되는 차단 트랜지스터(CTR)가 더 포함될 수 있다.
도 8a를 참조하면, 도 5a에 도시한 서브 화소(SPX)에 차단 트랜지스터(CTR)를 추가한 서브 화소(SPX)가 도시된다. 도 8b를 참조하면, 도 5b에 도시한 서브 화소(SPX)에 차단 트랜지스터(CTR)를 추가한 서브 화소(SPX)가 도시된다. 도 8c를 참조하면, 도 5c에 도시한 서브 화소(SPX)에 차단 트랜지스터(CTR)를 추가한 서브 화소(SPX)가 도시된다.
차단 트랜지스터(CTR)는, 구동 트랜지스터의 게이트 전극에 전기적으로 연결되어, 차단 신호(COS)에 대한 응답으로 구동 트랜지스터를 턴-오프 시킬 수 있다. 예를 들어 도 8a 내지 도 8c를 참조하면, 차단 트랜지스터(CTR)는 제1 노드(N1)와 제1 트랜지스터(T1)의 게이트 전극 사이에 연결되고, 차단 제어 라인(COL)과 연결된 게이트 전극을 포함할 수 있다. 차단 제어 라인(COL)을 통해 하이 레벨의 차단 신호(COS)가 공급되면, 차단 트랜지스터(CTR)는 턴-오프될 수 있다. 따라서, 제1 트랜지스터(T1)의 게이트 전극으로 게이트 턴-온 레벨의 데이터 신호가 전달될 수 없기 때문에, 제1 트랜지스터(T1)가 턴-오프 되어 구동 전류가 차단될 수 있다.
다른 실시예로, 차단 트랜지스터(CTR)는 제1 전원(VDD)에서부터 제1 트랜지스터(T1)를 경유하여 제2 전원(VSS)으로 흐르는 구동 전류의 경로 상에 연결될 수도 있다. 예를 들어, 도 8a 내지 도 8c를 참조하면, 차단 트랜지스터(CTR)는 제1 트랜지스터(T1)의 제2 전극(또는 제2 노드(N2))과 발광 유닛(LSU)의 제1 전극(AE) 사이에 전기적으로 연결되고, 차단 제어 라인(COL)과 연결된 게이트 전극을 포함할 수도 있다. 이 경우에도, 차단 제어 라인(COL)을 통해 하이 레벨의 차단 신호(COS)가 공급되면, 차단 트랜지스터(CTR)는 턴-오프될 수 있다. 따라서, 구동 전류가 흐르는 경로가 차단되므로, 구동 전류가 차단될 있다.
도 8a 내지 도 8c에서 차단 신호(COS)가 하이 레벨의 게이트 턴-오프 신호인 경우를 전제로, 차단 트랜지스터(CTR)를 p 타입 트랜지스터로 도시하였다. 그러나, 차단 신호(COS)가 로우 레벨의 게이트 턴-오프 신호인 경우, 차단 트랜지스터(CTR)는 n 타입 트랜지스터로 구현될 수도 있다. 일 실시예에서, 차단 트랜지스터(CTR)는, 차단 신호(COS)를 수신하고, 차단 신호(COS)에 대한 응답으로 개방 회로(open circuit)를 형성하는 다양한 형태의 스위칭 소자로 대체될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타낸 흐름도이다.
도 9를 참조하면, 표시 장치의 구동 방법은, 제1 전극과 제2 전극을 갖고 제1 전극과 제2 전극 사이에 연결된 복수의 발광 소자들을 포함하는 발광 유닛을 대상으로 적어도 하나의 전압을 감지하는 단계(S100); 감지된 적어도 하나의 전압을 기준 전압과 비교하는 단계(S110); 및 비교 결과에 대한 응답으로, 발광 유닛에 공급되는 구동 전류를 차단하기 위한 차단 신호를 생성하는 단계(S120)를 포함할 수 있다.
발광 소자들 각각은, 나노 스케일 또는 마이크로 스케일의 크기를 갖는 무기 발광 다이오드일 수 있다.
발광 유닛은, 서로 병렬로 연결된 발광 소자들로 그룹핑된 복수의 그룹들을 포함하되, 그룹들은 제1 전극과 제2 전극 사이에서 서로 직렬로 연결될 수 있다.
비교하는 단계(S110)는, 제1 전극의 전압을 제1 기준 전압과 비교하는 단계를 포함할 수 있다.
비교하는 단계(S110)는, 그룹들을 서로 직렬 연결하는 노드들의 전압들을 제2 기준 전압과 비교하는 단계를 더 포함할 수 있다.
그 밖에도 상술한 표시 장치의 구동 방법은 도 1 내지 도 8c를 참조하여 설명한 표시 장치(DD)의 동작이 포함될 수 있으며, 중복 설명을 방지하기 위하여 추가적인 설명은 생략한다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
DD: 표시 장치 100: 표시 패널
200: 타이밍 제어부 300: 주사 구동부
400: 발광 구동부 500: 데이터 구동부
600: 전원 관리부 LD: 발광 소자
LSU: 발광 유닛 1000: 검출부
2000: 차단 제어기 MCP: 주 비교기
CCP: 보조 비교기 CTR: 차단 트랜지스터
SPX, SPX1, SPX2, SPX3: 서브 화소

Claims (20)

  1. 제1 전극과 제2 전극을 갖고 상기 제1 전극과 상기 제2 전극 사이에 연결된 복수의 발광 소자들을 포함하는 발광 유닛 및 상기 발광 유닛에 구동 전류를 공급하는 구동 트랜지스터를 포함하는 서브 화소;
    상기 발광 유닛과 전기적으로 연결되어 상기 발광 소자들에 대한 단락을 검출하는 검출부; 및
    상기 검출부의 출력에 기초하여 상기 구동 전류의 차단을 제어하는 차단 제어기를 포함하는, 표시 장치.
  2. 청구항 1에서,
    상기 발광 소자들 각각은,
    나노 스케일 또는 마이크로 스케일의 크기를 갖는 무기 발광 다이오드인, 표시 장치.
  3. 청구항 1에서,
    상기 발광 유닛은,
    서로 병렬로 연결된 상기 발광 소자들로 그룹핑된 복수의 그룹들을 포함하되, 상기 그룹들은 상기 제1 전극과 상기 제2 전극 사이에서 서로 직렬로 연결되는, 표시 장치.
  4. 청구항 3에서,
    상기 검출부는,
    상기 제1 전극 및 상기 그룹들을 서로 직렬 연결하는 노드들 중 적어도 하나에 대한 전압을 기준 전압과 비교하는 적어도 하나의 비교기(comparator)를 포함하는, 표시 장치.
  5. 청구항 4에서,
    상기 적어도 하나의 비교기는,
    상기 제1 전극과 전기적으로 연결되어 상기 제1 전극의 전압을 제1 기준 전압과 비교하는 주 비교기를 포함하는, 표시 장치.
  6. 청구항 5에서,
    상기 제1 기준 전압은,
    상기 그룹들의 개수에 상응하는 값으로 결정되는, 표시 장치.
  7. 청구항 5에서,
    상기 제1 기준 전압은,
    상기 그룹들의 개수에 미리 설정된 비율을 곱한 값으로 결정되는, 표시 장치.
  8. 청구항 5에서,
    상기 주 비교기는,
    상기 제1 전극의 전압을 수신하는 제1 입력단, 상기 제1 기준 전압을 수신하는 제2 입력단, 및 상기 제1 전극의 전압과 상기 제1 기준 전압을 비교하여 로우 레벨 신호와 하이 레벨 신호 중 하나를 출력하는 출력단을 갖는 증폭기를 포함하는, 표시 장치.
  9. 청구항 5에서,
    상기 차단 제어기는,
    상기 주 비교기의 출력을 기초로, 상기 제1 전극의 전압이 상기 제1 기준 전압보다 작은 경우 상기 구동 전류를 차단하기 위한 차단 신호를 차단 제어 라인을 통해 출력하는, 표시 장치.
  10. 청구항 9에서,
    상기 서브 화소는,
    상기 차단 신호에 대한 응답으로, 턴-오프되는 차단 트랜지스터를 더 포함하는, 표시 장치.
  11. 청구항 10에서,
    상기 차단 트랜지스터는,
    상기 구동 트랜지스터의 게이트 전극에 전기적으로 연결되어, 상기 차단 신호에 대한 응답으로 상기 구동 트랜지스터를 턴-오프 시키는, 표시 장치.
  12. 청구항 10에서,
    상기 차단 트랜지스터는,
    제1 전원에서부터 상기 구동 트랜지스터를 경유하여 제2 전원으로 흐르는 상기 구동 전류의 경로 상에 연결되는, 표시 장치.
  13. 청구항 5에서,
    상기 적어도 하나의 비교기는,
    상기 노드들 각각에 전기적으로 연결되어 상기 노드들의 전압을 제2 기준 전압과 비교하는 보조 비교기들을 더 포함하는, 표시 장치.
  14. 청구항 13에서,
    상기 차단 제어기는,
    상기 주 비교기와 상기 보조 비교기들의 출력들에 기초하여 상기 구동 전류를 차단하기 위한 차단 신호를 차단 제어 라인을 통해 출력하는, 표시 장치.
  15. 청구항 14에서,
    상기 차단 제어기는,
    상기 주 비교기와 상기 보조 비교기들의 출력들을 논리 OR 연산하여 상기 차단 신호를 출력하는, 표시 장치.
  16. 제1 전극과 제2 전극을 갖고 상기 제1 전극과 상기 제2 전극 사이에 연결된 복수의 발광 소자들을 포함하는 발광 유닛을 대상으로 적어도 하나의 전압을 감지하는 단계;
    감지된 상기 적어도 하나의 전압을 기준 전압과 비교하는 단계; 및
    상기 비교 결과에 대한 응답으로, 상기 발광 유닛에 공급되는 구동 전류를 차단하기 위한 차단 신호를 생성하는 단계를 포함하는, 표시 장치의 구동 방법.
  17. 청구항 16에서,
    상기 발광 소자들 각각은,
    나노 스케일 또는 마이크로 스케일의 크기를 갖는 무기 발광 다이오드인, 표시 장치의 구동 방법.
  18. 청구항 16에서,
    상기 발광 유닛은,
    서로 병렬로 연결된 상기 발광 소자들로 그룹핑된 복수의 그룹들을 포함하되, 상기 그룹들은 상기 제1 전극과 상기 제2 전극 사이에서 서로 직렬로 연결되는, 표시 장치의 구동 방법.
  19. 청구항 18에서,
    상기 비교하는 단계는,
    상기 제1 전극의 전압을 제1 기준 전압과 비교하는 단계를 포함하는, 표시 장치의 구동 방법.
  20. 청구항 19에서,
    상기 비교하는 단계는,
    상기 그룹들을 서로 직렬 연결하는 노드들의 전압들을 제2 기준 전압과 비교하는 단계를 더 포함하는, 표시 장치의 구동 방법.
KR1020200045270A 2020-04-14 2020-04-14 표시 장치 및 그 구동 방법 KR20210127845A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200045270A KR20210127845A (ko) 2020-04-14 2020-04-14 표시 장치 및 그 구동 방법
US17/149,429 US11367384B2 (en) 2020-04-14 2021-01-14 Display device capable of improving power consumption and method for driving the same
CN202110395551.2A CN113554989A (zh) 2020-04-14 2021-04-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200045270A KR20210127845A (ko) 2020-04-14 2020-04-14 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20210127845A true KR20210127845A (ko) 2021-10-25

Family

ID=78007273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200045270A KR20210127845A (ko) 2020-04-14 2020-04-14 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US11367384B2 (ko)
KR (1) KR20210127845A (ko)
CN (1) CN113554989A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161264A (ja) * 2009-01-09 2010-07-22 Renesas Technology Corp Ｌｅｄ駆動回路および半導体素子ならびに画像表示装置
KR101816256B1 (ko) * 2011-04-08 2018-01-09 삼성디스플레이 주식회사 단락감지회로를 구비한 유기전계발광 표시장치 및 그의 구동방법
KR102364010B1 (ko) * 2014-12-24 2022-02-17 엘지디스플레이 주식회사 과전류 제어장치 및 이를 포함하는 유기발광 표시장치
KR20170064163A (ko) 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR102604368B1 (ko) * 2016-07-28 2023-11-22 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 구동 회로, 컨트롤러 및 구동방법
KR20180131002A (ko) 2017-05-31 2018-12-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102407848B1 (ko) * 2017-09-11 2022-06-13 삼성디스플레이 주식회사 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치
KR20210044938A (ko) 2019-10-15 2021-04-26 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11367384B2 (en) 2022-06-21
CN113554989A (zh) 2021-10-26
US20210319744A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
US11869425B2 (en) Display device
KR102568713B1 (ko) 화소 및 이를 구비한 표시 장치
US11935988B2 (en) Display device
EP3905331A1 (en) Display device and repair method therefor
KR102333739B1 (ko) 유기전계발광 표시장치 및 표시장치용 트랜지스터 구조
KR101285537B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
WO2016119304A1 (zh) Amoled像素驱动电路及像素驱动方法
KR102568250B1 (ko) 화소, 이를 구비한 표시 장치 및 그의 구동 방법
CN108109590A (zh) Oled像素驱动电路、其驱动方法、及包括其的显示装置
CN112740405A (zh) 显示装置及其制造方法
US11688314B2 (en) Pixel and display device comprising same
US11315464B2 (en) Display device
EP3772054A1 (en) Pixel
KR20200106576A (ko) 화소 및 화소의 구동 방법
CN114391182A (zh) 显示装置
KR102191823B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR20210127845A (ko) 표시 장치 및 그 구동 방법
US11631365B2 (en) Display device
TW202001833A (zh) 畫素電路
KR20210095266A (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2020211161A1 (zh) 像素驱动电路及显示面板
KR20220052432A (ko) 화소 및 이를 구비한 표시 장치
KR20240062156A (ko) 화소 및 이를 포함하는 표시 장치
KR20240052165A (ko) 표시 장치 및 이의 구동방법
JP2007188072A (ja) デジタル駆動型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal