TW202001833A

TW202001833A - 畫素電路

Info

Publication number: TW202001833A
Application number: TW107119710A
Authority: TW
Inventors: 林志隆; 賴柏成; 許志丞; 林祐陞; 鄭貿薰
Original assignee: 友達光電股份有限公司
Priority date: 2018-06-07
Filing date: 2018-06-07
Publication date: 2020-01-01
Also published as: CN109493789B; CN109493789A; TWI652661B

Abstract

一種畫素電路包含驅動電晶體、發光單元、重置電路、整流電路和寫入電路。驅動電晶體的第一端用於接收電源電壓，驅動電晶體的控制端耦接於第一節點。發光單元的陽極端耦接於驅動電晶體的第二端，發光單元的陰極端用於接收發光控制訊號。重置電路用於依據第一控制訊號和第一參考電壓決定第一節點的第一節點電壓。整流電路耦接於第一節點和第二節點之間，用於自第二節點接收第二參考電壓，其中當第二參考電壓大於第一節點電壓時，整流電路導通第一節點和第二節點，當第二參考電壓小於等於第一節點電壓時，整流電路斷開第一節點和第二節點。寫入電路用於依據第二控制訊號和資料電壓決定第一節點電壓。

Description

畫素電路

本揭示文件有關一種畫素電路，尤指一種可補償驅動電晶體臨界電壓變異的畫素電路。

低溫多晶矽薄膜電晶體(low temperature poly-silicon thin-film transistor)具有高載子遷移率與尺寸小的特點，適合應用於高解析度、窄邊框以及低耗電的顯示面板。目前業界廣泛使用準分子雷射退火(excimer laser annealing)技術來形成低溫多晶矽薄膜電晶體的多晶矽薄膜。然而，由於準分子雷射每一發的掃描功率並不穩定，不同區域的多晶矽薄膜會具有晶粒尺寸與數量的差異。因此，於顯示面板的不同區域中，低溫多晶矽薄膜電晶體的特性便會不同。例如，不同區域的低溫多晶矽薄膜電晶體會有著不同的臨界電壓(threshold voltage)。在此情況下，顯示面板將會面臨顯示畫面不均勻的問題。

有鑑於此，如何提供具有均勻亮度的顯示面板，實為業界有待解決的問題。

本揭示文件提供一種畫素電路。該畫素電路包含一驅動電晶體、一發光單元、一重置電路、一整流電路和一寫入電路。該驅動電晶體包含一第一端、一第二端和一控制端，其中該驅動電晶體的該第一端用於接收一電源電壓，該驅動電晶體的該控制端耦接於一第一節點。該發光單元包含一陽極端和一陰極端，該陽極端耦接於該驅動電晶體的該第二端，該陰極端用於接收一發光控制訊號，其中當該發光控制訊號為一第一高準位，該陽極端和該陰極端不互相導通，當該發光控制訊號為一第一低準位，該陽極端和該陰極端互相導通。該重置電路用於依據一第一控制訊號和一第一參考電壓決定該第一節點的一第一節點電壓。該整流電路耦接於該第一節點和一第二節點之間，用於自該第二節點接收一第二參考電壓，其中當該第二參考電壓大於該第一節點電壓時，該整流電路導通該第一節點和該第二節點，當該第二參考電壓小於等於該第一節點電壓時，該整流電路斷開該第一節點和該第二節點。該寫入電路用於依據一第二控制訊號和一資料電壓決定該第一節點電壓。

上述的畫素電路應用於顯示面板中，可確保顯示面板具有均勻的顯示畫面，

100‧‧‧畫素電路

110‧‧‧驅動電晶體

120‧‧‧重置電路

122‧‧‧第一開關

124‧‧‧第一電容

130‧‧‧整流電路

132‧‧‧第二開關

140‧‧‧寫入電路

142‧‧‧第三開關

144‧‧‧第二電容

150‧‧‧發光單元

201‧‧‧顯示面板

203-1~203-n‧‧‧列

205‧‧‧源極驅動電路

207‧‧‧閘極驅動電路

N1~N3‧‧‧第一節點~第三節點

S1‧‧‧第一控制訊號

S2[n]‧‧‧第二控制訊號

S2[n+1]‧‧‧相鄰列的第二控制訊號

ELVSS‧‧‧發光控制訊號

Vn1‧‧‧第一節點電壓

Vn3‧‧‧第三節點電壓

VDD‧‧‧電源電壓

VSS‧‧‧第一參考電壓

Vref‧‧‧第二參考電壓

Vdata‧‧‧資料電壓

Idri‧‧‧驅動電流

PH1‧‧‧第一高準位

PL1‧‧‧第一低準位

PH2‧‧‧第二高準位

PL2‧‧‧第二低準位

PX‧‧‧預設準位

T1‧‧‧重置階段

T2‧‧‧補償階段

T3‧‧‧寫入階段

T4‧‧‧發光階段

為讓揭示文件之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本揭示文件一實施例的畫素電路的功能方塊圖。

第2圖為根據本揭示文件一實施例的顯示面板簡化後的功能方塊圖。

第3圖為根據本揭示文件一實施例的畫素電路的運作時序圖。

第4圖為第1圖的畫素電路於重置階段中的等效電路示意圖。

第5圖為第1圖的畫素電路於重置補償階段中的等效電路驅動示意圖。

第6圖為第1圖的畫素電路於寫入階段中的等效電路驅動示意圖。

第7圖為第1圖的畫素電路於發光階段中的等效電路驅動示意圖。

以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

第1圖為根據本揭示文件一實施例的畫素電路100的功能方塊圖。畫素電路100包含驅動電晶體110、重置電路120、整流電路130、寫入電路140以及發光單元150。畫素電路100可控制流經發光單元150的驅動電流Idri的大小，進而使發光單元150產生不同的灰階亮度。

實作上，發光單元150可以由有機發光二極體 (organic light-emitting diode)或是微發光二極體(micro light-emitting diode)等等發光材料來實現。

驅動電晶體110用於產生驅動電流Idri，且包含第一端、第二端和控制端。其中，驅動電晶體110的第一端用於接收電源電壓VDD，控制端則耦接於第一節點N1。發光單元150包含陽極端和陰極端，其中陽極端耦接於驅動電晶體110的第二端，以自驅動電晶體110接收驅動電流Idri，陰極端則用於接收一發光控制訊號ELVSS。發光控制訊號ELVSS可用於控制發光單元150的導通和關斷狀態。

重置電路120包含第一開關122和第一電容124。第一開關122包含第一端、第二端和控制端，其中第一開關122的第一端用於接收第一參考電壓VSS，第二端耦接於第一節點N1，控制端則用於接收第一控制訊號S1。第一電容124包含第一端和第二端，其中第一電容124的第一端耦接於第一節點N1，第二端則用於接收電源電壓VDD。重置電路120用於依據電源電壓VDD、第一控制訊號S1以及第一參考電壓VSS決定第一節點N1的第一節點電壓Vn1。

整流電路130包含第二開關132。第二開關132包含第一端、第二端和控制端，其中第二開關132的第一端耦接於第二節點N2，並用於自第二節點N2接收第二參考電壓Vref，第二開關132的第二端和控制端則耦接於第一節點N1。當第二參考電壓Vref大於第一節點電壓Vn1時，整流電路130導通第一節點N1和第二節點N2。另一方面，當第二參考電壓Vref小於等於第一節點電壓Vn1時，整流電路130斷開第一節點N1和第二節點N2。

寫入電路140包含第三開關142和第二電容144。第三開關142包含第一端、第二端和控制端，其中第三開關142的第一端耦接於第三節點N3，第二端用於接收資料電壓Vdata，控制端則用於接收第二控制訊號S2[n]。第二電容144耦接於第一節點N1和第三節點N3之間。寫入電路140用於依據第二控制訊號S2[n]和資料電壓Vdata決定第一節點電壓Vn1。

實作上，第一開關122、第二開關132和第三開關142可以用P型的低溫多晶矽薄膜電晶體來實現，但本實施例並不以此為限。例如，第一開關122、第二開關132和第三開關142也可以用P型的非晶矽(amorphous silicon)薄膜電晶體來實現。

以下將配合第2圖和第3圖來進一步說明畫素電路100的運作方式。如第2圖所示，畫素電路100適用於一顯示面板201。多個畫素電路100於顯示面板201中排列成具有多列203-1~203-n的一矩陣形狀，且每個畫素電路100耦接於顯示面板201的源極驅動電路205和閘極驅動電路207。為使圖面簡潔而易於說明，顯示面板201中的其他元件與連接關係並未繪示於第2圖中。

本案說明書和圖式中使用的元件和裝置編號中的索引1~n，只是為了方便指稱個別的元件和裝置，並非有意將前述元件和裝置的數量侷限在特定數目。

請參考第3圖，在畫素電路100的運作過程中，發光控制訊號ELVSS會於第一高準位PH1和第一低準位PL1之間切換，而第一控制訊號S1和第二控制訊號S2[n]會於第二高準位PH2和第二低準位PL2之間切換。其中，第一高準位PH1和第二高準位PH2可以相同或不相同，第一低準位PL1和第二低準位PL2也可以相同或不相同。

請同時參考第1~3圖，在重置階段T1中，發光控制訊號ELVSS為第一高準位PH1，使得發光單元150的陰極端電壓高於陽極端電壓。因此，發光單元150會處於關斷狀態，以避免發光單元150在重置階段T1中產生與資料電壓Vdata無關的非預期灰階亮度。另一方面，第一控制訊號S1和第二控制訊號S2[n]皆為第二低準位PL2，使得第一開關122、第二開關132和第三開關142都處於導通狀態。

因此，畫素電路100於重置階段中會等效於第4圖所示的等效電路。如第4圖所示，重置電路120會將第一參考電壓VSS傳遞至第一節點N1，而整流電路130則會將第二參考電壓Vref傳遞至第一節點N1。在本實施例中，由於第一參考電壓VSS小於第二參考電壓Vref，所以第一節點電壓Vn1於重置階段中會大於第一參考電壓VSS，但會小於第二參考電壓Vref，亦即第一節點電壓Vn1會介於第一參考電壓VSS和第二參考電壓Vref之間。寫入電路140

值得一提的是，在重置階段中，資料電壓會維持於一預設準位PX，其中預設準位PX可以相同於第二參考電壓Vref的電壓準位。因此，於在重置階段中，當資料電壓Vdata經由第三開關142傳遞至第三節點N3時，第三節點N3的第三節點電壓Vn3會被設置為具有預設準位PX。

另外，當顯示面板201的一列(例如，列203-1)的畫素電路100在進行重置階段的運作時，顯示面板201的其他列(例如，列203-2~203-n)的畫素電路100也會進行重置階段的運作。

接著，在一補償階段T2中，發光控制訊號ELVSS維持於第一高準位PH1，以避免發光單元150在補償階段T2中產生與資料電壓Vdata無關的非預期灰階亮度。另一方面，第一控制訊號S1為第二高準位PH2，第二控制訊號S2[n]則維持於第二低準位PL2，使得第一開關122處於關斷狀態，第二開關132和第三開關142則維持於導通狀態。

因此，畫素電路100於補償階段中會等效於第5圖所示的等效電路。如第5圖所示，整流電路130將第二參考電壓傳遞至第一節點N1，進而對第一節點N1進行充電。資料電壓則同樣透過第三開關142傳遞至第三節點N3。因為資料電壓Vdata維持於預設準位PX，使得第三節點電壓Vn3在補償階段T2中也會維持於預設準位PX。

在本實施例中，驅動電晶體110和第二開關132皆是由P型低溫多晶矽薄膜電晶體來實現。由於驅動電晶體110和第二開關132的距離相近，所以驅動電晶體110和第二開關132會具有近乎相同的特性。例如，驅動電晶體110 和第二開關132會具有近乎相同的臨界電壓。在此情況下，於補償階段中，由於第二開關132是二極體連接形式(diode-connected)的電晶體，整流電路130會將第一節點電壓Vn1設置為第二參考電壓Vref和臨界電壓的絕對值的差值。因此，於補償階段中，第一節點電壓Vn1可以由下列的《公式1》表示，其中Vth表示驅動電晶體110或第二開關132的臨界電壓：Vn1=Vref-|Vth| 《公式1》

值得一提的是，當顯示面板201的一列(例如，列203-1)的畫素電路100在進行補償階段的運作時，顯示面板201的其他列(例如，列203-2~203-n)的畫素電路100也會進行補償階段的運作。如此一來，無論顯示面板201的解析度為何，每個畫素電路100都能有充足的時間執行補償階段的運作。

接著，於寫入階段T3中，發光控制訊號ELVSS維持於第一高準位PH1，第一控制訊號S1維持於第二高準位PH2。因此，發光單元150和第一開關122維持於關斷狀態。由於第一節點N1和第二節點N2的電壓差為驅動電晶體110或第二開關132的臨界電壓，第二開關132也會處於關斷狀態。另一方面，於寫入階段T3中，顯示面板201中的所有畫素電路100的第三開關142會先皆由導通狀態切換至關斷狀態，接著再依序導通以依次寫入對應特定灰階亮度的特定的資料電壓Vdata。

因此，請同時參考的第3圖和第6圖，對單一畫素電路100而言(例如，列203-1中的一畫素電路100)，當第一控制訊號S1維持於該第二高準位PH2時，第二控制訊號S2[n]會先由第二高準位PH2切換至第二低準位PL2，以導通第三開關142並將特定的資料電壓Vdata傳遞至第三節點N3。在此情況下，畫素電路100便會等效於的第6圖所示的等效電路。

然後，第二控制訊號S2[n]會由第二低準位PL2切換至第二高準位PH2，以再度關斷第三開關142。在此情況下，第三節點電壓Vn3會由預設準位PX變化為特定的資料電壓Vdata，且第三節點電壓Vn3的電壓變化量會藉由第一電容和124第二電容144的電容耦合效應傳遞至第一節點N1。因此，於寫入階段T3中，第一節點電壓Vn1如以下的《公式2》所示，其中C1和C2分別表示第一電容124和第二電容144的電容值：

值得一提的是，上述《公式2》中的第一節點電壓Vn1會大於等於第二參考電壓Vref，所以第二開關132會維持於關斷狀態。

另外，請參照第3圖，當顯示面板201的一列(例如，列203-1)的畫素電路100依據第二控制訊號S2[n]的控制，完成將特定的資料電壓Vdata寫入第三節點N3的運作時，相鄰的下一列(例如，列203-2)的畫素電路100便會依據對應的第二控制訊號S2[n+1]的控制，接著將對應的資料電壓Vdata寫入該下一列中的第三節點N3，以此類推。

接著，在發光階段T4中，發光控制訊號ELVSS由第一高準位PH1切換為第一低準位PL1，使得發光單元150由關斷狀態切換至導通狀態。另一方面，第一控制訊號S1和第二控制訊號S2[n]皆為第二高準位PH2，使得第一開關122、第二開關132和第三開關142皆處於關斷狀態。

因此，畫素電路100於發光階段中會等效於第7圖所示的等效電路。此時，第一節點電壓Vn1仍會具有於如《公式2》所示的電壓值，使得驅動電晶體110產生的驅動電流Idri如下列《公式3》所示：

其中，k表示驅動電晶體110的載子遷移率(carrier mobility)、閘極氧化層的單位電容大小以及閘極寬長比三者的乘積。

由《公式3》可知，驅動電流Idri與驅動電晶體110的臨界電壓寫入電路140無關。因此，即使顯示面板201中不同區域的驅動電晶體110具有不同的特性(例如，不同的臨界電壓)，驅動電流Idri和資料電壓Vdata仍會維持固定的對應關係。

綜上所述，將畫素電路100應用於顯示面板中，不但可確保顯示面板具有均勻的顯示畫面，還可避免顯示面板產生與資料電壓Vdata無關的非預期灰階亮度，進而增加顯示畫面的對比度。

在某些實施例中，第一開關122、第二開關132及/或第三開關142亦可以用N型的電晶體來實現。在此情況下，第一控制訊號S1、第二控制訊號S2及/或第三控制訊號S3的脈衝方向，相反於第3圖的實施例中對應的控制訊號的脈衝方向。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。

以上僅為本發明的較佳實施例，凡依本發明請求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。