KR20210111330A - 픽업성의 평가 방법, 다이싱·다이본딩 일체형 필름, 다이싱·다이본딩 일체형 필름의 평가 방법과 선별 방법, 및 반도체 장치의 제조 방법 - Google Patents

픽업성의 평가 방법, 다이싱·다이본딩 일체형 필름, 다이싱·다이본딩 일체형 필름의 평가 방법과 선별 방법, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20210111330A
KR20210111330A KR1020217027336A KR20217027336A KR20210111330A KR 20210111330 A KR20210111330 A KR 20210111330A KR 1020217027336 A KR1020217027336 A KR 1020217027336A KR 20217027336 A KR20217027336 A KR 20217027336A KR 20210111330 A KR20210111330 A KR 20210111330A
Authority
KR
South Korea
Prior art keywords
adhesive layer
dicing
chip
die
adhesive
Prior art date
Application number
KR1020217027336A
Other languages
English (en)
Other versions
KR102417467B1 (ko
Inventor
츠요시 타자와
나오히로 키무라
케이스케 오쿠보
요시노부 오자키
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20210111330A publication Critical patent/KR20210111330A/ko
Application granted granted Critical
Publication of KR102417467B1 publication Critical patent/KR102417467B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00—Investigating materials by mechanical methods
    • G01N19/04—Measuring adhesive force between materials, e.g. of sealing tape, of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N2203/003—Generation of the force
    • G01N2203/0032—Generation of the force using mechanical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N2203/0058—Kind of property studied
    • G01N2203/0091—Peeling or tearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 개시에 관한 픽업성의 평가 방법은, 기재층과, 점착제층과, 두께 10~100μm의 웨이퍼를 이 순서로 적어도 구비하는 적층체를 준비하는 공정과, 웨이퍼를 면적 9mm2 이하의 복수의 칩으로 개편화하는 공정과, 기재층 측으로부터 칩의 중앙부를 압입하는 공정과, 칩의 에지가 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하는 공정을 포함한다.

Description

픽업성의 평가 방법, 다이싱·다이본딩 일체형 필름, 다이싱·다이본딩 일체형 필름의 평가 방법과 선별 방법, 및 반도체 장치의 제조 방법
본 개시는, 픽업성의 평가 방법, 다이싱·다이본딩 일체형 필름, 다이싱·다이본딩 일체형 필름의 평가 방법과 선별 방법, 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치는 이하의 공정을 거쳐 제조된다. 먼저, 웨이퍼에 다이싱용 점착 필름을 첩부한 상태에서 다이싱 공정을 실시한다. 그 후, 익스팬드 공정, 픽업 공정, 마운팅 공정 및 다이본딩 공정 등이 실시된다.
반도체 장치의 제조 프로세스에 있어서, 다이싱·다이본딩 일체형 필름이라고 칭해지는 필름이 사용되고 있다(특허문헌 1, 2 참조). 이 필름은, 기재층과 점착제층과 접착제층이 이 순서로 적층된 구조를 가지며, 예를 들면 다음과 같이 사용된다. 먼저, 웨이퍼에 대하여 접착제층 측의 면을 첩부함과 함께 다이싱 링으로 웨이퍼를 고정한 상태에서 웨이퍼를 다이싱한다. 이로써, 웨이퍼가 다수의 칩으로 개편화(個片化)된다. 계속해서, 점착제층에 대하여 자외선을 조사함으로써 접착제층에 대한 점착제층의 점착력을 약하게 한 후, 접착제층이 개편화되어 이루어지는 접착제편(接着劑片)과 함께 칩을 점착제층으로부터 픽업한다. 그 후, 접착제편을 개재하여 칩을 기판 등에 마운트하는 공정을 거쳐 반도체 장치가 제조된다. 이하, 경우에 따라, 칩과 접착제편의 적층체를 "접착제편 부착 칩"이라고 한다.
상술과 같이, 자외선의 조사에 의하여 점착력이 약해지는 점착제층(다이싱 필름)은 UV 경화형이라고 칭해진다. 이에 반하여, 반도체 장치의 제조 프로세스에 있어서 자외선이 조사되지 않고, 점착력이 일정한 그대로의 점착제층은 감압형이라고 칭해진다. 감압형의 점착제층을 구비하는 다이싱·다이본딩 일체형 필름은, 유저(주로 반도체 장치 제조사)에게 있어서, 자외선을 조사하는 공정을 실시할 필요가 없으며, 또, 이를 위한 설비가 불필요하다는 메리트가 있다. 특허문헌 3은, 점착제층이 자외선에 의하여 경화하는 성분을 함유하는 점에서 UV 경화형이라고 할 수 있는 한편, 점착제층의 소정의 부분에만 미리 자외선이 조사되어 있고, 유저는 반도체 장치의 제조 프로세스에 있어서 자외선을 조사할 필요가 없는 점에서 감압형이라고도 할 수 있는 다이싱·다이본드 필름을 개시한다.
특허문헌 1: 일본 공개특허공보 2012-069586호 특허문헌 2: 일본 공개특허공보 2014-135469호 특허문헌 3: 일본 특허공보 제4443962호
다이싱·다이본드 일체형 필름의 점착제층은, 다이싱 공정에 있어서 접착제층 및 다이싱 링에 대한 높은 점착력이 요구된다. 점착제층의 점착력이 불충분하면, 다이싱 블레이드의 고속 회전에 따라 접착제층과 점착제층의 사이에서 박리가 발생하여 접착제편 부착 칩이 날리는 현상(이하, 이것을 "DAF 날림"이라고 함. DAF는 die attach film임)이 발생하거나, 절삭수의 수류에 의하여 다이싱 링이 점착제층으로부터 박리되는 현상(이하, 이 현상을 "링 박리"라고 함)이 발생한다. 한편, 픽업 공정에 있어서는, 점착제층의 접착제층에 대한 점착력은, 우수한 픽업성의 관점에서, 어느 정도 낮은 것이 요구된다. 점착제층의 점착력이 과잉하게 강하면 접착제편 부착 칩이 점착제층으로부터 박리되지 않아 픽업 불량이 발생하거나, 칩 균열이 발생하거나 하여 수율이 저하된다.
그런데, 본 발명자들은, 다이싱에 의하여 웨이퍼를 소(小)칩(예를 들면, 평면시에 있어서의 면적이 9mm2 이하)으로 개편화한 경우, 그 후의 픽업 공정에 있어서, 종래의 지견(知見)에 의하면 특이한 픽업 거동을 나타내는 것을 알아냈다. 즉, 비교적 큰 사이즈(예를 들면, 세로 8mm×가로 6mm)의 칩이 픽업 대상이면, 우수한 픽업성을 달성할 수 있을 정도로 점착제층의 점착력을 저하시켰다고 해도, 픽업 대상이 소칩인 경우에는 픽업성이 불충분해진다는 현상이 발생했다. 본 발명자들은, 그 주된 요인에 대하여 예의 검토한 결과, 소칩의 경우, 칩의 에지의 점착제층으로부터의 박리(이하, "에지 박리"라고 함)가 픽업성의 지배적 인자라고 하는 지견을 얻었다. 또한, 비교적 큰 사이즈의 칩의 경우, 칩의 에지보다 칩 표면과 점착제층의 계면의 박리가 픽업성의 지배적 인자라고 추측된다.
본 개시는, 소칩(면적 9mm2 이하)의 에지 박리의 영향을 고려한 다이싱·다이본딩 일체형 필름의 평가 방법 및 선별 방법을 제공한다. 또, 본 개시는, 소칩의 에지 박리의 영향을 고려한 픽업성의 평가 방법과, 소칩의 픽업성이 우수한 다이싱·다이본딩 일체형 필름 및 이것을 이용한 반도체 장치의 제조 방법을 제공한다.
본 개시의 일 측면은 다이싱·다이본딩 일체형 필름의 평가 방법에 관한 것이다. 이 평가 방법은, 면적 9mm2 이하의 복수의 칩에 웨이퍼를 개편화하는 공정을 포함하는 반도체 장치 제조 프로세스에 적용되는 다이싱·다이본딩 일체형 필름의 픽업성을 평가하기 위한 것이다. 이 평가 방법은, 이하의 (A)~(D) 공정을 포함하며, (D) 공정에서 측정되는 에지 박리 강도가 1.2N을 초과할 때, 다이싱·다이본딩 일체형 필름은 픽업성이 불량이라고 판정된다.
(A) 기재층과, 기재층과 대면하는 제1 면 및 그 반대 측의 제2 면을 갖는 점착제층과, 점착제층의 제2 면의 중앙부를 덮도록 마련된 접착제층을 구비하는 평가 대상의 다이싱·다이본딩 일체형 필름을 준비하는 공정
(B) 접착제층에 대하여 두께 50μm의 실리콘 웨이퍼를 붙임과 함께, 점착제층의 제2 면에 대하여 다이싱 링을 붙이는 공정
(C) 실리콘 웨이퍼 및 접착제층을 복수의 접착제편 부착 칩으로 개편화하여, 변의 길이가 2mm인 정사각형의 접착제편 부착 칩을 얻는 공정
(D) 온도 23℃에 있어서 기재층 측으로부터 접착제편 부착 칩의 중앙부를 속도 60mm/분으로 압입하여, 접착제편 부착 칩의 에지가 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하는 공정
본 발명자들의 검토에 의하면, 상기한 조건(실리콘 웨이퍼의 두께 및 접착제편 부착 칩의 사이즈 등)으로 에지 박리 강도를 측정함으로써, 충분히 재현성이 높은 측정 결과를 얻을 수 있다. 따라서, 반도체 장치의 제조에 사용하는 다이본더 장치로 실제로 픽업하지 않아도, 픽업성이 불량인 다이싱·다이본딩 일체형 필름을 효율적으로 파악할 수 있다. 이 평가 방법은, 예를 들면 반도체 장치의 제조 프로세스에 어떠한 변경이 있었을 때, 새로운 제조 프로세스에 적합한 다이싱·다이본딩 일체형 필름을 효율적으로 선택할 수 있는 점에서 유용하다.
본 개시의 평가 방법은, 상기와 같이 에지 박리 강도를 측정하고 또한 그 결과에 근거하여 다이싱·다이본딩 일체형 필름을 평가 대상으로 하는 것에 한정되지 않으며, 반도체 장치의 제조 프로세스에 있어서의 칩의 픽업성을 평가 대상으로 한 것이어도 된다. 본 개시의 일 측면에 관한 평가 방법은 이하의 공정을 포함한다.
(i) 기재층과, 점착제층과, 두께 10~100μm의 웨이퍼를 이 순서로 적어도 구비하는 적층체를 준비하는 공정
(ii) 웨이퍼를 면적 9mm2 이하의 복수의 칩으로 개편화하는 공정
(iii) 기재층 측으로부터 칩의 중앙부를 압입하여, 칩의 에지가 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하는 공정
상기 (i) 공정에 있어서, 점착제층과 웨이퍼의 사이에 접착제층을 구비하는 적층체를 준비한 경우, 상기 (ii) 공정에 있어서, 반도체 웨이퍼 및 접착제층을 면적 9mm2 이하의 복수의 접착제편 부착 칩으로 개편화함과 함께, 상기 (iii) 공정에 있어서, 기재층 측으로부터 접착제편 부착 칩의 중앙부를 압입하여, 접착제편 부착 칩의 에지가 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하면 된다. 점착제층과 웨이퍼의 사이에 접착제층을 구비하는 적층체는, 예를 들면 웨이퍼에 다이싱·다이본딩 일체형 필름을 래미네이팅함으로써 얻을 수 있다.
본 개시의 일 측면은 다이싱·다이본딩 일체형 필름에 관한 것이다. 이 다이싱·다이본딩 일체형 필름은, 기재층과, 기재층과 대면하는 제1 면 및 그 반대 측의 제2 면을 갖는 점착제층과, 점착제층의 제2 면의 중앙부를 덮도록 마련된 접착제층을 구비하며 이하의 공정을 거쳐 측정되는 에지 박리 강도가 1.2N 이하이다.
<에지 박리 강도의 측정>
·접착제층에 대하여 두께 50μm의 실리콘 웨이퍼를 붙임과 함께, 점착제층의 제2 면에 대하여 다이싱 링을 붙이는 공정
·실리콘 웨이퍼 및 접착제층을 복수의 접착제편 부착 칩으로 개편화하여, 변의 길이가 2mm인 정사각형의 접착제편 부착 칩을 얻는 공정
·온도 23℃에 있어서 기재층 측으로부터 접착제편 부착 칩의 중앙부를 속도 60mm/분으로 압입하여, 접착제편 부착 칩의 에지가 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하는 공정
상기 다이싱·다이본딩 일체형 필름은, 접착제편 부착 칩(사이즈: 2mm×2mm)의 에지 박리 강도가 1.2N 이하로 충분히 낮기 때문에, 면적 9mm2 이하의 복수의 칩에 웨이퍼를 개편화하는 공정을 포함하는 반도체 장치 제조 프로세스에 적합하게 적용할 수 있다. 또, 블레이드 다이싱에 의하여 웨이퍼와 함께 접착제층을 개편화하는 경우, 접착제층의 에지에 버(burr)가 발생하기 쉽고, 접착제편 부착 칩의 에지 박리 강도가 높아지는 경향이 있다. 상기 다이싱·다이본딩 일체형 필름은, 블레이드 다이싱에 의하여 복수의 접착제편 부착 칩을 얻은 경우여도, 접착제편 부착 칩의 에지 박리 강도가 1.2N 이하인 것이 바람직하다. 다이싱·다이본딩 일체형 필름이 이 조건을 충족시키기 위해서는, 예를 들면 이하의 기술적 수단을 적절히 채용하면 된다.
·접착제층을 비교적 고점도화(고탄성화)하거나, 박막화(예를 들면 60μm 이하)함으로써, 블레이드 다이싱 시의 접착제층의 절삭성을 높인다.
·점착제층의 성분(예를 들면, 가교제 또는 광중합 개시제)의 양을 변경함으로써 점착제층을 비교적 고탄성화하거나, 점착력을 조정한다.
·기재층의 파단 신장도를 작게 한다.
·블레이드 다이싱 시에 기재층까지 절삭하지 않도록 점착제층을 후막화(예를 들면 30μm 이상)한다.
본 개시의 일 측면은 반도체 장치의 제조 방법에 관한 것이다. 이 제조 방법은, 상기와 같이 하여 측정되는 에지 박리 강도가 1.2N 이하인 다이싱·다이본딩 일체형 필름을 준비하는 공정과, 다이싱·다이본딩 일체형 필름의 접착제층에 대하여 웨이퍼를 붙임과 함께, 점착제층의 제2 면에 대하여 다이싱 링을 붙이는 공정과, 웨이퍼 및 접착제층을 면적 9mm2 이하의 복수의 접착제편 부착 칩으로 개편화하는 공정과, 접착제편 부착 칩을 점착제층으로부터 픽업하는 공정과, 접착제편 부착 칩을, 기판 또는 다른 칩 상에 마운트하는 공정을 포함한다. 이 반도체 장치의 제조 방법에 의하면, 접착제편 부착 칩의 우수한 픽업성을 달성하기 쉬워, 충분히 높은 수율로 반도체 장치를 제조할 수 있다.
본 개시의 일 측면은, 다이싱·다이본딩 일체형 필름의 선별 방법에 관한 것이다. 이 선별 방법은, 2종 이상의 다이싱·다이본딩 일체형 필름의 에지 박리 강도를 비교하여, 2종 이상의 다이싱·다이본딩 일체형 필름의 픽업성의 우열을 판정하는 것을 포함한다. 이 선별 방법에 의하면, 반도체 장치를 높은 수율로 제조할 수 있는 다이싱·다이본딩 일체형 필름을 효율적으로 선별할 수 있다.
본 개시에 의하면, 소칩(면적 9mm2 이하)의 에지 박리의 영향을 고려한 다이싱·다이본딩 일체형 필름의 평가 방법 및 선별 방법이 제공된다. 또, 본 개시에 의하면, 소칩의 에지 박리의 영향을 고려한 픽업성의 평가 방법과, 소칩의 픽업성이 우수한 다이싱·다이본딩 일체형 필름 및 이것을 이용한 반도체 장치의 제조 방법이 제공된다.
도 1에 있어서 도 1(a)는 다이싱·다이본딩 일체형 필름의 일 실시형태를 나타내는 평면도이며, 도 1(b)는 도 1(a)에 나타내는 B-B선을 따른 모식 단면도이다.
도 2에 있어서 도 2(a)~도 2(c)는 에지 박리 강도를 측정하는 공정을 모식적으로 나타내는 단면도이다.
도 3은, 압입에 의한 변위(mm)와 압입력(N)의 관계의 일례를 나타내는 그래프이다.
도 4는, 측정 대상의 칩의 중앙부에 상당하는 위치에 마크를 붙인 상태를 모식적으로 나타내는 평면도이다.
도 5는 에지 박리 강도의 측정 에어리어의 일례를 모식적으로 나타내는 평면도이다.
도 6은 접착제층에 대한 점착제층의 30° 필 강도를 측정하고 있는 모습을 모식적으로 나타내는 단면도이다.
도 7은 반도체 장치의 일 실시형태의 모식 단면도이다.
도 8에 있어서 도 8(a)~도 8(d)는, 접착제편 부착 칩을 제조하는 과정을 모식적으로 나타내는 단면도이다.
도 9는 도 7에 나타내는 반도체 장치를 제조하는 과정을 모식적으로 나타내는 단면도이다.
도 10은 도 7에 나타내는 반도체 장치를 제조하는 과정을 모식적으로 나타내는 단면도이다.
도 11은 도 7에 나타내는 반도체 장치를 제조하는 과정을 모식적으로 나타내는 단면도이다.
이하, 도면을 참조하면서, 본 개시의 실시형태에 대하여 상세하게 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다. 또한, 본 명세서에 있어서, "(메트)아크릴산"이란, 아크릴산 또는 메타크릴산을 의미하며, "(메트)아크릴레이트"란, 아크릴레이트 또는 그것에 대응하는 메타크릴레이트를 의미한다. "A 또는 B"란, A와 B 중 어느 일방을 포함하고 있으면 되며, 양방 모두 포함하고 있어도 된다.
본 명세서에 있어서 "층"이라는 말은, 평면도로서 관찰했을 때에, 전체면에 형성되어 있는 형상의 구조에 더하여, 일부에 형성되어 있는 형상의 구조도 포함된다. 또, 본 명세서에 있어서 "공정"이라는 말은, 독립된 공정뿐만 아니라, 다른 공정과 명확하게 구별할 수 없는 경우여도 그 공정의 소기의 작용이 달성되면, 본 용어에 포함된다. 또, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다.
본 명세서에 있어서 조성물 중의 각 성분의 함유량은, 조성물 중에 각 성분에 해당하는 물질이 복수 존재하는 경우, 특별히 설명하지 않는 한, 조성물 중에 존재하는 당해 복수의 물질의 합계량을 의미한다. 또, 예시 재료는 특별히 설명하지 않는 한 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다. 또, 본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 소정 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값으로 치환해도 된다. 또, 본 명세서 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다.
<다이싱·다이본딩 일체형 필름>
도 1(a)는, 본 실시형태에 관한 다이싱·다이본딩 일체형 필름을 나타내는 평면도이며, 도 1(b)는, 도 1의 B-B선을 따른 모식 단면도이다. 다이싱·다이본딩 일체형 필름(10)(이하, 경우에 따라, 간단히 "필름(10)"이라고 함)은, 웨이퍼(W)를 면적 9mm2 이하의 복수의 칩으로 개편화하는 다이싱 공정 및 그 후의 픽업 공정을 포함하는 반도체 장치의 제조 프로세스에 적용되는 것이다(도 8(c) 및 도 8(d) 참조).
필름(10)은, 기재층(1)과, 기재층(1)과 대면하는 제1 면(F1) 및 그 반대 측의 제2 면(F2)을 갖는 점착제층(3)과, 점착제층(3)의 제2 면(F2)의 중앙부를 덮도록 마련된 접착제층(5)을 이 순서로 구비한다. 본 실시형태에 있어서는, 정사각형의 기재층(1)을 예시했지만, 기재층(1)이 원형이며 또한 점착제층(3)과 동일한 사이즈여도 된다. 또, 본 실시형태에 있어서는, 기재층(1) 상에, 점착제층(3) 및 접착제층(5)의 적층체가 1개 형성된 양태를 예시했지만, 기재층(1)이 소정의 길이(예를 들면, 100m 이상)를 갖고, 그 길이 방향으로 나열되도록, 점착제층(3) 및 접착제층(5)의 적층체가 소정의 간격으로 배치된 양태여도 된다.
필름(10)은 에지 박리 강도가 1.2N 이하이다. 에지 박리 강도는 이하의 공정을 거쳐 측정된다.
<에지 박리 강도의 측정>
·접착제층(5)에 대하여 두께 50μm의 실리콘 웨이퍼(Ws)를 붙임과 함께, 점착제층(3)의 제2 면(F2)에 대하여 다이싱 링(DR)을 붙이는 공정(도 2(a) 참조)
·실리콘 웨이퍼(Ws) 및 접착제층(5)을 복수의 접착제편 부착 칩(Ta)(이하, 경우에 따라 간단히 "칩(Ta)"이라고 함)으로 개편화하는 공정(도 2(b) 참조)
·온도 23℃에 있어서 기재층(1) 측으로부터 칩(Ta)의 중앙부를 속도 60mm/분으로 압입하여(도 2(c) 참조), 칩(Ta)의 에지가 점착제층(3)으로부터 박리될 때의 에지 박리 강도를 측정하는 공정
필름(10)의 에지 박리 강도가 1.2N 이하임으로써, 필름(10)은 웨이퍼를 면적 9mm2 이하의 복수의 소칩으로 개편화하는 다이싱 공정 및 그 후의 픽업 공정에 적합한 것이라고 평가할 수 있다. 필름(10)의 에지 박리 강도의 상한값은 1.1N 또는 0.9N이어도 되고, 하한값은, 예를 들면 0.1N이며, 0.15N 또는 0.2N이어도 된다.
도 2(b)에 나타내는 바와 같이, 칩(Ta)은, 칩(Ts)과 접착제편(5p)에 의하여 구성되어 있다. 실리콘 웨이퍼(Ws) 및 접착제층(5)을 복수의 칩(Ta)으로 개편화하는 공정은, 예를 들면 이하의 조건의 블레이드 다이싱에 의하여 실시하면 된다.
<다이싱 조건>
·다이서: DFD6361(주식회사 디스코제)
·블레이드: ZH05-SD4000-N1-70-BB(주식회사 디스코제)
·블레이드 회전수: 40000rpm
·다이싱 속도: 30mm/초
·블레이드 높이: 90μm
·점착제층(3)의 표면으로부터의 절삭 깊이: 20μm
·칩(Ta)의 평면시에서의 형상: 2mm×2mm의 정사각형
블레이드의 종류로서는, 칩의 가공 품질을 확보하기 위하여, 또 접착제층(5), 점착제층(3) 및 기재층(1)으로부터 발생하는 절삭 부스러기(버)를 억제하기 위하여, 주식회사 디스코제의 블레이드이면 #4000~#4800의 입경의 미세한 블레이드를 이용하는 것이 바람직하다.
두께 50μm의 실리콘 웨이퍼(Ws)를 사용하는 이유는 이하와 같다. 예를 들면, 실리콘 웨이퍼의 두께가 30μm 이하인 경우, 블레이드 다이싱에 의하여 개편화될 때, 칩 결락 및 칩 균열과 같은 문제가 발생하기 쉬워진다. 이에 더하여, 에지 박리 강도의 측정 시에 칩이 균열되어 버릴 우려가 있다. 한편, 예를 들면 실리콘 웨이퍼의 두께가 80μm 이상인 경우, 블레이드 다이싱에 의하여 개편화될 때, 스텝 컷을 적용해야 하는 경우가 있어, 블레이드의 선정 및 조건 설정이 용이하지 않게 된다. 이에 더하여, 칩이 두꺼우면 에지 박리 강도의 측정 시에 칩이 휘어지기 어렵기 때문에, 에지의 박리성이 양호해져 필름 간의 차이가 나타나기 어려워질 가능성도 있다. 또, 최근에는 반도체 웨이퍼의 박화가 진행되고 있는 점에서, 시장 동향에 맞추는 의미에서도 두께 50μm의 실리콘 웨이퍼를 이용한다.
접착제편 부착 칩(Ta)의 사이즈를 2mm×2mm로 한 이유는 이하와 같다. 예를 들면, 접착제편 부착 칩(Ta)의 사이즈를 1mm×1mm로 한 경우, 칩의 중앙부(칩에 압압력을 더하는 개소)와 에지의 거리가 과도하게 가깝기 때문에, 에지의 박리성이 양호해져 필름 간의 차이가 나타나기 어려울 가능성이 있다. 이에 더하여, 칩이 과도하게 작기 때문에 칩의 중앙부에 마킹하는 것이 어렵고, 마킹 없는 육안으로는 위치 어긋남에 의하여 측정 오차가 발생할 가능성이 있다. 한편, 예를 들면 접착제편 부착 칩(Ta)의 사이즈를 3mm×3mm로 한 경우, 칩 에지부의 박리 강도 측정 시에, 칩의 중앙부와 에지의 거리가 과도하게 떨어져 있기 때문에, 압입에 의한 압압력이 전달되기 어려워져, 에지 박리 강도를 정확하게 측정하는 것이 어렵다. 이에 더하여, 에지를 박리시키는 데에 큰 압입량이 필요하고, 이것에 따라 칩이 크게 휘어 측정 중에 칩 균열이 발생할 우려가 있다.
에지 박리 강도를 측정하는 공정에 있어서, 도 2(c)에 나타내는 바와 같이, 기재층(1) 측으로부터 칩(Ta)의 중앙부를 압입 지그(P)로 압입한다. 예를 들면, 이하의 장치 등을 사용하여, 이하의 조건으로 에지 박리 강도를 측정하면 된다.
<측정 조건>
·측정 장치: 소형 탁상 시험기 EZ-SX(주식회사 시마즈 세이사쿠쇼제)
·로드셀: 50N
·압입 지그: ZTS 시리즈 부속 어태치먼트(형상: 원추형, 주식회사 이마다제)
·압입 속도: 60mm/분
·온도: 23℃
·습도: 45±10%
도 3은, 압입에 의한 변위(mm)와 압입력(N)의 관계의 일례를 나타내는 그래프이다. 칩의 에지가 박리되었을 때, 도 3에 나타내는 바와 같이, 일시적으로 압입력이 저하되고, 그래프에 변화점이 발생한다. 이 변화점에 있어서의 압입력의 값을 에지 박리 강도로 한다.
에지 박리 강도를 측정할 때, 기재층(1)에 있어서의 칩(Ta)의 중앙부에 상당하는 위치에, 유성펜 등을 이용하여 마킹해 두는 것이 바람직하다. 미리 마킹해 둠으로써, 양호한 정밀도로 측정하는 것이 가능해짐과 함께, 위치 맞춤이 용이해져 측정 효율이 향상된다.
압입 속도를 60mm/분으로 한 이유는 이하와 같다. 즉, 압입 속도는, 실제의 픽업 조건과 맞추는 의미에서 60~1200mm/분(1~20mm/초)가 바람직하지만, 예를 들면 압입 속도가 과도하게 빠르면, 에지가 박리된 후에 압입을 멈출 때까지의 사이에 시료에 대하여 필요 이상으로 압압력이 더해져, 측정 대상의 칩의 주변의 칩까지 박리되거나, 기재층이 파손되거나 하여, 그 후의 측정에 악영향을 미칠 가능성이 있다. 그 때문에, 상기한 범위 내에서 가능한 한 저속의 압입 속도를 선택했다.
복수의 칩(Ta)에 대하여 에지 박리 강도를 측정하여, 복수의 측정 값의 평균을 필름(10)의 에지 박리 강도로 하는 것이 바람직하다. 예를 들면, 5개 이상(보다 바람직하게는 10~20개)의 칩(Ta)에 대하여 측정을 행하여 그 평균값을 산출하면 된다. 제1 칩(Ta)의 에지 박리 강도를 측정한 후, 제2 칩(Ta)의 에지 박리 강도를 측정하는 경우, 제1 칩(Ta)에 대한 압입이 제2 칩(Ta)에 영향을 주지 않도록, 제2 칩(Ta)은 제1 칩(Ta)과 충분히 이간되어 있는 것이 바람직하다. 예를 들면, 제1 칩(Ta)과 제2 칩(Ta)의 사이에는 2개 이상의 칩(Ta)이 있는 것이 바람직하다. 도 4는, 측정 대상의 칩의 중앙부에 상당하는 위치에 마크(M)를 붙인 상태를 모식적으로 나타내는 평면도이다. 이 도에 있어서는, 측정 대상의 2개의 칩(Ta)의 사이에 칩 3개 분의 간격이 띄워져 있다.
실리콘 웨이퍼(Ws)가 12인치 웨이퍼인 경우, 도 5에 나타내는 측정 에어리어(A) 내의 복수의 칩(Ta)을 측정하는 것이 바람직하다. 즉, 도 5에 나타내는 바와 같이, 다이싱 링(DR)의 노치(N)의 위치를 지면(紙面)의 상방으로 했을 때, 실리콘 웨이퍼(Ws)의 하측의 단부로부터 50mm의 거리를 띄워 80mm×20mm 내의 에어리어에서 측정하는 것이 바람직하다. 실리콘 웨이퍼(Ws)의 단부와 중앙부에서, 기재층(1)의 장력 및 압입 시의 기재층(1)의 신장에 차이가 있기 때문에, 위치에 따라 측정 값에 편차가 나올 가능성이 있다. 상기 측정 에어리어와 동일한 설정은, 8인치 웨이퍼의 경우에도 적용해도 된다. 또한, 측정 에어리어(A)는 도 5에 나타난 위치에 한정되지 않으며, 예를 들면 웨이퍼(Ws)의 단부로부터 소정의 거리가 띄워져 있으면, 도 5에 있어서의 상측, 좌측 또는 우측이어도 된다.
또한, 에지 박리 강도의 측정에 의한 픽업성의 평가 외에, 동일한 시료에 대하여, 다이본더 장치를 사용하여 실제로 픽업을 행함으로써 픽업성을 평가해도 된다. 이 경우, 먼저 에지 박리 강도의 측정을 행하는 것이 바람직하다. 다이본더 장치를 사용한 픽업은, 통상, 기재 필름을 익스팬드한 상태에서 행한다. 익스팬드 상태를 해제한 후에 있어서, 익스팬드에 의한 기재층(1)의 늘어짐이 되돌아오지 않는 경우가 있어, 에지 박리 강도를 양호한 정밀도로 측정하는 것이 어려워질 우려가 있다.
다음으로, 다이싱·다이본딩 일체형 필름을 구성하는 각층에 대하여 설명한다.
(기재층)
기재층(1)으로서는, 이미 알려진 폴리머 시트 또는 필름을 이용할 수 있으며, 저온 조건하에 있어서도, 익스팬드 공정을 실시 가능한 것이면, 특별히 제한은 없다. 구체적으로는, 기재층(1)을 구성하는 폴리머로서, 결정성 폴리프로필렌, 비정성(非晶性) 폴리프로필렌, 고밀도 폴리에틸렌, 중밀도 폴리에틸렌, 저밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 저밀도 직쇄 폴리에틸렌, 폴리뷰텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 바이닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스터(랜덤, 교호) 공중합체, 에틸렌-뷰텐 공중합체, 에틸렌-헥센 공중합체, 폴리유레테인, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스터, 폴리카보네이트, 폴리이미드, 폴리에터에터케톤, 폴리이미드, 폴리에터이미드, 폴리아마이드, 전체 방향족 폴리아마이드, 폴리페닐설파이드, 아라미드(지(紙)), 유리, 유리 크로스, 불소 수지, 폴리 염화 바이닐, 폴리 염화 바이닐리덴, 셀룰로스계 수지, 실리콘 수지, 또는 이들에 가소제를 혼합한 혼합물, 혹은 전자선 조사에 의하여 가교를 실시한 경화물을 들 수 있다.
기재층(1)은, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌-폴리프로필렌 랜덤 공중합체, 폴리에틸렌-폴리프로필렌 블록 공중합체로부터 선택되는 적어도 1종의 수지를 주성분으로 하는 표면을 가지며, 이 표면과 점착제층(3)이 접하고 있는 것이 바람직하다. 이들 수지는, 영률, 응력 완화성 및 융점 등의 특성, 및 가격면, 사용 후의 폐재 리사이클 등의 관점에서도 양호한 기재이다. 기재층(1)은, 단층이어도 상관없지만, 필요에 따라 다른 재질로 이루어지는 층이 적층된 다층 구조를 갖고 있어도 된다. 점착제층(3)과의 밀착성을 제어하기 위하여, 기재층(1)의 표면에 대하여, 매트 처리, 코로나 처리 등의 표면 조화(粗化) 처리를 실시해도 된다. 기재층(1)의 두께는, 예를 들면 10~200μm이며, 20~180μm 또는 30~150μm여도 된다.
(점착제층)
점착제층(3)은, 접착제층(5)에 있어서의 실리콘 웨이퍼(Ws)의 첩부 위치에 대응하는 영역(Rw)을 적어도 포함하는 제1 영역(3a)과, 제1 영역(3a)을 둘러싸도록 위치하는 제2 영역(3b)을 갖는다. 도 1(a) 및 도 1(b)에 있어서의 파선은 제1 영역(3a)과 제2 영역(3b)의 경계를 나타낸다. 제1 영역(3a) 및 제2 영역(3b)은, 활성 에너지선의 조사 전에 있어서 동일한 조성물로 이루어진다. 제1 영역(3a)은, 자외선 등의 활성 에너지선이 조사됨으로써, 제2 영역(3b)과 비교하여 점착력이 저하된 상태의 영역이다. 제2 영역(3b)은 다이싱 링(DR)이 첩부되는 영역이다(도 2(a) 참조). 제2 영역(3b)은 활성 에너지선이 조사되어 있지 않은 영역이며, 다이싱 링(DR)에 대한 높은 점착력을 갖는다.
점착제층(3)의 두께는, 익스팬드 공정의 조건(온도 및 장력 등)에 따라 적절히 설정하면 되고, 예를 들면 1~200μm이며, 5~50μm 또는 15~45μm여도 된다. 점착제층(3)의 두께가 1μm 미만이면 점착성이 불충분해지기 쉽고, 200μm를 초과하면, 익스팬드 시에 커프 폭이 좁아져(핀 밀어올림 시에 응력을 완화해 버려) 픽업이 불충분해지기 쉽다.
접착제층(5)에 대한 제1 영역(3a)의 점착력은, 1.2N/mm 이상 4.5N/25mm 이하인 것이 바람직하다. 이 점착력은, 온도 23℃에 있어서 박리 각도 30° 및 박리 속도 60mm/분의 조건으로 측정되는 30° 필 강도이다. 도 6은 지지판(80)에 측정 시료(폭 25mm×길이 100mm)의 접착제층(5)을 고정한 상태에서, 점착제층(3)의 30° 필 강도를 측정하고 있는 모습을 모식적으로 나타내는 단면도이다. 접착제층(5)에 대한 제1 영역(3a)의 점착력(30° 필 강도)을 상기 범위로 함으로써, 다이싱 시에 있어서의 DAF 날림의 억제 및 우수한 픽업성의 양방을 충분히 고도로 양립시킬 수 있다. 이로써, 충분히 높은 수율로 반도체 장치를 제조하는 것이 가능해진다. 이 점착력의 하한값은 1.5N/25mm 또는 2.0N/25mm여도 되고, 상한값은 3.5N/25mm 또는 2.5N/25mm여도 된다.
본 발명자들은, 면적 9mm2 이하의 소칩의 픽업 거동과, 예를 들면, 사이즈 8mm×6mm 정도의 대(大)칩의 픽업 거동이 다른 것에 주목하여 검토를 행했다. 대칩의 중심부를 밀어올림 지그의 핀으로 하방으로부터 밀어올림으로써 대칩을 픽업하는 경우, 핀의 상승에 따라, 칩의 에지로부터 중앙 부분을 향하여 점착제층과 접착제편의 계면 박리가 진전되지만, 접착제층에 대한 제1 영역(3a)의 30° 필 강도가 1.2N/25mm보다 크면 계면 박리가 핀의 상승을 따라잡지 못하여, 칩이 과도하게 변형되어 균열 또는 픽업 미스가 발생하기 쉽다. 즉, 대칩의 픽업성은 점착제층(3)과 접착제편의 계면 박리에 주로 지배되며, 접착제층에 대한 점착제층의 점착력은 예를 들면 1.2N/25mm 미만으로 설정해야 함을 본 발명자들은 알아냈다. 이에 대하여, 소칩의 픽업성은 접착제편 부착 칩의 에지 부분의 박리에 주로 지배되며, 핀에 의한 밀어올림에 의하여 에지 부분의 박리가 일단 발생하면, 그 후, 점착제층(3)과 접착제편(5p)의 계면 박리는 순조롭게 진전되는 것을 본 발명자들은 알아냈다. 이 때문에, 접착제층(5)에 대한 제1 영역(3a)의 점착력이 비교적 강해도, 소칩의 경우는 우수한 픽업성을 달성할 수 있다. 또, 접착제층(5)에 대한 제1 영역(3a)의 점착력이 비교적 강함으로써, 다이싱 공정에 있어서의 DAF 날림을 충분히 억제할 수 있다.
제1 영역(3a)은, 접착제층(5)에 대하여 상기 범위의 점착력을 갖는 것이며, 활성 에너지선의 조사에 의하여 형성된다. 본 발명자들은, 활성 에너지선의 조사에 의하여 점착제층(3)의 점착력을 저하시키는 것이, 접착제편 부착 칩의 에지 박리 강도에 영향을 주는 것을 알아냈다. 즉, 제1 영역(3a)의 점착력이 활성 에너지선의 조사에 의하여 과도하게 저하된 것이면, 접착제층(5)에 대한 제1 영역(3a)의 30° 필 강도는 낮아지는 한편, 픽업 대상이 소칩인 경우, 접착제편 부착 칩의 에지가 박리되기 어려워지는 경향이 있어, 칩이 과도하게 변형되어 균열 또는 픽업 미스가 발생하기 쉽다. 접착제층(5)에 대한 제1 영역(3a)의 점착력은, 활성 에너지선을 조사하기 전의 점착력을 과도하게 저하시키지 않는 것인 것이 바람직하고, 이로써, 면적 9mm2 이하의 접착제편 부착 칩이어도, 그 에지가 점착제층(3)(제1 영역(3a))으로부터 박리되기 쉬워진다. 본 실시형태에 있어서는, 예를 들면 점착제층(3)에 있어서의 가교제의 양을 비교적 적게 하거나, 활성 에너지선의 조사량을 저감하거나 함으로써, 점착제층(3)의 제1 영역(3a)의 점착력을 조정할 수 있다.
제2 영역(3b)의 스테인리스 기판에 대한 점착력은 0.2N/25mm 이상인 것이 바람직하다. 이 점착력은, 온도 23℃에 있어서 박리 각도 90° 및 박리 속도 50mm/분의 조건으로 측정되는 90° 필 강도이다. 이 점착력이 0.2N/25mm 이상임으로써, 다이싱 시에 있어서의 링 박리를 충분히 억제할 수 있다. 이 점착력의 하한값은 0.3N/25mm 또는 0.4N/25mm여도 되고, 상한값은, 예를 들면 2.0N/25mm이며, 1.0N/25mm여도 된다.
활성 에너지선 조사 전의 점착제층은, 예를 들면 (메트)아크릴계 수지와, 광중합 개시제와, 가교제를 포함하는 점착제 조성물로 이루어진다. 활성 에너지선이 조사되지 않는 제2 영역(3b)은 활성 에너지선 조사 전의 점착제층과 동일한 조성으로 이루어진다. 이하, 점착제 조성물의 함유 성분에 대하여 상세하게 설명한다.
[(메트)아크릴계 수지]
점착제 조성물은, 연쇄 중합 가능한 관능기를 갖는 (메트)아크릴계 수지를 포함하며, 관능기가 아크릴로일기 및 메타크릴로일기로부터 선택되는 적어도 1종인 것이 바람직하다. 활성 에너지선 조사 전의 점착제층에 있어서의 상기 관능기의 함유량은, 예를 들면 0.1~1.2mmol/g이며, 0.3~1.0mmol/g 또는 0.5~0.8mmol/g이어도 된다. 상기 관능기의 함유량이 0.1mmol/g 이상임으로써, 활성 에너지선의 조사에 의하여 점착력이 적절히 저하된 영역(제1 영역(3a))을 형성하기 쉽고, 한편, 1.2mmol/g 이하임으로써, 우수한 픽업성을 달성하기 쉽다.
(메트)아크릴계 수지는, 이미 알려진 방법으로 합성함으로써 얻을 수 있다. 합성 방법으로서는, 예를 들면 용액 중합법, 현탁 중합법, 유화 중합법, 괴상 중합법, 석출 중합법, 기상 중합법, 플라즈마 중합법, 초임계 중합법을 들 수 있다. 또, 중합 반응의 종류로서는, 라디칼 중합, 양이온 중합, 음이온 중합, 리빙 라디칼 중합, 리빙 양이온 중합, 리빙 음이온 중합, 배위 중합, 이모탈 중합 등 외에, ATRP(원자 이동 라디칼 중합) 및 RAFT(가역적 부가 개열 연쇄 이동 중합)와 같은 수법도 들 수 있다. 이 중에서도, 용액 중합법을 이용하여 라디칼 중합에 의하여 합성하는 것은, 양호한 경제성, 높은 반응률, 중합 제어의 용이성 등 외에, 중합으로 얻어진 수지 용액을 그대로 이용하여 배합할 수 있는 등의 이점을 갖는다.
여기에서, 용액 중합법을 이용하여 라디칼 중합에 의하여, (메트)아크릴계 수지를 얻는 방법을 예로, (메트)아크릴계 수지의 합성법에 대하여 상세하게 설명한다.
(메트)아크릴계 수지를 합성할 때에 이용되는 모노머로서는, 1분자 중에 1개의 (메트)아크릴로일기를 갖는 것이면 특별히 제한은 없다. 그 구체예로서는, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 뷰틸(메트)아크릴레이트, 아이소뷰틸(메트)아크릴레이트, tert-뷰틸(메트)아크릴레이트, 뷰톡시에틸(메트)아크릴레이트, 아이소아밀(메트)아크릴레이트, 헥실(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 헵틸(메트)아크릴레이트, 옥틸헵틸(메트)아크릴레이트, 노닐(메트)아크릴레이트, 데실(메트)아크릴레이트, 운데실(메트)아크릴레이트, 라우릴(메트)아크릴레이트, 트라이데실(메트)아크릴레이트, 테트라데실(메트)아크릴레이트, 펜타데실(메트)아크릴레이트, 헥사데실(메트)아크릴레이트, 스테아릴(메트)아크릴레이트, 베헨일(메트)아크릴레이트, 메톡시폴리에틸렌글라이콜(메트)아크릴레이트, 에톡시폴리에틸렌글라이콜(메트)아크릴레이트, 메톡시폴리프로필렌글라이콜(메트)아크릴레이트, 에톡시폴리프로필렌글라이콜(메트)아크릴레이트, 모노(2-(메트)아크릴로일옥시에틸)석시네이트 등의 지방족 (메트)아크릴레이트; 사이클로펜틸(메트)아크릴레이트, 사이클로헥실(메트)아크릴레이트, 사이클로펜틸(메트)아크릴레이트, 다이사이클로펜탄일(메트)아크릴레이트, 다이사이클로펜텐일(메트)아크릴레이트, 아이소보닐(메트)아크릴레이트, 모노(2-(메트)아크릴로일옥시에틸)테트라하이드로프탈레이트, 모노(2-(메트)아크릴로일옥시에틸)헥사하이드로프탈레이트 등의 지환식 (메트)아크릴레이트; 벤질(메트)아크릴레이트, 페닐(메트)아크릴레이트, o-바이페닐(메트)아크릴레이트, 1-나프틸(메트)아크릴레이트, 2-나프틸(메트)아크릴레이트, 페녹시에틸(메트)아크릴레이트, p-큐밀페녹시에틸(메트)아크릴레이트, o-페닐페녹시에틸(메트)아크릴레이트, 1-나프톡시에틸(메트)아크릴레이트, 2-나프톡시에틸(메트)아크릴레이트, 페녹시폴리에틸렌글라이콜(메트)아크릴레이트, 노닐페녹시폴리에틸렌글라이콜(메트)아크릴레이트, 페녹시폴리프로필렌글라이콜(메트)아크릴레이트, 2-하이드록시-3-페녹시프로필(메트)아크릴레이트, 2-하이드록시-3-(o-페닐페녹시)프로필(메트)아크릴레이트, 2-하이드록시-3-(1-나프톡시)프로필(메트)아크릴레이트, 2-하이드록시-3-(2-나프톡시)프로필(메트)아크릴레이트 등의 방향족 (메트)아크릴레이트; 2-테트라하이드로퓨퓨릴(메트)아크릴레이트, N-(메트)아크릴로일옥시에틸헥사하이드로프탈이미드, 2-(메트)아크릴로일옥시에틸-N-카바졸 등의 복소환식 (메트)아크릴레이트, 이들의 카프로락톤 변성체, ω-카복시-폴리카프로락톤모노(메트)아크릴레이트, 글리시딜(메트)아크릴레이트, α-에틸글리시딜(메트)아크릴레이트, α-프로필글리시딜(메트)아크릴레이트, α-뷰틸글리시딜(메트)아크릴레이트, 2-메틸글리시딜(메트)아크릴레이트, 2-에틸글리시딜(메트)아크릴레이트, 2-프로필글리시딜(메트)아크릴레이트, 3,4-에폭시뷰틸(메트)아크릴레이트, 3,4-에폭시헵틸(메트)아크릴레이트, α-에틸-6,7-에폭시헵틸(메트)아크릴레이트, 3,4-에폭시사이클로헥실메틸(메트)아크릴레이트, o-바이닐벤질글리시딜에터, m-바이닐벤질글리시딜에터, p-바이닐벤질글리시딜에터 등의 에틸렌성 불포화기와 에폭시기를 갖는 화합물; (2-에틸-2-옥세탄일)메틸(메트)아크릴레이트, (2-메틸-2-옥세탄일)메틸(메트)아크릴레이트, 2-(2-에틸-2-옥세탄일)에틸(메트)아크릴레이트, 2-(2-메틸-2-옥세탄일)에틸(메트)아크릴레이트, 3-(2-에틸-2-옥세탄일)프로필(메트)아크릴레이트, 3-(2-메틸-2-옥세탄일)프로필(메트)아크릴레이트 등의 에틸렌성 불포화기와 옥세탄일기를 갖는 화합물; 2-(메트)아크릴로일옥시에틸아이소사이아네이트 등의 에틸렌성 불포화기와 아이소사이아네이트기를 갖는 화합물; 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 4-하이드록시뷰틸(메트)아크릴레이트, 3-클로로-2-하이드록시프로필(메트)아크릴레이트, 2-하이드록시뷰틸(메트)아크릴레이트 등의 에틸렌성 불포화기와 하이드록실기를 갖는 화합물을 들 수 있으며, 이들을 적절히 조합하여 목적으로 하는 (메트)아크릴계 수지를 얻을 수 있다.
(메트)아크릴계 수지는, 후술하는 관능기 도입 화합물 또는 가교제와의 반응점으로서, 수산기, 글리시딜기 및 아미노기 등으로부터 선택되는 적어도 1종의 관능기를 갖는 것이 바람직하다. 수산기를 갖는 (메트)아크릴계 수지를 합성하기 위한 모노머로서는, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 4-하이드록시뷰틸(메트)아크릴레이트, 3-클로로-2-하이드록시프로필(메트)아크릴레이트, 2-하이드록시뷰틸(메트)아크릴레이트 등의 에틸렌성 불포화기와 하이드록실기를 갖는 화합물을 들 수 있으며, 이들은 1종을 단독으로, 혹은 2종 이상을 병용할 수 있다.
글리시딜기를 갖는 (메트)아크릴계 수지를 합성하기 위한 모노머로서는, 글리시딜(메트)아크릴레이트, α-에틸글리시딜(메트)아크릴레이트, α-프로필글리시딜(메트)아크릴레이트, α-뷰틸글리시딜(메트)아크릴레이트, 2-메틸글리시딜(메트)아크릴레이트, 2-에틸글리시딜(메트)아크릴레이트, 2-프로필글리시딜(메트)아크릴레이트, 3,4-에폭시뷰틸(메트)아크릴레이트, 3,4-에폭시헵틸(메트)아크릴레이트, α-에틸-6,7-에폭시헵틸(메트)아크릴레이트, 3,4-에폭시사이클로헥실메틸(메트)아크릴레이트, o-바이닐벤질글리시딜에터, m-바이닐벤질글리시딜에터, p-바이닐벤질글리시딜에터 등의 에틸렌성 불포화기와 에폭시기를 갖는 화합물을 들 수 있으며, 이들은 1종을 단독으로, 혹은 2종 이상을 병용할 수 있다.
이들 모노머로부터 합성되는 (메트)아크릴계 수지는, 연쇄 중합 가능한 관능기를 포함하는 것이 바람직하다. 연쇄 중합 가능한 관능기는, 예를 들면 아크릴로일기 및 메타크릴로일기로부터 선택되는 적어도 1종이다. 연쇄 중합 가능한 관능기는, 예를 들면 상술과 같이 합성된 (메트)아크릴계 수지에 이하의 화합물(관능기 도입 화합물)을 반응시킴으로써, 당해 (메트)아크릴계 수지 중에 도입할 수 있다. 관능기 도입 화합물의 구체예로서, 2-메타크릴로일옥시에틸아이소사이아네이트, 메타-아이소프로펜일-α,α-다이메틸벤질아이소사이아네이트, 메타크릴로일아이소사이아네이트, 알릴아이소사이아네이트, 1,1-(비스아크릴로일옥시메틸)에틸아이소사이아네이트; 다이아이소사이아네이트 화합물 또는 폴리아이소사이아네이트 화합물과, 하이드록시에틸(메트)아크릴레이트 혹은 4-하이드록시뷰틸에틸(메트)아크릴레이트와의 반응에 의하여 얻어지는 아크릴로일모노아이소사이아네이트 화합물; 다이아이소사이아네이트 화합물 또는 폴리아이소사이아네이트 화합물과, 폴리올 화합물과, 하이드록시에틸(메트)아크릴레이트와의 반응에 의하여 얻어지는 아크릴로일모노아이소사이아네이트 화합물 등을 들 수 있다. 이들 중에서도, 특히 2-메타크릴로일옥시에틸아이소사이아네이트가 바람직하다. 이들 화합물은, 1종을 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다.
(메트)아크릴계 수지는, 중량 평균 분자량(Mw)은, 예를 들면 10만~200만 이상이며, 바람직하게는 15만~100만이고, 보다 바람직하게는 20만~80만이다. (메트)아크릴계 수지의 중량 평균 분자량(Mw)이 이와 같은 범위이면, 점착성이 우수하고 또한 저분자량 성분이 적어 피착체의 오염을 방지할 수 있는 점착제층(3)을 형성할 수 있다.
(메트)아크릴계 수지의 수산기가는, 바람직하게는 10~150mgKOH/g이고, 보다 바람직하게는 20~100mgKOH/g이다. (메트)아크릴계 수지의 수산기가가 상기 범위임으로써, 가교제와의 반응에 의하여 초기 점착력을 조정 가능하고 또한 연쇄 중합 가능한 관능기의 반응 후의 박리력을 낮출 수 있다고 하는 효과가 나타난다.
[광중합 개시제]
광중합 개시제로서는, 활성 에너지선(자외선, 전자선 및 가시광선으로부터 선택되는 적어도 1종)을 조사함으로써 연쇄 중합 가능한 활성종을 발생하는 것이면, 특별히 제한은 없으며, 예를 들면 광라디칼 중합 개시제를 들 수 있다. 여기에서 연쇄 중합 가능한 활성종이란, 연쇄 중합 가능한 관능기와 반응함으로써 중합 반응이 개시되는 것을 의미한다.
광라디칼 중합 개시제로서는, 2,2-다이메톡시-1,2-다이페닐에탄-1-온 등의 벤조인케탈; 1-하이드록시사이클로헥실페닐케톤, 2-하이드록시-2-메틸-1-페닐프로판-1-온, 1-[4-(2-하이드록시에톡시)페닐]-2-하이드록시-2-메틸-1-프로판-1-온 등의 α-하이드록시케톤; 2-벤질-2-다이메틸아미노-1-(4-모폴리노페닐)-뷰탄-1-온, 1,2-메틸-1-[4-(메틸싸이오)페닐]-2-모폴리노프로판-1-온 등의 α-아미노케톤; 1-[4-(페닐싸이오)페닐]-1,2-옥타다이온-2-(벤조일)옥심 등의 옥심에스터; 비스(2,4,6-트라이메틸벤조일)페닐포스핀옥사이드, 비스(2,6-다이메톡시벤조일)-2,4,4-트라이메틸펜틸포스핀옥사이드, 2,4,6-트라이메틸벤조일다이페닐포스핀옥사이드 등의 포스핀옥사이드; 2-(o-클로로페닐)-4,5-다이페닐이미다졸 이량체, 2-(o-클로로페닐)-4,5-다이(메톡시페닐)이미다졸 이량체, 2-(o-플루오로페닐)-4,5-다이페닐이미다졸 이량체, 2-(o-메톡시페닐)-4,5-다이페닐이미다졸 이량체, 2-(p-메톡시페닐)-4,5-다이페닐이미다졸 이량체 등의 2,4,5-트라이아릴이미다졸 이량체; 벤조페논, N,N'-테트라메틸-4,4'-다이아미노벤조페논, N,N'-테트라에틸-4,4'-다이아미노벤조페논, 4-메톡시-4'-다이메틸아미노벤조페논 등의 벤조페논 화합물; 2-에틸안트라퀴논, 페난트렌퀴논, 2-tert-뷰틸안트라퀴논, 옥타메틸안트라퀴논, 1,2-벤즈안트라퀴논, 2,3-벤즈안트라퀴논, 2-페닐안트라퀴논, 2,3-다이페닐안트라퀴논, 1-클로로안트라퀴논, 2-메틸안트라퀴논, 1,4-나프토퀴논, 9,10-페난트라퀴논, 2-메틸-1,4-나프토퀴논, 2,3-다이메틸안트라퀴논 등의 퀴논 화합물; 벤조인메틸에터, 벤조인에틸에터, 벤조인페닐에터 등의 벤조인에터; 벤조인, 메틸벤조인, 에틸벤조인 등의 벤조인 화합물; 벤질다이메틸케탈 등의 벤질 화합물; 9-페닐아크리딘, 1,7-비스(9,9'-아크리딘일헵테인) 등의 아크리딘 화합물: N-페닐글라이신, 쿠마린을 들 수 있다.
점착제 조성물에 있어서의 광중합 개시제의 함유량은, (메트)아크릴계 수지의 함유량 100질량부에 대하여, 예를 들면 0.1~30질량부이며, 0.3~10질량부인 것이 바람직하고, 0.5~5질량부인 것이 보다 바람직하다. 광중합 개시제의 함유량이 0.1질량부 미만이면 점착제층이 활성 에너지선 조사 후에 경화 부족이 되어, 픽업 불량이 발생하기 쉽다. 광중합 개시제의 함유량이 30질량부를 초과하면 접착제층으로의 오염(광중합 개시제의 접착제층으로의 전사)이 발생하기 쉽다.
[가교제]
가교제는, 예를 들면 점착제층의 탄성률 및/또는 점착성의 제어를 목적으로 이용된다. 가교제는, 상기 (메트)아크릴계 수지가 갖는 수산기, 글리시딜기 및 아미노기 등으로부터 선택되는 적어도 1종의 관능기와 반응할 수 있는 관능기를 1분자 중에 2개 이상 갖는 화합물이면 된다. 가교제와 (메트)아크릴계 수지의 반응에 의하여 형성되는 결합으로서는, 에스터 결합, 에터 결합, 아마이드 결합, 이미드 결합, 유레테인 결합, 유레아 결합 등을 들 수 있다.
본 실시형태에 있어서는, 가교제로서, 1분자 중에 2개 이상의 아이소사이아네이트기를 갖는 화합물을 채용하는 것이 바람직하다. 이와 같은 화합물을 이용하면, 상기 (메트)아크릴계 수지가 갖는 수산기, 글리시딜기 및 아미노기 등과 용이하게 반응하여, 강고한 가교 구조를 형성할 수 있다.
1분자 중에 2개 이상의 아이소사이아네이트기를 갖는 화합물로서는, 2,4-톨릴렌다이아이소사이아네이트, 2,6-톨릴렌다이아이소사이아네이트, 1,3-자일렌다이아이소사이아네이트, 1,4-자일렌다이아이소사이아네이트, 다이페닐메테인-4,4'-다이아이소사이아네이트, 다이페닐메테인-2,4'-다이아이소사이아네이트, 3-메틸다이페닐메테인다이아이소사이아네이트, 헥사메틸렌다이아이소사이아네이트, 아이소포론다이아이소사이아네이트, 다이사이클로헥실메테인-4,4'-다이아이소사이아네이트, 다이사이클로헥실메테인-2,4'-다이아이소사이아네이트, 라이신아이소사이아네이트 등의 아이소사이아네이트 화합물을 들 수 있다.
가교제로서, 상술한 아이소사이아네이트 화합물과, 1분자 중에 2개 이상의 OH기를 갖는 다가 알코올의 반응물(아이소사이아네이트기 함유 올리고머)을 채용해도 된다. 1분자 중에 2개 이상의 OH기를 갖는 다가 알코올의 예로서는, 에틸렌글라이콜, 프로필렌글라이콜, 뷰틸렌글라이콜, 1,6-헥세인다이올, 1,8-옥테인다이올, 1,9-노네인다이올, 1,10-데케인다이올, 1,11-운데케인다이올, 1,12-도데케인다이올, 글리세린, 펜타에리트리톨, 다이펜타에리트리톨, 1,4-사이클로헥세인다이올, 1,3-사이클로헥세인다이올을 들 수 있다.
이들 중에서도, 가교제로서, 1분자 중에 2개 이상의 아이소사이아네이트기를 갖는 다관능 아이소사이아네이트와, 1분자 중에 3개 이상의 OH기를 갖는 다가 알코올의 반응물(아이소사이아네이트기 함유 올리고머)인 것이 더 바람직하다. 이와 같은 아이소사이아네이트기 함유 올리고머를 가교제로서 이용함으로써, 점착제층(3)이 치밀한 가교 구조를 형성하고, 이로써, 픽업 공정에 있어서 접착제층(5)에 점착제가 부착되는 것을 충분히 억제할 수 있다.
점착제 조성물에 있어서의 가교제의 함유량은, 점착제층에 대하여 요구되는 응집력 및 파단 신장률, 그리고 접착제층(5)과의 밀착성 등에 따라 적절히 설정하면 된다. 구체적으로는, 가교제의 함유량은, (메트)아크릴계 수지의 함유량 100질량부에 대하여, 예를 들면 2~30질량부이며, 4~15질량부 또는 7~10질량부여도 된다. 가교제의 함유량을 상기 범위로 함으로써, 다이싱 공정에 있어서 점착제층에 요구되는 특성과, 다이본딩 공정에 있어서 점착제층(3)에 요구되는 특성을 균형있게 양립시키는 것이 가능함과 함께, 우수한 픽업성도 달성할 수 있다.
가교제의 함유량이 (메트)아크릴계 수지의 함유량 100질량부에 대하여 2질량부 미만이면, 가교 구조의 형성이 불충분해지기 쉽고, 이것에 기인하여, 픽업 공정에 있어서, 접착제층(5)과의 계면 밀착력이 충분히 저하되지 않아 픽업 시에 불량이 발생하기 쉽다. 한편, 가교제의 함유량이 (메트)아크릴계 수지의 함유량 100질량부에 대하여 30질량부를 초과하면, 점착제층(3)이 과도하게 단단해지기 쉽고, 이것에 기인하여, 익스팬드 공정에 있어서 반도체 칩이 박리되기 쉽다.
점착제 조성물의 전체 질량에 대한 가교제의 함유량은, 예를 들면 0.1~20질량%이며, 2~17질량% 또는 3~15질량%여도 된다. 가교제의 함유량이 0.1질량% 이상임으로써, 활성 에너지선의 조사에 의하여 점착력이 적절히 저하된 영역(제1 영역(3a))을 형성하기 쉽고, 한편, 15질량% 이하임으로써, 우수한 픽업성을 달성하기 쉽다.
점착제층(3)의 형성 방법으로서는, 이미 알려진 수법을 채용할 수 있다. 예를 들면, 기재층(1)과 점착제층(3)의 적층체를 이층 압출법으로 형성해도 되고, 점착제층(3)의 형성용 바니시를 조제하여, 이것을 기재층(1)의 표면에 도공하거나, 혹은 이형(離型) 처리된 필름 상에 점착제층(3)을 형성하여, 이것을 기재층(1)에 전사해도 된다.
점착제층(3)의 형성용 바니시는, (메트)아크릴계 수지, 광중합 개시제 및 가교제를 용해할 수 있는 유기 용제이며 가열에 의하여 휘발되는 것을 사용하여 조제하는 것이 바람직하다. 유기 용제의 구체예로서는, 톨루엔, 자일렌, 메시틸렌, 큐멘, p-사이멘 등의 방향족 탄화 수소; 테트라하이드로퓨란, 1,4-다이옥세인 등의 환상 에터; 메탄올, 에탄올, 아이소프로판올, 뷰탄올, 에틸렌글라이콜, 프로필렌글라이콜 등의 알코올; 아세톤, 메틸에틸케톤, 메틸아이소뷰틸케톤, 사이클로헥산온, 4-하이드록시-4-메틸-2-펜탄온 등의 케톤; 아세트산 메틸, 아세트산 에틸, 아세트산 뷰틸, 락트산 메틸, 락트산 에틸, γ-뷰티로락톤 등의 에스터; 에틸렌카보네이트, 프로필렌카보네이트 등의 탄산 에스터; 에틸렌글라이콜모노메틸에터, 에틸렌글라이콜모노에틸에터, 에틸렌글라이콜모노뷰틸에터, 에틸렌글라이콜다이메틸에터, 에틸렌글라이콜다이에틸에터, 프로필렌글라이콜모노메틸에터, 프로필렌글라이콜모노에틸에터, 프로필렌글라이콜다이메틸에터, 프로필렌글라이콜다이에틸에터, 다이에틸렌글라이콜모노메틸에터, 다이에틸렌글라이콜모노에틸에터, 다이에틸렌글라이콜모노뷰틸에터, 다이에틸렌글라이콜다이메틸에터, 다이에틸렌글라이콜다이에틸에터 등의 다가 알코올알킬에터; 에틸렌글라이콜모노메틸에터아세테이트, 에틸렌글라이콜모노에틸에터아세테이트, 에틸렌글라이콜모노뷰틸에터아세테이트, 프로필렌글라이콜모노메틸에터아세테이트, 프로필렌글라이콜모노에틸에터아세테이트, 다이에틸렌글라이콜모노메틸에터아세테이트, 다이에틸렌글라이콜모노에틸에터아세테이트 등의 다가 알코올알킬에터아세테이트; N,N-다이메틸폼아마이드, N,N-다이메틸아세트아마이드, N-메틸피롤리돈 등의 아마이드를 들 수 있다.
이들 중에서, 용해성 및 비점의 관점에서, 예를 들면 톨루엔, 메탄올, 에탄올, 아이소프로판올, 아세톤, 메틸에틸케톤, 메틸아이소뷰틸케톤, 사이클로헥산온, 아세트산 메틸, 아세트산 에틸, 아세트산 뷰틸, 에틸렌글라이콜모노메틸에터, 에틸렌글라이콜모노에틸에터, 프로필렌글라이콜모노메틸에터, 프로필렌글라이콜모노에틸에터, 다이에틸렌글라이콜다이메틸에터, 에틸렌글라이콜모노메틸에터아세테이트, 프로필렌글라이콜모노메틸에터아세테이트, N,N-다이메틸아세트아마이드, 아세틸아세톤인 것이 바람직하다. 이들 유기 용제는, 1종을 단독으로 이용해도 되고, 2종 이상을 병용해도 된다. 바니시의 고형분 농도는, 통상 10~60질량%인 것이 바람직하다.
(접착제층)
접착제층(5)에는, 이미 알려진 다이본딩 필름을 구성하는 접착제 조성물을 적용할 수 있다. 구체적으로는, 접착제층(5)을 구성하는 접착제 조성물은, 에폭시기 함유 아크릴 공중합체, 에폭시 수지 및 에폭시 수지 경화제를 함유하는 것이 바람직하다. 이들 성분을 포함하는 접착제층(5)에 의하면, 칩/기판 간, 칩/칩 간의 접착성이 우수하고, 또 전극 매립성 및 와이어 매립성 등도 부여 가능하며, 또한 다이본딩 공정에서는 저온으로 접착할 수 있어, 단시간에 우수한 경화가 얻어지고, 밀봉제로 몰드 후는 우수한 신뢰성을 갖는 등의 특징이 있어 바람직하다.
접착제층(5)의 두께는, 예를 들면 1~300μm이며, 5~150μm인 것이 바람직하고, 10~100μm 또는 15~35μm여도 된다. 접착제층(5)의 두께가 1μm 미만이면 접착성이 불충분해지기 쉽고, 한편, 300μm를 초과하면 다이싱성 및 픽업성이 불충분해지기 쉽다.
에폭시 수지로서는, 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 지환식 에폭시 수지, 지방족 쇄상 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 바이페놀의 다이글리시딜에터화물, 나프탈렌다이올의 다이글리시딜에터화물, 페놀류의 다이글리시딜에터화물, 알코올류의 다이글리시딜에터화물, 및 이들의 알킬 치환체, 할로젠화물, 수소 첨가물 등의 이관능 에폭시 수지, 노볼락형 에폭시 수지를 들 수 있다. 또, 다관능 에폭시 수지 및 복소환 함유 에폭시 수지 등, 일반적으로 알려져 있는 그 외의 에폭시 수지를 적용해도 된다. 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 특성을 저해하지 않는 범위에서 에폭시 수지 이외의 성분이 불순물로서 포함되어 있어도 된다.
에폭시 수지 경화제로서는, 예를 들면 페놀 화합물과 2가의 연결기인 자일릴렌 화합물을, 무촉매 또는 산촉매의 존재하에 반응시켜 얻을 수 있는 페놀 수지와 같은 것을 들 수 있다. 페놀 수지의 제조에 이용되는 페놀 화합물로서는, 페놀, o-크레졸, m-크레졸, p-크레졸, o-에틸페놀, p-에틸페놀, o-n-프로필페놀, m-n-프로필페놀, p-n-프로필페놀, o-아이소프로필페놀, m-아이소프로필페놀, p-아이소프로필페놀, o-n-뷰틸페놀, m-n-뷰틸페놀, p-n-뷰틸페놀, o-아이소뷰틸페놀, m-아이소뷰틸페놀, p-아이소뷰틸페놀, 옥틸페놀, 노닐페놀, 2,4-자일렌올, 2,6-자일렌올, 3,5-자일렌올, 2,4,6-트라이메틸페놀, 레졸신, 카테콜, 하이드로퀴논, 4-메톡시페놀, o-페닐페놀, m-페닐페놀, p-페닐페놀, p-사이클로헥실페놀, o-알릴페놀, p-알릴페놀, o-벤질페놀, p-벤질페놀, o-클로로페놀, p-클로로페놀, o-브로모페놀, p-브로모페놀, o-아이오도페놀, p-아이오도페놀, o-플루오로페놀, m-플루오로페놀, p-플루오로페놀 등이 예시된다. 이들 페놀 화합물은, 단독으로 이용해도 되고, 2종 이상을 혼합하여 이용해도 된다. 페놀 수지의 제조에 이용되는 2가의 연결기인 자일릴렌 화합물로서는, 다음에 나타내는 자일릴렌다이할라이드, 자일릴렌다이글라이콜 및 그 유도체를 이용할 수 있다. 즉, α,α'-다이클로로-p-자일렌, α,α'-다이클로로-m-자일렌, α,α'-다이클로로-o-자일렌, α,α'-다이브로모-p-자일렌, α,α'-다이브로모-m-자일렌, α,α'-다이브로모-o-자일렌, α,α'-다이아이오도-p-자일렌, α,α'-다이아이오도-m-자일렌, α,α'-다이아이오도-o-자일렌, α,α'-다이하이드록시-p-자일렌, α,α'-다이하이드록시-m-자일렌, α,α'-다이하이드록시-o-자일렌, α,α'-다이메톡시-p-자일렌, α,α'-다이메톡시-m-자일렌, α,α'-다이메톡시-o-자일렌, α,α'-다이에톡시-p-자일렌, α,α'-다이에톡시-m-자일렌, α,α'-다이에톡시-o-자일렌, α,α'-다이-n-프로폭시-p-자일렌, α,α'-다이-n-프로폭시-m-자일렌, α,α'-다이-n-프로폭시-o-자일렌, α,α'-다이-아이소프로폭시-p-자일렌, α,α'-다이아이소프로폭시-m-자일렌, α,α'-다이아이소프로폭시-o-자일렌, α,α'-다이-n-뷰톡시-p-자일렌, α,α'-다이-n-뷰톡시-m-자일렌, α,α'-다이-n-뷰톡시-o-자일렌, α,α'-다이아이소뷰톡시-p-자일렌, α,α'-다이아이소뷰톡시-m-자일렌, α,α'-다이아이소뷰톡시-o-자일렌, α,α'-다이-tert-뷰톡시-p-자일렌, α,α'-다이-tert-뷰톡시-m-자일렌, α,α'-다이-tert-뷰톡시-o-자일렌을 들 수 있다. 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기한 페놀 화합물과 자일릴렌 화합물을 반응시킬 때에는, 염산, 황산, 인산, 폴리인산 등의 광산류; 다이메틸 황산, 다이에틸 황산, p-톨루엔설폰산, 메테인설폰산, 에테인설폰산 등의 유기 카복실산류; 트라이플루오로메테인설폰산 등의 초강산류; 알케인설폰산형 이온 교환 수지와 같은, 강산성 이온 교환 수지류; 퍼플루오로알케인설폰산형 이온 교환 수지와 같은, 초강산성 이온 교환 수지류(상품명: 나피온, Nafion, Du Pont사제, "나피온"은 등록상표); 천연 및 합성 제올라이트류; 활성 백토(산성 백토)류 등의 산성 촉매를 이용하며, 50~250℃에 있어서 실질적으로 원료인 자일릴렌 화합물이 소실되고, 또한 반응 조성이 일정해질 때까지 반응시켜 얻어진다. 반응 시간은 원료 및 반응 온도에 따라서도 다르지만, 대개 1시간~15시간 정도이며, 실제로는, GPC(젤 퍼미에이션 크로마토그래피) 등에 의하여 반응 조성을 추적하면서 결정하면 된다.
에폭시기 함유 아크릴 공중합체는, 원료로서 글리시딜아크릴레이트 또는 글리시딜메타크릴레이트를, 얻어지는 공중합체에 대하여 0.5~6질량%가 되는 양 이용하여 얻어진 공중합체인 것이 바람직하다. 이 양이 0.5질량% 이상임으로써 높은 접착력을 얻기 쉽고, 한편, 6질량% 이하임으로써 젤화를 억제할 수 있다. 그 잔부는 메틸아크릴레이트, 메틸메타크릴레이트 등의 탄소수 1~8의 알킬기를 갖는 알킬아크릴레이트, 알킬메타크릴레이트, 및 스타이렌, 아크릴로나이트릴 등의 혼합물을 이용할 수 있다. 이들 중에서도 에틸(메트)아크릴레이트 및/또는 뷰틸(메트)아크릴레이트가 특히 바람직하다. 혼합 비율은, 공중합체의 Tg를 고려하여 조정하는 것이 바람직하다. Tg가 -10℃ 미만이면 B스테이지 상태에서의 접착제층(5)의 택킹(tacking)성이 커지는 경향이 있어, 취급성이 악화되는 경향이 있다. 또한, 에폭시기 함유 아크릴 공중합체의 유리 전이점(Tg)의 상한값은, 예를 들면 30℃이다. 중합 방법은 특별히 제한이 없으며, 예를 들면 펄 중합, 용액 중합을 들 수 있다. 시판 중인 에폭시기 함유 아크릴 공중합체로서는, 예를 들면 HTR-860P-3(상품명, 나가세 켐텍스 주식회사제)을 들 수 있다.
에폭시기 함유 아크릴 공중합체의 중량 평균 분자량은 10만 이상이며, 이 범위이면 접착성 및 내열성이 높고, 30만~300만인 것이 바람직하며, 50만~200만인 것이 보다 바람직하다. 중량 평균 분자량이 300만 이하이면, 반도체 칩과, 이것을 지지하는 기판의 사이의 충전성이 저하되는 것을 억제할 수 있다. 중량 평균 분자량은, 젤 퍼미에이션 크로마토그래피법(GPC)에서 표준 폴리스타이렌에 의한 검량선을 이용한 폴리스타이렌 환산값이다.
접착제층(5)은, 필요에 따라, 제3급 아민, 이미다졸류, 제4급 암모늄염류 등의 경화 촉진제를 더 함유해도 된다. 경화 촉진제의 구체예로서는, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 1-사이아노에틸-2-페닐이미다졸, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트를 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
접착제층(5)은, 필요에 따라, 무기 필러를 더 함유해도 된다. 무기 필러의 구체예로서는, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화 칼슘, 산화 마그네슘, 산화 알루미늄, 질화 알루미늄, 붕산 알루미 위스커, 질화 붕소, 결정질 실리카, 비정질 실리카를 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
또한, 접착제층(5)은 열경화성 수지를 포함하지 않는 양태여도 된다. 예를 들면, 접착제층(5)이 반응성기 함유 (메트)아크릴 공중합체를 포함하는 경우, 접착제층(5)은, 반응성기 함유 (메트)아크릴 공중합체와, 경화 촉진제와, 필러를 포함하는 것이면 된다.
<다이싱·다이본딩 일체형 필름의 제조 방법>
필름(10)의 제조 방법은, 기재층(1)의 표면 상에, 활성 에너지선이 조사됨으로써 점착력이 저하되는 점착제 조성물로 이루어지는 점착제층과, 점착제층의 표면 상에 형성된 접착제층(5)을 포함하는 적층체를 제작하는 공정과, 적층체에 포함되는 점착제층의 제1 영역(3a)이 되는 영역에 활성 에너지선을 조사하는 공정을 이 순서로 포함한다. 제1 영역(3a)이 되는 영역에 대한 활성 에너지선의 조사량은, 예를 들면 10~1000mJ/cm2이며, 100~700mJ/cm2 또는 200~500mJ/cm2여도 된다.
상기 제조 방법은, 점착제층과 접착제층(5)의 적층체를 먼저 제작하고, 그 후, 점착제층의 특정 영역에 활성 에너지선을 조사하는 것이다. 이하와 같이, 접착제층(5)과 첩합하기 전의 점착제층에 대하여 활성 에너지선을 조사하여 제1 영역(3a)을 형성해도 된다. 즉, 필름(10)의 제조 방법은, 기재층(1)의 표면 상에, 활성 에너지선이 조사됨으로써 점착력이 저하되는 조성물로 이루어지는 점착제층을 형성하는 공정과, 점착제층의 제1 영역(3a)이 되는 영역에 활성 에너지선을 조사하는 공정과, 활성 에너지선을 조사한 후의 점착제층(3)의 표면 상에 접착제층(5)을 적층하는 공정을 이 순서로 포함하는 것이어도 된다.
<반도체 장치 및 그 제조 방법>
도 7은 본 실시형태에 관한 반도체 장치를 모식적으로 나타내는 단면도이다. 이 도에 나타내는 반도체 장치(100)는, 기판(70)과, 기판(70)의 표면 상에 적층된 4개의 칩(T1, T2, T3, T4)과, 기판(70)의 표면 상의 전극(도시하지 않음)과 4개의 칩(T1, T2, T3, T4)을 전기적으로 접속하는 와이어(W1, W2, W3, W4)와, 이들을 덮고 있는 밀봉층(50)을 구비한다.
기판(70)은, 예를 들면 유기 기판이며, 리드 프레임 등의 금속 기판이어도 된다. 기판(70)은, 반도체 장치(100)의 휨을 억제하는 관점에서, 기판(70)의 두께는, 예를 들면 70~140μm이며, 80~100μm여도 된다.
4개의 칩(T1, T2, T3, T4)은, 접착제편(5p)의 경화물(5c)을 개재하여 적층되어 있다. 평면시에 있어서의 칩(T1, T2, T3, T4)의 형상은, 예를 들면 정사각형 또는 직사각형이다. 칩(T1, T2, T3, T4)의 면적은 9mm2 이하이며, 0.1~4mm2 또는 0.1~2mm2여도 된다. 칩(T1, T2, T3, T4)의 한 변의 길이는, 예를 들면 3mm 이하이며, 0.1~2.0mm 또는 0.1~1.0mm여도 된다. 칩(T1, T2, T3, T4)의 두께는, 예를 들면 10~170μm이며, 25~100μm여도 된다. 또한, 4개의 칩(T1, T2, T3, T4)의 한 변의 길이는 동일해도 되고, 서로 달라도 되며, 두께에 대해서도 동일하다.
반도체 장치(100)의 제조 방법은, 상술한 필름(10)을 준비하는 공정과, 필름(10)의 접착제층(5)에 대하여 웨이퍼(W)를 붙임과 함께, 점착제층(3)의 제2 면(F2)에 대하여 다이싱 링(DR)을 붙이는 공정과, 웨이퍼(W)를 면적 9mm2 이하의 복수의 칩(T1, T2, T3, T4)으로 개편화하는 공정(다이싱 공정)과, 접착제편 부착 칩(Tb)(칩과 접착제편(5p)의 적층체, 도 8(d) 참조)을 점착제층(3)의 제1 영역(3a)으로부터 픽업하는 공정과, 접착제편(5p)을 개재하여 칩(T1)을, 기판(70) 상에 마운트하는 공정을 포함한다.
도 8(a)~도 8(d)를 참조하면서, 접착제편 부착 칩(Tb)의 제작 방법의 일례에 대하여 설명한다. 먼저, 상술한 필름(10)을 준비한다. 도 8(a) 및 도 8(b)에 나타내는 바와 같이, 웨이퍼(W)의 일방의 면에 접착제층(5)이 접하도록 필름(10)을 첩부한다. 또, 점착제층(3)의 제2 면(F2)에 대하여 다이싱 링(DR)을 첩부한다.
웨이퍼(W), 접착제층(5) 및 점착제층(3)을 다이싱한다. 이로써, 도 8(c)에 나타내는 바와 같이, 웨이퍼(W)가 개편화되어 칩(T1, T2, T3, T4)이 된다. 접착제층(5)도 개편화되어 접착제편(5p)이 된다. 다이싱 방법으로서는, 다이싱 블레이드 또는 레이저를 이용하는 방법을 들 수 있다. 또한, 웨이퍼(W)의 다이싱에 앞서 웨이퍼(W)를 연삭함으로써 박막화해도 된다.
다이싱 후, 점착제층(3)에 대하여 활성 에너지선을 조사하지 않고, 도 8(d)에 나타나는 바와 같이, 상온 또는 냉각 조건하에 있어서 기재층(1)을 익스팬드함으로써 칩을 서로 이간시키면서, 핀(42)으로 밀어올림으로써 점착제층(3)으로부터 접착제편(5p)을 박리시킴과 함께, 접착제편 부착 칩(Tb)을 흡인 콜릿(44)으로 흡인하여 픽업한다.
도 9~도 11을 참조하면서, 반도체 장치(100)의 제조 방법에 대하여 구체적으로 설명한다. 먼저, 도 9에 나타내는 바와 같이, 접착제편(5p)을 개재하여 1단째의 칩(T1)을 기판(70)의 소정의 위치에 압착한다. 다음으로, 가열에 의하여 접착제편(5p)을 경화시킨다. 이로써, 접착제편(5p)이 경화하여 경화물(5c)이 된다. 접착제편(5p)의 경화 처리는, 보이드의 저감의 관점에서, 가압 분위기하에서 실시해도 된다.
기판(70)에 대한 칩(T1)의 마운트와 동일하게 하여, 칩(T1)의 표면 상에 2단째의 칩(T2)을 마운트한다. 또한, 3단째 및 4단째의 칩(T3, T4)을 마운트함으로써 도 10에 나타내는 구조체(60)가 제작된다. 칩(T1, T2, T3, T4)과 기판(70)을 와이어(W1, W2, W3, W4)로 전기적으로 접속한 후(도 11 참조), 밀봉층(50)에 의하여 반도체 소자 및 와이어를 덮음으로써 도 7에 나타내는 반도체 장치(100)가 완성된다.
이상, 본 개시의 실시형태에 대하여 상세하게 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예를 들면, 필름(10)은, 접착제층(5)을 덮는 커버 필름(도시하지 않음)을 더 구비해도 된다. 상기 실시형태에 있어서는, 활성 에너지선의 조사에 의하여, 점착제층(3)의 제1 영역(3a)의 점착력이 제2 영역(3b)과 비교하여 저하되어 있는 양태를 예시했지만, 점착제층(3)은 자외선 경화형 또는 감압형이어도 된다.
상기 실시형태에 있어서는, 기재층(1)과, 점착제층(3)과, 접착제층(5)을 이 순서로 구비하는 필름(10)을 예시했지만, 접착제층(5)을 구비하지 않는 양태여도 된다. 이 경우, 예를 들면 칩을 마운트하는 기판 또는 다른 칩의 표면에 접착제층을 형성하면 된다.
본 개시의 평가 방법은, 다이싱·다이본딩 일체형 필름을 평가 대상으로 하는 것에 한정되지 않으며, 반도체 장치의 제조 프로세스에서 사용되는 칩(절단편)의 픽업성을 평가 대상으로 해도 된다. 이 평가 방법은 이하의 공정을 포함한다.
(i) 기재층(1)과, 점착제층(3)과, 웨이퍼(W)를 이 순서로 적어도 구비하는 적층체를 준비하는 공정
(ii) 웨이퍼(W)를 면적 9mm2 이하의 복수의 칩으로 개편화하는 공정
(iii) 기재층(1) 측으로부터 칩의 중앙부를 압입하여, 칩의 에지가 점착제층(3)으로부터 박리될 때의 에지 박리 강도를 측정하는 공정
웨이퍼(W)의 두께는, 예를 들면 10~100μm이며, 30~80μm여도 된다. 또한, (i) 공정에 있어서, 다이싱·다이본딩 일체형 필름을 사용하여 상기 적층체를 준비해도 된다. 또, (i) 공정에 있어서, 웨이퍼(W) 대신에, 금속층 또는 수지층을 포함하는 적층체를 준비하고, 그 절단편의 픽업성을 평가해도 된다.
다이싱·다이본딩 일체형 필름의 선별에 에지 박리 강도를 이용해도 된다. 즉, 2종 이상의 다이싱·다이본딩 일체형 필름의 에지 박리 강도를 비교하여, 2종 이상의 다이싱·다이본딩 일체형 필름의 픽업성의 우열을 판정함으로써, 다이싱·다이본딩 일체형 필름을 선별해도 된다. 이로써, 반도체 장치를 높은 수율로 제조할 수 있는 다이싱·다이본딩 일체형 필름을 효율적으로 선별할 수 있다.
실시예
이하, 본 개시에 대하여, 실시예에 근거하여 더 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 특별히 기술이 없는 한, 약품은 모두 시약을 사용했다.
[아크릴 수지의 합성(제조예 1)]
스리 원 모터, 교반 날개, 질소 도입관이 구비된 용량 2000ml의 플라스크에 이하의 성분을 넣었다.
·아세트산 에틸(용제): 635g
·2-에틸헥실아크릴레이트: 395g
·2-하이드록시에틸아크릴레이트: 100g
·메타크릴산: 5g
·아조비스아이소뷰티로나이트릴: 0.08g
충분히 균일해질 때까지 내용물을 교반한 후, 유량 500ml/분으로 60분간 버블링을 실시하여, 계 내의 용존 산소를 탈기했다. 1시간 동안 78℃까지 승온하고, 승온 후 6시간 중합시켰다. 다음으로, 스리 원 모터, 교반 날개, 질소 도입관이 구비된 용량 2000ml의 가압솥에 반응 용액을 옮기고, 120℃, 0.28MPa로 4.5시간 가온 후, 실온(25℃, 이하 동일)으로 냉각했다.
다음으로 아세트산 에틸을 490g 첨가하여 교반하고 희석했다. 이것에 유레테인화 촉매로서, 다이옥틸주석 다이라우레이트를 0.10g 첨가한 후, 2-메타크릴옥시에틸아이소사이아네이트(쇼와 덴코 주식회사제, 카렌즈 MOI(상품명))를 48.6g 첨가하고, 70℃에서 6시간 반응시킨 후, 실온으로 냉각했다. 이어서, 아세트산 에틸을 첨가하고, 아크릴 수지 용액 내의 불휘발분 함유량이 35질량%가 되도록 조정하여, 연쇄 중합 가능한 관능기를 갖는 (A) 아크릴 수지(제조예 1)를 포함하는 용액을 얻었다.
상기와 같이 하여 얻은 (A) 아크릴 수지를 포함하는 용액을 60℃에서 하룻밤 진공 건조했다. 이로써 얻어진 고형분을 전자동 원소 분석 장치(엘레멘타사제, 상품명: varioEL)로 원소 분석하고, 도입된 2-메타크릴옥시에틸아이소사이아네이트의 함유량을 질소 함유량으로부터 산출했더니, 0.50mmol/g이었다.
또, 이하의 장치를 사용하여 (A) 아크릴 수지의 폴리스타이렌 환산 중량 평균 분자량을 구했다. 즉, 도소 주식회사제 SD-8022/DP-8020/RI-8020을 사용하고, 칼럼에는 히타치 가세이 주식회사제 Gelpack GL-A150-S/GL-A160-S를 이용하며, 용리액으로 테트라하이드로퓨란을 이용하여 GPC 측정을 행했다. 그 결과, 폴리스타이렌 환산 중량 평균 분자량은 80만이었다. JIS K0070에 기재된 방법에 준거하여 측정한 수산기가 및 산가는 56.1mgKOH/g 및 6.5mgKOH/g이었다. 이들 결과를 표 1에 정리하여 나타낸다.
[아크릴 수지의 합성(제조예 2)]
표 1의 제조예 1에 나타내는 원료 모노머 조성 대신에, 제조예 2에 나타내는 원료 모노머 조성으로 하여, 제조예 1과 동일한 수법으로 제조한 제조예 2에 관한 (A) 아크릴 수지의 용액을 얻었다. 제조예 2에 관한 (A) 아크릴 수지에 대한 측정 결과를 표 1에 나타낸다.
<실시예 1>
[다이싱 필름(점착제층)의 제작]
이하의 성분을 혼합함으로써, 점착제층 형성용 바니시를 조제했다(표 2 참조). 아세트산 에틸(용제)의 양은, 바니시의 총 고형분 함유량이 25질량%가 되도록 조정했다.
·(A) 아크릴 수지 용액(제조예 1): 100g(고형분)
·(B) 광중합 개시제(2-하이드록시-1-{4-[4-(2-하이드록시-2-메틸-프로피온일)-벤질]-페닐}-2-메틸-프로판-1-온(시바 스페셜티 케미컬즈 주식회사제, 이르가큐어 127, "이르가큐어"는 등록상표): 1.0g
·(C) 가교제(다관능 아이소사이아네이트, 닛폰 폴리유레테인 고교 주식회사제, 콜로네이트 L, 고형분: 75%): 8.0g(고형분)
·아세트산 에틸(용제)
일방의 면에 이형 처리가 실시된 폴리에틸렌테레프탈레이트 필름(폭 450mm, 길이 500mm, 두께 38μm)을 준비했다. 이형 처리가 실시된 면에, 어플리케이터를 이용하여 점착제층 형성용 바니시를 도포한 후, 80℃에서 5분간 건조했다. 이로써, 폴리에틸렌테레프탈레이트 필름과, 그 위에 형성된 두께 30μm의 점착제층으로 이루어지는 적층체(다이싱 필름)를 얻었다.
일방의 면에 코로나 처리가 실시된 폴리올레핀 필름(폭 450mm, 길이 500mm, 두께 80μm)을 준비했다. 코로나 처리가 실시된 면과, 상기 적층체의 점착제층을 실온에서 첩합했다. 이어서, 고무 롤로 압압함으로써 점착제층을 폴리올레핀 필름(커버 필름)에 전사했다. 그 후, 실온에서 3일간 방치함으로써 커버 필름 부착 다이싱 필름을 얻었다.
[다이본딩 필름(접착제층 A)의 제작]
먼저, 이하의 조성물에 사이클로헥산온(용제)을 첨가하여 교반 혼합한 후, 추가로 비즈밀을 이용하여 90분 혼련했다.
·에폭시 수지(YDCN-700-10(상품명), 신닛테쓰 스미킨 가가쿠 주식회사제 크레졸 노볼락형 에폭시 수지, 에폭시 당량 210, 분자량 1200, 연화점 80℃): 14질량부
·페놀 수지(밀렉스 XLC-LL(상품명), 미쓰이 가가쿠 주식회사제, 페놀 수지, 수산기 당량 175, 흡수율 1.8%, 350℃에 있어서의 가열 중량 감소율 4%): 23질량부
·실레인 커플링제(NUC A-189(상품명) 주식회사 NUC제, γ-머캅토프로필트라이메톡시실레인): 0.2질량부
·실레인 커플링제(NUCA-1160(상품명), 일본 유니카 주식회사제, γ-유레이도프로필트라이에톡시실레인): 0.1질량부
·필러(SC2050-HLG(상품명), 아드마텍스 주식회사제, 실리카, 평균 입경 0.500μm): 32질량부
상기와 같이 하여 얻은 조성물에 이하의 성분을 첨가한 후, 교반 혼합 및 진공 탈기의 공정을 거쳐 접착제층 형성용 바니시를 얻었다.
·에폭시기 함유 아크릴 공중합체(HTR-860P-3(상품명), 나가세 켐텍스 주식회사제, 중량 평균 분자량 80만): 16질량부
·경화 촉진제(큐어졸 2PZ-CN(상품명), 시코쿠 가세이 고교 주식회사제, 1-사이아노에틸-2-페닐이미다졸, "큐어졸"은 등록상표) 0.0.1질량부
일방의 면에 이형 처리가 실시된 폴리에틸렌테레프탈레이트 필름(두께 35μm)을 준비했다. 이형 처리가 실시된 면에, 어플리케이터를 이용하여 접착제층 형성용 바니시를 도포한 후, 140℃에서 5분간 가열 건조했다. 이로써, 폴리에틸렌테레프탈레이트 필름(캐리어 필름)과, 그 위에 형성된 두께 25μm의 접착제층(B스테이지 상태)으로 이루어지는 적층체(다이본딩 필름)를 얻었다.
[다이싱·다이본딩 일체형 필름의 제작]
접착제층과 캐리어 필름으로 이루어지는 다이본딩 필름을, 캐리어 필름째 직경 335mm의 원형으로 커트했다. 이것에 폴리에틸렌테레프탈레이트 필름을 박리한 다이싱 필름을 실온에서 첩부 후, 실온에서 1일 방치했다. 그 후, 직경 370mm의 원형으로 다이싱 필름을 커트했다. 이와 같이 하여 얻은 다이싱·다이본딩 일체형 필름의 접착제층에 있어서의 웨이퍼의 첩부 위치에 대응하는 영역(점착제층의 제1 영역)에 이하와 같이 하여 자외선을 조사했다. 즉, 펄스드 제논 램프를 이용하여 70W, 300mJ/cm2의 조사량으로 부분적으로 자외선을 조사했다. 또한, 암막을 이용하여 필름의 중심으로부터 내경 318mm의 부분에 자외선을 조사했다. 이와 같이 하여, 후술하는 다양한 평가 시험에 제공하기 위한 복수의 다이싱·다이본딩 일체형 필름을 얻었다.
<실시예 2>
다이싱 필름을 제작할 때, "이르가큐어 127" 대신에, 1-하이드록시-사이클로헥실-페닐-케톤(시바 스페셜티 케미컬즈 주식회사제, 이르가큐어 184, "이르가큐어"는 등록상표)을 사용한 것, 및 자외선의 조사량을 300mJ/cm2로 하는 대신에, 200mJ/cm2로 한 것 외에는, 실시예 1과 동일하게 하여, 복수의 다이싱·다이본딩 일체형 필름을 얻었다.
<실시예 3>
자외선의 조사량을 200mJ/cm2로 하는 대신에, 250mJ/cm2로 한 것 외에는 실시예 2와 동일하게 하여, 복수의 다이싱·다이본딩 일체형 필름을 얻었다.
<실시예 4>
자외선의 조사량을 200mJ/cm2로 하는 대신에, 300mJ/cm2로 한 것 외에는 실시예 2와 동일하게 하여, 복수의 다이싱·다이본딩 일체형 필름을 얻었다.
<실시예 5>
다이본딩 필름으로서, 접착제층 A를 갖는 것 대신에, 이하와 같이 하여 형성한 접착제층 B를 갖는 것을 사용한 것 외에는 실시예 4와 동일하게 하여, 복수의 다이싱·다이본딩 일체형 필름을 얻었다.
[다이본딩 필름(접착제층 B)의 제작]
먼저, 이하의 성분에 사이클로헥산온(용제)을 첨가하여 교반 혼합한 후, 추가로 비즈밀을 이용하여 90분 혼련했다.
·필러(SC2050-HLG(상품명), 아드마텍스 주식회사제, 실리카, 평균 입경 0.500μm): 50질량부
상기와 같이 하여 얻은 조성물에 이하의 성분을 첨가한 후, 교반 혼합 및 진공 탈기의 공정을 거쳐 접착제층 형성용 바니시를 얻었다.
·에폭시기 함유 아크릴 공중합체(HTR-860P-3(상품명), 나가세 켐텍스 주식회사제, 중량 평균 분자량 80만): 100질량부
·경화 촉진제(큐어졸 2PZ-CN(상품명), 시코쿠 가세이 고교 주식회사제, 1-사이아노에틸-2-페닐이미다졸, "큐어졸"은 등록상표) 0.1질량부
<비교예 1>
다이싱 필름을 제작할 때, 제조예 2에 관한 (A) 아크릴 수지의 용액을 사용함과 함께, 가교제의 양을 8.0질량부로 하는 대신에 6.0질량부로 한 것 외에는 실시예 1과 동일하게 하여, 복수의 다이싱·다이본딩 일체형 필름을 얻었다.
<비교예 2>
다이싱 필름을 제작할 때, 가교제의 양을 8.0질량부로 하는 대신에 6.0질량부로 한 것 외에는 실시예 1과 동일하게 하여, 복수의 다이싱·다이본딩 일체형 필름을 얻었다.
<비교예 3>
자외선의 조사량을 300mJ/cm2로 하는 대신에 500mJ/cm2로 한 것 외에는 실시예 1과 동일하게 하여, 복수의 다이싱·다이본딩 일체형 필름을 얻었다.
[평가 시험]
(1) 접착제층에 대한 점착제층의 점착력(30° 필 강도) 측정
접착제층에 대한 점착제층(자외선 조사 영역)의 점착력을 30° 필 강도를 측정함으로써 평가했다. 즉, 다이싱·다이본딩 일체형 필름으로부터 폭 25mm 및 길이 100mm의 측정 시료를 잘라냈다. 측정 시료는, 점착제층(자외선 조사 영역)과 접착제층의 적층체로 했다. 인장 시험기를 이용하여 접착제층에 대한 점착제층(자외선 조사 영역)의 필 강도를 측정했다. 측정 조건은, 박리 각도 30°, 인장 속도 60mm/분으로 했다. 또한, 시료의 보존 및 필 강도의 측정은, 온도 23℃, 상대 습도 40%의 환경하에서 행했다.
(2) 칩의 에지 박리 강도 측정
실리콘 웨이퍼(직경: 12인치, 두께: 50μm) 및 다이싱 링에 다이싱·다이본딩 일체형 필름을 이하 조건으로 첩부했다. 실리콘 웨이퍼 및 다이싱 링을 첩부한 후의 다이싱·다이본딩 일체형 필름의 MD 방향의 신장은, 1.0~1.3% 정도였다.
<첩부 조건>
·첩부 장치: DFM2800(주식회사 디스코제)
·첩부 온도: 70℃
·첩부 속도: 10mm/s
·첩부 텐션 레벨: 레벨 6
이어서, 다이싱·다이본딩 일체형 필름 첨부 실리콘 웨이퍼를 블레이드 다이싱에 의하여 복수의 접착제편 부착 칩(사이즈 2mm×2mm)으로 개편화했다.
<다이싱 조건>
·다이서: DFD6361(주식회사 디스코제)
·블레이드: ZH05-SD4000-N1-70-BB(주식회사 디스코제)
·블레이드 회전수: 40000rpm
·다이싱 속도: 30mm/초
·블레이드 높이: 90μm
·점착제층의 표면으로부터의 절삭 깊이: 20μm
·다이싱 시의 수량
블레이드 쿨러: 1.5L/분
샤워: 1.0L/분,
스프레이: 1.0L/분
다이싱하고 나서 1일 후, 이하의 측정 조건으로, 기재층 측으로부터 접착제편 부착 칩을 압입하여, 접착제편 부착 칩의 에지 박리 강도를 측정했다(도 2(c) 참조). 또한, 측정 전에, 칩의 중앙부에 상당하는 기재층의 표면에, 유성펜으로 마킹을 행했다. 칩의 중앙부는 자로 계측하여 특정했다. 측정은 N=10으로 행했다. 하나의 칩에 대하여 측정한 후, 간격을 칩 3개분 띄우고 다음의 측정을 행했다(도 4 참조).
<측정 조건>
·측정 장치: 소형 탁상 시험기 EZ-SX(주식회사 시마즈 세이사쿠쇼제)
·로드셀: 50N
·압입 지그: ZTS 시리즈 부속 어태치먼트(형상: 원추형, 주식회사 이마다제)
·압입 속도: 60mm/분
·온도: 23℃
·습도: 45±10%
(3) 픽업성의 평가
상기한 에지 박리 강도의 측정 후, 이하의 조건으로 100개의 접착제편 부착 칩을 픽업했다.
<픽업 조건>
·다이본더 장치: DB800-HSD(주식회사 히타치 하이테크놀로지즈제)
·밀어올림 핀: EJECTOR NEEDLE SEN2-83-05(직경: 0.7mm, 선단 형상: 반경 350μm의 반구, 마이크로 메카닉스사제)
·밀어올림 높이: 200μm
·밀어올림 속도: 1mm/초,
또한, 밀어올림 핀은, 칩의 중앙부에 1개 배치했다. 픽업의 성공률이 100%인 것을 "A", 70% 이상 100% 미만인 것을 "B", 70% 미만인 것을 "C"로 했다. 결과를 표 1에 나타낸다.
[표 1]
Figure pct00001
[표 2]
Figure pct00002
표 2에 나타내는 바와 같이, 실시예 1~5는, 비교예 1~3보다 픽업성이 양호했다. 구체적으로는, 비교예 1은 실시예 1~4보다 30° 필 강도가 큰 폭으로 낮은 값임에도 불구하고, 칩의 에지 박리 강도가 1.6N으로 높기 때문에 픽업성이 현저하게 악화되었다. 또 비교예 2에서는, 실시예 2와 동등한 30° 필 강도임에도 불구하고, 칩의 에지 박리 강도가 1.3N으로 비교적 높기 때문에 픽업성이 악화되었다고 생각된다. 또 비교예 3에서는, 실시예 1로부터 자외선 조사량을 증가시킴으로써 30° 필 강도가 낮은 값이 되었지만, 한편으로 칩의 에지 박리 강도가 1.3N으로 비교적 높아진 점에서 픽업성이 악화되었다고 생각된다. 이 점에서, 점착제층의 조성뿐만 아니라, 자외선 조사량도 칩의 에지 박리 강도 및 픽업성에 중요한 요인인 것을 알 수 있었다.
이상의 결과로부터, 소칩의 픽업성은 칩의 에지 박리 강도와 상관이 있는 것이 명확해져, 에지 박리 강도가 1.2N 이하에서 양호한 픽업성이 얻어지는 것을 알 수 있었다.
산업상 이용가능성
본 개시에 의하면, 소칩(면적 9mm2 이하)의 에지 박리의 영향을 고려한 다이싱·다이본딩 일체형 필름의 평가 방법 및 선별 방법이 제공된다. 또, 본 개시에 의하면, 소칩의 에지 박리의 영향을 고려한 픽업성의 평가 방법과, 소칩의 픽업성이 우수한 다이싱·다이본딩 일체형 필름 및 이것을 이용한 반도체 장치의 제조 방법이 제공된다.
1…기재층
3…점착제층
3a…제1 영역
3b…제2 영역
5…접착제층
5p…접착제편
5c…경화물
10…다이싱·다이본딩 일체형 필름
42…핀
44…흡인 콜릿
50…밀봉층
60…구조체
70…기판
80…지지판
100…반도체 장치
A…측정 에어리어
DR…다이싱 링
F1…제1 면
F2…제2 면
M…마크
N…노치
P…압입 지그
Rw…영역
T1, T2, T3, T4, Ts…칩
Ta, Tb…접착제편 부착 칩
W…웨이퍼
Ws…실리콘 웨이퍼
W1, W2, W3, W4…와이어

Claims (10)

  1. (A) 기재층과, 상기 기재층과 대면하는 제1 면 및 그 반대 측의 제2 면을 갖는 점착제층과, 상기 점착제층의 상기 제2 면의 중앙부를 덮도록 마련된 접착제층을 구비하는 평가 대상의 다이싱·다이본딩 일체형 필름을 준비하는 공정과,
    (B) 상기 접착제층에 대하여 두께 50μm의 실리콘 웨이퍼를 붙임과 함께, 상기 점착제층의 상기 제2 면에 대하여 다이싱 링을 붙이는 공정과,
    (C) 상기 실리콘 웨이퍼 및 상기 접착제층을 복수의 접착제편 부착 칩으로 개편화하여, 변의 길이가 2mm인 정사각형의 상기 접착제편 부착 칩을 얻는 공정과,
    (D) 온도 23℃에 있어서 상기 기재층 측으로부터 상기 접착제편 부착 칩의 중앙부를 속도 60mm/분으로 압입하여, 상기 접착제편 부착 칩의 에지가 상기 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하는 공정을 포함하며,
    상기 에지 박리 강도가 1.2N 이하일 때, 상기 다이싱·다이본딩 일체형 필름은 양호한 픽업성을 갖는다고 판정하는, 다이싱·다이본딩 일체형 필름의 평가 방법.
  2. (i) 기재층과, 점착제층과, 두께 10~100μm의 웨이퍼를 이 순서로 적어도 구비하는 적층체를 준비하는 공정과,
    (ii) 상기 웨이퍼를 면적 9mm2 이하의 복수의 칩으로 개편화하는 공정과,
    (iii) 상기 기재층 측으로부터 상기 칩의 중앙부를 압입하여, 상기 칩의 에지가 상기 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하는 공정을 포함하는, 픽업성의 평가 방법.
  3. 청구항 2에 있어서,
    상기 적층체가 상기 점착제층과 상기 웨이퍼의 사이에 접착제층을 더 구비하며,
    상기 실리콘 웨이퍼 및 상기 접착제층을 면적 9mm2 이하의 복수의 접착제편 부착 칩으로 개편화하여,
    상기 기재층 측으로부터 상기 접착제편 부착 칩의 중앙부를 압입하여, 상기 접착제편 부착 칩의 에지가 상기 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하는, 픽업성의 평가 방법.
  4. 기재층과,
    상기 기재층과 대면하는 제1 면 및 그 반대 측의 제2 면을 갖는 점착제층과,
    상기 점착제층의 상기 제2 면의 중앙부를 덮도록 마련된 접착제층을 구비하며,
    이하의 공정을 거쳐 측정되는 에지 박리 강도가 1.2N 이하인, 다이싱·다이본딩 일체형 필름.
    <에지 박리 강도의 측정>
    ·상기 접착제층에 대하여 두께 50μm의 실리콘 웨이퍼를 붙임과 함께, 상기 점착제층의 상기 제2 면에 대하여 다이싱 링을 붙이는 공정
    ·상기 실리콘 웨이퍼 및 상기 접착제층을 복수의 접착제편 부착 칩으로 개편화하여, 변의 길이가 2mm인 정사각형의 상기 접착제편 부착 칩을 얻는 공정
    ·온도 23℃에 있어서 상기 기재층 측으로부터 상기 접착제편 부착 칩의 중앙부를 속도 60mm/분으로 압입하여, 상기 접착제편 부착 칩의 에지가 상기 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하는 공정
  5. 청구항 4에 있어서,
    면적 9mm2 이하의 복수의 접착제편 부착 칩에 웨이퍼 및 접착제층을 개편화하는 공정을 포함하는 반도체 장치 제조 프로세스에 적용되는, 다이싱·다이본딩 일체형 필름.
  6. 청구항 5에 있어서,
    상기 개편화하는 공정에 있어서, 블레이드 다이싱에 의하여 상기 복수의 접착제편 부착 칩이 얻어지는, 다이싱·다이본딩 일체형 필름.
  7. 청구항 4~6 중 어느 한 항에 기재된 다이싱·다이본딩 일체형 필름을 준비하는 공정과,
    상기 다이싱·다이본딩 일체형 필름의 상기 접착제층에 대하여 웨이퍼를 붙임과 함께, 상기 점착제층의 상기 제2 면에 대하여 다이싱 링을 붙이는 공정과,
    상기 웨이퍼 및 상기 접착제층을 면적 9mm2 이하의 복수의 접착제편 부착 칩으로 개편화하는 공정과,
    상기 접착제편 부착 칩을 상기 점착제층으로부터 픽업하는 공정과,
    상기 접착제편 부착 칩을, 기판 또는 다른 칩 상에 마운트하는 공정을 포함하는, 반도체 장치의 제조 방법.
  8. 2종 이상의 다이싱·다이본딩 일체형 필름의 에지 박리 강도를 비교하여, 상기 2종 이상의 다이싱·다이본딩 일체형 필름의 픽업성의 우열을 판정하는 것을 포함하는, 다이싱·다이본딩 일체형 필름의 선별 방법.
  9. 청구항 8에 있어서,
    상기 2종 이상의 다이싱·다이본딩 일체형 필름이, 기재층과, 상기 기재층과 대면하는 제1 면 및 그 반대 측의 제2 면을 갖는 점착제층과, 상기 점착제층의 상기 제2 면의 중앙부를 덮도록 마련된 접착제층을 각각 구비하는, 다이싱·다이본딩 일체형 필름의 선별 방법.
  10. 청구항 9에 있어서,
    상기 2종 이상의 다이싱·다이본딩 일체형 필름의 상기 에지 박리 강도를 측정하기 위한 이하의 공정을 포함하는, 다이싱·다이본딩 일체형 필름의 선별 방법.
    ·상기 접착제층에 대하여 두께 50μm의 실리콘 웨이퍼를 붙임과 함께, 상기 점착제층의 상기 제2 면에 대하여 다이싱 링을 붙이는 공정
    ·상기 실리콘 웨이퍼 및 상기 접착제층을 복수의 접착제편 부착 칩으로 개편화하여, 변의 길이가 2mm인 정사각형의 상기 접착제편 부착 칩을 얻는 공정
    ·온도 23℃에 있어서 상기 기재층 측으로부터 상기 접착제편 부착 칩의 중앙부를 속도 60mm/분으로 압입하여, 상기 접착제편 부착 칩의 에지가 상기 점착제층으로부터 박리될 때의 에지 박리 강도를 측정하는 공정
KR1020217027336A 2019-05-10 2019-05-10 픽업성의 평가 방법, 다이싱·다이본딩 일체형 필름, 다이싱·다이본딩 일체형 필름의 평가 방법과 선별 방법, 및 반도체 장치의 제조 방법 KR102417467B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/018812 WO2020230209A1 (ja) 2019-05-10 2019-05-10 ピックアップ性の評価方法、ダイシング・ダイボンディング一体型フィルム、ダイシング・ダイボンディング一体型フィルムの評価方法及び選別方法、並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20210111330A true KR20210111330A (ko) 2021-09-10
KR102417467B1 KR102417467B1 (ko) 2022-07-06

Family

ID=73289495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217027336A KR102417467B1 (ko) 2019-05-10 2019-05-10 픽업성의 평가 방법, 다이싱·다이본딩 일체형 필름, 다이싱·다이본딩 일체형 필름의 평가 방법과 선별 방법, 및 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US20220216114A1 (ko)
JP (1) JP6860122B1 (ko)
KR (1) KR102417467B1 (ko)
CN (1) CN113366621B (ko)
SG (1) SG11202112348PA (ko)
TW (1) TW202121512A (ko)
WO (1) WO2020230209A1 (ko)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130332A (ja) * 2007-11-28 2009-06-11 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP4443962B2 (ja) 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
US20100279491A1 (en) * 2009-05-01 2010-11-04 Nitto Denko Corporation Die attach film-provided dicing tape and production process of semiconductor device
JP2012019115A (ja) * 2010-07-09 2012-01-26 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2012069586A (ja) 2010-09-21 2012-04-05 Nitto Denko Corp ダイシング・ダイボンドフィルム、ダイシング・ダイボンドフィルムの製造方法、及び、半導体装置の製造方法
JP2012153819A (ja) * 2011-01-27 2012-08-16 Lintec Corp 接着剤組成物および接着シート
JP2014045034A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置
JP2014135469A (ja) 2012-12-10 2014-07-24 Nitto Denko Corp 接着シート、ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置
JP2016015456A (ja) * 2014-07-03 2016-01-28 リンテック株式会社 保護膜形成用複合シート
KR20170131830A (ko) * 2015-03-03 2017-11-30 린텍 가부시키가이샤 반도체 가공용 시트
JP2018107386A (ja) * 2016-12-28 2018-07-05 日立化成株式会社 ダイシング用粘着シート及びその製造方法、ダイシングダイボンディング一体型シート、並びに、半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007285795A (ja) * 2006-04-14 2007-11-01 Toppan Printing Co Ltd 被膜の密着性評価方法
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
CN103109353B (zh) * 2010-07-13 2015-11-25 日立化成株式会社 切割-芯片焊接一体型膜及其制造方法、半导体芯片的制造方法
JP5802396B2 (ja) * 2011-01-27 2015-10-28 株式会社オートネットワーク技術研究所 紫外線硬化性組成物およびこれを用いた硬化物
JP6667468B2 (ja) * 2017-03-10 2020-03-18 古河電気工業株式会社 半導体加工用粘着テープ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4443962B2 (ja) 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2009130332A (ja) * 2007-11-28 2009-06-11 Oki Semiconductor Co Ltd 半導体装置の製造方法
US20100279491A1 (en) * 2009-05-01 2010-11-04 Nitto Denko Corporation Die attach film-provided dicing tape and production process of semiconductor device
JP2012019115A (ja) * 2010-07-09 2012-01-26 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2012069586A (ja) 2010-09-21 2012-04-05 Nitto Denko Corp ダイシング・ダイボンドフィルム、ダイシング・ダイボンドフィルムの製造方法、及び、半導体装置の製造方法
JP2012153819A (ja) * 2011-01-27 2012-08-16 Lintec Corp 接着剤組成物および接着シート
JP2014045034A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置
JP2014135469A (ja) 2012-12-10 2014-07-24 Nitto Denko Corp 接着シート、ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置
JP2016015456A (ja) * 2014-07-03 2016-01-28 リンテック株式会社 保護膜形成用複合シート
KR20170131830A (ko) * 2015-03-03 2017-11-30 린텍 가부시키가이샤 반도체 가공용 시트
JP2018107386A (ja) * 2016-12-28 2018-07-05 日立化成株式会社 ダイシング用粘着シート及びその製造方法、ダイシングダイボンディング一体型シート、並びに、半導体装置の製造方法

Also Published As

Publication number Publication date
JP6860122B1 (ja) 2021-04-14
US20220216114A1 (en) 2022-07-07
KR102417467B1 (ko) 2022-07-06
CN113366621B (zh) 2021-12-31
WO2020230209A1 (ja) 2020-11-19
JPWO2020230209A1 (ja) 2021-06-03
TW202121512A (zh) 2021-06-01
CN113366621A (zh) 2021-09-07
SG11202112348PA (en) 2021-12-30

Similar Documents

Publication Publication Date Title
KR20220100885A (ko) 반도체 장치의 제조 방법, 및 다이싱·다이본딩 일체형 필름 및 그 제조 방법
KR102278942B1 (ko) 다이싱·다이본딩 일체형 필름과 그 제조 방법, 및 반도체 장치의 제조 방법
KR20210107032A (ko) 광경화성 점착제의 평가 방법, 다이싱·다이본딩 일체형 필름과 그 제조 방법, 및 반도체 장치의 제조 방법
KR102417467B1 (ko) 픽업성의 평가 방법, 다이싱·다이본딩 일체형 필름, 다이싱·다이본딩 일체형 필름의 평가 방법과 선별 방법, 및 반도체 장치의 제조 방법
KR20220100868A (ko) 다이싱·다이본딩 일체형 필름 및 그 제조 방법, 및 반도체 장치의 제조 방법
KR102412771B1 (ko) 픽업성의 평가 방법, 다이싱·다이본딩 일체형 필름, 다이싱·다이본딩 일체형 필름의 평가 방법과 선별 방법, 및 반도체 장치의 제조 방법
JP7409030B2 (ja) ダイシング・ダイボンディング一体型フィルム及びその製造方法、並びに半導体装置の製造方法
WO2022255322A1 (ja) 半導体装置の製造方法及びダイシング・ダイボンディング一体型フィルム
KR20210020942A (ko) 다이싱·다이본딩 일체형 필름 및 이것에 이용하는 점착 필름
WO2022255321A1 (ja) ダイシング・ダイボンディング一体型フィルム及び半導体装置の製造方法
JP2023137425A (ja) ダイシング・ダイボンディング一体型フィルム及び半導体装置の製造方法
JP2023101285A (ja) ダイシング・ダイボンディング一体型フィルム及びその製造方法、並びに半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right