KR20210106003A - 질화규소의 선택적 증착 - Google Patents

질화규소의 선택적 증착 Download PDF

Info

Publication number
KR20210106003A
KR20210106003A KR1020217025401A KR20217025401A KR20210106003A KR 20210106003 A KR20210106003 A KR 20210106003A KR 1020217025401 A KR1020217025401 A KR 1020217025401A KR 20217025401 A KR20217025401 A KR 20217025401A KR 20210106003 A KR20210106003 A KR 20210106003A
Authority
KR
South Korea
Prior art keywords
silicon
substrate
silicon nitride
nitride
silicon dioxide
Prior art date
Application number
KR1020217025401A
Other languages
English (en)
Inventor
한 왕
브라이언 씨 헨드릭스
에릭 콘도
토마스 에이치 바움
Original Assignee
엔테그리스, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔테그리스, 아이엔씨. filed Critical 엔테그리스, 아이엔씨.
Publication of KR20210106003A publication Critical patent/KR20210106003A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 특정한 실시양태는 저온 원자층 증착 방법을 사용하여 규소 및 질소를 함유하는 물질 (예를 들어, 질화규소)을 형성한다. 원자층 증착은 하나의 전구체로서 사아이오딘화규소 (SiI4) 또는 육아이오딘화이규소 (Si2I6)를 사용하고 또 다른 전구체로서 암모니아와 같은 질소-함유 물질을 사용한다. 질화규소를 이산화규소 상에 선택적으로 증착시킬 것이 요망되는 경우에, 기판 표면을 먼저 암모니아 플라즈마로 처리한다.

Description

질화규소의 선택적 증착
본 발명은 질화규소를 마이크로전자 소자 상에 선택적으로 증착시키는 방법에 관한 것이다.
질화규소는 일반적으로 집적 회로의 제작에 사용된다. 예를 들어, 그것은 다양한 마이크로전자 소자, 예컨대 메모리 셀, 논리 소자, 메모리 어레이 등의 제조에 있어서 절연 물질로서 종종 사용된다. 전통적으로, 질화규소 막은 기판 표면 전체에 증착되지만, 증착이 특정한 영역에서만 필요할 수도 있다. 따라서, 임의의 원치 않는 구역을 제거하기 위해 부가적인 리소그래피 및 에칭 단계를 사용한다. 전체 제작 비용을 감소시키기 위한 수단으로서, 관련된 리소그래피 및 에칭 단계의 개수를 감소시키는 것이 매우 바람직하다. 또한, 질화규소가 그것이 필요한 곳에만 선택적으로 증착된다면, 리소그래피에 있어서의 오류는 코팅된 영역의 정의에 영향을 미치지 않을 것이다.
발명의 요약
질화규소의 선택적 증착을 사용하면, 질화규소가 선택되고 요망된 영역에만 증착될 수 있게 함으로써, 종래의 패턴화 단계를 생략할 수 있다. 아이오딘화규소 전구체를 교대로 열 질소 공급원과 함께 교대로 ALD 또는 펄스화 CVD 모드에서 사용하여, 질화규소를 이미 존재하는 질화물 표면 (예를 들어, 질화규소 또는 질화알루미늄) 및 금속 산화물 표면 (예를 들어, 산화알루미늄 또는 산화지르코늄) 상에 우선적으로 증착시키고 노출된 이산화규소 표면(들) 상에 매우 제한적으로 증착시킬 수 있다. 또한, 상이한 산화물 표면들을 암모니아 플라즈마로 전처리함으로써, 수나노미터의 질화규소를 사아이오딘화규소 및 암모니아와 같은 질소 화합물을 통해 이산화규소 표면 상에 선택적으로 증착시키면서도, 일부 "인접" 금속 산화물 표면 (예를 들어, Al2O3 및 ZrO2) 상에는 증착이 전혀 달성되지 않게 하거나 제한적으로 달성되게 할 수 있는 것으로 밝혀졌다. 그러므로, 이러한 전처리 단계는 "선택적" 질화물 성장을 위한 기초가 된다.
도 1은 200℃에서 질화규소 (SiI4/NH3)를 제시된 바와 같은 다양한 산화물 기판 상에 증착시킨 것을 도시한다. 옹스트롬 단위의 두께가 사이클 횟수에 대해 표시되어 있다.
도 2는 200℃에서 질화규소 (SiI4/NH3)를 제시된 바와 같은 다양한 산화물 표면 상에 증착시킨 것을 도시하며, 여기서 각각의 산화물 표면은 암모늄 플라즈마로 전처리되었다. 옹스트롬 단위의 두께가 사이클 횟수에 대해 표시되어 있다.
본 발명은 질화규소 층을 다양한 마이크로전자 소자 기판 상에 선택적으로 원자층 증착 (ALD)시키는 방법을 제공한다. 본 발명의 목적을 위해, ALD는 다양한 반응물과 공-반응물을 공간적 또는 시간적으로 분리하여 기판을 하나의 반응물 및 공-반응물에 따로 따로 교대로 노출시키는 화학 증기 증착 모드로서 정의될 것이다. 제1 실시양태에서, 본 발명은 상이한 조성의 복수의 표면을 갖는 마이크로전자 소자 기판을, 원자층 증착 조건 하에 약 150℃ 내지 약 400℃의 온도 및 약 15 Torr 미만의 압력에서, 순차적으로 펄스화된 사아이오딘화규소 또는 육아이오딘화이규소, 및 질소-함유 공-반응물과 접촉시키는 것을 포함하는, 상기 기판 상에 질화규소를 선택적으로 증착시키는 방법을 제공한다. 다른 실시양태에서, 온도는 약 175℃ 내지 약 350℃, 또는 약 200℃ 내지 약 250℃이다. 선택적 증착은 질화규소 막이 노출된 표면 중 일부에 어느 정도 제조 가능한 속도로 증착되고 다른 표면이 무시할 만한 양의 또는 용이하게 제거되는 양의 질화규소를 수용할 때 달성된다.
특정한 실시양태에서, 마이크로전자 소자 표면 중 하나는 질화물 표면, 예컨대 질화티타늄, 질화알루미늄, 또는 질화규소를 포함할 것이다. 다른 실시양태에서, 마이크로전자 소자 표면 중 하나는 유전체 표면, 예컨대 이산화규소, 산질화규소, 이산화게르마늄, SiCO, 또는 저-k 표면을 포함할 것이다. 일부 실시양태에서, 유전체는 이산화규소를 포함한다. 일부 실시양태에서, 유전체는 다공성 물질이다. 일부 실시양태에서, 다공성 유전체는 서로 연결된 기공들을 함유하는 반면에, 다른 실시양태에서는 기공들이 서로 연결되어 있지 않다. 일부 실시양태에서, 유전체는 약 4.0 미만의 유전 값을 갖는 절연체로서 정의되는 저-k 물질을 포함한다. 일부 실시양태에서, 저-k 물질의 유전 값은 약 3.5 미만, 약 3.0 미만, 약 2.5 미만 또는 약 2.3 미만이다. 일부 실시양태에서, 제2 표면은 Si--O 결합을 포함한다. 일부 실시양태에서, 제2 표면은 예를 들어 플라즈마 처리에 의해 비활성화된다. 일부 실시양태에서, 제2 표면은 비-전도성 표면이다. 특정한 실시양태에서, 기판은 제1 표면을 포함하고, 그 중 일부는 유전체이고 일부는 금속성 상이다. 일부 실시양태에서, 표면 중 하나는 이산화규소보다 높은 k를 갖는 유전체, 예컨대 산화알루미늄, 산화하프늄, 산화지르코늄, 산화티타늄, 란타나이드 산화물, 또는 이러한 산화물 중 일부 또는 전부의 혼합물이다.
특정한 실시양태에서, 소자 기판은 적어도 하나의 이산화규소 표면 및 적어도 하나의 산화알루미늄 표면으로 구성되며, 이로써 상기 질화규소는 상기 산화알루미늄 표면 상에 선택적으로 증착된다.
특정한 실시양태에서, 소자 기판은 적어도 하나의 이산화규소 표면 및 적어도 하나의 이산화지르코늄 표면으로 구성되며, 이로써 상기 질화규소는 상기 적어도 하나의 이산화지르코늄 표면 상에 선택적으로 증착된다.
특정한 실시양태에서, 소자 기판은 적어도 하나의 이산화규소 표면 및 적어도 하나의 산화알루미늄 표면으로 구성되고, 소자 표면은 암모니아 플라즈마로 전처리되며, 이로써 상기 질화규소는 상기 적어도 하나의 이산화규소 표면 상에 선택적으로 증착된다.
특정한 실시양태에서, 소자 기판은 적어도 하나의 이산화규소 표면 및 적어도 하나의 산화하프늄 표면으로 구성되고, 소자 표면은 암모니아 플라즈마로 전처리되며, 이로써 상기 질화규소는 상기 적어도 하나의 이산화규소 표면 상에 선택적으로 증착된다.
특정한 실시양태에서, 소자 기판은 적어도 하나의 이산화규소 표면 및 적어도 하나의 이산화지르코늄 표면으로 구성되고, 소자 표면은 암모니아 플라즈마로 전처리되고, 이로써 상기 질화규소는 상기 적어도 하나의 이산화규소 표면 상에 선택적으로 증착된다.
이러한 실시양태에서, 용어 "선택적 증착" 또는 "선택도"는 질화규소가 하나의 표면 상에 또 다른 표면보다 우선적으로 증착되는 것을 반영하도록 의도된다. 수치적 정의는, 글라드펠터(Gladfelter) [Chem. Mater. 5, 1372 (1993)]에 의해, 동일한 두 표면의 피복률의 합으로 정규화된 두 표면 사이의 피복률의 차로서 설명되었다. 실제로 공정의 선택도는 일반적으로 막의 두께에 따라 다르다. 본 발명은 18Å에서 90 % 초과의 선택도를 가능하게 한다. 다른 실시양태에서, 질화규소가 하나의 표면 상에 또 다른 표면보다 우선적으로 증착되는 것은 100 Å 초과에서 95 % 초과의 발생률로 발생된다.
이러한 ALD 방법은 사아이오딘화규소 (SiI4) 또는 육아이오딘화이규소 (Si2I6)를 하나의 "규소" 전구체로서 사용하고, 질소-함유 물질을 공-반응물 또는 또 다른 전구체로서 사용한다. 질소-함유 물질은 유기 물질 (예를 들어, t-부틸 히드라진), 또는 무기 물질 (예를 들어, NH3)일 수 있다. 일부 실시양태에서, 질소-함유 물질의 혼합물이 ALD를 위한 전구체로서 사용될 수 있고, 다른 실시양태에서 하나의 질소-함유 물질만 (예를 들어, NH3만, 또는 t-부틸 히드라진만)이 ALD를 위한 전구체로서 사용될 수 있다. 본원에 사용되는 용어 "질소-함유 물질"은 순수한 전구체 물질 (예를 들어, 전적으로 NH3 또는 전적으로 t-부틸 히드라진임)을 지칭하는 데 사용될 수 있거나, "질소-함유 물질"을 질소-함유 물질의 혼합물의 일부로서 함유하는 전구체를 지칭할 수 있다. 특정한 실시양태에서, ALD는 규소 및 질소를 포함하는 물질을 형성하는 데 사용될 수 있다. 이러한 물질은 질화규소를 포함하거나, 그것으로 본질적으로 이루어지거나, 그것으로 이루어질 수 있고/거나, 다른 조성을 가질 수 있다.
상이한 산화물 표면들을 암모니아 플라즈마로 전처리함으로써 사아이오딘화규소 및 암모니아와 같은 질소 화합물을 통해 수나노미터의 질화규소를 이산화규소 표면 상에 선택적으로 증착시키면서도 일부 금속 산화물 표면 (예를 들어, Al2O3 및 ZrO2) 상에는 증착이 전혀 달성되지 않게 하거나 제한적으로 달성되게 할 수 있는 것으로 밝혀졌다. 질화규소 증착을 이미 존재하는 질화규소, 질화알루미늄, 또는 금속 산화물 표면에 대해 우선적으로 수행하는 것 (이산화규소 표면에 대해서는 수행하지 않음)이 요망되는 경우에, 암모니아 플라즈마를 사용한 전처리 단계를 생략한다.
원자층 증착에서, 순차적 처리 단계는 일반적으로 "펄스" 또는 사이클이라고 지칭된다. 이와 같이, ALD 공정은 전구체 화학 물질의 제어되고 자기-제한적인 표면 반응에 기초한다. 본 발명을 완전히 포화된 반응을 사용하여 실시할 수 있거나, 보다 제조 가능한 경우에, 전구체 및 공-반응물의 펄스를 단순히 분리함으로써 실시할 수 있다. 기판을 전구체와 교대로 및 순차적으로 접촉시킴으로써, 기체상 반응을 실질적으로 회피한다. 이를, 기판을 상이한 반응물 및 공-반응물의 구역으로부터 이동시키거나, 정지된 기판 상에서 기체를 교대로 유동시킴으로써, 실시할 수 있다. 두 경우 모두에서, 예를 들어 반응물 펄스 사이에서 과량의 반응물 및/또는 반응 부산물을 반응 챔버로부터 제거함으로써, 증기상 반응물을 기판 표면 상에서 시간적으로 서로 분리한다. 일부 실시양태에서, 하나 이상의 기판 표면을 둘 이상의 증기상 전구체 또는 반응물과 교대로 및 순차적으로 접촉시킨다. 기판 표면을 증기상 반응물과 접촉시킨다는 것은 반응물 증기가 제한된 시간 동안 기판 표면과 접촉한다는 것을 의미한다. 즉, 기판 표면이 제한된 시간 동안 각각의 증기상 반응물에 노출되는 것으로 이해될 수 있다.
간략하게, 적어도 제1 표면 및 상이한 제2 표면을 포함하는 기판을 일반적으로 약 0.5 내지 15 torr의 저하된 압력에서 150℃ 내지 400℃의 범위의 적합한 증착 온도로 가열한다. 다른 실시양태에서, 온도는 약 175℃ 내지 350℃ 또는 200℃ 내지 250℃이다. 증착 온도를 일반적으로 반응물의 열분해 온도보다 낮게 유지하지만 반응물의 응축을 회피하고 요망되는 "선택적" 표면 반응을 위한 활성화 에너지를 제공하기에 충분히 높은 온도에서 유지한다. 예시적인 표면은 질화물, 예컨대 질화규소, 질화티타늄 및 질화알루미늄, 산화물, 예컨대 이산화규소, 산화알루미늄, 산화하프늄 및 산화지르코늄을 포함한다.
기판의 표면을 증기상 제1 반응물과 접촉시킨다. 특정한 실시양태에서, 증기상 제1 반응물의 펄스를 기판을 포함하는 반응 공간에 제공한다. 다른 실시양태에서, 기판을 증기상 제1 반응물을 포함하는 반응 공간으로 이동시킨다. 조건을 일반적으로 약 한 개 이하의 제1 반응물 단층이 자기-제한 방식으로 기판 표면 상에 흡착되도록 선택한다. 적절한 접촉 시간은 통상의 기술자에 의해 특정한 조건, 기판 및 반응기 구성에 기초하여 용이하게 결정될 수 있다. 과량의 제1 반응물 및 반응 부산물 (존재하는 경우)을, 예컨대 불활성 기체로 퍼징하거나 기판을 제1 반응물의 존재로부터 제거함으로써, 기판 표면으로부터 제거한다.
퍼징은, 예컨대 진공 펌프를 사용하여 챔버를 비우고/거나 반응기 내부의 기체를 아르곤 또는 질소와 같은 불활성 기체로 교체함으로써, 증기상 전구체 및/또는 증기상 부산물을 기판 표면으로부터 제거하는 것을 의미한다. 특정한 실시양태에서, 퍼징 시간은 약 0.05 내지 20초, 약 1 내지 10, 또는 약 1 내지 2초이다. 그러나, 필요한 경우에, 예컨대 극히 높은 종횡비 구조 또는 복잡한 표면 형태를 갖는 다른 구조에 대한 고도의 등각 단차 피복률이 필요한 경우에, 다른 퍼지 시간이 사용될 수 있다.
기판의 표면을 증기상 제2 기체상 반응물과 접촉시킨다. 특정한 실시양태에서, 제2 기체상 반응물의 펄스를 기판을 포함하는 반응 공간에 제공한다. 다른 실시양태에서, 기판을 증기상 제2 반응물을 포함하는 반응 공간으로 이동시킨다. 과량의 제2 반응물 및 표면 반응의 기체상 부산물 (존재하는 경우)을 기판 표면으로부터 제거한다. 접촉 및 제거 단계를 요망되는 두께의 박막이 기판의 제1 표면 상에 선택적으로 형성될 때까지 반복하며, 이때 각각의 사이클에 의해 약 한 개 이하의 분자 단층이 남게 된다. 3-성분 물질과 같은 보다 복잡한 물질을 형성하기 위해, 기판의 표면을 다른 반응물과 교대로 및 순차적으로 접촉시키는 것을 포함하는 부가적인 단계를 포함시킬 수 있다.
각각의 사이클의 각각의 단계는 일반적으로 자기-제한적이다. 과량의 반응물 전구체를 각각의 단계에서 민감한 구조 표면을 포화시키기 위해 공급한다. 표면 포화는 (예를 들어, 물리적 크기 또는 "입체 장애" 제한에 적용되는) 이용 가능한 모든 반응 부위의 반응물 점유를 보장하여, 탁월한 단차 피복률을 보장한다. 전형적으로, 한 개 미만의 물질 분자 층이 각각의 사이클 동안에 증착되지만, 일부 실시양태에서는, 한 개 초과의 분자 층이 사이클 동안에 증착된다.
과량의 반응물을 제거하는 것은 반응 공간의 내용물의 일부를 비우는 것 및/또는 헬륨, 질소 또는 또 다른 불활성 기체를 사용하여 반응 공간을 퍼징하는 것을 포함할 수 있다. 특정한 실시양태에서, 퍼징은 불활성 운반 기체를 반응 공간으로 계속 유동시키면서 반응성 기체의 유동을 차단하는 것을 포함할 수 있다. 또 다른 실시양태에서, 퍼지 단계에서는 과량의 반응물을 표면으로부터 제거하기 위해 진공 단계를 사용할 수 있다.
박막을 성장시키기 위해 사용될 수 있는 반응기가 본원에 기술된 증착을 위해 사용될 수 있다. 이러한 반응기는 ALD 반응기뿐만 아니라 전구체를 "펄스화" 방식으로 제공하기 위한 적절한 장비 및 수단이 장착된 CVD 반응기를 포함한다. 특정한 실시양태에 따르면, 샤워헤드(showerhead)형 반응기가 사용될 수 있다.
사용될 수 있는 적합한 반응기의 예는 상업적으로 입수가능한 장비뿐만 아니라 자체-제작 반응기를 포함하며, CVD 및/또는 ALD의 관련 기술분야의 통상의 기술자에게 공지되어 있을 것이다.
본 발명은 그의 특정한 실시양태의 하기 실시예에 의해 추가로 설명될 수 있지만, 이러한 실시예는 단지 설명을 위해 포함되며 달리 구체적으로 기재되지 않는 한 본 발명의 범위를 제한하도록 의도되지 않는다는 것이 이해될 것이다.
실험 섹션
실시예 1
이러한 실시예에서, SiN을 기판의 제1 및 제2 표면 상에, 기판의 상이한 제3 표면에 대해 선택적으로 증착시켰다. 이러한 실시예에서, 기판의 제1 표면은 ALD에 의해 증착된 Al2O3을 포함하고, 기판의 제2 표면은 ALD에 의해 증착된 ZrO2를 포함하고, 상이한 제3 표면은 네이티브(native) 산화규소 (주위 조건 하에 연마된 단결정 규소 표면 상에서 성장됨)를 포함하였다. 제1 전구체로서 사아이오딘화규소 (SiI4)를 사용하고 제2 전구체로서 NH3을 사용하는 ALD 공정을 사용하여 SiN 막을 선택적으로 증착시켰다. SiI4는 프로이-뱁(ProE-Vap) 앰플에 포함되었고 100℃로 가열되었다. N2 운반 기체가 고체 SiI4의 표면 상에 유동하여 SiI4 증기를 기판을 포함하는 가열된 챔버로 운반하였다. 각각의 증착 사이클을 200℃의 온도 및 1.5 Torr의 반응 챔버 압력에서 기판 상에서 수행하였다. 각각의 증착 사이클은 10초의 SiI4 증기 펄스, 10초 동안의 불활성 N2 퍼지, 10초의 NH3 펄스 및 10초 동안의 불활성 N2 퍼지를 포함하였다. 도 1에서, 100회의 증착 사이클로 이루어진 ALD 공정의 경우에, 고-k 막 상에 18 Å로 증착된, 네이티브 산화규소에 대한, Al2O3 및 ZrO2 (둘 다 ALD에 의해 증착됨) 상에 증착된 SiN의 선택도는 90 %이다.
실시예 2
이러한 실시예에서, SiN을 기판의 제1 표면 상에, 기판의 제2 및 상이한 제3 표면에 대해 선택적으로 증착시켰다. 기판의 제1 표면은 네이티브 산화규소를 포함하였다. 기판의 제2 표면은 ALD에 의해 증착된 Al2O3을 포함하였다. 제3 표면은 ALD에 의해 증착된 ZrO2를 포함하였다. SiN 증착 전에, 기판을 NH3 플라즈마 처리 공정에 적용하였다.
실시예 1에 기술된 바와 동일한 공정을 사용하여 제1 전구체로서 사아이오딘화규소 (SiI4)를 사용하고 제2 전구체로서 NH3를 사용하는 ALD 공정을 통해 SiN 막을 선택적으로 증착시켰다. 샘플을 100 내지 200회의 증착 사이클로 이루어진 ALD 공정을 사용하여 증착시켰다. 도 2에 도시된 바와 같이, 제1 플라즈마 처리된 네이티브 산화규소 표면 상에 증착된 물질의 두께를 측정하고, 플라즈마 처리된 Al2O3 및 ZrO2인 제2 및 제3 표면 상에 증착된 물질의 두께와 비교하였다. 도 2는 플라즈마 처리된 네이티브 산화규소를 포함하는 제1 표면 상에의 SiN 증착이 플라즈마 처리된 Al2O3 및 ZrO2 표면 둘 다에 대한 매우 높은 선택도를 갖는다는 것을 보여준다. (선택도는 95 % 초과임).

Claims (15)

  1. 상이한 조성의 복수의 표면을 갖는 마이크로전자 소자 기판 상에 질화규소를 선택적으로 증착시키는 방법이며,
    상기 기판을, 원자층 증착 조건 하에 약 150℃ 내지 약 400℃의 온도 및 약 15 Torr 미만의 압력에서, 순차적으로 펄스화된 사아이오딘화규소 또는 육아이오딘화이규소, 및 질소-함유 공-반응물과 접촉시키는 것을 포함하는 방법.
  2. 제1항에 있어서, 온도가 약 175℃ 내지 약 350℃인 방법.
  3. 제1항에 있어서, 온도가 약 200℃ 내지 약 250℃인 방법.
  4. 제1항에 있어서, 상기 기판을 암모니아 플라즈마로 전처리하는 단계를 추가로 포함하고, 여기서 증착될 표면이 이산화규소, 이산화게르마늄, SiCO 및 저-k 기판으로부터 선택된 것인 방법.
  5. 제1항에 있어서, 온도가 약 200℃ 내지 약 250℃이고, 증착될 기판이 이산화규소 이외의 기판인 방법.
  6. 제1항에 있어서, 상기 소자 기판이 질화규소, 질화티타늄, 질화탄탈럼, 질화알루미늄, 산화하프늄, 산화지르코늄, 산화알루미늄 및 그의 조합으로부터 선택된 일부 표면을 포함하고, 이는 질화규소의 증착이 억제된 이산화규소, 이산화게르마늄, SiCO 및 저-k 기판으로부터 선택된, 동일 기판 상의 다른 표면에 비해 질화규소의 증착이 증진된 것인 방법.
  7. 제4항에 있어서, 상기 소자 기판이 질화규소, 이산화규소, 이산화게르마늄, SiCO 및 저-k 기판으로부터 선택된 일부 표면을 포함하고, 이는 질화티타늄, 질화탄탈럼, 질화알루미늄, 산화하프늄, 산화지르코늄, 산화알루미늄 및 그의 조합으로부터 선택된, 동일 기판 상의 다른 표면에 비해 질화규소의 증착이 증진된 것인 방법.
  8. 제1항에 있어서, 상기 소자 기판이 적어도 하나의 이산화규소 표면 및 적어도 하나의 산화알루미늄 표면으로 구성되고, 이로써 상기 질화규소가 상기 적어도 하나의 산화알루미늄 표면 상에 선택적으로 증착되는 것인 방법.
  9. 제1항에 있어서, 상기 소자 기판이 적어도 하나의 이산화규소 표면 및 적어도 하나의 이산화지르코늄 표면으로 구성되고, 이로써 상기 질화규소가 상기 적어도 하나의 이산화지르코늄 표면 상에 선택적으로 증착되는 것인 방법.
  10. 제4항에 있어서, 상기 소자 기판이 적어도 하나의 이산화규소 표면 및 적어도 하나의 산화알루미늄 표면으로 구성되고, 이로써 상기 질화규소가 상기 적어도 하나의 이산화규소 표면 상에 선택적으로 증착되는 것인 방법.
  11. 제4항에 있어서, 상기 소자 기판이 적어도 하나의 이산화규소 표면 및 적어도 하나의 이산화지르코늄 표면으로 구성되고, 이로써 상기 질화규소가 상기 적어도 하나의 이산화규소 표면 상에 선택적으로 증착되는 것인 방법.
  12. 제4항에 있어서, 상기 소자 기판이 적어도 하나의 이산화규소 표면 및 적어도 하나의 이산화하프늄 표면으로 구성되고, 이로써 상기 질화규소가 상기 적어도 하나의 이산화규소 표면 상에 선택적으로 증착되는 것인 방법.
  13. 제1항에 있어서, 질소-함유 전구체 화합물이 암모니아, 디메틸 히드라진, t-부틸 히드라진, 메틸히드라진 또는 그의 혼합물로부터 선택된 것인 방법.
  14. 제1항에 있어서, Si 공급원이 프로이-뱁(ProE-Vap)에서 기화를 위해 가열되는 것인 방법.
  15. 제1항에 있어서, Si 공급원이 융점 초과로 가열되고, 운반 기체와 함께 기화되는 것인 방법.
KR1020217025401A 2019-02-14 2020-02-12 질화규소의 선택적 증착 KR20210106003A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962805644P 2019-02-14 2019-02-14
US62/805,644 2019-02-14
US201962808020P 2019-02-20 2019-02-20
US62/808,020 2019-02-20
PCT/US2020/017960 WO2020167972A1 (en) 2019-02-14 2020-02-12 Selective deposition of silicon nitride

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247029367A Division KR20240135879A (ko) 2019-02-14 2020-02-12 질화규소의 선택적 증착

Publications (1)

Publication Number Publication Date
KR20210106003A true KR20210106003A (ko) 2021-08-27

Family

ID=72040812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217025401A KR20210106003A (ko) 2019-02-14 2020-02-12 질화규소의 선택적 증착

Country Status (6)

Country Link
US (1) US11380539B2 (ko)
JP (2) JP7286780B2 (ko)
KR (1) KR20210106003A (ko)
CN (2) CN117265500A (ko)
TW (1) TWI727660B (ko)
WO (1) WO2020167972A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10988490B1 (en) * 2019-10-03 2021-04-27 Entegris, Inc. Triiodosilylamine precursor compounds
KR20240122813A (ko) * 2021-12-15 2024-08-13 엔테그리스, 아이엔씨. 향상된 선택성을 갖는 실리콘 질화물의 증착

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246719B (en) * 2003-10-31 2006-01-01 Aviza Tech Inc Low temperature deposition of silicon nitride
US20050145177A1 (en) * 2003-12-30 2005-07-07 Mcswiney Michael Method and apparatus for low temperature silicon nitride deposition
US7338826B2 (en) 2005-12-09 2008-03-04 The United States Of America As Represented By The Secretary Of The Navy Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AlGaN/GaN HEMTs
KR20110098579A (ko) 2010-02-26 2011-09-01 전자부품연구원 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법
US20120213940A1 (en) * 2010-10-04 2012-08-23 Applied Materials, Inc. Atomic layer deposition of silicon nitride using dual-source precursor and interleaved plasma
US9824881B2 (en) * 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9355837B2 (en) 2014-09-25 2016-05-31 Micron Technology, Inc. Methods of forming and using materials containing silicon and nitrogen
US9911591B2 (en) * 2015-05-01 2018-03-06 Applied Materials, Inc. Selective deposition of thin film dielectrics using surface blocking chemistry
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
WO2017052905A1 (en) * 2015-09-22 2017-03-30 Applied Materials, Inc. Apparatus and method for selective deposition
US9865456B1 (en) * 2016-08-12 2018-01-09 Micron Technology, Inc. Methods of forming silicon nitride by atomic layer deposition and methods of forming semiconductor structures
US10176984B2 (en) * 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10242866B2 (en) * 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
US10043656B1 (en) * 2017-03-10 2018-08-07 Lam Research Corporation Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
US9911595B1 (en) * 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
US10770286B2 (en) * 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
KR102675485B1 (ko) * 2017-08-04 2024-06-17 램 리써치 코포레이션 수평 표면들 상에 SiN의 선택적인 증착
TWI821283B (zh) * 2018-04-29 2023-11-11 美商應用材料股份有限公司 沉積方法

Also Published As

Publication number Publication date
US20200266048A1 (en) 2020-08-20
JP7286780B2 (ja) 2023-06-05
CN113423864B (zh) 2023-11-07
TW202035781A (zh) 2020-10-01
TWI727660B (zh) 2021-05-11
WO2020167972A1 (en) 2020-08-20
CN113423864A (zh) 2021-09-21
CN117265500A (zh) 2023-12-22
JP2022523159A (ja) 2022-04-21
JP2023116517A (ja) 2023-08-22
US11380539B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
KR102377746B1 (ko) 소수성 전구체들을 사용한 선택적 퇴적
JP7413258B2 (ja) 金属表面上の金属酸化物のａｌｄのための方法
KR102521792B1 (ko) 선택적 산화알루미늄 막 증착
US6720259B2 (en) Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
US6451119B2 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6730163B2 (en) Aluminum-containing material and atomic layer deposition methods
JP2018100446A (ja) 酸化物薄膜の堆積
US20020162506A1 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US20040235302A1 (en) Method of atomic layer deposition on plural semiconductor substrates simultaneously
JP2023116517A (ja) 窒化ケイ素の選択的堆積
JP4348445B2 (ja) 二酸化ケイ素含有層を形成する原子層堆積方法
US10269560B2 (en) Atomic layer deposition method for manufacturing semiconductor structure
KR20240135879A (ko) 질화규소의 선택적 증착
US20230187202A1 (en) Deposition of silicon nitride with enhanced selectivity
TWI849622B (zh) 具有增強選擇性的氮化矽沉積
TW202342787A (zh) 區域選擇性碳基薄膜沉積
TW202428919A (zh) 蝕刻或沉積之方法
KR100766007B1 (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법
CN118318063A (zh) 钼前驱物化合物

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination