KR20110098579A - 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법 - Google Patents
질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR20110098579A KR20110098579A KR1020100018258A KR20100018258A KR20110098579A KR 20110098579 A KR20110098579 A KR 20110098579A KR 1020100018258 A KR1020100018258 A KR 1020100018258A KR 20100018258 A KR20100018258 A KR 20100018258A KR 20110098579 A KR20110098579 A KR 20110098579A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- plasma treatment
- nitride semiconductor
- semiconductor device
- source
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000007781 pre-processing Methods 0.000 title description 3
- 239000010410 layer Substances 0.000 claims abstract description 112
- 230000004888 barrier function Effects 0.000 claims abstract description 50
- 238000009832 plasma treatment Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000011241 protective layer Substances 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 2
- 229910007264 Si2H6 Inorganic materials 0.000 claims 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 27
- 239000007789 gas Substances 0.000 description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 11
- 229910052799 carbon Inorganic materials 0.000 description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법에 관한 것이다. 본 발명에 따르면, 베이스 기판 상에 버퍼층, 2DEG층 및 장벽층을 적층한다. 버퍼층, 2DEG층 및 장벽층의 일부를 제거하여 버퍼층과 접촉되도록 소스, 드레인, 바디 및 게이트 전극을 형성한다. 장벽층의 표면에 플라즈마 처리를 수행한다. 그리고 장벽층 및 소스, 드레인, 바디 및 게이트 전극을 덮도록 보호층을 형성한다. 이와 같이 본 발명은 질화물 에피층 상에 보호층을 형성하기 전, 플라즈마를 이용하여 표면의 불순물을 제거한 후, 진공 상태에서 보호층을 증착함으로써, 계면 특성을 향상시킬 수 있다.
Description
본 발명은 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는, 플라즈마를 통한 표면 전처리를 통해 계면의 특성을 향상시킬 수 있는 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법에 관한 것이다.
질화물 반도체 소자는 질화물을 포함하는 중간층과 소스, 드레인 및 게이트 등과 같은 전극을 포함하는 소자로써 널리 이용되고 있다. 질화물 반도체 소자의 동작 특성은 DC 특성과 RF특성으로 구분되는데, DC특성은 DC 전압을 인가하여 전류, 전압을 측정하는 방법이고 RF 특성은 게이트에 RF 신호를 입력했을 때 드레인으로 나오는 출력 RF신호를 분석하는 방법이다.
그런데, 상기 질화물 중 질화갈륨(GaN)은 산과 염기에 강한 대신 표면에서 탄소류의 오염이 쉽게 발생한다. 즉, AES(Auger Electron Spectroscopy) 방법으로 장벽층(4)과 보호층(9)의 계면 특성을 분석해 보면 습식세정인 BOE, HCl의 방법이나 O2 플라즈마 처리 후에도 여전히 탄소(Carbon) 성분, 즉 탄소막이 남아 질화물의 상면이 오염되어 있음을 알 수 있다. 이와 같이, 탄소막을 비롯한 불순물막은 오염 물질로 작용해 소자의 특성을 저해하고 접합 특성을 약화시켜 이에 따라 계면 특성을 열화시키는 문제가 있다.
따라서 상술한 바와 같은 종래의 문제를 감안한 본 발명의 목적은 질화물 반도체 소자의 불순물막을 제거하기 위한 전처리를 수행함으로써 질화물 반도체 소자의 계면 특성의 열화를 방지하는 전처리 방법 및 이를 이용한 질화물 반도체 소자 제조 방법을 제공함에 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시 예에 따른 질화물 반도체 소자는 상면에 버퍼층, 2DEG층 및 장벽층이 순차로 적층된 베이스 기판; 상기 버퍼층에 접촉되도록 형성되는 소스, 드레인, 바디, 및 게이트 전극; 상기 장벽층 상의 불순물이 제거되도록 플라즈마 처리 후 상기 장벽층 상에 상기 소스, 드레인, 바디 및 게이트 전극들을 덮도록 형성되는 보호층; 및 상기 소스, 드레인, 바디 및 게이트 전극과 연결되는 금속 배선을 포함한다.
상기 플라즈마 처리는 Ar, N2, NH3, SiH4, 및 Si2H6 중 적어도 하나의 가스를 이용하여 수행함을 특징으로 한다.
상기 플라즈마 처리는 10W 내지 2000W의 RF 소스파워에서 수행함을 특징으로 한다.
상기 플라즈마 처리는 100 ℃ 내지 400 ℃의 온도에서 수행함을 특징으로 한다.
상기 플라즈마 처리는 N2 가스를 이용하며, 60W의 RF 소스파워, 100 mTorr의 압력, 250 ℃의 온도에서 N2의 유량을 150 sccm로 하여, 4 분(min) 동안 수행함을 특징으로 한다.
상기 플라즈마 처리는 NH3 가스를 이용하며, 60W의 RF 소스파워, 50 mTorr의 압력, 250 ℃의 온도에서, NH3 유량을 150 sccm로 하여, 2 분동안 수행함을 특징으로 한다.
상기 플라즈마 처리는 SiH4, Ar 및 N2의 혼합 가스를 이용하며, 1000W의 RF 소스파워, 15 mTorr의 압력에서, SiH4의 유량을 15 sccm로 하고, Ar의 유량을 60 sccm로 하며, N2의 유량을 8 sccm로 하여 수행함을 특징으로 한다.
상기 보호층은 SiNx(x>1) 또는 SiOx(x>1)를 이용하여 형성함을 특징으로 한다.
상기 소스, 드레인 및 바디 전극은 오믹 접합(ohmic contact)을 갖도록 열처리됨을 특징으로 한다.
상기 게이트 전극은 쇼트키 접합(schottky contact)을 갖도록 형성함을 특징으로 한다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 질화물 반도체 소자 제조 방법은, 베이스 기판 상에 버퍼층, 2DEG층 및 장벽층을 적층하는 과정과, 상기 버퍼층, 2DEG층 및 장벽층의 일부를 제거하여 상기 버퍼층과 접촉되도록 소스, 드레인, 바디 및 게이트 전극을 형성하는 과정과, 상기 장벽층의 표면에 플라즈마 처리를 수행하는 과정과, 상기 장벽층과 소스, 드레인, 바디 및 게이트 전극을 덮도록 보호층을 형성하는 과정을 포함한다.
상기 플라즈마 처리를 수행하는 과정은 Ar, N2, NH3, SiH4, 및 Si2H6 중 적어도 하나의 가스를 이용하여 수행함을 특징으로 한다.
상기 플라즈마 처리를 수행하는 과정은 10W 내지 2000W의 RF 소스파워에서 수행함을 특징으로 한다. 또한, 상기 플라즈마 처리를 수행하는 과정은 100 ℃ 내지 400 ℃의 온도에서 수행함을 특징으로 한다.
상기 플라즈마 처리를 수행하는 과정은 N2 가스를 이용하며, 60W의 RF 소스파워, 100 mTorr의 압력, 250 ℃의 온도에서 N2의 유량을 150 sccm로 하여, 4 분(min) 동안 수행함을 특징으로 한다.
상기 플라즈마 처리를 수행하는 과정은 NH3 가스를 이용하며, 60W의 RF 소스파워, 50 mTorr의 압력, 250 ℃의 온도에서, NH3 유량을 150 sccm로 하여, 2 분 동안 수행함을 특징으로 한다.
상기 플라즈마 처리를 수행하는 과정은 SiH4, Ar 및 N2의 혼합 가스를 이용하며, 1000W의 RF 소스파워, 15 mTorr의 압력에서, SiH4의 유량을 15 sccm로 하고, Ar의 유량을 60 sccm로 하며, N2의 유량을 8 sccm로 하여 수행함을 특징으로 한다.
상기 보호층은 진공 분위기에서 SiNx(x>1) 또는 SiOx(x>1)를 이용하여 형성함을 특징으로 한다.
상기 소스, 드레인 및 바디 전극은 오믹 접합(ohmic contact)을 갖도록 열처리됨을 특징으로 한다.
상기 게이트 전극은 쇼트키 접합(schottky contact)을 갖도록 형성함을 특징으로 한다.
상술한 바와 같은 본 발명의 실시 예에 따르면, 질화물 반도체 소자의 장벽층 표면에 생기는 탄소막을 비롯한 불순물막을 효과적으로 제거하기 위해 플라즈마를 통해 보호층의 증착 전에 전처리 공정을 수행함으로써, 장벽층 표면의 탄소막과 산소막을 모두 제거할 수 있어 불필요한 불순물막으로 인한 트랩으로 인한 고주파 전력 감소 현상을 방지할 수 있으며 소자의 출력을 향상시키는 이점이 있다.
도 1은 본 발명의 실시 예에 따른 질화물 반도체 소자를 설명하기 위한 도면.
도 2 및 도 3은 본 발명의 실시 예에 따른 전처리 방법을 설명하기 위한 도면.
도 4는 본 발명의 실시 예에 따른 질화물 반도체 소자 제조 방법을 설명하기 위한 흐름도.
도 5a 내지 도 5g는 본 발명의 실시 예에 따른 반도체 형성 방법을 설명하기 위한 도면.
도 6 및 도 7은 본 발명의 실시 예에 따른 질화물 반도체 소자의 동작 특성을 설명하기 위한 그래프.
도 2 및 도 3은 본 발명의 실시 예에 따른 전처리 방법을 설명하기 위한 도면.
도 4는 본 발명의 실시 예에 따른 질화물 반도체 소자 제조 방법을 설명하기 위한 흐름도.
도 5a 내지 도 5g는 본 발명의 실시 예에 따른 반도체 형성 방법을 설명하기 위한 도면.
도 6 및 도 7은 본 발명의 실시 예에 따른 질화물 반도체 소자의 동작 특성을 설명하기 위한 그래프.
이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이 때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략될 것이다.
도 1은 본 발명의 실시 예에 따른 질화물 반도체 소자를 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 실시 예에 따른 질화물 반도체 소자는 베이스 기판(100) 상에 질화물로 이루어진 버퍼층(buffer layer)(110), 2차원 전자가스(2DEG: 2 Dimensional Electron Gas)층(이하, "2DEG층"으로 축약함)(120) 및 장벽층(barrier layer)(130)이 순차로 적층된 구조로 이루어진 에피층(epitaxial layer)을 가지며, 버퍼층(110)과 접촉(contact)되도록 소스(source), 드레인(drain), 바디(body) 및 게이트(gate) 전극(210, 220, 230, 300)이 형성된다.
또한, 장벽층(130) 상에는 전극들(210, 220, 230, 300)을 덮도록 보호층(400)이 형성되며, 보호층(400)의 일부를 식각하여 각 전극과 연결되는 콘택과, 보호층(400)의 상면에 노출되는 배선으로 이루어진 금속 배선(500)이 형성된다. 본 발명의 실시 예에 따르면, 상술한 보호층(400) 증착 전, 장벽층(130) 상에 플라즈마를 통한 전처리를 수행하여, 장벽층(130) 상에 탄소막 등의 불순물을 제거하고, 진공 분위기를 유지한 상태에서 보호층(400)을 증착함으로써, 질화물 반도체의 특성을 향상시킬 수 있다.
그러면, 이러한 전처리 방법에 대해서 설명하기로 한다. 도 2 및 도 3은 본 발명의 실시 예에 따른 전처리 방법을 설명하기 위한 도면이다.
도 2와 같이, 질화물 반도체 소자는 베이스 기판(100) 상에 버퍼층(110), 2DEG층(120), 및 장벽층(130)이 순차로 적층시킨 후, 도 3과 같이 보호층(400)을 적층시킨다.
본 발명의 실시 예에 따르면, 장벽층(130) 적층 후, 플라즈마(plasma) 처리를 통해 장벽층(130) 상에 탄소(carbon)막을 제거한다. 탄소막의 제거는 질화물 소자의 표면에 존재하는 C-O, C-H 결합들이 플라즈마로 인해 발생되는 N, H 이온(ion)들에 의해 CO2, -CH2 형태로 결합하여 활성화된 기체로 바뀌기 때문이다.
플라즈마 처리를 위한 가스로는 Ar, N2, NH3, SiH4, Si2H6 중 적어도 하나를 사용한다. 플라즈마 처리시 플라즈마의 RF 소스파워는 10W 내지 2000W임이 바람직하다. 또한, 플라즈마 처리시 그 온도는 100 ℃ 내지 400 ℃임이 바람직하다.
플라즈마 처리에 연속하여, 진공 분위기에서 보호층(400)을 증착한다. 이와 같이, 플라즈마 처리 후, 진공 분위기에서 보호층(400)을 증착함으로써 장벽층(130) 상에 추가로 불순물막이 생성되는 것을 방지할 수 있다. 보호층(400)으로는 SiNx, SiOx (x>1)의 박막을 사용함이 바람직하다.
다음으로, 본 발명의 실시 예에 따른 질화물 반도체 소자 제조 방법을 설명하기로 한다. 도 4는 본 발명의 실시 예에 따른 질화물 반도체 소자 제조 방법을 설명하기 위한 흐름도이며, 도 5a 내지 도 5g는 본 발명의 실시 예에 따른 반도체 형성 방법을 설명하기 위한 도면이다.
도 4를 참조하면, S501 단계에서 베이스 기판(100)을 마련한다. 베이스 기판(100)은 실리콘(Si), 사파이어(Al2O3), 실리콘 카바이드(SiC) 등의 기판을 이용할 수 있다. 그런 다음, S503 단계에서 베이스 기판(100) 상부에 전이층 및 고저항층을 갖는 버퍼층(110)을 형성한다. 버퍼층(110)은 질화갈륨(GaN)으로 형성되는 것이 바람직하며, 그 두께는 0.5 내지 15㎛ 범위 내에서 조절할 수 있다. 버퍼층(110)의 형성은 에피택셜 성장 방법이 가능하다. 예를 들어, 800 내지 1200℃의 온도에서 트리메틸갈륨(TMG: Trimethylgalluim)과 암모니아를 각각 Ga과 N의 소스로, 수소를 캐리어 가스로 이용하여 질화갈륨의 에피층인 버퍼층(110)을 성장시킬 수 있다.
이어서, S505 단계에서 버퍼층(110) 상부에 장벽층(130)을 형성하여 2DEG층(120)을 생성시킨다. 상이한 밴드갭(band gap) 에너지를 갖는 두 반도체 물질의 헤테로접합(heterojunction)에서 2차원 전자 기체(2DEG, two-dimensional electron gas)가 형성되기 때문에 밴드갭이 더 작은 물질이 더 높은 전자친화도를 갖는 경우 수많은 상황에서 작동상의 장점을 제공할 수 있다. 즉, 2DEG층(120)은 의도하지 않았으되 도핑된 더 작은 밴드갭 물질 내의 축적층이다. 더 넓은 밴드갭 반도체에서 나온 전자는, 이온화된 불순물의 산란(scattering)이 감소되기 때문에 높은 전자 이동도를 보이며 2DEG층(120)으로 이동한다. 상술한 이유로, 장벽층(130)은 버퍼층(110) 보다 더 넓은 밴드 갭(band gap)을 가진 물질로서 AlGaN이 바람직하다. AlGaN은 GaN 보다 넓은 밴드 갭을 가지므로, 에너지 밴드 갭에 있어서 상하층(110, 130)의 불연속성으로 인하여 보다 큰 밴드 갭으로부터 보다 작은 밴드 갭 재료로의 전하의 전달이 이루어진다. 이에 따라, 전하는 이들 층(110, 130) 사이의 계면에 축적되어 소스와 드레인 사이에서 전류가 흐를 수 있도록 하는 2차원 전자가스(2DEG, 2 Dimensional Electron Gas)층을 생성시킨다.
장벽층(130)은 에피택셜 성장 방법에 의해 형성할 수 있다. 예를 들어, 장벽층(130)은 TMG(Trimethylgallium)와 TMA(Trimethylalluminium), 암모니아를 각각 Ga, Al 및 N의 소스로 하는 MOCVD에 의하여 형성할 수 있다. 이때, 장벽층(130)은 900℃ 이상의 온도에서 형성함이 바람직하다. 또한, 장벽층(130)은 AlGaN으로 형성됨이 바람직하다.
상술한 바와 같이, 베이스 기판(100) 상에 버퍼층(110), 2DEG층(120) 및 장벽층(130)이 순차로 적층된 구조를 도 5a에 도시하였다.
이어서, S507 단계에서, 도 5b에 도시된 바와 같이, 장벽층(130), 2DEG층(120) 및 버퍼층(110)을 식각하여, 버퍼층(110)의 일부가 노출되며 2DEG층(120)의 양측면이 완전히 노출되는 메사(mesa) 구조를 형성한다. 이러한 식각에 의해 활성 영역과 비활성 영역이 구분된다. 식각 방법으로는 습식 식각 및 건식 식각이 모두 가능하다.
다음으로, S509 단계에서, 도 5c에 도시된 바와 같이, 소스, 드레인 및 바디 전극(210, 220, 230)을 형성한다.
여기서, 소스, 드레인 및 바디 전극(210, 220, 230)은 오믹 접촉(ohmic contact)을 이룬다. 특히, 소스, 드레인 및 바디 전극(210, 220, 230)은 버퍼층(110)과 접촉되도록 형성된다. 이때, 소스 및 드레인 전극(210, 220)은 버퍼층(110)과 접촉되도록 하기 위해서, 버퍼층(110)이 노출되도록 장벽층(130), 2DEG층(120) 및 버퍼층(110)을 식각한 후, 소스 및 드레인 전극(210, 220)을 형성할 수 있다. 각각의 소스, 드레인 및 바디 전극(210, 220, 230)은 Au, Ni, Al 및 Ti를 순차로 적층한 구조(Ti/Al/NI/Au)로 형성함이 바람직하다. 이러한 전극(210, 220, 230)을 형성한 후, 저저항 오믹 접합(ohmic contact) 특성을 갖도록 열처리를 수행할 수 있다. 이때, 열처리는 900 ℃의 온도에서 30 sec동안 수행함이 바람직하다.
이어서, S511 단계에서 도 5d에 도시된 바와 같이, 장벽층(130) 상에 게이트 전극(300)을 형성한다. 게이트 전극(300)은 쇼트키 접합(schottky contact) 특성을 가지도록 Au 및 Ni가 순차로 적층된 구조(Ni/Au)를 채택할 수 있다.
상술한 바와 같이, 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)이 형성된 장벽층(130)에 S513 단계에서 플라즈마 처리를 수행한다. 즉, 도 5e와 같이, 장벽층(130) 표면을 플라즈마를 사용하여 세정함으로써, 표면의 불순물막을 완전히 제거한다. 플라즈마 처리를 수행함에 따라 장벽층(130) 표면에 존재하는 C-O, C-H 결합들이 플라즈마로 인해 발생되는 N, H 이온들에 의해 CO2, -CH2 형태로 결합하여 활성화된 기체로 변경되며, 이에 따라, 장벽층(130) 표면의 불순물막이 제거된다. 불순물막은 탄소(carbon)막 및 산소(oxygen)막이 될 수 있다.
플라즈마 처리를 위한 가스로는 Ar, N2, NH3, SiH4, 및 Si2H6 중 적어도 하나를 이용함이 바람직하다. 또한, 플라즈마 처리에 사용 가능한 플라즈마의 RF 소스파워는 10W 내지 2000W임이 바람직하다. 그리고 플라즈마 처리는 그 온도를 100 ℃ 내지 400 ℃하여 수행함이 바람직하다.
플라즈마 처리 방법으로 N2 가스를 이용하는 경우, 60W의 RF 소스파워, 100 mTorr의 압력, 250 ℃의 온도에서 N2의 유량을 150 sccm로 하여, 4분(min) 동안 수행함이 바람직하다. 또한, 다른 플라즈마 처리 방법으로 NH3 가스를 이용할 경우, 60W의 RF 소스파워, 50 mTorr의 압력, 250 ℃의 온도에서, NH3 유량을 150 sccm로 하여, 2분 동안 수행함이 바람직하다. 그리고 또 다른 플라즈마 처리 방법으로 SiH4, Ar 및 N2의 혼합 가스를 이용하는 경우, 1000W의 RF 소스파워, 15 mTorr의 압력에서, SiH4의 유량을 15 sccm로 하고, Ar의 유량을 60 sccm로 하며, N2의 유량을 8 sccm로 하여, 수행함이 바람직하다.
상술한 플라즈마 전처리 후, S515 단계에서 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300) 및 장벽층(130)을 포함하는 기판 전면을 덮도록 보호층(400)을 형성하여 표면에 불순물막이 생성되는 것을 방지한다. 도 5f에 기판 전면에 보호층(400)이 증착된 모습을 도시하였다. 특히, 플라즈마 처리 후, 보호층(400)을 형성하는 것은 진공 분위기에서 수행함이 바람직하다. 보호층(400)은 스퍼터링 방법 등에 의해 형성되는 것이 가능하다. 보호층(400)으로는 SiNx, SiOx (x>1) 등을 이용할 수 있다. 또한, 보호층(passivation layer)(400)은 전극들(210, 220, 230, 300)이 형성된 장벽층(130)을 덮어 표면의 트랩을 줄여주는 역할을 수행한다. 버퍼층(110) 및 장벽층(130)과 같이 GaN과 AlGaN이 적층된 헤테로 구조 위에 제작되는 반도체 소자의 경우, 표면 트랩(surface trap)으로 인해 소자의 전기적 특성이 열화 되는 문제점이 있다. 즉, 전계에 의하여 헤테로 구조의 표면 트랩에 전자가 주입(injection)되면 2DEG 채널공핍(depletion), 순방향전류 감소, 표면누설전류 증가 및 트래핑 효과(trapping effect) 등이 발생되며, 결국 GaN 소자의 표면트랩은 소자의 전기적 특성에 악영향을 미친다. 따라서 보호층(400)인 실리콘 질화막(Si3N4)을 이용하여 그 표면을 패시베이션한다. 즉, 보호층(400)을 장벽층(130)을 모두 덮도록 기판 전면에 증착한다.
이어서 S517 단계에서 각각의 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)을 연결하는 금속 배선(500)을 형성한다. 여기서, 금속 배선(500)은 Au 및 Ni가 순차로 적층된 구조(Ni/Au)로 형성함이 바람직하다. 이때, 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)의 상면 일부가 각각 노출되도록 보호층(400)을 식각하여 금속막을 매립함으로써, 각각의 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)과 전기적으로 연결되는 금속 배선(500)을 형성한다. 이러한 결과물을 도 5g에 도시하였다.
형성된 전극들(210, 220, 230, 300)에 의한 질화물 반도체 소자의 동작을 살펴보면, 게이트 전극(300)에 전압을 인가하면, 2DEG층(120)을 따라 전자들이 소스 전극(210) 쪽에서 드레인 전극(220) 쪽으로 이동하게 된다. 이러한 질화물 반도체 소자의 동작 특성은 DC(direct current) 동작 특성과 RF(radio frequency) 동작 특성으로 구분할 수 있으며, DC 동작 특성은 게이트 전극(300)에 DC 전압을 인가하여 특정 노드에서의 전류, 전압을 측정하는 방법이고, RF 특성은 게이트 전극(300)에 RF 신호를 입력했을 때 드레인 전극(220)으로 출력되는 RF 신호를 분석하는 방법이다.
이러한 방법에 따라, 본 발명의 실시 예에 따른 질화물 반도체 소자의 특징을 설명하기로 한다. 도 6 및 도 7은 본 발명의 실시 예에 따른 질화물 반도체 소자의 동작 특성을 설명하기 위한 그래프이다.
여기서, 도 6은 플라즈마 처리를 하지 않은 경우의 DC 및 펄스 IV(Pulsed IV)의 측정 결과를 도시한 그래프이며, 도 7은 플라즈마 처리를 수행한 경우의 DC 및 펄스 IV의 측정 결과를 도시한 그래프이다. 여기서, 펄스 IV 측정은 일반적인 IV 측정과 달리 게이트 및 소스 전극에 펄스 형태의 입력을 인가하여, 그 출력을 측정하는 것이다. 이를 통하여 RF 동작 시와 유사한 상태에서 소자의 동작 특성을 확인 할 수 있게 된다.
도 6을 살펴보면, 플라즈마 처리를 하지 않은 경우, 도 6에 도시된 바와 같이, 위에서 보듯이 DC와 펄스 IV에 의해 측정된 값들이 차이가 심하다. 즉, RF 동작 시 DC 동작 때 비하여 드레인 전류가 감소하고 무릅 전압(Knee voltage)가 감소하는 현상을 확인할 수 있다. 이러한 현상을 전류 붕괴(Current Collapse)라고 하며, 이는 표면의 트랩 및 계면 특성에 의해 유발될 수 있다. 이러한 전류 붕괴(Current Collapse) 현상은 RF 동작 시 예상된 전력을 구동시키지 못하는 문제를 야기한다.
반면, 플라즈마 처리를 수행한 경우, 도 7에 도시된 바와 같이, DC와 펄스 IV에서 측정된 값들이 유사함을 알 수 있다. 이와 같이, 본 발명의 실시 예에 따른 플라즈마 처리를 한 경우, 전류 붕괴(current collapse) 현상이 사라짐을 알 수 있다.
상술한 바와 같은 본 발명의 실시 예에 따르면, 질화물 반도체 소자의 장벽층(130) 표면에 생기는 탄소막 및 산소막을 비롯한 불순물막을 효과적으로 제거하기 위해 보호층(400)의 증착 전에 플라즈마를 통해 전처리 공정을 수행함으로써, 장벽층(130) 표면의 탄소막과 산소막을 모두 제거할 수 있어 불필요한 불순물막으로 인한 트랩으로 인한 고주파 전력 감소 현상을 방지할 수 있으며 소자의 출력을 향상시키는 이점이 있다.
한편, 본 명세서와 도면에 개시 된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
Claims (20)
- 상면에 버퍼층, 2DEG층 및 장벽층이 순차로 적층된 베이스 기판;
상기 버퍼층에 접촉되도록 형성되는 소스, 드레인, 바디, 및 게이트 전극;
상기 장벽층 상의 불순물이 제거되도록 플라즈마 처리 후 상기 장벽층 상에 상기 소스, 드레인, 바디 및 게이트 전극들을 덮도록 형성되는 보호층; 및
상기 소스, 드레인, 바디 및 게이트 전극과 연결되는 금속 배선을 포함하는 것을 특징으로 하는 질화물 반도체 소자. - 제1항에 있어서, 상기 플라즈마 처리는 Ar, N2, NH3, SiH4, 및 Si2H6 중 적어도 하나의 가스를 이용하여 수행함을 특징으로 하는 질화물 반도체 소자.
- 제1항에 있어서, 상기 플라즈마 처리는 10W 내지 2000W의 RF 소스파워에서 수행함을 특징으로 하는 질화물 반도체 소자.
- 제1항에 있어서, 상기 플라즈마 처리는 100 ℃ 내지 400 ℃의 온도에서 수행함을 특징으로 하는 질화물 반도체 소자.
- 제1항에 있어서, 상기 플라즈마 처리는 N2 가스를 이용하며, 60W의 RF 소스파워, 100 mTorr의 압력, 250 ℃의 온도에서 N2의 유량을 150 sccm로 하여, 4 분(min) 동안 수행함을 특징으로 하는 질화물 반도체 소자.
- 제1항에 있어서, 상기 플라즈마 처리는 NH3 가스를 이용하며, 60W의 RF 소스파워, 50 mTorr의 압력, 250 ℃의 온도에서, NH3 유량을 150 sccm로 하여, 2 분동안 수행함을 특징으로 하는 질화물 반도체 소자.
- 제1항에 있어서, 상기 플라즈마 처리는 SiH4, Ar 및 N2의 혼합 가스를 이용하며, 1000W의 RF 소스파워, 15 mTorr의 압력에서, SiH4의 유량을 15 sccm로 하고, Ar의 유량을 60 sccm로 하며, N2의 유량을 8 sccm로 하여 수행함을 특징으로 하는 질화물 반도체 소자.
- 제1항에 있어서, 상기 보호층은 SiNx(x>1) 또는 SiOx(x>1)를 이용하여 형성함을 특징으로 하는 질화물 반도체 소자.
- 제1항에 있어서,
상기 소스, 드레인 및 바디 전극은 오믹 접합(ohmic contact)을 갖도록 열처리됨을 특징으로 하는 질화물 반도체 소자. - 제1항에 있어서, 상기 게이트 전극은 쇼트키 접합(schottky contact)을 갖도록 형성함을 특징으로 하는 질화물 반도체 소자.
- 베이스 기판 상에 버퍼층, 2DEG층 및 장벽층을 적층하는 과정과,
상기 버퍼층, 2DEG층 및 장벽층의 일부를 제거하여 상기 버퍼층과 접촉되도록 소스, 드레인, 바디 및 게이트 전극을 형성하는 과정과,
상기 장벽층의 표면에 플라즈마 처리를 수행하는 과정과,
상기 장벽층과 소스, 드레인, 바디 및 게이트 전극을 덮도록 보호층을 형성하는 과정을 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법. - 제11항에 있어서, 상기 플라즈마 처리를 수행하는 과정은
Ar, N2, NH3, SiH4, 및 Si2H6 중 적어도 하나의 가스를 이용하여 수행함을 특징으로 하는 질화물 반도체 소자 제조 방법. - 제11항에 있어서, 상기 플라즈마 처리를 수행하는 과정은
10W 내지 2000W의 RF 소스파워에서 수행함을 특징으로 하는 질화물 반도체 소자 제조 방법. - 제11항에 있어서, 상기 플라즈마 처리를 수행하는 과정은
100 ℃ 내지 400 ℃의 온도에서 수행함을 특징으로 하는 질화물 반도체 소자 제조 방법. - 제11항에 있어서, 상기 플라즈마 처리를 수행하는 과정은
N2 가스를 이용하며, 60W의 RF 소스파워, 100 mTorr의 압력, 250 ℃의 온도에서 N2의 유량을 150 sccm로 하여, 4 분(min) 동안 수행함을 특징으로 하는 질화물 반도체 소자 제조 방법. - 제11항에 있어서, 상기 플라즈마 처리를 수행하는 과정은 NH3 가스를 이용하며, 60W의 RF 소스파워, 50 mTorr의 압력, 250 ℃의 온도에서, NH3 유량을 150 sccm로 하여, 2 분 동안 수행함을 특징으로 하는 질화물 반도체 소자 제조 방법.
- 제11항에 있어서, 상기 플라즈마 처리를 수행하는 과정은 SiH4, Ar 및 N2의 혼합 가스를 이용하며, 1000W의 RF 소스파워, 15 mTorr의 압력에서, SiH4의 유량을 15 sccm로 하고, Ar의 유량을 60 sccm로 하며, N2의 유량을 8 sccm로 하여 수행함을 특징으로 하는 질화물 반도체 소자 제조 방법.
- 제11항에 있어서, 상기 보호층은 진공 분위기에서 SiNx(x>1) 또는 SiOx(x>1)를 이용하여 형성함을 특징으로 하는 질화물 반도체 소자 제조 방법.
- 제11항에 있어서,
상기 소스, 드레인 및 바디 전극은 오믹 접합(ohmic contact)을 갖도록 열처리됨을 특징으로 하는 질화물 반도체 소자 제조 방법. - 제11항에 있어서,
상기 게이트 전극은 쇼트키 접합(schottky contact)을 갖도록 형성함을 특징으로 하는 질화물 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100018258A KR20110098579A (ko) | 2010-02-26 | 2010-02-26 | 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100018258A KR20110098579A (ko) | 2010-02-26 | 2010-02-26 | 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110098579A true KR20110098579A (ko) | 2011-09-01 |
Family
ID=44952107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100018258A KR20110098579A (ko) | 2010-02-26 | 2010-02-26 | 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110098579A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8907377B2 (en) | 2012-07-17 | 2014-12-09 | Samsung Electronics Co., Ltd. | High electron mobility transistor and method of manufacturing the same |
| WO2020167972A1 (en) * | 2019-02-14 | 2020-08-20 | Entegris, Inc. | Selective deposition of silicon nitride |
-
2010
- 2010-02-26 KR KR1020100018258A patent/KR20110098579A/ko active Search and Examination
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8907377B2 (en) | 2012-07-17 | 2014-12-09 | Samsung Electronics Co., Ltd. | High electron mobility transistor and method of manufacturing the same |
| WO2020167972A1 (en) * | 2019-02-14 | 2020-08-20 | Entegris, Inc. | Selective deposition of silicon nitride |
| CN113423864A (zh) * | 2019-02-14 | 2021-09-21 | 恩特格里斯公司 | 氮化硅的选择性沉积 |
| US11380539B2 (en) | 2019-02-14 | 2022-07-05 | Entegris, Inc. | Selective deposition of silicon nitride |
| CN113423864B (zh) * | 2019-02-14 | 2023-11-07 | 恩特格里斯公司 | 氮化硅的选择性沉积 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150270371A1 (en) | Compound semiconductor device having gallium nitride gate structures | |
| JP6004319B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8330187B2 (en) | GaN-based field effect transistor | |
| JP5799604B2 (ja) | 半導体装置 | |
| US10784361B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2010050347A (ja) | 半導体装置及びその製造方法 | |
| US20090001381A1 (en) | Semiconductor device | |
| JP6064628B2 (ja) | 半導体装置 | |
| TW201227960A (en) | Compound semiconductor device and method of manufacturing the same | |
| JP2012044113A (ja) | 半導体装置及びその製造方法 | |
| WO2013005667A1 (ja) | ＧａＮ系半導体素子の製造方法 | |
| US20170133499A1 (en) | High electron-mobility transistor primarily made of nitride semiconductor materials | |
| US9960266B2 (en) | Damage-free plasma-enhanced CVD passivation of AlGaN/GaN high electron mobility transistors | |
| JP5870574B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| WO2013018301A1 (ja) | 半導体装置 | |
| JP2009170546A (ja) | ＧａＮ系電界効果トランジスタ | |
| TW201901750A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| JP2013008836A (ja) | 窒化物半導体装置 | |
| JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
| JP5504660B2 (ja) | 化合物半導体装置及びその製造方法 | |
| KR20110098579A (ko) | 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법 | |
| JP5871785B2 (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
| JP5648307B2 (ja) | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 | |
| US20190198655A1 (en) | Semiconductor device | |
| WO2016073505A1 (en) | Thermal treated semiconductor/gate dielectric interface for group iiia-n devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment |