JP2022523159A - 窒化ケイ素の選択的堆積 - Google Patents

窒化ケイ素の選択的堆積 Download PDF

Info

Publication number
JP2022523159A
JP2022523159A JP2021546688A JP2021546688A JP2022523159A JP 2022523159 A JP2022523159 A JP 2022523159A JP 2021546688 A JP2021546688 A JP 2021546688A JP 2021546688 A JP2021546688 A JP 2021546688A JP 2022523159 A JP2022523159 A JP 2022523159A
Authority
JP
Japan
Prior art keywords
substrate
silicon
silicon nitride
nitride
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021546688A
Other languages
English (en)
Other versions
JP7286780B2 (ja
Inventor
ハン ワン，
ブライアン シー． ヘンドリックス，
エリック コンド，
トーマス エイチ． バウム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entegris Inc
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of JP2022523159A publication Critical patent/JP2022523159A/ja
Priority to JP2023085692A priority Critical patent/JP2023116517A/ja
Application granted granted Critical
Publication of JP7286780B2 publication Critical patent/JP7286780B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明の特定の実施形態は、低温原子層堆積法を利用して、ケイ素及び窒素を含有する材料（例えば、窒化ケイ素）を形成する。原子層堆積法は、四ヨウ化ケイ素（ＳｉＩ４）又は六ヨウ化二ケイ素（Ｓｉ２Ｉ６）を１つの前駆体として使用し、アンモニアなどの窒素含有材料を別の前駆体として使用する。二酸化ケイ素に対して窒化ケイ素を堆積する選択的堆積が望ましい状況では、基板表面を最初にアンモニアプラズマで処理する。【選択図】図１

Description

本発明は、マイクロ電子デバイス上への窒化ケイ素の選択的堆積のための方法論に関する。
窒化ケイ素は、集積回路の製造に一般的に使用される。例えば、窒化ケイ素は、メモリセル、ロジックデバイス、メモリアレイなどの様々なマイクロ電子デバイスの製造において、絶縁材料として使用されることが多い。従来、窒化ケイ素膜は基板表面全体にわたって堆積されるものの、堆積は特定の領域においてのみ必要とされる場合がある。結果として、任意の不要な領域を除去するために、追加のリソグラフィ及びエッチングステップが利用される。製造の全体的なコストを低減するための手段として、関与するリソグラフィ及びエッチングステップの回数を低減することが非常に望ましい。さらに、窒化ケイ素が必要な場所にのみ選択的に堆積される場合、リソグラフィの誤差はコーティング領域の画定に影響を及ぼさない。
窒化ケイ素の選択的堆積の使用は、窒化ケイ素を選択された所望の領域にのみ堆積させることを可能にすることによって、従来のパターニングステップを排除することができる。交互にＡＬＤ又はパルスＣＶＤ様式で熱窒素源と交互にヨウ化ケイ素前駆体を使用すると、露出した二酸化ケイ素表面への堆積が非常に制限された状態で、既存の窒化物表面（例えば、窒化ケイ素又は窒化アルミニウム）及び金属酸化物表面（例えば、酸化アルミニウム又は酸化ジルコニウム）に優先的に窒化ケイ素を堆積させることができる。さらに、本発明者らは、アンモニアプラズマを用いて異なる酸化物表面を前処理することによって、四ヨウ化ケイ素及びアンモニアなどの窒素化合物を介して数ナノメートルの窒化ケイ素を二酸化ケイ素表面に選択的に堆積させることができ、同時にいくつかの「隣接する」金属酸化物表面（例えば、Ａｌ２Ｏ３及びＺｒＯ２）では堆積が達成されないか、又は限定的にしか達成されないことを見出した。したがって、この前処理ステップは、「選択的」窒化物成長の基礎である。
図１は、図示のような様々な酸化物基板上への２００℃での窒化ケイ素（ＳｉＩ４／ＮＨ３）堆積の図である。オングストローム単位の厚さがサイクル数に対してプロットされている。 図２は、図示のような様々な酸化物表面上への２００℃での窒化ケイ素（ＳｉＩ４／ＮＨ３）堆積の図であり、各酸化物表面はアンモニウムプラズマを用いて前処理されている。オングストローム単位の厚さがサイクル数に対してプロットされている。
本発明は、様々なマイクロ電子デバイス基板上への窒化ケイ素層の選択的原子層堆積（ＡＬＤ）のためのプロセスを提供する。本発明の目的のために、本発明者らは、ＡＬＤを、様々な反応物及び共反応物が空間又は時間において分離され、その結果、基板が共反応物とは別個に１つの反応物に交互に曝露される化学蒸着様式として定義する。第１の実施形態では、本発明は、異なる組成の複数の表面を有するマイクロ電子デバイス基板上に窒化ケイ素を選択的に堆積させるためのプロセスを提供し、前記プロセスは、原子層堆積条件下で、約１５０℃～約４００℃の温度及び約１５Ｔｏｒｒ未満の圧力で、前記基板を順次パルス化した四ヨウ化ケイ素又は六ヨウ化二ケイ素、並びに窒素含有共反応物と接触させることを含む。他の実施形態において、温度は、約１７５℃～約３５０℃、又は約２００℃～約２５０℃である。選択的堆積は、窒化ケイ素膜が露出面の一部にある製造可能な速度で堆積し、他の表面が無視できるか又は容易に除去される量の窒化ケイ素を受ける場合に達成される。
特定の実施形態では、マイクロ電子デバイス表面の１つは、窒化チタン、窒化アルミニウム、又は窒化ケイ素などの窒化物表面を含む。他の実施形態では、マイクロ電子デバイス表面の１つは、二酸化ケイ素、酸窒化ケイ素、二酸化ゲルマニウム、ＳｉＣＯ、又はｌｏｗ－ｋ表面などの誘電体表面を含む。いくつかの実施形態では、誘電体は二酸化ケイ素を含む。いくつかの実施形態では、誘電体は多孔質材料である。いくつかの実施形態では、多孔質誘電体は、互いに接続された細孔を含有するが、他の実施形態では、細孔は互いに接続されていない。いくつかの実施形態では、誘電体は、約４．０未満の誘電値を有する絶縁体として定義されるｌｏｗ－ｋ材料を含む。いくつかの実施形態では、ｌｏｗ－ｋ材料の誘電値は、約３．５未満、約３．０未満、約２．５未満、又は約２．３未満である。いくつかの実施形態では、第２の表面はＳｉ－－Ｏ結合を含む。いくつかの実施形態では、第２の表面は、例えばプラズマ処理によって不活性化される。いくつかの実施形態では、第２の表面は非導電性表面である。特定の実施形態では、基板は第１の表面を含み、その一部は誘電体であり、その一部は金属相である。いくつかの実施形態では、表面の１つは二酸化ケイ素よりも誘電率が高い誘電体であり、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化ランタニド、又はこれらの酸化物のいずれか若しくはすべての混合物である。
特定の実施形態では、デバイス基板は、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの酸化アルミニウム表面から構成され、それによって前記窒化ケイ素は、前記酸化アルミニウム表面上に選択的に堆積される。
特定の実施形態では、デバイス基板は、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの二酸化ジルコニウム表面から構成され、それによって前記窒化ケイ素は、前記少なくとも１つの二酸化ジルコニウム表面に選択的に堆積される。
特定の実施形態では、デバイス基板は、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの酸化アルミニウム表面から構成され、デバイス表面はアンモニアプラズマで前処理され、それによって前記窒化ケイ素は、前記少なくとも１つの二酸化ケイ素表面に選択的に堆積される。
特定の実施形態では、デバイス基板は、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの酸化ハフニウム表面から構成され、デバイス表面はアンモニアプラズマで前処理され、それによって前記窒化ケイ素は、前記少なくとも１つの二酸化ケイ素表面に選択的に堆積される。
特定の実施形態では、デバイス基板は、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの二酸化ジルコニウム表面から構成され、デバイス表面はアンモニアプラズマで前処理され、それによって前記窒化ケイ素は、前記少なくとも１つの二酸化ケイ素表面に選択的に堆積される。
そのような実施形態では、「選択的に堆積させる」又は「選択性」という用語は、別の表面上に対するある表面上の窒化ケイ素の優先的な堆積を反映することを意図している。数値定義は、Ｇｌａｄｆｅｌｔｅｒ ［Ｃｈｅｍ．Ｍａｔｅｒ．５、１３７２（１９９３）］によって、２つの表面間の被覆率の差を、その２つの表面の被覆率の合計に正規化した値として与えられている。実際には、プロセスの選択性は、一般に、膜の厚さに依存する。本発明は、１８Åにおいて９０％を超える選択性を可能にする。他の実施形態では、窒化ケイ素が１つの表面上に別の表面よりも優先的に堆積することが、１００Å超で９５％を超える発生率で生じる。
このＡＬＤ方法論は、１つの「ケイ素」前駆体として四ヨウ化ケイ素（ＳｉＩ４）又は六ヨウ化二ケイ素（Ｓｉ２Ｉ６）を使用し、共反応物又は別の前駆体として窒素含有材料を使用する。窒素含有材料は、有機（例えば、ｔ－ブチルヒドラジン）又は無機（例えば、ＮＨ３）とすることができる。いくつかの実施形態では、窒素含有材料の混合物をＡＬＤの前駆体として利用してもよく、他の実施形態では、１つの窒素含有材料のみ（例えば、ＮＨ３のみ、又はｔ－ブチルヒドラジンのみ）をＡＬＤの前駆体として利用してもよい。本明細書で使用される場合、「窒素含有材料」という用語は、純粋な（例えば、すべてＮＨ３又はすべてｔ－ブチルヒドラジンである）前駆体材料を指すために利用してもよく、又は窒素含有材料の混合物の一部として「窒素含有材料」を含有する前駆体を指してもよい。特定の実施形態では、ＡＬＤを使用して、ケイ素及び窒素を含む材料を形成することができる。そのような材料は、窒化ケイ素を含んでもよく、本質的に窒化ケイ素からなってもよく、若しくは窒化ケイ素からなってもよく、かつ／又は他の組成を有してもよい。
本発明者らは、アンモニアプラズマによって異なる酸化物表面を前処理することによって、四ヨウ化ケイ素及びアンモニアなどの窒素化合物を介して数ナノメートルの窒化ケイ素を二酸化ケイ素表面に選択的に堆積させることができ、同時にいくつかの金属酸化物表面（例えば、Ａｌ２Ｏ３及びＺｒＯ２）では堆積が達成されないか、又は限定的しか達成されないことを見出した。窒化ケイ素の堆積が既存の窒化ケイ素、窒化アルミニウム、又は金属酸化物表面で優先的に行われること（かつ二酸化ケイ素表面では堆積が行われないこと）が望ましい場合、アンモニアプラズマによる前処理ステップは省略される。
原子層堆積では、連続的な処理ステップは、一般に「パルス」又はサイクルと呼ばれる。したがって、ＡＬＤプロセスは、前駆体化学物質の制御された自己制限的な表面反応に基づいている。本発明は、完全に飽和した反応、又はより製造可能であれば、前駆体及び共反応体の単に別個のパルスで実施することができる。気相反応は、基板を前駆体に交互に順次接触させることによって実質的に回避される。これは、基板を異なる反応物及び共反応物の領域から移動させることによって、又はガス流を固定基板上で交互に送ることによって実施することができる。両方の場合において、気相反応物は、例えば、反応物パルス間に反応チャンバから過剰な反応物及び／又は反応物副生成物を除去することによって、時間的にかつ基板表面上で互いに分離される。いくつかの実施形態では、１つ以上の基板表面を、２つ以上の気相前駆体又は反応物と交互に順次接触させる。基板表面を気相反応物と接触させることは、反応物蒸気が基板表面と限られた時間接触することを意味する。言い換えれば、基板表面は、限られた時間、各気相反応物に曝露されると理解することができる。
簡潔には、少なくとも第１の表面及び第２の異なる表面を含む基板を、一般に約０．５～１５Ｔｏｒｒの低い圧力で、１５０℃～４００℃の範囲の適切な堆積温度まで加熱する。他の実施形態において、温度は、約１７５℃～３５０℃又は２００℃～２５０℃である。堆積温度は、一般に、反応物の熱分解温度未満であるが、反応物の凝縮を回避し、所望の「選択的」表面反応の活性化エネルギーを提供するのに十分高い温度に維持される。例示的な表面には、ケイ素、チタン、及びアルミニウムの窒化物などの窒化物、二酸化ケイ素、酸化アルミニウム、酸化ハフニウム、及び酸化ジルコニウムなどの酸化物が含まれる。
基板の表面は、気相の第１の反応物と接触する。特定の実施形態では、気相の第１の反応物のパルスが、基板を含有する反応空間に供給される。他の実施形態では、基板を、気相の第１の反応物を含有する反応空間に移動させる。条件は一般に、約１層以下の第１の反応物質の単層が自己制限的に基板表面に吸着されるように選択される。適切な接触時間は、特定の条件、基板及び反応器構成に基づいて当業者によって容易に決定することができる。過剰な第１の反応物及び反応副生成物は、存在する場合、例えば不活性ガスでパージすることによって、又は存在する第１の反応物を基板から除去することによって、基板表面から除去される。
パージとは、例えばチャンバを真空ポンプで排気することによって、及び／又は反応器内のガスをアルゴン若しくは窒素などの不活性ガスで置換することによって、気相前駆体及び／又は気相副生成物を基板表面から除去することを意味する。特定の実施形態では、パージ時間は、約０．０５～２０秒、約１～１０秒、又は約１～２秒である。しかし、超高アスペクト比の構造又は複雑な表面形態を有する他の構造を被覆する高度なコンフォーマルステップが必要な場合など、必要に応じて他のパージ時間を利用する可能性もある。
基板の表面は、気相の第２のガス状反応物と接触する。特定の実施形態では、第２のガス状反応物のパルスが、基板を含有する反応空間に供給される。他の実施形態では、基板を、気相の第２の反応物を含有する反応空間に移動させる。過剰な第２の反応物及び表面反応のガス状副生成物は、存在する場合、基板表面から除去される。接触及び除去のステップは、所望の厚さの薄膜が基板の第１の表面上に選択的に形成されるまで繰り返され、各サイクルでは約１層以下の単層が残る。三元材料などのより複雑な材料を形成するためには、基板の表面を他の反応物と交互に順次接触させることを含む追加の段階を含む可能性がある。
各サイクルの各段階は、一般に自己制限的である。過剰の反応物前駆体を各段階で供給して、影響を受けやすい構造表面を飽和させる。表面飽和は、すべての利用可能な反応部位（例えば、物理的サイズ又は「立体障害」制限を条件とする）の反応物占有を確実にし、したがって優れたステップ被覆率を確実にする。典型的には、材料の１層未満の分子層が各サイクルで堆積されるが、いくつかの実施形態では、サイクル中に１層より多くの分子層が堆積される。
過剰な反応物を除去することは、反応空間の内容物の一部を排出すること、及び／又は反応空間をヘリウム、窒素、又は別の不活性ガスでパージすることを含むことができる。特定の実施形態では、パージは、反応空間に不活性キャリアガスを流し続けながら、反応性ガスの流れをオフにすることを含むことができる。別の実施形態では、パージステップは、表面から過剰な反応物質を除去するために真空ステップを利用することができる。
本明細書に記載の堆積には、薄膜を成長させるために使用することができる反応器を使用することができる。そのような反応器には、ＡＬＤ反応器、並びに前駆体を「パルス状」方式で供給するための適切な装置及び手段を備えたＣＶＤ反応器が含まれる。特定の実施形態によれば、シャワーヘッド型反応器を使用することができる。
使用され得る好適な反応器の例としては、市販の装置、及び自作反応器が挙げられ、ＣＶＤ及び／又はＡＬＤの当業者に公知である。
本発明は、その特定の実施形態の以下の実施例によってさらに説明することができるが、これらの実施例は単に例示の目的で含まれ、特に明記しない限り本発明の範囲を限定することを意図しないことが理解されよう。
実験
実施例１
この実施例では、ＳｉＮは、基板の第３の異なる表面に対して、基板の第１及び第２の表面上に選択的に堆積された。この実施例では、基板の第１の表面は、ＡＬＤによって堆積されたＡｌ２Ｏ３を含み、基板の第２の表面は、ＡＬＤ堆積されたＺｒＯ２を含み、第３の異なる表面は、（研磨された単結晶ケイ素表面上に環境条件下で成長した）天然酸化ケイ素を含んでいた。
ＳｉＮ膜は、第１の前駆体として四ヨウ化ケイ素（ＳｉＩ４）を使用し、第２の前駆体としてＮＨ３を使用するＡＬＤプロセスによって選択的に堆積された。ＳｉＩ４をＰｒｏＥ－Ｖａｐアンプルに収容し、１００℃に加熱した。Ｎ２キャリアガスを固体ＳｉＩ４の表面上に流し、基板を有する加熱されたチャンバにＳｉＩ４蒸気を運んだ。各堆積サイクルは、２００℃の温度及び１．５Ｔｏｒｒの反応チャンバ圧力で基板と共に行われた。各堆積サイクルは、１０秒間のＳｉＩ４蒸気パルス、１０秒間の不活性Ｎ２パージ、１０秒間のＮＨ３パルス及び１０秒間の不活性Ｎ２パージを含んだ。図１を参照すると、１００回の堆積サイクルからなるＡＬＤプロセスでは、高誘電率膜上に１８Å堆積された際に、自然酸化ケイ素に対するＡｌ２Ｏ３及びＺｒＯ２上に堆積されたＳｉＮ（いずれもＡＬＤによって堆積された）の選択比は、９０％であった。
実施例２
この実施例では、ＳｉＮは、基板の第２及び第３の異なる表面に対して、基板の第１の表面上に選択的に堆積された。基板の第１の表面は、天然酸化ケイ素を含んでいた。基板の第２の表面は、ＡＬＤによって堆積されたＡｌ２Ｏ３を含んでいた。第３の表面は、ＡＬＤによって堆積されたＺｒＯ２を含んでいた。ＳｉＮ堆積の前に、基板をＮＨ３プラズマ処理プロセスに供した。
実施例１に記載したのと同じプロセスを用いて、第１の前駆体として四ヨウ化ケイ素（ＳｉＩ４）を使用し、第２の前駆体としてＮＨ３を使用するＡＬＤプロセスによってＳｉＮ膜を選択的に堆積させた。試料は、１００から２００の堆積サイクルからなるＡＬＤプロセスを使用して堆積させた。図２に示すように、第１のプラズマ処理された天然酸化ケイ素表面上に堆積された材料の厚さを測定し、第２及び第３の表面、すなわちプラズマ処理されたＡｌ２Ｏ３及びＺｒＯ２上に堆積された材料の厚さと比較した。図２は、プラズマ処理された天然酸化ケイ素を含む第１の表面上のＳｉＮ堆積が、プラズマ処理されたＡｌ２Ｏ３及びＺｒＯ２表面の両方に対して非常に高い選択性を有したことを示す。（選択性は９５％超である）。

Claims (15)

  1. 異なる組成の複数の表面を有するマイクロ電子デバイス基板上に窒化ケイ素を選択的に堆積するための方法であって、原子層堆積条件下において、約１５０℃～約４００℃の温度及び約１５Ｔｏｒｒ未満の圧力で、順次パルス化した四ヨウ化ケイ素又は六ヨウ化二ケイ素、及び窒素含有共反応物と前記基板とを接触させることを含む、方法。
  2. 温度が約１７５℃～約３５０℃である、請求項１に記載の方法。
  3. 温度が約２００℃～約２５０℃である、請求項１に記載の方法。
  4. 前記基板をアンモニアプラズマで前処理するステップをさらに含み、その上に堆積される表面が、二酸化ケイ素、二酸化ゲルマニウム、ＳｉＣＯ、及びｌｏｗ－ｋ基板から選択される、請求項１に記載の方法。
  5. 温度が約２００℃～約２５０℃であり、その上に堆積される基板が二酸化ケイ素以外である、請求項１に記載の方法。
  6. 前記デバイス基板が、窒化ケイ素、窒化チタン、窒化タンタル、及び窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、並びにそれらの組み合わせから選択され、窒化ケイ素の堆積を抑制した二酸化ケイ素基板、二酸化ゲルマニウム基板、ＳｉＣＯ基板、及びｌｏｗ－ｋ基板から選択される同じ基板上の他の表面と比較して、窒化ケイ素の堆積が強化された、いくつかの表面を含む、請求項１に記載の方法。
  7. 前記デバイス基板が、窒化ケイ素基板、二酸化ケイ素基板、二酸化ゲルマニウム基板、ＳｉＣＯ基板、及びｌｏｗ－ｋ基板から選択され、窒化チタン、窒化タンタル、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、及び酸化アルミニウム、並びにそれらの組み合わせから選択される同じ基板上の他の表面と比較して、窒化ケイ素の堆積が強化された、いくつかの表面を含む、請求項４に記載の方法。
  8. 前記デバイス基板が、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの酸化アルミニウム表面を含み、それによって前記窒化ケイ素が、前記少なくとも１つの酸化アルミニウム表面上に選択的に堆積される、請求項１に記載の方法。
  9. 前記デバイス基板が、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの二酸化ジルコニウム表面を含み、それによって前記窒化ケイ素が、前記少なくとも１つの二酸化ジルコニウム表面に選択的に堆積される、請求項１に記載の方法。
  10. 前記デバイス基板が、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの酸化アルミニウム表面を含み、それによって前記窒化ケイ素が、前記少なくとも１つの二酸化ケイ素表面上に選択的に堆積される、請求項４に記載の方法。
  11. 前記デバイス基板が、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの二酸化ジルコニウム表面を含み、それによって前記窒化ケイ素が、前記少なくとも１つの二酸化ケイ素表面上に選択的に堆積される、請求項４に記載の方法。
  12. 前記デバイス基板が、少なくとも１つの二酸化ケイ素表面及び少なくとも１つの二酸化ハフニウム表面を含み、それによって前記窒化ケイ素が、前記少なくとも１つの二酸化ケイ素表面上に選択的に堆積される、請求項４に記載の方法。
  13. 窒素含有前駆体化合物が、アンモニア、ジメチルヒドラジン、ｔ－ブチルヒドラジン、メチルヒドラジン、又はそれらの混合物から選択される、請求項１に記載の方法。
  14. Ｓｉ源がＰｒｏＥ－Ｖａｐ中で気化のために加熱される、請求項１に記載の方法。
  15. Ｓｉ源が融点を超えて加熱され、キャリアガスで気化される、請求項１に記載の方法。
JP2021546688A 2019-02-14 2020-02-12 窒化ケイ素の選択的堆積 Active JP7286780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023085692A JP2023116517A (ja) 2019-02-14 2023-05-24 窒化ケイ素の選択的堆積

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962805644P 2019-02-14 2019-02-14
US62/805,644 2019-02-14
US201962808020P 2019-02-20 2019-02-20
US62/808,020 2019-02-20
PCT/US2020/017960 WO2020167972A1 (en) 2019-02-14 2020-02-12 Selective deposition of silicon nitride

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023085692A Division JP2023116517A (ja) 2019-02-14 2023-05-24 窒化ケイ素の選択的堆積

Publications (2)

Publication Number Publication Date
JP2022523159A true JP2022523159A (ja) 2022-04-21
JP7286780B2 JP7286780B2 (ja) 2023-06-05

Family

ID=72040812

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021546688A Active JP7286780B2 (ja) 2019-02-14 2020-02-12 窒化ケイ素の選択的堆積
JP2023085692A Pending JP2023116517A (ja) 2019-02-14 2023-05-24 窒化ケイ素の選択的堆積

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023085692A Pending JP2023116517A (ja) 2019-02-14 2023-05-24 窒化ケイ素の選択的堆積

Country Status (6)

Country Link
US (1) US11380539B2 (ja)
JP (2) JP7286780B2 (ja)
KR (1) KR20210106003A (ja)
CN (2) CN113423864B (ja)
TW (1) TWI727660B (ja)
WO (1) WO2020167972A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10988490B1 (en) * 2019-10-03 2021-04-27 Entegris, Inc. Triiodosilylamine precursor compounds
US20230187202A1 (en) * 2021-12-15 2023-06-15 Entegris, Inc. Deposition of silicon nitride with enhanced selectivity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018523289A (ja) * 2015-05-01 2018-08-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 表面ブロッキング化学作用を用いた薄膜誘電体の選択的堆積
WO2018165598A1 (en) * 2017-03-10 2018-09-13 Lam Research Corporation Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
US20180323055A1 (en) * 2017-05-08 2018-11-08 Asm Ip Holding B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246719B (en) * 2003-10-31 2006-01-01 Aviza Tech Inc Low temperature deposition of silicon nitride
US20050145177A1 (en) * 2003-12-30 2005-07-07 Mcswiney Michael Method and apparatus for low temperature silicon nitride deposition
US7338826B2 (en) * 2005-12-09 2008-03-04 The United States Of America As Represented By The Secretary Of The Navy Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AlGaN/GaN HEMTs
KR20110098579A (ko) * 2010-02-26 2011-09-01 전자부품연구원 질화물 반도체 소자 및 표면 전처리를 통한 질화물 반도체 소자 제조 방법
US20120213940A1 (en) * 2010-10-04 2012-08-23 Applied Materials, Inc. Atomic layer deposition of silicon nitride using dual-source precursor and interleaved plasma
US9824881B2 (en) * 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9355837B2 (en) 2014-09-25 2016-05-31 Micron Technology, Inc. Methods of forming and using materials containing silicon and nitrogen
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
WO2017052905A1 (en) * 2015-09-22 2017-03-30 Applied Materials, Inc. Apparatus and method for selective deposition
US9865456B1 (en) * 2016-08-12 2018-01-09 Micron Technology, Inc. Methods of forming silicon nitride by atomic layer deposition and methods of forming semiconductor structures
US10176984B2 (en) * 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10242866B2 (en) * 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
US9911595B1 (en) * 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
WO2019028136A1 (en) * 2017-08-04 2019-02-07 Lam Research Corporation SELECTIVE DEPOSITION OF SILICON NITRIDE ON HORIZONTAL SURFACES
TWI821283B (zh) * 2018-04-29 2023-11-11 美商應用材料股份有限公司 沉積方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018523289A (ja) * 2015-05-01 2018-08-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 表面ブロッキング化学作用を用いた薄膜誘電体の選択的堆積
WO2018165598A1 (en) * 2017-03-10 2018-09-13 Lam Research Corporation Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
US20180323055A1 (en) * 2017-05-08 2018-11-08 Asm Ip Holding B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures

Also Published As

Publication number Publication date
CN113423864B (zh) 2023-11-07
TW202035781A (zh) 2020-10-01
TWI727660B (zh) 2021-05-11
WO2020167972A1 (en) 2020-08-20
US11380539B2 (en) 2022-07-05
US20200266048A1 (en) 2020-08-20
CN117265500A (zh) 2023-12-22
KR20210106003A (ko) 2021-08-27
CN113423864A (zh) 2021-09-21
JP7286780B2 (ja) 2023-06-05
JP2023116517A (ja) 2023-08-22

Similar Documents

Publication Publication Date Title
JP5086912B2 (ja) パルスｃｖｄとａｌｄの併用による薄膜の堆積方法
US6451119B2 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
JP4546060B2 (ja) 原子層堆積法および化学気相成長法の均一性および再現性を向上するパッシベーション方法
US7247581B2 (en) Methods for treating pluralities of discrete semiconductor substrates
CN111356785A (zh) 用于金属氧化物在金属表面上的ald的方法
US20020162506A1 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
JP2023116517A (ja) 窒化ケイ素の選択的堆積
KR20070028858A (ko) 인시튜 질화물(in-situ nitride) 박막증착방법
JP4348445B2 (ja) 二酸化ケイ素含有層を形成する原子層堆積方法
KR19990051335A (ko) 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터
JP2006505954A (ja) 高ｋ誘電体の窒化物形成
US9236467B2 (en) Atomic layer deposition of hafnium or zirconium alloy films
EP3453782B1 (en) Method for enabling optimized material deposition
US20230187202A1 (en) Deposition of silicon nitride with enhanced selectivity
JP7486588B2 (ja) エッチングまたは堆積のための方法
KR20220126745A (ko) 에칭 또는 침착 방법
Chang High-k gate dielectric deposition technologies
TW202328159A (zh) 鉬前驅物化合物
JP2023502418A (ja) 金属含有膜を選択的に形成するための化合物および方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230524

R150 Certificate of patent or registration of utility model

Ref document number: 7286780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150