KR20210104725A - 촬상 소자 및 촬상 장치 - Google Patents

촬상 소자 및 촬상 장치 Download PDF

Info

Publication number
KR20210104725A
KR20210104725A KR1020217018979A KR20217018979A KR20210104725A KR 20210104725 A KR20210104725 A KR 20210104725A KR 1020217018979 A KR1020217018979 A KR 1020217018979A KR 20217018979 A KR20217018979 A KR 20217018979A KR 20210104725 A KR20210104725 A KR 20210104725A
Authority
KR
South Korea
Prior art keywords
transistor
selection transistor
unit
gate
silicon channel
Prior art date
Application number
KR1020217018979A
Other languages
English (en)
Inventor
나오히코 키미즈카
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20210104725A publication Critical patent/KR20210104725A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/2253—
    • H04N5/374—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시는 화질 저감을 억제할 수 있도록 하는 촬상 소자 및 촬상 장치에 관한 것이다. 촬상 소자의 화소 단위에 있어서, 멀티게이트 트랜지스터로 이루어지는 선택 트랜지스터 및 증폭 트랜지스터를 설치한다. 예를 들면, 그 선택 트랜지스터 및 증폭 트랜지스터를 모두 핀 형상의 실리콘 채널을 갖는 FinFET로 한다. 또한, 예를 들면, 선택 트랜지스터 및 증폭 트랜지스터의 게이트가, 동일한 핀 형상의 실리콘 채널에 형성되도록 한다. 나아가, 예를 들면, 선택 트랜지스터의 실리콘 채널에는, 보론이나 인보다 열확산 계수가 작은 이온이 주입되도록 한다. 또한, 예를 들면, 선택 트랜지스터 및 증폭 트랜지스터의 게이트 전극에는, 일함수가 서로 다른 재료를 사용하도록 한다. 본 개시는, 예를 들면, 촬상 소자, 촬상 장치, 또는 화상 처리 장치 등에 적용할 수 있다.

Description

촬상 소자 및 촬상 장치
본 개시는 촬상 소자 및 촬상 장치에 관한 것으로, 특히, 화질 저감을 억제할 수 있도록 한 촬상 소자 및 촬상 장치에 관한 것이다.
종래, 촬상 소자에 있어서, 잔상 및 암전류의 억제를 위해, 증폭 트랜지스터가 수직 채널을 갖도록 하는 방법이 생각되었다(예를 들면, 특허문헌 1 참조).
특허문헌 1: 일본특허공개 제2006-121093호 공보
그러나, 증폭 트랜지스터 및 선택 트랜지스터에서 유래하는 랜덤 노이즈가, 화소 노이즈의 주요 원인으로 되고 있고, 특허문헌 1에 기재된 방법에서는, 이 랜덤 노이즈를 저감시키는 것이 곤란하였다. 그 때문에, 이러한 촬상 소자에 의해 생성되는 촬상 화상의 화질이 저감될 우려가 있었다.
본 개시는 이러한 상황을 감안하여 이루어진 것으로, 화질 저감을 억제할 수 있도록 하는 것이다.
본 기술의 일 측면의 촬상 소자는, 멀티게이트 트랜지스터로 이루어지는 선택 트랜지스터 및 증폭 트랜지스터를 갖는 화소 단위를 구비하는 촬상 소자이다.
본 기술의 일 측면의 촬상 장치는, 피사체를 촬상하는 촬상부와, 상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고, 상기 촬상부는, 멀티게이트 트랜지스터로 이루어지는 선택 트랜지스터 및 증폭 트랜지스터를 갖는 화소 단위를 구비하는 촬상 장치이다.
본 기술의 일 측면의 촬상 소자에서는, 멀티게이트 트랜지스터로 이루어지는 선택 트랜지스터 및 증폭 트랜지스터를 갖는 화소 단위가 구비된다.
본 기술의 다른 측면의 촬상 장치에서는, 피사체를 촬상하는 촬상부와, 그 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부가 구비되고, 그 촬상부에서는, 멀티게이트 트랜지스터로 이루어지는 선택 트랜지스터 및 증폭 트랜지스터를 갖는 화소 단위가 구비된다.
도 1은 촬상 소자의 화소 단위의 주된 구성예를 나타내는 평면도이다.
도 2는 증폭 트랜지스터 및 선택 트랜지스터의 주된 구성예를 나타내는 도면이다.
도 3은 증폭 트랜지스터 및 선택 트랜지스터의 다른 구성예를 나타내는 도면이다.
도 4는 증폭 트랜지스터 및 선택 트랜지스터의 게이트 간격에 대해 설명하는 도면이다.
도 5는 제조 장치의 주된 구성예를 나타내는 블록도이다.
도 6은 생성 처리의 흐름의 예를 설명하는 플로우차트이다.
도 7은 증폭 트랜지스터 및 선택 트랜지스터의 생성 모습의 예를 설명하는 도면이다.
도 8은 증폭 트랜지스터 및 선택 트랜지스터의 생성 모습의 예를 설명하는 도면이다.
도 9는 증폭 트랜지스터 및 선택 트랜지스터의 생성 모습의 예를 설명하는 도면이다.
도 10은 증폭 트랜지스터 및 선택 트랜지스터의 생성 모습의 예를 설명하는 도면이다.
도 11은 증폭 트랜지스터 및 선택 트랜지스터의 생성 모습의 예를 설명하는 도면이다.
도 12는 증폭 트랜지스터 및 선택 트랜지스터의 생성 모습의 예를 설명하는 도면이다.
도 13은 증폭 트랜지스터 및 선택 트랜지스터의 다른 구성예를 나타내는 도면이다.
도 14는 증폭 트랜지스터 및 선택 트랜지스터의 다른 구성예를 나타내는 도면이다.
도 15는 원소표를 나타내는 도면이다.
도 16은 주된 원소의 일함수의 예를 나타내는 도면이다.
도 17은 주된 실리사이드(silicide)의 일함수의 예를 나타내는 도면이다.
도 18은 촬상 소자의 화소 단위의 주된 구성예를 나타내는 평면도이다.
도 19는 촬상 장치의 주된 구성예를 나타내는 블록도이다.
도 20은 컴퓨터의 주된 구성예를 나타내는 블록도이다.
도 21은 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 22는 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도다.
이하, 본 개시를 실시하기 위한 형태(이하, 실시형태로 함)에 대해 설명한다. 한편, 설명은 이하의 순서로 행한다.
1. 제1 실시형태(촬상 소자)
2. 제2 실시형태(촬상 소자)
3. 제3 실시형태(제조 장치)
4. 제4 실시형태(촬상 소자)
5. 응용예
6. 이동체에의 응용예
7. 부기
<1. 제1 실시형태>
<화소 단위 구성>
도 1은 본 기술을 적용한 촬상 소자의 주된 구성예를 나타내는 평면도이다. 도 1에 나타내는 촬상 소자(100)는, 피사체를 촬상하고, 촬상 화상을 전기 신호로서 얻는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서이다. 촬상 소자(100)는, 예를 들면 어레이 형상 등, 면 형상으로 배치되는 복수의 화소 단위를 갖는다. 각 화소 단위에 있어서 입사광이 광전 변환되어, 촬상 화상의 화소 신호가 얻어진다. 도 1에서는, 이러한 촬상 소자(100)의 1화소 단위의 주된 구성예가 모식적으로 나타내어져 있다.
도 1에 나타내는 바와 같이, 촬상 소자(100)의 화소 단위는, 포토다이오드(PD)(111), 전송 트랜지스터(TG)(112), 리셋 트랜지스터(RST)(113), 증폭 트랜지스터(AMP)(114), 및 선택 트랜지스터(SEL)(115)를 갖는다. 한편, 도면 중, 백색의 영역에는, 예를 들면, 다른 화소 단위와 분리하는 소자 분리 영역 등을 형성할 수 있다. 소자 분리 영역은, 예를 들면, LOCOS(local oxidation of silicon)나 STI(shallow trench isolation) 등의 절연막에 의해 구성된다. 전자 판독의 경우, p형 영역에 의해 소자 분리 영역을 형성할 수도 있다.
포토다이오드(111)는, 수광한 광을 그 광량에 따른 전하량의 광전하(여기서는, 광전자)로 광전 변환하여 그 광전하를 축적한다. 포토다이오드(111)의 애노드는 화소 영역의 그라운드에 접속되고(접지되고), 캐소드는 전송 트랜지스터(112)를 통해 플로팅 디퓨전(floating diffusion, FD)에 접속된다. 물론, 포토다이오드(111)의 캐소드가 화소 영역의 전원(화소 전원)에 접속되고, 애노드가 전송 트랜지스터(112)를 통해 플로팅 디퓨전에 접속되어, 광전하를 광정공으로서 판독하는 방식으로 해도 된다.
전송 트랜지스터(112)는 포토다이오드(111)로부터의 광전하의 판독을 제어한다. 전송 트랜지스터(112)는, 드레인이 플로팅 디퓨전에 접속되고, 소스가 포토다이오드(111)의 캐소드에 접속된다. 또한, 전송 트랜지스터(112)의 게이트에는 전송 제어 신호가 공급된다. 포토다이오드(111)로부터의 광전하의 판독은, 이 전송 제어 신호에 의해 제어된다. 예를 들면, 전송 제어 신호(즉, 전송 트랜지스터(112)의 게이트 전위)가 오프 상태인 경우 포토다이오드(111)로부터의 광전하의 전송이 행해지지 않고, 온 상태인 경우 포토다이오드(111)에 축적된 광전하가 플로팅 디퓨전으로 전송된다. 즉, 전송 트랜지스터(112)는 스위치로서 기능한다. 따라서, 전송 트랜지스터(112)를 전송 스위치라고도 칭한다.
리셋 트랜지스터(113)는, 화소 단위 내의 전하(예를 들면, 포토다이오드(111)나 플로팅 디퓨전의 전하)를 리셋한다. 리셋 트랜지스터(113)는, 드레인이 전원 전위(VDD)에 접속되고, 소스가 플로팅 디퓨전에 접속된다. 또한, 리셋 트랜지스터(113)의 게이트에는 리셋 제어 신호가 공급된다. 화소 단위 내의 전하의 리셋은, 이 리셋 제어 신호에 의해 제어된다. 예를 들면, 리셋 제어 신호(즉, 리셋 트랜지스터(113)의 게이트 전위)가 오프 상태인 경우 리셋은 행해지지 않고, 온 상태일 때, 화소 단위 내의 전하가 리셋된다.
증폭 트랜지스터(114)는 플로팅 디퓨전의 전위 변화를 증폭하여, 전기 신호(아날로그 신호)로서 출력한다. 즉, 증폭 트랜지스터(114)는, 플로팅 디퓨전의 전압을 판독하는 판독 회로로서 기능한다. 증폭 트랜지스터(114)는, 게이트가 플로팅 디퓨전에 접속되고, 드레인이 소스 폴로어 전원 전압(VDD)에 접속되고, 소스가 선택 트랜지스터(115)의 드레인에 접속되어 있다. 예를 들면, 증폭 트랜지스터(114)는, 리셋된 상태의 플로팅 디퓨전의 전위에 대응하는 리셋 신호(리셋 레벨)을 선택 트랜지스터(115)에 출력한다. 또한, 증폭 트랜지스터(114)는, 포토다이오드(111)로부터 광전하가 전송된 상태의 플로팅 디퓨전의 전위에 대응하는 광축적 신호(신호 레벨)를 선택 트랜지스터(115)에 출력한다.
선택 트랜지스터(115)는, 증폭 트랜지스터(114)로부터 공급되는 전기 신호의 신호선(VSL)으로의 출력을 제어한다. 선택 트랜지스터(115)는, 드레인이 증폭 트랜지스터(114)의 소스에 접속되고, 소스가 신호선(VSL)에 접속되어 있다. 또한, 선택 트랜지스터(115)의 게이트에는 선택 제어 신호가 공급된다. 증폭 트랜지스터(114)로부터 공급되는 전기 신호의 신호선(VSL)에의 출력은, 이 선택 제어 신호에 의해 제어된다. 예를 들면, 선택 제어 신호(즉, 선택 트랜지스터(115)의 게이트 전위)가 오프 상태인 경우, 이 화소 단위로부터 리셋 신호나 화소 신호 등이 신호선(VSL)에 출력되지 않는다. 반면, 선택 제어 신호가 온 상태인 경우, 증폭 트랜지스터(114)로부터 출력되는 신호(리셋 신호나 화소 신호 등)가 신호선(VSL)에 출력된다. 이 신호선은, 화소 단위가 구성되는 화소 영역 밖의 회로(예를 들면, A/D 변환 회로 등)에 접속되어 있다. 신호선(VSL)에 출력된 신호(즉, 이 화소 단위로부터 판독된 신호)는, 이 신호선(VSL)을 통해, 그 화소 영역 밖의 회로로 전송된다.
<화소 노이즈>
이러한 촬상 소자(100)에 대해, 종래, 예를 들면 특허문헌 1에 기재된 바와 같이, 잔상 및 암전류의 억제를 위해, 증폭 트랜지스터가 수직 채널을 갖도록 하는 방법이 생각되었다.
그러나, 실제로는, 증폭 트랜지스터 및 선택 트랜지스터에서 유래하는 랜덤 노이즈가, 화소 단위에서 발생하는 노이즈(화소 노이즈라고도 칭함)의 주요 원인이 되고 있었다. 그 때문에, 특허문헌 1에 기재된 방법에서는, 이 랜덤 노이즈를 저감시키는 것이 곤란하여, 화소 노이즈의 증대를 억제하는 것이 곤란하였다. 그 때문에, 이러한 촬상 소자(100)에 의해 생성되는 촬상 화상의 화질이 저감될 우려가 있었다.
<멀티게이트 트랜지스터의 적용>
이에, 이 선택 트랜지스터(115) 및 증폭 트랜지스터(114)가, 멀티게이트 트랜지스터로 이루어지도록 한다. 멀티게이트 트랜지스터는, 게이트 전극면이 채널에 대해 입체적으로 복수 형성된 비플래너형(비평면형)의 트랜지스터이다.
이와 같이, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 양쪽 모두를 멀티게이트 트랜지스터로 함으로써, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 양쪽 모두에 있어서 실효 채널 폭을 확대할 수 있으므로, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 적어도 일방이 플래너형(평면형)인 경우보다, 랜덤 노이즈의 증대를 억제할 수 있다(전형적으로는, 랜덤 노이즈를 저감시킬 수 있다). 즉, 촬상 화상의 화질 저감을 억제할 수 있다(전형적으로는, 화질을 향상시킬 수 있다).
또한, 예를 들면, 플래너형(평면형)의 FET의 경우, 저저항 소스나 드레인을 채널 폭 방향으로 균일하게 형성하기 위해, 그 소스나 드레인의 치수로서 소정의 치수가 필요하게 된다. 가령, 특허문헌 1에 기재된 바와 같이, 증폭 트랜지스터(114)로서 수직 채널을 갖는 트랜지스터를 사용한다 하더라도, 증폭 트랜지스터(114)의 실리콘 채널을, 선택 트랜지스터(115)의 확산층 부분의 영향을 받지 않고 치수정밀하게 리소그래피에 의해 형성하기 위해서는, 증폭 트랜지스터(114)의 게이트 전극과 선택 트랜지스터(115)의 사이의 치수로서 소정의 치수가 필요하게 된다. 이와 같이, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 게이트 전극 사이에는, 소정의 거리가 필요하였다.
전술한 바와 같이, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 양쪽 모두를 멀티게이트 트랜지스터로 함으로써, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 적어도 일방이 플래너형인 경우보다, 이 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 게이트 전극 사이에 필요한 거리의 증대를 억제할 수 있다(전형적으로는, 이 거리를 보다 짧게 할 수 있다). 따라서, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 적어도 일방이 플래너형인 경우보다, 화소 단위의 사이즈 증대를 억제할 수 있다(전형적으로는, 화소 단위의 미세화를 보다 용이화할 수 있다).
<FinFET>
예를 들면, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)로서, FinFET를 적용하도록 해도 된다. FinFET는 멀티게이트 트랜지스터의 일례이며, 소스 및 드레인 사이에 형성되는 핀 형상(fin shape)의 (기립형의) 실리콘 채널과, 그 실리콘 채널을 덮도록 형성된 게이트 전극을 갖는 FET(Field Effect Transistor)이다.
도 2의 A는 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 주된 구성예를 나타내는 평면도이다. 이 도면에 나타내는 바와 같이, 도면 중 좌측에 증폭 트랜지스터(114)가 형성되고, 도면 중 우측에 선택 트랜지스터(115)가 형성되어 있다. 즉, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)가 서로 인접하여 형성되어 있다.
보다 구체적으로는, 실리콘층(121)에 핀 형상의 실리콘 채널(121A)이 형성되어 있다. 그 실리콘 채널(121A)을 덮도록 게이트 전극(114A)(게이트 전극(114A-1) 및 게이트 전극(114A-2))이 형성됨으로써, 증폭 트랜지스터(114)가 형성되어 있다. 또한, 그 실리콘 채널(121A)을 덮도록 게이트 전극(115A)(게이트 전극(115A-1) 및 게이트 전극(115A-2))이 형성됨으로써, 선택 트랜지스터(115)가 형성되어 있다. 즉, 선택 트랜지스터(115)의 게이트 전극(115A)과 증폭 트랜지스터(114)의 게이트 전극(114A)이, 서로 동일한 실리콘 채널(121A)에 형성되어 있다.
또한, 핀 형상의 실리콘 채널(121A)의 양측(도면 중 상방향 및 하방향)의, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)가 아닌 부분에는, 절연막(122-1) 내지 절연막(122-6)이 형성되어 있다. 절연막(122-1) 내지 절연막(122-6)을 서로 구별하여 설명할 필요가 없는 경우, 절연막(122)이라고 칭한다. 예를 들면, 절연막(122)은 이산화규소(SiO2)에 의해 형성된다.
도 2의 A에 나타내는 구성을 X-X' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 2의 B에 나타낸다. 도 2의 B에 나타내는 바와 같이, 게이트 전극(114A)은, 실리콘 채널(121A)의 상측에도 형성되어 있다. 즉, 도 2의 A의 게이트 전극(114A-1) 및 게이트 전극(114A-2)과 함께, 증폭 트랜지스터(114)의 게이트 전극(114A)은, 핀 형상의 실리콘 채널(121A)을 덮도록 형성되어 있다. 이와 같이, 증폭 트랜지스터(114)는, 소위 FinFET이다(소위 FinFET의 구조를 갖는다).
마찬가지로, 게이트 전극(115A)은 실리콘 채널(121A)의 상측에도 형성되어 있다. 즉, 도 2의 A의 게이트 전극(115A-1) 및 게이트 전극(115A-2)과 함께, 선택 트랜지스터(115)의 게이트 전극(115A)은, 핀 형상의 실리콘 채널(121A)을 덮도록 형성되어 있다. 도 2의 A에 나타내는 구성을 Y-Y' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 2의 C에 나타낸다. 도 2의 C에 나타내는 바와 같이, 선택 트랜지스터(115)의 게이트 전극(115A)은, 핀 형상의 실리콘 채널(121A)을 덮도록 형성되어 있다. 이와 같이, 증폭 트랜지스터(114)는, 소위 FinFET이다(소위 FinFET의 구조를 갖는다).
이와 같이 증폭 트랜지스터(114) 및 선택 트랜지스터(115)로서 FinFET를 적용함으로써, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 양쪽 모두에 있어서 실효 채널 폭을 확대할 수 있으므로, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 적어도 일방이 플래너형(평면형)인 경우보다, 랜덤 노이즈의 증대를 억제할 수 있다. 즉, 촬상 화상의 화질 저감을 억제할 수 있다(전형적으로는, 화질을 향상시킬 수 있다).
그런데, 도 2의 A에 나타내는 바와 같이, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)(게이트 전극(114A) 및 게이트 전극(115A))는, 실리콘 채널(121A), 절연막(122-2), 및 절연막(122-5)에 의해, 양방향 화살표(123)로 나타내어지는 바와 같은 소정의 간격을 두고 형성된다(배치된다).
전술한 바와 같이 증폭 트랜지스터(114) 및 선택 트랜지스터(115)로서 FinFET를 적용함으로써, 그 양쪽 모두에 있어서, 플래너형(평면형)의 FET의 경우와 같은, 저저항 소스나 드레인을 채널 폭 방향으로 균일하게 형성하기 위한 치수를 저감시킬 수 있다. 또한, 실리콘 채널의 형성에 있어서의 선택 트랜지스터(115)의 확산층 부분의 영향을 고려할 필요가 없어진다. 따라서, 양방향 화살표(123)로 나타내어지는 증폭 트랜지스터(114) 및 선택 트랜지스터(115)(게이트 전극(114A) 및 게이트 전극(115A)) 사이에 필요한 거리의 증대를 억제할 수 있다. 따라서, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)의 적어도 일방이 플래너형인 경우보다, 화소 단위의 사이즈 증대를 억제할 수 있다.
또한, 전술한 바와 같이 증폭 트랜지스터(114) 및 선택 트랜지스터(115)를 서로 인접시킴으로써, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)(게이트 전극(114A) 및 게이트 전극(115A)) 사이의 거리의 증대를 보다 억제할 수 있다. 나아가, 전술한 바와 같이, 선택 트랜지스터(115)의 게이트 전극(115A)과 증폭 트랜지스터(114)의 게이트 전극(114A)이, 서로 동일한 실리콘 채널(121A)에 형성되도록 함으로써, 화소 단위의 구조를 보다 간소화(단순화)할 수 있다. 따라서, 화소 단위의 사이즈 증대를 보다 억제할 수 있다.
<2. 제2 실시형태>
<불순물의 주입>
한편, 실리콘 채널(121A)의 선택 트랜지스터(115)의 부분(게이트 전극(115A)에 의해 덮여 있는 부분)에 불순물(도펀트)을 주입하도록 해도 된다. 즉, 선택 트랜지스터(115)가, 도펀트가 주입된 실리콘 채널을 갖도록 해도 된다.
전술한 바와 같이 FinFET를 적용한 선택 트랜지스터(115)에서, 오프(off) 특성을 우선시하는 경우, 온-오프의 임계값 전압(Vth)을, 우선시하지 않는 경우에 비해 높게 하는 것이 바람직하다. 또한, 변조도나 포화 전하량을 우선시하는 경우, 온-오프의 임계값 전압(Vth)을, 우선시하지 않는 경우에 비해 낮게 설정하는 것이 바람직하다.
도 3의 A는 그 경우의 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 주된 구성예를 나타내는 평면도이다. 도 3의 예의 경우, 핀 형상의 실리콘 채널(121A)의 선택 트랜지스터(115)의 부분에는, 도펀트로서 이온이 주입된 이온 주입 영역(131)이 형성되어 있다.
도 3의 A에 나타내는 구성을 X-X' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 3의 B에 나타낸다. 도 3의 A에 나타내는 구성을 Y-Y' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 3의 C에 나타낸다. 이와 같이, 핀 형상의 실리콘 채널(121A)의, 선택 트랜지스터(115)의 부분에는, 이온 주입 영역(131)이 형성되어 있다.
이와 같이 실리콘 채널(121A)에 도펀트로서 이온을 주입하여, 이온 주입 영역(131)을 형성함으로써, 선택 트랜지스터(115)의 임계값 전압(Vth)을 전술한 바와 같이 제어할 수 있다. 예를 들면, 핀 형상의 실리콘 채널(121A)의 선택 트랜지스터(115)의 부분에 도펀트로서 보론(B)을 주입함으로써, 이온 주입 영역(131)을 P형 반도체로 할 수 있다. 즉, 선택 트랜지스터(115)의 임계값 전압(Vth)을, 도펀트를 주입하지 않은 경우보다 높게 할 수 있다. 또한, 예를 들면, 핀 형상의 실리콘 채널(121A)의 선택 트랜지스터(115)의 부분에 도펀트로서 인(P)을 주입함으로써, 이온 주입 영역(131)을 N형 반도체로 할 수 있다. 즉, 선택 트랜지스터(115)의 임계값 전압(Vth)을, 도펀트를 주입하지 않은 경우보다 낮게 할 수 있다.
그러나, 이 보론(B)이나 인(P)은, 비교적 열확산하기 쉽다(열확산 계수가 비교적 크다). 이러한 열확산하기 쉬운 도펀트(열확산 계수가 큰 도펀트)를 사용하면, 그 도펀트가 그 후의 열처리에 의해 선택 트랜지스터(115)의 영역으로부터 증폭 트랜지스터(114)의 영역으로 확산하여(즉, 이온 주입 영역(131)이 증폭 트랜지스터(114)의 부분까지 확대되어), 증폭 트랜지스터(114)의 Vth 제어성의 악화나, MOS 계면 전자 밀도의 증대에 의한 1/f 노이즈의 증대를 초래할 우려가 있었다. 이에 의해 촬상 화상의 화질이 저감될 우려가 있었다.
이에, 실리콘 채널(121A)의 선택 트랜지스터(115)의 부분에, 도펀트로서, 예를 들면, 보론(B)보다 열확산 계수가 작은 이온을 주입하도록 해도 된다. 즉, 선택 트랜지스터(115)가, 보론(B)보다 열확산 계수가 작은 이온이 주입된 실리콘 채널을 갖도록 해도 된다. 예를 들면, 이 도펀트로서 인듐(In)이 주입되도록 해도 된다.
이와 같이 함으로써, 도펀트로서 보론(B)을 사용하는 경우보다, 이온 주입 영역(131)(실리콘 채널(121A)의 선택 트랜지스터(115)의 부분)이 도 3의 B의 화살표와 같이 확산하는 것을 억제할 수 있다. 따라서, 증폭 트랜지스터(114)의 Vth 제어성의 악화나, MOS 계면 전자 밀도의 증대에 의한 1/f 노이즈의 증대를 억제할 수 있다. 즉, 증폭 트랜지스터(114)의 Vth 제어성의 악화나 1/f 노이즈의 증대를 억제하면서, 선택 트랜지스터(115)의 오프(off) 특성을 향상시킬 수 있다. 즉, 촬상 화상의 화질 저감을 억제할 수 있다(전형적으로는, 화질을 향상시킬 수 있다).
또한, 실리콘 채널(121A)의 선택 트랜지스터(115)의 부분에, 도펀트로서, 예를 들면, 인(P)보다 열확산 계수가 작은 이온을 주입하도록 해도 된다. 즉, 선택 트랜지스터(115)가, 인(P)보다 열확산 계수가 작은 이온이 주입된 실리콘 채널을 갖도록 해도 된다. 예를 들면, 이 도펀트로서 비소(As)가 주입되도록 해도 된다. 또한, 예를 들면, 이 도펀트로서 안티몬(Sb)이 주입되도록 해도 된다.
이와 같이 함으로써, 도펀트로서 인(P)을 사용하는 경우보다, 이온 주입 영역(131)(실리콘 채널(121A)의 선택 트랜지스터(115)의 부분)이 도 3의 B의 화살표와 같이 확산하는 것을 억제할 수 있다. 따라서, 증폭 트랜지스터(114)의 Vth 제어성의 악화나, MOS 계면 전자 밀도의 증대에 의한 1/f 노이즈의 증대를 억제할 수 있다. 즉, 증폭 트랜지스터(114)의 Vth 제어성의 악화나 1/f 노이즈의 증대를 억제하면서, 선택 트랜지스터(115)의 변조도나 포화 전하량을 향상시킬 수 있다. 즉, 촬상 화상의 화질 저감을 억제할 수 있다(전형적으로는, 화질을 향상시킬 수 있다).
또한, 이와 같이 도펀트로서 보론(B)이나 인(P)보다 열확산 계수가 작은 이온을 사용함으로써, 도펀트로서 보론(B)이나 인(P)을 사용하는 경우보다, 전술한 바와 같이 이온 주입 영역(131)의 확산을 억제할 수 있으므로, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)(게이트 전극(114A) 및 게이트 전극(115A)) 사이에 필요한 거리(도 3의 A의 양방향 화살표(132)의 길이)의 증대를 억제할 수 있다. 따라서, 화소 단위의 사이즈 증대를 보다 억제할 수 있다.
<AMP와 SEL 간 거리>
다음으로, 도 2의 A의 양방향 화살표(123)나 도 3의 A의 양방향 화살표(132)로 나타내어지는 증폭 트랜지스터(114) 및 선택 트랜지스터(115)(게이트 전극(114A) 및 게이트 전극(115A)) 사이에 필요한 거리에 대해 설명한다.
예를 들면, 도 4의 A에 나타내는 바와 같이, 증폭 트랜지스터(114)의 게이트 전극(114A)에 게이트 측벽(141)(게이트 측벽(141-1) 및 게이트 측벽(141-2))을 형성하고, 선택 트랜지스터(115)의 게이트 전극(115A)에 게이트 측벽(142)(게이트 측벽(142-1) 및 게이트 측벽(142-2))을 형성한다고 하자. 그 후, 실리콘 채널(121A)에 도펀트를 주입하도록 해도 된다. 이 도펀트의 주입에 의해, 게이트 전극(114A)의 선택 트랜지스터(115)와 반대측에, 증폭 트랜지스터(114)의 드레인 전극(143-1)이 형성된다. 또한, 게이트 전극(114A)과 게이트 전극(115A)의 사이에, 증폭 트랜지스터(114)의 소스와 선택 트랜지스터(115)의 드레인의 전극(143-2)이 형성된다. 나아가, 게이트 전극(115A)의 증폭 트랜지스터(114)와 반대측에, 선택 트랜지스터(115)의 소스 전극(143-3)이 형성된다. 전극(143-1) 내지 전극(143-3)을 서로 구별하여 설명할 필요가 없는 경우, 전극(143)이라고 칭한다.
이러한 경우, 양방향 화살표(144)로 나타내어지는 전극(143-2)의 길이(게이트 측벽(141-2)과 게이트 측벽(142-1)과의 간격)은 100nm 이상으로 하면 된다.
즉, 예를 들면, 게이트 측벽(141-2) 및 게이트 측벽(142-1)의 폭을 각각 50nm으로 하는 경우, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)(게이트 전극(114A) 및 게이트 전극(115A))의 사이의 거리는 200nm 이상으로 하면 된다.
또한, 예를 들면, 도 4의 B에 나타내는 바와 같이, 전술한 전극(143)을 형성하기 위한 실리콘 채널(121A)에의 도펀트의 주입을, 게이트 측벽(141) 및 게이트 측벽(142)을 형성하기 전에 행하도록 해도 된다. 그 경우, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)(게이트 전극(114A) 및 게이트 전극(115A))의 사이의 거리는 100nm 이상으로 하면 된다.
<3. 제3 실시형태>
<제조 장치>
다음으로, 이상과 같은 촬상 소자(100)의 제조에 대해 설명한다. 일례로서 도 3을 참조하여 설명한 실리콘 채널(121A)에 도펀트를 주입하는 경우의 촬상 소자(100)의 제조에 대해 설명한다.
도 5는 본 기술을 적용한 제조 장치의 주된 구성예를 나타내는 블록도이다. 이 제조 장치(200)는, 도 3의 예의 촬상 소자(100)를 제조(생성)한다. 한편, 이하에서는, 촬상 소자(100)의 제조의 일부 공정에 대해서만 설명한다.
도 5에 나타내는 바와 같이 제조 장치(200)는, Fin 형성부(211), SiO2 형성부(212), 이온 주입부(213), SiO2 노출부(214), 에칭부(215), 레지스트 제거부(216), 어닐 처리부(217), 및 게이트 형성부(218)를 갖는다.
이들 처리부에 의해 실행되는, 촬상 소자(100)를 생성하는 생성 처리의 흐름의 예를, 도 6의 플로우차트를 참조하여 설명한다. 필요에 따라, 도 7 내지 도 12를 참조하여 설명한다.
생성 처리가 개시되면, Fin 형성부(211)는, 스텝(S201)에서, 실리콘층(121)을 취득하고, 그 실리콘층(121)에 핀 형상의 실리콘 채널(121A)을 형성하고, 그것을 SiO2 형성부(212)에 공급한다.
스텝(S202)에서, SiO2 형성부(212)는, Fin 형성부(211)로부터 공급된, 핀 형상의 실리콘 채널(121A)이 형성된 실리콘층(121)을 취득한다. 또한, SiO2 형성부(212)는, 그 실리콘층(121)의 실리콘 채널(121A)의 양측의 분리 영역에, SiO2에 의한 절연막(122)을 형성한다. 나아가, SiO2 형성부(212)는, 절연막(122)을 형성한 실리콘층(121)을 이온 주입부(213)에 공급한다.
도 7의 A는 절연막(122)이 형성된 실리콘층(121)의 주된 구성예를 나타내는 평면도이다. 도 7의 A에 있어서, AMP 형성 영역(251)은, 실리콘층(121)(실리콘 채널(121A))의, 증폭 트랜지스터(114)가 형성되는 영역이다. 또한, SEL 형성 영역(252)은, 실리콘층(121)(실리콘 채널(121A))의, 선택 트랜지스터(115)가 형성되는 영역이다.
도 7의 A에 나타내는 구성을 X-X' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 7의 B에 나타낸다. 도 7의 A에 나타내는 구성을 Y-Y' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 7의 C에 나타낸다. 도 7의 A 및 도 7의 C에 나타내는 바와 같이, 핀 형상의 실리콘 채널(121A)의 양측에, 절연막(122-1) 및 절연막(122-2)이 형성되어 있다.
스텝(S203)에서, 이온 주입부(213)는, SiO2 형성부(212)로부터 공급되는, 절연막(122)을 형성한 실리콘층(121)을 취득한다. 또한, 이온 주입부(213)는, 그 실리콘층(121)의 표면에 포토레지스트를 도포한다. 나아가, 이온 주입부(213)는, 그 포토레지스트 중 SEL 형성 영역(252)의 일부분을 제거하여, 개구부를 형성한다.
도 8의 A는 그 실리콘층(121)의 주된 구성예를 나타내는 평면도이다. 도 8의 A에 나타내는 바와 같이, 실리콘층(121)의 표면에 포토레지스트(261)가 도포되어 있고, 나아가, SEL 형성 영역(252)의 일부에서, 그 포토레지스트(261)가 제거되어 개구부(261A)가 형성되어 있다. 이 개구부(261A)가 형성됨으로써, 절연막(122-1) 및 절연막(122-2)(즉, SiO2), 및, 실리콘 채널(121A)의 각각의 일부가 노출되어 있다.
스텝(S204)에서, 이온 주입부(213)는, 그 개구부(261A)에 노출되어 있는 실리콘 채널(121A)에 도펀트(이온)를 주입한다. 도 8의 A에 나타내는 구성을 X-X' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 8의 B에 나타낸다. 도 8의 B에 있어서 화살표(262)로 나타내는 바와 같이, 개구부(261A)로부터 실리콘 채널(121A)에 도펀트(이온)가 주입되어, 이온 주입 영역(131)이 형성된다.
이와 같이 실리콘 채널(121A)에 도펀트로서 이온을 주입하여, 이온 주입 영역(131)을 형성함으로써, 제2 실시형태에서 전술한 바와 같이, 선택 트랜지스터(115)의 임계값 전압(Vth)을 제어할 수 있다. 또한, 그 때, 도펀트로서, 예를 들면, 보론(B)이나 인(P)보다 열확산 계수가 작은 이온을 주입하도록 해도 된다. 이와 같이 함으로써, 이온 주입 영역(131)의 확산을 억제할 수 있어, 증폭 트랜지스터(114)의 Vth 제어성의 악화나, MOS 계면 전자 밀도의 증대에 의한 1/f 노이즈의 증대를 억제하면서, 선택 트랜지스터(115)의 오프(off) 특성을 향상시키거나, 선택 트랜지스터(115)의 변조도나 포화 전하량을 향상시키거나 할 수 있다. 즉, 촬상 화상의 화질 저감을 억제할 수 있다(전형적으로는, 화질을 향상시킬 수 있다).
이온 주입부(213)는, 이온을 주입한 실리콘층(121)을 SiO2 노출부(214)에 공급한다.
스텝(S205)에서, SiO2 노출부(214)는, 이온 주입부(213)로부터 공급되는 그 실리콘층(121)을 취득한다. 또한, SiO2 노출부(214)는, 그 실리콘층(121)에 대해 포토레지스트를 새롭게 도포한다. 나아가, SiO2 노출부(214)는, 도포한 포토레지스트에 대해 포토리소그래피 처리를 행하여, 홈파기 가공을 행하는 부분의 SiO2를 노출시킨다. SiO2 노출부(214)는, 이와 같이 AMP 형성 영역(251) 및 SEL 형성 영역(252)의 절연막(122)이 노출된 실리콘층(121)을 에칭부(215)에 공급한다.
도 9의 A는 그 실리콘층(121)의 주된 구성예를 나타내는 평면도이다. 도 9의 A에 나타내는 바와 같이, AMP 형성 영역(251) 및 SEL 형성 영역(252)의 포토레지스트(261)가 제거되어, SiO2가 노출되어 있다(절연막(122-1) 내지 절연막(122-4)). 도 9의 A에 나타내는 구성을 X-X' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 9의 B에 나타낸다.
스텝(S206)에서, 에칭부(215)는, SiO2 노출부(214)로부터 공급되는 그 실리콘층(121)을 취득한다. 또한, 에칭부(215)는, 그 실리콘층(121)에 대해 에칭을 행하여, 노출 부분의 SiO2를 제거한다. 나아가, 에칭부(215)는, 에칭을 행한 실리콘층(121)을 레지스트 제거부(216)에 공급한다.
도 10의 A는 그 실리콘층(121)의 주된 구성예를 나타내는 평면도이다. 도 10의 A에 나타내는 바와 같이, AMP 형성 영역(251) 및 SEL 형성 영역(252)의 절연막(122)(SiO2)이 에칭에 의해 제거되어 있다. 이에 의해, 실리콘 채널(121A)의 양측에서도 실리콘층(121)이 노출되어 있다. 도 10의 A에 나타내는 구성을 X-X' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 10의 B에 나타낸다.
스텝(S207)에서, 레지스트 제거부(216)는, 에칭부(215)로부터 공급되는, 에칭이 행하여진 실리콘층(121)을 취득한다. 또한, 레지스트 제거부(216)는, 그 실리콘층(121)에 도포되어 있는 포토레지스트(261)를 제거한다. 나아가, 레지스트 제거부(216)는, 그 포토레지스트를 제거한 실리콘층(121)을 어닐 처리부(217)에 공급한다.
도 11의 A는 그 실리콘층(121)의 주된 구성예를 나타내는 평면도이다. 도 11의 A에 나타내는 바와 같이, 도 10의 A의 포토레지스트(261-1) 내지 포토레지스트(261-3)가 제거되어, 절연막(122-1) 내지 절연막(122-6)이 노출되어 있다. 도 11의 A에 나타내는 구성을 X-X' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 11의 B에 나타낸다.
스텝(S208)에서, 어닐 처리부(217)는, 레지스트 제거부(216)로부터 공급되는, 포토레지스트가 제거된 실리콘층(121)을 취득한다. 또한, 어닐 처리부(217)는, 그 실리콘층(121)에 대해, 계면 준위 밀도 저감을 위해, 소정의 온도 및 소정의 시간, 어닐 처리하여, 실리콘 채널(121A)의 측벽에 발생한 격자 결함을 제거한다.
도 12의 A는 그 실리콘층(121)의 주된 구성예를 나타내는 평면도이다. 도 12의 A에 나타내는 구성을 X-X' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 12의 B에 나타낸다. 도 12의 A에 나타내는 구성을 Y-Y' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 12의 C에 나타낸다. 이 어닐 처리(또는, 이보다 후단의 임의의 어닐 처리)에 의해, 도 12의 B에 나타내는 바와 같이, 이온 주입 영역(131)이, 예를 들면 화살표(271) 및 화살표(272)와 같이 확장한다. 어닐 처리가 종료되면, 어닐 처리부(217)는, 어닐 처리를 행한 실리콘층(121)을 게이트 형성부(218)에 공급한다.
전술한 바와 같이, 도펀트로서 보론(B)이나 인(P)보다 열확산 계수가 작은 이온을 사용함으로써, 도펀트로서 보론(B)이나 인(P)을 사용하는 경우보다 이온 주입 영역(131)의 확산을 억제할 수 있으므로, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)(게이트 전극(114A) 및 게이트 전극(115A)) 사이에 필요한 거리(도 3의 A의 양방향 화살표(132)의 길이)의 증대를 억제할 수 있다. 따라서, 화소 단위의 사이즈 증대를 보다 억제할 수 있다.
스텝(S209)에서, 게이트 형성부(218)는, 핀 형상의 실리콘 채널(121A)의 AMP 형성 영역(251) 및 SEL 형성 영역(252)을 덮도록, 폴리 실리콘(Poly-Si)으로 게이트 전극을 형성한다. 이에 의해, 도 3과 같은 구성의 증폭 트랜지스터(114) 및 선택 트랜지스터(115)(환언하면, 촬상 소자(100))가 형성된다. 나아가, 게이트 형성부(218)는, 이와 같이 생성된 촬상 소자(100)를 제조 장치(200)의 외부로 출력하고, 생성 처리를 종료한다.
이상과 같이 생성 처리를 행함으로써, 제조 장치(200)는, 보다 용이하게, 촬상 소자(100)를 생성할 수 있다. 한편, 도 2의 예의 촬상 소자(100)를 생성하는 경우, 도 6의 스텝(S203) 및 스텝(S204)의 처리를 생략하도록 하면 된다.
<4. 제4 실시형태>
<일함수의 제어>
한편, 실리콘 채널(121A)에 도펀트를 주입하는 대신에, 게이트 전극의 일함수를 제어하도록 해도 된다. 즉, 선택 트랜지스터(115)의 게이트 전극(115A)이나 증폭 트랜지스터(114)의 게이트 전극(114A)으로서 적용하는 재료를 선택함으로써, 선택 트랜지스터(115)나 증폭 트랜지스터(114)의 임계값 전압(Vth)을 제어하도록 해도 된다.
예를 들면, 게이트 전극(115A)을, 일함수가 보다 큰 재료를 사용하여 형성함으로써, 선택 트랜지스터(115)의 Vth를 보다 높게 할 수 있다. 이에 의해, 선택 트랜지스터(115)의 오프(off) 특성을 향상시킬 수 있다. 즉, 촬상 화상의 화질 저감을 억제할 수 있다(전형적으로는, 화질을 향상시킬 수 있다).
또한, 예를 들면, 게이트 전극(115A)을, 일함수가 보다 작은 재료를 사용하여 형성함으로써, 선택 트랜지스터(115)의 Vth를 보다 낮게 할 수 있다. 이에 의해, 선택 트랜지스터(115)의 변조도나 포화 전하량을 향상시킬 수 있다. 즉, 촬상 화상의 화질 저감을 억제할 수 있다(전형적으로는, 화질을 향상시킬 수 있다).
마찬가지로, 게이트 전극(114A)의 재료에 의해, 증폭 트랜지스터(114)의 임계값 전압(Vth)도 마찬가지로 제어할 수 있다. 즉, 촬상 화상의 화질 저감을 억제할 수 있다(전형적으로는, 화질을 향상시킬 수 있다).
예를 들면, 선택 트랜지스터(115) 및 증폭 트랜지스터(114)는, 일함수가 서로 다른 재료의 게이트 전극을 갖도록 해도 된다. 도 13의 A는 그 경우의 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 주된 구성예를 나타내는 평면도이다. 도 13의 A의 예의 경우, 증폭 트랜지스터(114)의 게이트 전극(311)은 N형 반도체에 의해 형성되고, 임계값 전압(Vth)이 낮게 설정되어 있다. 또한, 선택 트랜지스터(115)의 게이트 전극(312)은 P형 반도체에 의해 형성되고, 임계값 전압(Vth)이 높게 설정되어 있다.
도 13의 A에 나타내는 구성을 X-X' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 13의 B에 나타낸다. 또한, 도 13의 A에 나타내는 구성을 Y-Y' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 14의 A에 나타낸다. 나아가, 도 13의 A에 나타내는 구성을 Z-Z' 사이의 일점 쇄선으로 나타내는 바와 같이 절단한 경우의 단면도의 예를 도 14의 B에 나타낸다.
이들 도면에 나타내는 바와 같이, 이 경우의 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 실리콘 채널(121A)에는, 게이트 전극(114A)이나 게이트 전극(115A)이 덮도록 형성되어 있을 뿐이며, 도펀트는 주입되어 있지 않다. 따라서, 어닐 처리 등에 의해, 이온 주입 영역(131)이 확산하는 경우는 없다. 따라서, 증폭 트랜지스터(114)와 선택 트랜지스터(115)의 사이의 거리를, 제2 실시형태의 경우보다 짧게 할 수 있다. 이에 의해, 화소 단위의 사이즈 증대를 억제할 수 있다(전형적으로는, 화소 단위의 미세화를 보다 용이화할 수 있다).
일함수는, 예를 들면 도 15의 원소표로 나타내는 바와 같이, 원소표의 우측일수록 커진다. 예를 들면, 게이트 전극(311) 및 게이트 전극(312)은, 금속을 사용하여 메탈 게이트로 해도 된다. 도 16의 그래프는 각종 금속의 일함수의 예를 나타내는 도면이다. 도 16의 그래프로 나타내는 바와 같이, 각종 금속은 서로 다른 일함수를 갖는다.
따라서, 게이트 전극(311) 및 게이트 전극(312)에 적용하는 메탈을 선택함으로써, 게이트 전극(311) 및 게이트 전극(312)의 일함수를 제어할 수 있다. 예를 들면, 선택 트랜지스터(115)의 게이트 전극(312)의 재료를 텅스텐(W), 루테늄(Ru), 또는 로듐(Rh) 등으로 하고, 증폭 트랜지스터(114)의 게이트 전극(311)의 재료를 N형 반도체로 함으로써, 선택 트랜지스터(115)의 임계값 전압(Vth)을, 증폭 트랜지스터(114)보다 높게 설정할 수 있다.
물론, 게이트 전극(311)의 재료 및 게이트 전극(312)의 재료를 서로 바꾸도록 해도 된다. 이들 재료를 전술한 예와 반대로 함으로써, 증폭 트랜지스터(114)와 선택 트랜지스터(115) 간의 임계값 전압(Vth)의 관계를, 전술한 예와 반대로 할 수 있다.
또한, 게이트 전극(311) 및 게이트 전극(312)은, 금속과 실리콘의 화합물(실리사이드)에 의해 형성되도록 해도 된다. 실리사이드의 일함수의 예를 도 17에 나타낸다. 금속의 경우와 마찬가지로, 도 17에 나타내는 바와 같은 각종 실리사이드 중, 일함수가 보다 큰 실리사이드를 사용함으로써, 증폭 트랜지스터(114)나 선택 트랜지스터(115)의 임계값 전압(Vth)을 보다 높게 설정할 수 있다. 또한, 일함수가 보다 작은 실리사이드를 사용함으로써, 증폭 트랜지스터(114)나 선택 트랜지스터(115)의 임계값 전압(Vth)을 보다 낮게 설정할 수 있다.
<5. 응용예>
<구성의 응용>
다음으로, 전술한 본 기술의 응용예에 대해 설명한다. 도 1에서 화소 단위의 구성예를 나타내었지만, 도 18에 나타내는 촬상 소자(400)과 같이, 화소 어레이의 도면 중 수평 방향(행 방향)으로 늘어서는 화소끼리의 사이에서, 전송 트랜지스터(112) 내지 선택 트랜지스터(115)의 각각의 도면 중 수직 방향의 위치(화소 어레이의 열 방향의 위치, 즉 행)가 서로 동일하도록 해도 된다. 도 18에서는, 화소 어레이의 행 방향으로 인접하는 2화소 단위(화소 단위(411) 및 화소 단위(412))의 구성예가 나타내어져 있다. 이 도 18에서 점선으로 나타내는 바와 같이, 화소 단위(411)의 증폭 트랜지스터(114) 및 선택 트랜지스터(115)와, 화소 단위(412)의 증폭 트랜지스터(114) 및 선택 트랜지스터(115)가, 서로 동일한 행(동일한 도면 중 수직 방향의 위치)에 배치되어 있다. 한편, 도면 중, 화소 단위 사이의 백색 영역에는, 예를 들면, 다른 화소 단위와 분리하는 소자 분리 영역 등을 형성할 수 있다. 소자 분리 영역은, 예를 들면, LOCOS나 STI 등의 절연막에 의해 구성된다. 전자 판독의 경우, p형 영역에 의해 소자 분리 영역을 형성할 수도 있다.
나아가, 도 18의 예와 같이, 전송 트랜지스터(112) 및 리셋 트랜지스터(113)를, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)와 다른 행(도면 중 수직 방향의 위치)에 배치하도록 해도 된다.
이와 같이 함으로써, 제어선 등의 레이아웃을 간이화할 수 있다. 따라서, 이러한 레이아웃에 있어서 본 기술을 적용함으로써, 화소 어레이의 규모 증대를 보다 용이하게 억제할 수 있다(전형적으로는, 화소 어레이를 보다 소형화할 수 있다).
또한, 도 1이나 도 8에서는, 화소 단위의 구성예로서, 포토다이오드(111)가 1개의 예를 나타냈지만, 1화소 단위에 구성되는 포토다이오드(111)의 수는 복수이어도 된다. 즉, 소위, 화소 공유 구조를 적용하여, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)가, 복수의 포토다이오드(111)의 전하를 증폭하거나, 그들의 전하의 신호선으로의 출력을 제어하거나 하도록 해도 된다.
나아가, 이상에서는, 멀티게이트 트랜지스터의 예로서 FinFET를 사용하여 본 기술을 설명하였지만, 증폭 트랜지스터(114) 및 선택 트랜지스터(115)는, 예를 들면, 트라이게이트(tri-gate) 트랜지스터나 올 어라운드 게이트(all-round gate) FET 등, FinFET 이외의 멀티게이트 트랜지스터이어도 된다.
<촬상 장치에의 응용>
한편, 본 기술은 촬상 소자 이외에도 적용할 수 있다. 예를 들면, 촬상 장치와 같은, 촬상 소자를 갖는 장치(전자 기기 등)에 본 기술을 적용하도록 해도 된다. 도 19는 본 기술을 적용한 전자기기의 일례로서의 촬상 장치의 주된 구성예를 나타내는 블록도이다. 도 19에 나타내는 촬상 장치(600)는 피사체를 촬상하고, 그 피사체의 화상을 전기 신호로서 출력하는 장치이다.
도 19에 나타내는 바와 같이, 촬상 장치(600)는 광학부(611), CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서(612), 화상 처리부(613), 표시부(614), 코덱 처리부(615), 기억부(616), 출력부(617), 통신부(618), 제어부(621), 조작부(622), 및 드라이브(623)를 갖는다.
광학부(611)는 피사체까지의 초점을 조정하고, 초점이 맞은 위치부터의 광을 집광하는 렌즈, 노출을 조정하는 조리개, 및 촬상의 타이밍을 제어하는 셔터 등으로 이루어진다. 광학부(611)는 피사체로부터의 광(입사광)을 투과시켜, CMOS 이미지 센서(612)에 공급한다.
CMOS 이미지 센서(612)는, 입사광을 광전 변환하여 화소마다의 신호(화소 신호)를 A/D 변환하고, CDS 등의 신호 처리를 행하고, 처리 후의 촬상 화상 데이터를 화상 처리부(613)에 공급한다.
화상 처리부(613)는, CMOS 이미지 센서(612)에 의해 얻어진 촬상 화상 데이터를 화상 처리한다. 보다 구체적으로는, 화상 처리부(613)는, CMOS 이미지 센서(612)로부터 공급된 촬상 화상 데이터에 대해, 예를 들면, 혼색 보정이나, 블랙 레벨 보정, 화이트 밸런스 조정, 디모자이크 처리, 매트릭스 처리, 감마 보정, 및 YC 변환 등의 각종 화상 처리를 실시한다. 화상 처리부(613)는, 화상 처리를 실시한 촬상 화상 데이터를 표시부(614)에 공급한다.
표시부(614)는, 예를 들면, 액정 디스플레이 등으로서 구성되고, 화상 처리부(613)로부터 공급된 촬상 화상 데이터의 화상(예를 들면, 피사체의 화상)을 표시한다.
화상 처리부(613)는, 나아가, 화상 처리를 실시한 촬상 화상 데이터를, 필요에 따라, 코덱 처리부(615)에 공급한다.
코덱 처리부(615)는, 화상 처리부(613)로부터 공급된 촬상 화상 데이터에 대해, 소정의 방식의 부호화 처리를 실시하고, 얻어진 부호화 데이터를 기억부(616)에 공급한다. 또한, 코덱 처리부(615)는, 기억부(616)에 기록되어 있는 부호화 데이터를 판독하고, 복호하여 복호 화상 데이터를 생성하고, 그 복호 화상 데이터를 화상 처리부(613)에 공급한다.
화상 처리부(613)는, 코덱 처리부(615)로부터 공급되는 복호 화상 데이터에 대해 소정의 화상 처리를 실시한다. 화상 처리부(613)는, 화상 처리를 실시한 복호 화상 데이터를 표시부(614)에 공급한다. 표시부(614)는, 예를 들면, 액정 디스플레이 등으로서 구성되고, 화상 처리부(613)로부터 공급된 복호 화상 데이터의 화상을 표시한다.
또한, 코덱 처리부(615)는, 화상 처리부(613)로부터 공급된 촬상 화상 데이터를 부호화한 부호화 데이터, 또는, 기억부(616)로부터 판독된 촬상 화상 데이터의 부호화 데이터를 출력부(617)에 공급하여, 촬상 장치(600)의 외부에 출력시키도록 해도 된다. 또한, 코덱 처리부(615)는, 부호화 전의 촬상 화상 데이터, 또는, 기억부(616)로부터 판독된 부호화 데이터를 복호하여 얻어진 복호 화상 데이터를 출력부(617)에 공급하여, 촬상 장치(600)의 외부에 출력시키도록 해도 된다.
나아가, 코덱 처리부(615)는, 촬상 화상 데이터, 촬상 화상 데이터의 부호화 데이터, 또는, 복호 화상 데이터를, 통신부(618)를 통해 다른 장치로 전송시키도록 해도 된다. 또한, 코덱 처리부(615)는, 촬상 화상 데이터나 화상 데이터의 부호화 데이터를, 통신부(618)를 통해 취득하도록 해도 된다. 코덱 처리부(615)는, 통신부(618)를 통해 취득된 촬상 화상 데이터나 화상 데이터의 부호화 데이터에 대해, 적절히, 부호화나 복호 등을 행한다. 코덱 처리부(615)는, 얻어진 화상 데이터 또는 부호화 데이터를, 전술한 바와 같이, 화상 처리부(613)에 공급하거나, 기억부(616)에 기억시키거나, 출력부(617) 및 통신부(618)에 출력시키거나 하도록 해도 된다.
기억부(616)는, 코덱 처리부(615)로부터 공급되는 부호화 데이터 등을 기억한다. 기억부(616)에 저장된 부호화 데이터는, 필요에 따라 코덱 처리부(615)에 판독되어 복호된다. 복호 처리에 의해 얻어진 촬상 화상 데이터는, 표시부(614)에 공급되어, 그 촬상 화상 데이터에 대응하는 촬상 화상이 표시된다.
출력부(617)는, 외부 출력 단자 등의 외부 출력 인터페이스를 가지며, 코덱 처리부(615)를 통해 공급되는 각종 데이터를, 그 외부 출력 인터페이스를 통해 촬상 장치(600)의 외부에 출력한다.
통신부(618)는, 코덱 처리부(615)로부터 공급되는 화상 데이터나 부호화 데이터 등의 각종 정보를, 소정의 통신(유선 통신 또는 무선 통신)의 통신 상대인 다른 장치에 공급한다. 또한, 통신부(618)는, 소정의 통신(유선 통신 또는 무선 통신)의 통신 상대인 다른 장치로부터, 화상 데이터나 부호화 데이터 등의 각종 정보를 취득하고, 그것을 코덱 처리부(615)에 공급한다.
제어부(621)는 소정의 디지털 회로 등을 가지며, 촬상 장치(600)의 각 처리부(점선(620) 내에 나타내는 각 처리부, 조작부(622), 및 드라이브(623))의 동작의 제어에 관한 처리를 행한다. 한편, 제어부(621)가, 예를 들면, CPU, ROM, RAM 등을 가지며, 그 CPU가 ROM 등으로부터 RAM으로 로드된 프로그램이나 데이터를 실행함으로써, 그러한 제어에 관한 각종 처리를 행하도록 해도 된다.
조작부(622)는, 예를 들면, 조그 다이얼(jog dial)(상표), 키, 버튼, 또는 터치 패널 등의 임의의 입력 디바이스에 의해 구성되고, 예를 들면 사용자 등에 의한 조작 입력을 받고, 그 조작 입력에 대응하는 신호를 제어부(621)에 공급한다.
드라이브(623)는, 자신에게 장착된, 예를 들면, 자기 디스크, 광 디스크, 광자기 디스크, 또는 반도체 메모리 등의 리무버블 미디어(624)에 기억되어 있는 정보를 판독한다. 드라이브(623)는, 리무버블 미디어(624)로부터 프로그램이나 데이터 등의 각종 정보를 판독하고, 그것을 제어부(621)에 공급한다. 또한, 드라이브(623)는, 기입 가능한 리무버블 미디어(624)가 자신에게 장착된 경우, 제어부(621)를 통해 공급되는, 예를 들면 화상 데이터나 부호화 데이터 등의 각종 정보를, 그 리무버블 미디어(624)에 기억시킨다.
이상과 같은 촬상 장치(600)의 CMOS 이미지 센서(612)로서, 각 실시형태에서 전술한 본 기술을 적용한다. 즉, CMOS 이미지 센서(612)로서, 전술한 촬상 소자(100) 또는 촬상 소자(400)가 사용된다. 이에 의해, CMOS 이미지 센서(612)는 촬상 화상의 화질 저감을 억제할 수 있다. 따라서, 촬상 장치(600)는 피사체를 촬상함으로써, 보다 고화질의 촬상 화상을 얻을 수 있다.
<소프트웨어에의 적용>
전술한 일련의 처리는, 하드웨어에 의해 실행시킬 수도 있고, 소프트웨어에 의해 실행시킬 수도 있다. 일련의 처리를 소프트웨어에 의해 실행하는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 컴퓨터에 인스톨된다. 여기서 컴퓨터에는, 전용 하드웨어에 통합되어 있는 컴퓨터나, 각종의 프로그램을 인스톨함으로써, 각종의 기능을 실행하는 것이 가능한, 예를 들면 범용 컴퓨터 등이 포함된다.
도 20은 전술한 일련의 처리를 프로그램에 의해 실행하는 컴퓨터 하드웨어의 구성예를 나타내는 블록도이다.
도 20에 나타내는 컴퓨터(900)에 있어서, CPU(Central Processing Unit)(901), ROM(Read Only Memory)(902), RAM(Random Access Memory)(903)은, 버스(904)를 통해 서로 접속되어 있다.
버스(904)에는 또한, 입출력 인터페이스(910)도 접속되어 있다. 입출력 인터페이스(910)에는, 입력부(911), 출력부(912), 기억부(913), 통신부(914), 및 드라이브(915)가 접속되어 있다.
입력부(911)는, 예를 들면, 키보드, 마우스, 마이크로폰, 터치 패널, 입력 단자 등으로 이루어진다. 출력부(912)는, 예를 들면, 디스플레이, 스피커, 출력 단자 등으로 이루어진다. 기억부(913)는, 예를 들면, 하드 디스크, RAM 디스크, 비휘발성 메모리 등으로 이루어진다. 통신부(914)는, 예를 들면, 네트워크 인터페이스로 이루어진다. 드라이브(915)는, 자기 디스크, 광 디스크, 광자기 디스크, 또는 반도체 메모리 등의 리무버블 미디어(921)를 구동한다.
이상과 같이 구성되는 컴퓨터에서는, CPU(901)가, 예를 들면, 기억부(913)에 기억되어 있는 프로그램을, 입출력 인터페이스(910) 및 버스(904)를 통해, RAM(903)에 로드해서 실행함으로써, 전술한 일련의 처리가 행하여진다. RAM(903)에는 또한, CPU(901)가 각종의 처리를 실행하는 데에 필요한 데이터 등도 적절히 기억된다.
컴퓨터(CPU(901))가 실행하는 프로그램은, 예를 들면, 패키지 미디어 등으로서의 리무버블 미디어(921)에 기록하여 적용할 수 있다. 그 경우, 프로그램은, 리무버블 미디어(921)를 드라이브(915)에 장착함으로써, 입출력 인터페이스(910)를 통해, 기억부(913)에 인스톨할 수 있다.
또한, 이 프로그램은, 로컬 에어리어 네트워크, 인터넷, 디지털 위성 방송이라고 하는 유선 또는 무선의 전송 매체를 통해 제공할 수도 있다. 그 경우, 프로그램은, 통신부(914)에 의해 수신하여, 기억부(913)에 인스톨할 수 있다.
그 밖에, 이 프로그램은, ROM(902)이나 기억부(913)에, 미리 인스톨해 둘 수도 있다.
<6. 이동체에의 응용예>
본 개시에 따른 기술(본 기술)은 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 따른 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 21은 본 개시에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 21에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프의 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차 밖의 화상을 촬상시키고, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면, 운전자를 촬상하는 카메라를 포함한다. 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 21의 예에서는, 출력장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되고 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.
도 22는 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 22에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104 및 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다. 프런트 노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101, 12105)에 의해 취득되는 전방의 화상은, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 22에는 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타낸다. 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 가지는 촬상 소자여도 된다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차와의 사이에서 미리 확보해야 하는 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량(12100) 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면, 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 따른 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해 설명하였다. 본 개시에 따른 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 예를 들면, 도 1의 촬상 소자(100), 도 18의 촬상 소자(400), 도 19의 촬상 장치(600)는, 촬상부(12031)에 적용할 수 있다. 이와 같이 촬상부(12031)에 본 개시에 따른 기술을 적용함으로써, 촬상 화상의 화질 저감을 억제할 수 있으므로, 그 촬상 화상에 기초하여 보다 정확한(보다 적절한) 이동체 제어나 운전 지원을 행할 수 있다.
<7. 부기>
<본 기술의 적용 대상>
본 기술은, 임의의 장치 또는 시스템을 구성하는 장치에 탑재하는 모든 구성, 예를 들면, 시스템 LSI(Large Scale Integration) 등으로서의 프로세서(예를 들면, 비디오 프로세서), 복수의 프로세서 등을 사용하는 모듈(예를 들면, 비디오 모듈), 복수의 모듈 등을 사용하는 유닛(예를 들면, 비디오 유닛), 유닛에 그 밖의 기능을 더 부가한 세트(예를 들면, 비디오 세트) 등(즉, 장치의 일부 구성)으로서 실시할 수도 있다.
나아가, 본 기술은, 복수의 장치에 의해 구성되는 네트워크 시스템(network system)에도 적용할 수도 있다. 예를 들면, 컴퓨터, AV(Audio Visual) 기기, 휴대폰형 정보 처리 단말, IoT(Internet of Things) 디바이스 등의 임의의 단말에 대해, 화상(동영상)에 관한 서비스를 제공하는 클라우드 서비스에 적용할 수도 있다.
<기타>
한편, 본 기술의 실시형태는, 전술한 실시형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
또한, 예를 들면, 1개의 장치(또는 처리부)로서 설명한 구성을 분할하여, 복수의 장치(또는 처리부)로서 구성하도록 해도 된다. 역으로, 이상에서 복수의 장치(또는 처리부)로서 설명한 구성을 합쳐서 1개의 장치(또는 처리부)로서 구성되도록 해도 된다. 또한, 각 장치(또는 각 처리부)의 구성에 전술한 것 이외의 구성을 부가하도록 해도 물론 된다. 나아가, 시스템 전체로서의 구성이나 동작이 실질적으로 동일하면, 어떤 장치(또는 처리부)의 구성의 일부를 다른 장치(또는 다른 처리부)의 구성에 포함시키도록 해도 된다.
또한, 본 명세서에 있어서, 시스템이란 복수의 구성요소(장치, 모듈(부품) 등)의 집합을 의미하고, 모든 구성요소가 동일 하우징 안에 있는지 어떤지는 상관없다. 따라서, 별개의 하우징에 수납되어, 네트워크를 통해 접속되어 있는 복수의 장치, 및, 1개의 하우징 안에 복수의 모듈이 수납되어 있는 1개의 장치는, 모두, 시스템이다.
또한, 예를 들면, 본 기술은, 하나의 기능을, 네트워크를 통해 복수의 장치에 의해 분담, 공동으로 처리하는 클라우드 컴퓨팅의 구성을 취할 수 있다.
또한, 예를 들면, 전술한 프로그램은, 임의의 장치에서 실행할 수 있다. 그 경우, 그 장치가, 필요한 기능(기능 블록 등)을 가지며, 필요한 정보를 얻을 수 있도록 하면 된다.
또한, 예를 들면, 전술한 플로우차트에서 설명한 각 스텝은, 1개의 장치에 의해 실행하는 것 외에, 복수의 장치에 의해 분담하여 실행할 수 있다. 나아가, 1개의 스텝에 복수의 처리가 포함되는 경우에는, 그 1개의 스텝에 포함되는 복수의 처리는, 1개의 장치에 의해 실행하는 것 외에, 복수의 장치에 의해 분담하여 실행할 수 있다. 환언하면, 1개의 스텝에 포함되는 복수의 처리를, 복수의 스텝의 처리로서 실행할 수도 있다. 역으로, 복수의 스텝으로서 설명한 처리를 1개의 스텝으로서 합쳐서 실행할 수도 있다.
한편, 컴퓨터가 실행하는 프로그램은, 프로그램을 기술하는 스텝의 처리가, 본 명세서에서 설명하는 순서에 따라 시계열로 실행되도록 해도 되고, 병렬로, 또는 호출이 행해졌을 때 등의 필요한 타이밍에 개별적으로 실행되도록 해도 된다. 즉, 모순이 생기지 않는 한, 각 스텝의 처리가 전술한 순서와 다른 순서로 실행되도록 해도 된다. 나아가, 이 프로그램을 기술하는 스텝의 처리가, 다른 프로그램의 처리와 병렬로 실행되도록 해도 되고, 다른 프로그램의 처리와 조합시켜 실행되도록 해도 된다.
한편, 본 명세서에서 복수 설명한 본 기술은, 모순이 생기지 않는 한, 각각 독립적으로 단독으로 실시할 수 있다. 물론, 임의의 복수의 본 기술을 병용하여 실시할 수도 있다. 예를 들면, 어느 하나의 실시형태에서 설명한 본 기술의 일부 또는 전부를, 다른 실시형태에서 설명한 본 기술의 일부 또는 전부와 조합시켜 실시할 수도 있다. 또한, 전술한 임의의 본 기술의 일부 또는 전부를, 전술하지 않은 다른 기술과 병용하여 실시할 수도 있다.
한편, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 멀티게이트 트랜지스터로 이루어지는 선택 트랜지스터 및 증폭 트랜지스터를 갖는 화소 단위를 구비하는 촬상 소자.
(2) 상기 멀티게이트 트랜지스터는 FinFET인 (1)에 기재된 촬상 소자.
(3) 상기 선택 트랜지스터 및 상기 증폭 트랜지스터는 서로 인접하여 형성되는 (1) 또는(2)에 기재된 촬상 소자.
(4) 서로 인접하는 상기 선택 트랜지스터 및 상기 증폭 트랜지스터의 게이트 간격은 100nm 이상인 (3)에 기재된 촬상 소자.
(5) 상기 선택 트랜지스터 및 상기 증폭 트랜지스터의 게이트는, 서로 동일한 실리콘 채널에 형성되는 (1) 내지 (4) 중 어느 하나에 기재된 촬상 소자.
(6) 상기 화소 단위에 있어서, 상기 선택 트랜지스터 및 상기 증폭 트랜지스터는, 전송 트랜지스터 및 리셋 트랜지스터와는 다른 행에 형성되는 (1) 내지 (5) 중 어느 하나에 기재된 촬상 소자.
(7) 상기 화소 단위는 단일의 광전 변환 소자를 가지며,
상기 선택 트랜지스터는, 상기 광전 변환 소자로부터 판독된 전하의 신호선에의 출력을 제어하고,
상기 증폭 트랜지스터는, 상기 선택 트랜지스터가 상기 전하를 신호로서 상기 신호선에 출력하는 경우에, 상기 신호를 증폭하는 (1) 내지 (6) 중 어느 하나에 기재된 촬상 소자.
(8) 상기 화소 단위는 복수의 광전 변환 소자를 가지며,
상기 선택 트랜지스터는, 상기 복수의 광전 변환 소자 중 어느 하나로부터 판독된 전하의 신호선에의 출력을 제어하고,
상기 증폭 트랜지스터는, 상기 선택 트랜지스터가 상기 전하를 신호로서 상기 신호선에 출력하는 경우에, 상기 신호를 증폭하는 (1) 내지 (7) 중 어느 하나에 기재된 촬상 소자.
(9) 상기 선택 트랜지스터는, 불순물이 주입된 실리콘 채널을 갖는 (1) 내지 (8) 중 어느 하나에 기재된 촬상 소자.
(10) 상기 선택 트랜지스터는, 보론보다 열확산 계수가 작은 이온이 주입된 P형 반도체의 실리콘 채널을 갖는 (1) 내지 (9) 중 어느 하나에 기재된 촬상 소자.
(11) 상기 선택 트랜지스터는, 인듐이 주입된 P형 반도체의 실리콘 채널을 갖는 (1) 내지 (10) 중 어느 하나에 기재된 촬상 소자.
(12) 상기 선택 트랜지스터는, 인보다 열확산 계수가 작은 이온이 주입된 N형 반도체의 실리콘 채널을 갖는 (1) 내지 (11) 중 어느 하나에 기재된 촬상 소자.
(13) 상기 선택 트랜지스터는, 비소가 주입된 N형 반도체의 실리콘 채널을 갖는 (1) 내지 (12) 중 어느 하나에 기재된 촬상 소자.
(14) 상기 선택 트랜지스터는, 안티몬이 주입된 N형 반도체의 실리콘 채널을 갖는 (1) 내지 (13) 중 어느 하나에 기재된 촬상 소자.
(15) 상기 선택 트랜지스터는, 게이트의 측벽이 형성되기 전에 불순물이 주입된 실리콘 채널을 갖는 (1) 내지 (14) 중 어느 하나에 기재된 촬상 소자.
(16) 상기 선택 트랜지스터는, 게이트의 측벽이 형성된 후에 불순물이 주입된 실리콘 채널을 갖는 (1) 내지 (15) 중 어느 하나에 기재된 촬상 소자.
(17) 상기 선택 트랜지스터 및 상기 증폭 트랜지스터는, 일함수가 서로 다른 재료의 게이트 전극을 갖는 (1) 내지 (16) 중 어느 하나에 기재된 촬상 소자.
(18) 상기 선택 트랜지스터는 P형 반도체의 게이트 전극을 가지며,
상기 증폭 트랜지스터는 N형 반도체의 게이트 전극을 갖는 (1) 내지 (17) 중 어느 하나에 기재된 촬상 소자.
(19) 상기 선택 트랜지스터는 텅스텐, 루테늄, 또는 로듐의 게이트 전극을 가지며,
상기 증폭 트랜지스터는 N형 반도체의 게이트 전극을 갖는 (1) 내지 (18) 중 어느 하나에 기재된 촬상 소자.
(20) 피사체를 촬상하는 촬상부와,
상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고,
상기 촬상부는, 멀티게이트 트랜지스터로 이루어지는 선택 트랜지스터 및 증폭 트랜지스터를 갖는 화소 단위를 구비하는 촬상 장치.
100: 촬상 소자
111: 포토다이오드
112: 전송 트랜지스터
113: 리셋 트랜지스터
114: 증폭 트랜지스터
114A: 게이트 전극
115: 전송 트랜지스터
115A: 게이트 전극
121: 실리콘층
121A: 실리콘 채널
122: 절연막
131: 이온 주입 영역
141, 142: 게이트 측벽
143: 전극
200: 제조 장치
211: Fin 형성부
212: SiO2 형성부
213: 이온 주입부
214: SiO2 노출부
215: 에칭부
216: 레지스트 제거부
217: 어닐 처리부
218: 게이트 형성부
251: AMP 형성 영역
252: SEL 형성 영역
261: 포토레지스트
261A: 개구부
311, 312: 게이트 전극
400: 촬상 소자
411, 412: 화소 단위
600: 촬상 장치
612: CMOS 이미지 센서
613: 화상 처리부
900: 컴퓨터

Claims (20)

  1. 멀티게이트 트랜지스터로 이루어지는 선택 트랜지스터 및 증폭 트랜지스터를 갖는 화소 단위를 구비하는, 촬상 소자.
  2. 제1항에 있어서,
    상기 멀티게이트 트랜지스터는 FinFET인, 촬상 소자.
  3. 제1항에 있어서,
    상기 선택 트랜지스터 및 상기 증폭 트랜지스터는 서로 인접하여 형성되는, 촬상 소자.
  4. 제3항에 있어서,
    서로 인접하는 상기 선택 트랜지스터 및 상기 증폭 트랜지스터의 게이트 간격은 100nm 이상인, 촬상 소자.
  5. 제1항에 있어서,
    상기 선택 트랜지스터 및 상기 증폭 트랜지스터의 게이트는, 서로 동일한 실리콘 채널에 형성되는, 촬상 소자.
  6. 제1항에 있어서,
    상기 화소 단위에 있어서, 상기 선택 트랜지스터 및 상기 증폭 트랜지스터는, 전송 트랜지스터 및 리셋 트랜지스터와는 다른 행에 형성되는, 촬상 소자.
  7. 제1항에 있어서,
    상기 화소 단위는 단일의 광전 변환 소자를 가지며,
    상기 선택 트랜지스터는, 상기 광전 변환 소자로부터 판독된 전하의 신호선에의 출력을 제어하고,
    상기 증폭 트랜지스터는, 상기 선택 트랜지스터가 상기 전하를 신호로서 상기 신호선에 출력하는 경우에, 상기 신호를 증폭하는, 촬상 소자.
  8. 제1항에 있어서,
    상기 화소 단위는 복수의 광전 변환 소자를 가지며,
    상기 선택 트랜지스터는, 상기 복수의 광전 변환 소자 중 어느 하나로부터 판독된 전하의 신호선에의 출력을 제어하고,
    상기 증폭 트랜지스터는, 상기 선택 트랜지스터가 상기 전하를 신호로서 상기 신호선에 출력하는 경우에, 상기 신호를 증폭하는, 촬상 소자.
  9. 제1항에 있어서,
    상기 선택 트랜지스터는, 불순물이 주입된 실리콘 채널을 갖는, 촬상 소자.
  10. 제1항에 있어서,
    상기 선택 트랜지스터는, P형 반도체에 보론보다 열확산 계수가 작은 이온이 주입된 실리콘 채널을 갖는, 촬상 소자.
  11. 제1항에 있어서,
    상기 선택 트랜지스터는, P형 반도체에 인듐이 주입된 실리콘 채널을 갖는, 촬상 소자.
  12. 제1항에 있어서,
    상기 선택 트랜지스터는, N형 반도체에 인보다 열확산 계수가 작은 이온이 주입된 실리콘 채널을 갖는, 촬상 소자.
  13. 제1항에 있어서,
    상기 선택 트랜지스터는, N형 반도체에 비소가 주입된 실리콘 채널을 갖는, 촬상 소자.
  14. 제1항에 있어서,
    상기 선택 트랜지스터는, N형 반도체에 안티몬이 주입된 실리콘 채널을 갖는, 촬상 소자.
  15. 제1항에 있어서,
    상기 선택 트랜지스터는, 게이트의 측벽이 형성되기 전에 불순물이 주입된 실리콘 채널을 갖는, 촬상 소자.
  16. 제1항에 있어서,
    상기 선택 트랜지스터는, 게이트의 측벽이 형성된 후에 불순물이 주입된 실리콘 채널을 갖는, 촬상 소자.
  17. 제1항에 있어서,
    상기 선택 트랜지스터 및 상기 증폭 트랜지스터는, 일함수가 서로 다른 재료의 게이트 전극을 갖는, 촬상 소자.
  18. 제1항에 있어서,
    상기 선택 트랜지스터는 P형 반도체의 게이트 전극을 가지며,
    상기 증폭 트랜지스터는 N형 반도체의 게이트 전극을 갖는, 촬상 소자.
  19. 제1항에 있어서,
    상기 선택 트랜지스터는 텅스텐, 루테늄, 또는 로듐의 게이트 전극을 가지며,
    상기 증폭 트랜지스터는 N형 반도체의 게이트 전극을 갖는, 촬상 소자.
  20. 피사체를 촬상하는 촬상부와,
    상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고,
    상기 촬상부는, 멀티게이트 트랜지스터로 이루어지는 선택 트랜지스터 및 증폭 트랜지스터를 갖는 화소 단위를 구비하는, 촬상 장치.
KR1020217018979A 2018-12-21 2019-12-06 촬상 소자 및 촬상 장치 KR20210104725A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018239623 2018-12-21
JPJP-P-2018-239623 2018-12-21
PCT/JP2019/047778 WO2020129694A1 (ja) 2018-12-21 2019-12-06 撮像素子および撮像装置

Publications (1)

Publication Number Publication Date
KR20210104725A true KR20210104725A (ko) 2021-08-25

Family

ID=71101757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217018979A KR20210104725A (ko) 2018-12-21 2019-12-06 촬상 소자 및 촬상 장치

Country Status (8)

Country Link
US (2) US12046605B2 (ko)
EP (1) EP3902004A4 (ko)
JP (1) JPWO2020129694A1 (ko)
KR (1) KR20210104725A (ko)
CN (1) CN113169203A (ko)
DE (1) DE112019006299T5 (ko)
TW (1) TW202038459A (ko)
WO (1) WO2020129694A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024003807A (ja) * 2020-12-04 2024-01-16 ソニーグループ株式会社 固体撮像素子
JP2023104723A (ja) * 2022-01-18 2023-07-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び撮像装置
JP2023116098A (ja) * 2022-02-09 2023-08-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121093A (ja) 2004-10-20 2006-05-11 Samsung Electronics Co Ltd 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200545B2 (ja) * 1998-06-08 2008-12-24 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
JP4761599B2 (ja) * 1999-12-03 2011-08-31 株式会社東芝 半導体装置
JP2001274384A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置及びその製造方法
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
US6514843B2 (en) * 2001-04-27 2003-02-04 International Business Machines Corporation Method of enhanced oxidation of MOS transistor gate corners
JP2007134650A (ja) * 2005-11-14 2007-05-31 Toshiba Corp 半導体装置及びその製造方法
CN100536112C (zh) * 2006-11-09 2009-09-02 联华电子股份有限公司 互补式金属氧化物半导体图像传感器及其制造方法
DE102007008562A1 (de) * 2007-02-21 2008-08-28 Qimonda Ag Feldeffekttransistor-Anordnung
JP2010206134A (ja) * 2009-03-06 2010-09-16 Sony Corp 固体撮像装置とその製造方法
JP6021762B2 (ja) * 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
JP6314477B2 (ja) * 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
JP2016021479A (ja) * 2014-07-14 2016-02-04 ソニー株式会社 固体撮像装置、製造方法、および電子機器
US10179205B2 (en) 2016-02-04 2019-01-15 Novum Vascular, Llc Passive safety huber needle
JP2017183636A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器
JP7102119B2 (ja) * 2017-09-29 2022-07-19 キヤノン株式会社 半導体装置および機器
US11521998B2 (en) 2018-09-18 2022-12-06 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device
JPWO2020090403A1 (ja) 2018-10-30 2021-09-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121093A (ja) 2004-10-20 2006-05-11 Samsung Electronics Co Ltd 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法

Also Published As

Publication number Publication date
EP3902004A1 (en) 2021-10-27
US12046605B2 (en) 2024-07-23
US20220020792A1 (en) 2022-01-20
TW202038459A (zh) 2020-10-16
EP3902004A4 (en) 2022-03-16
WO2020129694A1 (ja) 2020-06-25
JPWO2020129694A1 (ko) 2020-06-25
DE112019006299T5 (de) 2021-09-30
US20240021630A1 (en) 2024-01-18
CN113169203A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
US20240021630A1 (en) Imaging element and imaging device
US12015041B2 (en) Solid-state imaging unit and electronic apparatus
CN112119503A (zh) 摄像装置、摄像装置的制造方法和电子设备
TWI839421B (zh) 成像元件及電子裝置
WO2020059553A1 (ja) 固体撮像装置および電子機器
TW201735406A (zh) 光電轉換元件及光電轉換裝置
TW202137529A (zh) 固體攝像裝置及電子機器
KR20210093859A (ko) 고체 촬상 장치 및 전자 기기
CN112602195A (zh) 摄像装置和电子设备
EP4060740B1 (en) Solid-state imaging element and method for manufacturing same
WO2021100556A1 (ja) 撮像装置およびその製造方法、電子機器
JP2020068267A (ja) 固体撮像装置
US20240014229A1 (en) Solid-state imaging device and method for manufacturing same
JP2019009155A (ja) 撮像装置、撮像システム、移動体、および、撮像装置の製造方法
WO2022118654A1 (ja) 固体撮像素子
WO2023188977A1 (ja) 光検出装置及び電子機器
US20240120353A1 (en) Solid-state imaging device and imaging apparatus
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
WO2024075526A1 (ja) 固体撮像装置
WO2022137854A1 (ja) 固体撮像素子およびその製造方法
EP4261890A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging unit
US20240014230A1 (en) Solid-state imaging element, method of manufacturing the same, and electronic device
CN112602320A (zh) 固态成像装置和电子设备
CN118575277A (zh) 半导体装置、光检测装置和电子设备
JP2023001462A (ja) 光検出器及び電子機器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right