KR20210091477A - 금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자 - Google Patents

금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자 Download PDF

Info

Publication number
KR20210091477A
KR20210091477A KR1020200004673A KR20200004673A KR20210091477A KR 20210091477 A KR20210091477 A KR 20210091477A KR 1020200004673 A KR1020200004673 A KR 1020200004673A KR 20200004673 A KR20200004673 A KR 20200004673A KR 20210091477 A KR20210091477 A KR 20210091477A
Authority
KR
South Korea
Prior art keywords
oxide layer
tin oxide
heterojunction structure
tin
electrode
Prior art date
Application number
KR1020200004673A
Other languages
English (en)
Inventor
서형탁
김진서
엄기령
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020200004673A priority Critical patent/KR20210091477A/ko
Priority to US16/897,061 priority patent/US11488672B2/en
Publication of KR20210091477A publication Critical patent/KR20210091477A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/048—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material with layers graded in composition or physical properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L35/04—
    • H01L35/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

금속산화물 이종접합 구조물이 개시된다. 금속산화물 이종접합 구조물은 주석산화물층; 및 상기 주석산화물층 상에 형성되어 상기 주석산화물층과 이종접합 계면을 형성하는 알루미늄산화물층을 구비한다.

Description

금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자{METAL-OXIDE HETERO-JUNCTION STRUCTURE AND ELECTRONIC DEVICE HAVING THE METAL-OXIDE HETERO-JUNCTION STRUCTURE}
본 발명은 서로 다른 전기적 성질을 갖는 주석산화물과 알루미늄산화물의 이종접합 계면의 전기적 특성을 제어할 수 있는 금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자에 관한 것이다.
금속산화물은 통상적인 반도체 소재에서는 얻을 수 없는 다양한 물리적 특성을 나타낼 수 있다. 금속산화물의 이종 접합 구조의 경우, 표면과 계면에서는 국소적으로 대칭성이 깨지므로 벌크 상태에서는 나타나지 않던 새로운 물성이 발현될 수 있다. 예를 들어, 절연체인 LaAlO2 및 SrTiO3의 접합 계면에서 “준 2차원적 전자가스(2DEG, quasi two-dimensional electron gas)”가 존재함이 발견되었고, LaAlO2 및 SrTiO3의 이종 접합 구조의 경우에는 약 104 cm2V-1s-1의 매우 큰 전자 이동도(mobility)를 나타낼 뿐만 아니라 극저온에서 초전도 특성이 나타남이 보고되는 등 금속 산화물 이종 접합 구조는 많은 관심을 모으고 있다.
다만, 금속산화물 정합 접합에서 발현되는 다양한 물리 현상의 메커니즘은 아직 명확하게 규명되지 못한 상태로, 미국, 유럽, 일본 등지의 세계 유수 연구진들이 이론적 및 실험적 연구에 매진하고 있다. 미국 물리학회에서는 그 중요성을 인식하여 2006년, “금속 산화물 박막 계면/표면”관련 독립 세션을 만들었고, 2007년판 국제반도체기술로드맵(International Technology Roadmap for Semiconductors, ITRS)에서도 “이종구조계면(hetero-interface)”은 새로운 소재군(emergent materials)으로 분류되었으며, 그 응용 가능성에 대한 산업체의 기대도 커져가고 있는 실정이다.
하지만, 종래 금속산화물 이종접합 구조는 상기와 같은 특성 구현을 위해, 분자선 에피택시법(molecular beam epitaxy), 펄스 레이저 증착법 등과 같은 방법을 통해 형성되었으나, 이러한 방법은 반도체 집적회로 소자 공정과 호환이 되지 않으므로 실제 상용화에 어려움이 있었다.
본 발명의 일 목적은 서로 다른 전기적 성질을 갖는 주석산화물과 알루미늄산화물의 이종접합 계면의 전기적 특성을 제어할 수 있는 금속산화물 이종접합 구조물을 제공하는 것이다.
본 발명의 다른 목적은 상기 금속산화물 이종접합 구조물을 포함하는 박막트랜지스터를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 금속산화물 이종접합 구조물을 포함하는 광센서를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 금속산화물 이종접합 구조물을 포함하는 열전소자를 제공하는 것이다.
본 발명의 실시예에 따른 금속산화물 이종접합 구조물은 주석산화물층; 및 상기 주석산화물층 상에 형성되어 상기 주석산화물층과 이종접합 계면을 형성하는 알루미늄산화물층을 포함한다.
일 실시예에 있어서, 상기 주석산화물층과 상기 알루미늄산화물층 각각은 서로 독립적으로 3nm 이상 100nm 이하의 두께를 가질 수 있다.
일 실시예에 있어서, 상기 주석산화물층과 상기 알루미늄산화물층 사이의 계면은 0.1 내지 5nm의 두께를 갖고, Sn-O-Al 결합을 포함할 수 있다.
본 발명의 실시예에 따른 금속산화물 이종접합 구조물의 제조방법은 기판 상에 스퍼터링 공정, 원자층 증착 공정 및 화학적 기상 증착 공정 중에 선택된 하나의 공정을 통해 주석산화물층을 형성하는 단계; 및 상기 주석산화물층 상에 알루미늄산화물층을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 주석산화물층은 기판 및 주석(Sn) 타겟이 설치된 진공 챔버 내에 아르곤(Ar)과 산소(O2)의 혼합 가스를 주입한 후 상기 혼합 가스의 이온을 상기 주석 타겟에 충돌시켜 형성되고, 상기 스퍼터링 공정은 500K 이상 700K 이하의 온도에서 수행되며, 상기 혼합가스에서 상기 아르곤과 상기 산소의 비율은 20:2 내지 20:6일 수 있다.
일 실시예에 있어서, 상기 알루미늄산화물층은 원자층 증착 공정을 통해 상기 주석산화물층 상부에 형성될 수 있다.
본 발명의 실시예에 따른 박막트랜지스터는 기판; 상기 기판 상에 배치된 주석산화물층 및 상기 주석산화물층 상에 형성되어 상기 주석산화물층과 이종접합 계면을 형성하는 알루미늄산화물층을 구비하는 금속산화물 이종접합 구조물; 상기 기판 상에서 서로 이격된 상태에서 상기 주석산화물층에 전기적으로 연결된 소스 전극과 드레인 전극; 및 상기 알루미늄산화물층 상부에 배치된 게이트 전극을 포함한다.
본 발명의 실시예에 따른 광센서는 기판; 상기 기판 상에 배치된 주석산화물층 및 상기 주석산화물층 상에 형성되어 상기 주석산화물층과 이종접합 계면을 형성하는 알루미늄산화물층을 구비하는 금속산화물 이종접합 구조물; 및 상기 기판 상에서 서로 이격된 상태에서 상기 주석산화물층에 전기적으로 연결된 소스 전극과 드레인 전극을 포함한다.
본 발명의 실시예에 따른 열전소자는 서로 대향하는 제1 전극과 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 금속산화물 이종접합 구조물을 포함하고, 상기 금속산화물 이종접합 구조물은 양쪽 단부가 상기 제1 전극과 제2 전극과 각각 접촉하는 기둥 구조의 주석산화물 기둥; 및 상기 주석산화물 기둥의 측면을 피복하는 알루미늄산화물층을 포함하며, 상기 주석산화물 기둥과 상기 알루미늄산화물층의 계면은 상기 제1 및 제2 전극에 전기적으로 연결된다.
본 발명의 금속산화물 이종접합 구조물에 따르면, 전기적 성질이 다른 금속 산화물인 주석산화물과 알루미늄산화물의 이종 접합 계면에 종래에 알려진 극성 효과(Polarity Effect)에 의한 이차원 전자가스(2DEG)와는 다른 메카니즘에 의한 2차원 전도 채널의 형성할 수 있다. 그리고 상기 주석산화물과 알루미늄산화물의 이종 접합 계면에서의 2차원 전도 채널 특성, 예를 들면, 계면에서의 전도 전하 밀도 및 전하 이동도 등은 주석산화물층의 증착 조건을 통해 원하는 수준까지 제어가 가능하고, 또한, 상기 금속산화물 이종접합 구조물은 약 90% 이상의 높은 가시광 투광도를 나타내므로, 본 발명의 금속산화물 이종접합 구조물은 다양한 전자 소자, 광학 소자에 적용될 수 있다. 예를 들면, 본 발명의 금속산화물 이종접합 구조물은 전도성이 높은 전자 채널, p-type형 금속 산화물인 SnO2에 대한 p-n 다이오드(p-n diode) 전극, 태양광 소자의 보호층, 광촉매의 보호층으로 적용될 수 있다. 또한, 주석산화물(SnO2)은 열전 특성을 나타낼 수 있음이 보고되고 있는데, 본 발명의 금속산화물 이종접합 구조물은 특정 온도에서의 급변하는 특성과 박막의 두께에 따른 전도도 변화를 제어함으로써, 열전 소자에 적용될 수 있다.
도 1은 본 발명의 실시예에 따른 금속산화물 이종접합 구조물을 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 박막트랜지스터를 설명하기 위한 단면도이다.
도 3은 본 발명의 실시예에 따른 광센서를 설명하기 위한 단면도이다.
도 4는 본 발명의 실시예에 따른 열전 소자를 설명하기 위한 사시도이다.
도 5a 및 도 5b는 주석산화물층 형성을 위한 혼합가스에서의 아르곤과 산소의 비율 및 스퍼터링 증착 온도에 따른 금속산화물 이종접합 구조물의 전압-전류 곡선을 나타내는 그래프들이다.
도 6a 및 도 6b는 주석산화물층 형성을 위한 혼합가스에서의 아르곤과 산소의 비율 및 스퍼터링 증착 온도에 따른 금속산화물 이종접합 구조물의 파장에 따른 투광도를 측정한 결과를 나타내는 그래프들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 금속산화물 이종접합 구조물을 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 금속산화물 이종접합 구조물(10)은 주석산화물층(SnOx)(11) 및 상기 주석산화물층(11) 상에 형성되어 상기 주석산화물층(11)과 이종접합 계면을 형성하는 알루미늄산화물층(Al2O3)(12)을 포함한다.
상기 주석산화물층(11)은 기판(20) 상에 박막 형태로 형성될 수 있다. 이 때, 상기 기판(20)은 상기 주석산화물층(11)과 상기 알루미늄산화물층(12)을 지지할 수 있다면 특별히 제한되지 않고, 반도체 기판, 세라믹 기판, 금속 기판, 고분자 기판 등이 제한 없이 적용될 수 있다.
일 실시예에 있어서, 상기 주석산화물층(11)은 약 3nm 이상 100nm 이하의 두께, 바람직하게는 약 15nm 이상 약 30nm 이하의 두께로 형성될 수 있다.
일 실시예에 있어서, 상기 주석산화물층(11)은 스퍼터링(sputtering) 공정, 원자층 증착(ALD) 공정, 화학적 기상 증착(CVD) 공정 등을 통해 상기 기판(20) 상에 형성될 수 있다.
일 실시예로, 상기 주석산화물층(11)이 스퍼터링(sputtering) 공정을 통해 형성되는 경우, 상기 주석산화물층(11)을 형성하기 위한 스퍼터링 공정은 기판(20) 및 주석(Sn) 타겟이 설치된 진공 챔버 내에 아르곤(Ar)과 산소(O2)의 혼합 가스를 주입한 후 상기 혼합 가스의 이온을 상기 주석 타겟에 충돌시켜 상기 기판(20) 상에 주석산화물층(11)을 형성함으로써 수행될 수 있다. 이 때, 상기 스퍼터링 공정은 약 400K 이상, 바람직하게는 약 500K 이상 700K 이하의 온도에서 수행될 수 있다.
본 발명의 금속산화물 이종접합 구조물(10)에서, 상기 주석산화물층(11)과 상기 알루미늄산화물층(12) 사이의 계면의 전기적 특성은 상기 주석산화물층(11)의 결정성, 불포화 결합과 산소 공공 등의 상기 주석산화물층(11)의 표면 결함 등에 의해 영향을 받고, 상기 주석산화물층(11)의 결정성, 표면 결함 등은 상기 주석산화물층(11)을 형성하기 위한 공정 조건, 예를 들면, 상기 혼합가스에서 상기 아르곤과 상기 산소의 혼합 비율, 상기 스퍼터링 공정의 온도 등에 많은 영향을 받는 것으로 확인되었다. 따라서, 상기 아르곤과 상기 산소의 혼합 비율, 상기 스퍼터링 공정의 온도 등을 통해 본 발명의 금속산화물 이종접합 구조물(10)에서 상기 주석산화물층(11)과 상기 알루미늄산화물층(12) 사이의 계면의 전기적 특성을 제어할 수 있다.
일 실시예에 있어서, 상기 혼합 가스에서, 상기 아르곤과 상기 산소의 혼합 비율은 약 20:2 내지 20:10일 수 있다. 일 실시예로, 상기 주석산화물층(11)과 상기 알루미늄산화물층(12) 사이의 계면이 전기 전도성 특성을 갖게 하고자 하는 경우, 상기 혼합 가스에서 상기 아르곤과 상기 산소의 혼합 비율은 약 20:2 내지 20:6의 비율일 수 있다.
일 실시예에 있어서, 상기 주석산화물층(11)을 형성하기 위한 스퍼터링 공정은 약 400 내지 600K의 온도에서 수행될 수 있다. 이러한 온도에서 상기 주석산화물층(11)을 형성하는 경우, 상기 주석산화물층(11)의 결정성이 향상될 수 있을 뿐만 아니라 고분자 기판 등의 플렉시블 기판의 적용이 가능하기 때문이다.
상기 알루미늄산화물층(12)은 상기 주석산화물층(11) 상에 형성될 수 있다. 일 실시예로, 상기 알루미늄산화물층(12)은 약 3nm 이상 100nm 이하의 두께, 바람직하게는 약 15nm 이상 약 30nm 이하의 두께로 형성될 수 있다.
한편, 일 실시예에 있어서, 상기 알루미늄산화물층(21)은 원자층 증착(ALD) 공정을 통해 형성될 수 있다.
일 실시예에 있어서, 상기 주석산화물층(11)과 상기 알루미늄산화물층(12) 사이의 계면은 약 5nm 이하, 예를 들면 약 0.1 내지 5nm의 두께로 형성될 수 있고, Sn-O-Al 결합을 포함할 수 있다.
본 발명의 금속산화물 이종접합 구조물에 따르면, 전기적 성질이 다른 금속 산화물인 주석산화물과 알루미늄산화물의 이종 접합 계면에 종래에 알려진 극성 효과(Polarity Effect)에 의한 이차원 전자가스(2DEG)와는 다른 메카니즘에 의한 2차원 전도 채널의 형성할 수 있다. 그리고 상기 주석산화물과 알루미늄산화물의 이종 접합 계면에서의 2차원 전도 채널 특성, 예를 들면, 계면에서의 전도 전하 밀도 및 전하 이동도 등은 주석산화물층의 증착 조건을 통해 원하는 수준까지 제어가 가능하고, 또한, 상기 금속산화물 이종접합 구조물은 약 90% 이상의 높은 가시광 투광도를 나타내므로, 본 발명의 금속산화물 이종접합 구조물은 다양한 전자 소자, 광학 소자에 적용될 수 있다. 예를 들면, 본 발명의 금속산화물 이종접합 구조물은 전도성이 높은 전자 채널, p-type형 금속 산화물인 SnO2에 대한 p-n 다이오드(p-n diode) 전극, 태양광 소자의 보호층, 광촉매의 보호층으로 적용될 수 있다. 또한, 주석산화물(SnO2)은 열전 특성을 나타낼 수 있음이 보고되고 있는데, 본 발명의 금속산화물 이종접합 구조물은 특정 온도에서의 급변하는 특성과 박막의 두께에 따른 전도도 변화를 제어함으로써, 열전 소자에 적용될 수 있다.
이하에서는 본 발명에 따른 금속산화물 이종접합 구조물이 적용된 전자 소자들에 대해 설명한다.
도 2는 본 발명의 실시예에 따른 박막트랜지스터를 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 박막트랜지스터(100)는 기판(110), 금속산화물 이종접합 구조물(120), 소스 전극(130), 드레인 전극(140) 및 게이트 전극(150)을 포함할 수 있다.
상기 금속산화물 이종접합 구조물(120)의 주석산화물층(121)은 상기 기판(110) 상에 배치될 수 있고, 상기 소스 전극(130) 및 드레인 전극(140)은 상기 기판(110) 상에서 서로 이격된 상태에서 상기 주석산화물층(121) 및 상기 주석산화물층(121)과 상기 알루미늄산화물층(122)의 계면에 전기적으로 연결될 수 있으며, 상기 게이트 전극(150)은 상기 금속산화물 이종접합 구조물(120)의 알루미늄산화물층(122) 상부에 배치될 수 있다.
이 경우, 상기 주석산화물층(121) 및 상기 주석산화물층(121)과 상기 알루미늄산화물층(122)의 계면은 상기 소스 전극(130)과 드레인 전극(140) 사이에 형성되는 반도체 채널로 기능할 수 있고, 상기 알루미늄산화물층(122)은 상기 게이트전극(150)과 상기 반도체 채널을 절연시키는 게이트 절연막으로 기능할 수 있다.
본 발명의 박막트랜지스터(100)에 있어서, 상기 주석산화물층(121)과 상기 알루미늄산화물층(122)의 계면은 자발 도핑 효과에 의해 높은 전하 밀도를 갖는데, 이러한 전하 밀도는 상기 게이트 전극(150)에 인가되는 게이트 전압에 의해 조절될 수 있다. 예를 들면, 상기 게이트 전극(150)에 바이어스 전압에 의해 상기 박막트랜지스터가 턴온(turn-on)되는 경우에는 상기 이종접합 계면에서의 높은 전하 밀도를 이용하고, 상기 박막트랜지스터(100)가 턴오프(turn-off)되는 경우에는 상기 이종접합 계면에서의 낮은 전하 밀도를 이용하여 반도체 채널을 흐르는 전류의 크기를 제어할 수 있다.
도 3은 본 발명의 실시예에 따른 광센서를 설명하기 위한 단면도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 광센서(200)는 기판(210), 금속산화물 이종접합 구조물(220), 소스 전극(230) 및 드레인 전극(240)을 포함할 수 있다.
상기 금속산화물 이종접합 구조물(220)의 주석산화물층(121)은 상기 기판(210) 상에 배치될 수 있고, 상기 소스 전극(230) 및 드레인 전극(240)은 상기 기판(210) 상에서 서로 이격된 상태에서 상기 주석산화물층(221) 및 상기 주석산화물층(221)과 상기 알루미늄산화물층(222)의 계면에 전기적으로 연결될 수 있다.
이 경우, 상기 주석산화물층(121) 및 상기 주석산화물층(221)과 상기 알루미늄산화물층(222)의 계면은 상기 소스 전극(130)과 드레인 전극(140) 사이에 형성되는 반도체 채널로 기능할 수 있고, 상기 알루미늄산화물층(122)은 상기 외부 광을 수용하여 상기 반도체 채널에 전달하는 윈도우의 역할을 수행할 수 있다.
본 발명의 광센서(200)에 있어서, 상기 주석산화물층(221)과 상기 알루미늄산화물층(222)의 계면은 입사된 광에 의해 상기 주석산화물층(221)에 생성된 전자와 정공을 양극 및 음극으로 빠른 속도로 이동할 수 있도록 유도할 수 있고, 그 결과 상기 주석산화물층(221)에서 생성된 전자와 정공의 재결합(recombination)을 감소시킬 수 있다.
도 4는 본 발명의 실시예에 따른 열전 소자를 설명하기 위한 사시도이다.
도 4를 참조하면, 본 발명의 실시예에 따른 열전 소자(300)는 서로 대향하는 제1 전극(310)과 제2 전극(320), 상기 제1 전극(310)과 상기 제2 전극(320) 사이에 배치된 금속산화물 이종접합 구조물(330)을 포함할 수 있다.
상기 금속산화물 이종접합 구조물(330)은 양쪽 단부가 상기 제1 전극과 제2 전극과 각각 접촉하는 기둥 구조의 주석산화물 기둥(331), 상기 주석산화물 기둥(331)의 측면을 피복하는 알루미늄산화물층(332)을 포함할 수 있고, 상기 주석산화물 기둥(331)과 상기 알루미늄산화물층(332)의 계면 중 상기 양쪽 단부에 노출된 부분들은 상기 제1 전극(310)과 상기 제2 전극(320)에 각각 전기적으로 연결될 수 있다.
본 발명에 따른 열전소자(330)는 열에너지를 전기에너지로 변환할 수 있다.
이하 본 발명의 구체적인 실시예들에 대해 상술한다. 다만, 하기 실시예들은 본 발명의 일부 실시 형태에 불과한 것으로서, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
[실시예]
글라스 기판 상에 다양한 온도 및 다양한 조성의 혼합가스 조건 하에서의 스퍼터링 공정을 통해 20nm 두께의 주석산화물층을 형성하였고, 그 위에 원자층 증착 공정을 통해 알루미늄산화물층을 20nm의 두께로 형성하여 금속산화물 이종접합 구조물을 제조하였다.
[실험예]
도 5a 및 도 5b는 주석산화물층 형성을 위한 혼합가스에서의 아르곤과 산소의 비율 및 스퍼터링 증착 온도에 따른 금속산화물 이종접합 구조물의 전압-전류 곡선을 나타내는 그래프이고, 표 1은 전기적 특성의 측정결과를 나타낸다.
Ar:O2
ratio		 Deposition Temp. [K] Sheet Resistance
[Ω/cm2]		 Mobility
[cm3/V·		 Carrier Concentration
[cm-2]		 Hall coefficient
[cm-3]
20:3 300 13600 3.66 1.25E+14 0.049776
20:5 300 15400 3.37 2.28E+13 0.051898
20:7 300 15800 3.19 2.37E+13 0.050402
20:5 300 15400 3.37 2.28E+13 0.051898
20:5 400 1530 3.42 2.54E+13 0.005233
20:5 500 1530 3.51 3.78E+13 0.005370
20:5 600 1270 4.51 8.92E+14 0.005728
도 5a, 도 5b 및 표 1을 참조하면, 주석산화물층 형성을 위한 혼합가스에서 아르곤과 산소의 비율(Ar:O2 ratio)이 낮을수록 금속산화물 이종접합 구조의 저항값이 감소하여 전기 전도성이 높아지는 것으로 나타났다. 또한, 주석산화물층 형성을 위한 증착 온도가 높아질수록 금속산화물 이종접합 구조의 저항값이 감소하여 전기 전도성이 높아지는 것으로 나타났다. 구체적으로, 600K이상의 증착 온도에서 아르곤과 산소의 비율(Ar:O2 ratio)이 20:3인 혼합가스를 이용하여 주석산화물층 형성하는 경우, 가장 높은 전도성을 가질 것으로 예상된다.
한편, Ar:O2 ratio가 높아질수록 sheet resistance와 mobility의 값이 낮아짐을 확인되었으며, 증착 온도에는 400K 이상에서 sheet resistance가 급격히 감소되고 이에 따른 Hall coefficient의 감소를 확인 할 수 있다.
도 6a 및 도 6b는 주석산화물층 형성을 위한 혼합가스에서의 아르곤과 산소의 비율 및 스퍼터링 증착 온도에 따른 금속산화물 이종접합 구조물의 파장에 따른 투광도를 측정한 결과를 나타내는 그래프들이다.
도 6a 및 도 6b를 참조하면, 모든 금속산화물 이종접합 구조물은 가시광 영역에서 90% 이상의 높은 투과도를 갖는 것으로 확인되었다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 120, 220, 330: 금속산화물 이종접합 구조물
12, 122, 222, 332: 알루미늄산화물층
11, 121, 221: 주석산화물층 20, 110, 210: 기판
100: 박막트랜지스터 130, 230: 소스 전극
140, 240: 드레인 전극 150: 게이트 전극
300: 열전소자 310: 제1 전극
320: 제2 전극 331: 주석산화물 기둥

Claims (9)

  1. 주석산화물층; 및
    상기 주석산화물층 상에 형성되어 상기 주석산화물층과 이종접합 계면을 형성하는 알루미늄산화물층을 포함하는, 금속산화물 이종접합 구조물.
  2. 제1항에 있어서,
    상기 주석산화물층과 상기 알루미늄산화물층 각각은 서로 독립적으로 3nm 이상 100nm 이하의 두께를 갖는 것을 특징으로 하는, 금속산화물 이종접합 구조물.
  3. 제1항에 있어서,
    상기 주석산화물층과 상기 알루미늄산화물층 사이의 계면은 0.1 내지 5nm의 두께를 갖고, Sn-O-Al 결합을 포함하는 것을 특징으로 하는, 금속산화물 이종접합 구조물.
  4. 기판 상에 스퍼터링 공정, 원자층 증착 공정 및 화학적 기상 증착 공정 중에 선택된 하나의 공정을 통해 주석산화물층을 형성하는 단계;
    상기 주석산화물층 상에 알루미늄산화물층을 형성하는 단계를 포함하는 것을 특징으로 하는, 금속산화물 이종접합 구조물의 제조방법.
  5. 제4항에 있어서,
    상기 주석산화물층은 기판 및 주석(Sn) 타겟이 설치된 진공 챔버 내에 아르곤(Ar)과 산소(O2)의 혼합 가스를 주입한 후 상기 혼합 가스의 이온을 상기 주석 타겟에 충돌시켜 형성되고,
    상기 스퍼터링 공정은 500K 이상 700K 이하의 온도에서 수행되고,
    상기 혼합가스에서 상기 아르곤과 상기 산소의 비율은 20:2 내지 20:6인 것을 특징으로 하는, 금속산화물 이종접합 구조물의 제조방법.
  6. 제4항에 있어서,
    상기 알루미늄산화물층은 원자층 증착 공정을 통해 상기 주석산화물층 상부에 형성되는 것을 특징으로 하는, 금속산화물 이종접합 구조물의 제조방법.
  7. 기판;
    상기 기판 상에 배치된 주석산화물층 및 상기 주석산화물층 상에 형성되어 상기 주석산화물층과 이종접합 계면을 형성하는 알루미늄산화물층을 구비하는 금속산화물 이종접합 구조물;
    상기 기판 상에서 서로 이격된 상태에서 상기 주석산화물층에 전기적으로 연결된 소스 전극과 드레인 전극; 및
    상기 알루미늄산화물층 상부에 배치된 게이트 전극을 포함하는, 박막트랜지스터.
  8. 기판;
    상기 기판 상에 배치된 주석산화물층 및 상기 주석산화물층 상에 형성되어 상기 주석산화물층과 이종접합 계면을 형성하는 알루미늄산화물층을 구비하는 금속산화물 이종접합 구조물; 및
    상기 기판 상에서 서로 이격된 상태에서 상기 주석산화물층에 전기적으로 연결된 소스 전극과 드레인 전극을 포함하는, 광센서.
  9. 서로 대향하는 제1 전극과 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치된 금속산화물 이종접합 구조물을 포함하고,
    상기 금속산화물 이종접합 구조물은 양쪽 단부가 상기 제1 전극과 제2 전극과 각각 접촉하는 기둥 구조의 주석산화물 기둥; 및 상기 주석산화물 기둥의 측면을 피복하는 알루미늄산화물층을 포함하며,
    상기 주석산화물 기둥과 상기 알루미늄산화물층의 계면은 상기 제1 및 제2 전극에 전기적으로 연결된 것을 특징으로 하는, 열전 소자.
KR1020200004673A 2020-01-14 2020-01-14 금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자 KR20210091477A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200004673A KR20210091477A (ko) 2020-01-14 2020-01-14 금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자
US16/897,061 US11488672B2 (en) 2020-01-14 2020-06-09 Semiconductor memory device including page buffers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200004673A KR20210091477A (ko) 2020-01-14 2020-01-14 금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자

Publications (1)

Publication Number Publication Date
KR20210091477A true KR20210091477A (ko) 2021-07-22

Family

ID=76763493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200004673A KR20210091477A (ko) 2020-01-14 2020-01-14 금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자

Country Status (2)

Country Link
US (1) US11488672B2 (ko)
KR (1) KR20210091477A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210100880A (ko) * 2020-02-07 2021-08-18 에스케이하이닉스 주식회사 복수의 메모리 칩들을 갖는 반도체 메모리 장치
KR20220019574A (ko) * 2020-08-10 2022-02-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11500791B2 (en) * 2020-12-10 2022-11-15 Micron Technology, Inc. Status check using chip enable pin

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002000A (ko) * 2013-06-28 2015-01-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9047953B2 (en) * 2013-08-22 2015-06-02 Macronix International Co., Ltd. Memory device structure with page buffers in a page-buffer level separate from the array level
KR102179284B1 (ko) 2014-05-12 2020-11-18 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 소거 방법
US10162748B2 (en) * 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
JP2018152419A (ja) 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US11488672B2 (en) 2022-11-01
US20210217480A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
KR20210091477A (ko) 금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자
JP4662075B2 (ja) 薄膜トランジスタ及びその製造方法
US7915101B2 (en) Thin film transistor and organic light emitting display using the same
WO2010119952A1 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US20040089874A1 (en) Electronic device and method for manufacturing the same
KR20110042033A (ko) 반도체 장치, 반도체 장치의 제조 방법, 트랜지스터 기판, 발광 장치 및 표시 장치
CN106486499B (zh) 一种电路结构及制造方法和显示器面板
KR930002594B1 (ko) 반도체장치의 제조방법
JP5089020B2 (ja) 基板上に作製された半導体電子デバイス
KR20140070344A (ko) 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
CN1014382B (zh) 采用超导材料的电子器件
JPH05235426A (ja) 反転ｍｉｓｆｅｔ構造を有する超伝導電界効果トランジスタおよびその製造方法
Nakayama et al. High current amplification in p-type metal-base organic transistors using pentacene films
US7479596B2 (en) Solar cell and method for manufacturing the same
JP2010251606A (ja) 薄膜トランジスタ
KR101033955B1 (ko) 산화아연계 반도체 박막의 제조방법, 이를 이용한 박막트랜지스터 및 그 제조방법
KR101694876B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP3020524B2 (ja) 酸化物超電導素子
KR102641279B1 (ko) 박막 전력 소자용 스태거드 금속-반도체 전계 효과 트랜지스터
CN110660865A (zh) 一种可靠的双极性SnO薄膜晶体管及其制备方法
JP2515947B2 (ja) 超電導素子
Berdnikov et al. Conductivity switching effect in MIS structures with silicon-based insulators, fabricated by low-frequency plasma-enhanced chemical vapor deposition methods
KR101914835B1 (ko) 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
Vaziri et al. Step tunneling-enhanced hot-electron injection in vertical graphene base transistors