KR20210082270A - 메모리 다이를 통한 로직 신호 라우팅을 갖는 3차원 메모리 디바이스 및 그의 제조 방법들 - Google Patents

메모리 다이를 통한 로직 신호 라우팅을 갖는 3차원 메모리 디바이스 및 그의 제조 방법들 Download PDF

Info

Publication number
KR20210082270A
KR20210082270A KR1020217019752A KR20217019752A KR20210082270A KR 20210082270 A KR20210082270 A KR 20210082270A KR 1020217019752 A KR1020217019752 A KR 1020217019752A KR 20217019752 A KR20217019752 A KR 20217019752A KR 20210082270 A KR20210082270 A KR 20210082270A
Authority
KR
South Korea
Prior art keywords
die
memory
support
layer
dimensional array
Prior art date
Application number
KR1020217019752A
Other languages
English (en)
Other versions
KR102371571B1 (ko
Inventor
얀리 장
광-호 김
요한 알스메이어
Original Assignee
샌디스크 테크놀로지스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 테크놀로지스 엘엘씨 filed Critical 샌디스크 테크놀로지스 엘엘씨
Publication of KR20210082270A publication Critical patent/KR20210082270A/ko
Application granted granted Critical
Publication of KR102371571B1 publication Critical patent/KR102371571B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H01L27/11575—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H01L27/11573—
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

메모리 디바이스는 메모리 요소들을 포함하는 메모리 다이, 주변 장치들을 포함하고 메모리 다이에 접합되는 지지 다이, 및 메모리 다이를 통해 적어도 부분적으로 연장되는, 2개의 주변 장치들 사이의 전기 전도성 경로를 포함한다. 전기 전도성 경로는 메모리 요소들로부터 전기적으로 절연된다.

Description

메모리 다이를 통한 로직 신호 라우팅을 갖는 3차원 메모리 디바이스 및 그의 제조 방법들
관련 출원
본 출원은 2019년 1월 30일자로 출원된 미국 정규 특허 출원 제16/261,869호의 우선권의 이익을 주장하며, 그 전체 내용이 본 명세서에 참고로 포함된다.
기술분야
본 개시내용은 일반적으로 반도체 디바이스들의 분야에 관한 것으로, 특히 메모리 다이(die)를 통한 논리 신호 라우팅을 사용하는 3차원 메모리 칩 및 그 제조 방법들에 관한 것이다.
셀당 1 비트를 갖는 3차원 수직 NAND 스트링들이 T. Endoh 등에 의한 다음 제목의 논문에 개시되어 있다: "Novel Ultra High Density Memory With A Stacked-Surrounding Gate Transistor (S-SGT) Structured Cell", IEDM Proc. 2001 33-36 지지 회로부는 수직 NAND 스트링들에서 메모리 셀들의 기록, 판독, 및 소거 동작들을 수행하도록 요구된다. 지지 회로부는 3차원 메모리 디바이스와 동일한 기판 상에 상보형 금속 산화물 반도체(CMOS) 디바이스들을 형성함으로써 제공될 수 있다. 대안적으로, 지지 회로부는 3차원 메모리 디바이스를 포함하는 메모리 다이에 접합되는 지지 다이 내에 제공될 수 있다.
본 개시내용의 일 실시예에 따르면, 메모리 디바이스는 메모리 요소들을 포함하는 메모리 다이, 주변 장치들을 포함하고 메모리 다이에 접합되는 지지 다이, 및 메모리 다이를 통해 적어도 부분적으로 연장되는, 2개의 주변 장치들 사이의 전기 전도성 경로를 포함한다. 전기 전도성 경로는 메모리 요소들로부터 전기적으로 절연된다.
본 개시내용의 다른 실시예에 따르면, 메모리 디바이스를 형성하기 위한 방법은 메모리 요소들 및 메모리 요소들로부터 전기적으로 절연된 상호연결부를 포함하는 메모리 다이를 제공하는 단계, 주변 장치들을 포함하는 지지 다이를 제공하는 단계, 및 2개의 주변 장치들 사이의 전기 전도성 경로가 상호연결부를 포함하도록 메모리 다이를 지지 다이에 접합시키는 단계를 포함한다.
도 1은 본 개시내용의 일 실시예에 따른, 절연 층들 및 희생 재료 층들의 교번하는 스택의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 2a는 본 개시내용의 일 실시예에 따른, 단차형 테라스들 및 역-단차형(retro-stepped) 유전체 재료 부분의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 2b는 도 2a의 예시적인 구조물의 평면도이다. 수직 평면 A-A'는 도 2a의 단면의 평면이다.
도 3a는 본 개시내용의 일 실시예에 따른, 메모리 개구들 및 지지 개구들의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 3b는 도 3a의 예시적인 구조물의 평면도이다. 수직 평면 A-A'는 도 3a의 단면의 평면이다.
도 4a 내지 도 4h는 본 개시내용의 일 실시예에 따른, 메모리 스택 구조물, 옵션적 유전체 코어, 및 드레인 영역의 형성 동안의 예시적인 구조물 내의 메모리 개구의 순차적인 개략적 수직 단면도이다.
도 5는 본 개시내용의 일 실시예에 따른, 메모리 스택 구조물들 및 지지 기둥(pillar) 구조물들의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 6a는 본 개시내용의 일 실시예에 따른, 후면 트렌치들의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 6b는 도 6a의 예시적인 구조물의 부분 투시 평면도이다. 수직 평면 A-A'는 도 6a의 개략적 수직 단면도의 평면이다.
도 7은 본 개시내용의 일 실시예에 따른, 후면 리세스들의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 8a 내지 도 8d는 본 개시내용의 일 실시예에 따른, 전기 전도성 층들의 형성 동안의 예시적인 구조물의 영역의 순차적인 수직 단면도들이다.
도 9는 도 8d의 처리 단계들에서의 예시적인 구조물의 개략적 수직 단면도이다.
도 10a는 본 개시내용의 일 실시예에 따른, 퇴적된 전도성 재료를 후면 트렌치 내부로부터 제거한 후의 예시적인 구조물의 개략적 수직 단면도이다.
도 10b는 도 10a의 예시적인 구조물의 평면도이다.
도 11a는 본 개시내용의 일 실시예에 따른, 각각의 후면 트렌치 내의 절연 스페이서 및 소스 접촉 구조물의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 11b는 도 11a의 예시적인 구조물의 영역의 확대도이다.
도 12a는 본 개시내용의 일 실시예에 따른, 접촉-레벨 유전체 재료 층들 및 접촉 비아 구조물들의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 12b는 도 12a의 예시적인 구조물의 평면도이다. 수직 평면 A-A'는 도 12a의 개략적 수직 단면도의 평면이다.
도 13a는 본 개시내용의 일 실시예에 따른, 제1 레벨 유전체 재료 층들 및 제1 레벨 금속 상호연결 구조물들의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 13b는 도 13a의 예시적인 구조물의 평면도이다. 수직 평면 A-A'는 도 13a의 개략적 수직 단면도의 평면이다.
도 14a는 본 개시내용의 일 실시예에 따른, 메모리-측 접합 패드들의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 14b는 도 14a의 예시적인 구조물을 포함하는 인-프로세스(in-process) 메모리 다이의 평면도이다.
도 15a는 본 개시내용의 일 실시예에 따른, 패드 연결 비아 구조물들 및 메모리-다이 접합 패드들의 형성 이후의 예시적인 구조물의 개략적 수직 단면도이다.
도 15b는 도 15a의 예시적인 구조물을 포함하는 메모리 다이의 평면도이다.
도 16a는 본 개시내용의 일 실시예에 따른 지지 다이의 영역의 수직 단면도이다.
도 16b는 도 16a의 지지 다이의 예시적인 레이아웃이다.
도 16c는 도 16a 및 도 16b의 지지 다이의 평면도이다.
도 17은 본 개시내용의 일 실시예에 따른, 지지 다이 및 제1 메모리 다이의 3차원 메모리 디바이스의 수직 단면도이다.
도 18은 본 개시내용의 일 실시예에 따른, 지지 다이를 박화(thinning)한 후의 3차원 메모리 디바이스의 수직 단면도이다.
도 19는 본 개시내용의 일 실시예에 따른, 관형 절연 스페이서들 및 관통-기판 비아 구조물들의 형성 이후의 3차원 메모리 디바이스의 수직 단면도이다.
도 20은 본 개시내용의 일 실시예에 따른, 후면 지지-다이 접합 패드들의 형성 이후의 3차원 메모리 디바이스의 수직 단면도이다.
도 21은 본 개시내용의 일 실시예에 따른, 접합 와이어들을 외부 접합 패드들에 부착한 후의 3차원 메모리 디바이스의 개략적 수직 단면도이다.
위에서 논의된 바와 같이, 본 개시내용의 다양한 실시예들은 메모리 다이를 통한 로직 신호 라우팅을 사용하는 접합된 칩 및 그의 제조 방법들에 관한 것이며, 그 다양한 양태들이 후술된다. 3차원 메모리 칩들은 수직 NAND 스트링들을 사용하여 형성될 수 있다. 지지 회로부는 수직 NAND 스트링들에서 메모리 셀들의 기록, 판독, 및 소거 동작들을 수행하도록 요구된다. 전형적으로, 상보적 금속 산화물 반도체(CMOS) 디바이스들은 3차원 메모리 디바이스와 동일한 기판 상에 형성된다. 그러나, 3차원 메모리 디바이스의 제조 동안 2차적 열 사이클링(collateral thermal cycling) 및 수소 확산으로 인한 주변 회로부의 열화는 주변 회로부를 포함하는 지지 회로부의 성능에 심각한 제약을 가한다. 또한, 절연 층들 및 워드 라인들의 교번하는 스택 내의 워드 라인들의 수는 교번하는 스택을 패턴화하는 데 사용되는 에칭 공정의 제약들로 인해 제한된다. 따라서, Endoh 등에 의해 제안된 방식 하에서 3차원 메모리 디바이스에서 수직으로 적층될 수 있는 워드 라인들의 총 개수는 제한된다. 따라서, 더 많은 수의 워드 라인들 및 고성능 지지 회로부를 포함할 수 있는 구조물이 요구된다. 본 개시내용의 실시예들은 다중레벨 메모리 구조물을 포함하는 다양한 구조물들을 형성하기 위해 사용될 수 있으며, 그의 비제한적인 예들은 복수의 NAND 메모리 스트링들을 포함하는 3차원 모놀리식 메모리 어레이 디바이스들과 같은 반도체 디바이스들을 포함한다. 본 개시내용의 실시예들은, 지지 다이 또는 추가 메모리 다이일 수 있는, 메모리 다이 및 반도체 다이의 3차원 메모리 디바이스를 형성하는 데 사용될 수 있다.
도면은 축척대로 도시되지 않는다. 요소들의 중복의 부재가 명백히 기술되거나 명확하게 달리 지시되지 않는 한, 요소의 단일 인스턴스가 도시되는 경우 요소의 다수의 인스턴스들이 중복될 수 있다. "제1", "제2", 및 "제3" 과 같은 서수들은 단지 유사한 요소들을 식별하는 데에 사용되며, 상이한 서수들이 본 개시내용의 명세서 및 청구범위에 전반에 걸쳐 사용될 수 있다. 동일한 도면 부호는 동일한 요소 또는 유사한 요소를 지칭한다. 달리 지시되지 않는 한, 동일한 도면 부호를 갖는 요소들은 동일한 조성을 갖는 것으로 추정된다. 달리 나타내지 않는 한, 요소들 사이의 "접촉"은 요소들에 의해 공유되는 에지 또는 표면을 제공하는 요소들 사이의 직접 접촉을 지칭한다. 본 명세서에 사용되는 바와 같이, 제2 요소 "상에" 위치된 제1 요소는 제2 요소의 표면의 외부 면 상에 또는 제2 요소의 내부 면 상에 위치될 수 있다. 본 명세서에 사용되는 바와 같이, 제1 요소의 표면과 제2 요소의 표면 사이에 물리적 접촉이 존재하는 경우, 제1 요소는 제2 요소 "상에 직접" 위치된다. 본 명세서에 사용되는 바와 같이, 제1 요소는 제1 요소와 제2 요소 사이에 적어도 하나의 전도성 재료로 이루어진 전도성 경로가 존재하는 경우, 제2 요소에 "전기적으로 연결된다". 본 명세서에 사용되는 바와 같이, "프로토타입" 구조물 또는 "인-프로세스" 구조물은, 그 안의 적어도 하나의 컴포넌트의 형상 또는 조성이 후속적으로 변형되는 일시적인 구조물을 지칭한다.
본 명세서에 사용되는 바와 같이, "층"은 두께를 갖는 영역을 포함하는 재료 부분을 지칭한다. 층은 아래에 놓인(underlying) 또는 위에 놓인(overlying) 구조물의 전체에 걸쳐 연장될 수 있거나, 아래에 놓인 또는 위에 놓인 구조물의 범위보다 작은 범위를 가질 수 있다. 또한, 층은 연속적인 구조물의 두께보다 작은 두께를 갖는 균질한 또는 불균질한 연속적인 구조물의 영역일 수 있다. 예를 들어, 층은 연속적인 구조물의 상부 표면과 저부 표면에 있는 또는 그들 사이에 있는 임의의 쌍의 수평 평면들 사이에 위치될 수 있다. 층은 수평으로, 수직으로, 그리고/또는 테이퍼진 표면을 따라 연장될 수 있다. 기판은 하나의 층일 수 있거나, 그 내부에 하나 이상의 층들을 포함할 수 있거나, 그 상에, 그 위에, 그리고/또는 그 아래에 하나 이상의 층을 가질 수 있다.
모놀리식 3차원 메모리 어레이는, 개재하는 기판 없이 반도체 웨이퍼와 같은 단일 기판 위에 다수의 메모리 레벨들이 형성되는 것이다. 용어 "모놀리식"은 어레이의 각각의 레벨의 층들이 어레이의 각각의 아래에 놓인 레벨의 층들 상에 직접 퇴적된다는 것을 의미한다. 대조적으로, 2차원 어레이들은 별도로 형성되고 이어서 함께 패키징되어 비-모놀리식 메모리 디바이스를 형성할 수 있다. 예를 들어, 발명의 명칭이 "Three-dimensional Structure Memory"인 미국 특허 제5,915,167호에 기술된 바와 같이, 별개의 기판들 상에 메모리 레벨들을 형성하고 메모리 레벨들을 수직으로 적층함으로써 비-모놀리식 적층형 메모리들이 구성되었다. 기판들은 접합 이전에 메모리 레벨들로부터 박화되거나 제거될 수 있지만, 메모리 레벨들은 초기에 별개의 기판들 위에 형성되기 때문에, 그러한 메모리들은 진정한 모놀리식 3차원 메모리 어레이들이 아니다. 본 개시내용의 다양한 실시예들의 3차원 메모리 디바이스들은 모놀리식 3차원 NAND 스트링 메모리 디바이스들을 포함하며, 본 명세서에 기술된 다양한 실시예들을 사용하여 제조될 수 있다.
일반적으로, 반도체 패키지(또는 "패키지")는 핀들 또는 솔더 볼들의 세트를 통해 회로 기판에 부착될 수 있는 단위 반도체 디바이스를 지칭한다. 반도체 패키지는 반도체 칩(또는 "칩") 또는 예를 들어, 플립-칩 접합 또는 다른 칩-대-칩 접합에 의해 접합된 복수의 반도체 칩들을 포함할 수 있다. 패키지 또는 칩은 단일 반도체 다이(또는 "다이") 또는 복수의 반도체 다이들을 포함할 수 있다. 다이는 독립적으로 외부 명령들을 실행하거나 상태를 보고할 수 있는 가장 작은 단위이다. 전형적으로, 다수의 다이들을 갖는 패키지 또는 칩은 그 내부의 평면들의 총 개수만큼의 외부 명령들을 동시에 실행할 수 있다. 각각의 다이는 하나 이상의 평면들을 포함한다. 동일한 동시 동작들이 동일한 다이 내의 각각의 평면에서 실행될 수 있지만, 일부 제약들이 있을 수 있다. 다이가 메모리 다이, 즉 메모리 요소들을 포함하는 다이인 경우, 동시 판독 동작들, 동시 기록 동작들, 또는 동시 소거 동작들은 동일한 메모리 다이 내의 각각의 평면에서 수행될 수 있다. 각각의 평면은 다수의 메모리 블록들(또는 "블록들")을 포함하는데, 이들은 단일 소거 동작에서 소거될 수 있는 가장 작은 단위이다. 각각의 메모리 블록은 프로그래밍을 위해 선택될 수 있는 가장 작은 단위들인 다수의 페이지들을 포함한다.
도 1을 참조하면, 예를 들어, 수직 NAND 메모리 디바이스들을 포함하는 디바이스 구조물을 제조하기 위해 사용될 수 있는, 본 개시내용의 일 실시예에 따른 예시적인 구조물이 도시되어 있다. 예시적인 구조물은 반도체 기판일 수 있는 기판(9, 10)을 포함한다. 기판은 기판 반도체 층(9) 및 옵션적인 반도체 재료 층(10)을 포함할 수 있다. 기판 반도체 층(9)은 반도체 웨이퍼 또는 반도체 재료 층일 수 있고, 적어도 하나의 원소 반도체 재료(예컨대, 단결정 실리콘 웨이퍼 또는 층), 적어도 하나의 III-V 화합물 반도체 재료, 적어도 하나의 II-VI 화합물 반도체 재료, 적어도 하나의 유기 반도체 재료, 또는 당업계에 알려진 다른 반도체 재료들을 포함할 수 있다.
본 명세서에 사용되는 바와 같이, "반도체성 재료"는 1.0 × 10-5 S/m 내지 1.0 × 105 S/m 범위의 전기 전도도를 갖는 재료를 지칭한다. 본 명세서에 사용되는 바와 같이, "반도체 재료"는 전기 도펀트가 내부에 존재하지 않을 시 1.0 × 10-5 S/m 내지 1.0 S/m 범위의 전기 전도도를 갖는 재료를 지칭하며, 전기 도펀트를 이용한 적합한 도핑 시 1.0 S/m 내지 1.0 × 105 S/m 범위의 전기 전도도를 갖는 도핑된 재료를 생성할 수 있다. 본 명세서에 사용되는 바와 같이, "전기 도펀트"는 밴드 구조(band structure) 내의 가전자대에 홀을 추가하는 p-형 도펀트, 또는 밴드 구조 내의 전도대에 전자를 추가하는 n-형 도펀트를 지칭한다. 본 명세서에 사용되는 바와 같이, "전도성 재료"는 1.0 × 105 S/m 초과인 전기 전도도를 갖는 재료를 지칭한다. 본 명세서에 사용되는 바와 같이, "절연체 재료" 또는 "유전체 재료"는 1.0 × 10-5 S/m 미만인 전기 전도도를 갖는 재료를 지칭한다. 본 명세서에 사용되는 바와 같이, "고농도로 도핑된 반도체 재료"는, 결정질 재료로서 형성된 바와 같이 또는 (예를 들어, 초기 비정질 상태로부터) 어닐링 공정을 통해 결정질 재료로 전환되는 경우 전도성 재료가 되도록, 즉 1.0 × 105 S/m 초과인 전기 전도도를 갖도록, 충분히 높은 원자 농도에서 전기 도펀트로 도핑된 반도체 재료를 지칭한다. "도핑된 반도체 재료"는 고농도로 도핑된 반도체 재료일 수 있거나, 또는 1.0 × 10-5 S/cm 내지 1.0 × 105 S/m 범위의 전기 전도도를 제공하는 농도에서의 전기 도펀트(즉, p-형 도펀트 및/또는 n-형 도펀트)를 포함하는 반도체 재료일 수 있다. "진성(intrinsic) 반도체 재료"는 전기 도펀트로 도핑되지 않는 반도체 재료를 지칭한다. 따라서, 반도체 재료는 반도체성 또는 전도성일 수 있고, 진성 반도체 재료 또는 도핑된 반도체 재료일 수 있다. 도핑된 반도체 재료는 그 내부의 전기 도펀트의 원자 농도에 따라 반도체성 또는 전도성일 수 있다. 본 명세서에 사용되는 바와 같이, "금속성 재료"는 적어도 하나의 금속성 원소를 내부에 포함하는 전도성 재료를 지칭한다. 전기 전도도에 대한 모든 측정은 표준 조건에서 이루어진다.
교번하는 복수의 제1 재료 층들(절연 층들(32)일 수 있음) 및 제2 재료 층들(희생 재료 층(42)일 수 있음)의 스택이 기판(9, 10)의 상부 표면 위에 형성된다. 본 명세서에 사용되는 바와 같이, "재료 층"은 그 전체에 걸쳐 재료를 포함하는 층을 지칭한다. 본 명세서에 사용되는 바와 같이, 교번하는 복수의 제1 요소들 및 제2 요소들은 제1 요소들의 인스턴스들 및 제2 요소들의 인스턴스들이 교번하는 구조물을 지칭한다. 교번하는 복수 중 단부 요소가 아닌 제1 요소들의 각각의 인스턴스는 양 면들 상에서 제2 요소들의 2개의 인스턴스들에 의해 인접하고, 교번하는 복수 중 단부 요소가 아닌 제2 요소들의 각각의 인스턴스는 양 단부들 상에서 제1 요소들의 2개의 인스턴스들에 의해 인접한다. 제1 요소들은 전체적으로 동일한 두께를 가질 수 있거나, 또는 상이한 두께들을 가질 수 있다. 제2 요소들은 전체적으로 동일한 두께를 가질 수 있거나, 또는 상이한 두께들을 가질 수 있다. 교번하는 복수의 제1 재료 층들 및 제2 재료 층들은 제1 재료 층들의 인스턴스로 또는 제2 재료 층들의 인스턴스로 시작할 수 있고, 제1 재료 층들의 인스턴스로 또는 제2 재료 층들의 인스턴스로 끝날 수 있다. 일 실시예에서, 제1 요소들의 인스턴스 및 제2 요소들의 인스턴스는 교번하는 복수 내에서 주기성을 가지고 반복되는 단위를 형성할 수 있다.
각각의 제1 재료 층은 제1 재료를 포함하고, 각각의 제2 재료 층은 제1 재료와 상이한 제2 재료를 포함한다. 일 실시예에서, 각각의 제1 재료 층은 절연 층(32)일 수 있고, 각각의 제2 재료 층은 희생 재료 층일 수 있다. 이러한 경우에, 스택은 교번하는 복수의 절연 층들(32) 및 희생 재료 층들(42)을 포함할 수 있고, 절연 층들(32) 및 희생 재료 층들(42)을 포함하는 교번하는 층들의 프로토타입 스택을 구성한다.
교번하는 복수의 스택은 본 명세서에서 교번하는 스택(32, 42)으로 지칭된다. 일 실시예에서, 교번하는 스택(32, 42)은 제1 재료로 구성된 절연 층들(32), 및 절연 층들(32)의 재료와 상이한 제2 재료로 구성된 희생 재료 층들(42)을 포함할 수 있다. 절연 층들(32)의 제1 재료는 적어도 하나의 절연 재료일 수 있다. 이와 같이, 각각의 절연 층(32)은 절연 재료 층일 수 있다. 절연 층들(32)에 사용될 수 있는 절연 재료들은 실리콘 산화물(도핑된 또는 도핑되지 않은 실리케이트 유리 포함), 실리콘 질화물, 실리콘 산질화물, 유기실리케이트 유리(OSG), 스핀-온 유전체 재료, 고 유전상수(고-k) 유전체 산화물(예컨대, 알루미늄 산화물, 하프늄 산화물 등)로 통상적으로 알려진 유전체 금속 산화물 및 그 실리케이트, 유전체 금속 산질화물 및 그 실리케이트, 및 유기 절연 재료를 포함하지만, 이들로 제한되지 않는다. 일 실시예에서, 절연 층들(32)의 제1 재료는 실리콘 산화물일 수 있다.
희생 재료 층들(42)의 제2 재료는 절연 층들(32)의 제1 재료에 대해 선택적으로 제거될 수 있는 희생 재료이다. 본 명세서에 사용되는 바와 같이, 제거 공정이 제2 재료의 제거율의 적어도 2배인 비율로 제1 재료를 제거하는 경우, 제1 재료의 제거는 제2 재료에 대해 "선택적"이다. 제2 재료의 제거율에 대한 제1 재료의 제거율의 비는 본 명세서에서 제2 재료에 대한 제1 재료의 제거 공정의 "선택도"로 지칭된다.
희생 재료 층들(42)은 절연 재료, 반도체 재료, 또는 전도성 재료를 포함할 수 있다. 희생 재료 층들(42)의 제2 재료는 후속적으로, 예를 들어, 수직 NAND 디바이스의 제어 게이트 전극들로서 기능할 수 있는 전기 전도성 전극들로 대체될 수 있다. 제2 재료의 비제한적인 예들은 실리콘 질화물, 비정질 반도체 재료(예컨대, 비정질 실리콘), 및 다결정 반도체 재료(예컨대, 폴리실리콘)를 포함한다. 일 실시예에서, 희생 재료 층들(42)은 실리콘 질화물, 또는 실리콘 및 게르마늄 중 적어도 하나를 포함하는 반도체 재료를 포함하는 스페이서 재료 층들일 수 있다.
일 실시예에서, 절연 층들(32)은 실리콘 산화물을 포함할 수 있고, 희생 재료 층들은 실리콘 질화물 희생 재료 층들을 포함할 수 있다. 절연 층들(32)의 제1 재료는, 예를 들어, 화학 기상 증착(chemical vapor deposition, CVD)에 의해 퇴적될 수 있다. 예를 들어, 실리콘 산화물이 절연 층들(32)에 사용되는 경우, 테트라에틸 오르토실리케이트(TEOS)가 CVD 공정을 위한 전구체 재료로서 사용될 수 있다. 희생 재료 층들(42)의 제2 재료는, 예를 들어, CVD 또는 원자층 증착(atomic layer deposition, ALD)으로 형성될 수 있다.
희생 재료 층들(42)은 적합하게 패턴화되어, 희생 재료 층들(42)의 대체에 의해 후속적으로 형성될 전도성 재료 부분들이 후속적으로 형성될 모놀리식 3차원 NAND 스트링 메모리 디바이스들의 제어 게이트 전극들과 같은 전기 전도성 전극들로서 기능할 수 있도록 한다.
희생 재료 층들(42)은 기판(9, 10)의 상부 표면에 실질적으로 평행하게 연장되는 스트립 형상을 갖는 부분을 포함할 수 있다.
절연 층들(32) 및 희생 재료 층들(42)의 두께들은 20 nm 내지 50 nm 범위에 있을 수 있지만, 각각의 절연 층(32) 및 각각의 희생 재료 층(42)에 대해 더 작은 두께 및 더 큰 두께가 사용될 수 있다. 절연 층(32) 및 희생 재료 층(예컨대, 제어 게이트 전극 또는 희생 재료 층)(42)의 쌍들의 반복 수는 2 내지 1,024, 및 전형적으로 8 내지 256 범위에 있을 수 있지만, 더 많은 반복수가 또한 사용될 수 있다. 스택 내의 상부 및 저부 게이트 전극들은 선택 게이트 전극들로서 기능할 수 있다. 일 실시예에서, 교번하는 스택(32, 42) 내의 각각의 희생 재료 층(42)은 각각의 희생 재료 층(42) 각각 내에서 실질적으로 불변인 균일한 두께를 가질 수 있다.
본 개시내용의 설명은, 스페이서 재료 층들이 후속적으로 전기 전도성 층들로 대체되는 희생 재료 층들(42)인 일 실시예를 사용하지만, 다른 실시예들에서 희생 재료 층들이 전기 전도성 층들로서 형성된다. 이러한 경우에, 스페이서 재료 층들을 전기 전도성 층들로 대체하기 위한 단계들이 생략될 수 있다.
옵션적으로, 절연 캡 층(70)이 교번하는 스택(32, 42) 위에 형성될 수 있다. 절연 캡 층(70)은 희생 재료 층들(42)의 재료와 상이한 유전체 재료를 포함한다. 일 실시예에서, 절연 캡 층(70)은 전술된 바와 같이 절연 층들(32)에 사용될 수 있는 유전체 재료를 포함할 수 있다. 절연 캡 층(70)은 절연 층들(32) 각각보다 큰 두께를 가질 수 있다. 절연 캡 층(70)은 예를 들어, 화학 기상 증착에 의해 퇴적될 수 있다. 일 실시예에서, 절연 캡 층(70)은 실리콘 산화물 층일 수 있다.
도 2a 및 도 2b를 참조하면, 단차형 표면들이 본 명세서에서 테라스 영역으로 지칭되는 교번하는 스택(32, 42)의 주변 영역에 형성된다. 본 명세서에 사용되는 바와 같이, "단차형 표면들"은, 각각의 수평 표면이 수평 표면의 제1 에지로부터 상향으로 연장되는 제1 수직 표면에 인접하도록 그리고 수평 표면의 제2 에지로부터 하향으로 연장되는 제2 수직 표면에 인접하도록 하는, 적어도 2개의 수평 표면들 및 적어도 2개의 수직 표면들을 포함하는 표면들의 세트를 지칭한다. 교번하는 스택(32, 42)의 부분들이 단차형 표면들의 형성을 통해 제거되는 체적 내에 단차형 공동이 형성된다. "단차형 공동"은 단차형 표면들을 갖는 공동을 지칭한다.
테라스 영역은 메모리 어레이 영역(100)에 인접하게 위치되는 계단 영역(300)에 형성된다. 단차형 공동은, 단차형 공동의 수평 단면 형상이 기판(9, 10)의 상부 표면으로부터의 수직 거리의 함수로서 단계적으로 변화하도록, 다양한 단차형 표면들을 가질 수 있다. 일 실시예에서, 단차형 공동은 처리 단계들의 세트를 반복적으로 수행함으로써 형성될 수 있다. 처리 단계들의 세트는, 예를 들어, 공동의 깊이를 하나 이상의 레벨만큼 수직으로 증가시키는 제1 유형의 에칭 공정, 및 제1 유형의 후속 에칭 공정에서 수직으로 에칭될 영역을 측방향으로 확장시키는 제2 유형의 에칭 공정을 포함할 수 있다. 본 명세서에 사용되는 바와 같이, 교번하는 복수를 포함하는 구조물의 "레벨"은 구조물 내의 제1 재료 층 및 제2 재료 층의 쌍의 상대 위치로서 정의된다.
교번하는 스택(32, 42) 내의 최상부 희생 재료 층(42) 이외의 각각의 희생 재료 층(42)은 테라스 영역에서 교번하는 스택(32, 42) 내의 임의의 위에 놓인 희생 재료 층(42)보다 측방향으로 더 멀리 연장된다. 테라스 영역은, 교번하는 스택(32, 42) 내의 최저부 층으로부터 교번하는 스택(32, 42) 내의 최상부 층까지 연속적으로 연장되는 교번하는 스택(32, 42)의 단차형 표면들을 포함한다.
단차형 표면들의 각각의 수직 단차부는 절연 층(32) 및 희생 재료 층의 하나 이상의 쌍들의 높이를 가질 수 있다. 일 실시예에서, 각각의 수직 단차부는 절연 층(32) 및 희생 재료 층(42)의 단일 쌍의 높이를 가질 수 있다. 다른 실시예에서, 다수의 "열들(columns)"의 계단들은 각각의 수직 단차부가 절연 층(32) 및 희생 재료 층(42)의 복수의 쌍들의 높이를 갖도록 제1 수평 방향(hd1)을 따라 형성될 수 있고, 열들의 개수는 적어도 복수의 쌍들의 개수일 수 있다. 계단의 각각의 열은 희생 재료 층들(42) 각각이 각각의 열의 계단들 내에 물리적으로 노출된 상부 표면을 갖도록 서로 수직으로 오프셋될 수 있다. 예시적인 예에서, 후속적으로 형성될 메모리 스택 구조물들의 각각의 블록에 대해 2개 열의 계단들이 형성되어, 하나의 열의 계단들이 홀수 번째(저부로부터 계수됨) 희생 재료 층들(42)에 대해 물리적으로 노출된 상부 표면들을 제공하고, 다른 열의 계단들이 짝수 번째(저부로부터 계수됨) 희생 재료 층들에 대해 물리적으로 노출된 상부 표면들을 제공한다. 희생 재료 층들(42)의 물리적으로 노출된 표면들을 따라 형성된 수직 오프셋들의 각각의 세트를 갖는 3개, 4개, 또는 그 초과의 열들의 계단들을 사용하는 구성들이 또한 사용될 수 있다. 각각의 희생 재료 층(42)은 임의의 희생 재료 층(42)의 각각의 물리적으로 노출된 표면이 오버행(overhang)을 갖지 않도록 적어도 하나의 방향을 따라, 임의의 위에 놓인 희생 재료 층들(42)보다 더 큰 측방향 범위를 갖는다. 일 실시예에서, 계단들의 각각의 열 내의 수직 단차부들은 제1 수평 방향(hd1)을 따라 배열될 수 있고, 계단들의 열들은 제1 수평 방향(hd1)에 수직인 제2 수평 방향(hd2)을 따라 배열될 수 있다. 일 실시예에서, 제1 수평 방향(hd1)은 메모리 어레이 영역(100)과 계단 영역(300) 사이의 경계와 수직일 수 있다.
역-단차형 유전체 재료 부분(65)(즉, 절연 충전 재료 부분)은 그 내부에서의 유전체 재료의 퇴적에 의해 단차형 공동 내에 형성될 수 있다.
예를 들어, 실리콘 산화물과 같은 유전체 재료가 단차형 공동 내에 퇴적될 수 있다. 퇴적된 유전체 재료의 잉여 부분들은 예를 들어, 화학적 기계적 평탄화(CMP)에 의해, 절연 캡 층(70)의 상부 표면 위로부터 제거될 수 있다. 단차형 공동을 충전하는 퇴적된 유전체 재료의 나머지 부분은 역-단차형 유전체 재료 부분(65)을 구성한다. 본 명세서에 사용되는 바와 같이, "역-단차형" 요소는, 단차형 표면들, 및 요소가 존재하는 기판의 상부 표면으로부터의 수직 거리의 함수로서 단조적으로 증가하는 수평 단면적을 갖는 요소를 지칭한다. 실리콘 산화물이 역-단차형 유전체 재료 부분(65)에 사용되는 경우, 역-단차형 유전체 재료 부분(65)의 실리콘 산화물은 B, P 및/또는 F와 같은 도펀트로 도핑될 수 있거나, 도핑되지 않을 수 있다.
옵션적으로, 드레인-선택-레벨 절연 구조물들(72)이, 절연 캡 층(70), 및 드레인-선택-레벨들에 위치된 희생 재료 층들(42)의 서브세트를 통해 형성될 수 있다. 드레인-선택-레벨 절연 구조물들(72)은, 예를 들어, 드레인-선택-레벨 절연 트렌치들을 형성하고 드레인-선택-레벨 절연 트렌치들을 실리콘 산화물과 같은 유전체 재료로 충전함으로써 형성될 수 있다. 유전체 재료의 잉여 부분들은 절연 캡 층(70)의 상부 표면 위로부터 제거될 수 있다.
도 3a 및 도 3b를 참조하면, 적어도 포토레지스트 층을 포함하는 리소그래피 재료 스택(도시되지 않음)이 절연 캡 층(70) 및 역-단차형 유전체 재료 부분(65) 위에 형성될 수 있고, 리소그래피 방식으로 패터닝되어 내부에 개구들을 형성할 수 있다. 개구들은 메모리 어레이 영역(100) 위에 형성된 제1 세트의 개구들 및 계단 영역(300) 위에 형성된 제2 세트의 개구들을 포함한다. 리소그래피 재료 스택 내의 패턴은, 패터닝된 리소그래피 재료 스택을 에칭 마스크로서 사용하는 적어도 하나의 이방성 에칭에 의해 절연 캡 층(70) 또는 역-단차형 유전체 재료 부분(65)을 통해, 그리고 교번하는 스택(32, 42)을 통해 전사될 수 있다.
패터닝된 리소그래피 재료 스택 내의 개구들 아래에 놓인 교번하는 스택(32, 42)의 부분들이 에칭되어 메모리 개구들(49) 및 지지 개구들(19)을 형성한다. 본 명세서에서 사용되는 바와 같이, "메모리 개구"는 메모리 스택 구조물과 같은 메모리 요소들이 후속적으로 형성되는 구조물을 지칭한다. 본 명세서에서 사용되는 바와 같이, "지지 개구"는 다른 요소들을 기계적으로 지지하는 지지 구조물(예컨대, 구조물 기둥 구조물)이 후속적으로 형성되는 구조물을 지칭한다. 메모리 개구들(49)은 메모리 어레이 영역(100) 내의 절연 캡 층(70) 및 교번하는 스택(32, 42)의 전체를 통해 형성된다. 지지 개구들(19)은 계단 영역(300) 내의 역-단차형 유전체 재료 부분(65), 및 단차형 표면들 아래에 놓이는 교번하는 스택(32, 42)의 일부분을 통해 형성된다.
메모리 개구들(49)은 교번하는 스택(32, 42)의 전체를 통해 연장된다. 지지 개구들(19)은 교번하는 스택(32, 42) 내의 층들의 서브세트를 통해 연장된다. 교번하는 스택(32, 42)의 재료들을 통해 에칭하기 위해 사용되는 이방성 에칭 공정의 화학작용은 교번하는 스택(32, 42) 내의 제1 및 제2 재료들의 에칭을 최적화하도록 교대로 이루어질 수 있다. 이방성 에칭은, 예를 들어, 일련의 반응성 이온 에칭일 수 있다. 메모리 개구들(49) 및 지지 개구들(19)의 측벽들은 실질적으로 수직일 수 있거나, 테이퍼링될 수 있다. 패턴화된 리소그래피 재료 스택은, 예를 들어, 애싱(ashing)에 의해 후속적으로 제거될 수 있다.
메모리 개구들(49) 및 지지 개구들(19)은, 교번하는 스택(32, 42)의 상부 표면으로부터 적어도 반도체 재료 층(10)의 최상부 표면을 포함하는 수평 평면까지 연장될 수 있다. 일 실시예에서, 반도체 재료 층(10) 내로의 오버에칭은 옵션적으로, 반도체 재료 층(10)의 상부 표면이 각각의 메모리 개구(49) 및 각각의 지지 개구(19)의 저부에서 물리적으로 노출된 후에 수행될 수 있다. 오버에칭은 리소그래피 재료 스택의 제거 이전에, 또는 이후에 수행될 수 있다. 다시 말하면, 반도체 재료 층(10)의 리세스된 표면들은 반도체 재료 층(10)의 리세스되지 않은(un-recessed) 상부 표면들로부터 리세스 깊이만큼 수직으로 오프셋될 수 있다. 리세스 깊이는 예를 들어, 1 nm 내지 50 nm의 범위일 수 있지만, 더 작은 리세스 깊이 및 더 큰 리세스 깊이가 또한 사용될 수 있다. (도면들에 도시된 바와 같은) 오버에칭은 옵션적이며, 생략될 수 있다. 오버에칭이 수행되지 않으면, 메모리 개구들(49) 및 지지 개구들(19)의 저부 표면들은 반도체 재료 층(10)(도시되지 않음)의 최상부 표면과 동일 평면 상에 있을 수 있다.
메모리 개구들(49) 및 지지 개구들(19) 각각은 기판의 최상부 표면에 실질적으로 수직으로 연장되는 측벽(또는 복수의 측벽들)을 포함할 수 있다. 메모리 개구들(49)의 2차원 어레이가 메모리 어레이 영역(100)에 형성될 수 있다. 지지 개구들(19)의 2차원 어레이가 계단 영역(300)에 형성될 수 있다. 기판 반도체 층(9) 및 반도체 재료 층(10)은 반도체 기판일 수 있는 기판(9, 10)을 집합적으로 구성한다. 대안적으로, 반도체 재료 층(10)은 생략될 수 있고, 메모리 개구들(49) 및 지지 개구들(19)은 기판 반도체 층(9)의 상부 표면까지 연장될 수 있다.
도 4a 내지 도 4h는, 도 3a 및 도 3b의 예시적인 구조물에서의 메모리 개구들(49) 중 하나인 메모리 개구(49)에서의 구조적 변화들을 도시한다. 동일한 구조적 변화가 다른 메모리 개구들(49) 각각에서 그리고 각각의 지지 개구(19)에서 동시에 발생한다.
도 4a를 참조하면, 도 3a 및 도 3b의 예시적인 디바이스 구조물에서의 메모리 개구(49)가 도시되어 있다. 메모리 개구(49)는 절연 캡 층(70), 교번하는 스택(32, 42)을 통해, 그리고 옵션적으로 반도체 재료 층(10)의 상부 부분 내로 연장된다. 이러한 처리 단계에서, 각각의 지지 개구(19)는 역-단차형 유전체 재료 부분(65), 교번하는 스택(32, 42) 내의 층들의 서브세트를 통해, 그리고 옵션적으로 반도체 재료 층(10)의 상부 부분을 통해 연장될 수 있다. 반도체 재료 층(10)의 상부 표면에 대한 각각의 메모리 개구의 저부 표면의 리세스 깊이는 0 nm 내지 30 nm의 범위일 수 있지만, 더 큰 리세스 깊이들이 또한 사용될 수 있다. 옵션적으로, 희생 재료 층들(42)은 예를 들어, 등방성 에칭에 의해 측방향으로 부분적으로 리세스되어 측방향 리세스들(도시되지 않음)을 형성할 수 있다.
도 4b를 참조하면, 선택적인 페데스탈 채널 부분(예컨대, 에피택셜 페데스탈)(11)이 예를 들어, 선택적 에피택시에 의해 각각의 메모리 개구(49) 및 각각의 지지 개구(19)의 저부 부분에서 형성될 수 있다. 각각의 페데스탈 채널 부분(11)은 반도체 재료 층(10)의 단결정 반도체 재료와 에피택셜 정렬되어 있는 단결정 반도체 재료를 포함한다. 일 실시예에서, 페데스탈 채널 부분(11)은 반도체 재료 층(10)과 동일한 전도성 유형의 전기 도펀트로 도핑될 수 있다. 일 실시예에서, 각각의 페데스탈 채널 부분(11)의 상부 표면은 희생 재료 층(42)의 상부 표면을 포함하는 수평 평면 위에 형성될 수 있다. 이러한 경우, 적어도 하나의 소스 선택 게이트 전극이, 페데스탈 채널 부분들(11)의 상부 표면들을 포함하는 수평 평면 아래에 위치된 각각의 희생 재료 층(42)을 각각의 전도성 재료 층으로 대체함으로써, 후속적으로 형성될 수 있다. 페데스탈 채널 부분(11)은 기판(9, 10)에 후속적으로 형성될 소스 영역과 메모리 개구(49)의 상부 부분에 후속적으로 형성될 드레인 영역 사이에서 연장되는 트랜지스터 채널의 일부분일 수 있다.
메모리 공동(49')이 페데스탈 채널 부분(11) 위의 메모리 개구(49)의 비충전된 부분 내에 존재한다. 일 실시예에서, 페데스탈 채널 부분(11)은 단결정 실리콘을 포함할 수 있다. 일 실시예에서, 페데스탈 채널 부분(11)은 페데스탈 채널 부분이 접촉하는 반도체 재료 층(10)의 전도성 유형과 동일한 제1 전도성 유형의 도핑을 가질 수 있다. 반도체 재료 층(10)이 존재하지 않는 경우, 페데스탈 채널 부분(11)은 제1 전도성 유형의 도핑을 가질 수 있는 기판 반도체 층(9) 상에 직접 형성될 수 있다.
도 4c를 참조하면, 차단 유전체 층(52), 전하 저장 층(54), 터널링(tunneling) 유전체(56), 및 옵션적인 제1 반도체 채널 층(601)을 포함하는 층들의 스택이 메모리 개구들(49) 내에 순차적으로 퇴적될 수 있다.
차단 유전체 층(52)은 단일 유전체 재료 층 또는 복수의 유전체 재료 층들의 스택을 포함할 수 있다. 일 실시예에서, 차단 유전체 층은 유전체 금속 산화물로 본질적으로 이루어진 유전체 금속 산화물 층을 포함할 수 있다. 본 명세서에 사용되는 바와 같이, 유전체 금속 산화물은 적어도 하나의 금속성 원소 및 적어도 산소를 포함하는 유전체 재료를 지칭한다. 유전체 금속 산화물은 적어도 하나의 금속성 원소 및 산소로 본질적으로 이루어질 수 있거나, 적어도 하나의 금속성 원소, 산소, 및 질소와 같은 적어도 하나의 비-금속성 원소로 본질적으로 이루어질 수 있다. 일 실시예에서, 차단 유전체 층(52)은 7.9 초과의 유전 상수를 갖는, 즉 실리콘 질화물의 유전 상수보다 큰 유전 상수를 갖는 유전체 금속 산화물을 포함할 수 있다.
유전체 금속 산화물의 비제한적인 예들은 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2), 란타늄 산화물(LaO2), 이트륨 산화물(Y2O3), 탄탈륨 산화물(Ta2O5), 이들의 실리케이트, 이들의 질소-도핑된 화합물, 이들의 합금, 및 이들의 스택을 포함한다. 유전체 금속 산화물 층은 예를 들어, 화학 기상 증착(CVD), 원자층 증착(ALD), 펄스형 레이저 증착(PLD), 액적 화학 증착, 또는 이들의 조합에 의해 퇴적될 수 있다. 유전체 금속 산화물 층의 두께는 1 nm 내지 20 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다. 유전체 금속 산화물 층은 후속적으로, 저장된 전기 전하들이 제어 게이트 전극들로 누설되는 것을 차단하는 유전체 재료 부분으로서 기능할 수 있다. 일 실시예에서, 차단 유전체 층(52)은 알루미늄 산화물을 포함한다. 일 실시예에서, 차단 유전체 층(52)은 상이한 재료 조성들을 갖는 다수의 유전체 금속 산화물 층들을 포함할 수 있다.
대안적으로 또는 추가적으로, 차단 유전체 층(52)은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 또는 이들의 조합과 같은 유전체 반도체 화합물을 포함할 수 있다. 일 실시예에서, 차단 유전체 층(52)은 실리콘 산화물을 포함할 수 있다. 이러한 경우, 차단 유전체 층(52)의 유전체 반도체 화합물은 저압 화학 기상 증착, 원자층 증착, 또는 이들의 조합과 같은 컨포멀 퇴적 방법에 의해 형성될 수 있다. 유전체 반도체 화합물의 두께는 1 nm 내지 20 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다. 대안적으로, 차단 유전체 층(52)은 생략될 수 있고, 후속으로 형성될 메모리 필름들의 표면들 상의 후면 리세스들의 형성 이후에 후면 차단 유전체 층이 형성될 수 있다.
후속적으로, 전하 저장 층(54)이 형성될 수 있다. 일 실시예에서, 전하 저장 층(54)은, 예를 들어 실리콘 질화물일 수 있는 유전체 전하 트래핑 재료를 포함하는 전하 트래핑 재료의 연속적인 층 또는 패턴화된 개별 부분들일 수 있다. 대안적으로, 전하 저장 층(54)은, 예를 들어, 측방향 리세스들 내에서 희생 재료 층들(42) 내로 형성됨으로써, 다수의 전기적으로 절연된 부분들(예컨대, 플로팅 게이트들)로 패턴화되는 금속성 재료 또는 도핑된 폴리실리콘과 같은 전도성 재료의 패턴화된 개별 부분들 또는 연속적인 층을 포함할 수 있다. 일 실시예에서, 전하 저장 층(54)은 실리콘 질화물 층을 포함한다. 일 실시예에서, 희생 재료 층들(42) 및 절연 층들(32)은 수직으로 일치하는 측벽들을 가질 수 있고, 전하 저장 층(54)은 단일 연속 층으로서 형성될 수 있다.
다른 실시예에서, 희생 재료 층들(42)은 절연 층들(32)의 측벽들에 대해 측방향으로 리세스될 수 있고, 퇴적 공정과 이방성 에칭 공정의 조합이, 수직으로 이격된 복수의 메모리 재료 부분들로서 전하 저장 층(54)을 형성하기 위해 사용될 수 있다. 본 개시내용의 설명은 전하 저장 층(54)이 단일 연속 층인 일 실시예를 사용하지만, 다른 실시예들에서, 전하 저장 층(54)은 수직으로 이격된 복수의 메모리 재료 부분들(이는 전하 트래핑 재료 부분들 또는 전기적으로 절연된 전도성 재료 부분들일 수 있음)로 대체된다.
전하 저장 층(54)은 균질한 조성의 단일 전하 저장 층으로서 형성될 수 있거나, 또는 다수의 전하 저장 층들의 스택을 포함할 수 있다. 사용되는 경우, 다수의 전하 저장 층들은, 전도성 재료들(예컨대, 텅스텐, 몰리브덴, 탄탈륨, 티타늄, 백금, 루테늄, 및 이들의 합금과 같은 금속, 또는 텅스텐 규화물, 몰리브덴 규화물, 탄탈륨 규화물, 티타늄 규화물, 니켈 규화물, 코발트 규화물, 또는 이들의 조합과 같은 금속 규화물) 및/또는 반도체 재료들(예컨대, 적어도 하나의 원소 반도체 요소 또는 적어도 하나의 화합물 반도체 재료를 포함하는 다결정 또는 비정질 반도체 재료)을 포함하는 복수의 이격된 플로팅 게이트 재료 층들을 포함할 수 있다. 대안적으로 또는 추가적으로, 전하 저장 층(54)은 하나 이상의 실리콘 질화물 세그먼트들과 같은 절연 전하 트래핑 재료를 포함할 수 있다. 대안적으로, 전하 저장 층(54)은 예를 들어, 루테늄 나노입자일 수 있는 금속 나노입자와 같은 전도성 나노입자를 포함할 수 있다. 전하 저장 층(54)은 예를 들어, 화학 기상 증착(CVD), 원자층 증착(ALD), 물리 증착(PVD), 또는 내부에 전기 전하를 저장하기 위한 임의의 적합한 퇴적 기술에 의해 형성될 수 있다. 전하 저장 층(54)의 두께는 2 nm 내지 20 nm 범위에 있을 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
터널링 유전체(56)는 적합한 전기 바이어스 조건들 하에서 전하 터널링이 수행될 수 있는 유전체 재료를 포함한다. 전하 터널링은 형성될 모놀리식 3차원 NAND 스트링 메모리 디바이스의 동작 모드에 따라, 고온-캐리어 주입을 통해 또는 파울러-노르드하임(Fowler-Nordheim) 터널링 유도 전하 전달에 의해 수행될 수 있다. 터널링 유전체(56)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 유전체 금속 산화물(예컨대, 알루미늄 산화물 및 하프늄 산화물), 유전체 금속 산질화물, 유전체 금속 실리케이트, 이들의 합금, 및/또는 이들의 조합을 포함할 수 있다. 일 실시예에서, 터널링 유전체(56)는 제1 실리콘 산화물 층, 실리콘 산질화물 층, 및 제2 실리콘 산화물 층의 스택을 포함할 수 있으며, 이는 흔히 ONO 스택으로 알려져 있다. 일 실시예에서, 터널링 유전체(56)는 실질적으로 탄소가 없는 실리콘 산화물 층 또는 실질적으로 탄소가 없는 실리콘 산질화물 층을 포함할 수 있다. 터널링 유전체(56)의 두께는 2 nm 내지 20 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
옵션적인 제1 반도체 채널 층(601)은 반도체 재료, 예컨대 적어도 하나의 원소 반도체 재료, 적어도 하나의 III-V 화합물 반도체 재료, 적어도 하나의 II-VI 화합물 반도체 재료, 적어도 하나의 유기 반도체 재료, 또는 당업계에 알려진 다른 반도체 재료들을 포함한다. 일 실시예에서, 제1 반도체 채널 층(601)은 비정질 실리콘 또는 폴리실리콘을 포함한다. 제1 반도체 채널 층(601)은 저압 화학 기상 증착(LPCVD)과 같은 컨포멀 퇴적 방법에 의해 형성될 수 있다. 제1 반도체 채널 층(601)의 두께는 2 nm 내지 10 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다. 퇴적된 재료 층들(52, 54, 56, 601)로 충전되지 않는 각각의 메모리 개구(49)의 체적 내에 메모리 공동(49')이 형성된다.
도 4d를 참조하면, 옵션적인 제1 반도체 채널 층(601), 터널링 유전체(56), 전하 저장 층(54), 차단 유전체 층(52)은 적어도 하나의 이방성 에칭 공정을 사용하여 순차적으로 이방성으로 에칭된다. 절연 캡 층(70)의 상부 표면 위에 위치된 제1 반도체 채널 층(601), 터널링 유전체(56), 전하 저장 층(54), 및 차단 유전체 층(52)의 부분들은 적어도 하나의 이방성 에칭 공정에 의해 제거될 수 있다. 또한, 각각의 메모리 공동(49')의 저부에서의 제1 반도체 채널 층(601), 터널링 유전체(56), 전하 저장 층(54), 및 차단 유전체 층(52)의 수평 부분들이 제거되어, 이들의 나머지 부분들 내에 개구들을 형성할 수 있다. 제1 반도체 채널 층(601), 터널링 유전체(56), 전하 저장 층(54), 및 차단 유전체 층(52) 각각은, 다양한 재료 층들에 대해 동일할 수 있거나 동일하지 않을 수 있는, 각각의 에칭 화학 작용을 사용하는 각각의 이방성 에칭 공정에 의해 에칭될 수 있다.
제1 반도체 채널 층(601)의 각각의 나머지 부분은 관형 구성을 가질 수 있다. 전하 저장 층(54)은 전하 트래핑 재료 또는 플로팅 게이트 재료를 포함할 수 있다. 일 실시예에서, 각각의 전하 저장 층(54)은 프로그래밍 시에 전기 전하를 저장하는 전하 저장 영역들의 수직 스택을 포함할 수 있다. 일 실시예에서, 전하 저장 층(54)은 희생 재료 층들(42)에 인접한 각각의 부분이 전하 저장 영역을 구성하는 전하 저장 층일 수 있다.
페데스탈 채널 부분(11)의 표면(또는 페데스탈 채널 부분들(11)이 사용되지 않는 경우, 반도체 재료 층(10)의 표면)은 개구 아래에서 제1 반도체 채널 층(601), 터널링 유전체(56), 전하 저장 층(54), 및 차단 유전체 층(52)을 통해 물리적으로 노출될 수 있다. 옵션적으로, 각각의 메모리 공동(49')의 저부에 있는 물리적으로 노출된 반도체 표면은, 메모리 공동(49') 아래의 리세스된 반도체 표면이 페데스탈 채널 부분(11)의(또는 페데스탈 채널 부분들(11)이 사용되지 않는 경우, 반도체 재료 층(10)의) 최상부 표면으로부터 리세스 거리만큼 수직으로 오프셋되도록 수직으로 리세스될 수 있다. 터널링 유전체(56)가 전하 저장 층(54) 위에 위치된다. 메모리 개구(49) 내의 차단 유전체 층(52), 전하 저장 층(54), 및 터널링 유전체(56)의 세트가 메모리 필름(50)을 구성하며, 이는 차단 유전체 층(52) 및 터널링 유전체(56)에 의해 주변 재료들로부터 절연되는 (전하 저장 층(54)을 포함하는) 복수의 전하 저장 영역들을 포함한다. 일 실시예에서, 제1 반도체 채널 층(601), 터널링 유전체(56), 전하 저장 층(54), 및 차단 유전체 층(52)은 수직으로 일치하는 측벽들을 가질 수 있다.
도 4e를 참조하면, 제2 반도체 채널 층(602)이 페데스탈 채널 부분(11)의 반도체 표면 상에, 또는 페데스탈 채널 부분(11)이 옵션적으로 생략되는 경우, 반도체 재료 층(10) 상에 직접, 그리고 제1 반도체 채널 층(601) 상에 직접 퇴적될 수 있다. 제2 반도체 채널 층(602)은 반도체 재료, 예컨대 적어도 하나의 원소 반도체 재료, 적어도 하나의 III-V 화합물 반도체 재료, 적어도 하나의 II-VI 화합물 반도체 재료, 적어도 하나의 유기 반도체 재료, 또는 당업계에 알려진 다른 반도체 재료들을 포함한다. 일 실시예에서, 제2 반도체 채널 층(602)은 비정질 실리콘 또는 폴리실리콘을 포함한다. 제2 반도체 채널 층(602)은 저압 화학 기상 증착(LPCVD)과 같은 컨포멀 퇴적 방법에 의해 형성될 수 있다. 제2 반도체 채널 층(602)의 두께는 2 nm 내지 10 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다. 제2 반도체 채널 층(602)은 각각의 메모리 개구 내의 메모리 공동(49')을 부분적으로 충전할 수 있거나, 또는 각각의 메모리 개구 내의 공동을 완전히 충전할 수 있다.
제1 반도체 채널 층(601) 및 제2 반도체 채널 층(602)의 재료들은 집합적으로 반도체 채널 재료로 지칭된다. 다시 말해서, 반도체 채널 재료는 제1 반도체 채널 층(601) 및 제2 반도체 채널 층(602) 내의 모든 반도체 재료의 세트이다.
도 4f를 참조하면, 각각의 메모리 개구 내의 메모리 공동(49')이 제2 반도체 채널 층(602)에 의해 완전히 충전되지 않는 경우, 각각의 메모리 개구 내의 메모리 공동(49')의 임의의 나머지 부분을 충전하기 위해 유전체 코어 층(62L)이 메모리 공동(49') 내에 퇴적될 수 있다. 유전체 코어 층(62L)은 실리콘 산화물 또는 유기실리케이트 유리와 같은 유전체 재료를 포함한다. 유전체 코어 층(62L)은 저압 화학 기상 증착(LPCVD)과 같은 컨포멀 퇴적 방법에 의해, 또는 스핀 코팅과 같은 자기-평탄화 퇴적 공정에 의해 퇴적될 수 있다.
도 4g를 참조하면, 유전체 코어 층(62L)의 수평 부분은, 예를 들어 절연 캡 층(70)의 상부 표면 위로부터의 리세스 에칭에 의해 제거될 수 있다. 유전체 코어 층(62L)의 각각의 나머지 부분은 유전체 코어(62)를 구성한다. 또한, 절연 캡 층(70)의 상부 표면 위에 위치된 제2 반도체 채널 층(602)의 수평 부분은 리세스 에칭 또는 화학적 기계적 평탄화(CMP)를 사용할 수 있는 평탄화 공정에 의해 제거될 수 있다. 제2 반도체 채널 층(602)의 각각의 나머지 부분은 전체적으로 메모리 개구(49) 내에 또는 전체적으로 지지 개구(19) 내에 위치될 수 있다.
제1 반도체 채널 층(601) 및 제2 반도체 채널 층(602)의 각각의 인접한 쌍은 수직 반도체 채널(60)을 포함하는 수직 NAND 디바이스가 턴 온되면 전류가 흐를 수 있는 수직 반도체 채널(60)을 집합적으로 형성할 수 있다. 터널링 유전체(56)는 전하 저장 층(54)에 의해 둘러싸이고, 수직 반도체 채널(60)의 일부분을 측방향으로 둘러싼다. 차단 유전체 층(52), 전하 저장 층(54), 및 터널링 유전체(56)의 각각의 인접한 세트는 메모리 필름(50)을 집합적으로 구성하며, 이는 거시적 유지 시간으로 전기 전하를 저장할 수 있다. 일부 실시예들에서, 차단 유전체 층(52)이 이 단계에서 메모리 필름(50) 내에 존재하지 않을 수 있고, 차단 유전체 층이 후면 리세스들의 형성 이후에 후속으로 형성될 수 있다. 본 명세서에서 사용되는 바와 같이, 거시적 유지 시간은 24시간을 초과하는 유지 시간과 같은, 영구 메모리 디바이스로서의 메모리 디바이스의 동작에 적합한 유지 시간을 지칭한다.
도 4h를 참조하면, 각각의 유전체 코어(62)의 상부 표면은, 예를 들어 절연 캡 층(70)의 상부 표면과 절연 캡 층(70)의 저부 표면 사이에 위치되는 깊이까지 리세스 에칭에 의해 각각의 메모리 개구 내에 추가로 리세스될 수 있다. 드레인 영역들(63)은 유전체 코어(62) 위의 각각의 리세스된 영역 내에 도핑된 반도체 재료를 퇴적함으로써 형성될 수 있다. 드레인 영역들(63)은 제1 전도성 유형과 반대인 제2 전도성 유형의 도핑을 가질 수 있다. 예를 들어, 제1 전도성 유형이 p-형인 경우, 제2 전도성 유형은 n-형이고, 그 반대로도 가능하다. 드레인 영역들(63) 내의 도펀트 농도는 5.0 × 1019/㎤ 내지 2.0 × 1021/㎤의 범위일 수 있지만, 더 낮은 도펀트 농도 및 더 높은 도펀트 농도가 또한 사용될 수 있다. 도핑된 반도체 재료는, 예를 들어 도핑된 폴리실리콘일 수 있다. 퇴적된 반도체 재료의 잉여 부분들은 예를 들어, 화학적 기계적 평탄화(CMP) 또는 리세스 에칭에 의해 절연 캡 층(70)의 상부 표면 위로부터 제거되어 드레인 영역들(63)을 형성할 수 있다.
메모리 개구(49) 내의 메모리 필름(50)과 수직 반도체 채널(60)의 각각의 조합은 메모리 스택 구조물(55)을 구성한다. 메모리 스택 구조물(55)은 반도체 채널, 터널링 유전체, 전하 저장 층(54)의 부분들을 포함하는 복수의 메모리 요소들, 및 옵션적인 차단 유전체 층(52)의 조합이다. 메모리 개구(49) 내의 페데스탈 채널 부분(11)(존재하는 경우), 메모리 스택 구조물(55), 유전체 코어(62), 및 드레인 영역(63)의 각각의 조합은 본 명세서에서 메모리 개구 충전 구조물(58)로 지칭된다. 각각의 지지 개구(19) 내의 페데스탈 채널 부분(11)(존재하는 경우), 메모리 필름(50), 수직 반도체 채널(60), 유전체 코어(62), 및 드레인 영역(63)의 각각의 조합은 각각의 지지 개구들(19)을 충전하고, 지지 기둥 구조물을 구성한다.
도 5를 참조하면, 각각 메모리 개구들(49) 및 지지 개구들(19) 내의 메모리 개구 충전 구조물들(58) 및 지지 기둥 구조물(20)의 형성 이후의 예시적인 구조물이 도시된다. 메모리 개구 충전 구조물(58)의 인스턴스가 도 4a 및 도 4b의 구조물의 각각의 메모리 개구(49) 내에 형성될 수 있다. 지지 기둥 구조물(20)의 인스턴스가 도 4a 및 도 4b의 구조물의 각각의 지지 개구(19) 내에 형성될 수 있다.
각각의 메모리 스택 구조물(55)은 다수의 반도체 채널 층들(601, 602)을 포함할 수 있는 수직 반도체 채널(60), 및 메모리 필름(50)을 포함한다. 메모리 필름(50)은 수직 반도체 채널(60)을 측방향으로 둘러싸는 터널링 유전체(56) 및 터널링 유전체(56)를 측방향으로 둘러싸는 전하 저장 영역들의 수직 스택(전하 저장 층(54)을 포함함) 및 옵션적인 차단 유전체 층(52)을 포함할 수 있다. 본 개시내용의 설명이 메모리 스택 구조물에 대한 예시된 구성을 사용하지만, 본 개시내용의 다양한 실시예들의 방법들은 메모리 필름(50)에 대한 그리고/또는 수직 반도체 채널(60)에 대한 상이한 층 스택들 또는 구조물들을 포함하는 대안적인 메모리 스택 구조물들에 적용될 수 있다.
도 6a 및 도 6b를 참조하면, 절연 층(32) 및 희생 재료 층들(42)의 교번하는 스택(32, 42) 위에, 그리고 메모리 스택 구조물들(55) 및 지지 기둥 구조물들(20) 위에, 접촉-레벨 유전체 층(73)이 형성될 수 있다. 접촉 비아 구조물들이 후속적으로 접촉-레벨 유전체 층(73)을 통해 형성된다. 접촉-레벨 유전체 층(73)은 희생 재료 층들(42)의 유전체 재료와 상이한 유전체 재료를 포함한다. 예를 들어, 접촉-레벨 유전체 층(73)은 실리콘 산화물을 포함할 수 있다. 접촉-레벨 유전체 층(73)은 50 nm 내지 500 nm의 범위의 두께를 가질 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
포토레지스트 층(도시되지 않음)이 접촉-레벨 유전체 층(73) 위에 도포될 수 있고, 리소그래피 방식으로 패터닝되어 메모리 스택 구조물들(55)의 클러스터들 사이의 영역들에 개구들을 형성한다. 포토레지스트 층 내의 패턴은 이방성 에칭을 사용하여 접촉-레벨 유전체 층(73), 교번하는 스택(32, 42) 및/또는 역-단차형 유전체 재료 부분(65)을 통해 전사되어 후면 트렌치들(79)을 형성할 수 있으며, 이는 접촉-레벨 유전체 층(73)의 상부 표면으로부터 적어도 기판(9, 10)의 상부 표면까지 수직으로 연장되고, 메모리 어레이 영역(100) 및 계단 영역(300)을 거쳐 측방향으로 연장된다.
일 실시예에서, 후면 트렌치들(79)은 제1 수평 방향(hd1)을 따라 측방향으로 연장될 수 있고, 제1 수평 방향(hd1)에 수직인 제2 수평 방향(hd2)을 따라 서로 측방향으로 이격될 수 있다. 메모리 스택 구조물들(55)은 제1 수평 방향(hd1)을 따라서 연장되는 행들로 배열될 수 있다. 드레인-선택-레벨 절연 구조물들(72)은 제1 수평 방향(hd1)을 따라 측방향으로 연장될 수 있다. 각각의 후면 트렌치(79)는 길이방향을 따라서(즉, 제1 수평 방향(hd1)을 따라서) 불변인 균일한 폭을 가질 수 있다. 각각의 드레인-선택-레벨 절연 구조물(72)은 제1 수평 방향(hd1)을 따른 병진과 불변인 제1 수평 방향(hd1)에 수직인 수직 평면들을 따라 균일한 수직 단면 프로파일을 가질 수 있다. 메모리 스택 구조물들(55)의 다수의 행들이, 이웃하는 쌍인 후면 트렌치(79)와 드레인-선택-레벨 절연 구조물(72) 사이에, 또는 이웃하는 쌍인 드레인-선택-레벨 절연 구조물들(72) 사이에 위치될 수 있다. 일 실시예에서, 후면 트렌치들(79)은 소스 접촉 구조물이 후속적으로 형성될 수 있는 소스 접촉 개구를 포함할 수 있다. 포토레지스트 층은 예를 들어, 애싱에 의해 제거될 수 있다.
도 7 및 도 8a를 참조하면 절연 층들(32)의 제1 재료에 대하여 희생 재료 층들(42)의 제2 재료를 선택적으로 에칭하는 에칭제가 예를 들어, 에칭 공정을 사용하여 후면 트렌치들(79) 내로 도입될 수 있다. 도 9a는 도 8의 예시적인 구조물의 영역을 도시한다. 희생 재료 층들(42)이 제거된 체적들 내에 후면 리세스들(43)이 형성된다. 희생 재료 층들(42)의 제2 재료의 제거는 절연 층들(32)의 제1 재료, 역-단차형 유전체 재료 부분(65)의 재료, 반도체 재료 층(10)의 반도체 재료, 및 메모리 필름들(50)의 최외각 층의 재료에 선택적일 수 있다. 일 실시예에서, 희생 재료 층들(42)은 실리콘 질화물을 포함할 수 있고, 절연 층들(32) 및 역-단차형 유전체 재료 부분(65)의 재료들은 실리콘 산화물 및 유전체 금속 산화물들로부터 선택될 수 있다.
제1 재료 및 메모리 필름들(50)의 최외각 층에 대해 선택적으로 제2 재료를 제거하는 에칭 공정은 습식 에칭 용액을 사용하는 습식 에칭 공정일 수 있거나, 또는 에칭제가 증기 상으로 후면 트렌치들(79) 내로 도입되는 기체 상(건식) 에칭 공정일 수 있다. 예를 들어, 희생 재료 층들(42)이 실리콘 질화물을 포함하는 경우, 에칭 공정은 예시적인 구조물이 인산을 포함하는 습식 에칭 탱크 내에서 침지되는 습식 에칭 공정일 수 있으며, 이는 실리콘 산화물, 실리콘, 및 본 기술 분야에서 사용되는 다양한 다른 재료들에 대해 선택적으로 실리콘 질화물을 에칭한다. 지지 기둥 구조물(20), 역-단차형 유전체 재료 부분(65), 및 메모리 스택 구조물들(55)은 구조적 지지를 제공하는 한편, 후면 리세스들(43)은 희생 재료 층들(42)에 의해 이전에 점유된 체적들 내에 존재한다.
각각의 후면 리세스(43)는 공동의 수직 크기보다 큰 측방향 치수를 갖는 측방향으로 연장되는 공동일 수 있다. 다시 말하면, 각각의 후면 리세스(43)의 측방향 치수는 후면 리세스(43)의 높이보다 클 수 있다. 희생 재료 층들(42)의 제2 재료가 제거된 체적들 내에 복수의 후면 리세스들(43)이 형성될 수 있다. 메모리 스택 구조물들(55)이 형성되는 메모리 개구들은 본 명세서에서 후면 리세스들(43)과 대조적으로 전면 개구들 또는 전면 공동들로 지칭된다. 일 실시예에서, 메모리 어레이 영역(100)은 기판(9, 10) 위에 배치된 복수의 디바이스 레벨들을 갖는 모놀리식 3차원 NAND 스트링들의 어레이를 포함한다. 이러한 경우에, 각각의 후면 리세스(43)는 모놀리식 3차원 NAND 스트링들의 어레이의 각각의 워드 라인을 수용하기 위한 공간을 한정할 수 있다.
복수의 후면 리세스들(43) 각각은 기판(9, 10)의 상부 표면에 실질적으로 평행하게 연장될 수 있다. 후면 리세스(43)는 아래에 놓인 절연 층(32)의 상부 표면 및 위에 놓인 절연 층(32)의 저부 표면에 의해 수직으로 경계지어질 수 있다. 일 실시예에서, 각각의 후면 리세스(43)는 전체에 걸쳐 균일한 높이를 가질 수 있다.
옵션적인 페데스탈 채널 부분들(11) 및 반도체 재료 층(10)의 물리적으로 노출된 표면 부분들은 유전체 재료들로의 반도체 재료들의 열적 변환 및/또는 플라즈마 변환에 의해 유전체 재료 부분들로 변환될 수 있다. 예를 들어, 열적 변환 및/또는 플라즈마 변환은 각각의 페데스탈 채널 부분(11)의 표면 부분을 관형 유전체 스페이서(115)로 변환하고, 반도체 재료 층(10)의 각각의 물리적으로 노출된 표면 부분을 평면형 유전체 부분(616)으로 변환하기 위해 사용될 수 있다. 일 실시예에서, 각각의 관형 유전체 스페이서(115)는 토러스(torus)에 위상적으로 동형(topologically homeomorphic)일 수 있으며, 즉 대체로 링-형상일 수 있다. 본 명세서에 사용되는 바와 같이, 요소의 형상이 구멍을 파괴하지 않거나 토러스의 형상 내로 새로운 구멍을 형성하지 않고서 연속적으로 신장될 수 있는 경우, 요소는 토러스에 위상적으로 동형이다. 관형 유전체 스페이서들(115)은, 페데스탈 채널 부분들(11)과 동일한 반도체 요소를 포함하고 산소 및/또는 질소와 같은 적어도 하나의 비-금속성 원소를 더 포함하는 유전체 재료를 포함하여, 관형 유전체 스페이서들(115)의 재료가 유전체 재료이도록 한다. 일 실시예에서, 관형 유전체 스페이서들(115)은 페데스탈 채널 부분들(11)의 반도체 재료의 유전체 산화물, 유전체 질화물, 또는 유전체 산질화물을 포함할 수 있다. 마찬가지로, 각각의 평면형 유전체 부분(616)은 반도체 재료 층과 동일한 반도체 요소를 포함하고 산소 및/또는 질소와 같은 적어도 하나의 비-금속성 원소를 더 포함하는 유전체 재료를 포함하여, 평면형 유전체 부분들(616)의 재료가 유전체 재료이도록 한다. 일 실시예에서, 평면형 유전체 부분들(616)은 반도체 재료 층(10)의 반도체 재료의 유전체 산화물, 유전체 질화물, 또는 유전체 산질화물을 포함할 수 있다.
도 8b를 참조하면, 후면 차단 유전체 층(44)이 옵션적으로 형성될 수 있다. 후면 차단 유전체 층(44)은, 존재하는 경우, 후면 리세스들(43) 내에 후속적으로 형성될 제어 게이트들을 위한 제어 게이트 유전체로서 기능하는 유전체 재료를 포함한다. 차단 유전체 층(52)이 각각의 메모리 개구 내에 존재하는 경우에, 후면 차단 유전체 층(44)은 옵션적이다. 차단 유전체 층(52)이 생략되는 경우에, 후면 차단 유전체 층(44)은 존재한다.
후면 차단 유전체 층(44)은 후면 리세스들(43) 내에 그리고 후면 트렌치(79)의 측벽 상에 형성될 수 있다. 후면 차단 유전체 층(44)은 후면 리세스들(43) 내에서 절연 층들(32)의 수평 표면들 및 메모리 스택 구조물들(55)의 측벽들 상에 직접 형성될 수 있다. 후면 차단 유전체 층(44)이 형성되는 경우, 후면 차단 유전체 층(44)의 형성 이전에 관형 유전체 스페이서들(115) 및 평면형 유전체 부분(616)의 형성은 옵션적이다. 일 실시예에서, 후면 차단 유전체 층(44)은 원자층 증착(ALD)과 같은 컨포멀 퇴적 공정에 의해 형성될 수 있다. 후면 차단 유전체 층(44)은 본질적으로 알루미늄 산화물로 이루어질 수 있다. 후면 차단 유전체 층(44)의 두께는 1 nm 내지 15 nm, 예컨대 2 내지 6 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
후면 차단 유전체 층(44)의 유전체 재료는 알루미늄 산화물과 같은 유전체 금속 산화물, 적어도 하나의 전이 금속 원소의 유전체 산화물, 적어도 하나의 란탄족 원소의 유전체 산화물, 알루미늄, 적어도 하나의 전이 금속 원소, 및/또는 적어도 하나의 란탄족 원소의 조합의 유전체 산화물일 수 있다. 대안적으로 또는 추가적으로, 후면 차단 유전체 층(44)은 실리콘 산화물 층을 포함할 수 있다. 후면 차단 유전체 층(44)은 화학 기상 증착 또는 원자층 증착과 같은 컨포멀 퇴적 방법에 의해 퇴적될 수 있다. 후면 차단 유전체 층(44)은 후면 트렌치들(79)의 측벽들, 절연 층들(32)의 수평 표면들 및 측벽들, 후면 리세스들(43)에 물리적으로 노출되는 메모리 스택 구조물들(55)의 측벽 표면들의 부분들, 및 평면형 유전체 부분(616)의 상부 표면 상에 형성된다. 후면 차단 유전체 층(44)으로 충전되지 않은 각각의 후면 트렌치(79)의 일부분 내에 후면 공동(79')이 존재한다.
도 8c를 참조하면, 금속성 배리어 층(46A)이 후면 리세스들(43) 내에 퇴적될 수 있다. 금속성 배리어 층(46A)은 후속적으로 퇴적될 금속성 충전 재료에 대한 확산 배리어 층 및/또는 접착 촉진 층으로서 기능할 수 있는 전기 전도성 금속성 재료를 포함한다. 금속성 배리어 층(46A)은 전도성 금속성 질화물 재료, 예컨대 TiN, TaN, WN, 또는 그의 스택을 포함할 수 있거나, 또는 TiC, TaC, WC, 또는 그의 스택과 같은 전도성 금속성 카바이드 재료를 포함할 수 있다. 일 실시예에서, 금속성 배리어 층(46A)은 화학 기상 증착(CVD) 또는 원자층 증착(ALD)과 같은 컨포멀 퇴적 공정에 의해 퇴적될 수 있다. 금속성 배리어 층(46A)의 두께는 2 nm 내지 8 nm, 예컨대 3 nm 내지 6 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다. 일 실시예에서, 금속성 배리어 층(46A)은 TiN과 같은 전도성 금속 질화물로 본질적으로 이루어질 수 있다.
도 8d 및 도 9를 참조하면, 금속 충전 재료가 복수의 후면 리세스들(43) 내에, 적어도 하나의 후면 트렌치(79)의 측벽들 상에, 그리고 접촉-레벨 유전체 층(73)의 상부 표면 위에 퇴적되어, 금속성 충전 재료 층(46B)을 형성한다.
금속성 충전 재료는, 예를 들어, 화학 기상 증착(CVD), 원자층 증착(ALD), 무전해 도금, 전기도금, 또는 이들의 조합일 수 있는 컨포멀 퇴적 방법에 의해 퇴적될 수 있다. 일 실시예에서, 금속성 충전 재료 층(46B)은 적어도 하나의 원소 금속으로 본질적으로 이루어질 수 있다. 금속성 충전 재료 층(46B)의 적어도 하나의 원소 금속은, 예를 들어, 텅스텐, 코발트, 루테늄, 티타늄, 및 탄탈륨으로부터 선택될 수 있다. 일 실시예에서, 금속성 충전 재료 층(46B)은 단일 원소 금속으로 본질적으로 이루어질 수 있다. 일 실시예에서, 금속성 충전 재료 층(46B)은 WF6과 같은 불소-함유 전구체 가스를 사용하여 퇴적될 수 있다. 일 실시예에서, 금속성 충전 재료 층(46B)은 불순물로서 잔류 레벨의 불소 원자를 포함하는 텅스텐 층일 수 있다. 금속성 충전 재료 층(46B)은 금속성 배리어 층(46A)에 의해 절연 층들(32) 및 메모리 스택 구조체들(55)로부터 이격되며, 금속성 배리어 층(46A)은 그를 통한 불소 원자들의 확산을 차단하는 금속성 배리어 층이다.
복수의 전기 전도성 층들(46)이 복수의 후면 리세스들(43) 내에 형성될 수 있고, 연속적인 전기 전도성 재료 층(46L)이 각각의 후면 트렌치(79)의 측벽들 상에, 그리고 접촉-레벨 유전체 층(73) 위에 형성될 수 있다. 각각의 전기 전도성 층(46)은 금속성 배리어 층(46A)의 일부분 및 금속성 충전 재료 층(46B)의 일부분을 포함하며, 이들은 절연 층들(32)의 쌍과 같은 수직으로 이웃하는 쌍인 유전체 재료 층들 사이에 위치된다. 연속적인 전기 전도성 재료 층(46L)은 후면 트렌치들(79) 내에 또는 접촉-레벨 유전체 층(73) 위에 위치되는 금속성 배리어 층(46A)의 연속적인 부분 및 금속성 충전 재료 층(46B)의 연속적인 부분을 포함한다.
각각의 희생 재료 층(42)은 전기 전도성 층(46)으로 대체될 수 있다. 후면 차단 유전체 층(44) 및 연속적인 전기 전도성 재료 층(46L)으로 충전되지 않는 각각의 후면 트렌치(79)의 일부분 내에 후면 공동(79')이 존재한다. 관형 유전체 스페이서(115)가 페데스탈 채널 부분(11)을 측방향으로 둘러싼다. 최저부 전기 전도성 층(46)은 전기 전도성 층들(46)의 형성 시에 각각의 관형 유전체 스페이서(115)를 측방향으로 둘러싼다.
도 10a 및 도 10b를 참조하면, 연속적인 전기 전도성 재료 층(46L)의 퇴적된 금속성 재료는, 예를 들어, 등방성 습식 에칭, 이방성 건식 에칭, 또는 이들의 조합에 의해, 각각의 후면 트렌치(79)의 측벽들로부터 그리고 접촉-레벨 유전체 층(73) 위로부터 다시 에칭된다. 후면 리세스들(43) 내의 퇴적된 금속성 재료의 각각의 나머지 부분은 전기 전도성 층(46)을 구성한다. 각각의 전기 전도성 층(46)은 전도성 라인 구조물일 수 있다. 따라서, 희생 재료 층들(42)은 전기 전도성 층들(46)로 대체된다.
각각의 전기 전도성 층(46)은, 동일한 레벨에서 위치된 복수의 제어 게이트 전극들, 및 동일한 레벨에서 위치된 복수의 제어 게이트 전극들과 전기적으로 상호연결하는, 즉 전기적으로 연결되는 워드 라인의 조합으로서 기능할 수 있다. 각각의 전기 전도성 층(46) 내의 복수의 제어 게이트 전극들은 메모리 스택 구조물들(55)을 포함하는 수직 메모리 디바이스들을 위한 제어 게이트 전극들이다. 다시 말하면, 각각의 전기 전도성 층(46)은 복수의 수직 메모리 디바이스들을 위한 공통 제어 게이트 전극으로서 기능하는 워드 라인일 수 있다.
일 실시예에서, 연속적인 전기 전도성 재료 층(46L)의 제거는 후면 차단 유전체 층(44)의 재료에 대해 선택적일 수 있다. 이러한 경우에, 후면 차단 유전체 층(44)의 수평 부분은 각각의 후면 트렌치(79)의 저부에 존재할 수 있다. 다른 실시예에서, 연속적인 전기 전도성 재료 층(46L)의 제거는 후면 차단 유전체 층(44)의 재료에 대해 선택적이지 않을 수 있거나, 후면 차단 유전체 층(44)은 사용되지 않을 수 있다.
평면형 유전체 부분들(616)은 연속적인 전기 전도성 재료 층(46L)의 제거 동안 제거될 수 있다. 후면 공동(79')이 각각의 후면 트렌치(79) 내에 존재한다.
도 11a 및 도 11b를 참조하면, 절연 재료 층이 컨포멀 퇴적 공정에 의해 후면 트렌치들(79) 내에 그리고 접촉-레벨 유전체 층(73) 위에 형성될 수 있다. 예시적인 컨포멀 퇴적 공정들은 화학 기상 증착 및 원자층 증착을 포함하지만, 이들로 제한되지 않는다. 절연 재료 층은 실리콘 산화물, 실리콘 질화물, 유전체 금속 산화물, 유기실리케이트 유리, 또는 이들의 조합과 같은 절연 재료를 포함한다. 일 실시예에서, 절연 재료 층은 실리콘 산화물을 포함할 수 있다. 절연 재료 층은 예를 들어, 저압 화학 기상 증착(LPCVD) 또는 원자층 증착(ALD)에 의해 형성될 수 있다. 절연 재료 층의 두께는 1.5 nm 내지 60 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
후면 차단 유전체 층(44)이 존재하는 경우, 절연 재료 층은 후면 차단 유전체 층(44)의 표면들 상에 직접 그리고 전기 전도성 층들(46)의 측벽들 상에 직접 형성될 수 있다. 후면 차단 유전체 층(44)이 사용되지 않는 경우, 절연 재료 층은 절연 층들(32)의 측벽들 상에 직접 그리고 전기 전도성 층들(46)의 측벽들 상에 직접 형성될 수 있다.
접촉-레벨 유전체 층(73) 위로부터 그리고 각각의 후면 트렌치(79)의 저부에서 절연 재료 층의 수평 부분들을 제거하기 위해, 이방성 에칭이 수행된다. 절연 재료 층의 각각의 나머지 부분은 절연 스페이서(74)를 구성한다. 후면 공동(79')이 각각의 절연 스페이서(74)에 의해 둘러싸인 체적 내에 존재한다. 반도체 재료 층(10)의 상부 표면은 각각의 후면 트렌치(79)의 저부에서 물리적으로 노출될 수 있다.
소스 영역(61)은 반도체 재료 층(10)의 물리적으로 노출된 표면 부분들 내로의 전기 도펀트의 주입에 의해 각각의 후면 공동(79') 아래의 반도체 재료 층(10)의 표면 부분에 형성될 수 있다. 각각의 소스 영역(61)은 절연 스페이서(74)를 통하는 각각의 개구 아래에 놓이는 기판(9, 10)의 표면 부분 내에 형성된다. 주입 공정 동안의 주입된 도펀트 원자의 스트래글(straggle) 및 후속 활성화 어닐링 공정 동안의 주입된 도펀트 원자의 측방향 확산으로 인해, 각각의 소스 영역(61)은 절연 스페이서(74)를 통하는 개구의 측방향 범위보다 더 큰 측방향 범위를 가질 수 있다.
소스 영역(61)과 복수의 페데스탈 채널 부분들(11) 사이에서 연장되는 반도체 재료 층(10)의 상부 부분은 복수의 전계 효과 트랜지스터들을 위한 수평 반도체 채널(59)을 구성한다. 수평 반도체 채널(59)은 각각의 페데스탈 채널 부분들(11)을 통해 다수의 수직 반도체 채널들(60)에 연결된다. 수평 반도체 채널(59)은 소스 영역(61) 및 복수의 페데스탈 채널 부분들(11)과 접촉한다. 교번하는 스택(32, 46) 내의 전기 전도성 층들(46)의 형성 시에 제공되는 최저부 전기 전도성 층(46)은 전계 효과 트랜지스터들을 위한 선택 게이트 전극을 포함할 수 있다. 각각의 소스 영역(61)은 기판(9, 10)의 상부 부분에 형성된다. 반도체 채널들(59, 11, 60)은 각각의 소스 영역(61)과 드레인 영역들(63)의 각각의 세트 사이에서 연장된다. 반도체 채널들(59, 11, 60)은 메모리 스택 구조물들(55)의 수직 반도체 채널들(60)을 포함한다.
소스 접촉 비아 구조물(76)이 각각의 후면 공동(79') 내에 형성될 수 있다. 각각의 소스 접촉 비아 구조물(76)은 각각의 후면 공동(79')을 충전할 수 있다. 소스 접촉 비아 구조물들(76)은 후면 트렌치(79)의 나머지 비충전된 체적(즉, 후면 공동(79')) 내에 적어도 하나의 전도성 재료를 퇴적함으로써 형성될 수 있다. 예를 들어, 적어도 하나의 전도성 재료는 전도성 라이너(76A) 및 전도성 충전 재료 부분(76B)을 포함할 수 있다. 전도성 라이너(76A)는 전도성 금속성 라이너, 예컨대 TiN, TaN, WN, TiC, TaC, WC, 이들의 합금, 또는 이들의 스택을 포함할 수 있다.
전도성 라이너(76A)의 두께는 3 nm 내지 30 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다. 전도성 충전 재료 부분(76B)은 금속 또는 금속 합금을 포함할 수 있다. 예를 들어, 전도성 충전 재료 부분(76B)은 W, Cu, Al, Co, Ru, Ni, 이들의 합금, 또는 이들의 스택을 포함할 수 있다.
적어도 하나의 전도성 재료는, 교번하는 스택(32, 46) 위에 놓인 접촉-레벨 유전체 층(73)을 정지 층으로서 사용하여 평탄화될 수 있다. 화학적 기계적 평탄화(CMP) 공정이 사용되는 경우, 접촉-레벨 유전체 층(73)은 CMP 정지 층으로서 사용될 수 있다. 후면 트렌치들(79) 내의 적어도 하나의 전도성 재료의 각각의 나머지 연속적인 부분은 소스 접촉 비아 구조물(76)을 구성한다.
소스 접촉 비아 구조물(76)은 교번하는 스택(32, 46)을 통해 연장되고, 소스 영역(61)의 상부 표면과 접촉한다. 후면 차단 유전체 층(44)이 사용되는 경우, 소스 접촉 비아 구조물(76)은 후면 차단 유전체 층(44)의 측벽과 접촉할 수 있다.
도 12a 및 도 12b를 참조하면, 층 접촉 비아 구조물들(86)은 접촉-레벨 유전체 층(73) 및 역-단차형 유전체 재료 부분(65)을 통해 계단 영역 내의 전기 전도성 층들(46) 중 각각의 하나의 상부 표면까지 형성될 수 있다. 층 접촉 비아 구조물들(86)은 워드 라인들로서 기능하는 전기 전도성 층들(46)의 서브세트와 접촉하는 워드 라인 접촉 비아 구조물들을 포함한다. 일 실시예에서, 층 접촉 비아 구조물들(86)의 상부 표면들은 접촉-레벨 유전체 층(73)의 상부 표면과 동일 평면 상에 있을 수 있다.
또한, 드레인 접촉 비아 구조물들(88)은 드레인 영역들(63) 중 각각의 하나 상에 형성될 수 있다. 드레인 접촉 비아 구조물들(88)은 접촉-레벨 유전체 층(73)을 통하여 연장되고, 드레인 영역들(63) 중 각각의 하나의 상부 표면과 접촉한다. 각각의 드레인 접촉 비아 구조물(88)은 원통형 형상, 즉 수직 방향을 따른 병진과 불변인 수평 단면적을 갖는 형상을 가질 수 있다.
도 13a 및 도 13b를 참조하면, 베이스-라인-레벨 유전체 층(181)이 접촉-레벨 유전체 층(73) 위에 퇴적될 수 있다. 베이스-레벨 금속 라인들, 즉 최저부 금속 라인들은 후속적으로 베이스-라인-레벨 유전체 층(181)을 통해 형성된다. 베이스-라인-레벨 유전체 층(181)은 실리콘 산화물과 같은 유전체 재료를 포함한다. 층 접촉 비아 구조물들(86) 위에 베이스-라인-레벨 유전체 층(181)을 통해 라인 트렌치들이 형성될 수 있다. 베이스-라인-레벨 유전체 층(181) 내의 라인 트렌치들은 적어도 하나의 전도성 재료로 충전되어 층 접촉 비아 구조물들(181) 중의 아래에 놓인 각각 하나의 층 접촉 비아 구조물의 상부 표면과 접촉하는 베이스-레벨 금속 라인들(182)을 형성할 수 있다.
대안적으로, 베이스-라인-레벨 유전체 층(181)은 층 접촉 비아 구조물들(86)의 형성 전에 접촉-레벨 유전체 층(73) 위에 형성될 수 있고, 통합된 라인 및 비아 공동들은 베이스-라인-레벨 유전체 층(181), 접촉-레벨 유전체 층(73), 및 역-단차형 유전체 재료 부분(65)을 통해 형성될 수 있다.
각각의 통합된 라인 및 비아 공동은 층 접촉 비아 구조물(86) 및 베이스-레벨 금속 라인(182)을 위한 결합된 체적을 포함할 수 있다. 통합된 라인 및 비아 공동들은 적어도 하나의 전도성 재료로 충전되어 통합된 라인 및 비아 구조물들을 형성한다. 각각의 통합된 라인 및 비아 구조물은 층 접촉 비아 구조물(86)과 베이스-레벨 금속 라인(182)의 조합을 포함할 수 있다.
연결-비아-레벨 유전체 층(183)이 베이스-라인-레벨 유전체 층(181) 위에 형성될 수 있다. 연결 비아 구조물들이 후속적으로 연결-비아-레벨 유전체 층(183)을 통해 형성된다. 연결-비아-레벨 유전체 층(183)은 실리콘 산화물과 같은 유전체 재료를 포함한다. 연결-비아-레벨 유전체 층(183)을 통해 연장되고, 옵션적으로 베이스-라인-레벨 유전체 층(181)을 통해 연장되는 연결 비아 공동들이, 예를 들어, 연결-비아-레벨 유전체 층(183) 위에 포토레지스트 층(도시되지 않음)의 적용 및 패턴화에 의해, 그리고 연결-비아-레벨 유전체 층(183)의 아래에 놓인 부분들을 통해 그리고 옵션적으로 베이스-라인-레벨 유전체 층(181)을 통해 포토레지스트 층 내의 패턴을 전사하는 이방성 에칭 공정에 의해 형성될 수 있다. 연결 비아 공동들은 베이스-레벨 금속 라인(182), 드레인 접촉 비아 구조물들(88), 및 소스 접촉 비아 구조물들(76) 위에 형성될 수 있으며, 이는 연결 비아 공동들의 형성 동안 식각 정지 구조물들로서 기능할 수 있다. 포토레지스트 층은 예를 들어, 애싱에 의해 제거될 수 있다.
적어도 하나의 전도성 재료가 연결 비아 공동들 내에 퇴적될 수 있고, 적어도 하나의 전도성 재료의 잉여 부분들은 리세스 에칭 또는 화학적 기계적 평탄화와 같은 평탄화 공정에 의해 연결-비아-레벨 유전체 층(183)의 상부 표면을 포함하는 수평 평면 위로부터 제거될 수 있다. 연결-비아-레벨 유전체 층(183)을 통해 그리고 옵션적으로 베이스-라인-레벨 유전체 층(181)을 통해, 다양한 연결 비아 구조물들(116, 114, 118)이 형성될 수 있다. 연결 비아 구조물들(116, 114, 118)은, 예를 들어, 베이스-레벨 금속 라인(182) 중 각각의 하나와 접촉하고 각각의 워드 라인 접촉 비아 구조물 및 전기 전도성 층에 연결되는 워드-라인-연결 비아 구조물들(116), 소스 접촉 비아 구조물들(76) 중 각각의 하나와 접촉하는 소스-연결 비아 구조물들(114), 및 드레인 접촉 비아 구조물들(88) 중 각각의 하나와 접촉하는 비트-라인-연결 비아 구조물들(118)을 포함할 수 있다. 비트-라인-연결 비아 구조물들(118)은 제2 수평 방향(hd2)일 수 있는, 후속적으로 형성될 비트 라인들의 방향을 따라 연신될(elongated) 수 있다.
제1 라인-레벨 유전체 층(120)이 연결-비아-레벨 유전체 층(183) 위에 퇴적될 수 있다. 후속적으로, 제1 레벨 금속 라인 구조물들이 제1 라인-레벨 유전체 층(120) 내에 형성된다. 제1 라인-레벨 유전체 층(120)은 실리콘 산화물과 같은 유전체 재료를 포함하고, 100 nm 내지 400 nm의 범위의 두께를 가질 수 있지만, 더 작은 두께 및 더 큰 두께도 또한 사용될 수 있다. 연결 비아 구조물들(116, 114, 118) 위에 제1 라인-레벨 유전체 층(120)을 통해 라인 트렌치들이 형성될 수 있다. 제1 라인-레벨 유전체 층(120) 내의 라인 트렌치들은 적어도 하나의 전도성 재료로 충전되어, 연결 비아 구조물들(116, 114, 118) 중의 아래에 놓인 각각 하나의 연결 비아 구조물의 상부 표면과 접촉하는 제1 레벨 금속 라인 구조물들(124, 126, 128)을 형성할 수 있다. 제1 레벨 금속 라인 구조물들(124, 126, 128)은, 워드-라인-연결 비아 구조물들(116) 중 각각의 하나와 접촉하는 제1 워드-라인-상호연결 금속 라인들(126), 소스-연결 비아 구조물들(114) 중 각각의 하나와 접촉하는 제1 소스-상호연결 금속 라인들(124), 및 비트-라인-연결 비아 구조물들(118) 중 각각의 하나와 접촉하는 비트 라인들(128)을 포함할 수 있다.
대안적으로, 제1 라인-레벨 유전체 층(120)은 연결 비아 구조물들(116, 114, 118)의 형성 전에 연결-비아-레벨 유전체 층(183) 위에 형성될 수 있고, 통합된 라인 및 비아 공동들이 제1 라인-레벨 유전체 층(120) 및 연결-비아-레벨 유전체 층(183)을 통해 형성될 수 있다. 각각의 통합된 라인 및 비아 공동은 제1 레벨 금속 라인 구조물(124, 126, 128)과 연결 비아 구조물(116, 114, 118)의 인접 쌍을 위한 조합된 체적을 포함할 수 있다. 통합된 라인 및 비아 공동들은 적어도 하나의 전도성 재료로 충전되어 통합된 라인 및 비아 구조물들을 형성한다. 각각의 통합된 라인 및 비아 구조물은 제1 레벨 금속 라인 구조물(124, 126, 128)과 연결 비아 구조물(116, 114, 118)의 조합을 포함할 수 있다.
일 실시예에서, 비트 라인들(128)은 제2 수평 방향(예컨대, 비트 라인 방향)(hd2)을 따라 측방향으로 연장될 수 있고, 본 명세서에서 비트 라인 피치로 지칭되는 균일한 피치를 가지고 제1 수평 방향(예컨대, 워드 라인 방향)(hd1)을 따라 측방향으로 이격될 수 있다. 제1 소스-상호연결 금속 라인들(124) 및 제1 워드-라인-상호연결 금속 라인들(126)은 제1 수평 방향(hd1)을 따라 측방향으로 연장될 수 있고, 계단 영역(300) 내에 형성될 수 있다. 각각의 소스 영역(61)은 각각의 소스 접촉 비아 구조물(76) 및 각각의 적어도 하나의 소스-연결 비아 구조물(114)을 통해 적어도 하나의 제1 소스-상호연결 금속 라인(124)의 각각의 세트에 전기적으로 연결될 수 있다.
도 14a 및 도 14b를 참조하면, 제1 비아-레벨 유전체 층(130)이 제1 라인-레벨 유전체 층(120) 위에 퇴적될 수 있다. 제1 비아-레벨 유전체 층(130)은 도핑되지 않은 실리케이트 유리, 도핑된 실리케이트 유리, 또는 유기실리케이트 유리와 같은 유전체 재료를 포함한다. 제1 비아-레벨 유전체 층(130)의 두께는 50 nm 내지 300 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
비아 공동들은 제1 비아-레벨 유전체 층(130)을 통해, 예를 들어, 제1 비아-레벨 유전체 층(130) 위에 포토레지스트 층(도시되지 않음)을 적용하고 패턴화함으로써, 그리고 제1 비아-레벨 유전체 층(130)의 마스킹되지 않은 부분들을 이방성으로 에칭함으로써 형성된다. 후속적으로, 포토레지스트 층이 제거될 수 있다. 적어도 하나의 전도성 재료가 비아 공동들 내에 퇴적되어 제1 금속 비아 구조물들(134, 136)을 형성할 수 있다. 제1 금속 비아 구조물들(134, 136)은 제1 소스-상호연결 금속 라인들(124) 중 각각의 하나 상에 형성되는 제1 소스-상호연결 비아 구조물들(134), 제1 워드-라인-상호연결 금속 라인들(126) 중 각각의 하나 상에 형성되는 제1 워드-라인-상호연결 비아 구조물들(136), 및 비트 라인들(128) 중 각각의 하나의 상부 표면 상에 형성되는 제1 비트-라인-상호연결 비아 구조물들(도시되지 않음)을 포함할 수 있다.
제2 라인-레벨 유전체 층(140)이 제1 비아-레벨 유전체 층(130) 위에 퇴적될 수 있다. 제2 라인-레벨 유전체 층(140)은 도핑되지 않은 실리케이트 유리, 도핑된 실리케이트 유리, 또는 유기실리케이트 유리와 같은 유전체 재료를 포함한다. 제2 라인-레벨 유전체 층(140)의 두께는 50 nm 내지 300 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
라인 공동들은 제2 라인-레벨 유전체 층(140)을 통해, 예를 들어, 제2 라인-레벨 유전체 층(140) 위의 포토레지스트 층(도시되지 않음)의 적용 및 패턴화에 의해, 그리고 제2 라인-레벨 유전체 층(140)의 마스킹되지 않은 부분들을 이방성으로 에칭함으로써 형성된다. 후속적으로, 포토레지스트 층이 제거될 수 있다. 전도성 재료가 라인 공동들 내에 퇴적되어 다양한 제2 레벨 금속 라인 구조물들(142, 148, 144, 146)을 형성할 수 있다. 제2 레벨 금속 라인 구조물들(142, 148, 144, 146)은 제1 비트-라인-상호연결 비아 구조물들 중 각각의 하나의 상부 표면 상에 형성되는 비트-라인-상호연결 금속 라인들(148), 제1 소스-상호연결 비아 구조물들(134) 중 각각의 하나의 상부 표면 상에 형성되는 제2 소스-상호연결 금속 라인들(144), 및 제1 워드-라인-상호연결 비아 구조물들(136) 중 각각의 하나의 상부 표면 상에 형성되는 제2 워드-라인-상호연결 금속 라인들(146)을 포함할 수 있다.
일 실시예에서, 비트-라인-상호연결 금속 라인들(148)은 메모리 어레이 영역(100) 및 계단 영역(300)에 인접하게 위치될 수 있는 각각의 주변 영역(200) 내에 형성될 수 있다. 제2 소스-상호연결 금속 라인들(144)은 메모리 어레이 영역들(100) 전체에 걸쳐 형성되어, 각각의 메모리 어레이 영역(100) 전체에 걸쳐 소스 바이어스 전압의 분포를 용이하게 할 수 있다. 제2 워드-라인-상호연결 금속 라인들(146)은 계단 영역들(300) 내에 형성될 수 있다.
제2 레벨 금속 라인 구조물들(142, 148, 144, 146)은, 예시적인 구조물을 포함하는 메모리 다이에 후속적으로 접합되도록 지지 다이 내의 반도체 디바이스들 간에 전기 전도성 연결을 제공하는 데 사용되는 상호연결부들, 예컨대 금속 라인들을 포함할 수 있다. 지지 다이(700) 내의 반도체 디바이스들은 메모리 다이 내의 메모리 요소들의 동작을 제어하도록 구성된 트랜지스터들(예컨대, CMOS 구성 트랜지스터들)과 같은 주변 장치들(710)을 포함한다. 금속 라인들은 지지 다이의 주변 장치들의 다양한 노드들 간에 전기 전도성 신호 경로들을 제공하는 데 사용될 수 있다. 그러한 상호연결들(예컨대, 금속 라인들)은 본 명세서에서 주변-신호-경로 금속 라인들(142)로 지칭되는데, 이는 제2 레벨 금속 라인 구조물들(142, 148, 144, 146)의 서브세트일 수 있다. 따라서, 주변-신호-경로 금속 라인들(142)은 예시적인 구조물을 포함하는 메모리 다이(900)에 후속적으로 접합될 지지 다이(700) 내의 주변 장치들(710) 간에 메모리 다이(900)를 통한 신호 경로들을 제공한다.
일 실시예에서, 예시적인 구조물을 포함하는 메모리 다이는 복수의 평면들, 즉 임의의 외부 디바이스의 동작 상태에 의해 제한됨이 없이 외부 명령을 독립적으로 실행할 수 있는 디바이스들의 조립체를 포함할 수 있다. 일 실시예에서, 메모리 어레이 영역(100), 적어도 하나의 계단 영역(300), 및 주변 영역(200)의 조합은 평면(500)을 구성한다. 메모리 다이는 복수의 평면들(500)을 포함할 수 있다. 일 실시예에서, 주변-신호-경로 금속 라인들(142)의 서브세트가 메모리 디바이스들 및 비트 라인들(128) 위의 2개의 평면들(500) 사이에서 연속적으로 연장될 수 있다. 추가적으로 또는 대안적으로, 주변-신호-경로 금속 라인들(142)의 서브세트가 메모리 디바이스들 및 비트 라인들(128) 위의 평면(500) 내에 한정될 수 있다. 주변-신호-경로 금속 라인들(142)은 상이한 평면들(500) 내에 위치된 메모리 어레이 영역들(100)의 쌍 사이에서, 상이한 평면들(500) 내에 위치된 계단 영역들(300)의 쌍 사이에서, 상이한 평면들(500) 내에 위치된 주변 영역들(200)의 쌍 사이에서, 그리고/또는 제1 평면(500)의 메모리 어레이 영역(100), 계단 영역(300), 및 주변 영역들(200) 중 임의의 하나와 제2 평면(500)의 메모리 어레이 영역(100), 계단 영역(300), 및 주변 영역(200) 중 임의의 하나 사이에서 연장될 수 있다.
도 15a 및 도 15b를 참조하면, 제2 비아-레벨 유전체 층(150)이 제2 라인-레벨 유전체 층(140) 위에 퇴적될 수 있다. 제2 비아-레벨 유전체 층(150)은 도핑되지 않은 실리케이트 유리, 도핑된 실리케이트 유리, 또는 유기실리케이트 유리와 같은 유전체 재료를 포함한다. 제2 비아-레벨 유전체 층(150)의 두께는 50 nm 내지 300 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
비아 공동들은 제2 비아-레벨 유전체 층(150)을 통해, 예를 들어, 제2 비아-레벨 유전체 층(150) 위에 포토레지스트 층(도시되지 않음)을 적용하고 패턴화함으로써, 그리고 제2 비아-레벨 유전체 층(150)의 마스킹되지 않은 부분들을 이방성으로 에칭함으로써 형성된다. 후속적으로, 포토레지스트 층이 제거될 수 있다. 적어도 하나의 전도성 재료가 비아 공동들 내에 퇴적되어 제2 금속 비아 구조물들(152, 154, 156)을 형성할 수 있다. 제2 금속 비아 구조물들(152, 154, 156)은 제2 소스-상호연결 금속 라인들(144) 중 각각의 하나 상에 형성되는 제2 소스-상호연결 비아 구조물들(154), 제2 워드-라인-상호연결 금속 라인들(146) 중 각각의 하나 상에 형성되는 제2 워드-라인-상호연결 비아 구조물들(156), 및 비트-라인-상호연결 금속 라인들(148) 중 각각의 하나의 상부 표면 상에 형성되는 제2 비트-라인-상호연결 비아 구조물들(도시되지 않음)을 포함할 수 있다. 또한, 제2 금속 비아 구조물들(152, 154, 156)은 주변-신호-경로 금속 라인들(142) 중 각각의 하나와 접촉하는 금속 비아 구조물들을 포함할 수 있다. 주변-신호-경로 금속 라인(142)과 접촉하는 각각의 금속 비아 구조물은 예시적인 구조물을 포함하는 메모리 다이(900)에 접합될 주변 장치들의 노드들 사이의 신호들에 대한 신호 경로의 컴포넌트로서 사용될 수 있고, 본 명세서에서 주변-신호-경로 금속 비아 구조물(152)로 지칭된다. 일 실시예에서, 적어도 2개의 주변-신호-경로 금속 비아 구조물(152)이 주변-신호-경로 금속 라인(142) 상에 형성될 수 있다. 동일한 주변-신호-경로 금속 라인(142)과 접촉하는 적어도 2개의 주변-신호-경로 금속 비아 구조물(152)은 상이한 평면들(500) 내에 위치된 메모리 어레이 영역들(100)의 쌍에서, 상이한 평면들(500) 내에 위치된 계단 영역들(300)의 쌍에서, 상이한 평면들(500) 내에 위치된 주변 영역들의 쌍에서, 그리고/또는 제1 평면(500)의 메모리 어레이 영역(100), 계단 영역(300), 및 주변 영역(200) 중 임의의 하나에서, 그리고 제2 평면(500)의 메모리 어레이 영역(100), 계단 영역(300), 및 주변 영역(200) 중 임의의 하나에서 형성될 수 있다.
옵션적으로, 추가의 금속 라인들을 포함하는 적어도 하나의 추가의 라인-레벨 유전체 층 및/또는 추가의 금속 비아 구조물들을 포함하는 적어도 하나의 추가의 비아-레벨 유전체 층이 제2 비아-레벨 유전체 층(150) 위에 형성될 수 있다. 이러한 경우에, 추가의 금속 라인들 및 추가의 금속 비아 구조물들은 제2 금속 비아 구조물들(152, 154, 156) 각각에 대한 적어도 하나의 추가의 라인-레벨 유전체 층 및/또는 적어도 하나의 추가의 비아-레벨 유전체 층을 통한 전기적 연결을 제공할 수 있다.
메모리-측 패드-레벨 유전체 층(980)이, 제2 비아-레벨 유전체 층(150) 위에(그리고 존재하는 경우, 임의의 추가의 라인-레벨 유전체 층 및/또는 임의의 추가의 비아-레벨 유전체 층 위에) 퇴적될 수 있다. 메모리-측 패드-레벨 유전체 층(980)은 실리콘 질화물, 도핑되지 않은 실리케이트 유리, 도핑된 실리케이트 유리, 및/또는 유기실리케이트 유리와 같은 유전체 재료를 포함한다. 메모리-측 패드-레벨 유전체 층(980)의 두께는 50 nm 내지 300 nm의 범위일 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
절연 캡 층(70) 위에 놓인 모든 유전체 재료 층들의 세트는 집합적으로 메모리-다이 상호연결 유전체 층들(73, 181, 183, 120, 130, 140, 150, 980)로 지칭된다. 메모리-다이 상호연결 유전체 층들(73, 181, 183, 120, 130, 140, 150, 980)은 접촉-레벨 유전체 층(73), 베이스-라인-레벨 유전체 층(181), 연결-비아-레벨 유전체 층(183), 제1 라인-레벨 유전체 층(120), 제1 비아-레벨 유전체 층(130), 제2 라인-레벨 유전체 층(140), 제2 비아-레벨 유전체 층(150), 임의의 추가의 라인-레벨 유전체 층(존재하는 경우), 임의의 추가의 비아-레벨 유전체 층(존재하는 경우), 및 메모리-측 패드-레벨 유전체 층(980)을 포함할 수 있다. 메모리-다이 상호연결 유전체 층들(73, 181, 183, 120, 130, 140, 150, 980) 내에 임베딩된 모든 금속 라인 구조물들 및 모든 금속 비아 구조물들의 세트는 본 명세서에서 메모리-다이 금속 상호연결 구조물들로 지칭된다.
패드 공동들은 메모리-측 패드-레벨 유전체 층(980)을 통해, 예를 들어, 메모리-측 패드-레벨 유전체 층(980) 위의 포토레지스트 층(도시되지 않음)의 적용 및 패턴화에 의해 그리고 메모리-측 패드-레벨 유전체 층(980)의 마스킹되지 않은 부분들을 이방성으로 에칭함으로써 형성된다. 후속적으로, 포토레지스트 층이 제거될 수 있다.
전도성 재료가 패드 공동들 내에 퇴적되어 다양한 메모리-다이 접합 패드들(988)을 형성할 수 있다. 메모리-다이 접합 패드들(988)은 제2 소스-상호연결 비아 구조물들(154) 중 각각의 하나의 상부 표면 상에 형성되는 메모리-다이 소스-상호연결 접합 패드들(988A), 제2 워드-라인-상호연결 비아 구조물들(156) 중 각각의 하나의 상부 표면 상에 형성되는 메모리-다이 워드-라인-상호연결 접합 패드들(988B), 및 제2 비트-라인-상호연결 비아 구조물들 중 각각의 하나의 상부 표면 상에 형성되는 메모리-다이 비트-라인-상호연결 접합 패드들(988C)을 포함할 수 있다. 또한, 메모리-다이 접합 패드들(988)은 메모리-다이 주변-신호-경로 접합 패드들(988D)을 포함할 수 있으며, 이들 각각은 주변-신호-경로 금속 비아 구조물들(152) 중 각각의 하나와 접촉하거나 그에 전기적으로 연결된다. 메모리-다이 주변-신호-경로 접합 패드들(988D)은 다수의 평면들(500) 위에 메모리 어레이 영역들(100), 계단 영역들(300), 및 주변 영역들(200) 중 임의의 영역 내에 위치될 수 있다.
도 16a 및 도 16b를 참조하면, 다양한 반도체 디바이스들(710)을 포함하는 지지 다이(700)가 제공된다. 반도체 디바이스들(710)은 메모리 다이(900) 내의 메모리 요소들의 3차원 어레이의 동작을 위한 적어도 하나의 주변 회로부(즉, 드라이버 회로들)(740)를 포함한다. 각각의 주변 회로부(740)는 메모리 다이(900) 내의 3차원 메모리 어레이의 워드 라인들(전기 전도성 층들(46)을 포함함)을 구동하는 워드 라인 드라이버, 메모리 다이(900) 내의 비트 라인들(128)을 구동하는 비트 라인 드라이버, 전기 전도성 층들(46)에 대한 어드레스들을 디코딩하는 워드 라인 디코더 회로, 비트 라인들(128)에 대한 어드레스들을 디코딩하는 비트 라인 디코더 회로, 메모리 다이(900) 내의 메모리 스택 구조물들(55) 내의 메모리 요소들의 상태들을 감지하는 감지 증폭기 회로, 메모리 다이(900) 소스 영역들(61)에 전력을 제공하는 소스 전력 공급 회로, 데이터 버퍼 및/또는 래치, 또는 메모리 다이(900) 내의 메모리 스택 구조물들(55)의 어레이를 동작시키는 데 사용될 수 있는 임의의 다른 반도체 회로를 포함할 수 있다.
메모리 다이(900)가 복수의 평면들을 포함하는 실시예들에서, 지지 다이(700)는 복수의 지지 회로부들(740), 예컨대, 메모리 다이(900) 내의 제1 평면(500)을 구동하도록 구성된 제1 지지 회로부(740A) 및 메모리 다이(900) 내의 제2 평면(500)을 구동하도록 구성된 제2 지지 회로부(740B)를 포함할 수 있다. 도 16b는 일 실시예에 따른 주변 회로부(740)의 예시적인 레이아웃을 도시한다. 각각의 주변 회로부(740)는 "SA/BLS"로 라벨링된 영역들 내에 위치된 감지 증폭기 및 비트 라인 드라이버 회로들(비트 라인 후크 업/연결 영역들을 포함함), 및 "XDL"로 라벨링된 영역들 내에 위치된 워드 라인 드라이버 회로들(워드 라인 X-방향 디코더를 포함함)을 포함하는 드라이버 회로들을 포함할 수 있다. 각각의 주변 회로부(740)는 "YLOG"로 라벨링된 영역들 내에 위치된 열 방향 로직 제어 회로들을 포함할 수 있다. 각각의 주변 회로부(740)는 소스 전력 공급 회로들(예컨대, 소스 라인 바이어스 전압 공급 회로들), 및 (예컨대, 반도체 재료 층(10)이 p-웰을 포함하는 경우) "CEL SRC/CP WELL"로 라벨링된 영역들 내에 위치된 도핑된 웰 바이어스 전압 공급 회로들을 포함할 수 있다. 각각의 주변 회로부(740)는 "Shunt"로 라벨링된 영역들 내에 SA/BLS 사이에 위치된 소스 전력 공급 회로들로부터의 전기 연결부들을 포함할 수 있다. 각각의 주변 회로부(740)는 "WLTR/LVDEC"로 라벨링된 영역들 내에 위치된 워드 라인 디코더 회로들(예컨대, 워드 라인 제어 트랜지스터들 및 저전압 디코더들) 및 "MISC"로 라벨링된 영역들 내에 위치된 다른 기타 회로들을 포함할 수 있다. 각각의 주변 회로부(740)는 "IO PADS"로 라벨링된 영역들 내의 입력/출력 제어 회로들을 포함할 수 있다. 입력/출력 제어 회로들은 메모리 다이(900)의 다수의 평면들(500)에서 동시에 실행될 수 있는 외부 명령들을 수신하고, 동시에 또는 순차적으로 메모리 다이(900)의 다수의 평면들(500)로부터 출력된 데이터를 제공하는 데 사용될 수 있다.
지지 다이(700)는 지지-다이 반도체 층(706)을 포함할 수 있는 지지-다이 기판(708)을 포함할 수 있다. 지지-다이 반도체 층(706)은 적어도 하나의 원소 반도체 재료(예를 들어, 단결정 실리콘 웨이퍼 또는 층), 적어도 하나의 III-V 화합물 반도체 재료, 적어도 하나의 II-VI 화합물 반도체 재료, 적어도 하나의 유기 반도체 재료, 또는 당업계에 알려진 다른 반도체 재료들을 포함할 수 있다.
얕은 트렌치(shallow trench) 절연 구조물들(720)이 지지-다이 반도체 층(706)의 표면 영역 내에 제공되어 주변 회로부(740)의 반도체 디바이스들로부터의 전기적 절연을 제공할 수 있다. 다양한 반도체 디바이스들(710)은 각각의 트랜지스터 활성 영역들(742)(즉, 소스 영역들 및 드레인 영역들), 채널(746), 및 게이트 구조물(750)을 포함하는 전계 효과 트랜지스터들을 포함할 수 있다. 전계 효과 트랜지스터들은 CMOS 구성으로 배열될 수 있다. 각각의 게이트 구조물(750)은 예를 들어, 게이트 유전체(752), 게이트 전극(754), 유전체 게이트 스페이서(756) 및 게이트 캡 유전체(758)를 포함할 수 있다. 예를 들어, 반도체 디바이스들(710)은 전기 전도성 층들(46)을 포함하는 메모리 다이(900)의 워드 라인들을 전기적으로 바이어싱하기 위한 워드 라인 드라이버들, 및 메모리 다이(900) 소스 영역들(61)에 공급될 전력을 생성하는 소스 전력 공급 전계 효과 트랜지스터들을 포함할 수 있다.
유전체 재료 층들은 본 명세서에서 지지-다이 유전체 층들(760)로 지칭되는 반도체 디바이스들(710) 위에 형성된다. 옵션적으로, 유전체 라이너(762)(예컨대, 실리콘 질화물 라이너)가 다양한 전계 효과 트랜지스터들에 기계적 응력을 인가하고/하거나 지지-다이 유전체 층들(760)로부터 반도체 디바이스들(710) 내로의 수소 또는 불순물의 확산을 방지하도록 형성될 수 있다. 지지-다이 금속 상호연결 구조물들(780)은 지지-다이 유전체 층들(760) 내에 형성된다. 지지-다이 금속 상호연결 구조물들(780)은 다양한 디바이스 접촉 비아 구조물들(782)(예컨대, 디바이스 또는 게이트 전극 접촉들의 각각의 소스 및 드레인 노드들과 접촉하는 소스 및 드레인 전극들), 상호연결-레벨 금속 라인 구조물들(784), 상호연결-레벨 금속 비아 구조물들(786), 및 지지-다이 접합 패드들(788)을 포함할 수 있다. 지지-다이 접합 패드들(788)은 메모리 다이(900)와 지지 다이(700) 사이에 전기 전도성 경로들을 제공하기 위해 메모리-다이 접합 패드들(988)과 정합하도록 구성된다. 지지-다이 접합 패드들(788)은 메모리-다이 접합 패드들(988)의 미러(mirror) 이미지로서 배열될 수 있다.
지지-다이 접합 패드들(788)은 지지 다이(700)의 소스 전력 공급 회로들의 출력 노드들에 전기적으로 연결되는 지지-다이 소스-상호연결 접합 패드들(788A), 지지 다이(700)의 워드 라인 드라이버 회로들의 출력 노드들에 전기적으로 연결되는 지지-다이 워드-라인-상호연결 접합 패드들(788B), 및 감지 증폭기 및 비트 라인 드라이버 회로들의 다양한 노드들에 전기적으로 연결되는 지지-다이 비트-라인-상호연결 접합 패드들(788C)을 포함할 수 있다. 또한, 지지-다이 접합 패드들(788)은 주변 회로부(740)의 신호 노드들의 각각의 쌍에 전기적으로 연결되는 지지-다이 주변-신호-경로 접합 패드들(788D)을 포함할 수 있다. 지지-다이 주변-신호-경로 접합 패드들(788D)은 지지 회로부들(740) 각각의 영역들 내에 위치될 수 있다.' 지지-다이 금속 상호연결 구조물들(780)은 각각의 지지-다이 주변-신호-경로 접합 패드(788D)와 주변 회로부들(740)의 각각의 노드 사이의 연결 신호 경로들을 제공할 수 있다. 또한, 지지-다이 금속 상호연결 구조물들(780)은 지지-다이 주변-신호-경로 접합 패드(788D)와, 지지-다이 소스-상호연결 접합 패드들(788A), 지지-다이 워드-라인-상호연결 접합 패드들(788B), 및/또는 지지-다이 비트-라인-상호연결 접합 패드들(788C)을 포함하는 임의의 다른 유형의 지지-다이 접합 패드(788) 사이에 추가의 전기 전도성 경로들을 제공할 수 있다.
도 17을 참조하면, 지지 다이(700) 및 메모리 다이(900)의 접합된 조립체의 형태의 3차원 메모리 디바이스가 형성될 수 있다. 메모리 다이(900)의 메모리-다이 접합 패드들(988)은 금속-금속 접합을 통해 또는 솔더 볼들(도시되지 않음)의 어레이를 통해 지지 다이(700)의 지지-다이 접합 패드들(788)에 접합될 수 있다. 구체적으로, 각각의 지지-다이 소스-상호연결 접합 패드(788A)는 메모리-다이 소스-상호연결 접합 패드들(988A) 중 각각의 하나에 접합될 수 있고, 각각의 지지-다이 워드-라인-상호연결 접합 패드(788B)는 메모리-다이 워드-라인 상호연결 접합 패드들(988B) 중 각각의 하나에 접합될 수 있고, 각각의 지지-다이 비트-라인-상호연결 접합 패드(788C)는 메모리-다이 비트-라인-상호연결 접합 패드들(988C) 중 각각의 하나에 접합될 수 있고, 각각의 지지-다이 주변-신호-경로 접합 패드(788D)는 메모리-다이 주변-신호-경로 접합 패드들(988D) 중 각각의 하나에 접합될 수 있다.
도 18을 참조하면, 지지-다이 반도체 층(706)은 예를 들어, 그라인딩에 의해 후면으로부터 박화되어 반도체 재료 층인 박화된 지지-다이 반도체 층(709)을 제공할 수 있다. 박화된 지지-다이 반도체 층(709)은 1 마이크로미터 내지 100 마이크로미터, 예컨대 3 마이크로미터 내지 30 마이크로미터 범위의 두께를 가질 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다.
도 19를 참조하면, 후면 절연 층(714)이 박화된 지지-다이 반도체 층(709)의 후면 표면 상에 퇴적될 수 있다. 후면 절연 층(714)은 실리콘 산화물과 같은 유전체 재료를 포함하고, 30 nm 내지 1,000 nm의 범위의 두께를 가질 수 있지만, 더 작은 두께 및 더 큰 두께가 또한 사용될 수 있다. 박화된 지지-다이 반도체 층(709)의 후면 위에 포토레지스트 층(도시되지 않음)이 적용될 수 있고, 리소그래피 방식으로 패턴화되어 개구들을 형성한다. 포토레지스트 층 내의 개구들은 지지-다이 금속 상호연결 구조물들(780) 중 각각의 하나 위에 직접 형성될 수 있다.
포토레지스트 층을 에칭 마스크 층으로서 사용하여 이방성 에칭 공정이 수행되어, 박화된 지지-다이 반도체 층(709)을 통해 지지-다이 금속 상호연결 구조물들(780) 중 각각의 하나의 표면까지 에칭할 수 있다. 후면 절연 층(714) 및 박화된 지지-다이 반도체 층(709)을 통해 관통-기판 비아 공동들이 형성된다. 포토레지스트 층은 예를 들어, 애싱에 의해 후속적으로 제거될 수 있다. 절연 라이너 층이 관통-기판 비아 공동들 내에 그리고 후면 절연 층(714) 위에 퇴적될 수 있다. 절연 라이너 층의 수평 부분들이 이방성 에칭 공정에 의해 후면 절연 층(714) 위로부터 제거될 수 있다.
절연 라이너 층의 각각의 나머지 관형 부분은 관형 절연 스페이서(711)를 구성한다. 관형 절연 스페이서들(711)은 실리콘 산화물과 같은 유전체 재료를 포함하고, 내부 측벽과 외부 측벽 사이에 10 nm 내지 300 nm 범위의 측방향 두께를 가질 수 있다. 금속 라이너(예컨대, TiN) 및 금속 충전 재료(예컨대, W)의 조합과 같은 적어도 하나의 전도성 재료가 관통-기판 비아 공동들의 나머지 체적들 내에 퇴적되어 관통-기판 비아 구조물들(712)을 형성할 수 있다.
도 20을 참조하면, 외부 접합 패드들(716)이 옵션적으로, 관통-기판 비아 구조물들(712) 중 각각의 하나 상에 직접 형성될 수 있다. 외부 접합 패드들(716)이 형성되는 경우에, 외부 접합 패드들(716)은 지지-다이 접합 패드들(788)의 패턴의 미러 이미지 패턴을 가질 수 있다. 관통-기판 비아 구조물(712)과 외부 접합 패드(716)의 각각의 조합은 후면 접합 구조물(712, 716)을 구성한다. 후면 접합 구조물들(712, 716) 각각은 지지 다이(700)의 반도체 기판(지지-다이 기판(708)을 포함함)을 통해 연장되고 관형 절연 스페이서(711)에 의해 반도체 기판으로부터 측방향으로 전기적으로 절연되는 관통-기판 비아 구조물(712), 및 관통-기판 비아 구조물(712)과 접촉하는 외부 접합 패드(716)를 포함할 수 있다.
도 21을 참조하면, 솔더 볼(718)이 각각의 외부 접합 패드(716)에 접합될 수 있다. 접합 와이어(719)가 각각의 솔더 볼(718)에 부착될 수 있다. 메모리 다이(900) 내의 메모리-다이 상호연결 유전체 층들(960)은 접촉-레벨 유전체 층(73), 베이스-라인-레벨 유전체 층(181), 연결-비아-레벨 유전체 층(183), 제1 라인-레벨 유전체 층(120), 제1 비아-레벨 유전체 층(130), 제2 라인-레벨 유전체 층(140), 제2 비아-레벨 유전체 층(150), 임의의 추가의 라인-레벨 유전체 층(존재하는 경우), 임의의 추가의 비아-레벨 유전체 층(존재하는 경우), 및 메모리-측 패드-레벨 유전체 층(980)의 각각을 포함할 수 있다.
2개의 주변 장치들(710) 간에 메모리 다이를 통해(예컨대, 메모리 디바이스 내에 위치된 상호연결부(142)를 통해) 전기 전도성 경로가 제공될 수 있다.
일 실시예에서, 전기 전도성 경로는 메모리 다이(900) 내의 제1 평면(500A) 내의 메모리 요소들의 제1 3차원 어레이(910A)를 제어하도록 구성된 제1 주변 회로부(740A)의 각각의 노드(예컨대, 제1 주변 트랜지스터 디바이스(710)의 소스, 드레인 또는 게이트)와, 메모리 다이(900) 내의 제2 평면(500B) 내의 메모리 요소들의 제2 3차원 어레이(910B)를 제어하도록 구성된 제2 주변 회로부(740B)의 각각의 노드(예컨대, 제2 주변 트랜지스터 디바이스(710)의 소스, 드레인 또는 게이트) 사이에 제공된다. 각각의 전기 전도성 경로는 제1 주변 회로부(740A) 위에 놓인 또는 아래에 놓인, 그리고 제1 주변 회로부(740A)의 노드에 전기적으로 연결되는 지지-다이 금속 상호연결 구조물들(780)의 제1 서브세트, 지지-다이 금속 상호연결 구조물들(780)의 제1 서브세트에 접촉하거나 전기적으로 연결되는 제1 지지-다이 주변-신호-경로 접합 패드(788D), 제1 지지-다이 주변-신호-경로 접합 패드(788D)에 접합되는 제1 메모리-다이 주변-신호-경로 접합 패드(988D), 제1 메모리-다이 주변-신호-경로 접합 패드(988D)와 접촉하는 제1 주변기기-신호-경로 금속 비아 구조물(152), (예컨대, 비트 라인들(128) 위의) 메모리 다이(900) 내의 2개의 평면들(500A, 500B)을 가로질러 연장되고, 제1 주변-신호-경로 금속 비아 구조물(152)과 접촉하는 제1 단부 부분, 및 제2 주변-신호-경로 금속 비아 구조물(152)과 접촉하는 제2 단부 부분을 포함하는 주변-신호-경로 금속 라인(142)과 같은 상호연결부, 제2 주변-신호-경로 금속 비아 구조물(152)과 접촉하는 제2 메모리-다이 주변-신호-경로 접합 패드(988D), 제2 메모리-다이 주변-신호-경로 접합 패드(988D)에 접합되는 제2 지지-다이 주변-신호-경로 접합 패드(788D), 및 제2 주변 회로부(740B)의 노드에 대한 전기적 연결로 제2 지지-다이 주변-신호-경로 접합 패드(788D)에 접촉하거나 그에 전기적으로 연결되는, 제2 주변 회로부(740B) 위에 놓인 또는 아래에 놓인 지지-다이 금속 상호연결 구조물들(780)의 제2 서브세트를 포함할 수 있다.
모든 도면들을 참조하고 본 개시내용의 다양한 실시예들에 따르면, 메모리 디바이스는 메모리 요소들(910A, 910B)을 포함하는 메모리 다이(900), 메모리 다이(900)에 접합된 주변 장치들(710)을 포함하는 지지 다이(700), 및 메모리 다이(900)를 통해 적어도 부분적으로 연장되는, 2개의 주변 장치들(710) 사이의 전기 전도성 경로(142)를 포함한다. 전기 전도성 경로(142)는 메모리 요소들(910A, 910B)로부터 전기적으로 절연된다.
일 실시예에서, 메모리 디바이스를 동작시키는 방법은, 메모리 요소들(910A, 910B)을 통과하지 않으면서, 전기 전도성 경로(142)를 통해 2개의 주변 장치들(710) 사이에 전기 신호를 제공하는 단계를 포함한다. 본 명세서에 사용되는 바와 같이, 용어 "전기 전도성 경로는 메모리 요소들로부터 전기적으로 절연된다"는 것은 제1 주변 장치로부터 제2 주변 장치로의 전기 신호가 메모리 디바이스들 중 임의의 것을 통과함이 없이 전기 전도성 경로(예컨대, 상호연결부(142))를 통과하는 것을 의미한다. 그러나, 일단 신호가 제2 주변 장치에 도달하면, 그것은 상이한 전기 전도성 경로를 통해 메모리 디바이스(들)로 중계될 수 있다. 또한, 전기 신호(예컨대, 감지 신호)가 메모리 디바이스(들)로부터 제1 주변 장치에 제공될 수 있고, 이어서 메모리 디바이스들 중 임의의 것을 통과함이 없이 전기 전도성 경로(예컨대, 상호연결부(142))를 통해 제1 주변 장치로부터 제2 주변 장치로 중계될 수 있다.
일 실시예에서, 메모리 디바이스는 3차원 메모리 디바이스를 포함하고, 메모리 요소들은 메모리 요소들의 적어도 하나의 3차원 어레이(910A, 910B)를 포함한다. 메모리 다이는 메모리-다이 상호연결 유전체 층들(960)을 더 포함하며, 메모리-다이 상호연결 유전체 층들(960)은 메모리-다이 금속 상호연결 구조물들, 및 메모리-다이 상호연결 유전체 층들(960) 상에 또는 그 내부에 위치되고 메모리-다이 금속 상호연결 구조물들의 제1 서브세트를 통해 메모리 요소들의 적어도 하나의 3차원 어레이(910A, 910B)의 각각의 노드에 전기적으로 연결되는 제1 메모리-다이 접합 패드들(예컨대, 메모리-다이 소스-상호연결 접합 패드들(988A), 메모리-다이 워드-라인-상호연결 접합 패드들(988B) 및 메모리-다이 비트-라인-상호연결 접합 패드들(988C))을 포함하는 메모리-다이 상호연결 유전체 층들(960)을 포함하고, 적어도 하나의 전기 전도성 경로(988D, 152, 142)가 메모리-다이 상호연결 유전체 층들(960) 내에 제공되고, 각각의 적어도 하나의 전기 전도성 경로(988D, 152, 142)는 메모리 요소들의 적어도 하나의 3차원 어레이(910A, 910B)로부터 전기적으로 절연되고, 적어도 하나의 전기 전도성 경로(988D, 152, 142) 각각은 메모리-다이 상호연결 유전체 층들(960) 상에 또는 그 내부에 위치하는 제2 메모리-다이 접합 패드들(예컨대, 메모리-다이 주변-신호-경로 접합 패드들(988D))의 쌍, 제2 메모리-다이 접합 패드들의 쌍 중 각각의 하나와 접촉하는 금속 비아 구조물들(예컨대, 주변-신호-경로 금속 비아 구조물들(152)), 및 금속 비아 구조물들과 접촉하는 금속 라인(예컨대, 주변-신호-경로 금속 라인(142))을 포함한다.
지지 다이(700)는 주변 장치들(710)을 포함하고, 메모리 요소들의 적어도 하나의 3차원 어레이(910A, 910B)에 대한 제어 신호들을 생성하고 그로부터 감지 신호들을 수신하도록 구성된 적어도 하나의 주변 회로부(740A, 740B)를 포함한다. 지지 다이(700)는 지지 다이(700) 내의 지지-다이 금속 상호연결 구조물들(780)의 제1 서브세트를 통해 적어도 하나의 주변 회로부(740A, 740B)의 각각의 노드에 전기적으로 연결되는 제1 지지-다이 접합 패드들(예컨대, 지지-다이 소스-상호연결 접합 패드들(788A), 지지-다이 워드-라인-상호연결 접합 패드들(788B), 및 지지-다이 비트-라인-상호연결 접합 패드들(788C))을 포함한다. 지지 다이(700)는 메모리 다이(900)에 접합되어 접합 패드들을 통해 접합된 조립체를 형성한다. 구체적으로, 제1 지지-다이 접합 패드들(예컨대, 지지-다이 소스-상호연결 접합 패드들(788A), 지지-다이 워드-라인-상호연결 접합 패드들(788B), 및 지지-다이 비트-라인-상호연결 접합 패드들(788C))은 제1 메모리-다이 접합 패드들(예컨대, 메모리-다이 소스-상호연결 접합 패드들(988A), 메모리-다이 워드-라인-상호연결 접합 패드들(988B), 및 메모리-다이 비트-라인-상호연결 접합 패드들(988C))에 접합된다. 제2 메모리-다이 접합 패드들(예컨대, 메모리-다이 주변-신호-경로 접합 패드들(988D))의 각각의 쌍은 지지 다이(700) 내의 지지-다이 금속 상호연결 구조물들(780)의 제2 서브세트를 통해 적어도 하나의 주변 회로부(740A, 740B)의 각각의 노드에 전기적으로 연결되는 제2 지지-다이 접합 패드들(예컨대, 지지-다이 주변-신호-경로 접합 패드들(788D))의 각각의 쌍에 접합된다.
일 실시예에서, 적어도 하나의 전기 전도성 경로(988D, 152, 142) 각각은 메모리-다이 금속 상호연결 구조물들(780)의 제1 서브세트로부터 전기적으로 절연된다.
일 실시예에서, 적어도 하나의 전기 전도성 경로(988D, 152, 142) 내의 각각의 금속 라인(예컨대, 주변-신호-경로 금속 라인(142))은 메모리 다이(900)와 지지 다이(700) 사이의 인터페이스로부터 이격된다.
일 실시예에서, 메모리 요소들의 적어도 하나의 3차원 어레이(910A, 910B)는 메모리 요소들의 복수의 3차원 어레이들(910A, 910B)을 포함한다. 그러한 실시예에서, 적어도 하나의 전기 전도성 경로(988D, 152, 142) 내의 금속 라인(예컨대, 주변-신호-경로 금속 라인(142))은 메모리 요소들의 복수의 3차원 어레이들(910A, 910B) 중 메모리 요소들의 제1 3차원 어레이(910A)와, 메모리 다이(900)와 지지 다이(700) 사이의 인터페이스 사이에 위치된 메모리-다이 상호연결 유전체 층들(960)의 제1 영역, 및 메모리 요소들의 복수의 3차원 어레이들(910A, 910B) 중 메모리 요소들의 제2 3차원 어레이(910B)와, 메모리 다이(900)와 지지 다이(700) 사이의 인터페이스 사이에 위치된 메모리-다이 상호연결 유전체 층들(960)의 제2 영역으로부터 측방향으로 연장된다.
일 실시예에서, 메모리 다이(900)는 복수의 외부 명령들을 동시에 실행하도록 구성된 복수의 평면들(500A, 500B)을 포함하고; 메모리 요소들의 제1 3차원 어레이(910A)는 복수의 평면들(500A, 500B)의 제1 평면(500A) 내에 위치되고; 메모리 요소들의 제2 3차원 어레이(910B)는 복수의 평면들(500A, 500B)의 제2 평면 내에 위치된다.
일 실시예에서, 메모리 요소들의 제1 3차원 어레이(910A)는 메모리 다이(900) 내에 위치된 제1 절연 층들(32) 및 제1 전기 전도성 층들(46)의 제1 교번하는 스택을 통해 연장되는 수직 NAND 스트링들의 제1 2차원 어레이를 포함하고; 메모리 요소들의 제2 3차원 어레이(910B)는 메모리 다이(900) 내에 위치되고 유전체 재료 부분에 의해 수직 NAND 스트링들의 제1 2차원 어레이로부터 측방향으로 이격된 제2 절연 층들(32) 및 제2 전기 전도성 층들(46)의 제2 교번하는 스택을 통해 연장되는 수직 NAND 스트링들의 제2 2차원 어레이를 포함하며, 이는 역-단차형 유전체 재료 부분(65) 및/또는 메모리-다이 상호연결 유전체 층들(960)을 포함할 수 있다.
일 실시예에서, 3차원 메모리 디바이스는 수직 NAND 스트링들의 제1 2차원 어레이 내의 수직 NAND 스트링들의 각각의 서브세트에 전기적으로 연결되고, 수직 NAND 스트링들의 제1 2차원 어레이와, 메모리 다이(900)와 지지 다이(700) 사이의 인터페이스 사이에 위치된 제1 비트 라인들(128); 및 수직 NAND 스트링들의 제2 2차원 어레이 내의 수직 NAND 스트링들의 각각의 서브세트에 전기적으로 연결되고, 수직 NAND 스트링들의 제2 2차원 어레이와, 메모리 다이(900)와 지지 다이(700) 사이의 인터페이스 사이에 위치되고, 제1 비트 라인들(128)로부터 전기적으로 절연되는 제2 비트 라인들(128)을 포함할 수 있고, 금속 라인(예컨대, 주변-신호-경로 금속 라인(142))은 메모리 다이(900)와 지지 다이(700) 사이의 인터페이스와, 제1 비트 라인들(128) 및 제2 비트 라인들(128)의 모음 사이에 위치된다.
일 실시예에서, 적어도 하나의 주변 회로부(740A, 740B)는 메모리 요소들의 복수의 3차원 어레이들(910A, 910B) 중 각각의 하나의 동작을 제어하도록 구성된 복수의 주변 회로부들(740A, 740B)을 포함한다.
일 실시예에서, 복수의 주변 회로부들(740A, 740B) 중 제1 지지 회로부(740A)를 포함하는 제1 지지 회로부 영역이 메모리-다이 상호연결 유전체 층들(960)의 제1 영역과 대면하고; 복수의 주변 회로부들(740A, 740B) 중 제2 지지 회로부(740B)를 포함하는 제2 지지 회로부 영역이 메모리-다이 상호연결 유전체 층들(960)의 제2 영역과 대면하고; 제1 지지 회로부(740A)의 노드는 금속 라인(예컨대, 주변-신호-경로 금속 라인(142))에 전기적으로 연결되고; 제2 지지 회로부(740B)의 노드는 금속 라인(예컨대, 주변-신호-경로 금속 라인(142))에 전기적으로 연결된다.
일 실시예에서, 금속 라인은 제1 지지 회로부(740A)의 노드와 제2 지지 회로부(740B)의 노드 사이에서 적어도 하나의 제어 신호를 송신하도록 구성된다. 적어도 하나의 제어 신호는 클록 신호, 판독 신호, 프로그래밍 신호, 기록 신호, 어보트 신호, 동기화 신호, 또는 메모리 다이(900)의 향상된 제어를 제공하기 위해 제1 지지 회로부(740A)와 제2 지지 회로부(740B) 사이에서 통신될 수 있는 임의의 다른 신호일 수 있다.
일 실시예에서, 메모리 요소들의 복수의 3차원 어레이들(910A, 910B)은 복수의 외부 명령들을 동시에 실행하도록 구성된 복수의 평면들(500A, 500B) 내에 제공되고; 적어도 하나의 제어 신호는 제1 지지 회로부(740A)에 의해 그리고 제2 지지 회로부(740B)에 의해 제어되는 복수의 평면들 중 2개의 평면들(500A, 500B) 내의 복수의 외부 명령들 중 2개의 외부 명령들의 동시 실행을 제어한다.
일 실시예에서, 적어도 하나의 주변 회로부(740A, 740B) 각각은 감지 증폭기 및 비트 라인 드라이버 회로들; 워드 라인 드라이버 회로들; 워드 라인 디코더 회로들; 소스 전력 공급 회로들; 및 웰 바이어스 전압 공급 회로들을 포함한다.
일 실시예에서, 3차원 메모리 디바이스는 지지 다이(700)의 기판(예컨대, 박화된 지지-다이 반도체 층(709))을 통해 연장되는 관통-기판 비아 구조물들(712) - 적어도 하나의 주변 회로부(740A, 740B)는 기판의 제1 면 상에 위치됨 -; 및 기판의 제2 면 상에 위치되고 관통-기판 비아 구조물들(712) 중 각각의 하나에 접촉하는 외부 접합 패드들(716)을 포함할 수 있다.
본 개시내용의 다른 실시예에 따르면, 메모리 디바이스를 형성하기 위한 방법은 메모리 요소들 및 메모리 요소들로부터 전기적으로 절연된 상호연결부를 포함하는 메모리 다이를 제공하는 단계, 주변 장치들을 포함하는 지지 다이를 제공하는 단계, 및 2개의 주변 장치들 사이의 전기 전도성 경로가 상호연결부를 포함하도록 메모리 다이를 지지 다이에 접합시키는 단계를 포함한다.
일 실시예에서, 메모리 요소들은 메모리 요소들의 적어도 하나의 3차원 어레이를 포함하고, 메모리 다이는 메모리-다이 상호연결 유전체 층들을 더 포함하고, 메모리-다이 상호연결 유전체 층들은 메모리-다이 금속 상호연결 구조물들, 및 메모리-다이 상호연결 유전체 층들 상에 또는 그 내부에 위치되고, 메모리-다이 금속 상호연결 구조물들의 제1 서브세트를 통해 메모리 요소들의 적어도 하나의 3차원 어레이의 각각의 노드에 전기적으로 연결되는 제1 메모리-다이 접합 패드들을 포함하고, 상호연결부는 메모리-다이 상호연결 유전체 층들 내에 제공되고, 전기 전도성 경로는 메모리 요소들의 적어도 하나의 3차원 어레이로부터 전기적으로 절연되고, 전기 전도성 경로는 메모리-다이 상호연결 유전체 층들 상에 또는 그 내부에 위치되는 제2 메모리-다이 접합 패드들의 쌍, 제2 메모리-다이 접합 패드들의 쌍 중 각각의 하나와 접촉하는 금속 비아 구조물들, 및 금속 비아 구조물들과 접촉하는 금속 라인을 포함한다. 지지 다이는 메모리 요소들의 적어도 하나의 3차원 어레이에 대한 제어 신호들을 생성하고 그로부터 감지 신호들을 수신하도록 구성된 주변 장치들을 포함하는 적어도 하나의 주변 회로부를 포함하며, 지지 다이는 지지 다이 내의 지지-다이 금속 상호연결 구조물들의 제1 서브세트를 통해 적어도 하나의 주변 회로부의 각각의 노드에 전기적으로 연결되는 제1 지지-다이 접합 패드들을 포함한다. 제1 지지-다이 접합 패드들은 접합 동안 제1 메모리-다이 접합 패드들에 접합되고, 제2 메모리-다이 접합 패드들의 각각의 쌍은 지지 다이 내의 지지-다이 금속 상호연결 구조물들의 제2 서브세트를 통해 적어도 하나의 주변 회로부의 각각의 노드에 전기적으로 연결되는 제2 지지-다이 접합 패드들의 각각의 쌍에 접합된다.
본 개시내용의 다양한 실시예들은 지지 다이(700)의 노드들 사이의 신호 송신을 위해 메모리 다이(900) 내에 신호 라우팅 경로를 제공하는 데 사용될 수 있다. 지지 다이(700) 내의 전기 배선 밀도가 높을 수 있으며, 도 16b에 도시된 WLTR/LVDEC 영역들이 인접한 감지 증폭기들 사이에 위치되는 워드 라인 드라이버 회로들 주위의 비트 라인 드라이버 회로들 사이에 배선을 라우팅하기 위해 긴 전기 배선 길이들 및/또는 증가된 수의 배선 레벨들이 제공될 수 있다. 본 개시내용의 실시예들은, 비트 라인들 위에서 이용가능한 추가의 공간이 있는 메모리 다이(900)를 통해 상이한 비트 라인 드라이버 회로 요소들 사이의 전기 전도성 경로들의 서브세트를 라우팅한다. 지지 다이(700) 내의 총 배선 길이들 및/또는 배선 레벨의 총 개수는 본 개시내용의 다양한 실시예들의 전기 배선 방식들을 사용함으로써 감소될 수 있다.
전술한 내용이 특정 바람직한 실시예들을 언급하지만, 본 개시내용이 그렇게 제한되지 않는다는 것이 이해될 것이다. 다양한 수정들이 개시된 실시예들에 대해 이루어질 수 있고 그러한 수정들은 본 청구범위의 범주 내에 있도록 의도된다는 것이 당업자에게 떠오를 것이다. 서로 대안이 아닌 모든 실시예들 사이에서 호환성이 추정된다. 단어 "포함한다(comprise 또는 include)"는, 달리 명시적으로 언급되지 않는 한, 단어 "~로 본질적으로 이루어진다(consist essentially of)" 또는 단어 "~로 이루어진다"가 단어 "포함하다"를 대체하는 모든 실시예들을 고려한다. 특정 구조 및/또는 구성을 사용하는 일 실시예가 본 개시내용에 예시되어 있는 경우, 본 청구범위는, 그러한 치환이 명백히 금지되거나 달리 당업자에게 불가능하다고 알려져 있지 않다면, 기능적으로 등가인 임의의 다른 호환가능한 구조물들 및/또는 구성들로 실시될 수 있음이 이해된다. 본 명세서에 인용된 모든 간행물, 특허 출원 및 특허는 전체적으로 본 명세서에 참고로 포함된다.

Claims (20)

  1. 메모리 디바이스로서,
    메모리 요소들을 포함하는 메모리 다이(die);
    주변 장치들을 포함하는 지지 다이 - 상기 지지 다이는 상기 메모리 다이에 접합됨 -; 및
    상기 메모리 다이를 통해 적어도 부분적으로 연장되는, 2개의 상기 주변 장치들 사이의 전기 전도성 경로를 포함하며, 상기 전기 전도성 경로는 상기 메모리 요소들로부터 전기적으로 절연되는, 메모리 디바이스.
  2. 제1항에 있어서,
    상기 메모리 요소들은 메모리 요소들의 적어도 하나의 3차원 어레이를 포함하고;
    상기 메모리 다이는 메모리-다이 상호연결 유전체 층들을 더 포함하고, 상기 메모리-다이 상호연결 유전체 층들은 메모리-다이 금속 상호연결 구조물들, 및 상기 메모리-다이 상호연결 유전체 층들 상에 또는 그 내부에 위치되고, 상기 메모리-다이 금속 상호연결 구조물들의 제1 서브세트를 통해 상기 메모리 요소들의 적어도 하나의 3차원 어레이의 각각의 노드에 전기적으로 연결되는 제1 메모리-다이 접합 패드들을 포함하고;
    상기 지지 다이는 상기 주변 장치들을 포함하고 상기 메모리 요소들의 적어도 하나의 3차원 어레이에 대한 제어 신호들을 생성하고 그로부터 감지 신호들을 수신하도록 구성된 적어도 하나의 주변 회로부를 더 포함하고, 상기 제1 메모리-다이 접합 패드들에 접합되고, 상기 지지 다이 내의 지지-다이 금속 상호연결 구조물들의 제1 서브세트를 통해 상기 적어도 하나의 주변 회로부의 각각의 노드에 전기적으로 연결되는 제1 지지-다이 접합 패드들을 포함하고;
    상기 전기 전도성 경로는 상기 메모리 요소들의 적어도 하나의 3차원 어레이로부터 전기적으로 절연되고, 상기 메모리-다이 상호연결 유전체 층들 내에 위치되고;
    상기 전기 전도성 경로는 상기 메모리-다이 상호연결 유전체 층들 상에 또는 그 내부에 위치되는 제2 메모리-다이 접합 패드들의 쌍, 상기 제2 메모리-다이 접합 패드들의 쌍 중 각각의 하나와 접촉하는 금속 비아 구조물들, 및 상기 금속 비아 구조물들과 접촉하는 금속 라인을 포함하고;
    제2 메모리-다이 접합 패드들의 각각의 쌍은 상기 지지 다이 내의 지지-다이 금속 상호연결 구조물들의 제2 서브세트를 통해 상기 적어도 하나의 주변 회로부의 각각의 노드에 전기적으로 연결되는 제2 지지-다이 접합 패드들의 각각의 쌍에 접합되는, 메모리 디바이스.
  3. 제2항에 있어서, 상기 전기 전도성 경로는 상기 메모리-다이 금속 상호연결 구조물들의 상기 제1 서브세트로부터 전기적으로 절연되고, 상기 전기 전도성 경로 내의 각각의 금속 라인은 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스로부터 이격되는, 메모리 디바이스.
  4. 제2항에 있어서,
    상기 메모리 요소들의 적어도 하나의 3차원 어레이는 메모리 요소들의 복수의 3차원 어레이들을 포함하고;
    상기 전기 전도성 경로 내의 금속 라인이, 상기 메모리 요소들의 복수의 3차원 어레이들 중 메모리 요소들의 제1 3차원 어레이와, 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스 사이에 위치된 상기 메모리-다이 상호연결 유전체 층들의 제1 영역, 및 상기 메모리 요소들의 복수의 3차원 어레이들 중 메모리 요소들의 제2 3차원 어레이와, 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스 사이에 위치된 상기 메모리-다이 상호연결 유전체 층들의 제2 영역으로부터 측방향으로 연장되는, 메모리 디바이스.
  5. 제4항에 있어서,
    상기 메모리 다이는 복수의 외부 명령들을 동시에 실행하도록 구성된 복수의 평면들을 포함하고;
    상기 메모리 요소들의 제1 3차원 어레이는 상기 복수의 평면들 사이의 제1 평면 내에 위치되고;
    상기 메모리 요소들의 제2 3차원 어레이는 상기 복수의 평면들 사이의 제2 평면 내에 위치되는, 메모리 디바이스.
  6. 제4항에 있어서,
    상기 메모리 요소들의 제1 3차원 어레이는 상기 메모리 다이 내에 위치된 제1 절연 층들 및 제1 전기 전도성 층들의 제1 교번하는 스택을 통해 연장되는 수직 NAND 스트링들의 제1 2차원 어레이를 포함하고; 상기 메모리 요소들의 제2 3차원 어레이는 상기 메모리 다이 내에 위치되고 유전체 재료 부분에 의해 상기 수직 NAND 스트링들의 제1 2차원 어레이로부터 측방향으로 이격된 제2 절연 층들 및 제2 전기 전도성 층들의 제2 교번하는 스택을 통해 연장되는 수직 NAND 스트링들의 제2 2차원 어레이를 포함하는, 메모리 디바이스.
  7. 제6항에 있어서,
    상기 수직 NAND 스트링들의 제1 2차원 어레이 내의 수직 NAND 스트링들의 각각의 서브세트에 전기적으로 연결되고, 상기 수직 NAND 스트링들의 제1 2차원 어레이와, 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스 사이에 위치된 제1 비트 라인들; 및
    상기 수직 NAND 스트링들의 제2 2차원 어레이 내의 수직 NAND 스트링들의 각각의 서브세트에 전기적으로 연결되고, 상기 수직 NAND 스트링들의 제2 2차원 어레이와, 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스 사이에 위치되고, 상기 제1 비트 라인들로부터 전기적으로 절연되는 제2 비트 라인들을 더 포함하고,
    상기 금속 라인은 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스와, 상기 제1 비트 라인들 및 상기 제2 비트 라인들의 모음 사이에 위치되는, 메모리 디바이스.
  8. 제4항에 있어서, 상기 적어도 하나의 주변 회로부는 상기 메모리 요소들의 복수의 3차원 어레이들 중 각각의 하나의 동작을 제어하도록 구성된 복수의 주변 회로부들을 포함하는, 메모리 디바이스.
  9. 제8항에 있어서,
    상기 복수의 주변 회로부들 중 제1 지지 회로부를 포함하는 제1 지지 회로부 영역이 상기 메모리-다이 상호연결 유전체 층들의 상기 제1 영역과 대면하고; 상기 복수의 주변 회로부들 중 제2 지지 회로부를 포함하는 제2 지지 회로부 영역이 상기 메모리-다이 상호연결 유전체 층들의 상기 제2 영역과 대면하고;
    상기 제1 지지 회로부의 노드는 상기 금속 라인에 전기적으로 연결되고; 상기 제2 지지 회로부의 노드는 상기 금속 라인에 전기적으로 연결되는, 메모리 디바이스.
  10. 제9항에 있어서,
    상기 금속 라인은 상기 제1 지지 회로부의 상기 노드와 상기 제2 지지 회로부의 상기 노드 사이에서 적어도 하나의 제어 신호를 송신하도록 구성되고;
    상기 메모리 요소들의 복수의 3차원 어레이들은 복수의 외부 명령들을 동시에 실행하도록 구성된 복수의 평면들 내에 제공되고;
    상기 적어도 하나의 제어 신호는 상기 제1 지지 회로부에 의해 그리고 상기 제2 지지 회로부에 의해 제어되는 상기 복수의 평면들 중 2개의 평면들 내의 상기 복수의 외부 명령들 중 2개의 외부 명령들의 동시 실행을 제어하는, 메모리 디바이스.
  11. 제2항에 있어서, 상기 적어도 하나의 주변 회로부 각각은
    감지 증폭기 및 비트 라인 드라이버 회로들;
    워드 라인 드라이버 회로들;
    워드 라인 디코더 회로들;
    소스 전력 공급 회로들; 및
    웰 바이어스 전압 공급 회로들을 포함하는, 메모리 디바이스.
  12. 제2항에 있어서,
    상기 지지 다이의 기판을 통해 연장되는 관통-기판 비아 구조물들 - 상기 적어도 하나의 주변 회로부는 상기 기판의 제1 면 상에 위치됨 -; 및 상기 기판의 제2 면 상에 위치되고 상기 관통-기판 비아 구조물들 중 각각의 하나에 접촉하는 외부 접합 패드들을 더 포함하는, 메모리 디바이스.
  13. 제1항의 상기 메모리 디바이스를 동작시키는 방법으로서, 상기 메모리 요소들을 통과함이 없이 상기 전기 전도성 경로를 통해 상기 2개의 주변 장치들 사이에 전기 신호를 제공하는 단계를 포함하는, 방법.
  14. 메모리 디바이스를 형성하기 위한 방법으로서,
    메모리 요소들 및 상기 메모리 요소들로부터 전기적으로 절연된 상호연결부를 포함하는 메모리 다이를 제공하는 단계;
    주변 장치들을 포함하는 지지 다이를 제공하는 단계; 및
    2개의 상기 주변 장치들 사이의 전기 전도성 경로가 상기 상호연결부를 포함하도록 상기 메모리 다이를 상기 지지 다이에 접합시키는 단계를 포함하는, 방법.
  15. 제14항에 있어서,
    상기 메모리 요소들은 메모리 요소들의 적어도 하나의 3차원 어레이를 포함하고;
    상기 메모리 다이는 메모리-다이 상호연결 유전체 층들을 더 포함하고, 상기 메모리-다이 상호연결 유전체 층들은 메모리-다이 금속 상호연결 구조물들, 및 상기 메모리-다이 상호연결 유전체 층들 상에 또는 그 내부에 위치되고, 상기 메모리-다이 금속 상호연결 구조물들의 제1 서브세트를 통해 상기 메모리 요소들의 적어도 하나의 3차원 어레이의 각각의 노드에 전기적으로 연결되는 제1 메모리-다이 접합 패드들을 포함하고, 상기 상호연결부는 상기 메모리-다이 상호연결 유전체 층들 내에 제공되고, 상기 전기 전도성 경로는 상기 메모리 요소들의 적어도 하나의 3차원 어레이로부터 전기적으로 절연되고, 상기 전기 전도성 경로는 상기 메모리-다이 상호연결 유전체 층들 상에 또는 그 내부에 위치되는 제2 메모리-다이 접합 패드들의 쌍, 상기 제2 메모리-다이 접합 패드들의 쌍 중 각각의 하나와 접촉하는 금속 비아 구조물들, 및 상기 금속 비아 구조물들과 접촉하는 금속 라인을 포함하고;
    상기 지지 다이는 상기 메모리 요소들의 적어도 하나의 3차원 어레이에 대한 제어 신호들을 생성하고 그로부터 감지 신호들을 수신하도록 구성된 상기 주변 장치들을 포함하는 적어도 하나의 주변 회로부를 포함하고, 상기 지지 다이는 상기 지지 다이 내의 지지-다이 금속 상호연결 구조물들의 제1 서브세트를 통해 상기 적어도 하나의 주변 회로부의 각각의 노드에 전기적으로 연결되는 제1 지지-다이 접합 패드들을 포함하고;
    상기 제1 지지-다이 접합 패드들은 접합 동안 상기 제1 메모리-다이 접합 패드들에 접합되고;
    제2 메모리-다이 접합 패드들의 각각의 쌍은 상기 지지 다이 내의 지지-다이 금속 상호연결 구조물들의 제2 서브세트를 통해 상기 적어도 하나의 주변 회로부의 각각의 노드에 전기적으로 연결되는 제2 지지-다이 접합 패드들의 각각의 쌍에 접합되는, 방법.
  16. 제15항에 있어서,
    상기 전기 전도성 경로는 상기 메모리-다이 금속 상호연결 구조물들의 상기 제1 서브세트로부터 전기적으로 절연되고;
    상기 메모리 요소들의 적어도 하나의 3차원 어레이는 메모리 요소들의 복수의 3차원 어레이들을 포함하고;
    상기 전기 전도성 경로 내의 금속 라인이, 상기 메모리 요소들의 복수의 3차원 어레이들 중 메모리 요소들의 제1 3차원 어레이와, 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스 사이에 위치된 상기 메모리-다이 상호연결 유전체 층들의 제1 영역, 및 상기 메모리 요소들의 복수의 3차원 어레이들 중 메모리 요소들의 제2 3차원 어레이와, 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스 사이에 위치된 상기 메모리-다이 상호연결 유전체 층들의 제2 영역으로부터 측방향으로 연장되는, 방법.
  17. 제16항에 있어서,
    상기 메모리 다이는 복수의 외부 명령들을 동시에 실행하도록 구성된 복수의 평면들을 포함하고;
    상기 메모리 요소들의 제1 3차원 어레이는 상기 복수의 평면들 사이의 제1 평면 내에 위치되고;
    상기 메모리 요소들의 제2 3차원 어레이는 상기 복수의 평면들 사이의 제2 평면 내에 위치되는, 방법.
  18. 제16항에 있어서,
    상기 메모리 요소들의 제1 3차원 어레이는 상기 메모리 다이 내에 위치된 제1 절연 층들 및 제1 전기 전도성 층들의 제1 교번하는 스택을 통해 연장되는 수직 NAND 스트링들의 제1 2차원 어레이를 포함하고; 상기 메모리 요소들의 제2 3차원 어레이는 상기 메모리 다이 내에 위치되고 유전체 재료 부분에 의해 상기 수직 NAND 스트링들의 제1 2차원 어레이로부터 측방향으로 이격된 제2 절연 층들 및 제2 전기 전도성 층들의 제2 교번하는 스택을 통해 연장되는 수직 NAND 스트링들의 제2 2차원 어레이를 포함하는, 방법.
  19. 제16항에 있어서, 상기 메모리 다이는
    상기 수직 NAND 스트링들의 제1 2차원 어레이 내의 수직 NAND 스트링들의 각각의 서브세트에 전기적으로 연결되고, 상기 수직 NAND 스트링들의 제1 2차원 어레이와, 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스 사이에 위치된 제1 비트 라인들; 및
    상기 수직 NAND 스트링들의 제2 2차원 어레이 내의 수직 NAND 스트링들의 각각의 서브세트에 전기적으로 연결되고, 상기 수직 NAND 스트링들의 제2 2차원 어레이와, 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스 사이에 위치되고, 상기 제1 비트 라인들로부터 전기적으로 절연되는 제2 비트 라인들을 포함하고,
    상기 금속 라인은 상기 메모리 다이와 상기 지지 다이 사이의 인터페이스와, 상기 제1 비트 라인들 및 상기 제2 비트 라인들의 모음 사이에 위치되는, 방법.
  20. 제16항에 있어서,
    상기 적어도 하나의 주변 회로부는 상기 메모리 요소들의 복수의 3차원 어레이들 중 각각의 하나의 동작을 제어하도록 구성된 복수의 주변 회로부들을 포함하고;
    상기 메모리 다이를 상기 지지 다이와 접합시킨 후에, 상기 복수의 주변 회로부들 중 제1 지지 회로부를 포함하는 제1 지지 회로부 영역이 상기 메모리-다이 상호연결 유전체 층들의 상기 제1 영역에 대면하고;
    상기 메모리 다이를 상기 지지 다이와 접합시킨 후에, 상기 복수의 주변 회로부들 중 제2 지지 회로부를 포함하는 제2 지지 회로부 영역이 상기 메모리-다이 상호연결 유전체 층들의 상기 제2 영역에 대면하고;
    상기 제1 지지 회로부의 노드는 상기 금속 라인에 전기적으로 연결되고; 상기 제2 지지 회로부의 노드는 상기 금속 라인에 전기적으로 연결되는, 방법.
KR1020217019752A 2019-01-30 2019-11-22 메모리 다이를 통한 로직 신호 라우팅을 갖는 3차원 메모리 디바이스 및 그의 제조 방법들 KR102371571B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/261,869 US10727215B1 (en) 2019-01-30 2019-01-30 Three-dimensional memory device with logic signal routing through a memory die and methods of making the same
US16/261,869 2019-01-30
PCT/US2019/062746 WO2020159605A1 (en) 2019-01-30 2019-11-22 Three-dimensional memory device with logic signal routing through a memory die and methods of making the same

Publications (2)

Publication Number Publication Date
KR20210082270A true KR20210082270A (ko) 2021-07-02
KR102371571B1 KR102371571B1 (ko) 2022-03-07

Family

ID=71732857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217019752A KR102371571B1 (ko) 2019-01-30 2019-11-22 메모리 다이를 통한 로직 신호 라우팅을 갖는 3차원 메모리 디바이스 및 그의 제조 방법들

Country Status (3)

Country Link
US (2) US10727215B1 (ko)
KR (1) KR102371571B1 (ko)
WO (1) WO2020159605A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892269B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US10727215B1 (en) * 2019-01-30 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device with logic signal routing through a memory die and methods of making the same
JP2020150027A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 基板の分離方法、半導体記憶装置の製造方法、および基板分離装置
KR20210013671A (ko) * 2019-07-15 2021-02-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
JP2021048187A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
US11201069B2 (en) 2019-09-24 2021-12-14 Samsung Electronics Co., Ltd. Semiconductor device
KR20210035446A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 반도체 장치
JP2021136320A (ja) * 2020-02-26 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法
JP2021145053A (ja) * 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置
EP3942611A4 (en) 2020-05-27 2022-08-24 Yangtze Memory Technologies Co., Ltd. THREE DIMENSIONAL STORAGE DEVICES
CN114743985A (zh) 2020-05-27 2022-07-12 长江存储科技有限责任公司 三维存储器件
CN111801797B (zh) 2020-05-27 2021-05-25 长江存储科技有限责任公司 用于形成三维存储器件的方法
WO2021237489A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN111971795A (zh) * 2020-07-06 2020-11-20 长江存储科技有限责任公司 三维存储器器件及其制造方法
JP2023526476A (ja) * 2020-07-31 2023-06-21 長江存儲科技有限責任公司 コンタクト構造体を形成するための方法およびその半導体デバイス
CN112166501B (zh) * 2020-09-02 2024-01-09 长江存储科技有限责任公司 半导体器件中的片上电容器结构
JP2022045192A (ja) * 2020-09-08 2022-03-18 キオクシア株式会社 半導体装置およびその製造方法
US11637178B2 (en) * 2020-10-23 2023-04-25 Micron Technology, Inc. Microelectronic devices including isolation structures neighboring staircase structures, and related memory devices, electronic systems, and methods
WO2024098391A1 (en) * 2022-11-11 2024-05-16 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Three-dimensional phase-change memory and methods for making same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122022A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 인터포저를 갖는 반도체 패키지 및 제조 방법
KR20170062616A (ko) * 2015-11-27 2017-06-08 삼성전자주식회사 반도체 소자
KR20180001296A (ko) * 2016-06-27 2018-01-04 삼성전자주식회사 수직형 구조를 가지는 메모리 장치
US20180342455A1 (en) * 2017-05-25 2018-11-29 Sandisk Technologies Llc Interconnect structure containing a metal silicide hydrogen diffusion barrier and method of making thereof
US20190006316A1 (en) * 2014-04-17 2019-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same
US10210629B2 (en) * 2014-02-14 2019-02-19 Sony Interactive Entertainment Inc. Information processor and information processing method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
JP2005072978A (ja) 2003-08-25 2005-03-17 Renesas Technology Corp 固体撮像装置およびその製造方法
US7005310B2 (en) 2002-08-14 2006-02-28 Renesas Technology Corporation Manufacturing method of solid-state image sensing device
US6917219B2 (en) 2003-03-12 2005-07-12 Xilinx, Inc. Multi-chip programmable logic device having configurable logic circuitry and configuration data storage on different dice
JP2005101711A (ja) 2003-09-22 2005-04-14 Renesas Technology Corp 固体撮像装置およびその製造方法
GB0329516D0 (en) 2003-12-19 2004-01-28 Univ Kent Canterbury Integrated circuit with debug support interface
JP2007241727A (ja) 2006-03-09 2007-09-20 Toshiba Corp 半導体メモリカード
CN103366798B (zh) 2013-07-10 2016-02-17 格科微电子（上海）有限公司 动态随机存取存储器及制造方法、半导体封装件及封装方法
JP6203152B2 (ja) 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
KR102449571B1 (ko) 2015-08-07 2022-10-04 삼성전자주식회사 반도체 장치
US10636767B2 (en) * 2016-02-29 2020-04-28 Invensas Corporation Correction die for wafer/die stack
US10068879B2 (en) 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
KR102512017B1 (ko) 2016-10-07 2023-03-17 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10510629B2 (en) * 2018-05-18 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10727215B1 (en) * 2019-01-30 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device with logic signal routing through a memory die and methods of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10210629B2 (en) * 2014-02-14 2019-02-19 Sony Interactive Entertainment Inc. Information processor and information processing method
US20190006316A1 (en) * 2014-04-17 2019-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same
KR20160122022A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 인터포저를 갖는 반도체 패키지 및 제조 방법
KR20170062616A (ko) * 2015-11-27 2017-06-08 삼성전자주식회사 반도체 소자
KR20180001296A (ko) * 2016-06-27 2018-01-04 삼성전자주식회사 수직형 구조를 가지는 메모리 장치
US20180342455A1 (en) * 2017-05-25 2018-11-29 Sandisk Technologies Llc Interconnect structure containing a metal silicide hydrogen diffusion barrier and method of making thereof

Also Published As

Publication number Publication date
US11222881B2 (en) 2022-01-11
WO2020159605A1 (en) 2020-08-06
US10727215B1 (en) 2020-07-28
US20200343235A1 (en) 2020-10-29
KR102371571B1 (ko) 2022-03-07
US20200243498A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
KR102371571B1 (ko) 메모리 다이를 통한 로직 신호 라우팅을 갖는 3차원 메모리 디바이스 및 그의 제조 방법들
US11127728B2 (en) Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same
KR102593797B1 (ko) 접합된 3차원 메모리 디바이스 및 캐리어 기판을 소스 층으로 대체함으로써 이를 제조하는 방법
US10825826B2 (en) Three-dimensional memory device having bonding structures connected to bit lines and methods of making the same
US11133297B2 (en) Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
US10879260B2 (en) Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
CN111684583B (zh) 具有多堆叠接合结构的三维存储器器件及其制造方法
KR102544977B1 (ko) 소스 라인을 위한 접합 패드-기반 전력 공급 네트워크를 포함하는 3차원 메모리 디바이스 및 그 제조 방법
KR20220039845A (ko) 본딩된 메모리 다이 및 주변 로직 다이를 포함하는 3차원 메모리 디바이스 및 그 제조 방법
KR102518793B1 (ko) 매립된 접합 조립체 및 그의 제조 방법
US11011209B2 (en) Three-dimensional memory device including contact-level bit-line-connection structures and methods of making the same
WO2021257121A1 (en) Cutoff gate electrodes for switches for a three-dimensional memory device and method of making the same
US11482539B2 (en) Three-dimensional memory device including metal silicide source regions and methods for forming the same

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant