KR20210081302A - 화소 스캔 구동 회로, 어레이 기판 및 표시 단말기 - Google Patents

화소 스캔 구동 회로, 어레이 기판 및 표시 단말기 Download PDF

Info

Publication number
KR20210081302A
KR20210081302A KR1020200182681A KR20200182681A KR20210081302A KR 20210081302 A KR20210081302 A KR 20210081302A KR 1020200182681 A KR1020200182681 A KR 1020200182681A KR 20200182681 A KR20200182681 A KR 20200182681A KR 20210081302 A KR20210081302 A KR 20210081302A
Authority
KR
South Korea
Prior art keywords
pull
transistor
output
unit
node
Prior art date
Application number
KR1020200182681A
Other languages
English (en)
Inventor
제 유안
지아하오 강
쇼웬 왕
야오 얀
Original Assignee
선전 로욜 테크놀로지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 로욜 테크놀로지스 컴퍼니 리미티드 filed Critical 선전 로욜 테크놀로지스 컴퍼니 리미티드
Publication of KR20210081302A publication Critical patent/KR20210081302A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Electronic Switches (AREA)

Abstract

본 출원은 스캔 신호를 정확하게 출력하는 화소 스캔 구동 회로를 개시하고, 스위치 유닛, 풀업 출력 유닛 및 풀다운 출력 유닛을 포함한다. 하나의 스캔 주기의 스캔 신호 출력 단계에서 풀다운 출력 유닛은 클럭 신호에 따라 스캔 신호 출력단에 스캔 신호의 제 1 기준 전압을 출력한다. 스위치 유닛은 풀다운 출력 유닛에 전기적으로 연결되어 있다. 하나의 스캔 주기의 유지 단계에서 스위치 유닛은 수신된 스위치 제어 신호에 따라 풀다운 노드의 전압을 제어함으로써, 풀다운 출력 유닛이 제 1 기준 전압을 출력하는 것을 중지하도록 제어한다. 유지 단계에서 풀업 출력 유닛은 스캔 신호의 제 2 기준 전압을 출력한다. 제 2 기준 전압은 화소 유닛이 이미지 데이터를 수신하는 것을 중지하도록 제어한다. 스위치 유닛이 포함하는 트랜지스터의 유형은 풀업 출력 유닛 및 풀다운 출력 유닛이 포함하는 트랜지스터의 유형과 다르다. 본 출원은 상기 화소 스캔 구동 회로를 포함하는 어레이 기판과 표시 단말기를 더 개시한다.

Description

화소 스캔 구동 회로, 어레이 기판 및 표시 단말기{PIXEL SCANNING DRIVING CIRCUIT, ARRAY SUBSTRATE AND DISPLAY TERMINAL}
본 발명은 표시 구동 분야에 관한 것으로, 특히 화소 스캔 구동 회로, 어레이 기판 및 표시 단말기에 관한 것이다.
표시 기술이 발전함에 따라, 유기 발광 다이오드(Organic LightEmitting Diode, OLED) 표시 패널은 차세대 디스플레이 기술로서 고해상도, 고휘도, 빠른 응답 속도 등 장점을 갖고 있으며, 시장의 주목을 받고, 현대 표시 패널의 발전 주류 중 하나로 되었다.
OLED 표시 패널의 화소 스캔 구동 회로는 GOA(Gate Driver On Array) 기술을 사용한다. GOA 기술은 포토 리소그래피에 의해 게이트 구동 회로를 액정 표시 장치의 디스플레이 어레이 기판에 통합한다. 화소 스캔 구동 회로는 복수의 박막 트랜지스터와 커패시터를 포함한다. 현재, 화소 스캔 구동 회로의 박막 트랜지스터의 유형은 모두 동일하다. 예를 들어, 모두 N형 박막 트랜지스터를 사용하거나 또는 모두 P형 박막 트랜지스터를 사용한다. 화소 스캔 구동 회로의 박막 트랜지스터가 모두 P형인 경우, 누설 전류가 크기 때문에, 화소 유닛이 이미지 표시를 수행할 때에 리프레시 비율을 낮출 수 없고, 표시 패널 전체의 전력 소모도 크다. 화소 스캔 구동 회로의 박막 트랜지스터가 모두 N형인 경우, 드리프트 현상이 발생하기 쉬워, 동일한 이미지 데이터에 대한 서로 다른 화소 유닛의 표시 휘도가 완전히 동일하지 않고, 따라서 이미지 데이터를 균일하게 표시할 수 없게 된다. 또한, 현재 화소 스캔 구동 회로는 이미지 표시를 수행할 때에 다른 이미지 데이터의 간섭을 받지 쉬워 이미지 데이터를 정확하게 표시할 수 없게 되고, 이미지 표시 효과가 좋지 않다.
상술한 문제를 해결하기 위하여, 훌륭한 표시 효과를 갖는 화소 스캔 구동 회로를 제공한다.
본 발명의 실시예에 있어서, 화소 스캔 구동 회로를 제공한다. 화소 스캔 구동 회로는 화소 유닛에 스캔 신호를 출력하는 데에 사용된다. 화소 스캔 구동 회로는 스위치 유닛, 풀업 출력 유닛 및 풀다운 출력 유닛을 포함한다. 1 프레임 이미지 표시 단계의 하나의 스캔 주기는 스캔 신호 출력 단계와 유지 단계를 포함한다. 스캔 신호 출력 단계에서 풀다운 출력 유닛은 클럭 신호에 따라 스캔 신호 출력단에 스캔 신호의 제 1 기준 전압을 출력한다. 제 1 기준 전압은 화소 유닛이 이미지 표시용 이미지 데이터를 수신하도록 제어하는 데에 사용된다. 스위치 유닛은 풀다운 출력 유닛에 전기적으로 연결되어 있다. 유지 단계에서 스위치 유닛은 수신된 스위치 제어 신호에 따라 풀다운 노드의 전압을 제어함으로써, 풀다운 출력 유닛이 제 1 기준 전압을 출력하는 것을 중지하도록 제어한다. 스위치 제어 신호는 외부로부터 화소 스캔 구동 회로에 입력된 제어 신호이다. 유지 단계에서 풀업 출력 유닛은 스캔 신호의 제 2 기준 전압을 출력한다. 제 2 기준 전압은 화소 유닛이 이미지 데이터를 수신하는 것을 중지하도록 제어한다.
본 발명의 실시예에 있어서, 어레이 기판을 제공한다. 어레이 기판은 표시 영역과 비 표시 영역을 포함하고, 표시 영역에는 복수의 화소 유닛이 설치되고, 비 표시 영역에는 화소 스캔 구동 회로가 설치된다.
본 발명의 실시예에 있어서, 상기 어레이 기판을 포함하는 표시 단말기를 제공한다.
종래 기술과 비교하면, 스위치 유닛은 비 스캔 신호 출력 단계인 유지 단계에서 풀다운 출력 유닛이 스캔 신호의 제 1 기준 전압(화소 유닛이 이미지 데이터를 수신하도록 제어하는 데에 사용됨)을 출력하는 것을 중지하도록 정확하게 제어함으로써, 유지 단계에서 화소 유닛이 수신된 이미지 데이터에 따라 이미지 표시를 정확하게 수행할 수 있도록 하며, 화소 유닛이 이미지 데이터 표시 기간 동안 다른 신호의 간섭을 받는 것을 효과적으로 방지할 수 있으며, 이미지 데이터 표시의 정확성을 보장한다.
또한, 단일하게 N형 트랜지스터 또는 P형 트랜지스터를 채용하는 것이 아니라, 스위치 유닛의 트랜지스터는 N형 트랜지스터를 채용하고, 풀업 출력 유닛, 풀다운 출력 유닛, 풀다운 유닛 및 시동 유닛 중 하나는 P형 트랜지스터를 채용한다. P형 트랜지스터는 고정값의 전압을 정확하게 받을 수 있고, 또한 구동 전류가 크기 때문에, 스캔 구동 회로가 차지하는 프레임 면적을 감소할 수 있다. N형 트랜지스터는 서로 다른 이미지 데이터를 표시할 때의 고속과 저속 리프레시 비율에 정확하고 빠르게 적응할 수 있으며, 또한 누설 전류가 작기 때문에, 화소 스캔 구동 회로는 자체 및 표시 유닛의 전압 드리프트를 정확하게 억제할 수 있으며, 전력 소모를 효과적으로 절감하고, 뛰어난 디스플레이 효과를 얻을 수 있다.
풀업 출력 유닛, 풀다운 출력 유닛, 풀다운 유닛 및 시동 유닛이 채용하는 P형 저온 다결정 산화물 트랜지스터는 강한 구동 능력을 갖고, 화소 스캔 구동 회로가 서로 다른 이미지 데이터를 표시할 때의 고속과 저속 리프레시 비율에 빠르게 적응하도록 한다.
본 발명의 실시예에 따른 기술적방안을 보다 명확하게 설명하기 위하여, 이하 실시예에서 사용되는 도면에 대하여 간략하게 설명한다. 아래 설명에서 참조하는 도면은 본 발명의 일부 실시예에 불과하며, 당업자라면 창조적인 노력없이 이러한 도면에 따라 다른 도면을 얻을 수 있다.
도 1은 본 발명의 실시예에 따른 표시 단말기의 측면 구조를 나타내는 개략도이다.
도 2는 도 1에 도시된 표시 패널 중 어레이 기판의 평면 구조를 나타내는 개략도이다.
도 3은 도 2에 도시된 GOA 스캔 구동 회로의 구조를 나타내는 개략도이다.
도 4는 도 3에 도시된 GOA 스캔 구동 회로의 1 프레임 이미지 표시 과정에서의 클럭 신호 타이밍 다이어그램이다.
도 5는 본 발명의 제 1 실시예에 있어서, 예를 들어, 도 2에 도시된 GOA 스캔 구동 모듈 중 임의의 하나의 화소 스캔 구동 회로의 회로 블록도이다.
도 6은 도 5에 도시된 화소 스캔 구동 회로의 구체적인 회로 구조를 나타내는 개략도이다.
도 7은 도 6에 도시된 화소 스캔 구동 회로의 1 프레임 이미지 표시 과정에서의 타이밍 다이어그램이다.
도 8은 도 6에 도시된 화소 스캔 구동 회로의 초기 단계에서의 회로 동작 상태의 개략도이다.
도 9는 도 6에 도시된 화소 스캔 구동 회로의 제 2 단계에서의 회로 동작 상태의 개략도이다.
도 10은 도 6에 도시된 화소 스캔 구동 회로의 풀다운 단계에서의 회로 동작 상태의 개략도이다.
도 11은 도 6에 도시된 화소 스캔 구동 회로의 리셋 단계에서의 회로 동작 상태의 개략도이다.
도 12는 도 6에 도시된 화소 스캔 구동 회로의 제 1 유지 단계에서의 회로 동작 상태의 개략도이다.
도 13은 도 6에 도시된 화소 스캔 구동 회로의 제 2 유지 단계에서의 회로 동작 상태의 개략도이다.
도 14은 도 6에 도시된 화소 스캔 구동 회로의 풀업 단계에서의 회로 동작 상태의 개략도이다.
도 15는 도 6에 도시된 화소 스캔 구동 회로의 이미지 표시 과정에서의 타이밍 시뮬레이션 다이어그램이다.
도 16은 본 발명의 제 2 실시예에 있어서, 예를 들어, 도 2에 도시된 GOA 스캔 구동 모듈 중 화소 스캔 구동 회로의 회로 블록도이다.
이하, 본 발명의 실시예들의 첨부된 도면을 참조하여 본 발명의 실시예에 따른 기술적 해결책에 대하여 명확하고 완전하게 설명한다. 명백하게, 기술된 실시예들은 단지 본 발명의 모든 실시예가 아닌 일부 실시예이다. 창조적인 노력없이 본 발명의 실시예에 기초하여 본 기술분야의 당업자에 의해 획득되는 모든 다른 실시예들은 모두 본 발명의 보호 범위 내에 속한다.
도 1은 본 발명의 실시예에 따른 표시 단말기(10)의 측면 구조를 나타내는 개략도이다. 도 1에 도시된 바와 같이, 표시 단말기(10)는 표시 패널(11) 및 다른 구성 요소(도시되지 않음)를 포함하고, 다른 구성 요소는 전원 모듈, 신호 프로세서 모듈, 신호 감지 모듈 등을 포함한다.
표시 패널(11)은 표시 영역(11a) 및 비 표시 영역(11b)을 포함한다. 표시 영역(11a)은 이미지를 표시하는 데에 사용된다. 비 표시 영역(11b)은 표시 영역(11a) 주위에 있으며, 다른 보조 구성 요소 또는 모듈을 설치하는 데에 사용된다. 구체적으로, 표시 패널(11)은 어레이 기판(11c), 대향 기판(11d), 어레이 기판(11c)과 대향 기판(11d) 사이에 끼워진 표시 매체층(11e)을 포함한다. 본 실시예에 있어서, 표시 매체층 내의 표시 매체는 유기 발광 반도체 재료(Organic LightEmitting Diode, OLED)이다.
도 2를 참조하십시오. 도 2는 도 1에 도시된 표시 패널(11) 중 어레이 기판(11c)의 평면 구조를 나타내는 개략도이다. 도 2에 도시된 바와 같이, 어레이 기판(11c)의 표시 영역(11a)은 매트릭스로 배열된 복수의 m*n의 화소 유닛(픽셀) P, m개의 데이터 라인(120), n개의 스캔 구동 라인(130) 및 n개의 발광 구동 라인(140)을 포함하고, m 및 n은 1보다 큰 자연수이다.
복수개의 데이터 라인(120)은 서로 절연되고, 또한 제 2 방향(Y)에 따라 제 1 소정 거리로 이격되어 서로 평행되게 배열된다. 복수개의 스캔 구동 라인(130)은 서로 절연되고, 또한 제 1 방향(X)에 따라 제 2 소정 거리로 이격되어 서로 평행되게 배열된다. 복수개의 발광 구동 라인(140)은 서로 절연되고, 또한 제 1 방향(X)에 따라 제 2 소정 거리로 이격되어 서로 평행되게 배열된다. 복수개의 스캔 구동 라인(130), 복수개의 발광 구동 라인(140) 및 복수개의 데이터 라인(120)은 서로 절연되고, 제 1 방향(X)과 제 2 방향(Y)은 서로 수직된다.
편리하게 설명하기 위하여, m개의 데이터 라인(120)은 위치 순서에 따라 각각 D1, D2, ..., Dm-1, Dm으로 정의되고, n개의 스캔 구동 라인(130)은 위치 순서에 따라 각각 G1, G2 ... G32, ..., Gn으로 정의되고, n개의 스캔 발광 라인(140)은 위치 순서에 따라 각각 E1, E2, ... E32, ..., En으로 정의된다. 각 화소 유닛(P)는 제 1 방향(X)에 따라 연장 설치된 하나의 스캔 구동 라인(130), 하나의 발광 구동 라인(140) 및 제 2 방향(Y)에 따라 연장 설치된 하나의 데이터 라인(120)에 전기적으로 연결된다.
표시 단말기(10)는 화소 유닛을 구동하여 이미지 표시를 수행하는 데에 사용되는 GOA 스캔 구동 모듈(104), 타이밍 제어 회로(101), 데이터 구동 회로(102) 및 발광 구동 회로(103)를 더 포함하고, 이들은 표시 패널(11)의 비 표시 영역(11b)에 대응되게 어레이 기판(11c)에 설치된다.
데이터 구동 회로(102)는 복수개의 데이터 라인(120)에 전기적으로 연결되고, 복수개의 데이터 라인(120)에 의해 표시하려는 이미지 데이터를 데이터 전압의 형태로 복수개의 화소 유닛(P)에 전송하는 데에 사용된다.
GOA 스캔 구동 모듈(104)은 복수개의 스캔 구동 라인(130)에 전기적으로 연결되고, 복수개의 스캔 구동 라인(130)에 의해 스캔 신호(Gn)를 출력하여 화소 유닛(P)이 언제 이미지 데이터를 수신하는지를 제어하는 데에 사용된다. GOA 스캔 구동 모듈(104)은 복수개의 스캔 구동 라인(130)의 위치 순서대로 스캔 주기에 따라 스캔 구동 라인(G1, G2, ... G32, ..., Gn)으로부터 순차적으로 스캔 신호(G1, G2, ... G32, ..., Gn)를 출력한다.
발광 구동 회로(103)는 복수개의 발광 구동 라인(140)에 전기적으로 연결되고, 복수개의 발광 구동 라인(140)에 의해 스타트 신호(En)를 출력하여 화소 유닛(P)이 언제 수신된 이미지 데이터에 따라 발광하는지를 제어 하는 데에 사용된다. 발광 구동 회로(103)는 복수개의 발광 구동 라인(140)의 위치 순서대로 스캔 주기에 따라 발광 구동 라인(E1, E2, ... E32, ..., En)으로부터 순차적으로 스타트 신호(E1, E2, ... E32, ..., En)를 출력한다.
타이밍 제어 회로(101)는 데이터 구동 회로(102), GOA 스캔 구동 모듈(104) 및 발광 구동 회로(103)에 각각 전기적으로 연결되고, 데이터 구동 회로(102), GOA 스캔 구동 모듈(104) 및 발광 구동 회로(103)의 동작 타이밍을 제어 하는 데에 사용되며, 즉 GOA 스캔 구동 모듈(104), 데이터 구동 회로(102) 및 발광 구동 회로(103)에 대응하는 타이밍 제어 신호를 출력하여 언제 대응하는 스캔 신호(Gn) 및 스타트 신호(En)를 출력하는지를 제어 하는 데에 사용된다.
본 실시예에 있어서, GOA 스캔 구동 모듈(104)의 회로 소자와 표시 패널(11)의 화소 유닛(P)은 동일한 제조 공정, 즉 GOA(Gate Driver On Array) 기술에 의해 표시 패널(11)에 제조된다.
표시 단말기(10)는 화상 표시를 공동으로 완성하는 데에 사용되는 다른 보조 회로를 더 포함하고, 예를 들어, 이미지 수신 처리 회로(Graphics Processing Unit, GPU), 전원 회로 등이며, 본 실시예는 이것에 대하여 자세히 설명하지 않는다.
도 3을 참조하십시오. 도 3은 도 2에 도시된 GOA 스캔 구동 회로의 구조를 나타내는 개략도이다. 도 3에 도시된 바와 같이, GOA 스캔 구동 모듈(104)은 복수의 스캔 구동 회로(GD1~GDn)을 포함하고, 각 스캔 구동 회로(GD)는 서로 캐스게이드된다. 마지막 스캔 구동 회로(GDn)을 제외하고, 각 스캔 구동 회로(GD)의 출력단(OUT)은 인접한 다음 스캔 구동 회로(GD)의 입력단(EN)에 연결된다. 각 스캔 구동 회로의 출력단(OUT)은 모두 구동 신호(G1, G2, G3, G4, ..., Gn)를 출력하는 데에 사용되며, 어레이 기판의 대응하는 행의 화소의 스캔 라인을 구동하는 데에 사용된다. 구체적으로, 스타트 신호(STV)는 GOA 스캔 구동 모듈(104)의 제 1 스캔 구동 회로(GD1)의 입력 신호이고, 타이밍 제어 회로(101)로부터 출력되는 제 1 클럭 신호(CK1), 제 2 클럭 신호(CK2), 제 3 클럭 신호(CK3) 및 제 4 클럭 신호(CK4)는 GOA 스캔 구동 모듈(104)의 스캔 구동 회로(GD)에 클럭 신호를 제공한다. 더 구체적으로, GOA 스캔 구동 모듈(104) 중 어느 하나의 스캔 구동 회로(GD)의 제 1 신호 핀(PURST), 제 2 신호 핀(CLKRST) 및 제 3 신호 핀(CLKB)는 각각 서로 다른 클럭 신호 라인에 연결되어 있다. 인접한 임의의 4개의 스캔 구동 회로(GD)에 있어서, 각 스캔 구동 회로(GD)의 제 1 신호 핀(PURST)는 서로 다른 클럭 신호 라인에 연결되어 있으며, 제 2 신호 핀(CLKRST)은 서로 다른 클럭 신호 라인에 연결되어 있으며, 제 3 신호 핀(CLKB)는 서로 다른 클럭 신호 라인에 연결되어있다.
GOA 스캔 구동 모듈(104)에서 하나의 시프트 레지스터 유닛은 어레이 기판의 대응하는 한 행의 화소를 구동하는 데에 사용될 수 있으며, 스캔 구동 회로(GD)의 수량은 어레이 기판의 화소의 행수와 동일하다. 하나의 시프트 레지스터 유닛이 어레이 기판의 여러 행의 화소를 구동하는 경우, 스캔 구동 회로(GD)의 수량은 어레이 기판의 화소의 행수와 다를 수도 있다.
도 4를 참조하십시오. 도 4는 도 3에 도시된 GOA 스캔 구동 회로의 1 프레임 이미지 표시 과정에서의 클럭 신호 타이밍 다이어그램이다. 도 4에 도시된 바와 같이, STV는 GOA 스캔 구동 모듈(104)의 제 1 스캔 구동 회로(GD1)의 제 1 프레임 이미지 스타트 신호이고, CK1, CK2, CK3 및 CK4는 각각 제 1 클럭 신호, 제 2 클럭 신호, 제 3 클럭 신호 및 제 4 클럭 신호이다. GOA 스캔 구동 모듈(104)은 1 프레임 이미지 표시 과정에서 K1~K6의 여섯 단계를 포함하고, 각각 제 1 단계(K1), 제 2 단계(K2), 제 3 단계(K3), 제 4 단계(K4), 제 3 단계(K5) 및 제 6 단계(K6)이며, K1-K6의 여섯 단계는 순차적으로 배열되고, 중첩되지 않는다.
제 1 단계(K1)에서 스타트 신호(STV)와 제 3 클록 신호(CK3)는 모두 로우 레벨이고, 제 1 클럭 신호(CK1), 제 2 클럭 신호(CK2) 및 제 4 클럭 신호(CK4)는 모두 하이 레벨이다. 제 2 단계(K2)에서 스타트 신호(STV), 제 1 클럭 신호(CK1), 제 2 클럭 신호(CK2) 및 제 3 클록 신호(CK3)는 모두 하이 레벨이고, 제 4 클럭 신호(CK4)는 로우 레벨이다. 제 3 단계(K3)에서 스타트 신호(STV), 제 2 클럭 신호(CK2), 제 3 클럭 신호(CK3) 및 제 4 클럭 신호(CK4)는 모두 하이 레벨이고, 제 1 클럭 신호(CK1)는 로우 레벨이다. 제 4 단계(K4)에서 스타트 신호(STV), 제 1 클럭 신호(CK1), 제 3 클럭 신호(CK3) 및 제 4 클럭 신호(CK4)는 모두 하이 레벨이고, 제 2 클럭 신호(CK2)는 로우 레벨이다. 제 5 단계(K5)에서 스타트 신호(STV), 제 1 클럭 신호(CK1), 제 2 클럭 신호(CK2) 및 제 4 클럭 신호(CK4)는 모두 하이 레벨이고, 제 3 클럭 신호(CK3)는 로우 레벨이다. 제 6 단계(K6)에서 스타트 신호(STV), 제 1 클럭 신호(CK1), 제 2 클럭 신호(CK2) 및 제 3 클록 신호(CK3)는 모두 하이 레벨이고, 제 4 클럭 신호(CK4)는 로우 레벨이다.
도 5를 참조하십시오. 도 5는 본 발명의 제 1 실시예에 있어서, 예를 들어, 도 2에 도시된 GOA 스캔 구동 모듈(104) 중 임의의 하나의 화소 스캔 구동 회로의 회로 블록도이다. 도 5에 도시된 바와 같이, 화소 스캔 구동 회로(100)는 풀업 유닛(111), 풀다운 유닛(112), 스위치 유닛(113), 제 1 출력 제어 유닛(114), 스타트 유닛(115), 제 2 출력 제어 유닛(116), 풀업 출력 유닛(117) 및 풀다운 출력 유닛(118)을 포함한다. 화소 스캔 구동 회로(100)는 하나의 스캔 주기에서 간격없이 연속으로 순차적으로 배열된 7개의 단계(T1~T7)를 포함한다. T1은 초기 단계이고, T2는 스캔 단계이고, T3은 풀다운 단계이고, T4는 리셋 단계이고, T5는 제 1 유지 단계이고, T6는 제 2 유지 단계이고, T7은 풀업 단계이다. 본 실시예에 있어서, 스캔 단계(T2)와 풀다운 단계(T3)는 하나의 스캔 주기의 스캔 신호 출력 단계이고, 제 1 유지 단계(T5)와 제 2 유지 단계(T6)는 하나의 스캔 주기의 유지 단계이다. 본 발명의 화소 스캔 구동 회로(100)의 리프레시 비율은 1Hz~120Hz이다. 바람직하기로는, 본 발명의 화소 스캔 구동 회로(100)의 리프레시 비율은 30Hz, 60Hz 및 90Hz이다. 리프레시 비율은 스캔 신호의 주파수 또는 화소 구동 회로의 작업 주파수를 가리킨다. 화소 스캔 구동 회로(100)가 화소 유닛으로 스캔 신호를 연속적으로 출력하는 경우, 스위치 제어 신호(HOLD)의 주파수를 변경함으로써 회로의 리프레시 비율을 동적으로 조정할 수 있다. 본 실시예에 있어서, 화소 스캔 구동 회로(100)는 1Hz~120Hz의 주파수 범위 내에서 동적으로 조정할 수 있다. 스위치 제어 신호(HOLD)의 주파수는 화소 유닛의 리프레시 비율과 화소 스캔 구동 회로(100)의 스캔 구동 유닛(GD)의 개수의 곱이다. 다시 말하면, 스캔 구동 유닛(GD)의 개수와 스캔 구동 라인(130)은 1 대 1로 대응되는 경우, 스위치 제어 신호(HOLD)의 주파수는 화소 유닛의 리프레시 비율과 스캔 구동 라인(130)의 개수의 곱이다.
도 5 내지 도 6에 도시된 바와 같이, 풀업 유닛(111)은 풀업 노드(PU)에 전기적으로 연결되고, 풀다운 단계(T3)에서 풀업 유닛(111)은 수신된 풀업 신호(PURST)에 따라 풀업 노드(PU)를 제 2 기준 전압(Vgh)으로 유지하며, 풀업 단계(T7)에서 풀업 유닛(111)은 수신된 풀업 신호(PURST)에 따라 풀업 노드(PU)를 제 1 기준 전압(Vgl)에서 제 2 기준 전압(Vgh)으로 변화시키도록 제어한다.
풀다운 유닛(112)은 풀업 노드(PU)를 통해 제 1 출력 제어 유닛(114)에 전기적으로 연결되어 있으며, 리셋 단계(T4)에서 풀다운 유닛(112)은 수신된 리셋 신호(CLKRST)에 따라 제 1 기준 전압(Vgl)을 풀업 노드(PU)에 기입하고, 풀업 노드(PU)를 하이 레벨에서 로우 레벨으로 감소 시키도록 제어한다.
스위치 유닛(113)은 제 1 출력 제어 유닛(114)을 통해 풀다운 출력 유닛(118)에 전기적으로 연결되고, 하나의 스캔 주기의 유지 단계에서, 수신된 스위치 제어 신호(HOLD)에 따라 풀다운 노드(PD)에 제 2 기준 전압(Vgh)를 전송함으로써, 풀다운 출력 유닛(118)이 스캔 신호의 제 1 기준 전압(Vgl)인 클럭 신호(CLKB)를 출력하는 것을 중지하도록 제어한다. 스캔 신호는 화상 표시용 화소 유닛이 화상 표시용 이미지 데이터를 수신하도록 한다. 스캔 신호가 제 1 기준 전압(Vgl)인 경우, 화소 유닛은 이미지 데이터를 수신하기 시작하고, 스캔 신호가 제 2 기준 전압(Vgh)인 경우, 화소 유닛은 이미지 데이터를 수신하는 것을 중지한다.
제 1 출력 제어 유닛(114)은 풀업 노드(PU)를 통해 풀업 출력 유닛(117)에 전기적으로 연결되고, 유지 단계에서 풀업 노드(PU)의 전압에 따라 풀다운 노드(PD)에 제 2 기준 전압(Vgh)를 전송함으로써, 풀다운 노드(PD)를 로우 레벨에서 하이 레벨로 상승시키도록 제어한다. 스타트 유닛(115)은 풀다운 노드(PD)를 통해 제 2 출력 제어 유닛(116) 및 풀다운 출력 유닛(118)에 전기적으로 연결되고, 하나의 스캔 주기의 스캔 신호 출력 단계에서 풀다운 노드(PD)에 스타트 신호(EN)를 출력함으로써, 풀다운 노드(PD)를 하이 레벨에서 로우 레벨으로 감소시키도록 제어한다.
제 2 출력 제어 유닛(116)은 풀업 노드(PU)에 전기적으로 연결되고, 하나의 스캔 주기의 스캔 신호 출력 단계에서, 풀다운 노드(PD)의 로우 레벨 전압의 제어로 인해 온 상태에 있게 되고, 풀업 노드(PU)에 제 2 기준 전압(Vgh)을 전송함으로써, 풀업 노드(PU)를 로우 레벨에서 하이 레벨로 상승 시키도록 제어한다.
풀업 출력 유닛(117)은 출력단(OUT)에 전기적으로 연결되고, 유지 단계에서 풀업 노드(PU)의 전압 제어로 인해 온 상태에 있게 되고, 스캔 신호의 제 2 기준 전압(Vgh)을 출력하며, 제 2 기준 전압(Vgh)은 화소 유닛이 이미지 데이터를 수신하는 것을 중지하도록 제어한다.
풀다운 출력 유닛(118)은 출력단(OUT)에 전기적으로 연결되고, 하나의 스캔 주기의 스캔 신호 출력 단계에서, 풀다운 노드(PD)의 전압 제어로 인해 온 상태에 있게 되고, 스캔 신호 출력단에 스캔 신호의 제 1 기준 전압(Vgl)인 클럭 신호(CLKB)를 출력하고, 제 1 기준 전압(Vgl)은 화상 표시용 화소 유닛이 화상 표시용 이미지 데이터를 수신하도록 제어한다.
본 실시예에 있어서, 스위치 유닛(113)의 트랜지스터의 유형은 풀업 출력 유닛(117) 및 풀다운 출력 유닛(118)에 포함되는 트랜지스터의 유형과 다르다. 트랜지스터의 유형은 채널의 유형이며, 채널의 유형은 N채널의 N형 박막 트랜지스터와 P채널의 P형 박막 트랜지스터를 포함한다.
구체적으로, 풀업 노드(PU)는 각각 제 1 출력 제어 유닛(114)의 입력 제어단과 풀업 출력 유닛(117)의 입력 제어단이며, 풀다운 노드(PD)는 각각 제 2 출력 제어 유닛(116)의 입력 제어단과 풀다운 출력 유닛(118)의 입력 제어단이다. 풀업 노드(PU) 및 풀다운 노드(PD)는 모두 스캔 구동 회로(100)의 내부 제어단이다.
본 실시예에 있어서, 스캔 신호의 제 1 기준 전압(Vgl)은 로우 레벨이고, 스캔 신호의 제 2 기준 전압(Vgh)은 하이 레벨이다. 풀업 신호(PURST), 리셋 신호(CLKRST), 스위치 제어 신호(HOLD), 스타트 신호(EN) 및 클럭 신호(CLKB)는 모두 스캔 구동 회로(100)가 수신한 외부 제어 신호이다.
구체적으로, 도 6을 참조하십시오. 도 6은 도 5에 도시된 화소 스캔 구동 회로의 구체적인 회로 구조를 나타내는 개략도이다. 도 6에 도시된 바와 같이, 화소 스캔 구동 회로(100)는 스캔 신호(Gn)를 출력하는 제n행 중 임의의 하나의 GOA 화소 스캔 구동 회로이다.
풀업 유닛(111)은 제 7 트랜지스터(M7)를 포함한다. 제 7 트랜지스터(M7)의 게이트는 풀업 신호(PURST)를 수신하고, 제 7 트랜지스터(M7)의 드레인은 풀업 노드(PU)에 전기적으로 연결되며, 제 7 트랜지스터(M7)의 소스는 제 2 기준 전압단(VGH)에 전기적으로 연결된다. 제 2 기준 전압단(VGH)은 표시 유닛이 필요하는 제 2 기준 전압(Vgh), 예를 들면 4.5~7V를 제공하는 데에 사용된다. 본 실시예에 있어서, 제 7 트랜지스터(M7)는 P형 저온 다결정 산화물(Low Temperature Polycrystalline Oxide, LTPO) 트랜지스터(Thin Film Transistor, TFT)이며, 제 7 트랜지스터(M7)는 풀업 트랜지스터일 수 있다. 제 7 트랜지스터(M7)가 P형 저온 다결정 산화물 트랜지스터인 경우, 풀다운 단계(T3) 및 유지 단계에서 수신된 로우 레벨인 풀업 신호(PURST)의 제어로 의해 온 상태에 있게 된다.
본 출원의 다른 실시예에 있어서, 제 7 트랜지스터(M7)는 N형 산화물 박막 트랜지스터일 수 있으며, 풀다운 단계(T3) 및 유지 단계에서 수신된 하이 레벨인 풀업 신호(PURST)의 제어로 인해 온 상태에 있게 된다.
풀다운 유닛(112)은 제 6 트랜지스터(M6)를 포함한다. 제 6 트랜지스터(M6)의 게이트는 리셋 신호(CLKRST)를 수신하고, 제 6 트랜지스터(M6)의 소스는 제 1 기준 전압단(VGL)에 전기적으로 연결되며, 제 6 트랜지스터(M6)의 드레인은 풀업 노드(PU)에 전기적으로 연결된다. 본 실시예에 있어서, 제 6 트랜지스터(M6)는 박막 트랜지스터이며, 제 6 트랜지스터(M6)는 풀다운 트랜지스터일 수 있다. 제 1 기준 전압단(VGL)은 제 1 기준 전압(Vgl)을 제공한다.
스위치 유닛(113)은 제 8 트랜지스터(M8)를 포함한다. 제 8 트랜지스터(M8)의 게이트는 스위치 제어 신호(HOLD)를 수신하고, 제 8 트랜지스터(M8)의 소스는 제 2 기준 전압단(VGH)에 전기적으로 연결되며, 제 8 트랜지스터(M8)의 드레인은 제 1 출력 제어 유닛(114)에 전기적으로 연결된다. 제 8 트랜지스터(M8)는 N형 산화물 박막 트랜지스터이고, 제 8 트랜지스터(M8)는 스위치 트랜지스터일 수 있다.
구체적으로, N형 산화물 박막 트랜지스터는 산화 아연(ZnO) TFT, GaZnO TFT, InZnO TFT, AlZnO TFT 또는 인듐 갈륨 아연 산화물 TFT(InGaZnO TFT, IGZO TFT) 중 한가지일 수 있고, 또는 상기 복수의 금속 산화물의 조합 또는 복수의 금속 산화물의 다층 필름 스택일 수 있다.
제 1 출력 제어 유닛(114)은 제 5 트랜지스터(M5)를 포함한다. 제 5 트랜지스터(M5)의 게이트는 풀업 노드(PU)에 전기적으로 연결되고, 제 5 트랜지스터(M5)의 소스는 스위치 유닛(113)에 전기적으로 연결되며, 제 5 트랜지스터(M5)의 드레인은 풀다운 노드(PD)에 전기적으로 연결된다. 본 실시예에 있어서, 제 5 트랜지스터(M5)는 P형 저온 다결정 산화물 트랜지스터이고, 제 5 트랜지스터(M5)는 제 1 출력 제어 트랜지스터일 수 있다. 제 5 트랜지스터(M5)가 P형 저온 다결정 산화물 트랜지스터인 경우, 유지 단계에서 풀업 노드(PU)의 저전압 제어로 인해 온 상태에 있게 되고, 풀다운 노드(PD)에 제 2 기준 전압(Vgh)를 출력함으로써 풀다운 출력 유닛(118)이 전기적 오프 상태에 있도록 제어한다.
본 출원의 다른 실시예에 있어서, 제 5 트랜지스터(M5)는 N형 박막 트랜지스터일 수 있으며, 유지 단계에서 풀업 노드(PU)의 고전압 제어로 인해 온 상태에 있게 되고, 풀다운 노드(PD)에 제 2 기준 전압(Vgh)를 출력함으로써, 풀다운 출력 유닛(118)이 전기적 오프 상태에 있도록 제어한다.
스타트 유닛(115)은 제 1 트랜지스터(M1)를 포함한다. 제 1 트랜지스터(M1)의 게이트와 소스는 직접 전기적으로 연결되고 또한 동시에 스타트 신호(EN)를 수신하며, 제 1 트랜지스터(M1)의 드레인은 풀다운 노드(PD)에 전기적으로 연결된다. 즉 제 1 트랜지스터(M1)는 다이오드 연결 방식을 나타내고 있다. 본 실시예에 있어서, 제 1 트랜지스터(M1)는 P형 저온 다결정 산화물 트랜지스터이고, 제 1 트랜지스터(M1)는 스타트 트랜지스터일 수 있다.
제 2 출력 제어 유닛(116)은 제 4 트랜지스터(M4)를 포함한다. 제 4 트랜지스터(M4)의 게이트는 풀다운 노드(PD)에 전기적으로 연결되고, 제 4 트랜지스터(M4)의 소스는 제 2 기준 전압단(VGH)에 전기적으로 연결되며, 제 4 트랜지스터(M4)의 드레인은 풀업 노드(PU)에 전기적으로 연결된다. 본 실시예에 있어서, 제 4 트랜지스터(M4)는 P형 저온 다결정 산화물 트랜지스터이며, 제 4 트랜지스터(M4)는 제 2 출력 제어 트랜지스터일 수 있다. 제 4 트랜지스터(M4)가 P형 저온 다결정 산화물 트랜지스터인 경우, 스캔 신호 출력 단계에서 풀다운 노드(PD)의 저전압 제어로 인해 온 상태에 있게 되고, 풀업 노드(PU)에 제 2 기준 전압(Vgh)을 출력한다.
본 출원의 다른 실시예에 있어서, 제 4 트랜지스터(M4)는 N형 산화물 박막 트랜지스터일 수 있으며, 스캔 신호 출력 단계에서 풀다운 노드(PD)의 고전압 제어로 인해 온 상태에 있게 되고, 풀업 노드(PU)에 제 2 기준 전압(Vgh)을 출력한다.
풀업 출력 유닛(117)은 제 2 트랜지스터(M2)를 포함한다. 제 2 트랜지스터(M2)의 게이트는 풀업 노드(PU)에 전기적으로 연결되고, 제 2 트랜지스터(M2)의 소스는 제 2 기준 전압단(VGH)에 전기적으로 연결되며, 제 2 트랜지스터(M2)의 드레인은 출력단(OUT)에 전기적으로 연결된다. 본 실시예에 있어서, 제 2 트랜지스터(M2)는 P형 저온 다결정 산화물 트랜지스터이고, 제 2 트랜지스터(M2)는 풀업 출력 트랜지스터일 수 있다.
풀다운 출력 유닛(118)은 제 3 트랜지스터(M3) 및 커패시터(C1)를 포함한다. 제 3 트랜지스터(M3)의 게이트는 풀다운 노드(PD)에 전기적으로 연결되고, 제 3 트랜지스터(M3)의 소스는 클럭 신호(CLKB)를 수신하고, 제 3 트랜지스터(M3)의 드레인은 출력단(OUT)에 전기적으로 연결된다. 커패시터(C1)는 풀다운 노드(PD)와 출력단(OUT) 사이에 전기적으로 연결되어 있다. 본 실시예에 있어서, 제 3 트랜지스터(M3)는 P형 저온 다결정 산화물 트랜지스터이고, 제 3 트랜지스터(M3)는 풀다운 출력 트랜지스터일 수 있다.
구체적으로, 풀업 유닛(111), 풀다운 유닛(112), 제 1 출력 제어 유닛(114), 스타트 유닛(115), 제 2 출력 제어 유니(116), 풀업 출력 유닛(117) 및 풀다운 출력 유닛(118)의 트랜지스터는 모두 P형 저온 다결정 산화물 트랜지스터이다. P형 저온 다결정 산화물 트랜지스터의 소스는 고정값의 제 2 기준 전압(Vgh)을 정확하게 수신할 수 있고, P형 트랜지스터의 구동 전류가 크기 때문에, 구동 회로가 차지하는 프레임 면적을 감소할 수 있다.
스위치 유닛(113)은 N형 산화물 박막 트랜지스터를 채용한다. 스위치 유닛(113)의 박막 트랜지스터는 누설 전류가 작고, 풀업 노드(PU)가 전압 및 전류의 간섭을 받는 것을 효과적으로 방지할 수 있다. 동시에, 전술한 노드의 전압과 전류는 잘 보호되어 화소 스캔 구동 회로 전체의 누설 전류가 작고, GOA 화소 스캔 구동 회로는 고주파수 또는 저주파수 상태에서 이미지 데이터 표시의 갱신을 완성할 수 있다.
도 7을 참조하십시오. 도 7은 도 6에 도시된 화소 스캔 구동 회로(100)의 1 프레임 이미지 표시 과정에서의 타이밍 다이어그램이다. 도 7에 도시된 바와 같이, PURST와 CLKRST는 각각 풀업 신호(PURST) 및 리셋 신호(CLKRST)의 신호 파형도이다. CLKB는 클록 신호(CLKB)의 신호 파형도이다. En은 스타트 신호(En)의 신호 파형도이다. PD 및 PU는 각각 풀다운 노드(PD)와 풀업 노드(PU)에 대응하는 전압 파형도이다. 구체적으로, 풀다운 노드(PD)의 전압 값은 제 1 레벨, 제 2 레벨 및 제 3 레벨일 수 있다. OUT는 신호 출력 노드에 대응하는 전압 파형도이다. HOLD는 스위치 제어 신호(HOLD)에 대응하는 신호 파형도이다. 제 3 레벨의 전압 값은 제 2 레벨의 전압 값보다 작고, 제 2 레벨의 전압 값은 제 1 레벨의 전압 값보다 작으며, 제 1 레벨의 전압 값은 다른 신호의 하이 레벨과 동일하고, 제 2 레벨은 다른 신호의 로우 레벨과 동일하다. 다른 신호는 풀업 신호(PURST), 리셋 신호(CLKRST), 클럭 신호(CLKB), 스타트 신호(EN) 및 스위치 제어 신호(HOLD)일 수 있다.
도 7 내지 도 8을 함께 참조하십시오. 도 8은 도 6에 도시된 화소 스캔 구동 회로의 초기 단계에서의 회로 동작 상태의 개략도이다..
초기 단계(T1)에서 풀업 신호(PURST), 리셋 신호(CLKRST), 클럭 신호(CLKB) 및 풀업 노드(PU)는 모두 하이 레벨이고, 스타트 신호(En) 및 스위치 제어 신호(HOLD)는 모두 로우 레벨이며, 풀다운 노드(PD)는 제 2 레벨이다.
따라서, 풀업 유닛(111)의 제 7 트랜지스터(M7)는 풀업 신호(PURST)의 제어로 인해 오프 상태에 있고, 풀다운 유닛(112)의 제 6 트랜지스터(M6)는 리셋 신호(CLKRST)의 제어로 인해 오프 상태에 있고, 스위치 유닛(113)의 제 8 트랜지스터(M8)는 스위치 제어 신호(HOLD)의 제어로 인해 오프 상태에 있고, 제 1 출력 제어 유닛(114)의 제 5 트랜지스터(M5)는 풀업 노드(PU)의 제어로 인해 오프 상태에 있고, 스타트 유닛(115)의 제 1 트랜지스터(M1)은 스타트 신호(En)의 제어로 인해 온 상태에 있고, 제 2 출력 제어 유닛(116)의 제 4 트랜지스터(M4)는 풀다운 노드(PD)의 전압에 따라 온 상태에 있고, 풀업 출력 유닛(117)의 제 2 트랜지스터(M2)는 풀업 노드(PU)의 전압에 따라 오프 상태에 있고, 풀다운 출력 유닛(118)의 제 3 트랜지스터(M3)는 풀다운 노드(PD)의 전압에 따라 온 상태에 있다.
제 1 트랜지스터(M1)가 온 상태에 있기 때문에, 풀다운 노드(PD)는 제 2 레벨 상태이며, 클럭 신호(CLKB)는 제 3 트랜지스터(M3)를 통해 커패시터(C1)에 전송되고, 제 4 트랜지스터(M4)는 온 상태에 있고, 풀업 노드(PU)는 하이 레벨이다.
도 7 및 도 9를 함께 참조하십시오. 도 9는 도 6에 도시된 화소 스캔 구동 회로의 스캔 단계에서의 회로 동작 상태의 개략도이다.
스캔 단계(T2)에서 풀업 신호(PURST), 리셋 신호(CLKRST), 스타트 신호(En) 및 풀업 노드(PU)는 모두 하이 레벨이고, 클럭 신호(CLKB) 및 스위치 제어 신호(HOLD)는 모두 로우 레벨이며, 풀다운 노드(PD)는 제 3 레벨이다.
따라서, 풀업 유닛(111)의 제 7 트랜지스터(M7)는 풀업 신호(PURST)의 제어로 인해 오프 상태에 있고, 풀다운 유닛(112)의 제 6 트랜지스터(M6)는 리셋 신호(CLKRST)의 제어로 인해 오프 상태에 있고, 스위치 유닛(113)의 제 8 트랜지스터(M8)는 스위치 제어 신호(HOLD)의 제어로 인해 오프 상태에 있고, 제 1 출력 제어 유닛(114)의 제 5 트랜지스터(M5)는 풀업 노드(PU)의 제어로 인해 오프 상태에 있고, 스타트 유닛(115)의 제 1 트랜지스터(M1)은 스타트 신호(En)의 제어로 인해 오프 상태에 있고, 제 2 출력 제어 유닛(116)의 제 4 트랜지스터(M4)는 풀다운 노드(PD)의 전압에 따라 온 상태에 있고, 풀업 출력 유닛(117)의 제 2 트랜지스터(M2)는 풀업 노드(PU)의 전압에 따라 오프 상태에 있다. 클럭 신호(CLKB)는 로우 레벨이고, 출력단(OUT)은 하이 레벨이기 때문에, 풀다운 출력 유닛(118)의 제 3 트랜지스터(M3)의 전류 방향은 드레인에서 소스로 흐른다.
제 1 트랜지스터(M1)는 오프 상태에 있기 때문에, 클럭 신호(CLKB)의 제어로 인해 제 3 트랜지스터(M3)는 단방향 도통 다이오드이고, 그 전류 방향은 제 3 트랜지스터(M3)의 드레인에 연결된 출력단(OUT)에서 제 3 트랜지스터(M3)의 소스로 흐른다. 따라서, 출력단(OUT)은 하이 레벨에서 로우 레벨로 변화된다. 풀다운 노드(PD)는 커패시터(C1)의 제어로 인해 제 2 레벨에서 제 3 레벨로 하강되므로, 제 3 트랜지스터(M3) 및 제 4 트랜지스터(M4)가 온 상태에 있도록 제어한다.
도 7 및 도 10을 참조하십시오. 도 10은 도 6에 도시된 화소 스캔 구동 회로의 풀다운 단계에서의 회로 동작 상태의 개략도이다.
풀다운 단계(T3)에서, 리셋 신호(CLKRST), 클럭 신호(CLKB), 스타트 신호(En) 및 풀업 노드(PU)는 모두 하이 레벨이고, 풀업 신호(PURST) 및 스위치 제어 신호(HOLD)는 모두 로우 레벨이며, 풀다운 노드(PD)는 제 2 레벨이다.
따라서, 풀업 유닛(111)의 제 7 트랜지스터(M7)는 풀업 신호(PURST)의 제어로 인해 온 상태에 있고, 풀다운 유닛(112)의 제 6 트랜지스터(M6)는 리셋 신호(CLKRST)의 제어로 인해 오프 상태에 있고, 스위치 유닛(113)의 제 8 트랜지스터(M8)는 스위치 제어 신호(HOLD)의 제어로 인해 오프 상태에 있고, 제 1 출력 제어 유닛(114)의 제 5 트랜지스터(M5)는 풀업 노드(PU)의 제어로 인해 오프 상태에 있고, 스타트 유닛(115)의 제 1 트랜지스터(M1)는 스타트 신호(En)의 제어로 인해 오프 상태에 있고, 제 2 출력 제어 유닛(116)의 제 4 트랜지스터(M4)는 풀다운 노드(PD)의 전압에 따라 온 상태에 있고, 풀업 출력 유닛(117)의 제 2 트랜지스터(M2)는 풀업 노드(PU)의 전압에 따라 오프 상태에 있고, 풀다운 출력 유닛(118)의 제 3 트랜지스터(M3)는 풀다운 노드(PD)의 전압에 따라 온 상태에 있다.
클럭 신호(CLKB)가 로우 레벨에서 하이 레벨로 상승될 때 풀다운 노드(PD)는 제 3 레벨이고, 출력단(OUT)은 로우 레벨이기 때문에, 제 3 트랜지스터(M3)는 온 상태로 되고, 출력단(OUT)은 로우 레벨에서 하이 레벨로 상승되며, 커패시터(C1)를 통해 풀다운 노드(PD)의 전압은 제 3 레벨에서 제 2 레벨로 상승된다. 풀업 출력 유닛(117)의 제 2 트랜지스터(M2)가 오프 상태에 있도록 보장하기 위해, 풀업 유닛(111)의 제 7 트랜지스터(M7)는 풀업 신호(PURST)의 제어로 인해 온 상태에 있고, 풀업 노드(PU)가 하이 레벨로 유지되는 것을 보장한다.
도 7 및 도 11을 함께 참조하십시오. 도 11은 도 6에 도시된 화소 스캔 구동 회로의 리셋 단계에서의 회로 동작 상태의 개략도이다.
리셋 단계(T4)에서, 풀업 신호(PURST), 클럭 신호(CLKB), 스타트 신호(En) 및 스위치 제어 신호(HOLD)은 모두 하이 레벨이고, 리셋 신호(CLKRST) 및 풀업 노드(PU)는 모두 로우 레벨이며, 풀다운 노드(PD)는 제 1 레벨이다.
따라서, 풀업 유닛(111)의 제 7 트랜지스터(M7)는 풀업 신호(PURST)의 제어로 인해 오프 상태에 있고, 풀다운 유닛(112)의 제 6 트랜지스터(M6)는 리셋 신호(CLKRST)의 제어로 인해 온 상태에 있고, 스위치 유닛(113)의 제 8 트랜지스터(M8)는 스위치 제어 신호(HOLD)의 제어로 인해 온 상태에 있고, 제 1 출력 제어 유닛(114)의 제 5 트랜지스터(M5)는 풀업 노드(PU)의 제어로 인해 온 상태에 있고, 스타트 유닛(115)의 제 1 트랜지스터(M1)는 스타트 신호(En)의 제어로 인해 오프 상태에 있고, 제 2 출력 제어 유닛(116)의 제 4 트랜지스터(M4)는 풀다운 노드(PD)의 전압에 따라 오프 상태에 있고, 풀업 출력 유닛(117)의 제 2 트랜지스터(M2)는 풀업 노드(PU)의 전압에 따라 온 상태에 있고, 풀다운 출력 유닛(118)의 제 3 트랜지스터(M3)는 풀다운 노드(PD)의 전압에 따라 오프 상태에 있다.
제 6 트랜지스터(M6)는 리셋 신호(CLKRST)의 제어로 인해 온 상태로 되고, 풀업 노드(PU)는 하이 레벨에서 로우 레벨로 떨어지며, 제 2 트랜지스터(M2)는 온 상태로 되기 때문에, 제 2 기준 전압(Vgh)는 제 2 트랜지스터(M2)에 의해 출력단(OUT)으로 출력된다. 제 5 트랜지스터(M5)와 제 8 트랜지스터(M8)는 온 상태로 되기 때문에, 풀다운 노드(PD)는 제 1 레벨, 즉 하이 레벨이며, 제 3 트랜지스터(M3)는 오프 상태로 되고, 출력단(OUT)이 클럭 신호의 영향을 받지 않는 거을 면한다.
도 7 및 도 12를 함께 참조하십시오. 도 12는 도 6에 도시된 화소 스캔 구동 회로의 제 1 유지 단계에서의 회로 동작 상태의 개략도이다.
제 1 유지 단계(T5)에서, 풀업 신호(PURST), 리셋 신호(CLKRST), 클럭 신호(CLKB), 스타트 신호(En), 풀다운 노드(PD) 및 스위치 제어 신호(HOLD)는 모두 하이 레벨이고, 풀업 노드(PU)는 로우 레벨이다.
따라서, 풀업 유닛(111)의 제 7 트랜지스터(M7)는 풀업 신호(PURST)의 제어로 인해 오프 상태에 있고, 풀다운 유닛(112)의 제 6 트랜지스터(M6)는 리셋 신호(CLKRST)의 제어로 인해 오프 상태에 있고, 스위치 유닛(113)의 제 8 트랜지스터(M8)는 스위치 제어 신호(HOLD)의 제어로 인해 온 상태에 있고, 제 1 출력 제어 유닛(114)의 제 5 트랜지스터(M5)는 풀업 노드(PU)의 제어로 인해 온 상태에 있고, 스타트 유닛(115)의 제 1 트랜지스터(M1)는 스타트 신호(En)의 제어로 인해 오프 상태에 있고, 제 2 출력 제어 유닛(116)의 제 4 트랜지스터(M4)는 풀다운 노드(PD)의 전압에 따라 오프 상태에 있고, 풀업 출력 유닛(117)의 제 2 트랜지스터(M2)는 풀업 노드(PU)의 전압에 따라 온 상태에 있고, 풀다운 출력 유닛(118)의 제 3 트랜지스터(M3)는 풀다운 노드(PD)의 전압에 따라 오프 상태에 있다.
제 8 트랜지스터(M8)는 N형 박막 트랜지스터이기 때문에, 제 1 출력 제어 유닛(114)의 누설 전류가 감소되고, 화소 스캔 구동 회로는 저주파 상태에서 더 뛰어난 구동 효과를 갖는다.
도 7 및 도 13을 함께 참조하십시오. 도 13은 도 6에 도시된 화소 스캔 구동 회로의 제 2 유지 단계에서의 회로 동작 상태의 개략도이다.
제 2 유지 단계(T6)에서 풀업 신호(PURST), 리셋 신호(CLKRST), 스타트 신호(En), 풀다운 노드(PD) 및 스위치 제어 신호(HOLD)는 모두 하이 레벨이고, 클럭 신호(CLKB) 및 풀업 노드(PU)는 모두 로우 레벨이다.
따라서, 풀업 유닛(111)의 제 7 트랜지스터(M7)는 풀업 신호(PURST)의 제어로 인해 오프 상태에 있고, 풀다운 유닛(112)의 제 6 트랜지스터(M6)는 리셋 신호(CLKRST)의 제어로 인해 오프 상태에 있고, 스위치 유닛(113)의 제 8 트랜지스터(M8)는 스위치 제어 신호(HOLD)의 제어로 인해 온 상태에 있고, 제 1 출력 제어 유닛(114)의 제 5 트랜지스터(M5)는 풀업 노드(PU)의 제어로 인해 온 상태에 있고, 스타트 유닛(115)의 제 1 트랜지스터(M1)는 스타트 신호(En)의 제어로 인해 오프 상태에 있고, 제 2 출력 제어 유닛(116)의 제 4 트랜지스터(M4)는 풀다운 노드(PD)의 전압에 따라 오프 상태에 있고, 풀업 출력 유닛(117)의 제 2 트랜지스터(M2)는 풀업 노드(PU)의 전압에 따라 온 상태에 있고, 풀다운 출력 유닛(118)의 제 3 트랜지스터(M3)는 풀다운 노드(PD)의 전압에 따라 오프 상태에 있다.
제 1 유지 단계(T5)에서 제 2 유지 단계(T6)까지 제 8 트랜지스터(M8)는 스위치 제어 신호(HOLD)의 제어로 인해 온 상태로 되고, 풀업 출력 유닛(117)의 제 2 트랜지스터(M2)는 제 2 기준 전압(Vgh)을 출력하며, 풀다운 출력 유닛(118)의 제 3 트랜지스터(M3)의 영향을 받지 않고, 출력 구동 신호의 안정성이 유지된다.
도 7 및 도 14를 함께 참조하십시오. 도 14은 도 6에 도시된 화소 스캔 구동 회로의 풀업 단계에서의 회로 동작 상태의 개략도이다.
풀업 단계(T7)에서 리셋 신호(CLKRST), 클럭 신호(CLKB), 스타트 신호(En), 풀다운 노드(PD), 풀업 노드(PU) 및 스위치 제어 신호(HOLD)은 모두 하이 레벨이고, 풀업 신호(PURST)는 로우 레벨이다.
따라서, 풀업 유닛(111)의 제 7 트랜지스터(M7)는 풀업 신호(PURST)의 제어로 인해 온 상태에 있고, 풀다운 유닛(112)의 제 6 트랜지스터(M6)는 리셋 신호(CLKRST)의 제어로 인해 오프 상태에 있고, 스위치 유닛(113)의 제 8 트랜지스터(M8)는 스위치 제어 신호(HOLD)의 제어로 인해 온 상태에 있고, 제 1 출력 제어 유닛(114)의 제 5 트랜지스터(M5)는 풀업 노드(PU)의 제어로 인해 오프 상태에 있고, 스타트 유닛(115)의 제 1 트랜지스터(M1)는 스타트 신호(En)의 제어로 인해 오프 상태에 있고, 제 2 출력 제어 유닛(116)의 제 4 트랜지스터(M4)는 풀다운 노드(PD)의 전압에 따라 오프 상태에 있고, 풀업 출력 유닛(117)의 제 2 트랜지스터(M2)는 풀업 노드(PU)의 전압에 따라 오프 상태에 있고, 풀다운 출력 유닛(118)의 제 3 트랜지스터(M3)는 풀다운 노드(PD)의 전압에 따라 오프 상태에 있다.
본 실시예에 있어서, T6 단계~T7 단계에서 스위치 제어 신호(HOLD)는 로우 레벨 또는 하이 레벨일 수 있다.
표시 패널의 1 프레임 이미지 표시 과정에서 화소 스캔 구동 회로의 각 기능 유닛의 전자 부품은 고정된 단계에서 작동하고, 장기적인 충전 및 방전을 방지함음로써, 화소 스캔 구동 회로의 전자 부품의 손실을 감소하고, 전자 부품의 사용 수명을 연장한다.
도 15를 참조하십시오. 도 15는 도 6에 도시된 화소 스캔 구동 회로의 이미지 표시 과정에서의 타이밍 시뮬레이션 다이어그램이다. 도 15에 도시된 바와 같이, PD는 풀다운 노드(PD)의 타이밍 전위 시뮬레이션 다이러그램이고, PU는 풀업 노드(PU)의 타이밍 전위 시뮬레이션 다이러그램이고, OUT#1은 제 1 스캔 구동 라인(G1)의 타이밍 전위 시뮬레이션 다이러그램이며, OUT#32는 제 32 스캔 구동 라인(G32)(도 2에 도시된 바와 같음)의 타이밍 전위 시뮬레이션 다이러그램이다. 출력단(OUT)은 비 출력 단계에서 하이 레벨을 유지하고, 출력단(OUT)은 출력 단계에서 로우 레벨을 유지하며, 타이밍 다이어그램(도 7)의 출력단(OUT) 타이밍 회로와 일치하다.
도 16을 참조하십시오. 도 16은 본 발명의 제 2 실시예에 있어서, 예를 들어, 도 2에 도시된 GOA 스캔 구동 모듈 중 화소 스캔 구동 회로의 회로 블록도이다. 도 16에 도시된 바와 같이, 본 실시예의 화소 스캔 구동 회로(200)와 제 1 실시예의 화소 스캔 구동 회로(100)의 회로 구조 및 동작 원리는 거의 동일하지만, 다른 점이라면 화소 스캔 구동 회로(200)는 풀업 유닛(111)을 포함하지 않는 것이다. 즉, 화소 스캔 구동 회로(200)는 단지 풀다운 유닛(112), 스위치 유닛(113), 제 1 출력 제어 유닛(114), 스타트 유닛(115), 제 2 출력 제어 유닛(116), 풀업 출력 유닛(117) 및 풀다운 출력 유닛(118)을 포함한다.
풀다운 유닛(112)은 제 1 출력 제어 유닛(114)에 전기적으로 연결되어 있으며, 리셋 단계(T4)에서 리셋 신호(CLKRST)를 수신하고 풀업 노드(PU)에 제 1 기준 전압(Vgl)을 송신하며, 풀업 노드(PU)의 전압을 하이 레벨에서 로우 레벨로 감소시키도록 제어한다.
스위치 유닛(113)은 제 2 기준 전압단(VGH) 및 제 1 출력 제어 유닛(114) 사이에 전기적으로 연결되어 있으며, 리셋 단계(T4)에서 풀업 단계(T7)까지 수신된 스위치 제어 신호(HOLD)에 따라 제 1 출력 제어 유닛(114)에 제 2 기준 전압(Vgh)을 전송한다.
제 1 출력 제어 유닛(114)은 제 2 출력 제어 유닛(116)에 전기적으로 연결되어 있으며, 리셋 단계(T4)에서 제 2 유지 단계(T6)까지 풀업 노드(PU)의 전압에 따라 풀다운 노드(PD)에 제 2 기준 전압(Vgh)을 전송하여 풀다운 노드(PD)를 로우 레벨에서 하이 레벨로 상승시키도록 제어한다.
스타트 유닛(115)은 제 2 출력 제어 유닛(116) 및 풀다운 출력 유닛(118)에 전기적으로 연결되어 있으며, 초기 단계(T1)에서 수신된 스타트 신호(En)에 따라 풀다운 노드(PD)를 하이 레벨에서 로우 레벨에 변화시키도록 제어한다.
제 2 출력 제어 유닛(116)은 제 2 기준 전압단(VGH) 및 풀업 출력 유닛(117)에 전기적으로 연결되어 있으며, 초기 단계(T1)에서 풀다운 단계(T3)까지 풀다운 노드(PD)의 전압 값에 따라 풀업 노드(PU)에 제 2 기준 전압(Vgh)을 전송하여 풀업 노드(PU)를 로우 레벨에서 하이 레벨로 상승 시키도록 제어한다.
풀업 출력 유닛(117)는 제 2 기준 전압단(VGH) 및 출력단(OUT)에 전기적으로 연결되어 있으며, 리셋 단계(T4)에서 제 2 유지 단계(T6)까지 풀업 노드(PU)의 전압 값에 따라 출력단(OUT) 제 2 기준 전압(Vgh)을 전송한다.
풀다운 출력 유닛(118)은 제 2 출력 제어 유닛(116) 및 출력단(OUT)에 전기적으로 연결되어 있으며, 초기 단계(T1)에서 풀다운 단계(T3)까지 풀다운 노드(PD)의 전압 값에 따라 출력단(OUT) 클럭 신호(CLKB)를 출력하도록 제어한다.
구체적으로, 풀업 노드(PU)는 각각 제 1 출력 제어 유닛(114)의 입력 제어단과 풀업 출력 유닛(117)의 입력 제어단이며, 풀다운 노드(PD)는 각각 제 2 출력 제어 유닛(116)의 입력 제어단과 풀다운 출력 유닛(118)의 입력 제어 단이다.
구체적으로, 도 16에 도시된 바와 같이, 풀다운 유닛(112)은 제 6 트랜지스터(M6)를 포함한다. 제 6 트랜지스터(M6)의 게이트는 리셋 신호(CLKRST)를 수신하고, 제 6 트랜지스터(M6)의 소스는 제 1 기준 전압단(VGL)에 전기적으로 연결되며, 제 6 트랜지스터(M6)의 드레인은 풀업 노드(PU)에 전기적으로 연결된다. 본 실시예에 있어서, 제 6 트랜지스터(M6)는 P형 저온 다결정 산화물 트랜지스터이고, 제 6 트랜지스터(M6)는 풀다운 트랜지스터일 수 있다.
스위치 유닛(113)은 제 8 트랜지스터(M8)를 포함한다. 제 8 트랜지스터(M8)의 게이트는 스위치 제어 신호(HOLD)를 수신하고, 제 8 트랜지스터(M8)의 소스는 제 2 기준 전압단(VGH)에 전기적으로 연결되며, 제 8 트랜지스터(M8)의 드레인은 제 1 출력 제어 유닛(114)에 전기적으로 연결된다. 제 8 트랜지스터(M8)는 N형 산화물 박막 트랜지스터이고, 제 8 트랜지스터(M8)는 스위치 트랜지스터일 수 있다. 제 2 기준 전압단(VGH)은 표시 유닛이 필요하는 제 2 기준 전압(Vgh), 예를 들어, 4.5~7V를 제공하는 데에 사용된다.
구체적으로, N형 산화물 박막 트랜지스터는 산화 아연(ZnO) TFT, GaZnO TFT, InZnO TFT, AlZnO TFT 또는 인듐 갈륨 아연 산화물 TFT(InGaZnO TFT, IGZO TFT) 중 한가지일 수 있고, 또는 상기 복수의 금속 산화물의 조합 또는 복수의 금속 산화물의 다층 필름 스택일 수 있다.
제 1 출력 제어 유닛(114)은 제 5 트랜지스터(M5)를 포함한다. 제 5 트랜지스터(M5)의 게이트는 풀업 노드(PU)에 전기적으로 연결되고, 제 5 트랜지스터(M5)의 소스는 스위치 유닛(113)에 전기적으로 연결되며, 제 5 트랜지스터(M5)의 드레인은 풀다운 노드(PD)에 전기적으로 연결된다. 본 실시예에 있어서, 제 5 트랜지스터(M5)는 N형 산화물 박막 트랜지스터이고, 제 5 트랜지스터(M5)는 제 2 출력 제어 트랜지스터일 수 있다.
스타트 유닛(115)은 제 1 트랜지스터(M1)를 포함한다. 제 1 트랜지스터(M1)의 게이트와 소스는 직접 전기적으로 연결되고 또한 동시에 스타트 신호(En)를 수신하며, 제 1 트랜지스터(M1)의 드레인은 풀다운 노드(PD)에 전기적으로 연결된다. 즉 제 1 트랜지스터(M1)는 다이오드 연결 방식을 나타내고 있다. 본 실시예에 있어서, 본 실시예에 있어서, 제 1 트랜지스터(M1)는 P형 저온 다결정 산화물 트랜지스터이고, 제 1 트랜지스터(M1)는 스타트 트랜지스터일 수 있다.
제 2 출력 제어 유닛(116)은 제 4 트랜지스터(M4)를 포함한다. 제 4 트랜지스터(M4)의 게이트는 풀다운 노드(PD)에 전기적으로 연결되고, 제 4 트랜지스터(M4)의 소스는 제 2 기준 전압단(VGH)에 전기적으로 연결되며, 제 4 트랜지스터(M4)의 드레인은 풀업 노드(PU)에 전기적으로 연결된다. 본 실시예에 있어서, 제 4 트랜지스터(M4)는 N형 산화물 박막 트랜지스터이고, 제 4 트랜지스터(M4)는 제 2 출력 제어 트랜지스터일 수 있다.
풀업 출력 유닛(117)은 제 2 트랜지스터(M2)를 포함한다. 제 2 트랜지스터(M2)의 게이트는 풀업 노드(PU)에 전기적으로 연결되고, 제 2 트랜지스터(M2)의 소스는 제 2 기준 전압단(VGH)에 전기적으로 연결되며, 제 2 트랜지스터(M2)의 드레인은 출력단(OUT)에 전기적으로 연결된다. 본 실시예에 있어서, 제 2 트랜지스터(M2)는 P형 저온 다결정 산화물 트랜지스터이며, 제 2 트랜지스터(M2)는 풀업 출력 트랜지스터일 수 있다.
풀다운 출력 유닛(118)은 제 3 트랜지스터(M3) 및 커패시터(C1)를 포함한다. 제 3 트랜지스터(M3)의 게이트는 풀다운 노드(PD)에 전기적으로 연결되고, 제 3 트랜지스터(M3)의 소스는 클럭 신호(CLKB)를 수신하고, 제 3 트랜지스터(M3)의 드레인은 출력단(OUT)에 전기적으로 연결된다. 커패시터(C1)는 풀다운 노드(PD)와 출력단(OUT) 사이에 전기적으로 연결되어 있다. 본 실시예에 있어서, 제 3 트랜지스터(M3)는 P형 저온 다결정 산화물 트랜지스터이고, 제 3 트랜지스터(M3)는 풀다운 출력 트랜지스터일 수 있다.
구체적으로, 풀다운 유닛(112), 스타트 유닛(115), 풀업 출력 유닛(117) 및 풀다운 출력 유닛(118)의 트랜지스터는 모두 P형 저온 다결정 산화물 트랜지스터이다. P형 트랜지스터의 소스는 고정값의 제 2 기준 전압(Vgh)을 정확하게 수신할 수 있고, P형 트랜지스터의 구동 전류가 크기 때문에, 화소 스캔 구동 회로가 차지하는 프레임 면적을 감소할 수 있다.
스위치 유닛(113), 제 1 출력 제어 유닛(114) 및 제 2 출력 제어 유닛(116)은 모두 N형 산화물 박막 트랜지스터를 채용한다. 따라서, 풀업 노드(PU) 자체의 누설 전류가 감소되고, 서로 다른 이미지 데이터를 표시할 때의 고속과 저속 리프레시 비율에 빠르게 적응할 수 있으며, 또한 누설 전류가 작기 때문에, 화소 스캔 구동 회로(200)는 저전력 소모 모드 구동 방식에 완벽하게 적응할 수 있다.
본 출원의 다른 실시예에 있어서, 본 출원에 개시된 화소 스캔 구동 회로의 미러 회로도 본 출원의 보호 범위 내에 있다. 예를 들어, 도 6, 도 16의 모든 트랜지스터의 채널 유형이 변경된다, 즉 N형 트랜지스터는 P형 트랜지스터로 조정되고, P형 트랜지스터는 N형 트랜지스터로 조정될 수 있으며, 당업자는 본 실시예에 따라 대응하는 미러 화소 스캔 구동 회로를 얻을 수 있다.
본 명세서에서 구체적인 실시예에 의해 본 발명의 원리 및 실시형태를 설명하였다. 상술한 실시예의 설명은 단지 본 발명의 요지를 이해하는 것을 돕는 데에 사용된다. 당업자는 본 발명의 요지에 따라 구체적인 실시예 및 응용 범위를 수정할 수 있다. 상술한 바와 같이, 본 명세서의 내용은 본 발명을 한정하는 것으로 해석되어서는 안된다.

Claims (26)

  1. 화소 유닛에 스캔 신호를 출력하는 데에 사용되는 화소 스캔 구동 회로로서,
    상기 화소 스캔 구동 회로는 스위치 유닛, 풀업 출력 유닛 및 풀다운 출력 유닛을 포함하고, 1 프레임 이미지 표시 단계의 하나의 스캔 주기는 스캔 신호 출력 단계와 유지 단계를 포함하며,
    상기 스캔 신호 출력 단계에서 상기 풀다운 출력 유닛은 클럭 신호에 따라 스캔 신호 출력단에 상기 스캔 신호의 제 1 기준 전압을 출력하며, 상기 제 1 기준 전압은 상기 화소 유닛이 이미지 표시용 이미지 데이터를 수신하도록 제어하는 데에 사용되며,
    상기 스위치 유닛은 상기 풀다운 출력 유닛에 전기적으로 연결되어 있고,
    상기 유지 단계에서 상기 스위치 유닛은 수신된 스위치 제어 신호에 따라 풀다운 노드의 전압을 제어함으로써, 상기 풀다운 출력 유닛이 상기 제 1 기준 전압을 출력하는 것을 중지하도록 제어하며, 상기 스위치 제어 신호는 외부로부터 상기 화소 스캔 구동 회로에 입력된 제어 신호이며,
    상기 유지 단계에서 상기 풀업 출력 유닛은 상기 스캔 신호의 제 2 기준 전압을 출력하고, 상기 제 2 기준 전압은 상기 화소 유닛이 상기 이미지 데이터를 수신하는 것을 중지하도록 제어하며,
    상기 스위치 유닛이 포함하는 트랜지스터의 유형은 상기 풀업 출력 유닛 및 상기 풀다운 출력 유닛이 포함하는 트랜지스터의 유형과 다른 것을 특징으로 하는 화소 스캔 구동 회로.
  2. 제 1 항에 있어서,
    상기 스위치 유닛은 스위치 트랜지스터를 포함하고,
    상기 스위치 트랜지스터의 게이트는 상기 스위치 제어 신호를 수신하도록 스위치 제어 신호단에 전기적으로 연결되고,
    상기 스위치 트랜지스터의 소스는 상기 제 2 기준 전압을 수신하도록 제 2 기준 전압단에 전기적으로 연결되고,
    상기 스위치 트랜지스터의 드레인은 제 1 출력 제어 유닛에 전기적으로 연결되고,
    상기 스위치 트랜지스터는 상기 유지 단계에서 온 상태로 되고, 상기 제 2 기준 전압을 상기 제 1 출력 제어 유닛으로 전송하는 데에 사용되는 것을 특징으로 하는 화소 스캔 구동 회로.
  3. 제 2 항에 있어서,
    상기 스위치 트랜지스터는 N형 박막 트랜지스터이고,
    상기 스위치 트랜지스터는 상기 유지 단계에서 상기 스위치 제어 신호의 하이 레벨의 제어로 인해 온 상태에 있는 것을 특징으로 하는 화소 스캔 구동 회로.
  4. 제 1 항에 있어서,
    상기 스위치 유닛은 제 1 출력 제어 유닛을 통해 상기 풀다운 노드에 전기적으로 연결되고, 상기 제 1 출력 제어 유닛은 풀업 노드를 통해 상기 풀업 출력 유닛에 전기적으로 연결되며,
    유지 단계에서 상기 풀업 노드의 전압은 상기 풀업 출력 유닛이 상기 제 2 기준 전압을 출력하도록 제어하고, 또한 상기 제 1 출력 제어 유닛이 상기 스위치 유닛에서 출력된 상기 제 2 기준 전압을 상기 풀다운 노드로 전송하도록 제어함으로써, 상기 풀다운 출력 유닛이 상기 제 1 기준 전압을 출력하는 것을 중지하도록 제어하는 것을 특징으로 하는 화소 스캔 구동 회로.
  5. 제 2 항에 있어서,
    상기 제 1 출력 제어 유닛은 제 1 출력 제어 트랜지스터를 포함하고, 상기 제 1 출력 제어 트랜지스터의 게이트는 상기 풀업 노드에 전기적으로 연결되고, 상기 제 1 출력 제어 트랜지스터의 소스는 상기 스위치 유닛에 전기적으로 연결되며, 상기 제 1 출력 제어 트랜지스터의 드레인은 상기 풀다운 노드에 전기적으로 연결되고,
    상기 스캔 신호 출력 단계에서 상기 풀업 노드의 전압은 상기 제 1 출력 제어 트랜지스터가 전기적 오프 상태로 되도록 제어하고,
    상기 유지 단계에서 상기 풀업 노드의 전압은 상기 제 1 출력 제어 트랜지스터가 온 상태로 되도록 제어하고, 상기 제 2 기준 전압을 상기 풀다운 노드로 전송하는 것을 특징으로 하는 화소 스캔 구동 회로.
  6. 제 5 항에 있어서,
    상기 제 1 출력 제어 트랜지스터는 P형 박막 트랜지스터 또는 N형 박막 트랜지스터이고,
    상기 제 1 출력 제어 트랜지스터가 P형 박막 트랜지스터인 경우, 상기 제 1 출력 제어 트랜지스터는 상기 유지 단계에서 상기 풀업 노드의 저전압 제어로 인해 온 상태에 있게 되고, 상기 풀다운 노드에 상기 제 2 기준 전압을 출력함으로써, 상기 풀다운 출력 유닛이 전기적 오프 상태에 있도록 제어하고,
    상기 제 1 출력 제어 트랜지스터가 N형 박막 트랜지스터인 경우, 상기 제 1 출력 제어 트랜지스터는 상기 유지 단계에서 상기 풀업 노드의 고전압 제어로 인해 온 상태에 있게 되고, 상기 풀다운 노드에 상기 제 2 기준 전압을 출력함으로써, 상기 풀다운 출력 유닛이 전기적 오프 상태에 있도록 제어하는 것을 특징으로 하는 화소 스캔 구동 회로.
  7. 제 5 항에 있어서,
    상기 풀다운 노드는 제 2 출력 제어 유닛을 통해 상기 풀업 노드에 전기적으로 연결되고, 상기 스캔 신호 출력 단계에서 상기 풀다운 노드의 전압은 상기 풀다운 출력 유닛이 상기 제 1 기준 전압을 출력하도록 제어하고, 또한 상기 풀다운 노드의 전압은 상기 제 2 출력 제어 유닛이 상기 제 2 기준 전압을 상기 풀업 노드로 전송하도록 제어함으로써, 상기 풀업 노드의 전압은 상기 풀업 출력 유닛이 상기 제 2 기준 전압을 출력하는 것을 중지하도록 제어하는 것을 특징으로 하는 화소 스캔 구동 회로.
  8. 제 7 항에 있어서,
    상기 제 2 출력 제어 유닛은 제 2 출력 제어 트랜지스터를 포함하고, 상기 제 2 출력 제어 트랜지스터의 게이트는 상기 풀다운 노드에 전기적으로 연결되고, 상기 제 2 출력 제어 트랜지스터의 소스는 상기 제 2 기준 전압을 수신하도록 상기 제 2 기준 전압단에 전기적으로 연결되고, 상기 제 2 출력 제어 트랜지스터의 드레인은 상기 풀업 노드에 전기적으로 연결되며,
    상기 스캔 신호 출력 단계에서 상기 풀다운 노드의 전압은 상기 제 2 출력 제어 트랜지스터가 온 상태로 되도록 제어하고, 또한 상기 제 2 기준 전압을 상기 풀업 노드로 전송하고, 상기 풀업 출력 유닛이 상기 제 2 기준 전압을 출력단에 출력하는 것을 중지하도록 제어하는 것을 특징으로 하는 화소 스캔 구동 회로.
  9. 제 8 항에 있어서,
    상기 제 2 출력 제어 트랜지스터는 P형 박막 트랜지스터 또는 N형 박막 트랜지스터이고,
    상기 제 2 출력 제어 트랜지스터는 P형 박막 트랜지스터인 경우, 상기 제 2 출력 제어 트랜지스터는 상기 스캔 신호 출력 단계에서 상기 풀다운 노드의 저전압 제어로 인해 온 상태에 있게 되고, 상기 풀업 노드에 상기 제 2 기준 전압을 출력하며,
    상기 제 2 출력 제어 트랜지스터가 N형 박막 트랜지스터인 경우, 상기 제 2 출력 제어 트랜지스터는 상기 스캔 신호 출력 단계에서 상기 풀다운 노드의 고전압 제어로 인해 온 상태에 있게 되고, 상기 풀업 노드에 상기 제 2 기준 전압을 출력하는 것을 특징으로 하는 화소 스캔 구동 회로.
  10. 제 1 항에 있어서,
    상기 스캔 주기는 초기 단계를 더 포함하고, 상기 초기 단계, 상기 스캔 신호 출력 단계 및 상기 유지 단계는 시간 선후에 따라 순서대로 배열되며,
    상기 화소 스캔 구동 회로는 스타트 유닛을 더 포함하고,
    상기 스타트 유닛은 상기 풀다운 노드를 통해 상기 풀다운 출력 유닛 및 상기 제 2 출력 제어 유닛에 전기적으로 연결되고, 상기 초기 단계에서 상기 풀다운 노드의 전압을 초기 전압으로 제어하고, 상기 초기 전압은 상기 풀다운 출력 유닛이 온 상태에 있도록 제어함으로써 클럭 신호를 출력하는 데에 사용되는 것을 특징으로 하는 화소 스캔 구동 회로.
  11. 제 10 항에 있어서,
    상기 스타트 유닛은 스타트 트랜지스터를 포함하고, 상기 스타트 트랜지스터의 게이트와 소스는 직접 전기적으로 연결되고 또한 상기 스타스 신호를 수신하고, 상기 스타트 트랜지스터의 드레인은 상기 풀다운 노드에 전기적으로 연결되고, 상기 초기 단계에서 상기 스타트 트랜지스터는 온 상태에 있고, 또한 상기 스타트 신호의 전압을 상기 풀다운 노드로 전송함으로써, 상기 풀다운 출력 유닛이 온 상태에 있도록 제어하는 것을 특징으로 하는 화소 스캔 구동 회로.
  12. 제 11 항에 있어서,
    상기 스타트 트랜지스터는 P형 박막 트랜지스터이고,
    상기 스타트 트랜지스터는 상기 초기 단계에서 상기 스타트 신호의 저전압 제어로 인해 온 상태에 있게 되고, 상기 풀다운 노드를 제 1 기준 전압으로 제어하고, 또한 상기 풀다운 출력 유닛이 온 상태에 있도록 제어하는 것을 특징으로 하는 화소 스캔 구동 회로.
  13. 제 1 항에 있어서,
    상기 풀업 출력 유닛은 풀업 출력 트랜지스터를 포함하고, 상기 풀업 출력 트랜지스터의 게이트는 상기 풀업 노드에 전기적으로 연결되고, 상기 풀업 출력 트랜지스터의 소스는 상기 제 2 기준 전압단에 전기적으로 연결되며, 상기 풀업 출력 트랜지스터의 드레인은 상기 출력단에 전기적으로 연결되고,
    상기 유지 단계에서 상기 풀업 출력 트랜지스터는 온 상태에 있고, 또한 상기 제 2 기준 전압을 상기 출력단에 전송하는 것을 특징으로 하는 화소 스캔 구동 회로.
  14. 제 13 항에 있어서,
    상기 풀업 출력 트랜지스터는 P형 박막 트랜지스터이고,
    상기 풀업 출력 트랜지스터는 상기 유지 단계에서 상기 풀업 노드의 저전압 제어로 인해 온 상태에 있게 되고, 상기 제 2 기준 전압을 상기 출력단에 출력하는 것을 특징으로 하는 화소 스캔 구동 회로.
  15. 제 1 항에 있어서,
    상기 풀다운 출력 유닛은 풀다운 출력 트랜지스터와 커패시터를 포함하고, 상기 풀다운 출력 트랜지스터의 게이트는 상기 풀다운 노드에 전기적으로 연결되고, 상기 풀다운 출력 트랜지스터의 소스는 상기 클럭 신호를 수신하고, 상기 풀다운 출력 트랜지스터의 드레인은 상기 출력단에 전기적으로 연결되며, 상기 스캔 신호 출력 단계에서 상기 풀다운 출력 트랜지스터는 온 상태에 있고, 상기 출력단에 상기 클럭 신호를 출력하며, 상기 초기 단계와 상기 유지 단계에서 상기 풀다운 출력 트랜지스터는 오프 상태에 있고,
    상기 커패시터는 상기 풀다운 노드와 상기 출력단 사이에 전기적으로 연결되어 있으며, 상기 스캔 신호 출력 단계에서 상기 풀다운 노드의 전압을 유지하여 상기 풀다운 출력 트랜지스터가 온 상태에 있도록 제어하는 것을 특징으로 하는 화소 스캔 구동 회로.
  16. 제 15 항에 있어서,
    상기 풀다운 출력 트랜지스터는 P형 박막 트랜지스터이고,
    상기 풀다운 출력 트랜지스터는 상기 스캔 신호 출력 단계에서 상기 풀다운 노드의 저전압 제어로 인해 온 상태에 있게 되고 상기 출력단에 클럭 신호를 출력하는 것을 특징으로 하는 화소 스캔 구동 회로.
  17. 제 1 항에 있어서,
    상기 스캔 주기는 리셋 단계를 더 포함하고, 상기 리셋 단계는 상기 스캔 신호 출력 단계와 상기 유지 단계 사이에 있으며,
    상기 화소 스캔 구동 회로는 풀다운 유닛을 더 포함하고, 상기 풀다운 유닛은 상기 풀업 노드를 통해 상기 풀업 출력 제어 유닛에 전기적으로 연결되고, 리셋 단계에서 수신된 리셋 신호에 따라 제 1 기준 전압을 상기 풀업 노드로 전송하고, 상기 풀업 출력 유닛이 상기 제 2 기준 전압을 출력하도록 제어하는 것을 특징으로 하는 화소 스캔 구동 회로.
  18. 제 17 항에 있어서,
    상기 풀다운 유닛은 풀다운 트랜지스터를 포함하고, 상기 풀다운 트랜지스터의 게이트는 리셋 신호를 수신하고, 상기 풀다운 트랜지스터의 소스는 상기 제 1 기준 전압을 수신하도록 상기 제 1 기준 전압단에 전기적으로 연결되며, 상기 풀다운 트랜지스터의 드레인은 상기 풀업 노드에 전기적으로 연결되고,
    상기 풀다운 트랜지스터는 P형 박막 트랜지스터이며,
    상기 풀다운 트랜지스터는 상기 리셋 단계에서 상기 리셋 신호의 저전압 제어로 인해 온 상태에 있게 되고, 상기 제 1 기준 전압을 상기 풀업 노드로 전송하는 것을 특징으로 하는 화소 스캔 구동 회로.
  19. 제 1 항에 있어서,
    상기 스캔 주기는 풀업 단계를 더 포함하고, 상기 풀업 단계는 상기 유지 단계 후에 있으며,
    상기 화소 스캔 구동 회로는 풀업 유닛을 더 포함하고,
    상기 풀업 유닛은 상기 풀업 노드를 통해 상기 풀업 출력 제어 유닛에 전기적으로 연결되고, 상기 풀다운 단계 및 상기 유지 단계에서 수신된 풀업 신호에 따라 상기 풀업 노드에 상기 제 2 기준 전압을 전송함으로써, 상기 풀업 출력 유닛이 상기 제 2 기준 전압을 출력하는 것을 중지하도록 제어하는 것을 특징으로 하는 화소 스캔 구동 회로.
  20. 제 19 항에 있어서,
    상기 풀업 유닛은 풀업 트랜지스터를 포함하고, 상기 풀업 트랜지스터의 게이트는 상기 풀업 신호를 수신하고, 상기 풀업 트랜지스터의 소스는 상기 제 2 기준 전압단에 전기적으로 연결되며, 상기 풀업 트랜지스터 드레인은 상기 풀업 노드에 전기적으로 연결되고, 상기 풀업 트랜지스터는 P형 박막 트랜지스터 또는 N형 박막 트랜지스터이며,
    상기 풀업 트랜지스터가 P형 박막 트랜지스터인 경우, 상기 풀다운 단계 및 상기 유지 단계에서 수신된 로우 레벨 풀업 신호의 제어로 인해 온 상태에 있고,
    상기 풀업 트랜지스터가 N형 박막 트랜지스터인 경우, 상기 풀다운 단계 및 상기 유지 단계에서 수신된 하이 레벨 풀업 신호의 제어로 인해 온 상태에 있는 것을 특징으로 하는 화소 스캔 구동 회로.
  21. 제 1 항에 있어서,
    상기 화소 스캔 구동 회로의 리프레시 비율은 1Hz~120Hz인 것을 특징으로 하는 화소 스캔 구동 회로.
  22. 제 21 항에 있어서,
    상기 화소 스캔 구동 회로가 상기 화소 유닛으로 상기 스캔 신호를 연속적으로 출력하는 경우, 상기 스위치 제어 신호의 주파수가 변경되면, 상기 화소 스캔 구동 회로의 리프레시 비율은 동적으로 변화되는 것을 특징으로 하는 화소 스캔 구동 회로.
  23. 제 1 항에 있어서,
    상기 스위치 유닛의 N형 금속 산화물 박막 트랜지스터의 누설 전류는 10-12A미만인 것을 특징으로 하는 화소 스캔 구동 회로.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 N형 박막 트랜지스터는 N형 산화물 트랜지스터이고, 상기 P형 박막 트랜지스터는 P형 저온 다결정 산화물 트랜지스터이며,
    상기 N형 산화물 트랜지스터는 적어도 인듐 갈륨 아연 산화물, 갈륨 아연 산화물, 인듐 아연 산화물, 인듐 갈륨 주석 산화물, 인듐 주석 산화물 중 한가지, 복수의 금속 산화물의 조합 또는 복수의 금속 산화물의 다층 필름 스택을 포함하는 것을 특징으로 하는 화소 스캔 구동 회로.
  25. 어레이 기판으로서,
    표시 영역과 비 표시 영역을 포함하고, 상기 표시 영역에는 복수의 화소 유닛이 설치되고, 상기 비 표시 영역에는 화소 스캔 구동 모듈이 설치되고, 상기 화소 스캔 구동 모듈은 복수의 제 24 항에 기재된 화소 스캔 구동 회로를 포함하고, 복수의 상기 화소 스캔 구동 회로는 서로 캐스게이드되는 것을 특징으로 하는 어레이 기판.
  26. 제 25 항에 기재된 어레이 기판을 포함하는 것을 특징으로 하는 표시 단말기.
KR1020200182681A 2019-12-23 2020-12-23 화소 스캔 구동 회로, 어레이 기판 및 표시 단말기 KR20210081302A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911340154.4A CN113096607A (zh) 2019-12-23 2019-12-23 像素扫描驱动电路、阵列基板与显示终端
CN201911340154.4 2019-12-23

Publications (1)

Publication Number Publication Date
KR20210081302A true KR20210081302A (ko) 2021-07-01

Family

ID=73857109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200182681A KR20210081302A (ko) 2019-12-23 2020-12-23 화소 스캔 구동 회로, 어레이 기판 및 표시 단말기

Country Status (5)

Country Link
US (1) US11308888B2 (ko)
EP (1) EP3843076A1 (ko)
JP (1) JP2021099488A (ko)
KR (1) KR20210081302A (ko)
CN (1) CN113096607A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066422B (zh) * 2019-12-13 2022-06-24 华为机器有限公司 扫描与发光驱动电路、扫描与发光驱动系统、显示面板
US11557235B1 (en) * 2021-12-15 2023-01-17 Raytheon Company Switch-based grid for resiliency and yield improvement
CN117012126A (zh) * 2022-04-27 2023-11-07 荣耀终端有限公司 移位寄存器、栅极驱动电路、显示面板及电子设备
KR20230156198A (ko) * 2022-05-04 2023-11-14 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
WO2024052772A1 (ja) * 2022-09-08 2024-03-14 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
JP4940664B2 (ja) * 2006-01-13 2012-05-30 ウシオ電機株式会社 放電ランプ点灯装置およびプロジェクタ
TWI366194B (en) * 2008-06-06 2012-06-11 Au Optronics Corp Shift register
US8054935B2 (en) * 2009-11-13 2011-11-08 Au Optronics Corporation Shift register with low power consumption
CN102760406B (zh) * 2012-07-13 2015-01-28 京东方科技集团股份有限公司 发光控制电路、发光控制方法和移位寄存器
CN104662596B (zh) * 2012-09-28 2017-05-17 夏普株式会社 液晶显示装置及其驱动方法
KR102004912B1 (ko) * 2012-11-20 2019-10-01 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
US9734756B2 (en) * 2013-10-18 2017-08-15 Apple Inc. Organic light emitting diode displays with reduced leakage current
CN103730094B (zh) * 2013-12-30 2016-02-24 深圳市华星光电技术有限公司 Goa电路结构
CN106104665B (zh) * 2014-03-10 2019-02-05 乐金显示有限公司 显示装置
KR102276330B1 (ko) * 2014-03-10 2021-07-13 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102268965B1 (ko) * 2014-12-04 2021-06-24 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102218479B1 (ko) * 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
CN104966500B (zh) * 2015-07-20 2017-05-31 深圳市华星光电技术有限公司 降低功耗的goa电路
KR102426106B1 (ko) * 2015-07-28 2022-07-29 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN105118465B (zh) * 2015-09-23 2018-01-30 深圳市华星光电技术有限公司 一种goa电路及其驱动方法、液晶显示器
CN105469766B (zh) * 2016-01-04 2019-04-30 武汉华星光电技术有限公司 Goa电路
CN106601178B (zh) * 2017-02-23 2019-07-16 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106875917B (zh) * 2017-04-27 2020-01-03 武汉华星光电技术有限公司 扫描驱动电路与阵列基板
CN107039014B (zh) * 2017-05-26 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN107093414B (zh) * 2017-07-03 2019-04-30 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN108364618B (zh) * 2018-03-14 2021-01-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108648705B (zh) * 2018-03-30 2020-03-27 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN108806630B (zh) * 2018-07-03 2021-10-15 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
CN113096607A (zh) 2021-07-09
US20210193050A1 (en) 2021-06-24
US11308888B2 (en) 2022-04-19
EP3843076A1 (en) 2021-06-30
JP2021099488A (ja) 2021-07-01

Similar Documents

Publication Publication Date Title
US11263942B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US11688351B2 (en) Shift register unit and driving method, gate driving circuit, and display device
KR20210081302A (ko) 화소 스캔 구동 회로, 어레이 기판 및 표시 단말기
EP3825994A1 (en) Shift register unit, driving method therefor, gate driving circuit and display device
US8964932B2 (en) Shift register, gate driving circuit and display
US9224498B2 (en) Shift register unit, gate driving device for display and liquid crystal display
US20190006018A1 (en) Shift register unit circuit, method of driving the same, gate drive circuit, and display apparatus
US11837147B2 (en) Display substrate, display panel, display apparatus and display driving method
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
CN111710285B (zh) 显示面板的扫描电路、显示面板及其驱动方法、显示装置
US20240221850A1 (en) Shift register and driving method therefor, gate driver circuit, and display apparatus
US11244623B2 (en) Pixel circuit and driving method thereof
KR20200003069A (ko) 스캔 드라이브 회로, 어레이 기판과 디스플레이 패널
US20230098040A1 (en) Display panel and method for driving the same, and display apparatus
US20240185776A1 (en) Display control method of display panel, display module, and display device
CN114863872A (zh) 显示模组及显示装置
US11195450B2 (en) Shift register unit using clock signals, gate drive circuit, display panel, display device and driving method
CN116631325A (zh) 一种显示面板及其驱动方法、显示装置
US11322076B2 (en) Pixel driving chip and driving method therefor, and display apparatus
US20240194145A1 (en) Shift register and driving method thereof, scan driving circuit, display panel and display apparatus
US11900883B2 (en) Shift register unit, method for driving shift register unit, gate driving circuit, and display device
CN117012125B (zh) 移位寄存器、栅极驱动电路、显示面板及电子设备
US20230343285A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Panel
US20240071312A1 (en) Shift register circuit and driving method thereof, gate driving circuit, and display device
CN117275398A (zh) 一种显示面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application