KR20210074561A - 박막 트랜지스터를 포함하는 표시장치 - Google Patents

박막 트랜지스터를 포함하는 표시장치 Download PDF

Info

Publication number
KR20210074561A
KR20210074561A KR1020190165361A KR20190165361A KR20210074561A KR 20210074561 A KR20210074561 A KR 20210074561A KR 1020190165361 A KR1020190165361 A KR 1020190165361A KR 20190165361 A KR20190165361 A KR 20190165361A KR 20210074561 A KR20210074561 A KR 20210074561A
Authority
KR
South Korea
Prior art keywords
layer
electrode
gate
light blocking
display device
Prior art date
Application number
KR1020190165361A
Other languages
English (en)
Other versions
KR102652197B1 (ko
Inventor
홍예원
조광민
이정현
이소형
신현수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190165361A priority Critical patent/KR102652197B1/ko
Priority to CN202011308689.6A priority patent/CN112992920A/zh
Priority to US17/108,598 priority patent/US11402715B2/en
Publication of KR20210074561A publication Critical patent/KR20210074561A/ko
Priority to KR1020240039687A priority patent/KR20240040719A/ko
Application granted granted Critical
Publication of KR102652197B1 publication Critical patent/KR102652197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H01L27/3248—
    • H01L27/3262—
    • H01L27/3265—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 상기 기판 상의 차광층 및 신호 라인, 상기 차광층 및 상기 신호 라인 상의 버퍼층, 상기 버퍼층 상의 액티브층, 상기 액티브층 상의 게이트 절연막, 상기 게이트 절연막 상의 게이트 전극, 상기 게이트 전극 상의 보호층, 상기 보호층 상에 배치된 표시소자의 제1 전극 및 상기 신호 라인과 상기 액티브층을 연결하는 연결 전극을 포함하며, 상기 차광층은 신호 라인과 동일 층에 배치되고, 상기 연결 전극은 상기 제1 전극과 동일 물질로 이루어진 표시장치 및 그 제조방법을 제공한다.

Description

박막 트랜지스터를 포함하는 표시장치{DISPLAY APPARATUS COMPRISING THIN FILM TRANSISTOR}
본 발명은 표시장치 및 그 제조 방법에 관한 것으로, 특히 구조 및 제조 공정을 단순화할 수 있는 표시장치 및 그 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현하는 표시장치는 정보 통신 시대의 핵심 기술이 집약된 장치이다. 최근, 표시장치는 더 얇고, 더 가볍고, 휴대가 가능하도록 만들어지고 있으며, 고성능을 구현할 수 있도록 발전하고 있다. 이러한 표시장치의 대표적인 예로, 액정 표시장치(Liquid Crystal Display; LCD)와 유기 발광 표시장치(Organic Light Emitting Diode Display; OLED)가 있다.
일반적으로, 표시장치 제조를 위해, 포토 마스크를 이용한 마스크 공정이 복수 회 수행된다. 각각의 마스크 공정은 세정, 노광, 현상 및 식각 등의 부속 공정들을 수반한다. 이에 따라, 한 번의 마스크 공정이 추가될 때마다, 표시장치를 제조하기 위한 시간 및 비용이 상승하고, 불량 발생률이 증가하며, 그 결과, 제조 수율이 낮아지는 문제점이 있다. 따라서, 생산비를 절감하고, 생산수율 및 생산효율을 개선하기 위해서 구조 및 제조 공정을 단순화하는 것이 요구되고 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 구조 및 제조 공정을 단순화할 수 있는 표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예는, 박막 트랜지스터를 구성하는 소스 전극 및 드레인 전극 형성 공정이 삭제되어, 구조 및 제조 공정이 단순한 표시장치의 제조방법 및 이러한 제조방법으로 제조된 표시장치를 제공하는 것을 목적으로 한다.
전술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예는, 기판, 상기 기판 상의 차광층 및 신호 라인, 상기 차광층 및 상기 신호 라인 상의 버퍼층, 상기 버퍼층 상의 액티브층, 상기 액티브층 상의 게이트 절연막, 상기 게이트 절연막 상의 게이트 전극, 상기 게이트 전극 상의 보호층, 상기 보호층 상에 배치된 표시소자의 제1 전극 및 상기 신호 라인과 상기 액티브층을 연결하는 연결 전극을 포함하며, 상기 차광층은 신호 라인과 동일 층에 배치되고, 상기 연결 전극은 상기 제1 전극 과 동일 물질로 이루어진, 표시장치를 제공한다.
상기 연결 전극은 상기 제1 전극과 동일 층에 배치될 수 있다.
상기 차광층은 상기 신호라인과 동일 물질로 이루어질 수 있다.
상기 신호 라인은 데이터 라인 및 구동 전원 라인 중 적어도 하나를 포함할 수 있다.
상기 차광층은 상기 신호 라인과 연결될 수 있다.
상기 차광층은 상기 신호 라인과 일체로 형성될 수 있다.
상기 게이트 절연막은 상기 액티브층의 상면을 포함하는, 상기 기판 상부의 전체 면에 배치될 수 있다.
상기 액티브층은 상기 게이트 전극과 상기 기판에 사이에 배치된다.
상기 액티브층은 산화물 반도체 물질을 포함한다.
상기 액티브층은, 상기 버퍼층 상의 제1 산화물 반도체층 및 상기 제1 산화물 반도체층 상의 제2 산화물 반도체층을 포함할 수 있다.
상기 표시장치는 상기 제1 전극 상에 배치된 발광층을 더 포함할 수 있다.
상기 표시장치는, 상기 제1 전극과 연결된 커패시터를 포함하며, 상기 커패시터의 어느 한 전극은 상기 차광층과 일체로 형성될 수 있다.
상기 제1 전극은, 상기 차광층 및 상기 액티브층과 직접 연결될 수 있다.
상기 표시장치는 상기 제1 전극 상에 배치된 액정층을 더 포함할 수 있다.
본 발명의 다른 일 실시예는, 기판 상에 차광층 및 신호 라인을 형성하는 단계, 상기 차광층 및 신호 라인상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 액티브층을 형성하는 단계, 상기 액티브층 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 마스크로 하여 액티브층을 선택적으로 도체화시키는 단계, 상기 게이트 전극 상에 보호층을 형성하는 단계, 보호층 상에 표시소자의 제1 전극을 형성하는 단계 및 상기 신호 라인과 상기 액티브층을 연결하는 연결 전극을 형성하는 단계를 포함하며, 상기 차광층과 상기 신호 라인과 동일 재료를 이용하는 동일 공정에 의하여 형성되고, 상기 연결 전극과 상기 제1 전극은 동일 재료를 이용하는 동일 공정에 의하여 형성되는, 표시장치의 제조방법을 제공한다.
상기 액티브층을 선택적으로 도체화시키는 단계는 도핑에 의하여 이루어질 수 있다.
상기 연결 전극은, 상기 보호층, 상기 게이트 절연막 및 상기 버퍼층의 일부를 관통하는 콘택홀의 적어도 일부에 형성될 수 있다.
상기 제1 전극은, 상기 보호층, 상기 게이트 절연막 및 상기 버퍼층을 관통하는 콘택홀의 적어도 일부로 연장되어, 상기 차광층 및 상기 액티브층과 직접 연결되도록 형성될 수 있다.
본 발명의 일 실시예에 따른 표시장치에서, 차광층이 신호 라인과 동일 공정에 의하여 형성되며 동일 층에 배치된다. 따라서, 표시장치의 제조 과정에 있어서, 차광층을 형성을 위한 별도의 마스크 공정이 필요하지 않다.
또한, 본 발명의 일 실시에에 따르면, 표시소자의 제1 전극과 동일한 공정에 의하여 형성된 연결 전극에 의하여 박막 트랜지스터의 액티브층과 신호라인이 연결될 수 있다. 따라서, 표시장치의 제조 과정에 있어서, 박막 트랜지스터의 소스 전극 및 드레인 전극 형성을 위한 별도의 마스크 공정이 필요하지 않다.
이와 같이, 본 발명의 실시예들에 따르면, 구조가 단순해진 표시장치가 제공될 수 있으며, 제조 공정이 단순화된 표시장치의 제조방법이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개략도이다.
도 2는 도 1의 어느 한 화소에 대한 회로도이다.
도 3은 도 2의 화소에 대한 평면도이다.
도 4는 도 3의 I-I'를 따라 자른 단면도이다.
도 5는 도 3의 II-II'를 따라 자른 다른 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 표시장치의 화소에 대한 단면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 표시장치의 화소에 대한 단면도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 표시장치의 화소에 대한 평면도이다.
도 9는 도 8의 III-III'를 따라 자른 단면도이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 표시장치의 어느 한 화소에 대한 회로도이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 표시장치의 어느 한 화소에 대한 회로도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 표시장치의 어느 한 화소에 대한 회로도이다.
도 13은 도 12의 한 화소에 대한 평면도이다.
도 14는 도 13의 IV-IV'를 따라 자른 단면도이다.
도 15는 도 13의 V-V'를 따라 자른 단면도이다.
도 16은 본 발명의 또 다른 일 실시예에 따른 표시장치의 화소에 대한 평면도이다.
도 17은 도 16의 VI-VI'를 따라 자른 단면도이다.
도 18a 내지 18g는 본 발명의 일 실시예에 따른 표시장치의 제조 공정도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 알려주기 위해 제공되는 것이다. 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 구성 요소는 동일 참조 부호로 지칭될 수 있다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략된다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이라는 표현이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소가 단수로 표현된 경우, 특별히 명시적인 기재 사항이 없는 한 복수를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수 있다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 마찬가지로, 예시적인 용어인 "위" 또는 "상"은 위와 아래의 방향을 모두 포함할 수 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시될 수도 있다.
본 발명의 실시예들을 설명하는 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
본 발명의 실시예들에 있어서, 소스 전극과 드레인 전극은 설명의 편의를 위하여 구별한 것일 뿐, 소스 전극과 드레인 전극은 서로 바뀔 수 있다. 소스 전극이 드레인 전극이 되고, 드레인 전극이 소스 전극이 될 수 있다. 또한, 어느 한 실시예의 소스 전극은 다른 실시에에서 드레인 전극이 될 수 있고, 어느 한 실시예의 드레인 전극은 다른 실시예에서 소스 전극이 될 수 있다.
본 발명의 어떤 실시예에서는, 설명의 편의를 위해 소스 영역과 소스 전극을 구별하고 드레인 영역과 드레인 전극을 구별하기도 하지만, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 소스 영역이 소스 전극이 될 수 있고, 드레인 영역이 드레인 전극이 될 수 있다. 또한, 소스 영역이 드레인 전극이 될 수도 있고, 드레인 영역이 소스 전극이 될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치(100)의 개략도이다.
본 발명의 일 실시예에 따른 표시장치(100)는, 도 1에 도시된 바와 같이, 표시 패널(110), 게이트 드라이버(120), 데이터 드라이버(130) 및 제어부(140)를 포함한다.
표시 패널(110)은 게이트 라인(GL)들, 데이터 라인(DL)들 및 게이트 라인(GL)들과 데이터 라인(DL)들의 교차 영역에 배치된 화소(P)를 포함한다. 화소(P)는, 표시소자(710) 및 표시소자(710)를 구동하는 화소 구동부(PDC)를 포함한다. 화소(P)의 구동에 의해 표시 패널(110)에 영상이 표시된다
제어부(140)는 게이트 드라이버(120)와 데이터 드라이버(130)를 제어한다.
제어부(140)는 외부 시스템(미도시)으로부터 공급되는 수직/수평 동기신호와 클럭 신호를 이용하여, 게이트 드라이버(120)를 제어하기 위한 게이트 제어신호(GCS) 및 데이터 드라이버(130)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다. 또한, 제어부(140)는 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후 이를 재정렬하여, 영상데이터(RGB)를 데이터 드라이버(130)에 공급한다.
게이트 제어신호(GCS)는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 스타트 신호(Vst) 및 게이트 클럭(GCLK) 등을 포함한다. 또한, 게이트 제어신호(GCS)에는 쉬프트 레지스터를 제어하기 위한 제어신호들이 포함될 수 있다.
데이터 제어신호(DCS)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등을 포함한다.
데이터 드라이버(130)는 표시 패널(110)의 데이터 라인(DL)들로 데이터 전압을 공급한다. 구체적으로, 데이터 드라이버(130)는 제어부(140)로부터 입력된 영상데이터(RGB)를 데이터 전압으로 변환하여, 데이터 전압을 데이터 라인(DL)들에 공급한다.
게이트 드라이버(120)는 1 프레임 동안 게이트 라인(GL)들에 게이트 펄스(GP)를 순차적으로 공급한다. 여기서, 1 프레임이란, 표시 패널(110)을 통해 하나의 이미지가 출력되는 기간을 말한다. 또한, 게이트 드라이버(120)는 1 프레임 중 게이트 펄스(GP)가 공급되지 않는 나머지 기간 동안에는, 스위칭 소자를 턴오프시킬 수 있는 게이트 오프 신호(Goff)를 게이트 라인(GL)에 공급한다. 이하, 게이트 펄스(GP)와 게이트 오프 신호(Goff)를 총칭하여 스캔신호(SS)라 한다.
본 발명의 일 실시예에 따르면, 게이트 드라이버(120)는 표시 패널(110)에 실장될 수 있다. 이와 같이, 게이트 드라이버(120)가 표시 패널(110)에 직접 실장되어 있는 구조를 게이트 인 패널(Gate In Panel: GIP) 구조라고 한다.
도 2는 도 1의 어느 한 화소(P)에 대한 회로도이고, 도 3은 도 2의 화소(P)에 대한 평면도이고, 도 4는 도 3의 I-I'를 따라 자른 단면도이다.
도 2, 도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시장치(100)는 기판(210), 기판(210) 상의 화소 구동부(PDC) 및 화소 구동부(PDC)와 연결된 표시소자(710)를 포함한다. 화소 구동부(PDC)는 박막 트랜지스터(TR1, TR2)를 포함한다.
도 2의 회로도는 발광 소자(710)로 유기발광 다이오드(OLED)를 포함하는 표시장치(100)의 한 화소(P)에 대한 등가 회로도이다. 따라서, 본 발명의 일 실시에에 따른 표시장치(100)는 유기발광 표시장치이다.
도 2의 화소 구동부(PDC)는 스위칭 트랜지스터인 제1 박막 트랜지스터(TR1) 및 구동 트랜지스터인 제2 박막 트랜지스터(TR2)를 포함한다.
제1 박막 트랜지스터(TR1)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결되어 있으며, 게이트 라인(GL)을 통해 공급되는 스캔신호(SS)에 의해 턴온 또는 턴오프된다.
데이터 라인(DL)은 화소 구동부(PDC)로 데이터 전압(Vdata)을 제공하며, 제1박막 트랜지스터(TR1)는 데이터 전압(Vdata)의 인가를 제어한다.
구동 전원 라인(PL)은 표시소자(710)로 구동 전압(Vdd)을 제공하며, 제2 박막 트랜지스터(TR2)는 구동 전압(Vdd)을 제어한다. 여기서, 구동 전압(Vdd)은 표시소자(710)인 유기발광 다이오드(OLED)를 구동하기 위한 화소 구동 전압이다.
데이터 라인(DL) 및 구동 전원 라인(PL)은 신호를 전달하는 라인들이다. 따라서, 본 발명의 일 실시예에 따르면, 데이터 라인(DL) 및 구동 전원 라인(PL)을 신호 라인이라고 한다. 또한, 게이트 라인(GL) 역시 신호를 전달하기 때문에 신호 라인이라고 할 수 있다.
제1 박막 트랜지스터(TR1)가 턴온될 때, 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)이, 발광 소자(710)와 연결된 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 공급된다. 데이터 전압(Vdata)은 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 소스 전극(S2) 사이에 형성된 제1 커패시터(C1)에 충전된다. 제1 커패시터(C1)는 스토리지 캐패시터(Cst)이다.
데이터 전압(Vdata)에 따라 제2 박막 트랜지스터(TR2)를 통해 표시소자(710)인 유기발광 다이오드(OLED)로 공급되는 전류의 양이 제어되며, 이에 따라, 표시소자(710)로부터 출력되는 광의 계조가 제어될 수 있다.
도 4를 참조하면, 표시장치(100)는 기판(210), 기판(210) 상의 차광층(LS1, LS2)과 신호 라인(DL, PL), 차광층(LS1, LS2)과 신호 라인(DL, PL) 상의 버퍼층(220), 버퍼층(220) 상의 액티브층(A1, A2), 액티브층(A1, A2) 상의 게이트 절연막(230), 게이트 절연막(230) 상의 게이트 전극(G1, G2), 게이트 전극(G1, G2) 상의 보호층(250) 및 보호층(250) 상에 배치된 표시소자(710)의 제1 전극(711)을 포함한다. 도 4에 도시된 표시장치(100)에 있어서, 표시소자(710)의 제1 전극(711)은 화소 전극이다.
기판(210)은 유리 또는 플라스틱으로 이루어질 수 있다. 기판(210)으로, 플렉스블 특성을 갖는 플라스틱, 예를 들어, 폴리이미드(PI)가 사용될 수 있다.
기판(210) 상에 차광층(LS1, LS2)과 신호 라인(DL, PL)이 배치된다.
차광층(LS1, LS2)은 광 차단 특성을 갖는다. 차광층(LS1, LS2)은 금속과 같이 광을 차단할 수 있는 물질로 이루어진다. 차광층(LS1, LS2)은 외부로부터 입사되는 광을 차단하여 액티브층(A1, A2)을 보호하는 역할을 한다.
본 발명의 일 실시예에 따르면, 신호 라인은 데이터 라인(DL) 및 구동 전원 라인(PL) 중 적어도 하나를 포함할 수 있다. 도 4를 참조하면, 신호 라인으로, 데이터 라인(DL)과 구동 전원 라인(PL)이 차광층(LS1, LS2)과 동일 층에 배치된다.
차광층(LS1, LS2)은 신호 라인(DL, PL)과 동일 물질로 만들어질 수 있다. 차광층(LS1, LS2)과 신호 라인(DL, PL)은 동일 공정에 의하여 만들어질 수 있다.
도 4를 참조하면, 기판(210) 상에 제1 커패시터(C1)의 제1 커패시터 전극(C11)이 배치된다. 제1 커패시터(C1)의 제1 커패시터 전극(C11)은 차광층(LS1, LS2)과 동일 층에 배치될 수 있으며, 동일 물질로 만들어질 수 있다.
또한, 제1 커패시터(C1)의 제1 커패시터 전극(C11)은 차광층과 일체로 형성될 수 있다. 예를 들어, 제1 커패시터(C1)의 제1 커패시터 전극(C11)은 제2 차광층(LS2)과 일체로 형성될 수 있다.
도 4에, 차광층(LS1, LS2)이 신호 라인(DL, PL)과 이격된 구성이 개시되어 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 차광층(LS1, LS2)이 신호 라인(DL, PL)과 연결될 수도 있다.
차광층(LS1, LS2)과 신호 라인(DL, PL) 상에 버퍼층(220)이 배치된다. 버퍼층(220)은 절연성 물질로 이루어지며, 외부로부터 유입되는 수분이나 산소 등으로부터 액티브층(A1, A2)을 보호한다. 버퍼층(220)은, 예를 들어, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질에 의해 형성될 수 있다.
버퍼층(220) 상에 제1 박막 트랜지스터(TR1)의 액티브층(A1, A2)이 배치된다. 제1 박막 트랜지스터(TR1)의 액티브층(A1)은 제1 차광층(LS1)과 적어도 일부 중첩한다. 또한, 제2 박막 트랜지스터(TR2)의 액티브층(A2)은 제2 차광층(LS2)과 적어도 일부 중첩한다.
본 발명의 일 실시예에 따르면, 액티브층(A1, A2)은 산화물 반도체 물질을 포함한다. 액티브층(A1, A2)은, 예를 들어, IZO(InZnO)계, IGO(InGaO)계, GO(GaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGTO(InGaSnO)계, IGZTO(InGaZnSnO)계, GZTO (GaZnSnO)계, GZO(GaZnO)계 및 ITZO (InSnZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 액티브층(A1, A2)은 다른 산화물 반도체 물질을 포함할 수도 있다.
본 발명의 일 실시예에 따르면, 액티브층(A1, A2)은 동일 층에 배치되며, 서로 이격된, 제1 액티브층(A1) 및 제2 액티브층(A2)을 포함한다.
제1 액티브층(A1)은 제1 박막 트랜지스터(TR1)의 액티브층 역할을 하고, 제2 액티브층(A2)은 제2 박막 트랜지스터(TR2)의 액티브층 역할을 한다.
도 4를 참조하면, 액티브층(A1, A2) 상에 게이트 절연막(230)이 배치된다. 게이트 절연막(230)은 절연성을 갖는다. 게이트 절연막(230)은 게이트 전극(G1, G2)과 함께 패터닝될 수도 있고, 패터닝되지 않을 수도 있다.
본 발명의 일 실시예에 따르면, 도 4에 도시된 바와 같이, 게이트 절연막(230)은 액티브층(A1, A2)의 상면을 포함하는, 기판(210) 상부의 전체면에 배치될 수 있다. 이 경우, 게이트 절연막(230)은 패터닝되지 않는다.
게이트 절연막(230) 상에 게이트 전극(G1, G2)이 배치된다. 게이트 전극(G1, G2)은 게이트 라인(GL)으로부터 연장된 부분일 수도 있고, 게이트 라인(GL)의 일부일 수도 있다. 게이트 전극(G1, G2)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있다. 게이트 전극(G1, G2)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층막 구조를 가질 수도 있다.
게이트 전극(G1, G2)을 마스크로 이용하는 선택적 도체화에 의하여 액티브층(A1, A2)의 일부가 도체화된다.
액티브층(A1, A2) 중 게이트 전극(G1, G2)과 중첩하는 영역은 도체화되지 않아 채널부(31)가 된다. 액티브층(A1, A2) 중 게이트 전극(G1, G2)과 중첩하지 않는 영역은 도체화되어 도체화부(32, 33)가 된다. 도체화부(32, 33)는, 일반적으로, 채널부(31)의 양쪽에 형성된다.
본 발명의 일 실시예에 따르면, 도펀트를 이용하는 도핑에 의하여 액티브층(A1, A2)의 일부가 도체화될 수 있다. 이 때, 도핑된 영역이 도체화되며, 도펀트는 게이트 절연막(230)을 통과하여 액티브층(A1, A2)으로 도핑될 수 있다. 따라서, 액티브층(A1, A2)이 게이트 절연막(230)으로부터 노출되지 않아도 액티브층(A1, A2)에 대한 선택적 도핑이 가능하다. 따라서, 본 발명의 일 실시예에 따르면, 게이트 절연막(230)은 패터닝되지 않아도 된다.
도체화부(32, 33) 중 어느 하나는 소스 영역(32)이 되고, 다른 하나는 드레인 영역(33)이 된다. 소스 영역(32)은 소스 전극(S1, S2)과 연결되는 소스 연결부 역할을 하거나, 그 자체가 소스 전극(S1, S2) 역할을 할 수 있다. 드레인 영역(33)은 드레인 전극(D1, D2)과 연결되는 드레인 연결부 역할을 하거나, 그 자체가 드레인 전극(D1, D2) 역할을 할 수 있다.
도면에 도시된 소스 영역(32)과 드레인 영역(33)은 설명의 편의를 위하여 구별된 것일 뿐, 소스 영역(32)과 드레인 영역(33)이 서로 바뀔 수도 있다. 전압에 따라, 도면에 표시된 소스 영역(32)이 드레인 영역(33)이 될 수도 있고, 드레인 영역(33)이 소스 영역(32)이 될 수도 있다. 또한, 소스 영역(32)이 소스 전극(S1, S2)이 될 수도 있고 드레인 전극(D1, D2)이 될 수도 있으며, 드레인 영역(33)이 드레인 전극(D1, D2)가 될 수도 있고 소스 전극(S1, S2)이 될 수도 있다.
설명의 편의를 위하여, 본 발명의 일 실시예, 소스 영역(32)을 소스 전극(S1, S2)이라 하고, 드레인 영역(33)을 드레인 전극(D1, D2)이라 한다.
본 발명의 일 실시예에 따르면, 도체화부(32, 33) 중 일부는 커패시터 전극의 역할을 할 수 있다. 예를 들어, 도 4를 참조하면, 제1 액티브층(A1)의 도체화부(32, 33) 중 드레인 연결부(33)의 일부가 제1 커패시터(C1)의 제2 커패시터 전극(C12)의 역할을 할 수 있다. 제1 커패시터(C1)의 제2 커패시터 전극(C12)은 제1 커패시터 전극(C11)과 중첩하여 제1 커패시터(C1)를 형성한다.
도 4를 참조하면, 커패시터(C1)의 어느 한 전극(C11)은 차광층(LS1)과 일체로 형성될 수 있고, 커패시터(C1)의 다른 한 전극(C12)은 제1 액티브층(A1)과 일체로 형성될 수 있다.
도 4를 참조하면, 게이트 전극(G1, G2) 상에 패시베이션층(240)이 배치된다. 패시베이션층(240)은 액티브층(A1, A2) 및 게이트 전극(G1, G2)을 보호한다.
패시베이션층(240) 상에 소스 전극과 드레인 전극이 배치되는 것이 일반적이다. 그러나, 본 발명의 일 실시예에 따르면, 패시베이션층(240) 상에 별도의 소스 전극과 드레인 전극이 배치되지 않는다. 따라서, 본 발명의 일 실시예에 따르면, 소스 전극과 드레인 전극 형성을 위한 패터닝 공정이 생략될 수 있으며, 그 결과, 표시장치(100)의 제조 공정이 보다 단순해질 수 있다.
패시베이션층(240) 상에 보호층(250)이 배치된다. 보호층(250)은 게이트 전극(G1, G2)의 상부를 평탄화하며, 화소 구동부(PDC)를 보호한다. 보호층(250)을 평탄화층이라고도 한다.
도 4를 참조하면, 보호층(250) 상에 표시소자(710)가 배치된다. 구체적으로, 보호층(250) 상에 표시소자(710)의 제1 전극(711)이 배치되고, 제1 전극(711) 상에 발광층(712) 및 제2 전극(713)이 순차적으로 배치되어 표시소자(710)가 형성된다. 도 4에서, 제1 전극(711)은 화소 전극이고, 제2 전극(713)은 공통 전극이다.
표시소자(710)의 제1 전극(711)은 콘택홀(CH2)을 통하여 어느 한 차광층 및 제2 액티브층(A2)과 직접 연결된다. 구체적으로, 제1 전극(711)은, 보호층(250), 패시베이션층(240), 게이트 절연막(230) 및 버퍼층(220)에 걸쳐 형성된 제2 콘택홀(CH2)을 통하여, 제2 차광층(LS2)과 접촉하고, 또한 제2 액티브층(A2)의 소스 영역(32)과 접촉한다. 본 발명의 일 실시예에 따르면, 제2 액티브층(A2)의 소스 영역(32)은 제2 소스 전극(S2) 역할을 한다. 따라서, 제1 전극(711)은 제2 박막 트랜지스터(TR2)의 소스 전극(S2)과 직접 접촉한다고 할 수 있다. 또한, 제2 차광층(LS2)의 일부는 제1 커패시터 전극(C11)의 역할을 한다. 따라서, 제2 콘택홀(CH2)에 위치하는 제1 전극(711)에 의하여, 제2 소스 전극(S2)과 제1 커패시터 전극(C11)이 연결된다.
또한, 보호층(250) 상에 연결 전극(BR1, BR2, BR3)이 배치된다.
연결 전극(BR1, BR2, BR3)은 제1 전극(711)과 동일한 물질로 이루어진다. 또한, 연결 전극(BR1, BR2, BR3)은 제1 전극(711)과 동일 층에 배치된다. 연결 전극(BR1, BR2, BR3)은 제1 전극(711)과 동일 공정에 의하여 만들어질 수 있다.
연결 전극(BR1, BR3)은 신호 라인(DL, PL)과 액티브층(A1, A2)를 연결한다. 구체적으로, 제1 연결 전극(BR1)은 구동 전원 라인(PL)과 제2 액티브층(A2)을 연결한다. 구동 전원 라인(PL)과 제2 액티브층(A2)의 연결을 위해 제1 콘택홀(CH1)이 형성되며, 제1 연결 전극(BR1)은 제1 콘택홀(CH1)에 형성된다. 도 4를 참조하면, 제1 연결 전극(BR1)은 구동 전원 라인(PL)과 접촉하며, 동시에 제2 액티브층(A2)의 드레인 영역(33)과 접촉한다. 본 발명의 일 실시예에 따르면, 제2 액티브층(A2)의 드레인 영역(33)은 제2 드레인 전극(D2) 역할을 한다. 따라서, 제1 연결 전극(BR1)은 구동 전원 라인(PL)과 제2 박막 트랜지스터(TR2)의 드레인 전극(D2)을 연결하는 역할을 한다.
제3 연결 전극(BR3)은 데이터 라인(DL)과 제1 액티브층(A1)을 연결한다. 데이터 라인(DL)과 제1 액티브층(A1)의 연결을 위하여 제4 콘택홀(CH4)이 형성된다. 도 4를 참조하면, 제3 연결 전극(BR3)은 데이터 라인(DL)과 접촉하며, 동시에 제1 액티브층(A1)의 소스 영역(32)과 접촉한다. 본 발명의 일 실시예에 따르면, 제1 액티브층(A1)의 소스 영역(32)은 제1 소스 전극(S1)의 역할을 한다. 따라서, 제3 연결 전극(BR3)은 데이터 라인(DL)과 제1 박막 트랜지스터(TR1)의 소스 전극(S1)을 연결하는 역할을 한다.
또한, 제2 연결 전극(BR2)은 제2 게이트 전극(G2)과 제1 액티브층(A1)을 연결한다. 제2 게이트 전극(G2)과 제1 액티브층(A1)의 연결을 위하여 제3 콘택홀(CH3)이 형성된다. 도 4를 참조하면, 제2 연결 전극(BR2)은 제2 게이트 전극(G2)과 접촉하며, 동시에 제1 액티브층(A1)의 드레인 영역(33)과 접촉한다. 본 발명의 일 실시예에 따르면, 제1 액티브층(A1)의 드레인 영역(33)은 제1 드레인 전극(D1) 역할을 하며, 제1 커패시터 전극(C11)과 중첩하는 부분은 제2 커패시터 전극(C12) 역할을 한다. 따라서, 제2 연결 전극(BR2)은 제1 박막 트랜지스터(TR1)의 드레인 전극(D1)과 제2 게이트 전극(G2)을 연결하는 역할을 하며, 동시에 제2 게이트 전극(G2)과 제2 커패시터 전극(C12)을 연결하는 역할을 한다.
제1 전극(711)의 가장자리에 뱅크층(750)이 배치된다. 뱅크층(750)은 표시소자(710)의 발광 영역을 정의한다.
제1 전극(711) 상에 발광층(712)이 배치된다. 여기서, 발광층(712)은 유기물을 포함하는 유기 발광층이다, 발광층(712) 상에 제2 전극(713)이 배치된다. 그에 따라, 표시소자(710)가 완성된다.
도 4에 도시된 표시소자(710)는 유기발광 다이오드(OLED)이다. 따라서, 본 발명의 일 실시예에 따른 표시장치(100)는 유기발광 표시장치이다.
본 발명의 일 실시예에 따르면, 액티브층(A1, A2) 및 게이트 전극(G1, G2)에 의하여 박막 트랜지스터들(TR1, TR2)가 형성된다. 연결 전극(BR1, BR3)에 의하여 박막 트랜지스터들(TR1, TR2)가 신호 라인(PL, DL)과 연결된다.
제1 박막 트랜지스터(TR1)에 있어서, 제1 액티브층(A1)의 소스 영역(32)이 소스 전극(S1)이 되고, 드레인 영역(33)이 드레인 전극(D1)이 된다. 제2 박막 트랜지스터(TR2)에 있어서, 제2 액티브층(A2)의 소스 영역(32)이 소스 전극(S2)이 되고, 드레인 영역(33)이 드레인 전극(D2)이 된다.
도 2 및 4에 도시된 바와 같이, 제1 박막 트랜지스터(TR1)는 화소 구동부(PDC)로 인가되는 데이터 전압(Vdata)을 제어하는 스위칭 트랜지스터 역할을 한다. 제2 박막 트랜지스터(TR2)는 표시소자(710)로 인가되는 구동 전압(Vdd)을 제어하는 구동 트랜지스터 역할을 한다.
본 발명의 일 실시예에 따르면, 도 4에 도시된 바와 같이, 액티브층(A1, A2)이 게이트 전극(G1, G2)과 기판(210)에 사이에 배치된다. 도 4에 도시된 바와 같이, 기판(210)을 바닥이라고 할 때, 게이트 전극(G1, G2)이 액티브층(A1, A2)의 상부에 배치된 박막 트랜지스터 구조를 탑 게이트(Top Gate) 구조라고 한다.
한편, 탑 게이트(Top Gate) 구조와 상대되는 구조로, 게이트 전극(G1, G2)이 액티브층(A1, A2)의 하부에 배치된 박막 트랜지스터 구조를 바텀 게이트(Bottom Gate) 구조라고 한다.
바텀 게이트 구조의 박막 트랜지스터는 게이트 전극과 소스전극 또는 게이트 전극과 드레인 전극 사이에 커패시턴스(Cap)가 발생하여, 박막 트랜지스터를 온(On) 시키기 위해 탑 게이트 구조의 박막 트랜지스터에 비해 높은 전압을 인가하여야 하며, 그에 따라 소비 전력 소모가 크다는 단점이 있다.
반면, 탑 게이트 구조의 박막 트래지스터는 바텀 게이트 구조의 박막 트랜지스터에 비하여 소비 전력을 적게 소모하는 장점이 있지만, 제조 과정에서 다층 구조가 적용되고, 박막 트랜지스터의 면적이 크다는 단점이 있었다.
그러나, 본 발명의 일 실시예에 따를 경우, 소스 전극 및 드레인 전극을 형성을 별도로 형성하지 않고 연결 전극(BR1, BR2, BR3)에 의하여 액티브층(A1, A2)이 신호 라인(PL, DL)과 접촉한다. 따라서, 박막 트랜지스터 제조를 위한 공정 및 적층 수가 감소되고, 콘택홀 수가 적어져, 제조 비용이 감소되고 박막 트랜지스터가 차지하는 면적이 감소될 수 있다.
그에 따라, 본 발명의 일 실시예 따르면, 표시장치(100)의 개구율이 향상될 수 있다.
도 5는 도 3의 II-II'를 따라 자른 다른 단면도이다.
도 5를 참조하면, 제4 연결 전극(BR4)에 의하여, 제1 차광층(LS1)이 제1 게이트 전극(G1)과 연결된다. 제1 차광층(LS1)과 제1 게이트 전극(G1)의 연결을 위하여 제4 콘택홀(CH4)이 형성된다.
제1 차광층(LS1)이 제1 게이트 전극(G1)과 연결됨으로써, 제1 차광층(LS1)이 불안정한 플로우팅(floating) 상태로 방치되는 것이 방지된다. 또한, 제1 차광층(LS1)이 제1 게이트 전극(G1)과 연결됨으로써, 제1 액티브층(A1) 양쪽에 게이트 전극이 배치된 것과 같은 효과가 발생되어, 제1 박막 트랜지스터의 턴 온(turn-on) 전류가 증가될 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 표시장치(200)의 화소에 대한 단면도이다.
도 6에 도시된 표시장치(200)에 있어서, 액티브층(A1, A2)은 다층 구조를 갖는다. 도 6을 참조하면, 액티브층(A1, A2)은 버퍼층(220) 상의 제1 산화물 반도체층(A11, A21) 및 제1 산화물 반도체층(A11, A21) 상의 제2 산화물 반도체층(A12, A22)을 포함한다. 보다 구체적으로, 제1 액티브층(A1)은 버퍼층(220) 상의 제1 산화물 반도체층(A11) 및 제1 산화물 반도체층(A11) 상의 제2 산화물 반도체층(A12)을 포함한다. 제2 액티브층(A2)은 버퍼층(220) 상의 제1 산화물 반도체층(A21) 및 제1 산화물 반도체층(A21) 상의 제2 산화물 반도체층(A22)을 포함한다.
본 발명의 일 실시예에 따르면, 제1 산화물 반도체층(A11, A21)은 제2 산화물 반도체층(A12, A22)을 지지하는 지지층 역할을 하고, 제2 산화물 반도체층(A12, A22)은 채널층 역할을 한다. 액티브층(A1, A2)의 채널은 주로 제2 산화물 반도체층(A12, A22)에 형성된다.
지지층 역할을 하는 제1 산화물 반도체층(A11, A21)은, 막 안정성 향상을 위해, 갈륨(Ga)을 포함한다. 갈륨(Ga)은 산소와 안정적인 결합을 형성하여, 제1 산화물 반도체층(A11, A21)이 우수한 막 안정성을 가지도록 한다. 본 발명의 일 실시예에 따르면, 제1 산화물 반도체층(A11, A21)은 IGZO (InGaZnO)계, IGO(InGaO)계, IGTO(InGaSnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계 및 GO(GaO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질에 의해 제1 산화물 반도체층(A11, A21)이 만들어질 수도 있다.
제2 산화물 반도체층(A12, A22)은 IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO (InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계 및 ITZO (InSnZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질에 의해 제2 산화물 반도체층(A12, A22)이 만들어질 수도 있다.
제2 산화물 반도체층(A12, A22)은 제1 산화물 반도체층(A11, A21)보다 우수한 전기적 특성을 가지며, 제1 산화물 반도체층(A11, A21)은 제2 산화물 반도체층(A12, A22) 보다 우수한 막 안정성 및 식각에 대한 내성을 가질 수 있다.
도 7은 본 발명의 또 다른 일 실시예에 따른 표시장치(300)의 화소에 대한 단면도이다.
도 4와 비교할 때, 도 7의 연결 전극(BR1, BR2, BR3)은 보호층(250)의 상부면까지 연장되지 않는다. 구체적으로, 제1 연결 전극(BR1)은 구동 전원 라인(PL)과 제2 액티브층(A2)을 연결하지만, 보호층(250)의 상부면 위로 연장되지는 않는다. 제3 연결 전극(BR3)은 데이터 라인(DL)과 제1 액티브층(A1)을 연결하지만, 보호층(250)의 상부면 위로 연장되지는 않는다. 제2 연결 전극(BR2)은 제2 게이트 전극(G2)과 제1 액티브층(A1)을 연결하지만, 보호층(250)의 상부면 위로 연장되지는 않는다.
도 7에 도시된 바와 같이, 연결 전극(BR1, BR2, BR3)은 전기적인 연결 기능이 가능할 정도의 최소한의 면적으로 만들어질 수 있다. 이 경우, 연결 전극(BR1, BR2, BR3)이 차지하는 면적이 감소되어, 화소 전극인 제1 전극(711)의 면적이 증가함으로써, 표시장치(300)의 개구율이 향상될 수 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 표시장치(400)의 화소에 대한 평면도이고, 도 9는 도 8의 III-III'를 따라 자른 단면도이다.
도 8 및 도 9를 참조하면, 데이터 라인(DL)과 제1 차광층(LS1)이 일체로 형성되어 있다. 이와 같이, 본 발명의 일 실시예에 따르면, 신호 라인(DL)과 차광층(LS)이 일체로 형성될 수 있다.
도 8 및 도 9를 참조하면, 신호 라인과 차광층이 일체로 형성되는 경우, 신호 라인과 차광층을 연결하기 위한 콘택홀(도 3 및 도 5의 CH5) 및 연결 전극(도 3 및 도 5의 BR4)이 생략될 수 있다.
구체적으로, 도 3 및 도 5와 비교할 때, 도 8 및 도 9의 표시장치(400)에서 제1 게이트 전극(G1)과 제1 차광층(LS1)을 연결하기 위한 제5 콘택홀(CH5) 및 제4 연결 전극(BR4)가 생략될 수 있다. 제1 차광층(LS1)이 데이터 라인(DL)과 일체로 형성됨으로써, 제1 차광층(LS1)이 불안정한 플로우팅(floating) 상태로 방치되는 것이 방지된다.
도 10은 본 발명의 또 다른 일 실시예에 따른 표시장치(500)의 어느 한 화소(P)에 대한 회로도이다. 도 10은 유기발광 표시장치의 화소(P)에 대한 등가 회로도이다.
도 10에 도시된 표시장치(500)의 화소(P)는, 표시소자(710)인 유기발광 다이오드(OLED) 및 표시소자(710)를 구동하는 화소 구동부(PDC)를 포함한다. 표시소자(710)는 화소 구동부 (PDC)와 연결된다.
화소(P)에는, 화소 구동부(PDC)에 신호를 공급하는 신호 라인들(DL, GL, PL, RL, SCL)이 배치되어 있다.
데이터 라인(DL)으로 데이터 전압(Vdata)이 공급되고, 게이트 라인(GL)으로 스캔신호(SS)가 공급되고, 구동 전원 라인(PL)으로 화소를 구동하는 구동 전압(Vdd)이 공급되고, 레퍼런스 라인(RL)으로는 레퍼런스 전압(Vref)이 공급되고, 센싱 제어 라인(SCL)으로 센싱 제어 신호(SCS)가 공급된다.
도 10을 참조하면, n번째 화소(P)의 게이트 라인을 "GLn"이라 할 때, 이웃한 n-1번째 화소(P)의 게이트 라인은 "GLn-1"이며, n-1번째 화소(P)의 게이트 라인 "GLn-1"은 n번째 화소(P)의 센싱 제어 라인(SCL) 역할을 한다.
화소 구동부(PDC)는, 예를 들어, 도 10에 도시된 바와 같이, 게이트 라인(GL) 및 데이터 라인(DL)과 연결된 제1 박막 트랜지스터(TR1)(스위칭 트랜지스터), 제1 박막 트랜지스터(TR1)를 통해 전송된 데이터 전압(Vdata)에 따라 표시소자(710)로 출력되는 전류의 크기를 제어하는 제2 박막 트랜지스터(TR2)(구동 트랜지스터), 제2 박막 트랜지스터(TR2)의 특성을 감지하기 위한 제3 박막 트랜지스터(TR3)(레퍼런스 트랜지스터)를 포함한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 표시소자(710) 사이에 제1 커패시터(C1)가 위치한다. 제1 커패시터(C1)를 스토리지 커패시터(Cst)라고도 한다.
제1 박막 트랜지스터(TR1)는 게이트 라인(GL)으로 공급되는 스캔신호(SS)에 의해 턴온되어, 데이터 라인(DL)으로 공급되는 데이터 전압(Vdata)을 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 전송한다.
제3 박막 트랜지스터(TR3)는 제2 박막 트랜지스터(TR2)와 발광 소자(710) 사이의 제1 노드(n1) 및 레퍼런스 라인(RL)에 연결되어, 센싱 제어 신호(SCS)에 의해 턴온 또는 턴오프되며, 센싱 기간에 구동 트랜지스터인 제2 박막 트랜지스터(TR2)의 특성을 감지한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 연결된 제2 노드(n2)는 제1 박막 트랜지스터(TR1)와 연결된다. 제2 노드(n2)와 제1 노드(n1) 사이에 제1 커패시터(C1)가 형성된다.
제1 박막 트랜지스터(TR1)가 턴온될 때 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)이 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 공급된다. 데이터 전압(Vdata)은 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 소스 전극(S2) 사이에 형성된 제1 캐패시터(C1)에 충전된다.
제2 박막 트랜지스터(TR2)가 턴온되면, 화소를 구동하는 구동 전압(Vdd)에 의해, 전류가 제2 박막 트랜지스터(TR2)를 통하여 발광 소자(710)로 공급되어, 발광 소자(710)에서 광이 출력된다.
도 11은 본 발명의 또 다른 일 실시예에 따른 표시장치(600)에 적용되는 화소(P)에 대한 회로도이다.
도 11에 도시된 표시장치(600)의 화소(P)는, 표시소자(710)인 유기발광 다이오드(OLED) 및 표시소자(710)를 구동하는 화소 구동부(PDC)를 포함한다. 표시소자(710)는 화소 구동부 (PDC)와 연결된다.
화소 구동부 (PDC)는 박막 트랜지스터(TR1, TR2, TR3, TR4)를 포함한다.
화소(P)에는, 화소 구동부(PDC)에 구동 신호를 공급하는 신호 라인들(DL, EL, GL, PL, SCL, RL)이 배치되어 있다.
도 11의 화소(P)는 도 10의 화소(P)와 비교하여, 발광 제어 라인(EL)을 더 포함한다. 발광 제어 라인(EL)으로 발광 제어 신호(EM)가 공급된다.
또한, 도 11의 화소 구동부(PDC)는 도 10의 화소 구동부(PDC)와 비교하여, 제2 박막 트랜지스터(TR2)의 발광 시점을 제어하기 위한 발광 제어 트랜지스터인 제4 박막 트랜지스터(TR4)를 더 포함한다.
도 11을 참조하면, n번째 화소(P)의 게이트 라인을 "GLn"이라 할 때, 이웃한 n-1번째 화소(P)의 게이트 라인은 "GLn-1"이며, n-1번째 화소(P)의 게이트 라인 "GLn-1"은 n번째 화소(P)의 센싱 제어 라인(SCL) 역할을 한다.
제2 박막 트랜지스터(TR2)의 게이트 전극(G2)과 표시소자(710) 사이에 제1 커패시터(C1)가 위치한다. 또한, 제4 박막 트랜지스터(TR4)의 단자들 중 구동 전압(Vdd)이 공급되는 단자와, 표시소자(710)의 한 전극 사이에 제2 커패시터(C2)가 위치한다.
제1 박막 트랜지스터(TR1)는 게이트 라인(GL)으로 공급되는 스캔신호(SS)에 의해 턴온되어, 데이터 라인(DL)으로 공급되는 데이터 전압(Vdata)을 제2 박막 트랜지스터(TR2)의 게이트 전극(G2)으로 전송한다.
제3 박막 트랜지스터(TR3)는 레퍼런스 라인(RL)에 연결되어, 센싱 제어 신호(SCS)에 의해 턴온 또는 턴오프되며, 센싱 기간에 구동 트랜지스터인 제2 박막 트랜지스터(TR2)의 특성을 감지한다.
제4 박막 트랜지스터(TR4)는 발광 제어 신호(EM)에 따라, 구동 전압(Vdd)을 제2 박막 트랜지스터(TR2)로 전달하거나, 구동 전압(Vdd)을 차단한다. 제4 박막 트랜지스터(TR4)가 턴온될 때, 제2 박막 트랜지스터(TR2)로 전류가 공급되어, 표시소자(710)로부터 광이 출력된다.
본 발명의 또 다른 일 실시예에 따른 화소 구동부(PDC)는, 이상에서 설명된 구조 이외의 다른 다양한 구조로 형성될 수 있다. 화소 구동부(PDC)는, 예를 들어, 5개 이상의 박막 트랜지스터를 포함할 수도 있다.
도 12는 본 발명의 또 다른 일 실시예에 따른 표시장치(700)의 어느 한 화소(P)에 대한 회로도이고, 도 13은 도 12의 화소(P)에 대한 평면도이고, 도 14는 도 13의 IV-IV'를 따라 자른 단면도이다.
도 12의 회로도는 표시소자로 액정(LC)을 포함하는 액정 표시장치의 한 화소(P)에 대한 등가 회로도이다. 도 12의 표시장치(700)는 액정 표시장치이다.
도 12, 도 13 및 도 14를 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시장치(700)는 기판(310), 기판(310) 상의 화소 구동부(PDC) 및 화소 구동부(PDC)와 연결된 액정 커패시터(Clc)를 포함한다. 여기서, 액정 커패시터(Clc)는 표시소자에 해당된다. 도 12에 도시된 바와 같이, 액정 표시장치의 화소(P)는 화소 구동부(PDC)와 표시소자인 액정 커패시터(Clc)를 포함할 수 있다.
화소 구동부(PDC)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TRlc), 박막 트랜지스터(TRlc)와 표시소자의 제2 전극(372) 사이에 접속된 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터(Clc)는 박막 트랜지스터(TRlc)와 제2 전극(372) 사이에서, 스토리지 커패시터(Cst)와 병렬로 접속된다.
표시소자인 액정 커패시터(Clc)는 박막 트랜지스터(TRlc)를 통해 화소 전극인 제1 전극(371)에 공급된 데이터 신호와, 공통 전극인 제2 전극(372)에 공급된 공통 전압(Vcom)과의 차전압을 충전하고, 충전된 전압에 따라 액정을 구동하여 광투과량을 제어한다. 스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 충전된 전압을 안정적으로 유지시킨다.
도 14를 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시장치(700)는, 기판(310), 기판(310) 상의 차광층(LS)과 신호 라인(DL), 차광층(LS)과 신호 라인(DL) 상의 버퍼층(320), 버퍼층(320) 상의 액티브층(A), 액티브층(A) 상의 게이트 절연막(330), 게이트 절연막(330) 상의 게이트 전극(G) 및 게이트 전극(G) 상의 화소 전극인 (제1 전극 371)을 포함한다.
기판(310)은 유리 또는 플라스틱으로 이루어질 수 있다. 기판(210)으로, 플렉스블 특성을 갖는 플라스틱, 예를 들어, 폴리이미드(PI)가 사용될 수 있다.
기판(310) 상에 차광층(LS)과 신호 라인인 데이터 라인(DL)이 배치된다.
차광층(LS)은 외부로부터 입사되는 광을 차단하여 액티브층(A)을 보호한다.
도 14에 도시된 실시예에 따르면, 신호 라인은 데이터 라인(DL)을 포함한다. 도 14를 참조하면, 데이터 라인(DL)은 차광층(LS)과 동일 층에 배치된다.
차광층(LS)은 신호 라인인 데이터 라인(DL)과 동일 물질을 이용하는 동일 공정에 의하여 만들어질 수 있다.
도 14에, 차광층(LS)이 신호 라인인 데이터 라인(DL)과 이격된 구성이 개시되어 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 차광층(LS)이 신호 라인(DL)과 연결될 수도 있다.
차광층(LS)과 신호 라인인 데이터 라인(DL) 상에 버퍼층(320)이 배치된다. 버퍼층(320)은 절연성 물질로 이루어지며, 외부로부터 유입되는 수분이나 산소 등으로부터 액티브층(A)을 보호한다. 버퍼층(320)은, 예를 들어, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질에 의해 형성될 수 있다.
버퍼층(320) 상에 박막 트랜지스터(TRlc)의 액티브층(A)이 배치된다. 박막 트랜지스터(TRlc)의 액티브층(A)은 차광층(LS)과 적어도 일부 중첩한다.
본 발명의 일 실시예에 따르면, 액티브층(A)은 산화물 반도체 물질을 포함한다. 액티브층(A)은, 예를 들어, IZO(InZnO)계, IGO(InGaO)계, GO(GaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGTO(InGaSnO)계, IGZTO(InGaZnSnO)계, GZTO (GaZnSnO)계, GZO(GaZnO)계 및 ITZO (InSnZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 액티브층(A)은 다른 산화물 반도체 물질을 포함할 수도 있다.
그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 액티브층(A)은 다층 구조를 갖는다. 도 6에 도시된 것과 유사하게, 액티브층(A)은 버퍼층(320) 상의 제1 산화물 반도체층 및 제1 산화물 반도체층 상의 제2 산화물 반도체층을 포함할 수 있다. 제1 산화물 반도체층은 제2 산화물 반도체층을 지지하는 지지층 역할을 하고, 제2 산화물 반도체층은 채널층 역할을 할 수 있다. 이 경우, 액티브층(A)의 채널은 주로 제2 산화물 반도체층에 형성된다.
지지층 역할을 하는 제1 산화물 반도체층은 IGZO (InGaZnO)계, IGO(InGaO)계, IGTO(InGaSnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계 및 GO(GaO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 제2 산화물 반도체층(A12, A22)은 IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO (InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계 및 ITZO (InSnZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다.
도 14를 참조하면, 액티브층(A) 상에 게이트 절연막(330)이 배치된다. 게이트 절연막(330)은 절연성을 갖는다. 게이트 절연막(330)은 게이트 전극(G)과 함께 패터닝될 수도 있고, 패터닝되지 않을 수도 있다.
본 발명의 일 실시예에 따르면, 도 14에 도시된 바와 같이, 게이트 절연막(330)은 액티브층(A)의 상면을 포함하는, 기판(310) 상부의 전체면에 배치될 수 있다. 이 경우, 게이트 절연막(330)은 패터닝되지 않는다.
게이트 절연막(330) 상에 게이트 전극(G)이 배치된다. 게이트 전극(G)은 게이트 라인(GL)으로부터 연장된 부분일 수도 있고, 게이트 라인(GL)의 일부일 수도 있다. 게이트 전극(G)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있다. 게이트 전극(G)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층막 구조를 가질 수도 있다.
게이트 전극(G)을 마스크로 이용하는 선택적 도체화에 의하여 액티브층(A)의 일부가 도체화된다.
액티브층(A) 중 게이트 전극(G)과 중첩하는 영역은 도체화되지 않아 채널부(31)가 된다. 액티브층(A) 중 게이트 전극(G)과 중첩하지 않는 영역은 도체화되어 도체화부(32, 33)가 된다. 채널부(31)를 중심으로 양쪽에 도체화부(32, 33)가 형성될 수 있다.
본 발명의 일 실시예에 따르면, 도펀트를 이용하는 도핑에 의하여 액티브층(A)의 일부가 도체화될 수 있다. 이 때, 도핑된 영역이 도체화되며, 도펀트는 게이트 절연막(330)을 통과하여 액티브층(A)으로 도핑될 수 있다. 따라서, 액티브층(A)이 게이트 절연막(330)으로부터 노출되지 않아도 액티브층(A)에 대한 선택적 도핑이 가능하다. 따라서, 본 발명의 또 다른 일 실시예에 따르면, 게이트 절연막(330)은 패터닝되지 않아도 된다.
도체화부(32, 33) 중 어느 하나는 소스 영역(32)이 되고, 다른 하나는 드레인 영역(33)이 된다. 소스 영역(32)은 소스 전극(S)과 연결되는 소스 연결부 역할을 하거나, 그 자체가 소스 전극(S) 역할을 할 수 있다. 드레인 영역(33)은 드레인 전극(D)과 연결되는 드레인 연결부 역할을 하거나, 그 자체가 드레인 전극(D) 역할을 할 수 있다.
도 14에 도시된 소스 영역(32)과 드레인 영역(33)은 설명의 편의를 위하여 구별된 것일 뿐, 소스 영역(32)과 드레인 영역(33)이 서로 바뀔 수도 있다. 전압에 따라, 소스 영역(32)이 드레인 영역(33)이 될 수도 있고, 드레인 영역(33)이 소스 영역(32)이 될 수도 있다. 또한, 소스 영역(32)이 소스 전극(S)이 될 수도 있고 드레인 전극(D)가 될 수도 있으며, 드레인 영역(33)이 드레인 전극(D)이 될 수도 있고 소스 전극(S)이 될 수도 있다.
설명의 편의를 위하여, 도 14에서 소스 영역(32)을 소스 전극(S)이라 하고, 드레인 영역(33)을 드레인 전극(D)이라 한다.
도 14를 참조하면, 게이트 전극(G) 상에 패시베이션층(340)이 배치된다. 패시베이션층(340)은 액티브층(A) 및 게이트 전극(G)을 보호한다.
본 발명의 또 다른 일 실시예에 따르면, 패시베이션층(340) 상에 별도의 소스 전극과 드레인 전극이 배치되지 않는다. 따라서, 본 발명의 일 실시예에 따르면, 소스 전극과 드레인 전극 형성을 위한 패터닝 공정이 생략될 수 있으며, 그 결과, 표시장치(700)의 제조 공정이 보다 단순해질 수 있다.
패시베이션층(240) 상에 보호층(350)이 배치된다. 보호층(350)은 게이트 전극(G1, G2)의 상부를 평탄화하며, 화소 구동부(PDC)를 보호한다. 보호층(350)을 평탄화층이라고도 한다.
도 14를 참조하면, 보호층(350) 상에 표시소자의 제2 전극(372)이 배치된다. 제2 전극(372)에 공통 전압이 인가된다. 따라서, 제2 전극(372)를 공통 전극이라고도 한다.
제2 전극(372) 상에 층간 절연막(360)이 배치되고, 층간 절연막(360) 상에 표시소자(Clc)의 제1 전극(371)이 배치된다.
제1 전극(371)과 제2 전극(372)의 위치는 서로 바뀔 수 있다. 도 12 내지 도 14에 도시된 본 발명의 또 다른 일 실시예에 있어서, 액정 커패시터(Clc)가 표시장치(700)의 표시소자 역할을 하며, 표시소자는 화소 전극인 제1 전극(371), 공통 전극인 제2 전극(372) 및 액정층(LC)을 포함한다.
또한, 도 13 및 도 14를 참조하면, 제1 전극(371)은 선(line) 전극 형태를 가지며, 제2 전극(372)은 면전극 형태를 가지지만, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. 제1 전극(371)이 면 전극 형태를 가지고, 제2 전극(372)이 선 전극 형태를 가질 수도 있고, 제1 전극(371)과 제2 전극(372)이 모두 선 전극 형태를 가질 수도 있고, 제1 전극(371)과 제2 전극(372)이 모두 면 전극 형태를 가질 수도 있다.
도 14를 참조하면, 제1 전극(371)은 콘택홀(CHL2)을 통하여 액티브층(A)과 연결된다. 구체적으로, 제1 전극(371)은, 층간 절연막(360), 보호층(350), 패시베이션층(340) 및 게이트 절연막(330)에 걸쳐 형성된 콘택홀(CHL2)을 통하여, 액티브층(A)과 직접 연결된다.
또한, 층간 절연막(360) 상에 연결 전극(BRL1)이 배치된다.
연결 전극(BRL1)은 화소 전극인 제1 전극(371)과 동일한 물질로 이루어지며, 제1 전극(371)과 동일 층에 배치될 수 있다. 연결 전극(BRL1)과 제1 전극(371)은 동일 재료를 이용하는 동일 공정에 의하여 함께 만들어질 수 있다.
연결 전극(BRL1)은 신호 라인인 데이터 라인(DL)과 액티브층(A)을 연결한다. 도 14를 참조하면, 데이터 라인(DL)과 액티브층(A)의 연결을 위해 콘택홀(CHL1)이 만들어진다.
제1 전극(371) 상에 액정층(LC)이 배치된다. 구체적으로, 액정층(LC)은 기판(410)과 대향 기판(410) 사이에 배치된다.
도 14를 참조하면, 대향 기판(410) 상에 컬러 필터(421)이 배치되며, 컬러 필터들 사이에 블랙 매트릭스(430)이 배치된다. 블랙 매트릭스(430)는 화소 영역이 서로 구별되도록 한다.
도 14에, 컬러 필터(421)가 대향 기판(410)에 배치된 실시예가 개시되어 있지만, 본 발명의 또 다른 일 실시예가 이에 한정되는 것은 아니다. 컬러 필터(421)는 기판(310) 상에 배치될 수도 있다.
본 발명의 일 실시예에 따르면, 액티브층(A) 및 게이트 전극(G)에 의하여 박막 트랜지스터(TRlc)가 형성된다. 박막 트랜지스터(TRlc)에 있어서, 액티브층(A)의 소스 영역(32)이 소스 전극(S)이 되고, 드레인 영역(33)이 드레인 전극(D)이 된다.
도 14에 도시된 박막 트랜지스터(TRlc)에 있어서, 액티브층(A)이 게이트 전극(G)과 기판(310)에 사이에 배치된다. 도 14에 도시된 바와 같이, 기판(310)을 바닥이라고 할 때, 게이트 전극(G)이 액티브층(A)의 상부에 배치된 박막 트랜지스터 구조를 탑 게이트(Top Gate) 구조라고 한다.
탑 게이트 구조의 박막 트래지스터는 바텀 게이트 구조의 박막 트랜지스터에 비하여 소비 전력을 적게 소모하는 장점을 가지고 있다. 또한, 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터는, 소스 전극 및 드레인 전극을 형성을 위한 별도의 공정을 필요로 하지 않는다. 따라서, 박막 트랜지스터(TRlc) 제조를 위한 공정 및 적층 수가 감소되고, 콘택홀 수가 적어져, 제조 비용이 감소되고 박막 트랜지스터가 차지하는 면적이 감소될 수 있다.
그에 따라, 본 발명의 또 다른 일 실시예 따르면, 표시장치(700)의 개구율이 향상될 수 있다.
도 15는 도 13의 V-V'를 따라 자른 단면도이다.
도 15를 참조하면, 연결 전극(BRL2)에 의하여, 차광층(LS)이 게이트 전극(G)과 연결된다. 차광층(LS)과 게이트 전극(G)의 연결을 위하여 콘택홀(CHL3)이 형성된다.
차광층(LS)이 게이트 전극(G)과 연결됨으로써, 차광층(LS1)이 불안정한 플로우팅(floating) 상태로 방치되는 것이 방지된다. 또한, 차광층(LS)이 게이트 전극(G)과 연결됨으로써, 액티브층(A) 양쪽에 게이트 전극이 배치된 것과 같은 효과가 발생되어, 박막 트랜지스터(TRlc)의 턴 온(turn-on) 전류가 증가될 수 있다.
도 16은 본 발명의 또 다른 일 실시예에 따른 표시장치(800) 화소에 대한 평면도이고, 도 17은 도 16의 VI-VI'를 따라 자른 단면도이다.
도 16 및 도 17을 참조하면, 보호층(350) 상에 화소 전극인 제1 전극(371)이 배치되고, 제1 전극(371) 상에 층간 절연막(360)이 배치되고, 층간 절연막(360) 상에 표시소자의 제2 전극(372)이 배치될 수 있다.
이하, 도 18a 내지 18g를 참조하여, 본 발명의 일 실시예에 따른 표시장치(100)의 제조방법을 설명한다.
도 18a 내지 18g는 본 발명의 일 실시예에 따른 표시장치(100)의 제조 공정도이다.
먼저, 도 18a를 참조하면, 기판(210) 상에 차광층(LS1, LS2)과 신호 라인(DL, PL)이 배치된다. 제2 차광층(LS2)의 일부는 제1 커패시터의 제1 커패시터 전극(C11)으로 사용된다. 차광층(LS1, LS2)과 신호 라인(DL, PL)은 동일 재료를 이용하는 동일 공정에 의하여 함께 형성된다. 이 때, 포토 마스크를 이용한 마스크 공정이 실시된다.
도 18b를 참조하면, 차광층(LS1, LS2)과 신호 라인(DL, PL) 상에 버퍼층(220)이 배치되고, 버퍼층(220) 상에 액티브층(A1, A2)이 배치된다. 액티브층(A1, A2)은 산화물 반도체 물질을 포함한다. 액티브층(A1, A2) 형성을 위해 마스크 공정이 실시된다.
도 18c를 참조하면, 액티브층(A1, A2) 상에 게이트 절연막(230)이 형성되고, 게이트 절연막(230) 상에 게이트 전극(G1, G2)이 형성된다.
게이트 절연막(230)은 액티브층(A1, A2)의 상면을 포함하는, 기판(210) 상부의 전체면에 배치된다. 게이트 절연막(230)은 패터닝되지 않는다.
게이트 전극(G1, G2) 형성을 위해 마스크 공정이 실시된다.
도 18c를 참조하면, 게이트 전극(G1, G2)을 마스크로 이용하는 도핑(doping)에 의하여 액티브층(A1, A2)이 선택적으로 도체화된다. 액티브층(A1, A2) 중 게이트 전극(G1, G2)과 중첩하는 영역은 도체화되지 않아 채널부(31)가 되고, 액티브층(A1, A2) 중 게이트 전극(G1, G2)과 중첩하지 않는 영역은 도체화되어 도체화부(32, 33)가 된다.
도 18d를 참조하면, 게이트 전극(G1, G2) 상에 패시베이션층(240)이 형성되고, 패시베이션층(240) 상에 보호층(250)이 형성된다. 보호층(250)에는 콘택홀(CH1, CH2, CH3, CH4)이 형성된다. 콘택홀(CH1, CH2, CH3, CH4)은 보호층(250)을 관통할 뿐만 아니라, 패시베이션층(240), 게이트 절연막(230) 및 버퍼층(220) 중 적어도 하나를 더 관통하여 형성될 수 있다.
콘택홀(CH1, CH2, CH3, CH4) 형성을 위해 마스크 공정이 실시된다.
본 발명의 일 실시예에 따르면, 패시베이션층(240) 상에 소스 전극과 드레인 전극을 형성하는 공정이 생략된다. 따라서, 본 발명의 일 실시예에 따르면, 소스 전극과 드레인 전극 형성을 위한 적어도 1회의 마스크 공정이 생략될 수 있으며, 그 결과, 표시장치(100)의 제조 공정이 보다 단순해질 수 있다.
도 18e를 참조하면, 보호층(250) 상에 표시소자(710)의 제1 전극(711)이 형성된다. 연결 전극(BR1, BR2, BR3)은 표시소자(710)의 제1 전극(711)과 동시에 형성된다.
연결 전극(BR1, BR2, BR3)은 제1 전극(711)과 동일한 물질로 이루어지며, 제1 전극(711)과 동일 층에 배치된다. 연결 전극(BR1, BR2, BR3)은 제1 전극(711)과 동일 공정에 의하여 만들어질 수 있다. 표시소자(710)의 제1 전극(711) 및 연결 전극(BR1, BR2, BR3) 형성을 위해 마스크 공정이 실시된다.
연결 전극(BR1, BR3)에 의하여 신호 라인(DL, PL)과 액티브층(A1, A2)이 연결된다.
도 18d 및 도 18e를 참조하면, 연결 전극은, 보호층(250), 게이트 절연막(230) 및 버퍼층(220)의 일부를 관통하는 콘택홀의 적어도 일부에 형성될 수 있다.
보다 구체적으로, 보호층(250), 페시베이션층(240), 게이트 절연막(230) 및 버퍼층(220)의 각 일부를 관통하여 구동 전원 라인(PL) 및 제2 액티브층(A2)의 적어도 일부를 노출하는 제1 콘택홀(CH1)이 형성되고, 제1 콘택홀(CH1)의 적어도 일부에 표시소자(710)의 제1 전극(711)과 동일한 물질로 이루어진 도전막이 배치됨으로써, 구동 전원 라인(PL)과 제2 액티브층(A2)을 연결하는 제1 연결 전극(BR1)이 형성된다.
보호층(250), 페시베이션층(240), 게이트 절연막(230) 및 버퍼층(220)의 각 일부를 관통하여 데이터 라인(DL) 및 제1 액티브층(A1)의 적어도 일부를 노출하는 제4 콘택홀(CH4)이 형성되고, 제4 콘택홀(CH4)의 적어도 일부에 제1 전극(711)과 동일한 물질로 이루어진 도전막이 배치됨으로써, 데이터 라인(DL)과 제1 액티브층(A1)을 연결하는 제3 연결 전극(BR3)이 형성된다.
제1 전극(711)은, 보호층(250), 게이트 절연막(230) 및 버퍼층(220)을 관통하는 콘택홀(CH2)의 적어도 일부로 연장되어, 차광층(LS2) 및 액티브층(A2)과 직접 연결되도록 형성될 수 있다.
보다 구체적으로, 보호층(250), 페시베이션층(240), 게이트 절연막(230) 및 버퍼층(220)의 각 일부를 관통하여 제2 차광층(LS2) 및 제2 액티브층(A2)의 적어도 일부가 함께 노출하는 제2 콘택홀(CH2)이 형성되고, 제1 전극(711)이 제2 콘택홀(CH2)까지 연장됨으로써, 제1 전극(711)이 제2 차광층(LS2) 및 제2 액티브층(A2)과 직접 접촉할 수 있다.
도 18f를 참조하면, 제1 전극(711)의 가장자리에 뱅크층(750)이 배치된다. 뱅크층(750) 형성을 위해 마스크 공정이 실시된다.
도 18g를 참조하면, 제1 전극(711) 상에 발광층(712) 및 제2 전극(713)이 순차적으로 배치되어 표시소자(710)가 형성된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
210, 310: 기판
LS, LS1, LS2: 차광층
DL: 데이터 라인
PL: 구동 전원 라인
A, A1, A2: 액티브층
G, G1, G2: 게이트 전극
BR1, BR2, BR3, BR4, BRL1, BRL2: 연결 전극
31: 채널부
32: 소스 영역
33: 드레인 영역

Claims (18)

  1. 기판;
    상기 기판 상의 차광층 및 신호 라인;
    상기 차광층 및 상기 신호 라인 상의 버퍼층;
    상기 버퍼층 상의 액티브층;
    상기 액티브층 상의 게이트 절연막;
    상기 게이트 절연막 상의 게이트 전극;
    상기 게이트 전극 상의 보호층;
    상기 보호층 상에 배치된 표시소자의 제1 전극; 및
    상기 신호 라인과 상기 액티브층을 연결하는 연결 전극;을 포함하며,
    상기 차광층은 신호 라인과 동일 층에 배치되고,
    상기 연결 전극은 상기 제1 전극과 동일 물질로 이루어진, 표시장치.
  2. 제1항에 있어서,
    상기 연결 전극은 상기 제1 전극과 동일 층에 배치된, 표시장치.
  3. 제2항에 있어서,
    상기 차광층은 상기 신호라인과 동일 물질로 이루어진, 표시장치.
  4. 제1항에 있어서,
    상기 신호 라인은 데이터 라인 및 구동 전원 라인 중 적어도 하나를 포함하는, 표시장치.
  5. 제1항에 있어서,
    상기 차광층은 상기 신호 라인과 연결된, 표시장치.
  6. 제1항에 있어서,
    상기 차광층은 상기 신호 라인과 일체로 형성된, 표시장치.
  7. 제1항에 있어서,
    상기 게이트 절연막은 상기 액티브층의 상면을 포함하는, 상기 기판 상부의 전체 면에 배치되는, 표시장치.
  8. 제1항에 있어서,
    상기 액티브층은 상기 게이트 전극과 상기 기판에 사이에 배치된, 표시장치.
  9. 제1항에 있어서,
    상기 액티브층은 산화물 반도체 물질을 포함하는, 표시장치.
  10. 제1항에 있어서, 상기 액티브층은
    상기 버퍼층 상의 제1 산화물 반도체층; 및
    상기 제1 산화물 반도체층 상의 제2 산화물 반도체층;
    을 포함하는, 표시장치.
  11. 제1항에 있어서,
    상기 제1 전극 상에 배치된 발광층을 더 포함하는, 표시장치.
  12. 제11항에 있어서,
    상기 제1 전극과 연결된 커패시터를 포함하며,
    상기 커패시터의 어느 한 전극은 상기 차광층과 일체로 형성된, 표시장치.
  13. 제12항에 있어서,
    상기 제1 전극은, 상기 차광층 및 상기 액티브층과 직접 연결된, 표시장치.
  14. 제1항에 있어서,
    상기 제1 전극 상에 배치된 액정층을 더 포함하는, 표시장치.
  15. 기판 상에 차광층 및 신호 라인을 형성하는 단계;
    상기 차광층 및 신호 라인상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 액티브층을 형성하는 단계;
    상기 액티브층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 마스크로 하여 액티브층을 선택적으로 도체화시키는 단계;
    상기 게이트 전극 상에 보호층을 형성하는 단계;
    보호층 상에 표시소자의 제1 전극을 형성하는 단계; 및
    상기 신호 라인과 상기 액티브층을 연결하는 연결 전극을 형성하는 단계;를 포함하며,
    상기 차광층과 상기 신호 라인과 동일 재료를 이용하는 동일 공정에 의하여 형성되고,
    상기 연결 전극과 상기 제1 전극은 동일 재료를 이용하는 동일 공정에 의하여 형성되는, 표시장치의 제조방법.
  16. 제15항에 있어서,
    상기 액티브층을 선택적으로 도체화시키는 단계는 도핑에 의하여 이루어지는, 표시장치의 제조방법.
  17. 제15항에 있어서,
    상기 연결 전극은, 상기 보호층, 상기 게이트 절연막 및 상기 버퍼층의 일부를 관통하는 콘택홀의 적어도 일부에 형성되는, 표시장치의 제조방법.
  18. 제15항에 있어서,
    상기 제1 전극은, 상기 보호층, 상기 게이트 절연막 및 상기 버퍼층을 관통하는 콘택홀의 적어도 일부로 연장되어, 상기 차광층 및 상기 액티브층과 직접 연결되도록 형성되는, 표시장치의 제조방법.
KR1020190165361A 2019-12-12 2019-12-12 박막 트랜지스터를 포함하는 표시장치 KR102652197B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190165361A KR102652197B1 (ko) 2019-12-12 2019-12-12 박막 트랜지스터를 포함하는 표시장치
CN202011308689.6A CN112992920A (zh) 2019-12-12 2020-11-20 包括薄膜晶体管的显示设备及制造该显示设备的方法
US17/108,598 US11402715B2 (en) 2019-12-12 2020-12-01 Display apparatus comprising thin film transistor
KR1020240039687A KR20240040719A (ko) 2019-12-12 2024-03-22 박막 트랜지스터를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190165361A KR102652197B1 (ko) 2019-12-12 2019-12-12 박막 트랜지스터를 포함하는 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240039687A Division KR20240040719A (ko) 2019-12-12 2024-03-22 박막 트랜지스터를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20210074561A true KR20210074561A (ko) 2021-06-22
KR102652197B1 KR102652197B1 (ko) 2024-03-27

Family

ID=76317824

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190165361A KR102652197B1 (ko) 2019-12-12 2019-12-12 박막 트랜지스터를 포함하는 표시장치
KR1020240039687A KR20240040719A (ko) 2019-12-12 2024-03-22 박막 트랜지스터를 포함하는 표시장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240039687A KR20240040719A (ko) 2019-12-12 2024-03-22 박막 트랜지스터를 포함하는 표시장치

Country Status (3)

Country Link
US (1) US11402715B2 (ko)
KR (2) KR102652197B1 (ko)
CN (1) CN112992920A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170126087A (ko) * 2016-05-04 2017-11-16 삼성디스플레이 주식회사 표시 장치
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR20190068171A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349595B1 (ko) 2014-02-24 2022-01-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN104332477B (zh) * 2014-11-14 2017-05-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
KR101920770B1 (ko) 2016-10-31 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180070334A (ko) * 2016-12-16 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR102092034B1 (ko) * 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102652572B1 (ko) * 2018-12-03 2024-03-28 엘지디스플레이 주식회사 플렉서블 전계 발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170126087A (ko) * 2016-05-04 2017-11-16 삼성디스플레이 주식회사 표시 장치
KR20190068171A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN112992920A (zh) 2021-06-18
KR102652197B1 (ko) 2024-03-27
US11402715B2 (en) 2022-08-02
KR20240040719A (ko) 2024-03-28
US20210181554A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
KR20200029103A (ko) 디스플레이 장치
KR102585516B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
JP7053444B2 (ja) 表示装置
CN112992928B (zh) 包括薄膜晶体管的显示设备
CN113130512B (zh) 显示装置
KR20200016073A (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
KR102652197B1 (ko) 박막 트랜지스터를 포함하는 표시장치
KR20210074562A (ko) 박막 트랜지스터를 포함하는 표시장치 및 그 제조방법
KR20220084837A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20210083023A (ko) 산화물 반도체층 및 실리콘 반도체층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR20210076471A (ko) 박막 트랜지스터를 포함하는 표시장치
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN112992923B (zh) 包括薄膜晶体管的显示设备及制造该显示设备的方法
US20220208926A1 (en) Display apparatus comprising overlapped pixel driving circuits
US20230127842A1 (en) Thin film transistor substrate and display device comprising the same
EP3993063A2 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
KR20230034839A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20210081749A (ko) 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20220093422A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20230063432A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230051974A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034835A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
JP2023037592A (ja) 薄膜トランジスタ、その製造方法およびそれを含む表示装置
KR20220166666A (ko) 박막 트랜지스터 기판 및 표시장치
KR20210086151A (ko) 표시패널, 그 제조 방법 및 그를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant