KR20210063717A - 복합 전자부품 - Google Patents
복합 전자부품 Download PDFInfo
- Publication number
- KR20210063717A KR20210063717A KR1020190152178A KR20190152178A KR20210063717A KR 20210063717 A KR20210063717 A KR 20210063717A KR 1020190152178 A KR1020190152178 A KR 1020190152178A KR 20190152178 A KR20190152178 A KR 20190152178A KR 20210063717 A KR20210063717 A KR 20210063717A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic body
- disposed
- ceramic
- composite
- distance
- Prior art date
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 91
- 239000000919 ceramic Substances 0.000 claims abstract description 233
- 239000003985 ceramic capacitor Substances 0.000 claims abstract description 112
- 229910000679 solder Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 20
- 230000005534 acoustic noise Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/255—Means for correcting the capacitance value
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2045—Protection against vibrations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 바디와 상기 제1 세라믹 바디의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터 및 상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹을 포함하는 제2 세라믹 바디와 상기 제2 세라믹 바디의 양 단부에 배치되되, 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩이 결합된 복합체를 포함하며, 상기 적층 세라믹 커패시터와 상기 세라믹 칩은 상기 제1 및 제2 외부전극과 상기 제1 및 제2 단자 전극 사이에 배치된 솔더에 의해 결합되고, 상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부 끝단 상에 배치된 솔더가 상기 세라믹 칩의 제2 세라믹 바디의 상부 평면과 이루는 각도(θ)는 45 도 이하를 만족하는 복합 전자부품에 관한 것이다.
Description
본 발명은 복합 전자 부품에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.
이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터의 외부 전극을 통해 상기 적층 세라믹 커패시터가 실장된 회로 기판으로 전달되어 상기 회로 기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당 될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
상기의 어쿠스틱 노이즈(acoustic noise)는 최근 전자기기가 슬림화 및 소형화됨에 따라 인쇄회로기판과 더불어 높은 전압 및 그 전압의 변화가 큰 환경에서 사용됨에 따라 사용자가 충분히 인지할 수 있는 수준으로 나타나게 된다.
따라서, 어쿠스틱 노이즈(acoustic noise)가 저감된 신규의 제품에 대한 수요가 계속 발생하는 실정이다.
한편, 어쿠스틱 노이즈(acoustic noise) 저감을 위하여 적층 세라믹 커패시터의 하면에 세라믹 칩을 사용하는 복합 전자부품에 대한 연구가 있었다.
그러나, 세라믹 칩의 상부에 적층 세라믹 커패시터가 접합될 때, 적층 세라믹 커패시터가 정해진 위치에 정확하게 접합되도록 하는 것이 중요하다.
이에, 적층 세라믹 커패시터와 하면에 배치되는 세라믹 칩과 단자 전극의 형태에 따라 적층 세라믹 커패시터의 위치를 정렬하는 방법에 대한 연구가 필요한 실정이다.
본 명세서는 어쿠스틱 노이즈(acoustic noise)를 저감할 수 있으며, 적층 세라믹 커패시터의 위치 정렬이 우수한 복합 전자 부품을 제공하고자 한다.
본 발명의 일 실시형태는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 바디와 상기 제1 세라믹 바디의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터 및 상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹을 포함하는 제2 세라믹 바디와 상기 제2 세라믹 바디의 양 단부에 배치되되, 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩이 결합된 복합체를 포함하며, 상기 적층 세라믹 커패시터와 상기 세라믹 칩은 상기 제1 및 제2 외부전극과 상기 제1 및 제2 단자 전극 사이에 배치된 솔더에 의해 결합되고, 상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부 끝단 상에 배치된 솔더가 상기 세라믹 칩의 제2 세라믹 바디의 상부 평면과 이루는 각도(θ)는 45 도 이하를 만족하는 복합 전자부품을 제공한다.
본 발명의 다른 실시형태는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 바디와 상기 제1 세라믹 바디의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터 및 상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹을 포함하는 제2 세라믹 바디와 상기 제2 세라믹 바디의 양 단부에 배치되되, 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩이 결합된 복합체를 포함하며, 상기 복합체의 중심부에서 상기 제1 세라믹 바디의 하면에 배치된 상기 제1 및 제2 외부전극의 밴드부 끝단까지의 거리(C1)와 상기 복합체의 중심부에서 상기 제2 세라믹 바디의 상면에 배치된 상기 제1 및 제2 단자 전극의 밴드부 끝단까지의 거리(C2)의 차이(C1-C2)는 상기 제1 세라믹 바디와 제2 세라믹 바디가 두께 방향으로 서로 이격된 거리(G1)와 C1-C2 〉G1 을 만족하는 복합 전자부품을 제공한다.
본 발명의 일 실시형태에 따르면, 적층 세라믹 커패시터의 압전성에 따른 응력이나 진동이 세라믹 칩에 의해 완화되어 회로 기판에서 발생하는 어쿠스틱 노이즈를 저감할 수 있는 효과가 있다.
특히, 복합 전자 부품의 중심부를 기준으로 적층 세라믹 커패시터의 외부전극보다 세라믹 칩의 단자 전극이 상기 복합 전자 부품의 중심부에 가까이 위치하며, 상기 적층 세라믹 커패시터와 세라믹 칩을 결합하는 솔더 페이스트가 일정 온도 이상에서 용융되면서 발생된 표면 장력에 의해 상부에 배치된 적층 세라믹 커패시터가 중앙부로 정렬되는 효과를 극대화할 수 있다.
또한, 적층 세라믹 커패시터의 내부전극은 실장면에 수직 방향으로 적층되고, 압전 변위량이 작은 길이-폭 방향의 면이 세라믹 칩과 접합하여, 적층 세라믹 커패시터에서 발생하는 응력 및 진동이 세라믹 칩에 전달되는 것을 최소화함으로써, 어쿠스틱 노이즈가 저감될 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 도 1의 II-II' 단면도이다.
도 4는 도 1의 복합 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 도 1의 II-II' 단면도이다.
도 4는 도 1의 복합 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
복합 전자 부품
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 제1 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 도 1의 II-II' 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 커패시터의 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
한편, 본 발명의 일 실시형태에서, 복합 전자부품은 서로 대향하는 상면 및 하면과 상기 상하면을 연결하는 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면을 가질 수 있다. 상기 복합 전자부품의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
또한, 상기 복합 전자부품의 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면은 후술하는 바와 같이, 적층 세라믹 커패시터 및 세라믹 칩의 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면과 동일한 방향의 면으로 정의하도록 한다.
한편, 상기 복합 전자부품은 적층 세라믹 커패시터와 세라믹 칩이 결합된 형태로서, 적층 세라믹 커패시터 하부에 세라믹 칩이 결합되어 있는 경우 상기 복합 전자부품의 상면은 상기 적층 세라믹 커패시터의 상면으로 정의되며, 상기 복합 전자부품의 하면은 상기 세라믹 칩의 하면으로 정의될 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시형태에 따른 복합 전자부품은 복수의 유전체층(111)과 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 내부전극(121, 122)이 적층된 제1 세라믹 바디(110)와 상기 제1 세라믹 바디(110)의 양 단부에 배치된 제1 및 제2 외부전극(131, 132)을 포함하는 적층 세라믹 커패시터(100)와 상기 적층 세라믹 커패시터(100)의 하부에 배치되며, 세라믹을 포함하는 제2 세라믹 바디(210)와 상기 제2 세라믹 바디(210)의 양 단부에 배치되되 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(211, 212)을 포함하는 세라믹 칩(200)이 결합된 복합체(300)를 포함한다.
상기 세라믹은 알루미나(Al2O3)를 포함할 수 있다.
일반적으로, 적층 세라믹 커패시터의 진동이 인쇄회로기판에 전달되는 것을 최소화하기 위하여 적층 세라믹 커패시터와 기판 사이에 중간 매개체를 삽입하는 시도가 있었다.
그러나, 상기 중간 매개체는 일반적으로 기판 제작에 사용되는 수지로서, 탄성을 가지는 재료로 제작되기 때문에 적층 세라믹 커패시터의 진동을 중간 매개체가 갖는 탄성으로 흡수하는 작용을 한다.
반면, 본 발명의 제1 실시형태에 따르면, 상기 세라믹 칩(200)의 제2 세라믹 바디(210)는 탄성 변형을 하지 않는 단단한 재질의 알루미나(Al2O3)를 포함하는 세라믹으로 제작되기 때문에 인쇄회로기판과 적층 세라믹 커패시터(100)를 상기 세라믹 칩(200)으로 이격시키며, 이로 인하여 적층 세라믹 커패시터(100)로부터 발생한 진동 자체의 전달을 차단할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 적층 세라믹 커패시터(100)와 상기 세라믹 칩(200)은 상기 제1 및 제2 외부전극(131, 132)과 상기 제1 및 제2 단자 전극(231, 232) 사이에 배치된 솔더(213)에 의해 결합되고, 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단 상에 배치된 솔더(213)가 상기 세라믹 칩(200)의 제2 세라믹 바디(210)의 상부 평면과 이루는 각도(θ)는 45 도 이하를 만족한다.
종래 어쿠스틱 노이즈(acoustic noise) 저감을 위하여 적층 세라믹 커패시터의 하면에 세라믹 칩을 사용하는 복합 전자부품에 대한 연구가 있었다.
그러나, 세라믹 칩의 상부에 적층 세라믹 커패시터가 접합될 때, 적층 세라믹 커패시터가 정해진 위치에 정확하게 접합되도록 하는 것이 중요하다.
이에, 적층 세라믹 커패시터와 하면에 배치되는 세라믹 칩과 단자 전극의 형태에 따라 적층 세라믹 커패시터의 위치를 정렬하는 방법에 대한 연구가 필요한 실정이다.
본 발명을 연구하는 과정에서, 적층 세라믹 커패시터의 위치를 복합 전자부품의 중앙부에 정확하게 정렬하기 위하여, 세라믹 칩과 상기 세라믹 칩에 배치되는 단자 전극의 형태 및 적층 세라믹 커패시터와 세라믹 칩을 결합하는 솔더의 형상이적층 세라믹 커패시터의 위치 정렬에 영향을 미친다는 것을 발견하였다.
즉, 복합 전자 부품의 중심부를 기준으로 적층 세라믹 커패시터의 외부전극보다 세라믹 칩의 단자 전극이 상기 복합 전자 부품의 중심부에 가까이 위치하며, 상기 적층 세라믹 커패시터와 세라믹 칩을 결합하는 솔더 페이스트가 일정 온도 이상에서 용융되면서 발생된 표면 장력에 의해 상부에 배치된 적층 세라믹 커패시터가 중앙부로 정렬되는 효과를 극대화할 수 있다.
구체적으로, 본 발명의 제1 실시형태에서는, 상기 적층 세라믹 커패시터(100)와 상기 세라믹 칩(200)은 상기 제1 및 제2 외부전극(131, 132)과 상기 제1 및 제2 단자 전극(231, 232) 사이에 배치된 솔더(213)에 의해 결합되고, 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단 상에 배치된 솔더(213)가 상기 세라믹 칩(200)의 제2 세라믹 바디(210)의 상부 평면과 이루는 각도(θ)는 45 도 이하를 만족하도록 조절함으로써, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 중앙부로 정렬되는 효과를 극대화할 수 있다.
상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단 상에 배치된 솔더(213)가 상기 세라믹 칩(200)의 제2 세라믹 바디(210)의 상부 평면과 이루는 각도(θ)는 45 도 이하를 만족할 경우, 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 결합하는 솔더(213)가 일정 온도 이상에서 용융되면서 발생된 표면 장력을 증가시킬 수 있다.
상기 솔더(213)가 용융되면서 발생된 표면 장력을 증가시킴으로써, 상기 적층 세라믹 커패시터가 틀어짐 없이 안정적으로 중앙부에 정렬될 수 있다.
상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단 상에 배치된 솔더(213)가 상기 세라믹 칩(200)의 제2 세라믹 바디(210)의 상부 평면과 이루는 각도(θ)는 45 도를 초과하는 경우에는 상기 솔더에서 발생된 표면 장력의 증가 효과가 없어, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어짐이 발생할 수 있다.
이와 같이, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어져서 배치될 경우, 어쿠스틱 노이즈 저감에 문제가 생길 수 있으며, 복합 전자부품의 실장시 쓰러짐 불량이 발생할 수도 있다.
상기 복합체(300)의 형성은 별도로 제작된 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 솔더 (213) 또는 도전성 접착제 등으로 결합시킬 수 있다.
상기 솔더(213)는 일반적으로 사용되는 접합 재료이면 가능하며, 특히 본 발명의 제1 실시형태에서 사용되는 솔더(213)는 주석(Sn)이 90% 이상 함유된 페이스트 형태일 수 있다.
본 발명의 제1 실시형태에서 사용되는 솔더(213)가 주석(Sn)이 90% 이상 함유된 페이스트 형태이기 때문에, 일정 온도 이상에서 용융되면서 발생된 표면 장력에 의해 세라믹 칩(200) 상부에 배치된 적층 세라믹 커패시터(100)가 복합체(300)의 중앙부로 정렬되는 효과를 극대화할 수 있다.
한편, 본 발명의 제1 실시형태에 따르면, 상기 복합체(300)의 중심부에서 상기 제1 세라믹 바디(110)의 하면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부 끝단까지의 거리(C1)와 상기 복합체(300)의 중심부에서 상기 제2 세라믹 바디(210)의 상면에 배치된 상기 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(C2)의 차이(C1-C2)는 상기 제1 세라믹 바디(110)와 제2 세라믹 바디(210)가 두께 방향으로 서로 이격된 거리(G1)와 C1-C2 〉G1 을 만족할 수 있다.
상기 복합체(300)의 중심부에서 상기 제1 세라믹 바디(110)의 하면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부 끝단까지의 거리(C1)와 상기 복합체(300)의 중심부에서 상기 제2 세라믹 바디(210)의 상면에 배치된 상기 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(C2)의 차이(C1-C2)가 상기 제1 세라믹 바디(110)와 제2 세라믹 바디(210)가 두께 방향으로 서로 이격된 거리(G1)와 C1-C2 〉G1 을 만족하도록 조절함으로써, 상기 솔더(213)가 용융되면서 발생된 표면 장력을 증가시킬 수 있으며, 이로써 상기 적층 세라믹 커패시터가 틀어짐 없이 안정적으로 중앙부에 정렬될 수 있다.
상기 복합체(300)의 중심부에서 상기 제1 세라믹 바디(110)의 하면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부 끝단까지의 거리(C1)와 상기 복합체(300)의 중심부에서 상기 제2 세라믹 바디(210)의 상면에 배치된 상기 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(C2)의 차이(C1-C2)가 상기 제1 세라믹 바디(110)와 제2 세라믹 바디(210)가 두께 방향으로 서로 이격된 거리(G1) 이하가 될 경우, 상기 솔더에서 발생된 표면 장력의 증가 효과가 없어, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어짐이 발생할 수 있다.
이와 같이, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어져서 배치될 경우, 어쿠스틱 노이즈 저감에 문제가 생길 수 있으며, 복합 전자부품의 실장시 쓰러짐 불량이 발생할 수도 있다.
한편, 상기 제1 및 제2 단자 전극(231, 232)의 일측 끝단에서 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(X)와 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부의 양 끝단 사이의 간격(G)은 2X 〉G 를 만족할 수 있다.
상기 제1 및 제2 단자 전극(231, 232)의 일측 끝단에서 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(X)와 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부의 양 끝단 사이의 간격(G)이 2X 〉G 를 만족하도록 조절함으로써, 상기 적층 세라믹 커패시터가 틀어짐 없이 안정적으로 중앙부에 정렬될 수 있다.
상기 제1 및 제2 단자 전극(231, 232)의 일측 끝단에서 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(X)와 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부의 양 끝단 사이의 간격(G)이 2X ≤ G 를 만족할 경우, 복합 전자부품의 실장시 쓰러짐 불량이 발생할 수 있다.
본 발명의 제1 실시형태에 따르면, 상기 제1 세라믹 바디(110)의 상면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부의 양 끝단 사이의 간격(M)과 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부의 양 끝단 사이의 간격(G)은 M 〉G 를 만족할 수 있다.
상기 제1 세라믹 바디(110)의 상면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부의 양 끝단 사이의 간격(M)과 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부의 양 끝단 사이의 간격(G)은 M 〉G 를 만족하도록 조절함으로써, 상기 적층 세라믹 커패시터가 틀어짐 없이 안정적으로 중앙부에 정렬될 수 있다.
상기 제1 세라믹 바디(110)의 상면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부의 양 끝단 사이의 간격(M)과 상기 제2 세라믹 바디(210)의 상면에 배치된 제1 및 제2 단자 전극(231, 232)의 밴드부의 양 끝단 사이의 간격(G)이 M ≤ G 를 만족할 경우, 복합 전자부품의 실장시 쓰러짐 불량이 발생할 수 있다.
한편, 상기 적층 세라믹 커패시터(100)의 길이 방향 길이(L1)와 상기 세라믹 칩(200)의 길이 방향 길이(L2)는 L1 ≥ L2 를 만족할 수 있다.
상기 적층 세라믹 커패시터(100)의 길이 방향 길이(L1)와 상기 세라믹 칩(200)의 길이 방향 길이(L2)가 L1 ≥ L2 를 만족하도록 조절함으로써, 복합 전자 부품의 중심부를 기준으로 적층 세라믹 커패시터의 외부전극보다 세라믹 칩의 단자 전극이 상기 복합 전자 부품의 중심부에 가까이 위치하게 되며, 상기 적층 세라믹 커패시터와 세라믹 칩을 결합하는 솔더 페이스트가 일정 온도 이상에서 용융되면서 발생된 표면 장력에 의해 상부에 배치된 적층 세라믹 커패시터가 중앙부로 정렬되는 효과를 극대화할 수 있다.
상기 적층 세라믹 커패시터(100)의 길이 방향 길이(L1)가 상기 세라믹 칩(200)의 길이 방향 길이(L2) 미만일 경우에는, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어짐이 발생할 수 있다.
이와 같이, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어져서 배치될 경우, 어쿠스틱 노이즈 저감에 문제가 생길 수 있으며, 복합 전자부품의 실장시 쓰러짐 불량이 발생할 수도 있다.
본 발명의 제1 실시형태에 따르면, 상기 복합체(300)의 중심부에서 상기 제1 세라믹 바디(110)의 하면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부 끝단까지의 거리(C1)와 상기 복합체(300)의 중심부에서 상기 제2 세라믹 바디(210)의 상면에 배치된 상기 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(C2)는 C1 ≥ C2 를 만족할 수 있다.
상기 복합체(300)의 중심부에서 상기 제1 세라믹 바디(110)의 하면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부 끝단까지의 거리(C1)와 상기 복합체(300)의 중심부에서 상기 제2 세라믹 바디(210)의 상면에 배치된 상기 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(C2)가 C1 ≥ C2 를 만족하도록 조절함으로써, 상기 적층 세라믹 커패시터가 틀어짐 없이 안정적으로 중앙부에 정렬될 수 있다.
상기 복합체(300)의 중심부에서 상기 제1 세라믹 바디(110)의 하면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부 끝단까지의 거리(C1)가 상기 복합체(300)의 중심부에서 상기 제2 세라믹 바디(210)의 상면에 배치된 상기 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(C2) 미만일 경우에는, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어짐이 발생할 수 있다.
이와 같이, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어져서 배치될 경우, 어쿠스틱 노이즈 저감에 문제가 생길 수 있으며, 복합 전자부품의 실장시 쓰러짐 불량이 발생할 수도 있다.
이하에서는 상기 복합체(300)를 구성하는 적층 세라믹 커패시터(100)와 세라믹 칩(200)에 대하여 구체적으로 설명하도록 한다.
도 2를 참조하면, 상기 적층 세라믹 커패시터(100)를 구성하는 상기 제1 세라믹 바디(110)는 복수의 유전체층(111)이 적층됨으로써 형성되며, 상기 제1 세라믹 바디(110)의 내에는 복수의 내부 전극들(121, 122: 순차적으로 제1 및 제2 내부 전극)이 유전체층(111)을 사이에 두고 서로 분리되어 배치될 수 있다.
상기 제1 세라믹 바디(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
즉, 상기 제1 세라믹 바디(110)를 구성하는 유전체층(111)은 강유전체 재료를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
한편, 본 발명의 제1 실시형태에 따르면, 상기 내부전극은 상기 복합체(300)의 길이 방향 제1 측면으로 노출된 제1 내부전극(121)과 길이 방향 제2 측면으로 노출된 제2 내부전극(122)을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 제1 및 제2 내부전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
상기 유전체층(111)을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 제1 및 제2 내부 전극(121, 122)을 인쇄할 수 있다.
내부전극이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성하여 제1 세라믹 바디(110)를 형성할 수 있다.
상기 복수의 제1 및 제2 내부 전극(121, 122)은 상기 제1 세라믹 바디(110)의 상면 및 하면에 수직으로 배치될 수 있다.
한편, 상기 제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 제1 및 제2 외부 전극(131, 132) 상에는 니켈/주석(Ni/Sn) 도금층이 더 배치될 수 있다.
본 발명의 제1 실시형태에 따르면, 상기 적층 세라믹 커패시터(100)의 하부에 세라믹 칩(200)이 결합하여 배치된다.
상기 세라믹 칩(200)은 벌크(Bulk) 형태의 세라믹으로 제작된 제2 세라믹 바디(210)의 양 단부에 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(231, 232)이 배치된 형상을 갖는다.
일반적으로, 적층 세라믹 커패시터의 진동이 인쇄회로기판에 전달되는 것을 최소화하기 위하여 적층 세라믹 커패시터와 기판 사이에 중간 매개체를 삽입하는 시도가 있었다.
그러나, 상기 중간 매개체는 일반적으로 기판 제작에 사용되는 수지로서, 탄성을 가지는 재료로 제작되기 때문에 적층 세라믹 커패시터의 진동을 중간 매개체가 갖는 탄성으로 흡수하는 작용을 한다.
반면, 본 발명의 제1 실시형태에 따르면, 상기 세라믹 칩(200)의 제2 세라믹 바디(210)는 탄성 변형을 하지 않는 단단한 재질의 세라믹만으로 제작되기 때문에 인쇄회로기판과 적층 세라믹 커패시터(100)를 상기 세라믹 칩(200)으로 이격시키며, 이로 인하여 적층 세라믹 커패시터(100)로부터 발생한 진동 자체의 전달을 차단할 수 있다.
본 발명의 제1 실시형태에 따르면, 상기 세라믹은 알루미나(Al2O3)를 포함할 수 있다.
상기 알루미나(Al2O3)는 압전 특성이 없으므로, 상기 적층 세라믹 커패시터(100)로부터 발생한 진동 자체의 전달을 억제할 수 있으며, 이로 인하여 상기 알루미나(Al2O3)를 포함하는 세라믹 칩(200)이 상기 적층 세라믹 커패시터(100)의 하부에 배치되어 어쿠스틱 노이즈를 저감할 수 있다.
상기 제1 및 제2 단자 전극(231, 232)은 특별히 제한되는 것은 아니나, 예를 들어 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중층 구조를 가질 수 있다.
본 발명의 제1 실시형태에 따르면, 상기와 같이 제1 및 제2 단자 전극(231, 232)은 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중층 구조를 가지므로, 외부에서 기계적 응력이 가해졌을 경우, 세라믹 칩(200)과 세라믹 칩(200)의 단자 전극(231, 232)으로 이용된 도전성 수지층에 의해 적층 세라믹 커패시터(100)로의 응력 전달을 억제함으로써, 적층 세라믹 커패시터의 크랙에 의한 손상을 방지할 수 있다.
상기 제1 및 제2 도전성 수지층은 도전성 금속과 열경화성 수지를 포함할 수 있으며, 이에 제한되는 것은 아니나 예를 들어 은(Ag)과 에폭시 수지를 포함할 수 있다.
본 발명의 제1 실시 형태에 따른 적층 세라믹 커패시터는 상기 복수의 제1 및 제2 내부 전극(121, 122)이 상기 제1 세라믹 바디(110)의 상면 및 하면에 수직으로 배치될 수 있다.
즉, 상기 제1 및 제2 내부 전극(121, 122)은 상기 복합체(300)를 인쇄회로기판에 실장시 실장면에 대하여 수직으로 적층될 수 있다.
일반적으로 적층 세라믹 커패시터에 전압이 인가된 경우 유전체 층의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 바디는 길이, 폭 및 두께 방향으로 팽창과 수축을 반복하게 된다.
즉, 세라믹 바디의 길이-폭 면(LW 면)과 폭-두께 면(WT 면) 및 길이-두께 면(LT 면)의 변위량을 LDV(Laser Doppler Vibrometer)에 의해 실측할 경우 LW 면 〉WT 면 〉LT 면의 순서로 변위량이 나타난다.
WT 면 대비 LT 면의 변위량은 약 42% 수준으로 WT 면의 변위량보다 적게 나타난다. 이는 LT 면과 WT 면에 동일한 크기의 응력이 발생하게 되나, 특히 LT 면은 WT 면보다 상대적으로 넓은 면적을 가지게 되므로 넓은 면적에 걸쳐 유사 크기의 응력이 분포하게 되어 상대적으로 작은 변형이 발생하는 것으로 추측할 수 있다.
이를 통해, 일반 적층 세라믹 커패시터에서는 LT 면에서의 변위량이 가장 적음을 알 수 있다.
즉, 본 발명의 제1 실시형태에 따르면 상기 제1 및 제2 내부 전극(121, 122)을 상기 제1 세라믹 바디(110)의 상면 및 하면에 수직으로 적층함으로써, 상기 복합체(300)를 인쇄회로기판에 실장시 상기 제1 및 제2 내부 전극(121, 122)이 실장면에 대하여 수직으로 배치되어 세라믹 칩(200)과 접촉되는 면의 진동량을 최소화시킬 수 있다.
도 4는 도 1의 복합 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.
상기 복합체(300)는 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)이 결합되어 형성될 수 있으며, 상기 복합체(300)의 형성 방법은 특별히 제한되지 않는다.
상기 복합체(300)의 형성은 별도로 제작된 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 솔더(213) 또는 도전성 접착제 등으로 결합시킬 수 있다.
도 4를 참조하면, 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 솔더(213) 또는 도전성 접착제 등으로 결합시킬 경우, 상기 솔더(213)는 상기 제1 단자전극(231)과 제2 단자전극(232)의 상면에 도포되어 상기 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)과 접합 될 수 있다.
상기 솔더(213) 또는 도전성 접착제는 상기 제1 단자전극(231)과 제2 단자전극(232)의 상면에 도포되어 상기 적층 세라믹 커패시터(100)의 하면에서 상기 세라믹 칩(200)과 고정이 되며, 이로 인하여 상기 제1 세라믹 바디(110)의 길이-폭 면(LW 면)의 진동만이 상기 세라믹 칩(200)에 전달되도록 한다.
이로 인하여, 적층 세라믹 커패시터에서 발생하는 응력 및 진동이 세라믹 칩에 전달되는 것을 최소화함으로써, 어쿠스틱 노이즈가 저감될 수 있다.
본 발명의 제2 실시형태에 따른 복합 전자부품은, 복수의 유전체층(111)과 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 내부전극(121, 122)이 적층된 제1 세라믹 바디(110)와 상기 제1 세라믹 바디(110)의 양 단부에 배치된 제1 및 제2 외부전극(131, 132)을 포함하는 적층 세라믹 커패시터(100)와 상기 적층 세라믹 커패시터(100)의 하부에 배치되며, 세라믹을 포함하는 제2 세라믹 바디(210)와 상기 제2 세라믹 바디(210)의 양 단부에 배치되되 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(211, 212)을 포함하는 세라믹 칩(200)이 결합된 복합체(300)를 포함하며, 상기 복합체(300)의 중심부에서 상기 제1 세라믹 바디(110)의 하면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부 끝단까지의 거리(C1)와 상기 복합체(300)의 중심부에서 상기 제2 세라믹 바디(210)의 상면에 배치된 상기 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(C2)의 차이(C1-C2)는 상기 제1 세라믹 바디(110)와 제2 세라믹 바디(210)가 두께 방향으로 서로 이격된 거리(G1)와 C1-C2 〉G1 을 만족한다.
상기 복합체(300)의 중심부에서 상기 제1 세라믹 바디(110)의 하면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부 끝단까지의 거리(C1)와 상기 복합체(300)의 중심부에서 상기 제2 세라믹 바디(210)의 상면에 배치된 상기 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(C2)의 차이(C1-C2)가 상기 제1 세라믹 바디(110)와 제2 세라믹 바디(210)가 두께 방향으로 서로 이격된 거리(G1)와 C1-C2 〉G1 을 만족하도록 조절함으로써, 상기 솔더(213)가 용융되면서 발생된 표면 장력을 증가시킬 수 있으며, 이로써 상기 적층 세라믹 커패시터가 틀어짐 없이 안정적으로 중앙부에 정렬될 수 있다.
상기 복합체(300)의 중심부에서 상기 제1 세라믹 바디(110)의 하면에 배치된 상기 제1 및 제2 외부전극(131, 132)의 밴드부 끝단까지의 거리(C1)와 상기 복합체(300)의 중심부에서 상기 제2 세라믹 바디(210)의 상면에 배치된 상기 제1 및 제2 단자 전극(231, 232)의 밴드부 끝단까지의 거리(C2)의 차이(C1-C2)가 상기 제1 세라믹 바디(110)와 제2 세라믹 바디(210)가 두께 방향으로 서로 이격된 거리(G1) 이하가 될 경우, 상기 솔더에서 발생된 표면 장력의 증가 효과가 없어, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어짐이 발생할 수 있다.
이와 같이, 세라믹 칩 상부에 배치된 적층 세라믹 커패시터가 틀어져서 배치될 경우, 어쿠스틱 노이즈 저감에 문제가 생길 수 있으며, 복합 전자부품의 실장시 쓰러짐 불량이 발생할 수도 있다.
그 외, 본 발명의 제2 실시형태에 따른 복합 전자부품의 특징 중 상술한 본 발명의 제1 실시형태에 따른 복합 전자부품의 특징과 동일한 부분은 중복 설명을 피하기 위하여 여기서는 생략하도록 한다.
한편, 본 발명의 일 실시형태에 따른 복합 전자부품의 제조방법은 본 발명의 일 실시형태에 따른 각 위치별 범위를 만족하면서, 별도로 제작된 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 솔더(213) 또는 도전성 접착제 등으로 결합함으로써, 구현될 수 있으며, 결합 방법은 종래의 방법에 따라 수행될 수 있으며, 다만, 본 발명이 이에 의해 제한되는 것은 아니다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 ; 적층 세라믹 커패시터
200 ; 세라믹 칩
110 ; 제1 세라믹 바디 210 ; 제2 세라믹 바디
300 ; 복합체 111 ; 유전체층
121, 122 ; 제1 및 제2 내부전극
131, 132 ; 제1 및 제2 외부전극
231, 232 ; 제1 및 제2 단자전극
213 ; 솔더
200 ; 세라믹 칩
110 ; 제1 세라믹 바디 210 ; 제2 세라믹 바디
300 ; 복합체 111 ; 유전체층
121, 122 ; 제1 및 제2 내부전극
131, 132 ; 제1 및 제2 외부전극
231, 232 ; 제1 및 제2 단자전극
213 ; 솔더
Claims (14)
- 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 바디와 상기 제1 세라믹 바디의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터; 및
상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹을 포함하는 제2 세라믹 바디와 상기 제2 세라믹 바디의 양 단부에 배치되며, 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩;이 결합된 복합체를 포함하며,
상기 적층 세라믹 커패시터와 상기 세라믹 칩은 상기 제1 및 제2 외부전극과 상기 제1 및 제2 단자 전극 사이에 배치된 솔더에 의해 결합되고,
상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부 끝단 상에 배치된 솔더가 상기 세라믹 칩의 제2 세라믹 바디의 상부 평면과 이루는 각도(θ)는 45 도 이하를 만족하는 복합 전자부품.
- 제1항에 있어서,
상기 복합체의 중심부에서 상기 제1 세라믹 바디의 하면에 배치된 상기 제1 및 제2 외부전극의 밴드부 끝단까지의 거리(C1)와 상기 복합체의 중심부에서 상기 제2 세라믹 바디의 상면에 배치된 상기 제1 및 제2 단자 전극의 밴드부 끝단까지의 거리(C2)의 차이(C1-C2)는 상기 제1 세라믹 바디와 제2 세라믹 바디가 두께 방향으로 서로 이격된 거리(G1)와 C1-C2 〉G1 을 만족하는 복합 전자부품.
- 제1항에 있어서,
상기 제1 및 제2 단자 전극의 일측 끝단에서 상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부 끝단까지의 거리(X)와 상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부의 양 끝단 사이의 간격(G)은 2X 〉G 를 만족하는 복합 전자부품.
- 제1항에 있어서,
상기 제1 세라믹 바디의 상면에 배치된 상기 제1 및 제2 외부전극의 밴드부의 양 끝단 사이의 간격(M)과 상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부의 양 끝단 사이의 간격(G)은 M 〉G 를 만족하는 복합 전자부품.
- 제1항에 있어서,
상기 적층 세라믹 커패시터의 길이 방향 길이(L1)와 상기 세라믹 칩의 길이 방향 길이(L2)는 L1 ≥ L2 를 만족하는 복합 전자부품.
- 제1항에 있어서,
상기 복합체의 중심부에서 상기 제1 세라믹 바디의 하면에 배치된 상기 제1 및 제2 외부전극의 밴드부 끝단까지의 거리(C1)와 상기 복합체의 중심부에서 상기 제2 세라믹 바디의 상면에 배치된 상기 제1 및 제2 단자 전극의 밴드부 끝단까지의 거리(C2)는 C1 ≥ C2 를 만족하는 복합 전자부품.
- 제1항에 있어서,
상기 제1 세라믹 바디 내의 내부전극은 상기 복합체의 실장면에 대하여 수직으로 적층된 복합 전자부품.
- 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 바디와 상기 제1 세라믹 바디의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터; 및
상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹을 포함하는 제2 세라믹 바디와 상기 제2 세라믹 바디의 양 단부에 배치되되, 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩;이 결합된 복합체를 포함하며,
상기 복합체의 중심부에서 상기 제1 세라믹 바디의 하면에 배치된 상기 제1 및 제2 외부전극의 밴드부 끝단까지의 거리(C1)와 상기 복합체의 중심부에서 상기 제2 세라믹 바디의 상면에 배치된 상기 제1 및 제2 단자 전극의 밴드부 끝단까지의 거리(C2)의 차이(C1-C2)는 상기 제1 세라믹 바디와 제2 세라믹 바디가 두께 방향으로 서로 이격된 거리(G1)와 C1-C2 〉G1 을 만족하는 복합 전자부품.
- 제8항에 있어서,
상기 적층 세라믹 커패시터와 상기 세라믹 칩은 상기 제1 및 제2 외부전극과 상기 제1 및 제2 단자 전극 사이에 배치된 솔더에 의해 결합되고,
상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부 끝단 상에 배치된 솔더가 상기 세라믹 칩의 제2 세라믹 바디의 상부 평면과 이루는 각도(θ)는 45 도 이하를 만족하는 복합 전자부품.
- 제8항에 있어서,
상기 제1 및 제2 단자 전극의 일측 끝단에서 상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부 끝단까지의 거리(X)와 상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부의 양 끝단 사이의 간격(G)은 2X 〉G 를 만족하는 복합 전자부품.
- 제8항에 있어서,
상기 제1 세라믹 바디의 상면에 배치된 상기 제1 및 제2 외부전극의 밴드부의 양 끝단 사이의 간격(M)과 상기 제2 세라믹 바디의 상면에 배치된 제1 및 제2 단자 전극의 밴드부의 양 끝단 사이의 간격(G)은 M 〉G 를 만족하는 복합 전자부품.
- 제8항에 있어서,
상기 적층 세라믹 커패시터의 길이 방향 길이(L1)와 상기 세라믹 칩의 길이 방향 길이(L2)는 L1 ≥ L2 를 만족하는 복합 전자부품.
- 제8항에 있어서,
상기 복합체의 중심부에서 상기 제1 세라믹 바디의 하면에 배치된 상기 제1 및 제2 외부전극의 밴드부 끝단까지의 거리(C1)와 상기 복합체의 중심부에서 상기 제2 세라믹 바디의 상면에 배치된 상기 제1 및 제2 단자 전극의 밴드부 끝단까지의 거리(C2)는 C1 ≥ C2 를 만족하는 복합 전자부품.
- 제8항에 있어서,
상기 제1 세라믹 바디 내의 내부전극은 상기 복합체의 실장면에 대하여 수직으로 적층된 복합 전자부품.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190152178A KR102319604B1 (ko) | 2019-11-25 | 2019-11-25 | 복합 전자부품 |
| US16/872,676 US11328871B2 (en) | 2019-11-25 | 2020-05-12 | Composite electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190152178A KR102319604B1 (ko) | 2019-11-25 | 2019-11-25 | 복합 전자부품 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210063717A true KR20210063717A (ko) | 2021-06-02 |
| KR102319604B1 KR102319604B1 (ko) | 2021-11-02 |
Family
ID=75974716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190152178A KR102319604B1 (ko) | 2019-11-25 | 2019-11-25 | 복합 전자부품 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11328871B2 (ko) |
| KR (1) | KR102319604B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022061641A (ja) * | 2020-10-07 | 2022-04-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2022061643A (ja) * | 2020-10-07 | 2022-04-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012658B1 (ko) | 1970-04-24 | 1975-05-13 | ||
| KR102032759B1 (ko) * | 2018-09-14 | 2019-10-17 | 삼성전기주식회사 | 전자 부품 |
| KR20190121206A (ko) * | 2018-10-15 | 2019-10-25 | 삼성전기주식회사 | 전자 부품 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5012658B2 (ja) | 2008-05-19 | 2012-08-29 | Ｔｄｋ株式会社 | コンデンサモジュール及びコンデンサの実装構造 |
| JP2014086606A (ja) | 2012-10-25 | 2014-05-12 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサの実装構造 |
| JP5886503B2 (ja) * | 2013-01-11 | 2016-03-16 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6014581B2 (ja) * | 2013-02-18 | 2016-10-25 | 太陽誘電株式会社 | インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ |
| KR101514536B1 (ko) | 2013-08-09 | 2015-04-22 | 삼성전기주식회사 | 칩 전자부품 및 그 실장 기판 |
| JP6024693B2 (ja) * | 2014-03-24 | 2016-11-16 | 株式会社村田製作所 | 電子部品 |
| US9847173B2 (en) * | 2015-06-26 | 2017-12-19 | Murata Manufacturing Co., Ltd. | Mounting substrate |
| JP6634990B2 (ja) * | 2016-09-21 | 2020-01-22 | 株式会社村田製作所 | セラミック電子部品およびその実装構造 |
-
2019
- 2019-11-25 KR KR1020190152178A patent/KR102319604B1/ko active IP Right Grant
-
2020
- 2020-05-12 US US16/872,676 patent/US11328871B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012658B1 (ko) | 1970-04-24 | 1975-05-13 | ||
| KR102032759B1 (ko) * | 2018-09-14 | 2019-10-17 | 삼성전기주식회사 | 전자 부품 |
| KR20190121206A (ko) * | 2018-10-15 | 2019-10-25 | 삼성전기주식회사 | 전자 부품 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11328871B2 (en) | 2022-05-10 |
| KR102319604B1 (ko) | 2021-11-02 |
| US20210159016A1 (en) | 2021-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10614960B2 (en) | Composite electronic component and board having the same | |
| JP6395002B2 (ja) | 積層セラミックキャパシタの回路基板実装構造 | |
| KR102070233B1 (ko) | 복합 전자부품, 그 실장 기판 및 포장체 | |
| US10699846B2 (en) | Composite electronic component and board having the same | |
| KR102516763B1 (ko) | 복합 전자부품, 그 실장 기판 | |
| KR102059442B1 (ko) | 복합 전자부품, 그 실장 기판 | |
| KR102122931B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102319604B1 (ko) | 복합 전자부품 | |
| CN109817452B (zh) | 复合电子组件和具有其的板 | |
| KR102584973B1 (ko) | 복합 전자부품 | |
| KR102351179B1 (ko) | 복합 전자부품 | |
| KR102319605B1 (ko) | 복합 전자부품 | |
| KR102109639B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |