KR20210041661A - 표시모듈 제조장치 및 표시모듈 제조방법 - Google Patents

표시모듈 제조장치 및 표시모듈 제조방법 Download PDF

Info

Publication number
KR20210041661A
KR20210041661A KR1020190123802A KR20190123802A KR20210041661A KR 20210041661 A KR20210041661 A KR 20210041661A KR 1020190123802 A KR1020190123802 A KR 1020190123802A KR 20190123802 A KR20190123802 A KR 20190123802A KR 20210041661 A KR20210041661 A KR 20210041661A
Authority
KR
South Korea
Prior art keywords
magnet
conductive particles
display panel
aligning
magnets
Prior art date
Application number
KR1020190123802A
Other languages
English (en)
Inventor
정철호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190123802A priority Critical patent/KR20210041661A/ko
Priority to CN202010545977.7A priority patent/CN112698523A/zh
Publication of KR20210041661A publication Critical patent/KR20210041661A/ko

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H01L51/5203—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Abstract

본 발명의 일 실시예에 따른 표시모듈 제조방법은 제1 극을 갖는 제1 자석을 포함하는 스테이지 위에 표시패널을 배치하는 단계, 상기 표시패널 위에 복수의 도전입자들을 포함하는 접착부재를 배치하는 단계, 상기 접착부재 위에 회로부를 배치하는 단계, 상기 제1 극과 상이한 제2 극을 갖는 제2 자석을 포함하는 헤드부를 상기 회로부 위에 배치하는 단계, 상기 제1 자석 및 상기 제2 자석을 이용하여 상기 복수의 도전입자들을 정렬하는 단계, 및 상기 표시패널과 상기 회로부를 전기적으로 연결하는 단계를 포함할 수 있다.

Description

표시모듈 제조장치 및 표시모듈 제조방법{DISPLAY MODULE MANUFACTURING APPARATUS AND DISPLAY MODULE MANUFACTURING METHOD}
본 발명은 신뢰성이 향상된 표시모듈 제조장치 및 표시모듈 제조방법에 관한 것이다.
표시모듈은 영상을 표시하는 표시패널 및 회로부를 포함한다. 표시패널은 복수 개의 게이트 라인들, 복수 개의 데이터라인들, 및 복수 개의 게이트 라인들과 복수 개의 데이터라인들에 연결된 복수 개의 화소들을 포함할 수 있다. 표시패널은 게이트 라인들 또는 데이터라인들에 영상 표시에 필요한 전기적 신호를 제공하는 회로부와 연결될 수 있다. 회로부와 표시패널은 이방성 도전 필름(Anisotropic conductive film)에 의해 서로 전기적으로 연결될 수 있다. 또한, 이방성 도전 필름이 사용되지 않고, 초음파(ultrasonography) 본딩 방식에 의해 회로부와 표시 패널이 전기적으로 연결될 수 있다.
본 발명은 신뢰성이 향상된 표시모듈 제조장치 및 표시모듈 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시모듈 제조방법은 제1 극을 갖는 제1 자석을 포함하는 스테이지 위에 표시패널을 배치하는 단계, 상기 표시패널 위에 복수의 도전입자들을 포함하는 접착부재를 배치하는 단계, 상기 접착부재 위에 회로부를 배치하는 단계, 상기 제1 극과 상이한 제2 극을 갖는 제2 자석을 포함하는 헤드부를 상기 회로부 위에 배치하는 단계, 상기 제1 자석 및 상기 제2 자석을 이용하여 상기 복수의 도전입자들을 정렬하는 단계, 및 상기 표시패널과 상기 회로부를 전기적으로 연결하는 단계를 포함할 수 있다.
상기 복수의 도전입자들을 정렬하는 단계는 상기 제1 자석 및 상기 제2 자석을 이용하여 상기 표시패널의 두께 방향으로 자기장을 형성하는 단계를 포함할 수 있다.
상기 복수의 도전입자들을 정렬하는 단계는 상기 복수의 도전입자들 각각에 상기 제1 극을 갖는 제1 영역 및 상기 제2 극을 갖는 제2 영역을 형성하는 단계를 포함할 수 있다.
상기 복수의 도전입자들을 정렬하는 단계는 상기 제1 영역이 상기 헤드부와 인접하게 정렬되고, 상기 제2 영역이 상기 스테이지와 인접하게 정렬되는 단계를 더 포함할 수 있다.
상기 복수의 도전입자들을 정렬하는 단계는 상기 도전입자들 사이에 척력이 작용하는 단계를 더 포함할 수 있다.
평면 상에서 상기 복수의 도전입자들은 서로 소정의 간격을 가지고 이격될 수 있다.
상기 복수의 도전입자들 각각은 코어부 및 상기 코어부를 커버하고 강자성 물질을 포함하는 코팅부를 포함하고, 상기 복수의 도전입자들을 정렬하는 단계는 상기 제1 자석 및 상기 제2 자석을 이용하여 상기 코팅부를 자기화시키는 단계를 포함할 수 있다.
상기 표시패널과 상기 회로부를 전기적으로 연결시키는 단계는 상기 헤드부를 이용하여 상기 접착부재를 가열 및 가압하는 단계를 포함할 수 있다.
상기 복수의 도전입자들을 정렬하는 단계 및 상기 표시패널과 상기 회로부를 전기적으로 연결시키는 단계는 동시에 진행될 수 있다.
상기 회로부를 배치하는 단계는 상기 회로부의 바닥면이 상기 접착부재와 접하는 단계를 포함하고, 상기 바닥면은 평평하며, 상기 회로부는 상기 표시패널과 전기적으로 연결되는 패드 및 절연층을 포함하고, 상기 바닥면의 일부는 상기 패드이며 상기 바닥면의 다른 일부는 상기 절연층일 수 있다.
상기 제1 자석은 복수로 제공되고, 상기 제1 자석들은 제1 방향으로 이격되며, 상기 제2 자석은 복수로 제공되고, 상기 제2 자석들은 상기 제1 방향으로 이격될 수 있다.
상기 회로부는 상기 표시패널과 전기적으로 연결되는 패드들을 포함하고, 상기 헤드부를 배치하는 단계는 평면 상에서 상기 제2 자석들이 상기 패드들과 각각 중첩하도록 정렬하는 단계를 포함할 수 있다.
상기 접착부재는 상기 제1 자석들 각각과 중첩하는 제1 필름영역들 및 상기 제1 필름영역들과 인접한 제2 필름영역들을 포함하고, 상기 제1 필름영역들 각각에 중첩하는 상기 도전입자들의 제1 개수는 상기 제2 필름영역들 각각에 중첩하는 상기 도전입자들의 제2 개수보다 많을 수 있다.
상기 제1 자석 및 상기 제2 자석 각각은 전자석이고, 상기 복수의 도전입자들을 정렬하는 단계는 상기 제1 자석 및 상기 제2 자석 각각에 전류를 가하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시모듈 제조장치는 제1 극을 갖는 제1 자석을 포함하는 스테이지 및 상기 스테이지 위에 배치되고 상기 제1 극과 상이한 제2 극을 갖는 제2 자석을 포함하는 헤드부를 포함하고, 상기 스테이지와 상기 헤드부 사이에 배치된 표시패널, 복수의 도전입자들을 포함하는 접착부재, 및 회로부를 압착하며, 상기 복수의 도전입자들을 정렬할 수 있다.
상기 제1 자석 및 상기 제2 자석 각각은 전자석을 포함할 수 있다.
상기 제1 자석은 복수로 제공되고, 상기 제1 자석들은 제1 방향으로 이격되며, 상기 제2 자석은 복수로 제공되고, 상기 제2 자석들은 상기 제1 방향으로 이격될 수 있다.
평면 상에서 상기 제1 자석들은 상기 제2 자석들과 각각 중첩할 수 있다.
상기 제1 자석 및 상기 제2 자석은 상기 표시패널의 두께 방향으로 자기장을 제공할 수 있다.
본 발명의 표시모듈 제조장치 및 표시모듈 제조방법에 따르면, 표시패널과 회로부를 부착하는 공정 중에 접착부재 내의 복수의 도전입자들을 정렬할 수 있다. 도전입자들이 정렬됨에 따라, 표시패널과 회로부의 전기적인 연결 상태의 신뢰도가 향상될 수 있다. 따라서, 신뢰성이 향상된 표시모듈 제조장치 및 표시모듈 제조방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시패널의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시모듈의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시모듈 제조방법을 도시한 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 표시모듈 제조장치의 사시도이다.
도 5는 본 발명의 일 실시예에 따른 도 4의 I-I'를 절단한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 도 4의 II-II'를 절단한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 도 4의 II-II'에 대응되는 면을 따라 절단한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 도 4의 II-II'에 대응되는 면을 따라 절단한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 도 4의 II-II'에 대응되는 면을 따라 절단한 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시패널의 사시도이다.
도 1을 참조하면, 표시패널(DP)는 표시면(IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행할 수 있다. 표시면(IS)의 법선 방향, 즉 표시패널(DP)의 두께 방향은 제3 방향(DR3)일 수 있다. 제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향일 수 있다. 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)은 서로 직교할 수 있다.
한편, 제1 방향 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 전환될 수 있다. 또한 본 명세서에서 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면을 평면이라 정의하고, "평면 상에서 보았다"는 것은 제3 방향(DR3)에서 바라본 것으로 정의될 수 있다.
본 발명의 일 실시예에서 평면형 표시면(IS)을 구비한 표시패널(DP)을 도시하였으나, 이에 제한되지 않는다. 본 발명의 일 실시예에 따른 표시패널(DP)은 곡면형 표시면을 포함할 수 있다.
표시패널(DP)은 리지드 표시패널일 수 있다. 다만, 이에 제한되지 않고, 본 발명의 일 실시예에 따른 표시패널(DP)은 플렉서블 표시패널(DP)을 포함할 수 있다. 본 실시예에서 핸드폰 단말기에 적용될 수 있는 표시패널(DP)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 일 실시예에 따른 표시패널(DP)은 텔레비전, 모니터 등과 같은 대형 표시패널을 비롯하여, 태블릿, 자동차 내비게이션, 게임기, 스마트 와치 등과 같은 중소형 표시패널 등에 적용될 수 있다.
표시면(IS)은 이미지(IM)가 표시되는 표시영역(DA) 및 표시영역(DA)에 인접한 비표시영역(NDA)을 포함할 수 있다. 비표시영역(NDA)은 이미지(IM)가 표시되지 않는 영역일 수 있다. 도 1에서는 이미지(IM)의 일 예로 아이콘 및 시계창을 도시하였다.
비표시영역(NDA)은 표시영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시영역(DA)의 형상 및 비표시영역(NDA)의 형상은 상대적으로 디자인될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시모듈의 평면도이다.
도 2를 참조하면, 표시모듈(DM)은 표시패널(DP) 및 회로부(CP)를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 수광형 표시패널 또는 발광형 표시패널을 포함할 수 있다. 예를 들어, 상기 수광형 표시패널은 액정 표시패널일 수 있다. 상기 발광형 표시패널은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하 표시패널(DP)은 유기발광 표시패널로 설명된다.
표시패널(DP)은 주사 구동회로(DCV), 신호 라인들(SGL), 및 화소들(PX)을 포함할 수 있다. 화소들(PX)이 배치된 영역은 표시영역(DA)으로 정의될 수 있다.
주사 구동회로(DCV)는 비표시영역(NDA)에 배치될 수 있다. 주사 구동회로(DCV)는 제어 신호들을 생성할 수 있다. 주사 구동회로(DCV)는 상기 제어 신호들을 게이트 라인들(GL)에 순차적으로 출력할 수 있다. 주사 구동회로(DCV)는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로(DCV)는 화소들(PX)의 구동회로와 동일한 공정을 통해 형성된 박막 트랜지스터들을 포함할 수 있다. 예를 들어, 상기 공정은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 포함할 수 있다.
신호 라인들(SGL)은 도전성 물질을 포함할 수 있다. 예를 들어, 신호 라인들(SGL) 각각은 금(Au), 은(Ag), 알루미늄(Al), 또는 구리(Cu) 등과 같은 도전성 물질로 이루어질 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 신호 라인들(SGL)은 이에 제한되지 않고, 표시모듈(DM) 제조 시 사용되는 다양한 도전성 물질들 중 하나로 형성될 수 있다.
신호 라인들(SGL)은 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL), 게이트 라인들(GL), 및 발광 제어 라인들(LCL)을 포함할 수 있다.
데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결될 수 있다. 화소들(PX) 각각은 데이터 라인들(DL) 중 대응하는 데이터 라인에 연결될 수 있다.
전원 라인(PL)은 화소들(PX)에 연결될 수 있다. 제어신호 라인(CSL)은 주사 구동회로(DCV)에 상기 제어 신호들을 제공할 수 있다.
게이트 라인들(GL)은 제2 방향(DR2)으로 연장될 수 있다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결될 수 있다. 게이트 라인들(GL)은 주사 구동회로(DCV)에 연결될 수 있다.
발광 제어 라인들(LCL)은 제2 방향(DR2)으로 연장될 수 있다. 발광 제어 라인들(LCL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결될 수 있다. 발광 제어 라인들(LCL)은 주사 구동회로(DCV)에 연결될 수 있다.
데이터 라인들(DL), 전원 라인(PL), 제어신호 라인(CSL), 게이트 라인들(GL), 및 발광 제어 라인들(LCL) 중 일부는 동일한 층에 배치되고, 다른 일부는 다른 층에 배치될 수 있다.
회로부(CP)는 회로필름(FP) 및 구동소자(IC)를 포함할 수 있다. 회로부(CP)는 연성회로필름 또는 칩온필름으로 지칭될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 회로부(CP)는 집적회로 칩의 형태로 구성되어, 표시패널(DP) 위에 직접 실장될 수 있다.
회로필름(FP)은 표시패널(DP)과 전기적으로 연결될 수 있다. 예를 들어, 회로필름(FP)은 신호 라인들(SGL)을 포함하는 표시 회로층(DP-CL, 도 5 참조)에 전기적으로 연결될 수 있다.
구동소자(IC)는 회로필름(FP)의 위에 배치될 수 있다. 구동소자(IC)는 영상 표시에 필요한 영상 신호들 및 구동 신호들을 출력할 수 있다. 구동소자(IC)는 회로필름(FP)의 일 영역에 배치될 도전 패턴들에 전기적으로 연결될 수 있다. 구동소자(IC)로부터 출력된 영상 신호들 및 구동 신호들은 회로필름(FP)을 통해 표시패널(DP)에 전달될 수 있다. 한편, 도 2에 도시된 회로필름(FP)에는 하나의 구동소자(IC)가 개시되었지만, 이에 한정되지 않는다. 회로필름(FP)에는 영상 표시에 필요한 복수의 구동소자들이 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시모듈 제조방법을 도시한 흐름도이고, 도 4는 본 발명의 일 실시예에 따른 표시모듈 제조장치의 사시도이고, 도 5는 본 발명의 일 실시예에 따른 도 4의 I-I'를 절단한 단면도이다.
도 3 내지 도 5를 참조하면, 표시모듈 제조장치(DMA)는 스테이지(ST) 및 헤드부(HD)를 포함할 수 있다.
표시패널(DP)은 스테이지(ST) 위에 배치될 수 있다(S100). 본 발명의 일 실시예에 따른 표시패널(DP)은 스테이지(ST)와 진공 흡착될 수 있다.
표시패널(DP)은 베이스층(SUB), 표시 회로층(DP-CL), 영상 구현층(DP-OLED), 및 박막 봉지층(TFE)을 포함할 수 있다.
베이스층(SUB)은 스테이지(ST) 위에 배치될 수 있다. 베이스층(SUB)은 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
표시 회로층(DP-CL)은 베이스층(SUB) 위에 배치될 수 있다. 표시 회로층(DP-CL)은 복수의 절연층들, 복수의 도전층들, 및 반도체층을 포함할 수 있다. 표시 회로층(DP-CL)의 복수의 도전층들은 신호 라인들(SGL, 도 2 참조) 또는 화소의 제어 회로를 구성할 수 있다.
영상 구현층(DP-OLED)은 표시 회로층(DP-CL) 위에 배치될 수 있다. 영상 구현층(DP-OLED)은 유기발광 다이오드를 포함할 수 있다. 영상 구현층(DP-OLED)은 표시영역(DA)을 정의할 수 있다.
박막 봉지층(TFE)은 영상 구현층(DP-OLED)을 커버할 수 있다. 박막 봉지층(TFE)은 적어도 하나의 절연층을 포함할 수 있다. 예를 들어, 박막 봉지층(TFE)은 적어도 하나의 봉지 무기막을 포함할 수 있다. 예를 들어, 박막 봉지층(TFE)은 적어도 하나의 봉지 유기막 및 적어도 하나의 봉지 무기막을 포함할 수 있다. 박막 봉지층(TFE)은 단일 봉지층으로 제공되거나, 복수 개의 박막들로 제공될 수 있다.
본 발명의 일 실시예에서, 박막 봉지층(TFE)은 생략되고, 영상 구현층(DP-OLED) 위에 박막 봉지 기판이 배치될 수 있다. 상기 박막 봉지 기판 및 베이스층(SUB)은 결합부재에 의해 결합될 수 있다. 상기 결합부재는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있다.
접착부재(ACF)는 표시패널(DP) 위에 배치될 수 있다(S200). 회로부(CP)는 접착부재(ACF) 위에 배치될 수 있다(S300). 접착부재(ACF)는 표시패널(DP)과 회로부(CP) 사이에 배치될 수 있다.
접착부재(ACF)는 비표시영역(NDA)에 배치될 수 있다. 접착부재(ACF)는 표시 회로층(DP-CL) 위에 배치될 수 있다. 접착부재(ACF)는 표시 회로층(DP-CL) 및 회로부(CP)를 전기적으로 연결할 수 있다.
헤드부(HD)는 회로부(CP) 위에 배치될 수 있다. 본 발명의 일 실시예에 따른 헤드부(HD)는 회로부(CP)를 진공 흡착할 수 있다. 헤드부(HD)는 회로부(CP)를 제3 방향(DR3)으로 가압할 수 있다.
표시패널(DP) 및 회로부(CP)를 전기적으로 연결시키는 단계(S600)는 헤드부(HD)를 이용하여 접착부재(ACF)를 가열 및 가압하는 단계를 포함할 수 있다. 예를 들어, 헤드부(HD)는 220℃로 가열하면서 5초동안 회로부(CP)를 가압하여 표시패널(DP) 및 회로부(CP)를 전기적으로 연결할 수 있다. 다만, 이는 예시적인 것으로 온도 및 시간이 상기 예에 제한되는 것은 아니다. 예를 들어, 본 발명의 일 실시예에 따른 헤드부(HD)는 150℃로 가열하면서 7초동안 회로부(CP)를 가압하여 표시패널(DP) 및 회로부(CP)를 전기적으로 연결할 수 있다.
복수의 도전입자들(CB, 도 6 참조)을 정렬하는 단계(S500) 및 표시패널(DP) 및 회로부(CP)를 전기적으로 연결시키는 단계(S600)는 동시에 진행될 수 있다.
본 발명에 따르면, 헤드부(HD)에 의해 가열된 접착부재(ACF)의 수지층(AF-BS, 도 6 참조)은 유동성을 가질 수 있고, 수지층(AF-BS, 도 6 참조) 내의 도전입자들(CB, 도 6 참조)의 위치는 변화될 수 있다. 즉, 표시모듈 제조장치(DMA)는 수지층(AF-BS, 도 6 참조) 내의 복수의 도전입자들(CB, 도 6 참조)의 위치를 제어할 수 있다. 표시패널(DP) 및 회로부(CP)는 정렬된 도전입자들(CB, 도 6 참조)에 의해 전기적으로 연결될 수 있다. 따라서, 신뢰성이 향상된 표시모듈 제조장치(DMA) 및 표시모듈 제조방법을 제공할 수 있다.
도 6은 본 발명의 일 실시예에 따른 도 4의 II-II'를 절단한 단면도이다.
도 3 및 도 6을 참조하면, 표시 회로층(DP-CL)은 표시패드들(DP-PD, 도 6 참조)을 더 포함할 수 있다. 표시패드들(DP-PD, 도 6 참조)은 신호 라인들(SGL, 도 2 참조)중 일부와 각각 전기적으로 연결될 수 있다.
회로필름(FP)은 베이스필름(FP-BS), 절연층(FP-IL), 및 패드들(FP-PD)을 포함할 수 있다. 회로부(CP, 도 2 참조)가 칩의 형태로 제공되는 경우, 패드들(FP-PD)은 구동소자(IC, 도 2 참조) 아래에 배치된 범프일 수 있다.
절연층(FP-IL)은 베이스필름(FP-BS) 아래에 배치될 수 있다. 절연층(FP-IL)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 발명의 일 실시예에 따른 절연층(FP-IL)은 단층의 실리콘 옥사이드층일 수 있다.
패드들(FP-PD)은 절연층(FP-IL)에 정의된 컨택홀들에 각각 배치될 수 있다. 패드들(FP-PD) 각각의 두께(TK-PD)는 절연층(FP-IL)의 두께보다 클 수 있다.
스테이지(ST)는 제1 극을 갖는 제1 자석(MG1)을 포함할 수 있다. 헤드부(HD)는 상기 제1 극과 상이한 제2 극을 갖는 제2 자석(MG2)을 포함할 수 있다. 평면 상에서 제1 자석(MG1) 및 제2 자석(MG2)은 중첩할 수 있다.
복수의 도전입자들(CB)을 정렬하는 단계(S500)는 제1 자석(MG1) 및 제2 자석(MG2) 각각에 전류를 가하는 단계, 표시패널(DP)의 두께 방향으로 자기장(MF)을 형성하는 단계, 복수의 도전입자들(CB) 각각에 상기 제1 극을 갖는 제1 영역(AR1) 및 상기 제2 극을 갖는 제2 영역(AR2)을 형성하는 단계, 제1 영역(AR1)이 헤드부(HD)와 인접하게 정렬되고, 제2 영역(AR2)이 스테이지(ST)와 인접하게 정렬되는 단계, 및 도전입자들(CB) 사이에 척력이 작용하는 단계를 포함할 수 있다.
제1 자석(MG1) 및 제2 자석(MG2) 각각은 전자석을 포함할 수 있다. 제1 자석(MG1) 및 제2 자석(MG2) 각각은 가해지는 전류에 따라 자력의 세기가 결정될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 자석(MG1) 및 제2 자석(MG2) 각각은 영구자석일 수 있다.
전류가 가해진 제1 자석(MG1) 및 제2 자석(MG2) 각각은 자력을 가질 수 있다. 예를 들어, 제1 자석(MG1)의 상기 제1 극은 S극이고, 제2 자석(MG2)의 상기 제2 극은 N극일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상기 제1 극은 N극이고, 상기 제2 극은 S극일 수 있다.
제1 자석(MG1) 및 제2 자석(MG2)은 표시패널(DP)의 두께 방향으로 자기장(MF)을 형성할 수 있다. 자기장(MF)의 방향은 제3 방향(DR3)과 평행할 수 있다. 본 발명의 일 실시예에 따른 자기장(MF)은 제2 자석(MG2)에서 제1 자석(MG1) 방향으로 형성될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 자기장(MF)의 방향은 제1 자석(MG1)의 상기 제1 극 및 제2 자석(MG2)의 상기 제2 극에 따라 변할 수 있다.
접착부재(ACF)는 수지층(AF-BS) 및 복수의 도전입자들(CB)을 포함할 수 있다. 접착부재(ACF)는 이방성 도전 필름을 포함할 수 있다. 접착부재(ACF)는 표시패널(DP) 및 회로필름(FP)을 전기적으로 연결할 수 있다. 수지층(AF-BS)은 접착성 수지를 포함할 수 있다.
복수의 도전입자들(CB) 각각은 코어부(CR) 및 코팅부(CT)를 포함할 수 있다. 코어부(CR)는 구 형상의 폴리머를 포함할 수 있다. 코팅부(CT)는 코어부(CR)를 커버할 수 있다. 코팅부(CT)는 강자성 물질을 포함할 수 있다. 예를 들어, 코팅부(CT)는 니켈일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 코팅부(CT)는 다양한 강자성 물질들 중 하나일 수 있다.
복수의 도전입자들(CB)을 정렬하는 단계(S500)는 코팅부(CT)를 자기화시키는 단계를 더 포함할 수 있다. 코팅부(CT)는 자기장(MF)에 의해 상기 제1 극 및 상기 제2 극으로 자기화될 수 있다.
자기화된 복수의 도전입자들(CB) 각각은 제1 영역(AR1) 및 제2 영역(AR2)을 포함할 수 있다. 제1 영역(AR1)은 자기장(MF)에 의해 상기 제1 극을 가질 수 있다. 제2 영역(AR2)은 자기장(MF)에 의해 상기 제2 극을 가질 수 있다.
제1 영역(AR1)은 헤드부(HD)와 인접하게 정렬될 수 있다. 제1 영역(AR1)은 헤드부(HD)와 상이한 극성을 가질 수 있다. 예를 들어, 제1 영역(AR1)은 S극을 가질 수 있다. 제1 영역(AR1)과 제1 자석(MG1) 사이에는 인력이 형성될 수 있다.
제2 영역(AR2)은 스테이지(ST)와 인접하게 정렬될 수 있다. 제2 영역(AR2)은 스테이지(ST)와 상이한 극성을 가질 수 있다. 예를 들어, 제2 영역(AR2)은 N극을 가질 수 있다. 제2 영역(AR2)과 제2 자석(MG2) 사이에는 인력이 형성될 수 있다.
하나의 도전입자(CB)의 제1 영역(AR1)은 인접한 도전입자(CB)의 제1 영역(AR1)과 동일한 극성을 가질 수 있다. 도전입자들(CB)의 제1 영역들(AR1) 사이에는 척력이 작용할 수 있다.
하나의 도전입자(CB)의 제2 영역(AR2)은 인접한 도전입자(CB)의 제2 영역(AR2)과 동일한 극성을 가질 수 있다. 도전입자들(CB)의 제2 영역들(AR2) 사이에는 척력이 작용할 수 있다.
복수의 도전입자들(CB) 사이에 척력이 작용할 수 있다. 도전입자들(CB)은 서로 소정의 간격(CBD)을 가지고 이격될 수 있다.
본 발명에 따르면, 제1 자석(MG1) 및 제2 자석(MG2)에 의해 복수의 도전입자들(CB) 사이에 척력이 작용할 수 있다. 상기 척력에 의해 복수의 도전입자들(CB)은 소정의 간격(CBD)을 가지고 고르게 분포될 수 있다. 표시패드들(DP-PD) 및 패드들(FP-PD) 사이에 적어도 하나의 도전입자(CB)가 배치될 확률이 증가할 수 있다. 표시패드들(DP-PD) 중 일부와 그에 대응하는 패드들(FP-PD)의 일부가 서로 전기적으로 연결되지 않을 확률이 감소될 수 있다. 따라서, 신뢰성이 향상된 표시모듈 제조장치(DMA, 도 4 참조) 및 표시모듈 제조방법을 제공할 수 있다.
또한, 본 발명에 따르면, 제1 자석(MG1) 및 제2 자석(MG2)에 의해 복수의 도전입자들(CB) 사이에 척력이 발생할 수 있다. 상기 척력에 의해 복수의 도전입자들(CB)은 소정의 간격(CBD)으로 이격되어 배치될 수 있다. 도전입자들(CB)이 뭉치는 현상이 방지될 수 있다. 하나의 패드(FP-PD)와 인접한 패드들 사이가 전기적으로 연결되는 현상을 방지할 수 있다. 따라서, 신뢰성이 향상된 표시모듈 제조장치(DMA, 도 4 참조) 및 표시모듈 제조방법을 제공할 수 있다.
표시패널(DP) 및 회로부(CP, 도 5 참조) 사이에 배치되기 전의 접착부재(ACF)가 포함하는 복수의 도전입자들(CB)의 배열이 규칙적이지 않더라도, 본 발명의 일 실시예에 따른 표시모듈 제조장치(DMA, 도 4 참조)는 복수의 도전입자들(CB)을 정렬하는 단계(S500) 및 표시패널(DP)과 회로부(CP, 도 5 참조)를 전기적으로 연결시키는 단계(S600)를 통해 복수의 도전입자들(CB)을 정렬할 수 있다.
본 발명의 표시모듈 제조장치(DMA, 도 4 참조) 및 표시모듈 제조방법에 따르면, 표시패널(DP)과 회로부(CP, 도 5 참조)를 부착하는 공정 중에 접착부재(ACF) 내의 복수의 도전입자들(CB)을 정렬할 수 있다. 도전입자들(CB)이 정렬됨에 따라, 표시패널(DP)과 회로부(CP, 도 5 참조)의 전기적인 연결 상태의 신뢰도가 향상될 수 있다. 따라서, 신뢰성이 향상된 표시모듈 제조장치(DMA, 도 4 참조) 및 표시모듈 제조방법을 제공할 수 있다.
도 7은 본 발명의 일 실시예에 따른 도 4의 II-II'에 대응하는 면을 따라 절단한 단면도이다. 도 7을 설명함에 있어서 도 6을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 3 및 도 7을 참조하면, 스테이지(ST)는 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4)을 포함할 수 있다. 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4)은 제2 방향(DR2)으로 서로 이격될 수 있다.
헤드부(HD)는 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4)을 포함할 수 있다. 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4)은 제2 방향(DR2)으로 서로 이격될 수 있다.
평면 상에서 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4)은 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4)과 각각 중첩할 수 있다.
표시패널(DP)을 배치하는 단계(S100)는 평면 상에서 표시패드들(DP-PD)이 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4)과 각각 중첩하도록 정렬하는 단계를 포함할 수 있다. 헤드부(HD)를 배치하는 단계(S400)는 평면 상에서 패드들(FP-PD)이 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4)과 각각 중첩하도록 정렬하는 단계를 포함할 수 있다.
평면 상에서 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4), 표시패드들(DP-PD), 패드들(FP-PD), 및 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4) 각각은 일대일 대응하여 중첩할 수 있다.
제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4) 및 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4)은 자기장(MF-1)을 형성할 수 있다.
제1 영역(AR1)은 자기장(MF-1)에 의해 제1 극을 가질 수 있다. 제2 영역(AR2)은 자기장(MF-1)에 의해 상기 제1 극과 상이한 제2 극을 가질 수 있다.
제1 영역(AR1)과 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4) 사이에는 인력이 형성될 수 있다. 제2 영역(AR2)과 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4) 사이에는 인력이 형성될 수 있다. 평면 상에서 복수의 도전입자들(CB)은 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4) 및 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4)과 인접하게 배치될 수 있다.
접착부재(ACF)는 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4) 각각과 중첩하는 제1 필름영역들(FA1) 및 제1 필름영역들(FA1)과 인접한 제2 필름영역들(FA2)을 포함할 수 있다.
제1 필름영역들(FA1) 각각에 중첩하는 도전입자들(CB)의 제1 개수는 제2 필름영역들(FA2) 각각에 중첩하는 도전입자들(CB)의 제2 개수보다 많을 수 있다.
도전입자들(CB)의 제1 영역들(AR1) 사이에는 척력이 작용할 수 있다. 도전입자들(CB)의 제2 영역들(AR2) 사이에는 척력이 작용할 수 있다.
평면 상에서 제1 필름영역들(FA1)과 중첩하는 도전입자들(CB)은 도전입자들(CB) 사이의 척력에 의해 제1 간격(CBD-1)으로 서로 이격될 수 있다. 평면 상에서 제2 필름영역들(FA2)과 중첩하는 도전입자들(CB)은 도전입자들(CB)과 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4) 및 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4) 사이의 인력에 의해 제2 간격(CBD-2)으로 서로 이격될 수 있다. 제1 간격(CBD-1)은 제2 간격(CBD-2)보다 좁을 수 있다.
본 발명에 따르면, 도전입자들(CB)과 제1 자석들(MG1-1, MG1-2, MG1-3, MG1-4) 및 제2 자석들(MG2-1, MG2-2, MG2-3, MG2-4) 사이의 인력 및 도전입자들(CB) 사이의 척력에 의해 표시패드들(DP-PD) 및 패드들(FP-PD) 사이가 전기적으로 연결되지 않을 확률이 감소될 수 있고, 하나의 패드(FP-PD)가 인접한 패드들와 전기적으로 연결되는 현상을 방지할 수 있다. 따라서, 신뢰성이 향상된 표시모듈 제조장치(DMA, 도 4 참조) 및 표시모듈 제조방법을 제공할 수 있다.
도 8은 본 발명의 일 실시예에 따른 도 4의 II-II'에 대응하는 면을 따라 절단한 단면도이다. 도 8을 설명함에 있어서 도 6을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 3 및 도 8을 참조하면, 회로부(CP, 도 5 참조)를 배치하는 단계(S300)는 회로부(CP, 도 5 참조)의 바닥면(BT-S)이 접착부재(ACF)와 접하는 단계를 포함할 수 있다.
바닥면(BT-S)은 평평할 수 있다. 바닥면(BT-S)의 일부는 패드들(FP-PD)이고, 바닥면(BT-S)의 다른 일부는 절연층(FP-IL1)일 수 있다.
패드들(FP-PD) 각각의 두께(TK-PD1)는 절연층(FP-IL1)의 두께(TK-IL1)와 동일할 수 있다.
도 9는 본 발명의 일 실시예에 따른 도 4의 II-II'에 대응하는 면을 따라 절단한 단면도이다. 도 9를 설명함에 있어서 도 7을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 3 및 도 9를 참조하면, 회로부(CP, 도 5 참조)를 배치하는 단계(S300)는 회로부(CP, 도 5 참조)의 바닥면(BT-S1)이 접착부재(ACF)와 접하는 단계를 포함할 수 있다.
바닥면(BT-S1)은 평평할 수 있다. 바닥면(BT-S1)의 일부는 패드들(FP-PD)이고, 바닥면(BT-S1)의 다른 일부는 절연층(FP-IL2)일 수 있다.
패드들(FP-PD) 각각의 두께(TK-PD2)는 절연층(FP-IL2)의 두께(TK-IL2) 동일할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DMA: 표시모듈 제조장치 MG1: 제1 자석
ST: 스테이지 DP: 표시패널
CB: 복수의 도전입자들 ACF: 접착부재
CP: 회로부 MG2: 제2 자석
HD: 헤드부

Claims (19)

  1. 제1 극을 갖는 제1 자석을 포함하는 스테이지 위에 표시패널을 배치하는 단계;
    상기 표시패널 위에 복수의 도전입자들을 포함하는 접착부재를 배치하는 단계;
    상기 접착부재 위에 회로부를 배치하는 단계;
    상기 제1 극과 상이한 제2 극을 갖는 제2 자석을 포함하는 헤드부를 상기 회로부 위에 배치하는 단계;
    상기 제1 자석 및 상기 제2 자석을 이용하여 상기 복수의 도전입자들을 정렬하는 단계; 및
    상기 표시패널과 상기 회로부를 전기적으로 연결하는 단계를 포함하는 표시모듈 제조방법.
  2. 제1 항에 있어서,
    상기 복수의 도전입자들을 정렬하는 단계는 상기 제1 자석 및 상기 제2 자석을 이용하여 상기 표시패널의 두께 방향으로 자기장을 형성하는 단계를 포함하는 표시모듈 제조방법.
  3. 제1 항에 있어서,
    상기 복수의 도전입자들을 정렬하는 단계는 상기 복수의 도전입자들 각각에 상기 제1 극을 갖는 제1 영역 및 상기 제2 극을 갖는 제2 영역을 형성하는 단계를 포함하는 표시모듈 제조방법.
  4. 제3 항에 있어서,
    상기 복수의 도전입자들을 정렬하는 단계는 상기 제1 영역이 상기 헤드부와 인접하게 정렬되고, 상기 제2 영역이 상기 스테이지와 인접하게 정렬되는 단계를 더 포함하는 표시모듈 제조방법.
  5. 제3 항에 있어서,
    상기 복수의 도전입자들을 정렬하는 단계는 상기 도전입자들 사이에 척력이 작용하는 단계를 더 포함하는 표시모듈 제조방법.
  6. 제5 항에 있어서,
    평면 상에서 상기 복수의 도전입자들은 서로 소정의 간격을 가지고 이격된 표시모듈 제조방법.
  7. 제1 항에 있어서,
    상기 복수의 도전입자들 각각은 코어부 및 상기 코어부를 커버하고 강자성 물질을 포함하는 코팅부를 포함하고,
    상기 복수의 도전입자들을 정렬하는 단계는 상기 제1 자석 및 상기 제2 자석을 이용하여 상기 코팅부를 자기화시키는 단계를 포함하는 표시모듈 제조방법.
  8. 제1 항에 있어서,
    상기 표시패널과 상기 회로부를 전기적으로 연결시키는 단계는 상기 헤드부를 이용하여 상기 접착부재를 가열 및 가압하는 단계를 포함하는 표시모듈 제조방법.
  9. 제1 항에 있어서,
    상기 복수의 도전입자들을 정렬하는 단계 및 상기 표시패널과 상기 회로부를 전기적으로 연결시키는 단계는 동시에 진행되는 표시모듈 제조방법.
  10. 제1 항에 있어서,
    상기 회로부를 배치하는 단계는 상기 회로부의 바닥면이 상기 접착부재와 접하는 단계를 포함하고,
    상기 바닥면은 평평하며, 상기 회로부는 상기 표시패널과 전기적으로 연결되는 패드 및 절연층을 포함하고, 상기 바닥면의 일부는 상기 패드이며 상기 바닥면의 다른 일부는 상기 절연층인 표시모듈 제조방법.
  11. 제1 항에 있어서,
    상기 제1 자석은 복수로 제공되고, 상기 제1 자석들은 제1 방향으로 이격되며,
    상기 제2 자석은 복수로 제공되고, 상기 제2 자석들은 상기 제1 방향으로 이격되는 표시모듈 제조방법.
  12. 제11 항에 있어서,
    상기 회로부는 상기 표시패널과 전기적으로 연결되는 패드들을 포함하고,
    상기 헤드부를 배치하는 단계는 평면 상에서 상기 제2 자석들이 상기 패드들과 각각 중첩하도록 정렬하는 단계를 포함하는 표시모듈 제조방법.
  13. 제11 항에 있어서,
    상기 접착부재는 상기 제1 자석들 각각과 중첩하는 제1 필름영역들 및 상기 제1 필름영역들과 인접한 제2 필름영역들을 포함하고,
    상기 제1 필름영역들 각각에 중첩하는 상기 도전입자들의 제1 개수는 상기 제2 필름영역들 각각에 중첩하는 상기 도전입자들의 제2 개수보다 많은 표시모듈 제조방법.
  14. 제1 항에 있어서,
    상기 제1 자석 및 상기 제2 자석 각각은 전자석이고,
    상기 복수의 도전입자들을 정렬하는 단계는 상기 제1 자석 및 상기 제2 자석 각각에 전류를 가하는 단계를 포함하는 표시모듈 제조방법.
  15. 제1 극을 갖는 제1 자석을 포함하는 스테이지; 및
    상기 스테이지 위에 배치되고 상기 제1 극과 상이한 제2 극을 갖는 제2 자석을 포함하는 헤드부를 포함하고,
    상기 스테이지와 상기 헤드부 사이에 배치된 표시패널, 복수의 도전입자들을 포함하는 접착부재, 및 회로부를 압착하며, 상기 복수의 도전입자들을 정렬하는 표시모듈 제조장치.
  16. 제15 항에 있어서,
    상기 제1 자석 및 상기 제2 자석 각각은 전자석을 포함하는 표시모듈 제조장치.
  17. 제15 항에 있어서,
    상기 제1 자석은 복수로 제공되고, 상기 제1 자석들은 제1 방향으로 이격되며,
    상기 제2 자석은 복수로 제공되고, 상기 제2 자석들은 상기 제1 방향으로 이격되는 표시모듈 제조장치.
  18. 제17 항에 있어서,
    평면 상에서 상기 제1 자석들은 상기 제2 자석들과 각각 중첩하는 표시모듈 제조장치.
  19. 제15 항에 있어서,
    상기 제1 자석 및 상기 제2 자석은 상기 표시패널의 두께 방향으로 자기장을 제공하는 표시모듈 제조장치.
KR1020190123802A 2019-10-07 2019-10-07 표시모듈 제조장치 및 표시모듈 제조방법 KR20210041661A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190123802A KR20210041661A (ko) 2019-10-07 2019-10-07 표시모듈 제조장치 및 표시모듈 제조방법
CN202010545977.7A CN112698523A (zh) 2019-10-07 2020-06-16 制造显示模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190123802A KR20210041661A (ko) 2019-10-07 2019-10-07 표시모듈 제조장치 및 표시모듈 제조방법

Publications (1)

Publication Number Publication Date
KR20210041661A true KR20210041661A (ko) 2021-04-16

Family

ID=75505544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190123802A KR20210041661A (ko) 2019-10-07 2019-10-07 표시모듈 제조장치 및 표시모듈 제조방법

Country Status (2)

Country Link
KR (1) KR20210041661A (ko)
CN (1) CN112698523A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4321849B2 (ja) * 2003-03-18 2009-08-26 奇美電子股▲ふん▼有限公司 ヒステリシス損失を用いたドライバーの実装方法およびドライバーを実装させるためのボンディングヘッド
JP2005194393A (ja) * 2004-01-07 2005-07-21 Hitachi Chem Co Ltd 回路接続用接着フィルム及び回路接続構造体
CN1989606A (zh) * 2004-08-31 2007-06-27 Jsr株式会社 晶片检验用各向异性导电性连接器及其制造方法和其应用
JP5074082B2 (ja) * 2007-04-16 2012-11-14 ソニーケミカル＆インフォメーションデバイス株式会社 導電性粒子体及びこれを用いた異方性導電接続材料、並びに導電性粒子体の製造方法
JP2009298915A (ja) * 2008-06-12 2009-12-24 Seiko Epson Corp 接合方法および接合体
US20120106111A1 (en) * 2010-10-31 2012-05-03 Joseph Mazzochette Anisotropic electrically and thermally conductive adhesive with magnetic nano-particles
KR20160119571A (ko) * 2015-04-06 2016-10-14 주식회사 아이이에스 전자장치의 제조 방법
KR101785151B1 (ko) * 2015-08-05 2017-10-18 한국과학기술원 비구형 형태의 전도성 입자를 이용한 굴곡이 있는 기판의 전기 접속용 이방성 전도 필름
CN105845204A (zh) * 2016-04-12 2016-08-10 京东方科技集团股份有限公司 各向异性导电胶、显示装置及基板与外接电路的邦定方法
CN107479274A (zh) * 2017-07-11 2017-12-15 武汉华星光电半导体显示技术有限公司 显示面板与外接电路的邦定方法及显示装置
CN109637699B (zh) * 2018-12-12 2020-05-12 武汉华星光电半导体显示技术有限公司 异方性导电膜制造方法及其设备

Also Published As

Publication number Publication date
CN112698523A (zh) 2021-04-23

Similar Documents

Publication Publication Date Title
TWI717642B (zh) 顯示面板
US10914992B2 (en) Display apparatus and method of manufacturing the same
US10993330B2 (en) Display panel, display device, and method for manufacturing display panel
US6693384B1 (en) Interconnect structure for electronic devices
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
CN111025793A (zh) 一种显示面板及显示装置
WO2021134824A1 (zh) 拼接式显示屏及其制备方法、显示装置
KR20150038842A (ko) 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
KR20180120527A (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법
CN110277365A (zh) 电子装置与拼接电子系统
WO2024040877A1 (zh) 拼接显示面板及其拼接方法、显示装置
JP2006163408A (ja) 両面ディスプレイおよびその製造方法
US11579501B2 (en) LCOS structure and method of forming same
CN103972201A (zh) 封装结构与显示模组
CN113314544A (zh) 显示设备
CN115424542B (zh) 无缝拼接Micro-LED显示面板与其制备方法
KR20090029084A (ko) 이방성 전도 필름 및 그를 포함하는 표시 장치
KR20210041661A (ko) 표시모듈 제조장치 및 표시모듈 제조방법
JP2006210809A (ja) 配線基板および実装構造体、電気光学装置および電子機器
JP3835460B2 (ja) 電子部品実装体の製造方法、及び電気光学装置
CN114122051B (zh) 显示面板及其制作方法、显示装置
CN110783489B (zh) 一种显示面板及其制备方法、显示装置
KR20210081017A (ko) 자성 도전볼을 포함하는 이방성 도전 필름 및 이를 이용한 표시 장치
TW476122B (en) Assembling method of non-transparent flat display panel
JP2008116795A (ja) 表示装置