KR20210027386A - 3d nand를 위한 on 스택 오버레이 개선 - Google Patents

3d nand를 위한 on 스택 오버레이 개선 Download PDF

Info

Publication number
KR20210027386A
KR20210027386A KR1020217002183A KR20217002183A KR20210027386A KR 20210027386 A KR20210027386 A KR 20210027386A KR 1020217002183 A KR1020217002183 A KR 1020217002183A KR 20217002183 A KR20217002183 A KR 20217002183A KR 20210027386 A KR20210027386 A KR 20210027386A
Authority
KR
South Korea
Prior art keywords
containing gas
silicon
flow rate
sccm
gas
Prior art date
Application number
KR1020217002183A
Other languages
English (en)
Other versions
KR102697912B1 (ko
Inventor
용징 린
차-징 궁
마사키 오가타
유생 주
싱하이 한
디네쉬 파디
주안 카를로스 로차
아미트 쿠마르 반살
무쿤드 스리니바산
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210027386A publication Critical patent/KR20210027386A/ko
Application granted granted Critical
Publication of KR102697912B1 publication Critical patent/KR102697912B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H01L27/11524—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본원에서 설명된 실시예들은, 최소화된 IPD(in-plane distortion) 및 리소그래픽 오버레이 에러들을 갖는 ON(oxide/nitride) 층들의 층 스택들을 제조하는 것에 관한 것이다. 층 스택 ON 층들을 형성하는 방법은 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스를 유동시키는 단계를 포함한다. SiO2의 제1 재료 층을 형성하기 위해 RF 전력이 대칭적으로 인가된다. 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스가 유동된다. Si3N4의 제2 재료 층을 형성하기 위해 제2 RF 전력이 대칭적으로 인가된다. 원하는 수의 제1 재료 층들 및 제2 재료 층들이 층 스택을 구성할 때까지, 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스를 유동시키는 단계, 제1 RF 전력을 대칭적으로 인가하는 단계, 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스를 유동시키는 단계, 및 제2 RF 전력을 대칭적으로 인가하는 단계는 반복된다.

Description

3D NAND를 위한 ON 스택 오버레이 개선
[0001] 본 개시내용의 실시예들은 일반적으로, 3D NAND 메모리 셀 제조 프로세스들에 관한 것이다. 더욱 상세하게는, 본 개시내용의 실시예들은, 최소화된 IPD(in-plane distortion) 및 리소그래픽 오버레이 오차들을 갖는 ON(oxide/nitride) 층들의 층 스택들을 제조하는 장치들 및 방법들에 관한 것이다.
[0002] 더 적은 비용으로 더 작은 기하학적 구조들을 갖는 고-용량, 고성능 컴퓨터 메모리 디바이스들에 대한 필요성을 추구하는 수요가 계속 증가하고 있다. 이를 위해, 3D(three-dimensional) 메모리 셀들, 이를테면, 수직 게이트 3D 메모리 셀들을 생성하기 위해 메모리 셀들의 구성요소들이 하나가 다른 하나 위에 있는 식으로 적층된다. 하나의 그러한 기술은, 일반적으로 메모리 카드들, USB 플래시 드라이브들, 솔리드-스테이트 드라이브들, 및 데이터 저장 및 전송을 위한 다른 유사한 디바이스들에서 발견되는 NAND 플래시 메모리이다. NAND 플래시 메모리에서, 조밀하게 패킹된 고-용량 메모리 디바이스들을 생성하기 위해, 트랜지스터들로 만들어진 메모리 셀들은 직렬로 연결되고 수직 층들로 적층된다. 플래시 드라이브들은 일반적으로 전력을 덜 사용하고 보통의 하드 드라이브들보다 더욱 내구성이 있는데, 그 이유는 플래시 드라이브들은 이동 부품들을 포함하지 않기 때문이다. 따라서, 플래시 드라이브들의 용량을 증가시키는 데 큰 관심이 있다.
[0003] 플래시 기술이 진전됨에 따라, 소규모로 고-용량 디바이스들을 생성하는 방법에 난제들이 계속 존재했다. 하나의 그러한 난제는, 3D NAND 메모리 셀들이 ON(oxide/nitride) 층들의 64x 이상의 층 스택들 ―이 ON(oxide/nitride) 층들은 IPD(in-plane distortion) 및 리소그래픽 오버레이 에러들을 겪음― 을 필요로 한다는 것이다. 그러므로, 최소화된 IPD 및 개선된 리소그래픽 오버레이를 갖는 ON 층들의 층 스택들을 제조하는 장치 및 방법들이 당업계에 필요하다.
[0004] 일 실시예에서, ON(oxide/nitride) 층들의 층 스택을 형성하는 방법이 제공된다. 방법은, 기판을 프로세스 챔버로 이송하는 단계, 기판을 유지하는 페데스탈을 증착 온도로 가열하는 단계, 및 프로세스 챔버 안으로, 제1 실리콘-함유 가스 유량으로 제1 실리콘-함유 가스를 유동시키고, 산소-함유 가스 유량으로 산소-함유 가스를 유동시키며, 제1 희석 가스 유량으로 제1 희석 가스를 유동시키는 단계를 포함한다. 실리콘 디옥사이드(SiO2)의 제1 재료 층을 형성하기 위해, 제1 RF(radio frequency) 전력이 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스에 대칭적으로 인가된다. 방법은, 프로세스 챔버 안으로, 제2 실리콘-함유 가스 유량으로 제2 실리콘-함유 가스를 유동시키고, 질소-함유 가스 유량으로 질소-함유 가스를 유동시키며, 제2 희석 가스 유량으로 제2 희석 가스를 유동시키는 단계를 더 포함한다. 실리콘 나이트라이드(Si3N4)의 제2 재료 층을 형성하기 위해, 제2 RF 전력이 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스에 대칭적으로 인가된다. 제1 재료 층 및 제2 재료 층의 원하는 수의 재료 층 쌍들이 층 스택을 구성할 때까지, 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스를 유동시키는 단계, 제1 RF 전력을 대칭적으로 인가하는 단계, 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스를 유동시키는 단계, 및 제2 RF 전력을 대칭적으로 인가하는 단계가 반복된다.
[0005] 다른 실시예에서, ON(oxide/nitride) 층들의 층 스택을 형성하는 방법이 제공된다. 방법은, 기판을 제1 프로세스 챔버로 이송하는 단계, 기판을 유지하는, 제1 프로세스 챔버의 제1 페데스탈을 증착 온도로 가열하는 단계, 및 제1 프로세스 챔버 안으로, 제1 실리콘-함유 가스 유량으로 제1 실리콘-함유 가스를 유동시키고, 산소-함유 가스 유량으로 산소-함유 가스를 유동시키며, 제1 희석 가스 유량으로 제1 희석 가스를 유동시키는 단계를 포함한다. 실리콘 디옥사이드(SiO2)의 제1 재료 층을 형성하기 위해, 제1 RF(radio frequency) 전력이 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스에 대칭적으로 인가된다. 방법은, 제1 프로세스 챔버 안으로, 제2 실리콘-함유 가스 유량으로 제2 실리콘-함유 가스를 유동시키고, 질소-함유 가스 유량으로 질소-함유 가스를 유동시키며, 제2 희석 가스 유량으로 제2 희석 가스를 유동시키는 단계를 더 포함한다. 실리콘 나이트라이드(Si3N4)의 제2 재료 층을 형성하기 위해, 제2 RF 전력이 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스에 대칭적으로 인가된다. 제1 재료 층 및 제2 재료 층의 원하는 수의 재료 층 쌍들의 제1 부분이 층 스택을 구성할 때까지, 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스를 유동시키는 단계, 제1 RF 전력을 대칭적으로 인가하는 단계, 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스를 유동시키는 단계, 및 제2 RF 전력을 대칭적으로 인가하는 단계가 반복된다. 방법은, 제1 프로세스 챔버로부터 제2 프로세스 챔버로 기판을 이송하는 단계, 기판을 유지하는, 제2 프로세스 챔버의 제2 페데스탈을 증착 온도로 가열하는 단계, 및 제1 재료 층 및 제2 재료 층의 원하는 수의 재료 층 쌍들의 제2 부분이 층 스택을 구성할 때까지, 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스를 유동시키는 단계, 제1 RF 전력을 대칭적으로 인가하는 단계, 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스를 유동시키는 단계, 및 제2 RF 전력을 대칭적으로 인가하는 단계를 반복하는 단계를 더 포함한다.
[0006] 또 다른 실시예에서, 샤워헤드가 제공된다. 샤워헤드는, 샤워헤드에 배치된 대칭 RF(radio frequency) 회로를 포함하고, 대칭 RF(radio frequency) 회로는 RF 피드에 의해 RF 전력원에 연결되며, RF 피드는 90 도 간격들로 대칭 RF 회로에 연결된 4 개의 부분들을 갖는다.
[0007] 본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간략히 요약된 본 개시내용의 더욱 상세한 설명이 실시예들을 참조함으로써 이루어질 수 있으며, 이 실시예들 중 일부는 첨부된 도면들에서 예시된다. 그러나, 첨부된 도면들이 예시적인 실시예들만을 예시하며, 그러므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 동등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0008] 도 1은 실시예에 따른, 메모리 디바이스의 개략적인 단면도이다.
[0009] 도 2는 실시예에 따른, 프로세싱 시스템의 개략도이다.
[0010] 도 3은 실시예에 따른, 플라즈마-강화 화학 기상 증착 시스템의 개략적인 단면도이다.
[0011] 도 4는 실시예에 따른, 프로세스 챔버의 샤워헤드의 개략적인 횡단면 평면도이다.
[0012] 도 5는 실시예에 따른, 최소화된 IPD 및 개선된 리소그래픽 오버레이를 갖는 ON 층들의 층 스택을 형성하는 방법의 흐름도이다.
[0013] 도 6은 실시예에 따른, 최소화된 IPD 및 개선된 리소그래픽 오버레이를 갖는 ON 층들의 층 스택을 형성하는 방법의 흐름도이다.
[0014] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 요소들 및 특징들이 추가적인 언급 없이 다른 실시예들에 유익하게 통합될 수 있다는 것이 고려된다.
[0015] 본원에서 설명된 실시예들은, 최소화된 IPD(in-plane distortion) 및 리소그래픽 오버레이 에러들을 갖는 ON(oxide/nitride) 층들의 층 스택들을 제조하는 것에 관한 것이다. 층 스택 ON 층들을 형성하는 방법은 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스를 유동시키는 단계를 포함한다. SiO2의 제1 재료 층을 형성하기 위해 RF 전력이 대칭적으로 인가된다. 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스가 유동된다. Si3N4의 제2 재료 층을 형성하기 위해 제2 RF 전력이 대칭적으로 인가된다. 원하는 수의 제1 재료 층들 및 제2 재료 층들이 층 스택을 구성할 때까지, 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스를 유동시키는 단계, 제1 RF 전력을 대칭적으로 인가하는 단계, 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스를 유동시키는 단계, 및 제2 RF 전력을 대칭적으로 인가하는 단계는 반복된다.
[0016] 도 1은 본 개시내용의 실시예들에 따른, 메모리 디바이스(100)의 개략적인 단면도이다. 메모리 디바이스(100)는 복수의 제1 재료 층들(104), 및 이러한 복수의 제1 재료 층들(104) 상의 복수의 제2 재료 층들(106)을 갖는 기판(102)을 포함한다. 복수의 제1 재료 층들(104) 중의 제1 재료 층 및 복수의 제2 재료 층들(106) 중의 제2 재료 층의 복수의 재료 층 쌍들(108)로서 또한 알려진 재료 층 쌍들(108a, 108b, 108c, ... 108n)이 층 스택(110)을 구성한다. ON 스택 메모리 디바이스의 실시예에서, 제1 재료 층들(104) 각각은 일반적으로 실리콘 디옥사이드 층(O 층)이고, 제2 재료 층들(106) 각각은 일반적으로 실리콘 나이트라이드 층(N 층)이다. 도 1이 제1 재료 층(104) 위에 증착된 제2 재료 층(106)을 도시하지만, 증착 순서는 제1 재료 층(104)(O 층)이 제2 재료 층(106)(N 층) 위에 증착되도록 역전될 수 있다. 메모리 디바이스(100)가 3D NAND 메모리 셀인 실시예에서, 메모리 디바이스(100)는 기판(102)의 제1 표면(112)의 양단에 배치된 소스 및 드레인(미도시)을 더 포함한다. 플래시 메모리로서 사용하기 위해, 다수의 NAND 플래시 셀들은 일반적으로, 소스 또는 드레인을 공유하는 인접 셀들과 직렬로 연결되며, 각각의 셀은 비트라인 및 워드라인에 연결된다. 동작 중에, 각각의 셀은 이러한 각각의 셀에 "0" 또는 "1"과 같은 데이터를 저장할 수 있다.
[0017] 최소화된 IPD 및 개선된 리소그래픽 오버레이를 갖는 ON/OP 필름들의 층 스택들을 제조하는 방법들은, 비교적 낮은 온도들에서 실리콘 필름들을 형성하기 위해 사용될 수 있는 PECVD(plasma-enhanced chemical vapor deposition) 프로세스들을 포함한다. 방법들은 캘리포니아주 산타 클라라의 Applied Materials, Inc.로부터 입수가능한 PRODUCER® PECVD(plasma enhanced CVD) 시스템과 같은 하나 이상의 트윈 PECVD 시스템들에 의해 수행될 수 있다. PECVD 시스템들은 캘리포니아주 산타 클라라의 Applied Materials, Inc.로부터 입수가능한 프로세싱 시스템(200)에 통합될 수 있다. 아래에서 설명되는 프로세싱 시스템은 예시적인 프로세싱 시스템이며, 다른 제조업체들로부터의 프로세싱 시스템들을 포함하는 다른 프로세싱 시스템들이 본 개시내용의 양상들을 달성하도록 수정되거나 또는 본 개시내용의 양상들과 함께 사용될 수 있다는 것이 이해되어야 한다. 아래의 PECVD 시스템은 예시적인 PECVD 시스템이며, 다른 제조업체들로부터의 PECVD 시스템들을 포함하는 다른 PECVD 시스템들이 본 개시내용의 양상들을 달성하도록 수정되거나 또는 본 개시내용의 양상들과 함께 사용될 수 있다는 것이 이해되어야 한다.
[0018] 도 2는 최소화된 IPD 및 개선된 리소그래픽 오버레이를 갖는 ON/OP 층들의 층 스택들을 제조하는 방법들을 위해 활용되는 프로세싱 시스템(200)의 개략도이다. 도 2에 도시된 바와 같이, 한 쌍의 FOUP(front opening unified pod)들(202)이 기판들을 공급하고, 이 기판들은 로봇 아암들(204)에 의해 수용되며, PECVD 시스템들(208a, 208b)의 프로세스 챔버들(214a-214d) 및/또는 RTP(Rapid Thermal Processing) 챔버들(210a, 210b) 중 하나에 배치되기 전에 홀딩 영역(206)에 배치된다. 제2 로봇 아암(212)이 홀딩 영역(206)으로부터 PECVD 시스템들(208a-208d) 및/또는 RTP 챔버들(210a, 210b)로, 그리고 그 반대로 기판들을 수송하기 위해 사용될 수 있다. PECVD 시스템들(208a, 208b)은 ON/OP 층 스택들을 증착하기 위해 활용되고, RTP 챔버들(210a, 210b)은 ON/OP 층 스택들을 어닐링하기 위해 활용된다.
[0019] 도 3은 최소화된 IPD 및 개선된 리소그래픽 오버레이를 갖는 ON/OP 층들의 층 스택들을 제조하는 방법들을 위해 활용되는 PECVD 시스템(208a)의 개략적인 단면도이다. 도 3에 도시된 바와 같이, PECVD 시스템(208a)은 프로세스 챔버들(214a, 214b)을 포함하며, 여기서, 프로세스 챔버들(214a, 214b)은 자원들, 예컨대, 이를테면, 공유 진공 펌프(304), 제1 가스 소스(306), 제2 가스 소스(332) 및 제3 가스 소스(334)를 공유한다. 프로세스 챔버(214a)(예컨대, 제1 프로세스 챔버) 및 프로세스 챔버(214b)(예컨대, 제2 프로세스 챔버)는 유사하게 구성된다.
[0020] 각각의 프로세스 챔버(214a, 214b)는 프로세싱 볼륨(307, 308)을 갖고, 프로세싱 볼륨(307, 308)은 기판(102)을 지지하기 위해 이 프로세싱 볼륨(307, 308) 내에 배치된 페데스탈(309, 310)을 포함한다. 페데스탈(309, 310)은 정전 척, 진공 척, 기판 유지 클램프 등과 같이 페데스탈(309, 310) 상에 기판(102)을 유지하는 메커니즘(미도시), 및 가열 요소(미도시)를 포함한다. 페데스탈(309, 310)은 리프트 시스템(미도시)에 연결된 스템(311, 312)에 의해 프로세싱 볼륨(307, 308)에 커플링되고 프로세싱 볼륨(307, 308)에 이동가능하게 배치되며, 이 리프트 시스템은 상승 프로세싱 포지션과 하강 포지션 사이에서 페데스탈(309, 310)을 이동시키며, 이는 개구(315, 316)를 통해 프로세스 챔버(214a, 214b)로 그리고 프로세스 챔버(214a, 214b)로부터 기판(102)의 이송을 가능하게 한다.
[0021] 제1 가스 소스(306)로부터, 프로세싱 볼륨(307, 308)에 걸쳐 제1 프로세스 가스를 분배하기 위해 사용되는 샤워헤드(319, 320)로의 제1 프로세스 가스의 유량을 제어하기 위해, MFC(mass flow control) 디바이스와 같은 유동 제어기(317, 318)가 제1 가스 소스(306)와 프로세스 챔버(214a, 214b) 사이에 배치된다. 제2 가스 소스(332)로부터, 프로세싱 볼륨(307, 308)에 걸쳐 제2 프로세스 가스를 분배하기 위해 사용되는 샤워헤드(319, 320)로의 제2 프로세스 가스의 유량을 제어하기 위해, 유동 제어기(328, 329)가 제2 가스 소스(332)와 프로세스 챔버(214a, 214b) 사이에 배치된다. 제3 가스 소스(334)로부터, 프로세싱 볼륨(307, 308)에 걸쳐 제3 프로세스 가스를 분배하기 위해 사용되는 샤워헤드(319, 320)로의 제3 프로세스 가스의 유량을 제어하기 위해, 유동 제어기(330, 331)가 제3 가스 소스(334)와 프로세스 챔버(214a, 214b) 사이에 배치된다. 프로세싱 볼륨(307, 308) 내의 압력을 제어하기 위해 프로세스 챔버(214a, 214b)와 공유 진공 펌프(304) 사이에 밸브(325, 326)가 배치될 수 있다.
[0022] 샤워헤드(319, 320)는, 프로세스 가스로부터 프로세싱 볼륨(307, 308) 내의 실질적으로 균일한 플라즈마를 점화(striking)시키기 위해 복수의 부분들(344, 345)을 갖는 RF 피드(323, 324)에 의해 RF 전력원(321, 322)에 연결된 대칭 RF(radio frequency) 회로(도 4에 도시됨)를 포함한다. 페데스탈(309, 310)은 최하부 튜너 조립체(340, 341)를 포함한다. 최하부 튜너 조립체(340, 341)는 튜닝 회로(342, 343)에 커플링된 튜닝 전극(313, 314)을 포함한다. 튜닝 회로(342, 343)는 프로세싱 볼륨 내의 플라즈마의 추가적인 제어를 제공하기 위해 튜닝 전극(313, 314)에 대한 임피던스를 변조하는 데 활용된다. 예컨대, 튜닝 전극(313, 314)의 임피던스를 변조하는 것은 기판(102)에 대한 플라즈마 충격(bombardment)을 증가시킨다.
[0023] 도 4는 프로세스 챔버들(214a)의 샤워헤드(319)의 횡단면 평면도이다. 샤워헤드(319)는 RF 피드(323)에 커플링된, 이 샤워헤드(319) 내에 배치된 대칭 RF 회로(402)를 갖는다. 대칭 RF 회로(402)에 대한 RF 전력의 공급이 대칭적이 되도록, 복수의 부분들(344)의 각각의 부분이 대칭 RF 회로(402)에 연결된다. 예컨대, RF 피드(323)는, 90 도 간격들로 대칭 RF 회로(402)에 연결된 4 개의 부분들을 갖는다. 대칭 RF 회로(402)에 대한 RF 전력의 대칭적인 공급은, 프로세싱 볼륨(307) 내의 실질적으로 균일한 플라즈마를 점화시키는 것을 가능하게 한다. 대칭 RF 회로(402)는 대칭적이고, 따라서 ON 층들의 층 스택들의 IPD를 감소시키기 위해 프로세싱 볼륨(307) 내의 플라즈마는 실질적으로 균일하다.
[0024] 도 5는 최소화된 IPD 및 개선된 리소그래픽 오버레이를 갖는 ON 층들의 층 스택을 형성하는 방법(500)의 흐름도이다. 동작(501)에서, 기판(102)이 PECVD 시스템(208a)의 프로세스 챔버(214a)로 이송된다. 일 실시예에서, 제2 로봇 아암(212)이 프로세싱 시스템(200)의 홀딩 영역(206)으로부터 PECVD 시스템(208a)의 프로세스 챔버(214a)로 기판(102)을 이송한다. 동작(502)에서, 페데스탈(309)은 약 500 도(℃) 내지 약 600 ℃의 증착 온도로 가열된다. 동작(503)에서, 실리콘 디옥사이드(SiO2)의 제1 재료 층(104)이 증착된다. 동작(503) 동안, 프로세스 챔버(214a)로, 제1 실리콘-함유 가스 유량으로 제1 실리콘-함유 가스가 전달되고, 산소-함유 가스 유량으로 산소-함유 가스가 전달되며, 제1 희석 가스 유량으로 제1 희석 가스가 전달된다.
[0025] 일 실시예에서, 제1 가스 소스(306)와 프로세스 챔버(214a) 사이에 배치된 유동 제어기(317)는 샤워헤드(319)에 제공되는 제1 실리콘-함유 가스의 제1 실리콘-함유 가스 유량을 제어하고, 이 샤워헤드(319)는 프로세스 챔버(214a)의 프로세싱 볼륨(307)에 걸쳐 제1 실리콘-함유 가스를 분배한다. 제1 실리콘-함유 가스는 실란(SiH4), 테트라에틸 오르토실리케이트(TEOS) 및 디실란(Si2H6) 중 적어도 하나를 포함할 수 있다. 다른 실시예에서, 제2 가스 소스(332)와 프로세스 챔버(214a) 사이에 배치된 유동 제어기(328)는 샤워헤드(319)에 제공되는 산소-함유 가스의 산소-함유 가스 유량을 제어하고, 이 샤워헤드(319)는 프로세스 챔버(214a)의 프로세싱 볼륨(307)에 걸쳐 산소-함유 가스를 분배한다. 산소-함유 가스는 나이트러스 옥사이드(N2O), 산소 가스(O2) 및 삼산소(O3) 중 적어도 하나를 포함할 수 있다. 또 다른 실시예에서, 제3 가스 소스(334)와 프로세스 챔버(214a) 사이에 배치된 유동 제어기(330)는 샤워헤드(319)에 제공되는 제1 희석 가스의 제1 희석 가스 유량을 제어하고, 이 샤워헤드(319)는 프로세스 챔버(214a)의 프로세싱 볼륨(307)에 걸쳐 제1 희석 가스를 분배한다. 제1 희석 가스는 질소 가스(N2), 아르곤(Ar) 및 헬룸(He) 중 적어도 하나를 포함할 수 있다. 일부 실시예들에서, 제1 실리콘-함유 가스 유량은 약 600 sccm(standard cubic centimeters per minute) 내지 약 5000 sccm이고, 산소-함유 가스 유량은 약 500 sccm 내지 약 15000 sccm이며, 제1 희석 가스 유량은 약 100 sccm 내지 약 20000 sccm이다.
[0026] SiO2의 제1 재료 층(104)의 증착 동안, 제1 RF 전력이 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스에 인가된다. 일 실시예에서, 내부에 대칭 RF 회로(402)가 배치되어 있는 샤워헤드(319)는, 제1 RF 전력의 대칭적인 인가를 가능하게 하기 위해 복수의 부분들(344)을 갖는 RF 피드(323)에 의해 RF 전력원(321)에 연결된다. 대칭 RF 회로(402)에 대한 RF 전력의 공급이 대칭적이 되도록, 복수의 부분들의 각각의 부분이 대칭 RF 회로(402)에 연결된다. 제1 RF 전력의 대칭적인 인가는, IPD를 최소화하고 ON 층들의 층 스택(110)의 리소그래픽 오버레이를 개선시키기 위해, 개선된 잔류 균일성을 갖는 SiO2의 제1 재료 층(104)의 증착을 가능하게 한다. 일 실시예에서, ON 층들의 층 스택(110)의 IPD는 10%만큼 감소된다.
[0027] 일 실시예에서, 제1 재료 층(104)은 증착-후 처리 프로세스(post-deposition treatment process)에 노출된다. 선택적인 동작(504)에서, SiO2의 제1 재료 층(104)의 증착 후에, 제1 실리콘-함유 가스의 유동은 중단되고, 산소-함유 가스의 유동 및 제1 희석 가스의 유동은 계속된다. 제1 실리콘-함유 가스의 유동은 중단되고, 산소-함유 가스의 유동 및 제1 희석 가스의 유동은 플라즈마를 안정화시키기 위해 계속된다. 최하부 튜너 조립체(340)의 튜닝 회로(342)는 프로세싱 볼륨(307) 내의 남아 있는 플라즈마의 기판(102)에 대한 충격을 증가시키기 위해 튜닝 전극(313)에 대한 임피던스를 변조하는 데 활용된다. 프로세싱 볼륨(307) 내의 남아 있는 플라즈마의 기판(102)에 대한 충격을 증가시키는 것은, 제1 재료 층(104)의 응력 불-균일성을 감소시킨다. 제1 재료 층(104)의 응력 불-균일성을 감소시키는 것은, IPD를 최소화하고 ON 층들의 층 스택(110)의 리소그래픽 오버레이를 개선시킨다.
[0028] 동작(505)에서, 실리콘 나이트라이드(Si3N4)의 제2 재료 층(106)이 증착된다. 동작(505) 동안, 프로세스 챔버(214a)로, 제2 실리콘-함유 가스 유량으로 제2 실리콘-함유 가스가 전달되고, 질소-함유 가스 유량으로 질소-함유 가스가 전달되며, 제2 희석 가스 유량으로 제2 희석 가스가 전달된다.
[0029] 일 실시예에서, 제1 가스 소스(306)와 프로세스 챔버(214a) 사이에 배치된 유동 제어기(317)는 샤워헤드(319)에 제공되는 제2 실리콘-함유 가스의 제2 실리콘-함유 가스 유량을 제어하고, 이 샤워헤드(319)는 프로세스 챔버(214a)의 프로세싱 볼륨(307)에 걸쳐 제2 실리콘-함유 가스를 분배한다. 제2 실리콘-함유 가스는 SiH4 및 Si2H6 중 적어도 하나를 포함할 수 있다. 다른 실시예에서, 제2 가스 소스(332)와 프로세스 챔버(214a) 사이에 배치된 유동 제어기(328)는 샤워헤드(319)에 제공되는 질소-함유 가스의 질소-함유 가스 유량을 제어하고, 이 샤워헤드(319)는 프로세스 챔버(214a)의 프로세싱 볼륨(307)에 걸쳐 질소-함유 가스를 분배한다. 질소-함유 가스는 암모니아(NH3) 및 N2 중 적어도 하나를 포함할 수 있다. 또 다른 실시예에서, 제3 가스 소스(334)와 프로세스 챔버(214a) 사이에 배치된 유동 제어기(330)는 샤워헤드(319)에 제공되는 제2 희석 가스의 제2 희석 가스 유량을 제어하고, 이 샤워헤드(319)는 프로세스 챔버(214a)의 프로세싱 볼륨(307)에 걸쳐 제2 희석 가스를 분배한다. 제2 희석 가스는 N2, Ar 및 He 중 적어도 하나를 포함할 수 있다. 제2 희석 가스 유량은, Si3N4의 제2 재료 층(106)의 잔류 균일성을 개선시키고 IPD를 50%만큼 감소시키도록 선택된다. 일 실시예에서, 제2 희석 가스는 N2이고, 제2 희석 가스 유량은 약 2000 sccm을 초과한다. N2 또는 Ar의 유동을 증가시키는 것은, 증착 동안 플라즈마 균일성을 개선시켜 IPD를 감소시킬 수 있다. 일부 실시예들에서, 제2 실리콘-함유 가스 유량은 약 30 sccm(standard cubic centimeters per minute) 내지 약 300 sccm이고, 질소-함유 가스 유량은 약 200 sccm 내지 약 7000 sccm이며, 제2 희석 가스 유량은 약 500 sccm 내지 약 3000 sccm이다.
[0030] Si3N4의 제2 재료 층(106)의 증착 동안, 제2 RF 전력이 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스에 인가된다. 일 실시예에서, 내부에 대칭 RF 회로(402)가 배치되어 있는 샤워헤드(319)는, 제2 RF 전력의 대칭적인 인가를 가능하게 하기 위해 RF 피드(323)에 의해 RF 전력원(321)에 연결된다. 제2 RF 전력의 대칭적인 인가는, IPD를 최소화하고 ON 층들의 층 스택(110)의 리소그래픽 오버레이를 개선시키기 위해, 개선된 잔류 균일성을 갖는 Si3N4의 제2 재료 층(106)의 증착을 가능하게 한다.
[0031] 일 실시예에서, 제2 재료 층(106)은 증착-후 처리 프로세스에 노출된다. 선택적인 동작(506)에서, Si3N4의 제2 재료 층(106)의 증착 후에, 제2 실리콘-함유 가스의 유동은 중단되고, 질소-함유 가스의 유동 및 제2 희석 가스의 유동은 계속된다. 제2 실리콘-함유 가스의 유동은 중단되고, 질소-함유 가스의 유동 및 제2 희석 가스의 유동은 플라즈마를 안정화시키기 위해 계속된다. 최하부 튜너 조립체(340)의 튜닝 회로(342)는 프로세싱 볼륨(307) 내의 남아 있는 플라즈마의 기판(102)에 대한 충격을 증가시키기 위해 튜닝 전극(313)에 대한 임피던스를 변조하는 데 활용된다. 프로세싱 볼륨(307) 내의 남아 있는 플라즈마의 기판(102)에 대한 충격을 증가시키는 것은, 제1 재료 층(104)의 응력 불-균일성을 감소시킨다. 제1 재료 층(104)의 응력 불-균일성을 감소시키는 것은, IPD를 최소화하고 ON 층들의 층 스택(110)의 리소그래픽 오버레이를 개선시킨다.
[0032] 동작(507)에서, SiO2의 제1 재료 층(104) 및 Si3N4의 제2 재료 층(106)의 원하는 수의 재료 층 쌍들(108)이 층 스택(110)을 구성할 때까지, 동작(503), 선택적인 동작(504), 동작(505) 및 선택적인 동작(506)은 반복된다. 일 실시예에서, 64 개의 재료 층 쌍들(108)이 층 스택(110)을 구성한다.
[0033] 동작(508)에서, 기판(102)은 RTP 챔버(210a)로 이송된다. 일 실시예에서, 제2 로봇 아암(212)이 PECVD 시스템(208a)의 프로세스 챔버(214a)로부터 프로세싱 시스템(200)의 RTP 챔버(210a)로 기판(102)을 이송한다. 동작(509)에서, 층 스택(110)은 약 800 ℃를 초과하는 어닐링 온도에서 어닐링된다. 약 800 ℃를 초과하는 어닐링 온도에서 어닐링하는 것은, IPD를 최소화하고 리소그래픽 오버레이를 개선시키기 위해, 응력 완화에 의해 ON 층들의 층 스택(110)의 잔류 균일성을 개선시킨다. 일 실시예에서, ON 층들의 층 스택(110)의 IPD는 50%만큼 감소된다.
[0034] 도 6은 최소화된 IPD 및 개선된 리소그래픽 오버레이를 갖는 ON 층들의 층 스택들을 제조하는 방법(600)의 흐름도이다. 동작(601)에서, 기판(102)이 PECVD 시스템(208a)의 프로세스 챔버(214a)로 이송된다. 동작(602)에서, 페데스탈(309)은 약 550 ℃ 내지 약 650 ℃의 증착 온도로 가열된다. 동작(603)에서, 실리콘 디옥사이드(SiO2)의 제1 재료 층(104)이 증착된다. 동작(603) 동안, 프로세스 챔버(214a)로, 제1 실리콘-함유 가스 유량으로 제1 실리콘-함유 가스가 전달되고, 산소-함유 가스 유량으로 산소-함유 가스가 전달되며, 제1 희석 가스 유량으로 제1 희석 가스가 전달된다. SiO2의 제1 재료 층(104)의 증착 동안, 제1 RF 전력이 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스에 대칭적으로 인가된다. 제1 RF 전력의 대칭적인 인가는, IPD를 최소화하고 ON 층들의 층 스택(110)의 리소그래픽 오버레이를 개선시키기 위해, 개선된 잔류 균일성을 갖는 SiO2의 제1 재료 층(104)의 증착을 가능하게 한다.
[0035] 동작(604)에서, 실리콘 나이트라이드(Si3N4)의 제2 재료 층(106)이 증착된다. 동작(604) 동안, 프로세스 챔버(214a)로, 제2 실리콘-함유 가스 유량으로 제2 실리콘-함유 가스가 전달되고, 질소-함유 가스 유량으로 질소-함유 가스가 전달되며, 제2 희석 가스 유량으로 제2 희석 가스가 전달된다. 제2 희석 가스 유량은, Si3N4의 제2 재료 층(106)의 잔류 균일성을 개선시키고 IPD를 50%만큼 감소시키도록 선택된다. 일 실시예에서, 제2 희석 가스는 N2이고, 제2 희석 가스 유량은 약 2000 sccm을 초과한다. Si3N4의 제2 재료 층(106)의 증착 동안, 제2 RF 전력이 제2 실리콘-함유 가스, 질소-함유 가스 및 제2 희석 가스에 대칭적으로 인가된다. 제2 RF 전력의 대칭적인 인가는, IPD를 최소화하고 ON 층들의 층 스택(110)의 리소그래픽 오버레이를 개선시키기 위해, 개선된 잔류 균일성을 갖는 Si3N4의 제2 재료 층(106)의 증착을 가능하게 한다.
[0036] 동작(605)에서, 층 스택(110)을 구성하는, SiO2의 제1 재료 층(104) 및 Si3N4의 제2 재료 층(106)의 원하는 수의 재료 층 쌍들(108)의 제1 부분이 증착될 때까지, SiO2의 제1 재료 층(104)을 증착하는 동작(603) 및 Si3N4의 제2 재료 층(106)을 증착하는 동작(604)은 반복된다. 일 실시예에서, 64 개의 재료 층 쌍들(108)이 층 스택(110)을 구성하고, 원하는 수의 재료 층 쌍들(108)의 제1 부분은 32 개의 재료 층 쌍들(108)이다. 다른 실시예에서, 원하는 수의 재료 층 쌍들(108)의 제1 부분의 절반이 증착된 후에, 기판(102)은 180° 회전된다. 기판(102)을 회전시키는 것은, 프로세스 챔버(214a) 내의 불-균일성을 처리하여 층 스택(110)의 IPD를 감소시킨다. 동작(606)에서, 기판(102)은 PECVD 시스템(208a)의 프로세스 챔버(214b)로 이송된다. 일 실시예에서, 제2 로봇 아암(212)이 PECVD 시스템(208a)의 프로세스 챔버(214a)로부터 PECVD 시스템(208a)의 프로세스 챔버(214b)로 기판(102)을 이송한다.
[0037] 동작(607)에서, 페데스탈(310)은 약 550 ℃ 내지 약 650 ℃의 증착 온도로 가열된다. ON 층들의 층 스택을 형성하는 방법(600) 동안 기판(102)을 이송하는 것은, 개선된 리소그래픽 오버레이를 위해, 프로세스 챔버들(214a-214d)의 각각의 페데스탈 상에서 형성되는 층 스택(110)의 IPD의 개선된 매칭을 가능하게 한다. 예컨대, 프로세스 챔버(214a)에서 형성되는 ON 층들의 층 스택(110)의 IPD는 프로세스 챔버(214b)에서 형성되는 ON 층들의 층 스택(110)의 IPD와 상이할 수 있다. ON 층들의 층 스택을 형성하는 방법(600) 동안 기판(102)을 이송하는 것은, 각각의 프로세스 챔버에서 형성되는 층 스택(110)의 IPD를 매칭시키도록 프로세스 챔버(214a) 및 프로세스 챔버(214b)의 IPD의 변화(variation)를 평균한다.
[0038] 동작(608)에서, 층 스택(110)을 구성하는, SiO2의 제1 재료 층(104) 및 Si3N4의 제2 재료 층(106)의 원하는 수의 재료 층 쌍들(108)의 제2 부분이 증착될 때까지, SiO2의 제1 재료 층(104)을 증착하는 동작(603) 및 Si3N4의 제2 재료 층(106)을 증착하는 동작(604)은 반복된다. 일 실시예에서, 64 개의 재료 층 쌍들(108)이 층 스택(110)을 구성하고, 원하는 수의 재료 층 쌍들(108)의 제2 부분은 32 개의 재료 층 쌍들(108)이다. 다른 실시예에서, 원하는 수의 재료 층 쌍들(108)의 제2 부분의 절반이 증착된 후에, 기판(102)은 180° 회전된다. 기판(102)을 회전시키는 것은, 프로세스 챔버(214b) 내의 불-균일성을 처리하여 층 스택(110)의 IPD를 감소시킨다. 동작(609)에서, 기판(102)은 RTP 챔버(210a)로 이송된다. 일 실시예에서, 제2 로봇 아암(212)이 PECVD 시스템(208a)의 프로세스 챔버(214b)로부터 프로세싱 시스템(200)의 RTP 챔버(210a)로 기판(102)을 이송한다. 동작(610)에서, 층 스택(110)은 약 800 ℃를 초과하는 어닐링 온도에서 어닐링된다. 약 800 ℃를 초과하는 어닐링 온도에서 어닐링하는 것은, IPD를 최소화하고 리소그래픽 오버레이를 개선시키기 위해, 응력 완화에 의해 ON 층들의 층 스택(110)의 잔류 균일성을 개선시킨다. 일 실시예에서, ON 층들의 층 스택(110)의 IPD는 50%만큼 감소된다.
[0039] 요약하면, 최소화된 IPD 및 개선된 리소그래픽 오버레이를 갖는 ON 층의 층 스택들을 제조하는 방법들, 및 실질적으로 균일한 플라즈마를 형성하도록 구성된 샤워헤드가 본원에서 설명된다. SiO2의 제1 재료 층 및 Si3N4의 제2 재료 층의 증착 동안, RF 전력이 제1 실리콘-함유 가스, 산소-함유 가스 및 제1 희석 가스에 샤워헤드에 의해 대칭적으로 인가된다. RF 전력의 대칭적인 인가는, IPD를 최소화하고 ON 층들의 층 스택의 리소그래픽 오버레이를 개선시키기 위해, 개선된 잔류 균일성을 갖는 SiO2의 제1 재료 층 및 Si3N4의 제2 재료 층의 증착을 가능하게 한다. 제2 희석 가스 유량은, Si3N4의 제2 재료 층의 잔류 균일성을 개선시키고 IPD를 감소시키도록 선택된다. 기판을 이송하는 것은, 개선된 리소그래픽 오버레이를 위해 프로세스 챔버들의 각각의 페데스탈 상에서 형성되는 층 스택의 IPD 차이들이 없어질 수 있게 한다. 약 800 ℃를 초과하는 어닐링 온도에서 어닐링하는 것은, IPD를 최소화하고 리소그래픽 오버레이를 개선시키기 위해, 응력 완화에 의해 ON 층들의 층 스택의 잔류 균일성을 개선시킨다.
전술된 내용이 본 개시내용의 예들에 관한 것이지만, 본 개시내용의 기본적인 범위를 벗어나지 않으면서, 본 개시내용의 다른 그리고 추가적인 예들이 고안될 수 있으며, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. ON(oxide/nitride) 층들의 층 스택을 형성하는 방법으로서,
    기판을 프로세스 챔버로 이송하는 단계;
    상기 기판을 유지하는 페데스탈을 증착 온도로 가열하는 단계;
    상기 프로세스 챔버 안으로, 제1 실리콘-함유 가스 유량으로 제1 실리콘-함유 가스를 유동시키고, 산소-함유 가스 유량으로 산소-함유 가스를 유동시키며, 제1 희석 가스 유량으로 제1 희석 가스를 유동시키는 단계;
    실리콘 디옥사이드(SiO2)의 제1 재료 층을 형성하기 위해, 상기 제1 실리콘-함유 가스, 상기 산소-함유 가스 및 상기 제1 희석 가스에 제1 RF(radio frequency) 전력을 대칭적으로 인가하는 단계;
    상기 프로세스 챔버 안으로, 제2 실리콘-함유 가스 유량으로 제2 실리콘-함유 가스를 유동시키고, 질소-함유 가스 유량으로 질소-함유 가스를 유동시키며, 제2 희석 가스 유량으로 제2 희석 가스를 유동시키는 단계;
    실리콘 나이트라이드(Si3N4)의 제2 재료 층을 형성하기 위해, 상기 제2 실리콘-함유 가스, 상기 질소-함유 가스 및 상기 제2 희석 가스에 제2 RF 전력을 대칭적으로 인가하는 단계; 및
    상기 제1 재료 층 및 상기 제2 재료 층의 원하는 수의 재료 층 쌍들이 층 스택을 구성할 때까지, 상기 제1 실리콘-함유 가스, 상기 산소-함유 가스 및 상기 제1 희석 가스를 유동시키는 단계, 상기 제1 RF 전력을 대칭적으로 인가하는 단계, 상기 제2 실리콘-함유 가스, 상기 질소-함유 가스 및 상기 제2 희석 가스를 유동시키는 단계, 및 상기 제2 RF 전력을 대칭적으로 인가하는 단계를 반복하는 단계
    를 포함하는,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  2. 제1 항에 있어서,
    상기 프로세스 챔버로부터 RTP(Rapid Thermal Processing) 챔버로 상기 기판을 이송하는 단계; 및
    약 800 ℃를 초과하는 어닐링 온도에서 어닐링하는 단계
    를 더 포함하는,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 증착 온도는 약 500 도(℃) 내지 약 650 ℃인,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제1 실리콘-함유 가스는 실란(SiH4), 테트라에틸 오르토실리케이트(TEOS) 및 디실란(Si2H6) 중 적어도 하나를 포함하고, 상기 산소-함유 가스는 나이트러스 옥사이드(N2O), 산소 가스(O2) 및 삼산소(O3) 중 적어도 하나를 포함하며, 상기 제1 희석 가스는 질소 가스(N2), 아르곤(Ar) 및 헬륨(He) 중 적어도 하나를 포함하는,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  5. 제1 항 내지 제4 항 중 어느 한 항에 있어서,
    상기 제2 실리콘-함유 가스는 SiH4 및 Si2H6 중 적어도 하나를 포함하고, 상기 질소-함유 가스는 암모니아(NH3) 및 N2 중 적어도 하나를 포함하며, 상기 제2 희석 가스는 N2, Ar 및 He 중 적어도 하나를 포함하는,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  6. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 제1 실리콘-함유 가스 유량은 약 600 sccm(standard cubic centimeters per minute) 내지 약 5000 sccm이고, 상기 산소-함유 가스 유량은 약 500 sccm 내지 약 15000 sccm이며, 상기 제1 희석 가스 유량은 약 100 sccm 내지 약 20000 sccm인,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  7. 제1 항 내지 제6 항 중 어느 한 항에 있어서,
    상기 제2 실리콘-함유 가스 유량은 약 30 sccm 내지 약 300 sccm이고, 상기 질소-함유 가스 유량은 약 2000 sccm 내지 약 7000 sccm이며, 상기 제2 희석 가스 유량은 약 500 sccm 내지 약 3000 sccm인,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  8. ON(oxide/nitride) 층들의 층 스택을 형성하는 방법으로서,
    기판을 제1 프로세스 챔버로 이송하는 단계;
    상기 기판을 유지하는, 상기 제1 프로세스 챔버의 제1 페데스탈을 증착 온도로 가열하는 단계;
    상기 제1 프로세스 챔버 안으로, 제1 실리콘-함유 가스 유량으로 제1 실리콘-함유 가스를 유동시키고, 산소-함유 가스 유량으로 산소-함유 가스를 유동시키며, 제1 희석 가스 유량으로 제1 희석 가스를 유동시키는 단계;
    실리콘 디옥사이드(SiO2)의 제1 재료 층을 형성하기 위해, 상기 제1 실리콘-함유 가스, 상기 산소-함유 가스 및 상기 제1 희석 가스에 제1 RF(radio frequency) 전력을 대칭적으로 인가하는 단계;
    상기 제1 프로세스 챔버 안으로, 제2 실리콘-함유 가스 유량으로 제2 실리콘-함유 가스를 유동시키고, 질소-함유 가스 유량으로 질소-함유 가스를 유동시키며, 제2 희석 가스 유량으로 제2 희석 가스를 유동시키는 단계;
    실리콘 나이트라이드(Si3N4)의 제2 재료 층을 형성하기 위해, 상기 제2 실리콘-함유 가스, 상기 질소-함유 가스 및 상기 제2 희석 가스에 제2 RF 전력을 대칭적으로 인가하는 단계;
    상기 제1 재료 층 및 상기 제2 재료 층의 원하는 수의 재료 층 쌍들의 제1 부분이 층 스택을 구성할 때까지, 상기 제1 실리콘-함유 가스, 상기 산소-함유 가스 및 상기 제1 희석 가스를 유동시키는 단계, 상기 제1 RF 전력을 대칭적으로 인가하는 단계, 상기 제2 실리콘-함유 가스, 상기 질소-함유 가스 및 상기 제2 희석 가스를 유동시키는 단계, 및 상기 제2 RF 전력을 대칭적으로 인가하는 단계를 반복하는 단계;
    상기 제1 프로세스 챔버로부터 제2 프로세스 챔버로 상기 기판을 이송하는 단계;
    상기 기판을 유지하는, 상기 제2 프로세스 챔버의 제2 페데스탈을 상기 증착 온도로 가열하는 단계; 및
    상기 제1 재료 층 및 상기 제2 재료 층의 상기 원하는 수의 재료 층 쌍들의 제2 부분이 층 스택을 구성할 때까지, 상기 제1 실리콘-함유 가스, 상기 산소-함유 가스 및 상기 제1 희석 가스를 유동시키는 단계, 상기 제1 RF 전력을 대칭적으로 인가하는 단계, 상기 제2 실리콘-함유 가스, 상기 질소-함유 가스 및 상기 제2 희석 가스를 유동시키는 단계, 및 상기 제2 RF 전력을 대칭적으로 인가하는 단계를 반복하는 단계
    를 포함하는,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  9. 제8 항에 있어서,
    상기 제2 프로세스 챔버로부터 RTP(Rapid Thermal Processing) 챔버로 상기 기판을 이송하는 단계; 및
    약 800 ℃를 초과하는 어닐링 온도에서 어닐링하는 단계
    를 더 포함하는,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  10. 제10 항 또는 제11 항에 있어서,
    상기 제1 실리콘-함유 가스는 실란(SiH4), 테트라에틸 오르토실리케이트(TEOS) 및 디실란(Si2H6) 중 적어도 하나를 포함하고, 상기 산소-함유 가스는 나이트러스 옥사이드(N2O), 산소 가스(O2) 및 삼산소(O3) 중 적어도 하나를 포함하며, 상기 제1 희석 가스는 질소 가스(N2), 아르곤(Ar) 및 헬륨(He) 중 적어도 하나를 포함하는,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  11. 제8 항 내지 제10 항 중 어느 한 항에 있어서,
    상기 제2 실리콘-함유 가스는 SiH4 및 Si2H6 중 적어도 하나를 포함하고, 상기 질소-함유 가스는 암모니아(NH3) 및 N2 중 적어도 하나를 포함하며, 상기 제2 희석 가스는 N2, Ar 및 He 중 적어도 하나를 포함하는,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  12. 제8 항 내지 제11 항 중 어느 한 항에 있어서,
    상기 제1 실리콘-함유 가스 유량은 약 600 sccm(standard cubic centimeters per minute) 내지 약 5000 sccm이고, 상기 산소-함유 가스 유량은 약 500 sccm 내지 약 15000 sccm이며, 상기 제1 희석 가스 유량은 약 100 sccm 내지 약 20000 sccm인,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  13. 제8 항 내지 제12 항 중 어느 한 항에 있어서,
    상기 제2 실리콘-함유 가스 유량은 약 30 sccm 내지 약 300 sccm이고, 상기 질소-함유 가스 유량은 약 200 sccm 내지 약 7000 sccm이며, 상기 제2 희석 가스 유량은 약 500 sccm 내지 약 3000 sccm인,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  14. 제8 항 내지 제13 항 중 어느 한 항에 있어서,
    상기 제2 희석 가스는 N2이고, 상기 제2 희석 가스 유량은 약 2000 sccm을 초과하는,
    ON(oxide/nitride) 층들의 층 스택을 형성하는 방법.
  15. 샤워헤드로서,
    상기 샤워헤드에 배치된 대칭 RF(radio frequency) 회로를 포함하고, 상기 대칭 RF(radio frequency) 회로는 RF 피드에 의해 RF 전력원에 연결되며, 상기 RF 피드는 90 도 간격들로 상기 대칭 RF 회로에 연결된 4 개의 부분들을 갖는,
    샤워헤드.
KR1020217002183A 2018-07-31 2019-07-18 3d nand를 위한 on 스택 오버레이 개선 KR102697912B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862712729P 2018-07-31 2018-07-31
US62/712,729 2018-07-31
PCT/US2019/042489 WO2020028064A1 (en) 2018-07-31 2019-07-18 On stack overlay improvement for 3d nand

Publications (2)

Publication Number Publication Date
KR20210027386A true KR20210027386A (ko) 2021-03-10
KR102697912B1 KR102697912B1 (ko) 2024-08-21

Family

ID=69228917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002183A KR102697912B1 (ko) 2018-07-31 2019-07-18 3d nand를 위한 on 스택 오버레이 개선

Country Status (7)

Country Link
US (1) US11276569B2 (ko)
JP (1) JP7461926B2 (ko)
KR (1) KR102697912B1 (ko)
CN (1) CN112771645A (ko)
SG (1) SG11202010548YA (ko)
TW (1) TW202029275A (ko)
WO (1) WO2020028064A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020802A1 (en) * 2007-07-16 2009-01-22 Yi Ma Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
JP2012089694A (ja) * 2010-10-20 2012-05-10 Sumitomo Electric Ind Ltd ２層ｒｆ構造のウエハ保持体
US20130171834A1 (en) * 2010-03-25 2013-07-04 Jason Haverkamp In-situ deposition of film stacks
US20150136325A1 (en) * 2013-11-19 2015-05-21 Applied Materials, Inc. Plasma processing using multiple radio frequency power feeds for improved uniformity
KR20160093551A (ko) * 2015-01-29 2016-08-08 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 3ｄ 소자를 제작하기 위한 장치 및 전구체
JP2016197719A (ja) * 2015-04-01 2016-11-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ ｎａｎｄメモリデバイスにおける垂直エッチング性能の改善のための、膜のプラズマ化学気相堆積
US20170069466A1 (en) * 2015-09-04 2017-03-09 Applied Materials, Inc. Process chamber for cyclic and selective material removal and etching

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368988B1 (en) 1999-07-16 2002-04-09 Micron Technology, Inc. Combined gate cap or digit line and spacer deposition using HDP
US6667248B2 (en) * 2001-09-05 2003-12-23 Applied Materials Inc. Low-bias-deposited high-density-plasma chemical-vapor-deposition silicate glass layers
US7473655B2 (en) * 2005-06-17 2009-01-06 Applied Materials, Inc. Method for silicon based dielectric chemical vapor deposition
US20080118663A1 (en) * 2006-10-12 2008-05-22 Applied Materials, Inc. Contamination reducing liner for inductively coupled chamber
EP2367453A4 (en) 2008-12-05 2013-09-04 V Murali Krishna Pata SHOE FOR PERFECT GEAR
US20110151142A1 (en) * 2009-12-22 2011-06-23 Applied Materials, Inc. Pecvd multi-step processing with continuous plasma
US8741394B2 (en) 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
US8076250B1 (en) 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
KR20120035559A (ko) 2010-10-06 2012-04-16 주식회사 유진테크 반원 형상의 안테나를 구비하는 기판 처리 장치
JP2012204694A (ja) 2011-03-25 2012-10-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20130220410A1 (en) * 2011-09-07 2013-08-29 Air Products And Chemicals, Inc. Precursors for Photovoltaic Passivation
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2014011047A (ja) 2012-06-29 2014-01-20 Canon Components Inc シールドケーブル、その製造方法および無線通信モジュール
US9449794B2 (en) * 2012-07-20 2016-09-20 Applied Materials, Inc. Symmetrical inductively coupled plasma source with side RF feeds and spiral coil antenna
US9157730B2 (en) 2012-10-26 2015-10-13 Applied Materials, Inc. PECVD process
US10231580B2 (en) 2014-07-07 2019-03-19 GPCP IP Holdings LLC. Multiple orifice nozzle with cavity
US10410889B2 (en) * 2014-07-25 2019-09-10 Applied Materials, Inc. Systems and methods for electrical and magnetic uniformity and skew tuning in plasma processing reactors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020802A1 (en) * 2007-07-16 2009-01-22 Yi Ma Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
US20130171834A1 (en) * 2010-03-25 2013-07-04 Jason Haverkamp In-situ deposition of film stacks
JP2012089694A (ja) * 2010-10-20 2012-05-10 Sumitomo Electric Ind Ltd ２層ｒｆ構造のウエハ保持体
US20150136325A1 (en) * 2013-11-19 2015-05-21 Applied Materials, Inc. Plasma processing using multiple radio frequency power feeds for improved uniformity
KR20160093551A (ko) * 2015-01-29 2016-08-08 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 3ｄ 소자를 제작하기 위한 장치 및 전구체
JP2016149537A (ja) * 2015-01-29 2016-08-18 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄデバイスを製造するための方法及び前駆体
JP2016197719A (ja) * 2015-04-01 2016-11-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ ｎａｎｄメモリデバイスにおける垂直エッチング性能の改善のための、膜のプラズマ化学気相堆積
US20170069466A1 (en) * 2015-09-04 2017-03-09 Applied Materials, Inc. Process chamber for cyclic and selective material removal and etching

Also Published As

Publication number Publication date
KR102697912B1 (ko) 2024-08-21
CN112771645A (zh) 2021-05-07
US20200043723A1 (en) 2020-02-06
TW202029275A (zh) 2020-08-01
WO2020028064A1 (en) 2020-02-06
JP7461926B2 (ja) 2024-04-04
SG11202010548YA (en) 2021-02-25
JP2021532589A (ja) 2021-11-25
US11276569B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
JP7447004B2 (ja) 窒化ケイ素の薄膜のための処理方法
US8709551B2 (en) Smooth silicon-containing films
JP5252417B2 (ja) 深トレンチのドープシリコン充填のプロセスシーケンス
TWI753523B (zh) 高溫熱原子層沉積氮化矽膜
US8895415B1 (en) Tensile stressed doped amorphous silicon
US20160260602A1 (en) Adhesion improvements for oxide-silicon stack
TWI791508B (zh) 用於沉積低介電常數膜的方法與設備
US9786496B2 (en) Method of densifying films in semiconductor device
US10128116B2 (en) Integrated direct dielectric and metal deposition
WO2020079903A1 (ja) 窒化膜の成膜方法および半導体装置の製造方法
US20240003010A1 (en) Backside deposition and local stress modulation for wafer bow compensation
KR20200042953A (ko) 손상 없는 기판 프로세싱을 위한 정전 척
JP2022525086A (ja) 独立して調節可能な台座を用いるマルチステーション半導体処理
KR102697912B1 (ko) 3d nand를 위한 on 스택 오버레이 개선
US20220068636A1 (en) Low stress films for advanced semiconductor applications
US20170256410A1 (en) Method and apparatus for depositing amorphous silicon film
KR20200050662A (ko) 기판 처리 방법 및 기판 처리 장치
KR102599830B1 (ko) 결함 평탄화
US12040180B2 (en) Nitride films with improved etch selectivity for 3D NAND integration
US20230178424A1 (en) Expandable doped oxide films for advanced semiconductor applications
TWI773910B (zh) 具有氣體分佈及個別泵送的批次固化腔室
JP2024044297A (ja) 基板処理装置、基板処理方法、及び半導体装置の製造方法
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들
WO2024054977A1 (en) Fluorine-doped silicon-containing materials
KR20240145456A (ko) 성막 방법, 반도체 장치의 제조 방법, 성막 장치 및 프로그램

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant