KR20210024184A - 3d nand 구조물에서의 질화규소 에칭 및 실리카 증착 제어 - Google Patents

3d nand 구조물에서의 질화규소 에칭 및 실리카 증착 제어 Download PDF

Info

Publication number
KR20210024184A
KR20210024184A KR1020217004142A KR20217004142A KR20210024184A KR 20210024184 A KR20210024184 A KR 20210024184A KR 1020217004142 A KR1020217004142 A KR 1020217004142A KR 20217004142 A KR20217004142 A KR 20217004142A KR 20210024184 A KR20210024184 A KR 20210024184A
Authority
KR
South Korea
Prior art keywords
etching
etching solution
etch
concentration
product
Prior art date
Application number
KR1020217004142A
Other languages
English (en)
Other versions
KR102711638B1 (ko
Inventor
데렉 바셋
안토니오 로톤다로
이샨 심스
트레이스 허드
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210024184A publication Critical patent/KR20210024184A/ko
Application granted granted Critical
Publication of KR102711638B1 publication Critical patent/KR102711638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/1157—
    • H01L27/11575—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

기판을 에칭하는 방법은, 에칭 공정 시스템의 탱크에 에칭 용액을 제공하는 단계를 포함하며, 에칭 공정 시스템은, 에칭 용액의 온도, 에칭 용액의 농도, 및 탱크 내의 에칭 용액의 흐름을 제어하도록 구성된다. 기판은 제1 재료 및 제2 재료의 교번 층을 갖는 미세 가공 구조물을 포함하며, 에칭 용액은, 제1 재료를 에칭하여 기판으로부터 이동될 에칭 생성물을 야기하는 산을 포함한다. 방법은, 에칭 용액 내의 에칭 생성물의 농도를 모니터링하는 단계; 및 에칭 용액에 의한 제1 재료의 에칭을 차단하는 양으로 에칭 생성물이 제2 재료 상에 증착되는 것을 방지하기 위해, 에칭 용액 내의 에칭 생성물의 농도를 미리 결정된 값 미만으로 유지하는 단계를 더 포함한다.

Description

3D NAND 구조물에서의 질화규소 에칭 및 실리카 증착 제어
관련 출원에 대한 상호 참조
본 출원은 2018년 7월 20일자로 출원된 "3D NAND 구조물에서의 질화규소 에칭 및 실리카 증착 제어"라는 명칭의 미국 가특허출원 번호 제62/701,398호에 대한 우선권을 주장하며, 이의 개시물은 그 전체가 본원에 참조로 명시적으로 포함된다.
본 발명은 반도체 제조 및 반도체 소자 분야에 관한 것으로서, 보다 구체적으로는, 미세 가공 구조물을 습식 에칭하기 위한 방법에 관한 것이다.
3D NAND 플래시는 메모리 셀이 다수의 층으로 수직으로 적층되는 플래시 메모리의 유형이며, 이러한 구조물은 반도체 소자 제조 시에 특별한 어려움을 나타낸다. 3D NAND 및 다른 다층 구조물의 제조 시에, 습식 에칭 공정은 상이한 재료 층을 선택적으로 제거하기 위한 중요한 단계이다. 과거에는, 에칭율(etch rate)을 높이고, 에칭 공정을 가능한 한 단축시키기 위해, 에칭 배스(bath)의 온도를 가능한 한 높게 하는 것이 일반적인 경향이었다. 그러나, 높은 에칭율은 다층 구조물 상의 에칭 생성물의 재증착을 포함하는 다양한 문제를 야기할 수 있다.
미세 가공 구조물을 습식 에칭하는 방법이 설명된다. 방법은, 에칭 공정 시스템의 탱크에 에칭 용액을 제공하는 단계로서, 에칭 공정 시스템은, 에칭 용액의 온도, 에칭 용액의 농도, 및 탱크 내의 에칭 용액의 흐름을 제어하도록 구성되는, 단계; 기판을 에칭 용액에 침지하는 단계로서, 기판은 제1 재료 및 제2 재료의 교번 층을 갖는 미세 가공 구조물을 포함하고, 에칭 용액은 제1 재료를 에칭하는 제1 산(acid)을 포함하는, 단계; 및 제1 에칭율로 제1 재료의 에칭을 개시하는 단계를 포함하며, 제1 재료의 에칭은 기판으로부터 이동될 에칭 생성물을 야기한다. 방법은, 에칭 용액 내의 에칭 생성물의 농도를 모니터링하는 단계; 및 에칭 생성물의 농도가 미리 결정된 값 초과인 것을 식별하는 것에 응답하여, 제1 에칭율을 제2 에칭율로 감소시키는 단계를 더 포함한다.
다른 실시형태에 따라, 방법은, 에칭 용액 내의 에칭 생성물의 농도를 모니터링하는 단계; 및 에칭 생성물의 농도가 미리 결정된 값 미만으로 감소하는 것을 식별하는 것에 응답하여, 제1 에칭율을 제2 에칭율로 증가시키는 단계를 포함한다.
다른 실시형태에 따라, 방법은, 에칭 용액 내의 에칭 생성물의 농도를 모니터링하는 단계; 및 에칭 용액에 의한 제1 재료의 에칭을 차단하는 양으로 에칭 생성물이 제2 재료 상에 증착되는 것을 방지하기 위해, 에칭 용액 내의 에칭 생성물의 농도를 미리 결정된 값 미만으로 유지하는 단계를 포함한다.
본 발명의 보다 완전한 이해 및 이의 수반되는 많은 이점은, 이하의 상세한 설명을 참조하여 첨부된 도면과 관련하여 고려될 때 더 잘 이해되기 때문에 용이하게 달성될 것이며, 첨부된 도면으로서:
도 1a 및 도 1b는 3D NAND 구조물을 제조하는 단계를 단면도를 통해 개략적으로 도시한다;
도 2는 본 발명의 일 실시형태에 따라, 에칭 시간에 따른 시뮬레이션된 실리카 농도 대 미세 가공 구조물의 트렌치의 깊이를 도시한다;
도 3은 본 발명의 일 실시형태에 따라, 에칭 시간에 따른 시뮬레이션된 실리카 농도 대 트렌치의 깊이를 도시한다;
도 4는 본 발명의 일 실시형태에 따라, 에칭 시간에 따른 시뮬레이션된 실리카 농도 대 트렌치의 깊이를 도시한다;
도 5는 도 2 내지 도 4의 상이한 수의 교번 SiN 및 SiO2 층을 포함하는 미세 가공 구조물에 대한 시뮬레이션 결과를 나타낸다; 그리고
도 6은 본 발명의 실시형태에 따라, 상이한 수의 교번 SiN 및 SiO2 층을 포함하는 미세 가공 구조물에 대한 시뮬레이션 결과를 나타낸다.
기판을 에칭하기 위한 방법이 제공된다. 방법은, 에칭 공정 시스템의 탱크에 에칭 용액을 제공하는 단계를 포함하며, 에칭 공정 시스템은, 에칭 용액의 온도, 에칭 용액의 농도, 및 탱크 내의 에칭 용액의 흐름을 제어하도록 구성된다. 에칭 공정 시스템은, 복수의 기판(웨이퍼)을 수용하고 탱크에서 에칭 용액을 순환시키도록 구성될 수 있다. 방법은, 기판을 에칭 용액에 침지하는 단계를 더 포함하며, 기판은 제1 재료 및 제2 재료의 교번 층을 갖는 미세 가공 구조물을 포함하고, 에칭 용액은 제1 재료를 에칭하는 산을 포함한다. 방법은, 제1 에칭율로 제1 재료의 에칭을 개시하는 단계를 더 포함하며, 제1 재료의 에칭은 기판으로부터 이동될 에칭 생성물을 야기한다. 일 실시형태에 따라, 방법은, 에칭 용액 내의 에칭 생성물의 농도를 모니터링하는 단계; 및 에칭 생성물의 농도가 미리 결정된 값 초과인 것을 식별하는 것에 응답하여, 제1 에칭율을 제2 에칭율로 감소시키는 단계를 포함한다.
다른 실시형태에 따라, 방법은, 에칭 용액 내의 에칭 생성물의 농도를 모니터링하는 단계; 및 에칭 생성물의 농도가 미리 결정된 값 미만으로 감소하는 것을 식별하는 것에 응답하여, 제1 에칭율을 제2 에칭율로 증가시키는 단계를 포함한다.
다른 실시형태에 따라, 방법은, 에칭 용액 내의 에칭 생성물의 농도를 모니터링하는 단계를 포함하며, 에칭 용액에 의한 제1 재료의 에칭을 차단하는 양으로 에칭 생성물이 제2 재료 상에 재증착되는 것을 방지하기 위해, 에칭 용액 내의 에칭 생성물의 농도는 미리 결정된 값 미만으로 유지된다.
도 1a는 제1 재료(101) 및 제2 재료(102)의 교번 층을 포함하는 미세 가공 구조물(1)을 개략적으로 도시한다. 전반적으로, 본 발명의 실시형태는 상이한 재료의 교번 층을 포함하는 간단한 또는 첨단 미세 구조물에 적용될 수 있다. 일 실시형태에 따라, 미세 가공 구조물(1)은 부분적으로 제조된 3D NAND 소자를 포함한다. 3D NAND는 통상적으로 교번 층의 총 수로 정량화된다. 현재, 3D NAND 소자는 64개 층을 포함하지만, 향후의 소자 노드는 96개 층, 128개 층, 및 그 보다 많은 층을 포함할 것으로 예상된다. 일 실시형태에 따라, 제1 재료(101)는 질화규소(SiN)를 포함할 수 있으며, 제2 재료(102)는 산화규소(SiO2)를 포함할 수 있다. 미세 가공 구조물(1)은, 코어(104)(예를 들어, SiO2), 캡 층(103), 및 미세 가공 구조물(1)의 상부를 미세 가공 구조물(1)의 하부에 연결하는 트렌치(105)를 더 포함한다. 일부 실시예에서, 교번 층의 수는 약 80개, 약 150개, 약 200개, 또는 그 보다 많을 수 있다.
도 1b는 제1 재료(101)의 층을 선택적으로 제거하는 습식 에칭 공정 후의 미세 가공 구조물(1)을 도시한다. 소자 제조 공정의 일부로서, 제1 재료(101)가 에칭되어, 제2 재료의 핀이 코어(104)에 부착되게 한다. SiO2는 그대로 두면서, 3D NAND 소자의 SiN만을 에칭하는 재료 선택성 요건으로 인해, 에칭 공정은, SiO2 에칭을 억제시키기 위한 실리카(SiO2) 첨가제를 포함하는 고농도 고온 인산(H3PO4) 배스에 침지시키는 단계를 포함할 수 있으며, 이는 적절한 조정을 통해, SiN:SiO2 에칭을 위한 100:1 초과의 선택성을 가질 수 있다. 다른 중요한 요소는, H3PO4 중의 SiN 에칭의 에칭 생성물이 실리카(즉, SiO2)이며, 이는 H3PO4 배스에서, 그리고 특히, 미세 가공 구조물(1) 내의 트렌치(105)와 같은 작은 형상부(feature)에서, 용존 실리카의 농도를 증가시킨다는 점이다. 실리카로 사전 살포된 H3PO4 배스에서의 SiN 에칭의 추가적인 문제는, 임계 실리카 농도 초과로, 실리카 증착이 기판 상에 발생할 수 있다는 점이다. 이는, 제2 재료(102) 상에 증착되지만, 공정 조건이 변경되는 경우, 나중에 용액 내에 다시 용해될 수 있는 도 1b에 도시된 실리카 막(106)을 포함할 수 있다. 실리카 막(106)의 존재는 제2 재료(102)의 핀 사이의 제1 재료(101)의 완전한 제거를 방해할 수 있으며, 심한 경우에, 제1 재료(101)가 완전히 제거되기 전에, 제2 재료(102)의 인접한 층 사이의 채널 및 트렌치(105)를 완전히 차단할 수 있다.
모든 새로운 3D NAND 소자 노드에서 SiN 및 SiO2의 교번 층의 수가 증가함에 따라, SiO2 표면 상의 원치 않는 실리카 증착은 점점 더 큰 문제가 되었다. SiO2 층 상의 실리카 증착은 포화 용질의 침전/결정화를 수반하기 때문에, H3PO4 배스 내의 높은 실리카 농도와 상관관계가 있으며, 미세 가공 구조물(1)에서 실리카 증착과의 상관관계를 식별하기 위해 실리카 농도가 사용될 수 있다. 더 많은 층을 갖는 더 깊은 트렌치는, 동일한 SiN 에칭율에서도, 더 얕은 트렌치보다 트렌치 내의 더 높은 실리카 농도를 가지며, 이는 실리카 증착과 상관관계가 있다.
본 발명의 실시형태는 이러한 문제를 해결하고, 상이한 재료의 교번 층을 포함하는 3D NAND 소자 및 다른 구조물에서, SiO2 표면 상의 실리카의 증착을 감소시키거나 제거하기 위한 방법을 제공한다. 방법은, SiN의 에칭율을 감소시킴으로써 트렌치 내의 실리카 농도를 감소시키고, 에칭 공정 동안 실리카 농도의 제어를 제공한다. 본 발명의 실시형태에 따라, 트렌치 내의 실리카의 농도는, 1) H3PO4 중의 SiN 에칭율을 감소시키기 위해, 감소된 배스 온도를 사용하는 단계; 2) SiN 에칭율을 감소시키기 위해, 희석된 H3PO4를 사용하는 단계(예를 들어, 황산(H2SO4)과 혼합); 및 3) 낮은 실리카 농도로 에칭이 시작되지만, 에칭의 종료 무렵에 더 높은 실리카 농도를 사용하도록, 능동 피드백 제어 또는 다수의 배스를 사용하는 단계 중 하나 이상에 의해 제어될 수 있다.
도 2는 본 발명의 일 실시형태에 따라, 에칭 시간에 따른 시뮬레이션된 실리카 농도 대 미세 가공 구조물의 트렌치의 깊이를 도시한다. 웨이퍼 상의 미세 가공 구조물은 도 1a의 구조물과 유사하지만, 총 77개의 교번 SiN 및 SiO2 층을 포함한다. 시뮬레이션은, 1) H3PO4 배스의 대류 흐름을 포착하기 위한 H3PO4 배스 내의 2개의 웨이퍼(기판) 사이의 갭; 2) 대규모 웨이퍼 시뮬레이션과 나노-스케일 에칭 시뮬레이션 사이의 중간 시뮬레이션을 위한 웨이퍼 표면 근처의 국부적 흐름; 및 3) 질화규소의 에칭, 그리고 트렌치의 안과 밖으로의 반응물 및 에칭 생성물의 확산을 포착하기 위한 3D NAND 구조물을 포함하는, 영역의 다중-스케일 모델을 포함한다. 결과는, H3PO4 배스 내의 에칭으로 인한 실리카 농도가 질화규소 에칭의 초반에 트렌치의 바닥에서 가장 높으며, 실리카 농도가 트렌치 내에서 약 70 ppm에 도달함을 나타낸다. 그 후에, 트렌치 내부의 체적 증가로 인해, 전체 트렌치 내에서 시간이 지남에 따라 실리카 농도가 감소한다. 배스 온도는 150℃이고, H3PO4 농도는 85.8 내지 86.6 중량%이며, SiN 에칭율은 62 Å/분이다.
도 3은 본 발명의 일 실시형태에 따라, 에칭 시간에 따른 시뮬레이션된 실리카 농도 대 미세 가공 구조물의 트렌치의 깊이를 도시한다. 웨이퍼 상의 미세 가공 구조물은 도 1a의 구조물과 유사하지만, 총 150개의 교번 SiN 및 SiO2 층을 포함한다. 도 3은 H3PO4 배스 내의 에칭으로 인한 실리카 농도가 질화규소 에칭의 맨 초반에 트렌치의 바닥에서 가장 높으며, 실리카 농도가 약 112 ppm에 도달함을 나타낸다. 그 후에, 트렌치 내부의 체적 증가로 인해, 전체 트렌치 내에서 시간이 지남에 따라 실리카 농도가 감소한다. 배스 온도는 150℃이고, H3PO4 농도는 85.8 내지 86.6 중량%이며, SiN 에칭율은 62 Å/분이다.
도 4는 본 발명의 일 실시형태에 따라, 에칭 시간에 따른 시뮬레이션된 실리카 농도 대 미세 가공 구조물의 트렌치의 깊이를 도시한다. 웨이퍼 상의 미세 가공 구조물은 도 1a의 구조물과 유사하지만, 총 200개의 교번 SiN 및 SiO2 층을 포함한다. 도 4는 H3PO4 배스 내의 에칭으로 인한 실리카 농도가 질화규소 에칭의 맨 초반에 트렌치의 바닥에서 가장 높으며, 실리카 농도가 약 162 ppm에 도달함을 나타낸다. 그 후에, 트렌치 내부의 체적 증가로 인해, 전체 트렌치 내에서 시간이 지남에 따라 실리카 농도가 감소한다. 배스 온도는 150℃이고, H3PO4 농도는 85.8 내지 86.6 중량%이며, SiN 에칭율은 62 Å/분이다.
도 5는 도 2 내지 도 4의 상이한 수의 교번 SiN 및 SiO2 층을 포함하는 미세 가공 구조물에 대한 시뮬레이션 결과를 나타낸다. 77개의 교번 SiN 및 SiO2 층을 포함하는 미세 가공 구조물에서의 실리카 농도 및 실리카 증착은, SiN 층의 효율적인 에칭을 위해 허용 가능하다. 동일하거나 유사한 공정 조건에서, 더 많은 수의 SiN 및 SiO2 층(예를 들어, 150개 층 및 200개 층)을 포함하는 미세 가공 구조물의 경우, 실리카 농도 및 실리카 증착은 허용할 수 없을 정도로 높다. 그러나, 전체 에칭 공정에 걸쳐서, 실리카 농도가 도 2에 도시된 것과 유사한 레벨 또는 그 미만으로 유지되는 경우, 실리카 증착은 최소화되거나 방지될 수 있으며, SiN 층의 완전한 에칭이 달성될 수 있다. 이는 150개 층의 경우 4.3시간 동안 25 Å/분의 에칭율을 필요로 하고, 200개 층의 경우 7.0시간 동안 15 Å/분의 에칭율을 필요로 한다.
H3PO4 중의 SiN의 에칭율은 표준 아레니우스(Arrhenius) 비율 법칙을 따르므로, 더 높은 배스 온도는 더 급속한 SiN 에칭율을 가지며, 더 낮은 배스 온도는 더 낮은 SiN 에칭율을 갖는다. 트렌치 내의 규소 농도를 원하는 임계값 미만으로 유지시키는 값으로 SiN 에칭율을 유지하기 위해, 감소된 온도가 사용될 수 있다. 예를 들어, 150개 교번 층의 경우, 약 25 Å/분의 SiN 에칭율 및 약 70 ppm의 실리카 농도를 달성하기 위해, 약 123℃의 배스 온도가 사용될 수 있으며, 200개 교번 층의 경우, 약 25 Å/분의 SiN 에칭율 및 약 70 ppm의 실리카 농도를 달성하기 위해, 약 108℃의 배스 온도가 사용될 수 있다. 이러한 공정 조건은, 77개의 교번 층에 대한 약 150℃의 배스 온도 및 약 62 Å/분의 SiN 에칭율 및 약 70 ppm의 실리카 농도와 비교될 수 있다. 이는 도 6에 나타낸다. 일부 실시예에서, SiN 에칭율은, (예를 들어, 배스 온도를 증가/감소시킴으로써) 공정 동안 점진적으로 또는 단계적으로 증가/감소될 수 있다.
SiN의 에칭율은 H3PO4 및 물(H2O)의 농도에 따라 좌우되므로, 이러한 화학 물질 둘 모두의 농도를 감소시킴으로써, SiN 에칭율이 감소될 수 있다. 이는 H3PO4, SiN, 및 노출된 SiO2에도 불활성인 제3 화학 물질을 첨가함으로써 수행될 수 있다. 이러한 역할로 황산(H2SO4)이 효과적일 수 있지만, 다른 화학 물질(예를 들어, 불화 탄화수소 및 고분자량 탄화수소)도 사용될 수 있다. 또한, 예를 들어, SiN 에칭의 초반에 더 낮은 온도 및/또는 더 낮은 산 농도를 사용한 다음, SiN 에칭 공정 동안 온도 및/또는 산 농도를 증가시킴으로써, SiN 에칭 공정 전반에 걸쳐서 배스 온도 및/또는 H3PO4 및 H2O 농도가 가변될 수 있다. 이는 피드백 루프 제어와 함께 단일 배스를 사용하여 수행될 수 있거나, 상이한 온도 및/또는 산 농도를 갖는 일련의 연속적인 배스를 사용하여 수행될 수 있다. 이러한 접근 방식은 SiN 에칭 공정의 위험한 초반에 트렌치 내부에 더 낮은 실리카 농도를 생성하고, 트렌치 내부의 체적 증가로 인해 트렌치 내의 실리카 농도가 감소하는 경우 에칭 공정 후반에 더 높은 SiN 에칭율을 허용한다.
일 실시형태에 따라, 트렌치 내의 실리카의 농도는, 능동 피드백 제어 또는 다수의 H3PO4 배스를 사용하여 제어될 수 있다. 예를 들어, 능동 피드백 제어를 사용하여 공정 조건의 변화를 유발하기 위해, 에칭 시간에 따른 트렌치 내의 실리카 농도의 감소가 사용될 수 있다. 이는 시간에 따라 실리카 농도를 가변시키는 단일 H3PO4 배스를 사용하여 수행될 수 있거나, 상이한 실리카 농도를 갖는 일련의 H3PO4 배스 간에 기판을 이동시킴으로써 수행될 수 있다. 일 실시예에서, 적절한 SiN/SiO2 에칭 선택성을 제공하는 낮은 실리카 농도가 SiN 에칭 공정 초기에 사용될 수 있으며, 트렌치 내부의 실리카 증착을 방지하기 위해, 실리카 농도를 미리 결정된 임계값 미만으로 유지하면서, SiN 에칭 공정 후반에 더 높은 실리카 농도 및 더 높은 SiN/SiO2 에칭 선택성이 사용될 수 있다.
상이한 재료의 교번 층을 갖는 미세 가공 구조물을 에칭하는 방법에 대한 복수의 실시형태가 설명되었다. 본 발명의 실시형태의 전술한 설명은 예시 및 설명의 목적을 위해 제시되었다. 개시된 정확한 형태로 본 발명을 제한하거나 총망라하려고 의도되지 않는다. 본 설명 및 이하의 청구범위는, 설명을 위한 목적으로만 사용되며 제한적인 것으로 해석되어서는 안되는 용어를 포함한다. 관련 기술 분야의 당업자라면 위와 같은 교시를 고려하여 다수의 변형 및 변경이 가능하다는 것을 이해할 수 있다. 따라서, 본 발명의 범위는 이러한 상세한 설명에 의해 제한되는 것이 아니라, 오히려 본원에 첨부된 청구범위에 의해 제한되는 것으로 의도된다.

Claims (20)

  1. 기판을 에칭하는 방법으로서,
    에칭 공정 시스템의 탱크에 에칭 용액을 제공하는 단계로서, 상기 에칭 공정 시스템은, 상기 에칭 용액의 온도, 상기 에칭 용액의 농도, 및 상기 탱크 내의 상기 에칭 용액의 흐름을 제어하도록 구성되는, 단계;
    기판을 상기 에칭 용액에 침지하는 단계로서, 상기 기판은 제1 재료 및 제2 재료의 교번 층을 갖는 미세 가공 구조물을 포함하고, 상기 에칭 용액은 상기 제1 재료를 에칭하는 산을 포함하는, 단계;
    제1 에칭율로 상기 제1 재료의 에칭을 개시하는 단계로서, 상기 제1 재료의 에칭은 상기 기판으로부터 이동될 에칭 생성물을 야기하는, 단계;
    상기 에칭 용액 내의 상기 에칭 생성물의 농도를 모니터링하는 단계; 및
    상기 에칭 생성물의 상기 농도가 미리 결정된 값 초과인 것을 식별하는 것에 응답하여, 상기 제1 에칭율을 제2 에칭율로 감소시키는 단계를 포함하는,
    기판을 에칭하는 방법.
  2. 제1항에 있어서,
    상기 제1 에칭율을 감소시키는 단계는, 상기 에칭 용액의 온도를 감소시킴으로써 수행되는, 방법.
  3. 제1항에 있어서,
    상기 제1 에칭율을 감소시키는 단계는, 상기 에칭 용액 내의 상기 산의 농도를 감소시킴으로써 수행되는, 방법.
  4. 제1항에 있어서,
    상기 에칭 생성물의 상기 농도가 미리 결정된 제2 값 미만인 것을 식별하는 것에 응답하여, 주어진 에칭율을 제3 에칭율로 증가시키는 단계를 더 포함하는, 방법.
  5. 제4항에 있어서,
    상기 주어진 에칭율을 증가시키는 단계는, 상기 에칭 용액의 온도를 증가시킴으로써 수행되는, 방법.
  6. 제4항에 있어서,
    상기 주어진 에칭율을 증가시키는 단계는, 상기 에칭 용액 내의 상기 산의 농도를 증가시킴으로써 수행되는, 방법.
  7. 제1항에 있어서,
    상기 제1 재료는 질화규소를 포함하며, 상기 제2 재료는 산화규소를 포함하고, 상기 에칭 생성물은 실리카를 포함하는, 방법.
  8. 제7항에 있어서,
    상기 산은 인산을 포함하는, 방법.
  9. 제7항에 있어서,
    상기 에칭 생성물의 상기 농도의 상기 미리 결정된 값은, 상기 에칭 용액에서 약 70 ppm인, 방법.
  10. 제1항에 있어서,
    상기 기판은 상기 탱크 내의 다수의 기판 중 하나인, 방법.
  11. 제10항에 있어서,
    상기 다수의 기판의 간격은 상기 에칭 용액의 대류 흐름을 가능하게 하는, 방법.
  12. 제1항에 있어서,
    상기 미세 가공 구조물은 메모리 소자를 포함하는, 방법.
  13. 제12항에 있어서,
    상기 메모리 소자는 3D NAND 소자를 포함하는, 방법.
  14. 기판을 에칭하는 방법으로서,
    에칭 공정 시스템의 탱크에 에칭 용액을 제공하는 단계로서, 상기 에칭 공정 시스템은, 상기 에칭 용액의 온도, 상기 에칭 용액의 농도, 및 상기 탱크 내의 상기 에칭 용액의 흐름을 제어하도록 구성되는, 단계;
    기판을 상기 에칭 용액에 침지하는 단계로서, 상기 기판은 제1 재료 및 제2 재료의 교번 층을 갖는 미세 가공 구조물을 포함하고, 상기 에칭 용액은 상기 제1 재료를 에칭하는 산을 포함하는, 단계;
    제1 에칭율로 상기 제1 재료의 에칭을 개시하는 단계로서, 상기 제1 재료의 에칭은 상기 기판으로부터 이동될 에칭 생성물을 야기하는, 단계;
    상기 에칭 용액 내의 상기 에칭 생성물의 농도를 모니터링하는 단계; 및
    상기 에칭 생성물의 상기 농도가 미리 결정된 값 미만으로 감소하는 것을 식별하는 것에 응답하여, 상기 제1 에칭율을 제2 에칭율로 증가시키는 단계를 포함하는,
    기판을 에칭하는 방법.
  15. 제14항에 있어서,
    상기 제1 재료는 질화규소를 포함하며, 상기 제2 재료는 산화규소를 포함하고, 상기 에칭 생성물은 실리카를 포함하며, 상기 산은 인산을 포함하는, 방법.
  16. 기판을 에칭하는 방법으로서,
    에칭 공정 시스템의 탱크에 에칭 용액을 제공하는 단계로서, 상기 에칭 공정 시스템은, 상기 에칭 용액의 온도, 상기 에칭 용액의 농도, 및 상기 탱크 내의 상기 에칭 용액의 흐름을 제어하도록 구성되는, 단계;
    기판을 상기 에칭 용액에 침지하는 단계로서, 상기 기판은 제1 재료 및 제2 재료의 교번 층을 갖는 미세 가공 구조물을 포함하고, 상기 에칭 용액은 상기 제1 재료를 에칭하는 산을 포함하는, 단계;
    제1 에칭율로 상기 제1 재료의 에칭을 개시하는 단계로서, 상기 제1 재료의 에칭은 상기 기판으로부터 이동될 에칭 생성물을 야기하는, 단계;
    상기 에칭 용액 내의 상기 에칭 생성물의 농도를 모니터링하는 단계; 및
    상기 에칭 용액에 의한 상기 제1 재료의 에칭을 차단하는 양으로 상기 에칭 생성물이 상기 제2 재료 상에 증착되는 것을 방지하기 위해, 상기 에칭 용액 내의 상기 에칭 생성물의 상기 농도를 미리 결정된 값 미만으로 유지하는 단계를 포함하는,
    기판을 에칭하는 방법.
  17. 제16항에 있어서,
    상기 에칭 용액 내의 상기 에칭 생성물의 상기 농도를 미리 결정된 값 미만으로 유지하는 단계는, 상기 에칭 용액의 상기 온도를 제어하는 단계, 상기 산의 농도를 제어하는 단계, 또는 둘 모두를 포함하는, 방법.
  18. 제16항에 있어서,
    상기 제1 재료는 질화규소를 포함하며, 상기 제2 재료는 산화규소를 포함하고, 상기 에칭 생성물은 실리카를 포함하는, 방법.
  19. 제18항에 있어서,
    상기 산은 인산을 포함하는, 방법.
  20. 제19항에 있어서,
    상기 에칭 생성물의 상기 농도의 상기 미리 결정된 값은, 상기 에칭 용액에서 약 70 ppm 이하인, 방법.
KR1020217004142A 2018-07-20 2019-07-19 3d nand 구조물에서의 질화규소 에칭 및 실리카 증착 제어 KR102711638B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862701398P 2018-07-20 2018-07-20
US62/701,398 2018-07-20
PCT/US2019/042635 WO2020018924A1 (en) 2018-07-20 2019-07-19 Etching of silicon nitride and silica deposition control in 3d nand structures

Publications (2)

Publication Number Publication Date
KR20210024184A true KR20210024184A (ko) 2021-03-04
KR102711638B1 KR102711638B1 (ko) 2024-09-27

Family

ID=69161962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217004142A KR102711638B1 (ko) 2018-07-20 2019-07-19 3d nand 구조물에서의 질화규소 에칭 및 실리카 증착 제어

Country Status (6)

Country Link
US (1) US10886290B2 (ko)
JP (1) JP7432092B2 (ko)
KR (1) KR102711638B1 (ko)
CN (1) CN112368835B (ko)
TW (1) TWI815932B (ko)
WO (1) WO2020018924A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11231922B2 (en) 2020-03-26 2022-01-25 Mastercard International Incorporated Secure and flexible pipeline management tool

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129588A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd エッチング液の濃度管理方法及びエッチング装置
WO2017172533A1 (en) * 2016-03-30 2017-10-05 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
US20180102254A1 (en) 2016-10-07 2018-04-12 Kwangsu Kim Method of Wet Etching and Method of Fabricating Semiconductor Device Using the Same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399517B2 (en) 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
CN1914710A (zh) * 2003-12-30 2007-02-14 艾奎昂有限责任公司 在基片处理过程中选择性蚀刻氮化硅的系统和方法
US8409997B2 (en) 2007-01-25 2013-04-02 Taiwan Semiconductor Maufacturing Co., Ltd. Apparatus and method for controlling silicon nitride etching tank
KR20100107661A (ko) 2009-03-26 2010-10-06 삼성전자주식회사 수직 구조를 갖는 비휘발성 메모리 소자의 제조방법
US20130285117A1 (en) * 2012-04-27 2013-10-31 International Business Machines Corporation CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION
US8716146B2 (en) * 2012-07-03 2014-05-06 Intermolecular, Inc Low temperature etching of silicon nitride structures using phosphoric acid solutions
US9887095B2 (en) * 2013-03-12 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an etch process with silicon concentration control
US9419135B2 (en) 2014-11-13 2016-08-16 Sandisk Technologies Llc Three dimensional NAND device having reduced wafer bowing and method of making thereof
WO2016104433A1 (ja) * 2014-12-26 2016-06-30 倉敷紡績株式会社 珪素濃度又はエッチング選択比の測定方法及び測定装置
US9735069B2 (en) 2015-09-23 2017-08-15 Lam Research Corporation Method and apparatus for determining process rate
US9627220B1 (en) * 2015-11-04 2017-04-18 Macronix International Co., Ltd. Methods of manufacturing semiconductor devices with improved metal gate fill-in for vertical memory cell and devices thereof
US10515820B2 (en) 2016-03-30 2019-12-24 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
TW201909264A (zh) * 2017-07-17 2019-03-01 美商應用材料股份有限公司 氮化物特徵的受控蝕刻
CN107706192B (zh) * 2017-08-22 2019-02-22 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
CN107527794A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种3d nand存储器件的金属栅制备方法
CN111108176B (zh) * 2017-09-06 2021-10-08 恩特格里斯公司 用于蚀刻含氮化硅衬底的组合物及方法
CN107946213B (zh) 2017-11-21 2020-03-13 长江存储科技有限责任公司 一种磷酸清洗控制装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129588A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd エッチング液の濃度管理方法及びエッチング装置
WO2017172533A1 (en) * 2016-03-30 2017-10-05 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
US20180102254A1 (en) 2016-10-07 2018-04-12 Kwangsu Kim Method of Wet Etching and Method of Fabricating Semiconductor Device Using the Same
KR20180039225A (ko) * 2016-10-07 2018-04-18 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20200027891A1 (en) 2020-01-23
TWI815932B (zh) 2023-09-21
JP7432092B2 (ja) 2024-02-16
TW202018802A (zh) 2020-05-16
KR102711638B1 (ko) 2024-09-27
CN112368835B (zh) 2024-09-10
CN112368835A (zh) 2021-02-12
US10886290B2 (en) 2021-01-05
JP2021530874A (ja) 2021-11-11
WO2020018924A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
US7544620B2 (en) Process for digging a deep trench in a semiconductor body and semiconductor body so obtained
TWI731790B (zh) 用以處理氮化物結構而不生矽土沉積之製程與設備
KR101252966B1 (ko) 기판 제작 방법
US10916440B2 (en) Process and apparatus for processing a nitride structure without silica deposition
KR20210024184A (ko) 3d nand 구조물에서의 질화규소 에칭 및 실리카 증착 제어
Asano et al. A novel wafer dicing method using metal-assisted chemical etching
CN103928312A (zh) 图案的形成方法
CN117012636A (zh) 半导体膜层的厚度控制方法、半导体器件及其制造方法
CN108962816A (zh) 半导体装置及其制造方法
CN109328393B (zh) 3d nand存储器中存储沟道层的阶梯覆盖改进
CN105826268B (zh) 半导体器件的制造方法
CN105374754B (zh) 半导体器件的制造方法
CN109103190A (zh) 半导体结构的形成方法
CN115346912B (zh) 浅沟槽隔离结构的制备方法
CN103489774B (zh) 半导体器件中氧化层的形成方法
CN102693910A (zh) 沟槽的干法刻蚀方法
CN109817637B (zh) 用于三维存储器元件的半导体结构及其制造方法
TWI593088B (zh) 具有改良金屬閘極填充之垂直記憶胞的半導體元件及其製造方法
CN111968989A (zh) 三维存储器的制造方法及三维存储器
KR100609229B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
KR20060114793A (ko) 에스티에이알 공정을 이용한 반도체장치의 제조 방법
WO2014081928A1 (en) Forming charge trap separation in a flash memory semiconductor device
KR20080102055A (ko) 반도체 소자의 트렌치형 게이트 형성방법
KR20090106011A (ko) 필라패턴 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant