KR20210016255A - 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어 - Google Patents

임베딩된 코어 프레임을 사용하는 패키지의 휨 제어 Download PDF

Info

Publication number
KR20210016255A
KR20210016255A KR1020190139773A KR20190139773A KR20210016255A KR 20210016255 A KR20210016255 A KR 20210016255A KR 1020190139773 A KR1020190139773 A KR 1020190139773A KR 20190139773 A KR20190139773 A KR 20190139773A KR 20210016255 A KR20210016255 A KR 20210016255A
Authority
KR
South Korea
Prior art keywords
package
package component
core frame
core
dielectric
Prior art date
Application number
KR1020190139773A
Other languages
English (en)
Inventor
지운 이 우
첸-후아 유
충-쉬 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20210016255A publication Critical patent/KR20210016255A/ko
Priority to KR1020220045753A priority Critical patent/KR102520346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

방법은 캐리어 위에 패키지 컴포넌트를 위치시키는 단계를 포함한다. 패키지 컴포넌트는 장치 다이를 포함한다. 코어 프레임이 캐리어 위에 위치된다. 코어 프레임은 패키지 컴포넌트를 둘러싸는 링을 형성한다. 방법은 봉지재에 코어 프레임 및 패키지 컴포넌트를 캡슐화하는 단계, 재분배 라인을 코어 프레임 및 패키지 컴포넌트 위에 형성하는 단계, 및 재분재 라인 위에 있고 재분배 라인을 통해 패키지 컴포넌트에 전기적으로 결합하는 전기 커넥터를 형성하는 단계를 더 포함한다.

Description

임베딩된 코어 프레임을 사용하는 패키지의 휨 제어{WARPAGE CONTROL OF PACKAGES USING EMBEDDED CORE FRAME}
고성능 컴퓨팅(HPC: High-Performance Computing) 패키지가 인공 지능(AI: Artificial Intelligence) 애플리케이션과 같은 높은 성능을 요구하는 애플리케이션에 점점 더 많이 사용되고 있다. HPC 패키지의 크기 또한 점점 커지고 있다. 크기가 클수록 패키지에 상당한 휨이 발생한다.
HPC 패키지는 패키지 기판에 본딩(bonding)된 패키지를 포함할 수 있다. 휨을 제어하기 위해, 패키지 기판의 두께를 증가시켜서 휨 저항을 향상시켰다. 그러나 이 솔루션을 사용하면, HPC 패키지의 전기 경로가 길어지고 IR 강하를 증가시켜 HPC 패키지의 성능이 심각하게 저하될 수 있다.
본 개시는 첨부 도면과 함께 다음의 상세한 설명을 읽으면 가장 잘 이해할 수 있다. 본 산업계에서의 표준 관행에 따라, 다양한 피처는 일정한 비율로 도시되지 않았다는 점에 유의한다. 실제로, 다양한 피처의 치수는 설명의 명료성을 위해 임의로 증가 또는 감소될 수 있다.
도 1, 도 2a, 도 2b, 도 3a, 도 3b 및 도 4 내지 도 10은 일부 실시예에 따른 패키지의 형성에서 중간 단계의 단면도 및 사시도를 도시한다.
도 11a 및 도 11b는 일부 실시예에 따라 라운드 캐리어 및 직사각형 캐리어 위에 위치하는 패키지 및 코어 프레임의 평면도를 각각 도시한다.
도 12 내지 도 15는 일부 실시예에 따른 패키지의 형성에서 중간 단계의 단면도를 도시한다.
도 16은 일부 실시예에 따른 패키지를 형성하기 위한 공정 흐름을 도시한다.
아래의 개시는 본 발명의 다양한 피처를 구현하기 위한 많은 다양한 실시예 또는 예를 제공한다. 본 개시를 간단히 하도록 컴포넌트 및 배치 중 특정 예가 이하에 설명된다. 물론, 이는 단지 예일 뿐이며, 한정하려는 의도가 아니다. 예컨대, 다음의 설명에서 제2 피처 위의 또는 그 위의 제1 피처의 형성은, 제1 및 제2 피처가 직접 컨택하여 형성되는 실시예를 포함할 수도 있고, 또한 부가적인 피처가 제1 및 제2 피처 사이에 형성되어 제1 및 제2 피처가 직접 컨택하지 않는 실시예를 포함할 수도 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순성 및 명료성을 위한 것이며, 논의되는 다양한 실시예 및/또는 구성물 간의 관계를 그 자체로 나타내지 않는다.
또한, "아래에 위치하는(underlying)", "아래의(below)", "하부의(lower)", "위에 위치하는(overlying)", "위의(upper)" 등과 같은 공간적으로 상대적인 용어가, 도면에 도시된 하나의 컴포넌트 또는 피처와 다른 컴포넌트(들) 또는 피처(들) 간의 관계를 설명하는 데 있어서, 설명의 편의를 위해 사용될 수도 있다. 공간적으로 상대적인 용어는, 도면에 나타난 방향 외에도, 사용 또는 동작 중인 장치의 다른 방향을 망라한다. 장비는 다른 방향으로(90도 회전되거나 다른 방향으로 회전) 배치될 수 있고, 본 개시에서 사용된 공간적으로 상대적인 서술어는 이에 따라 마찬가지로 해석될 수 있다.
패키지 및 패키지를 형성하는 방법이 일부 실시예에 따라 제공된다. 패키지 형성의 중간 단계가 일부 실시예에 따라 도시된다. 일부 실시예의 몇몇 변형이 논의된다. 본 명세서에서 논의된 실시예는 본 개시의 주제를 만들거나 사용 가능하게 하는 예를 제공하기 위한 것이며, 당업자는 상이한 실시예의 고려된 범위 내에서 이루어질 수 있는 변경을 쉽게 이해할 것이다. 다양한 도면 및 예시적인 실시예에서, 유사한 참조 번호는 유사한 엘리먼트를 지정하도록 사용된다. 방법 실시예가 특정 순서로 수행되는 것으로 설명될 수 있지만, 다른 방법 실시예는 임의의 논리적 순서로 수행될 수 있다.
본 개시의 일부 실시예에 따르면, 패키지 컴포넌트가 코어 프레임에 의해 둘러싸인 개구부에 배치된다. 코어 프레임 및 패키지 컴포넌트는 몰딩 화합물과 같은 봉지재(encapsulant)에 캡슐화된다. 재분배 라인(RDL: Redistribution Line)이 봉지재로부터 시작하여 패키지 컴포넌트에 전기적으로 연결되도록 형성된다. 코어 프레임은, 전기적 라우팅 기능을 위해 코어 프레임을 관통하는 (도전성 파이프인) 도금 스루홀(PTH: Plating Through-Hole)을 포함하지 않으면서, 기계적 지지를 제공하여 휨을 줄인다. 따라서, 코어 프레임의 두께는, 기계적 지지를 제공하면서도, 결과적인 패키지에서 전기 신호 및 전력의 IR 강하를 증가시키지 않는다.
도 1, 도 2a, 도 2b, 도 3a, 도 3b 및 도 4 내지 도 10은 본 개시의 일부 실시예에 따른 패키지의 형성에서 중간 단계의 단면도를 도시한다. 대응하는 공정은 또한 도 16에 도시된 공정 흐름(200)에 개략적으로 반영된다.
도 1은 캐리어(20) 및 캐리어(20) 위에 형성된 이형 필름(22)을 도시한다. 캐리어(20)는 유리 캐리어, 세라믹 캐리어 등일 수 있다. 본 개시의 일부 실시예에 따르면, 캐리어(20)는 도 11a에 도시된 바와 같이 라운드 평면 형상을 갖는다. 캐리어(20)는 8인치 직경, 12인치 직경 이상을 가질 수 있는 전형적인 실리콘 웨이퍼의 크기를 가질 수 있다. 본 개시의 대안적 실시예에 따르면, 캐리어(20)는 도 11b에 도시된 바와 같이 직사각형 평면 형상을 갖는다.
도 1을 다시 참조하면, 이형 필름(22)이 캐리어(20) 위에 형성된다. 이형 필름(22)은 (광열 전환(LTHC: Light-To-Heat-Conversion) 재료와 같은) 폴리머계 재료로 형성될 수 있으며, 이는 후속 공정에서 형성될, 그 위에 위치하는 구조물로부터 캐리어(20)와 함께 제거된다. 본 개시의 일부 실시예에 따르면, 이형 필름(22)은 에폭시계 열 방출 재료로 형성된다. 본 개시의 일부 실시예에 따르면, 다이 부착 필름(DAF: Die-Attach Film)(23)이 이형 필름(22) 위에 형성된다. DAF(23)는 접착 필름이며, 코팅되거나 적층될 수 있다. 대안적 실시예에 따르면, 웨이퍼 크기의 DAF를 형성하는 대신에, 개별 DAF가 이형 필름(22) 위에 부착될 컴포넌트 아래에 형성된다.
도 2a 및 도 2b는 패키지 컴포넌트(24)를, 예를 들어 DAF(23)를 통해 이형 필름(22) 위에 배치하는 것을 도시한다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(202)으로 도시된다. 패키지 컴포넌트(24)는 패키징 공정을 통해 형성되는 패키지일 수 있으며, 패키지는 (컴퓨팅 다이와 같은) 논리 다이, (동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 다이 또는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory) 다이와 같은) 메모리 다이, 광(photonic) 다이, (이미 패키징된 장치 다이를 포함하는) 패키지, 입출력(IO: Input-Ouput) 다이, 디지털 다이, 아날로그 다이, 표면 실장 수동 장치(passive device) 등을 포함할 수 있다. 패키지 컴포넌트(24) 내의 다이(들)는 몰딩 화합물, 언더필 등과 같은 하나 이상의 봉지재에 캡슐화될 수 있다. 패키지 컴포넌트(24)는 또한 장치 다이일 수 있다. 본 개시의 일부 실시예에 따르면, 패키지 컴포넌트(24)는 인공 지능(AI: Artificial Intelligence) 애플리케이션과 같은 높은 성능을 요구하는 애플리케이션에서 사용될 수 있는 고성능 컴퓨팅(HPC: High-Performance Computing) 패키지이다. 도 2a는 패키지 컴포넌트(24)의 예를 도시하며, 패키지 컴포넌트(24)는 그 밖의 다른 구조물을 가질 수 있다.
본 개시의 일부 실시예에 따르면, 패키지 컴포넌트(24)는 시스템-온-칩(SoC: System-on-Chip) 다이(100)를 포함하는 바, SoC 다이(100)는 시스템을 형성하도록 함께 본딩된 장치 다이들을 포함하는 패키지이다. SoC 다이(100) 내의 장치 다이는 상세하게 도시되지 않았다. SoC 다이(100)는 표면에 금속 범프(102)를 포함할 수 있고, 금속 범프(102)는 표면 유전체층(104)에 임베딩될 수 있다. 본 개시의 일부 실시예에 따르면, 표면 유전체층(104)은 폴리벤즈옥사졸(PBO: polybenzoxazole), 폴리이미드, 벤조사이클로부텐(BCB: benzocyclobutene) 등과 같은 폴리머로 형성된다. 금속 범프(102)는 구리, 니켈, 팔라듐, 금, 이의 복합층 및/또는 이의 합금으로 형성될 수 있다.
패키지 컴포넌트(24)는 또한 고대역폭 메모리(HBM: High-Bandwidth Memory) 스택(108)을 포함할 수 있으며, 각각의 HBM 스택(108)은, 함께 적층되어 메모리 스택을 형성하는 복수의 메모리 다이(110)를 포함한다. 메모리 다이(110)는 DRAM 다이, SRAM 다이 또는 그 밖의 유형의 메모리 다이일 수 있다. SoC 다이(100) 내의 장치 다이는 상세하게 도시되지 않았다. HBM 스택(108)은 표면에 금속 범프(112)를 포함할 수 있고, 금속 범프(112)는 봉지재(122) 또는 HBM 스택(108)의 표면 유전체층(114)에 임베딩될 수 있다. 본 개시의 일부 실시예에 따르면, 표면 유전체층(114)은 PBO, 폴리이미드, BCB 등과 같은 폴리머로 형성된다. 금속 범프(112)는 또한 구리, 니켈, 팔라듐, 금, 이의 복합층 및/또는 이의 합금으로 형성될 수 있다.
본 개시의 일부 실시예에 따르면, 패키지 컴포넌트(24)의 형성은, 복수의 SoC 다이(100) 및 복수의 HBM 스택(108)을 다른 캐리어(미도시) 위에 위치시키는 단계, 복수의 SoC 다이(100) 및 복수의 HBM 스택(108)을 봉지재(122) 내에 캡슐화하는 단계, 및 금속 범프(102, 112)가 노출될 때까지 화학적 기계적 연마(CMP: Chemical Mechanical Polish) 공정 또는 기계적 연삭 공정과 같은 평탄화 공정을 수행하는 단계를 포함한다. 다음으로, 상호 연결 구조물(120)이 SoC 다이(100), HBM 스택(108) 및 봉지재(122) 위에 형성된다. 상호 연결 구조물(120)은 유전체층(118) 및 유전체층(118) 내의 RDL(116)을 포함한다. (금속 패드, 금속 기둥 등과 같은) 표면 도전성 피처가 패키지 컴포넌트(24)의 상부 표면에 형성된다. 따라서, 복수의 SoC 다이(100) 및 복수의 HBM 스택(108)을 포함하는 재구성된 웨이퍼가 형성된다. 다음으로, 재구성된 웨이퍼를 복수의 패키지 컴포넌트(24)로 관통 절단(saw-through)하도록 싱귤레이션 공정이 수행될 수 있다.
대안적 실시예에 따르면, 상호 연결 구조물(120)은, 복수의 SoC 다이(100) 및 복수의 HBM 스택(108)의 캡슐화 후에 층별로 형성되는 대신에, (코어형 또는 코어리스형) 패키지 기판 스트립, (해당 기판을 관통하는 스루 비아를 갖는) 인터포저 웨이퍼 등으로 사전에 형성될 수 있다. 상호 연결 구조물(120)이 인터포저인 경우, 상호 연결 구조물(120)은 (실리콘 기판과 같은) 반도체 기판, 및 반도체 기판을 관통하여 반도체 기판의 대향하는 측부 위의 도전성 피처를 상호 연결하는 스루 비아를 포함할 수 있다. 해당 패키지 컴포넌트(24)의 형성은, 복수의 인터포저 및 복수의 패키지 기판을 각각 포함하는 인터포저 웨이퍼 또는 패키지 기판 스트립 위에 복수의 SoC 다이(100) 및 복수의 HBM 스택(108)을 본딩하는 단계를 포함할 수 있다. 다음으로, SoC 다이(100) 및 HBM 스택(108)이 봉지재(122)에 캡슐화된다. 이어서 싱귤레이션 공정이 수행되어 복수의 패키지 컴포넌트(24)를 형성한다.
도 2b는 도 2a에 도시된 구조물의 개략적인 사시도를 도시하며, 패키지 컴포넌트(24), 캐리어(20), 이형 필름(22) 및 DAF(23)가 도시된다.
도 3a 및 도 3b는 캐리어(20) 위에 코어 프레임(26)을 배치하는 것을 도시한다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(204)으로 도시된다. 코어 프레임(26)은 또한 DAF(23)를 통해 캐리어(20)에 부착될 수 있다. 대안적 실시예에 따르면, 모든 SoC 다이(100) 및 HBM 스택(108)이 위에 부착되는 웨이퍼 레벨 DAF를 형성하는 대신에, 패키지 컴포넌트(24) 및 HBM 스택(108) 각각은 그 아래에 개별 DAF를 가질 수 있고, 그 개별 DAF는 대응하여 그 위에 위치하는 패키지 컴포넌트(24) 및 HBM 스택(108)과 동일한 형상 및 동일한 크기를 가질 수 있다. 마찬가지로, 웨이퍼 레벨 DAF가 사용되지 않을 때, DAF가 또한 접착을 위해 코어 프레임(26)의 하부에 부착될 수 있다. 도 3b에 도시된 바와 같이, 코어 프레임(26)은 직사각형 링을 형성하며, 스루 개구부(28)가 그 안에 위치하고, 패키지 컴포넌트(24)가 개구부(28)에 위치할 수 있다. 본 개시의 일부 실시예에 따르면, 코어 프레임(26)은 유사한 구조물을 가지며, 코어형 패키지 기판에서 코어 프레임과 동일한 재료로 형성될 수 있다. 그러나, 코어형 패키지 기판에서 코어 프레임(26)에 도금 스루홀(PTH: Plating Through-Holes)이 없다는 점에서, 코어 프레임(26)은 종래의 코어형 패키지 기판과 상이하다. PTH는 코어 유전체를 관통하는 (예를 들어, 구리를 포함할 수 있는 금속과 같은) 도전성 파이프이며, 코어 유전체의 양면들 위의 전기 신호 및 전력을 전도하는 데 사용된다. 또한, 코어 프레임(26)은 코어 유전체(32)의 대향하는 측부 위의 금속 플레이트(30)를 포함하고, 이 금속 플레이트(30)는 그 안에 홀 및 파단(break)이 없는 블랭킷 금속 플레이트일 수 있으며, 이는 종래의 코어형 패키지 기판의 패터닝된 RDL과 상이하다. 금속 플레이트(30)는 휨에 대한 코어 프레임(26)의 저항이 개선되도록 구조적 지지를 제공하는 기능을 갖는다.
본 개시의 일부 실시예에 따르면, 코어 유전체(32)는 섬유 유리를 포함한다. 코어 유전체(32)는 또한 에폭시, 레진, (에폭시, 레진 및/또는 섬유 유리를 포함하는) 프리프레그, 레진 코팅된 구리(RCC: Resin Coated Copper), 유리, 성형 화합물, (폴리염화비닐(PVC: PolyVinylChloride), 아크릴로니트릴, 부타디엔 스티렌 (ABS: Acrylonitril, Butadiene & Styrene), 폴리프로필렌(PP: Polypropylene), 폴리에틸렌(PE: Polyethylene), 폴리스티렌(PS: PolyStyrene), 폴리메틸 메타크릴레이트(PMMA: Polymethyl Methacrylate), 폴리에틸렌 테레프탈레이트(PET: Polyethylene Terephthalate), 폴리카보네이트(PC: Polycarbonate), 폴리페닐렌 설파이드(PPS: Polyphenylene sulfide), 플렉스(폴리이미드)와 같은) 플라스틱, 이의 조합, 및 이의 다층을 포함할 수 있다. 금속 플레이트(30)는 구리, 니켈, 텅스텐 등 또는 이의 합금으로 형성될 수 있다. 일부 실시예에 따르면, 금속 플레이트(30) 사이에는 도전성 피처가 형성되지 않는다.
도 11a 및 도 11b는 일부 실시예에 따라 위치하는 패키지 컴포넌트(24) 및 코어 프레임(26)의 평면도를 도시한다. 도 11a를 참조하면, 캐리어(20)는 라운드 평면 형상을 갖는 캐리어 웨이퍼이다. 이형 필름(22) 및 DAF(23)는 또한 라운드 평면 형상을 가질 수 있다. 복수의 코어 프레임(26)은 복수의 행 및 복수의 열을 포함하는 어레이로 위치된다. 코어 프레임(26)은 서로 이격되어 위치한다. 패키지 컴포넌트(24)는 각각의 코어 프레임(26)의 개구부(28)에 위치한다.
도 11b를 참조하면, 캐리어(20)는 직사각형 평면 형상을 갖는다. 이형 필름(22) 및 DAF(23)는 또한 직사각형 평면 형상을 가질 수 있다. 복수의 코어 프레임(26)은 복수의 행 및 복수의 열을 포함하는 어레이로 위치된다. 코어 프레임(26)은 또한 서로 이격되어 위치한다. 패키지 컴포넌트(24)는 각각의 코어 프레임(26)의 개구부(28)에 위치한다. 설명 전체에 걸쳐, 도 11a에 도시된 캐리어(20)는 모두 웨이퍼 형상인 것으로 언급되며, 그 위에 복수의 다이/패키지가 위치할 수 있다.
본 개시의 대안적 실시예에 따르면, 코어 프레임(26)을 위치시키는 대신에, 강성(rigid) 링을 캐리어(20) 위에 위치시킨다. 강성 링은 강성 재료로 형성될 수 있으며, 강성 재료는 (구리, 스테인리스 스틸 등과 같은) 금속 또는 금속 합금으로 형성될 수 있다. 강성 링은 일부 실시예에 따라 세라믹으로 형성될 수 있다. 강성 링은 코어 프레임(26)과 동일한 크기 및 동일한 평면 형상을 가질 수 있다.
다음으로, 패키지 컴포넌트(24) 및 코어 프레임(26)은 도 4에 도시된 바와 같이 봉지재(34)에 캡슐화된다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(206)으로 도시된다. 봉지재(34)는 이웃하는 코어 프레임(26) 사이의 갭 및 개구부(28)의 나머지 부분을 채운다. 봉지재(34)는 몰딩 화합물, 몰딩 언더필, 에폭시 및/또는 레진을 포함할 수 있다. 봉지재(34)의 상부 표면은 코어 프레임(26) 및 패키지 컴포넌트(24)의 최상단보다 높다. 봉지재(34)는, 폴리머, 레진, 에폭시 등일 수 있는 기재, 및 기재 내의 필러 입자를 포함할 수 있다. 필러 입자는 SiO2, Al2O3, 실리카 등의 유전체 입자일 수 있으며, 구형일 수 있다. 또한, 구형 필러 입자는 복수의 상이한 직경을 가질 수 있다.
다음으로, 도전성 피처(124)가 노출될 때까지, CMP 공정 또는 기계적 연삭 공정과 같은 평탄화 공정이 얇은 봉지재(34)에 수행된다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(208)으로 도시된다. 결과적인 구조물이 도 5에 도시되었다. 평탄화 공정으로 인해, 코어 프레임(26)의 최상단부는 도전성 피처(124) 및 봉지재(34)의 상부 표면과 평평(동일 평면에 위치)하거나 그보다 낮은 레벨일 수 있다. 본 개시의 일부 실시예에 따르면, 봉지재(34)는 층 중첩 코어 프레임(26)을 포함한다. 본 개시의 대안적 실시예에 따르면, 평탄화 공정 후에 코어 프레임(26)의 상부 표면이 노출된다.
도 6은, 복수의 유전체층(38), RDL(40), 및 금속 패드(42)를 포함하는 앞측 재분배 구조물(36)의 형성을 도시한다. 금속 패드(42)는 앞측 재분배 구조물(36)의 상부 표면 부분이고, 노출된다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(210)으로 도시된다. 본 개시의 일부 실시예에 따르면, 유전체층(38)은 PBO, 폴리이미드 등과 같은 폴리머로 형성된다. 유전체층(38) 및 대응하는 RDL층(40)의 형성 공정은, 유전체층(38)을 형성하는 단계, 및 이어서 유전체층(38)을 패터닝하여 비아 개구부를 형성하는 단계를 포함할 수 있으며, 이 비아 개구부를 통해 도전성 피처(124) 또는 그 아래에 위치하는 RDL(40)과 같이 그 아래에 위치하는 도전성 피처가 노출된다. 유전체층(38)이 PBO 또는 폴리이미드와 같은 감광성 재료로 형성되는 일부 실시예에 따르면, 비아 개구부의 형성은 리소그래피 마스크(미도시)를 이용한 노광 공정 및 현상 공정을 포함한다. 본 개시의 대안적 실시예에 따르면, 유전체층(38)은 실리콘 질화물, 실리콘 산화물 등과 같은 무기 유전체 재료로 형성되며, 이는 화학적 기상 증착(CVD: Chemical Vapor Deposition) 공정, 원자층 퇴적(ALD: Atomic Layer Deposition) 공정, 플라즈마 강화 CVD(PECVD: Plasma Enhanced Chemical Vapor Deposition) 공정, 또는 그 밖의 적용 가능한 퇴적 공정과 같은 퇴적 공정을 통해 형성될 수 있다. 퇴적된 유전체층(38)은 비아 개구부를 형성하도록 에칭된다. 다음으로, 시드층이 블랭킷층으로 퇴적된다. 시드층은, 예를 들어 물리적 기상 증착(PVD: Physical Vapor Deposition)을 통해 형성될 수 있는 티타늄 서브층 및 티타늄 서브층 위의 구리 서브층을 포함할 수 있다. 다음으로, 포토 레지스트로 형성될 수 있는 도금 마스크(미도시)가 형성되고, 그 아래에 위치하는 금속 시드층을 드러내도록 패터닝된다. 금속 재료를 도금하도록 도금 공정이 수행된다. 다음으로, 도금 마스크가 제거된 후, 도금 재료로 덮이지 않은 금속 시드층의 부분을 제거하기 위한 에칭 공정이 이어진다. 도금된 재료 및 그 아래에 위치하는 시드층의 잔여 부분은 RDL(40)을 형성한다.
앞측 재분배 구조물(36)은 다섯 개 내지 아홉 개 이상의 RDL층(40)을 포함할 수 있다. 본 개시의 일부 실시예에 따르면, RDL의 라인 폭은 약 3 μm보다 작거나 약 2 μm에 가깝다. 따라서, 라우팅 요구 사항을 충족시키기 위해 RDL층(40)의 개수가 감소될 수 있다.
도 6에 도시된 바와 같이, 결과적 패키지의 일부인 코어 프레임(26)은 결과적 패키지에 기계적 지지를 제공하는 기능을 갖는다. 코어 프레임(26)이 다수의 적층된 다이의 두께를 갖는 패키지 컴포넌트(24) 및 메모리 스택(108)의 두께만큼 큰 두께를 가질 수 있기 때문에, 코어 프레임(26)은 휨을 감소시키기 위한 상당한 기계적 지지를 제공할 수 있고, 전기 경로의 중앙에 있지 않기 때문에 전기 경로의 불리한 증가를 야기하지 않을 수 있다. 그 효과는, 전기적 경로의 길이를 증가시키지 않으면서 기계적 지지를 제공하는 기능이 유지되도록, 코어형 패키지 기판의 코어를 라우팅 경로 밖으로, 동일한 레벨의 패키지 컴포넌트(24)로 이동시키는 것과 유사하다.
도 7은 독립 수동 장치(IPD: Independent Passive Device)(44) 및 커패시터(46)를 금속 패드(42) 상에 본딩하는 단계를 도시한다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(212)으로 도시된다. IPD(44)는 인덕터, 저항기, 커패시터 등일 수 있다. 커패시터(46)는 다층 세라믹 커패시터(MLCC: Multi-Layer Ceramic Capacitor)일 수 있으며, 전력 저장체로 사용될 수 있다. 도 7에 도시된 바와 같이, 패키지 컴포넌트(24)와 커패시터(46)사이에 코어가 없기 때문에, 저장된 전력을 사용하는 패키지 컴포넌트(24)와 커패시터(46) 사이의 전기 경로가 짧다. 본 개시의 일부 실시예에 따르면, 패키지 컴포넌트(24)는 HPC 패키지이며, 이는 높은 성능을 요구한다. 커패시터(46)와 패키지 컴포넌트(24) 사이의 전기 경로가 짧으므로, 커패시터(46)는 큰 IR 드롭 및 레이턴시 없이 패키지 컴포넌트(24)의 서지 요건을 충족시키기 위해 전력을 제공할 수 있다.
도 8은 전기 커넥터(48)의 형성을 도시한다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(214)으로 도시된다. 전기 커넥터(48)의 형성은 금속 패드(42)의 노출된 부분 위에 솔더 볼을 위치시키는 단계, 및 이어서 솔더 볼을 리플로우하는 단계를 포함할 수 있고, 따라서 전기 커넥터(48)는 솔더 영역이다. 본 개시의 대안적 실시예에 따르면, 전기 커넥터(48)의 형성은 금속 패드(42) 위에 솔더층을 형성하도록 도금 단계를 수행한 다음, 도금된 솔더층을 리플로우하는 단계를 포함한다. 전기 커넥터(48)는 또한 비-솔더 금속 기둥, 또는 비-솔더 금속 기둥 위의 금속 기둥 및 솔더 캡을 포함할 수 있으며, 이는 또한 도금을 통해 형성될 수 있다. 설명 전체에서, DAF(23) 위에 위치하는 구조물 및 컴포넌트는 결합하여 재구성된 웨이퍼(50)로 지칭된다.
다음으로, 재구성된 웨이퍼(50)를 다이싱 프레임(미도시)에 부착된 테이프(미도시) 위에 위치시킨다. 본 개시의 일부 실시예에 따르면, 전기 커넥터(48)는 테이프와 접촉한다. 다음으로, 재구성된 웨이퍼(50)는 캐리어(20)로부터 디본딩(de-bond)된다. 본 개시의 일부 실시예에 따라, 재구성된 웨이퍼(50)를 디본딩하도록, 빛(light beam)을 이형 필름(22) 위에 조사하고, 빛은 투명 캐리어(20)를 통해 관통한다. 본 개시의 일부 실시예에 따르면, 빛은 레이저 광선을 포함하고, 이 광선은 전체 이형 필름(22)을 통해 주사된다.
(레이저 주사와 같은) 노광의 결과로서, 캐리어(20)는 DAF(23)로부터 들어 올려질 수 있고, 따라서 재구성된 웨이퍼(50)는 캐리어(20)로부터 디본딩(분리)된다. 노광 동안, 이형 필름(22)은 노광에 의해 도입된 열에 응답하여 분해되어, 캐리어(20)가 그 위에 위치하는 구조물로부터 분리되도록 한다. 다음으로, 이형 필름(22)의 잔여물은 예를 들어 플라즈마 세정 단계를 통해 제거된다. DAF(23)도 제거될 수 있다. 결과적인 재구성된 웨이퍼(50)가 도 9에 도시되었다. 블랭킷 DAF가 아닌 개별 DAF가 사용된다면, 개별 DAF는 연삭을 통해 제거되거나 제거되지 않은 상태로 남아있을 수 있다. 이 경우에, 코어 프레임(26) 및 패키지 컴포넌트(24)는, 그 위에 위치하는 코어 프레임(26) 및 패키지 컴포넌트(24)와 동일한 크기 및 평면 형상을 갖는, 대응하는 DAF를 중첩한다. 개별 DAF는 봉지재(34) 내에 위치할 수 있고, 봉지재(34)의 하부 표면과 동일 평면에 위치하는 하부 표면을 가질 수 있다.
다음으로, 재구성된 웨이퍼(50)는 싱귤레이션 공정에서 싱귤레이션될 수 있으며, 이는 다이-절단(die-saw) 공정을 사용하여 수행될 수 있다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(216)으로 도시된다. 예를 들어, 블레이드를 사용해 봉지재(34) 및 유전체층(38)을 관통 절단(saw-through)하여, 각각 일부 예에 따라 도시된 구조물을 갖는 복수의 동일한 패키지(60)로, 재구성된 웨이퍼(50)를 분리시킬 수 있다. 결과적인 패키지(60)에서, 코어 프레임(26)은 일부 봉지재(34)에 의해 패키지(60)의 가장 가까운 에지로부터 이격될 수 있다.
도 10은 예시적인 패키지(60)를 도시한다. 본 개시의 일부 실시예에 따르면, 유전체층(38)의 두께(T1)는 약 5 μm 내지 약 100 μm의 범위일 수 있다. 코어 프레임(26)의 두께(T2)는 약 20 μm 내지 약 2,000 μm의 범위일 수 있다. 두께(T2)는 또한 패키지 컴포넌트(24)의 두께와 동일하거나 (예를 들어, 약80 퍼센트보다 크고 100퍼센트보다 작도록) 약간 더 작을 수 있고, SoC 다이(100) 및 메모리 스택(108)의 두께와 동일하거나 약간 더 작을 수 있다. 코어 프레임(26)의 에지와 패키지(60)의 대응하는 가장 가까운 에지 사이의 공간인 간격(S1)은 약 10 μm 내지 약 3,000 μm의 범위일 수 있다. 코어 프레임(26)과 패키지 컴포넌트(24) 사이의 간격(S2)은 약 10 μm 내지 약 3,000 μm의 범위일 수 있다.
도 10은 패키지(61)를 형성하도록 패키지(60)를 패키지 컴포넌트(58)에 본딩하는 단계를 추가로 예시한다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(218)으로 도시된다. 본 개시의 일부 실시예에 따르면, 패키지 컴포넌트(58)는 인쇄 회로 기판, 다른 패키지 등을 포함한다. 본 개시의 일부 실시예에 따르면, 금속 링(62)은 접착 필름(63)을 통해 패키지(60)의 상부 표면에 부착된다. 각각의 공정은 도 16에 도시된 공정 흐름(200)에서 공정(220)으로 도시된다. 금속 링(62)은 또한 패키지(61)의 휨을 감소시키도록 추가적인 기계적 지지를 제공할 수 있다. 대안적 실시예에 따르면, 금속 링(62)이 부착되지 않는다. 금속 링(62)은 코어 프레임(26)과 유사한 형상(도 3b)을 가질 수 있다. 금속 링(62)의 외부 에지는 금속 링(62)의 외부 에지로 플러시될 수 있다.
도 12 내지 도 15는 본 개시의 대안적 실시예에 따른 패키지의 형성에서 중간 단계의 단면도를 도시한다. 달리 명시되지 않는 한, 이들 실시예에서의 재료 및 형성 공정은 본질적으로 유사한 컴포넌트와 동일하며, 이는 도 1, 도 2a, 도 2b, 도 3a, 도 3b 및 도 4 내지 도 10에 도시된 앞선 실시예에서 유사 참조 번호로 표시되었다. 따라서 도 12 내지 도 15에 도시된 컴포넌트의 형성 공정 및 재료에 관한 세부사항은 앞선 실시예의 설명에서 찾을 수 있다. 이들 실시예의 초기 단계는 도 1, 도 2a, 도 2b, 도 3a, 도 3b 및 도 4 내지 도 8에 도시된 것과 본질적으로 동일하다. 도 12 내지 도 15에 도시된 공정은 재구성된 웨이퍼(50)가 패키지(60)로 절단되어 분리되는 공정을 도시하는 것으로 이해된다.
도 12를 참조하면, 본 발명의 일부 실시예에 따라, 이형 필름(66) 및 DAF(68)가 위에 형성된 캐리어(64) 위에 패키지(60)가 위치된다. 캐리어(64), 이형 필름(66) 및 DAF(68)는 각각 캐리어(20), 이형 필름(22) 및 DAF(23)와 유사한 재료로 형성될 수 있고 유사한 기능 및 유사한 형상을 갖는다. 예를 들어, 캐리어(64)는 도 11a에 도시된 바와 같이 라운드 평면 형상을 갖거나, 도 11b에 도시된 바와 같이 직사각형 평면 형상을 가질 수 있다. 다음으로, 복수의 패키지(60)(하나가 도시됨)가 DAF(68) 위에 위치되고, 행과 열로 위치될 수 있다. 복수의 코어 기판(70)(하나가 도시됨)이 전기 커넥터(48)를 통해 각각 그 아래에 위치하는 패키지(60)에 본딩된다.
본 개시의 일부 실시예에 따르면, 코어형 패키지 기판(70)은 코어 유전체층(72)을 관통하는 PTH(73)를 갖는 코어 유전체(72)를 포함할 수 있다. 코어 유전체(72)는 코어 프레임(26)의 코어 유전체(32)와 유사한 재료로 형성될 수 있다. PTH(73)는 금속 파이프이며, 유전체 영역(71)이 PTH(73)에 의해 둘러싸인 영역을 채운다. RDL(74, 76)은 코어 유전체(72)의 대향하는 측부 상에 형성되고, PTH(73)를 통해 상호 연결된다. 솔더 영역(48)은 유전체층(71)을 관통하여 RDL(74)과 컨택하고, 일부 RDL(76)은 유전체층(78)의 개구부를 통해 노출된다. 본 개시의 일부 실시예에 따르면, 코어형 패키지 기판(70) 각각은 코어 유전체(72)의 (위 또는 아래의) 각 측부 상에 단일층의 RDL을 갖는다. 다른 실시예에 따르면, 코어 유전체(72)의 각 측부 상에는 하나 이상의 RDL층이 존재한다. 코어형 패키지 기판의 열팽창계수(CTE: Coefficient of Thermal Expansion)(70)는 그 위에 본딩될 패키지 컴포넌트(58)(도 15)의 CTE에 근접하고 (그보다 높을 수 있으며), 앞측 재분배 구조물(36)의 CTE보다 낮다. 따라서, 코어형 패키지 기판(70)은 패키지 컴포넌트(58)와 앞측 재분배 구조물(36) 사이의 버퍼로 사용되어 응력을 감소시키고 흡수한다.
도 13은 일부 실시예에 따른 몰딩 화합물, 몰딩 언더필 등일 수 있는 봉지재(82)에서의 앞서 형성된 구조물의 캡슐화를 도시한다. 캡슐화는, RDL(76)이 봉지재(82)에 의해 덮이지 않도록 노출 성형을 통해 수행될 수 있다. 봉지재(82)는 패키지(60)의 측벽으로 연장된다. 봉지재(34) 및 봉지재(82)는 (기재의 재료 및 그 안의 필러 입자의 재료를 포함하여) 동일하거나 상이한 유형의 재료로 형성될 수 있다. 재료의 재료에 관계없이, 봉지재(34)가 절단되고 평탄화되었기 때문에, 절단되거나 평탄화된 필러 입자는 부분적인 구형을 가지므로, 봉지재(34)와 봉지재(82) 사이의 계면은 구별 가능하다.
본 발명의 일부 실시예에 따르면, 도 13에 도시된 바와 같이, 재구성된 웨이퍼(50)(도 8)로부터 절단되어 분리된 패키지(60)가 도 12 내지 도 15에 도시된 패키징 공정에 사용된다. 다른 실시예에 따르면, 재구성된 웨이퍼(50)를 절단하여 분리하는 대신에, 코어형 기판(70)이 재구성된 웨이퍼(50)에 본딩된 후, 캡슐화 공정 및 절단 공정이 이어진다. 결과적으로, 봉지재(82)는 패키지(60)와 동일한 레벨로 확장되지 않는다. 오히려, 봉지재(82) 전체가 패키지(60) 위에 위치한다.
도 14는 솔더 영역, 금속 기둥 등일 수 있는 전기 커넥터(84)의 형성을 도시한다. DAF(68) 위의 결과적인 구조물은 재구성된 웨이퍼(86)로 지칭된다. 다음으로, 재구성된 웨이퍼(86)는, 예를 들어, 이형 필름(66)을 분해하도록 빛을 조사함으로써 캐리어(64)로부터 디본딩된다. 복수의 동일한 패키지(60')를 형성하도록 싱귤레이션 공정이 스크라이브 라인(88)을 따라 수행된다.
패키지(60') 중 하나가 도 15에 도시된다. 도 15는 또한 인쇄 회로 기판, 또 다른 패키지 등일 수 있는 패키지 컴포넌트(58)에 패키지(60')를 본딩하는 단계를 도시한다.
전술한 실시예에서, 일부 공정 및 피처는 3차원(3D: three-dimensional) 패키지를 형성하도록 본 개시의 일부 실시예에 따라 논의된다. 다른 피처 및 공정이 또한 포함될 수 있다. 예를 들어, 3D 패키징 또는 3DIC 장치의 검증 테스트를 돕기 위한 테스트 구조물이 포함될 수 있다. 테스트 구조물은, 예를 들어, 3D 패키징 또는 3DIC의 테스트, 프로브 및/또는 프로브 카드의 사용 등을 허용하는 재분배층 내에 또는 기판 위에 형성되는 테스트 패드를 포함할 수 있다. 검증 테스트는 최종 구조물뿐만 아니라 중간 구조물에도 수행될 수 있다. 또한, 본 명세서에 개시된 구조물 및 방법은, 수율을 증가시키고 비용을 감소시키기 위해, 공지된 양호한 다이의 중간 검증을 통합하는 테스트 방법과 함께 사용될 수 있다.
본 개시의 실시예는 몇몇 유리한 피처를 갖는다. 본 개시의 실시예는, 예를 들어 HPC 애플리케이션에 종종 사용되는 80 mm x 80 mm 이상의 크기를 갖는 큰 패키지의 형성에 적합하다. 큰 패키지는 종종 심각한 휨 문제로 어려움을 겪는다. HPC 패키지와 동일한 레벨로 코어 프레임을 패키징함으로써, 코어의 두께는 전기 신호 및 전력의 라우팅 길이에 영향을 미치지 않다. 예를 들어, 크기가 80 mm x 80 mm인 패키지의 경우, 휨이, 코어 프레임을 사용하지 않는 경우 2,434 μm에서 코어 프레임을 사용하는 경우 200 μm으로 줄어들 수 있다. 크기가 53.5 mm x 53.5 mm인 패키지의 경우, 휨이, 코어 프레임을 사용하지 않는 경우 942 μm에서 코어 프레임을 사용하는 경우 148 μm으로 줄어들 수 있다. 크기가 44 mm x 44 mm인 패키지의 경우, 휨이, 코어 프레임을 사용하지 않는 경우 386 μm에서 코어 프레임을 사용하는 경우 139 μm으로 줄어들 수 있다. 코어 프레임이 (HPC 패키지와 같은) 패키지 컴포넌트와 동일한 레벨에 위치하므로 결과적인 패키지의 성능도 코어 프레임의 두께에 영향을 받지 않다. 또한, 결과적인 패키지는 얇고 짧은 RDL로 형성될 수 있고, 따라서 패키지의 신호 무결성이 향상된다.
본 개시의 일부 실시예에 따르면, 방법은, 제1 패키지 컴포넌트를 캐리어 위에 위치시키는 단계로서, 상기 제1 패키지 컴포넌트는 장치 다이를 포함하는 단계; 코어 프레임을 상기 캐리어 위에 위치시키는 단계로서, 상기 코어 프레임은 상기 제1 패키지 컴포넌트를 둘러싸는 링을 형성하는 단계; 봉지재에 상기 코어 프레임 및 상기 제1 패키지 컴포넌트를 캡슐화하는 단계; 재분배 라인을 상기 코어 프레임 및 상기 제1 패키지 컴포넌트 위에 형성하는 단계; 및 상기 재분배 라인 위에 있고 상기 재분배 라인을 통해 상기 제1 패키지 컴포넌트에 전기적으로 결합하는 전기 커넥터를 형성하는 단계를 포함한다. 일 실시예에서, 방법은, 상기 캡슐화 단계 후에, 상기 제1 패키지 컴포넌트의 도전성 피처가 드러날 때까지 상기 봉지재를 평탄화하는 단계를 더 포함한다. 일 실시예에서, 상기 코어 프레임은 코어 유전체, 및 상기 코어 유전체의 양면들 상의 금속 플레이트를 포함한다. 일 실시예에서, 상기 코어 프레임은 상기 코어 유전체를 관통하는 도전성 파이프를 미포함한다. 일 실시예에서, 상기 장치 다이는 시스템-온-칩(SoC: System-on-Chip) 다이, 및 상기 SoC 다이를 안에 캡슐화하는 추가 봉지재를 포함한다. 일 실시예에서, 방법은 패키지를 형성하도록 다이 절단을 수행하는 단계로서, 상기 제1 패키지 컴포넌트가 상기 패키지 내에 위치하는 단계; 및 제2 패키지 컴포넌트를 상기 전기 커넥터를 통해 상기 패키지에 본딩하는 단계를 더 포함하며, 상기 제2 패키지 컴포넌트는, 추가 코어 유전체; 상기 추가 코어 유전체를 관통하는 추가 도전성 파이프; 및 상기 추가 코어 유전체의 양면들 상에 위치하며, 상기 추가 도전성 파이프를 통해 상호 연결된 추가 재분배 라인을 포함한다. 일 실시예에서, 방법은 패키지를 형성하도록 다이 절단을 수행하는 단계로서, 상기 제1 패키지 컴포넌트가 상기 패키지 내에 위치하는 단계; 및 금속 링을 상기 패키지에 부착하는 단계를 더 포함한다. 일 실시예에서, 방법은 수동 장치를 상기 재분배 라인에 본딩하는 단계를 더 포함하고, 상기 수동 장치는 상기 전기 커넥터와 동일한 레벨에 위치한다.
본 개시의 일부 실시예에 따르면, 방법은, 캐리어 위에 코어 프레임을 위치시키는 단계로서, 상기 코어 프레임은, 코어 유전체; 및 상기 코어 유전체의 양면들 상에 위치하는 제1 금속 플레이트 및 제2 금속 플레이트를 포함하는 단계; 패키지 컴포넌트를 상기 코어 프레임의 개구부에 그리고 상기 캐리어 위에 위치시키는 단계로서, 상기 패키지 컴포넌트는 장치 다이를 포함하는 단계; 봉지재에 상기 코어 프레임 및 상기 패키지 컴포넌트를 캡슐화하는 단계; 및 재분배 라인을 상기 코어 프레임 및 상기 패키지 컴포넌트 위에 형성하는 단계를 포함하며, 상기 재분배 라인은 상기 패키지 컴포넌트에 전기적으로 연결되고 상기 코어 프레임으로부터 전기적으로 분리된다. 일 실시예에서, 방법은 솔더 영역을 상기 재분배 라인 위에, 상기 재분배 라인에 전기적으로 결합되도록 형성하는 단계를 더 포함하며, 상기 솔더 영역 모두는 상기 코어 프레임으로부터 전기적으로 분리된다. 일 실시예에서, 상기 제1 금속 플레이트 및 상기 제2 금속 플레이트는 그 안에 홀을 미포함하는 블랭킷 금속 플레이트이다. 일 실시예에서, 방법은 상기 캡슐화 단계 후에, 상기 패키지 컴포넌트의 상부 도전성 피처를 드러내도록 평탄화 공정을 수행하는 단계를 더 포함하고, 상기 평탄화 공정은 상기 코어 프레임이 드러나기 전에 정지한다. 일 실시예에서, 방법은 유전체층을 상기 봉지재 및 상기 패키지 컴포넌트 위에, 상기 봉지재 및 상기 패키지 컴포넌트에 컨택하도록 형성하는 단계로서, 상기 재분배 라인의 하부층이 상기 유전체층으로 연장되는 단계를 더 포함하며, 상기 유전체층은 상기 봉지재의 층에 의해 상기 코어 프레임으로부터 이격된다. 일 실시예에서, 방법은 상기 패키지 컴포넌트, 상기 코어 프레임 및 상기 봉지재의 일부를 포함하는 패키지를 형성하도록 다이 절단 공정을 수행하는 단계를 더 포함하며, 상기 다이 절단 공정은 상기 코어 프레임을 절단하지 않는다.
본 개시의 일부 실시예에 따르면, 패키지는, 장치 다이를 안에 포함하는 패키지 컴포넌트; 상기 패키지 컴포넌트를 둘러싸는 링을 형성하는 코어 프레임; 상기 패키지 컴포넌트 및 상기 코어 프레임을 안에 캡슐화하는 봉지재; 상기 봉지재 위의 복수의 유전체층; 및 상기 복수의 유전체층 안의 재분배 라인으로서, 상기 패키지 컴포넌트에 전기적으로 연결되고, 상기 코어 프레임으로부터 전기적으로 분리되는 재분배 라인을 포함한다. 일 실시예에서, 상기 코어 프레임은, 코어 유전체; 및 상기 코어 유전체의 양면들 위의 제1 금속 플레이트 및 제2 금속 플레이트를 포함한다. 일 실시예에서, 상기 제1 금속 플레이트 및 상기 제2 금속 플레이트는 그 안에 홀을 미포함하는 블랭킷 금속 플레이트이다. 일 실시예에서, 상기 코어 프레임은 상기 코어 유전체를 관통하는 도전성 피처를 미포함한다. 일 실시예에서, 상기 코어 유전체는 섬유 유리를 포함한다. 일 실시예에서, 패키지는 상기 패키지 컴포넌트에 본딩된 패키지 기판을 더 포함하며, 상기 패키지 기판은, 추가 코어 유전체; 상기 추가 코어 유전체를 관통하는 추가 도전성 파이프; 및 상기 추가 코어 유전체의 양면들 위에 위치하며, 상기 추가 도전성 파이프를 통해 상호 연결되는 추가 재분배 라인을 포함한다.
전술한 바는 몇몇 실시예의 피처를 개략적으로 설명하여 당업자가 본 개시의 양태를 더 잘 이해할 수 있도록 한다. 당업자는 본 개시에서 소개하는 실시예와 동일한 목적을 수행하고/하거나 동일한 장점을 달성하기 위한 다른 공정 및 구조물을 설계 또는 변화하기 위한 기초로서 본 개시를 용이하게 사용할 수 있다는 것을 이해할 것이다. 당업자는 또한 이러한 균등 구성물이 본 개시의 사상 및 범위를 벗어나지 않는다는 것과, 그들이 본 개시의 사상 및 범위를 벗어나지 않고 다양한 변화, 치환 및 변형을 행할 수 있음을 알 것이다.
<부기>
1. 방법에 있어서,
캐리어 위에 제1 패키지 컴포넌트를 위치시키는 단계로서, 상기 제1 패키지 컴포넌트는 장치 다이를 포함하는 것인 상기 제1 패키지 컴포넌트를 위치시키는 단계;
상기 캐리어 위에 코어 프레임을 위치시키는 단계로서, 상기 코어 프레임은 상기 제1 패키지 컴포넌트를 둘러싸는 링을 형성하는 것인 상기 코어 프레임을 위치시키는 단계;
봉지재(encapsulant)에 상기 코어 프레임 및 상기 제1 패키지 컴포넌트를 캡슐화하는 단계;
상기 코어 프레임 및 상기 제1 패키지 컴포넌트 위에 재분배 라인(redistribution line)들을 형성하는 단계; 및
상기 재분배 라인들 위에 있고 상기 재분배 라인들을 통해 상기 제1 패키지 컴포넌트에 전기적으로 결합하는 전기 커넥터들을 형성하는 단계
를 포함하는 방법.
2. 제1항에 있어서, 상기 캡슐화하는 단계 후에, 상기 제1 패키지 컴포넌트의 도전성 피처(feature)들이 드러날 때까지 상기 봉지재를 평탄화하는 단계를 더 포함하는 방법.
3. 제1항에 있어서, 상기 코어 프레임은, 코어 유전체, 및 상기 코어 유전체의 양면들(opposite sides) 상의 금속 플레이트를 포함하는 것인 방법.
4. 제3항에 있어서, 상기 코어 프레임은, 상기 코어 유전체를 관통하는 도전성 파이프가 없는 것인 방법.
5. 제1항에 있어서, 상기 장치 다이는, 시스템-온-칩(SoC: System-on-Chip) 다이, 및 내부에 상기 SoC 다이를 캡슐화하는 추가 봉지재를 포함하는 것인 방법.
6. 제1항에 있어서,
패키지를 형성하도록 다이 절단(die saw)을 수행하는 단계로서, 상기 제1 패키지 컴포넌트는 상기 패키지 내에 있는 것인 상기 다이 절단을 수행하는 단계; 및
제2 패키지 컴포넌트를 상기 전기 커넥터들을 통해 상기 패키지에 본딩(bonding)하는 단계로서, 상기 제2 패키지 컴포넌트는,
추가 코어 유전체;
상기 추가 코어 유전체를 관통하는 추가 도전성 파이프들; 및
상기 추가 코어 유전체의 양면들 상에 위치하며, 상기 추가 도전성 파이프들을 통해 상호 연결된 추가 재분배 라인들
을 포함하는 것인 상기 패키지에 본딩하는 단계
를 더 포함하는 방법.
7. 제1항에 있어서,
패키지를 형성하도록 다이 절단 공정을 수행하는 단계로서, 상기 제1 패키지 컴포넌트는 상기 패키지 내에 있는 것인 상기 다이 절단 공정을 수행하는 단계; 및
상기 패키지에 금속 링을 부착하는 단계
를 더 포함하는 방법.
8. 제1항에 있어서, 상기 재분배 라인들에 수동 장치(passive device)를 본딩하는 단계를 더 포함하고, 상기 수동 장치는 상기 전기 커넥터들과 동일한 레벨에 위치하는 것인 방법.
9. 방법에 있어서,
캐리어 위에 코어 프레임을 위치시키는 단계로서, 상기 코어 프레임은,
코어 유전체; 및
상기 코어 유전체의 양면들 상에 위치하는 제1 금속 플레이트 및 제2 금속 플레이트
를 포함하는 것인 상기 코어 프레임을 위치시키는 단계;
상기 코어 프레임의 개구부에 그리고 상기 캐리어 위에 패키지 컴포넌트를 위치시키는 단계로서, 상기 패키지 컴포넌트는 장치 다이를 포함하는 것인 상기 패키지 컴포넌트를 위치시키는 단계;
봉지재에 상기 코어 프레임 및 상기 패키지 컴포넌트를 캡슐화하는 단계; 및
상기 코어 프레임 및 상기 패키지 컴포넌트 위에 재분배 라인들을 형성하는 단계로서, 상기 재분배 라인들은, 상기 패키지 컴포넌트에 전기적으로 연결되고 상기 코어 프레임으로부터 전기적으로 분리되는(decoupled) 것인 상기 재분배 라인들을 형성하는 단계
를 포함하는 방법.
10. 제9항에 있어서,
솔더 영역들을 상기 재분배 라인들 위에 그리고 상기 재분배 라인들에 전기적으로 결합되어 형성하는 단계를 더 포함하며, 상기 솔더 영역들 모두는 상기 코어 프레임으로부터 전기적으로 분리되는 것인 방법.
11. 제9항에 있어서, 상기 제1 금속 플레이트 및 상기 제2 금속 플레이트는 그 안에 홀이 없는 블랭킷 금속 플레이트들인 것인 방법.
12. 제9항에 있어서, 상기 캡슐화하는 단계 후에, 상기 패키지 컴포넌트의 상부 도전성 피처들을 드러내도록 평탄화 공정을 수행하는 단계를 더 포함하고, 상기 평탄화 공정은, 상기 코어 프레임이 드러나기 전에 정지하는 것인 방법.
13. 제9항에 있어서, 유전체층을 상기 봉지재 및 상기 패키지 컴포넌트 위에 그리고 상기 봉지재 및 상기 패키지 컴포넌트에 접촉하여 형성하는 단계로서, 상기 재분배 라인들의 하부층이 상기 유전체층으로 연장되는 것인 상기 형성하는 단계를 더 포함하며, 상기 유전체층은 상기 봉지재의 층에 의해 상기 코어 프레임으로부터 이격되는 것인 방법.
14. 제9항에 있어서, 상기 패키지 컴포넌트, 상기 코어 프레임, 및 상기 봉지재의 일부를 포함하는 패키지를 형성하도록 다이 절단 공정을 수행하는 단계를 더 포함하며, 상기 다이 절단 공정은 상기 코어 프레임을 절단하지 않는 것인 방법.
15. 패키지에 있어서,
장치 다이를 내부에 포함하는 패키지 컴포넌트;
상기 패키지 컴포넌트를 둘러싸는 링을 형성하는 코어 프레임;
상기 패키지 컴포넌트 및 상기 코어 프레임을 내부에 캡슐화하는 봉지재;
상기 봉지재 위의 복수의 유전체층들; 및
상기 복수의 유전체층들 내의 재분배 라인들로서, 상기 패키지 컴포넌트에 전기적으로 연결되고, 상기 코어 프레임으로부터 전기적으로 분리되는 상기 재분배 라인들
을 포함하는 패키지.
16. 제15항에 있어서, 상기 코어 프레임은,
코어 유전체; 및
상기 코어 유전체의 양면들 상의 제1 금속 플레이트 및 제2 금속 플레이트
를 포함하는 것인 패키지.
17. 제16항에 있어서, 상기 제1 금속 플레이트 및 상기 제2 금속 플레이트는 내부에 홀이 없는 블랭킷 금속 플레이트들인 것인 패키지.
18. 제16항에 있어서, 상기 코어 프레임은 상기 코어 유전체를 관통하는 도전성 피처들이 없는 것인 패키지.
19. 제16항에 있어서, 상기 코어 유전체는 섬유 유리를 포함하는 것인 패키지.
20. 제15항에 있어서, 상기 패키지 컴포넌트에 본딩된 패키지 기판을 더 포함하며, 상기 패키지 기판은,
추가 코어 유전체;
상기 추가 코어 유전체를 관통하는 추가 도전성 파이프들; 및
상기 추가 코어 유전체의 양면들 상에 위치하며, 상기 추가 도전성 파이프들을 통해 상호 연결되는 추가 재분배 라인들
을 포함하는 것인 패키지.

Claims (10)

  1. 방법에 있어서,
    캐리어 위에 제1 패키지 컴포넌트를 위치시키는 단계로서, 상기 제1 패키지 컴포넌트는 장치 다이를 포함하는 것인 상기 제1 패키지 컴포넌트를 위치시키는 단계;
    상기 캐리어 위에 코어 프레임을 위치시키는 단계로서, 상기 코어 프레임은 상기 제1 패키지 컴포넌트를 둘러싸는 링을 형성하는 것인 상기 코어 프레임을 위치시키는 단계;
    봉지재(encapsulant) 내에 상기 코어 프레임 및 상기 제1 패키지 컴포넌트를 캡슐화하는 단계;
    상기 코어 프레임 및 상기 제1 패키지 컴포넌트 위에 재분배 라인(redistribution line)들을 형성하는 단계; 및
    상기 재분배 라인들 위에 있고 상기 재분배 라인들을 통해 상기 제1 패키지 컴포넌트에 전기적으로 결합하는 전기 커넥터들을 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 캡슐화하는 단계 후에, 상기 제1 패키지 컴포넌트의 도전성 피처(feature)들이 드러날 때까지 상기 봉지재를 평탄화하는 단계를 더 포함하는 방법.
  3. 제1항에 있어서, 상기 코어 프레임은, 코어 유전체, 및 상기 코어 유전체의 양면들(opposite sides) 상의 금속 플레이트를 포함하는 것인 방법.
  4. 제3항에 있어서, 상기 코어 프레임은, 상기 코어 유전체를 관통하는 도전성 파이프가 없는 것인 방법.
  5. 제1항에 있어서, 상기 장치 다이는, 시스템-온-칩(SoC: System-on-Chip) 다이, 및 상기 SoC 다이를 내부에 캡슐화하는 추가 봉지재를 포함하는 것인 방법.
  6. 제1항에 있어서,
    패키지를 형성하도록 다이 절단(die saw)을 수행하는 단계로서, 상기 제1 패키지 컴포넌트는 상기 패키지 내에 있는 것인 상기 다이 절단을 수행하는 단계; 및
    상기 전기 커넥터들을 통해 제2 패키지 컴포넌트를 상기 패키지에 본딩(bonding)하는 단계로서, 상기 제2 패키지 컴포넌트는,
    추가 코어 유전체;
    상기 추가 코어 유전체를 관통하는 추가 도전성 파이프들; 및
    상기 추가 코어 유전체의 양면들 상에 위치하며, 상기 추가 도전성 파이프들을 통해 상호 연결된 추가 재분배 라인들
    을 포함하는 것인 상기 제2 패키지 컴포넌트를 상기 패키지에 본딩하는 단계
    를 더 포함하는 방법.
  7. 제1항에 있어서,
    패키지를 형성하도록 다이 절단 공정을 수행하는 단계로서, 상기 제1 패키지 컴포넌트는 상기 패키지 내에 있는 것인 상기 다이 절단 공정을 수행하는 단계; 및
    상기 패키지에 금속 링을 부착하는 단계
    를 더 포함하는 방법.
  8. 제1항에 있어서, 상기 재분배 라인들에 수동 장치(passive device)를 본딩하는 단계를 더 포함하고, 상기 수동 장치는 상기 전기 커넥터들과 동일한 레벨에 위치하는 것인 방법.
  9. 방법에 있어서,
    캐리어 위에 코어 프레임을 위치시키는 단계로서, 상기 코어 프레임은,
    코어 유전체; 및
    상기 코어 유전체의 양면들 상에 위치하는 제1 금속 플레이트 및 제2 금속 플레이트
    를 포함하는 것인 상기 코어 프레임을 위치시키는 단계;
    상기 코어 프레임의 개구부에 그리고 상기 캐리어 위에 패키지 컴포넌트를 위치시키는 단계로서, 상기 패키지 컴포넌트는 장치 다이를 포함하는 것인 상기 패키지 컴포넌트를 위치시키는 단계;
    봉지재 내에 상기 코어 프레임 및 상기 패키지 컴포넌트를 캡슐화하는 단계; 및
    상기 코어 프레임 및 상기 패키지 컴포넌트 위에 재분배 라인들을 형성하는 단계로서, 상기 재분배 라인들은, 상기 패키지 컴포넌트에 전기적으로 연결되고 상기 코어 프레임으로부터 전기적으로 분리되는(decoupled) 것인 상기 재분배 라인들을 형성하는 단계
    를 포함하는 방법.
  10. 패키지에 있어서,
    장치 다이를 내부에 포함하는 패키지 컴포넌트;
    상기 패키지 컴포넌트를 둘러싸는 링을 형성하는 코어 프레임;
    상기 패키지 컴포넌트 및 상기 코어 프레임을 내부에 캡슐화하는 봉지재;
    상기 봉지재 위의 복수의 유전체층들; 및
    상기 복수의 유전체층들 내의 재분배 라인들로서, 상기 패키지 컴포넌트에 전기적으로 연결되고 상기 코어 프레임으로부터 전기적으로 분리되는 상기 재분배 라인들
    을 포함하는 패키지.
KR1020190139773A 2019-07-31 2019-11-04 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어 KR20210016255A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220045753A KR102520346B1 (ko) 2019-07-31 2022-04-13 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/527,322 2019-07-31
US16/527,322 US11251099B2 (en) 2019-07-31 2019-07-31 Warpage control of packages using embedded core frame

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220045753A Division KR102520346B1 (ko) 2019-07-31 2022-04-13 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어

Publications (1)

Publication Number Publication Date
KR20210016255A true KR20210016255A (ko) 2021-02-15

Family

ID=74165578

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190139773A KR20210016255A (ko) 2019-07-31 2019-11-04 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어
KR1020220045753A KR102520346B1 (ko) 2019-07-31 2022-04-13 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220045753A KR102520346B1 (ko) 2019-07-31 2022-04-13 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어

Country Status (5)

Country Link
US (3) US11251099B2 (ko)
KR (2) KR20210016255A (ko)
CN (1) CN112309874A (ko)
DE (1) DE102019121636A1 (ko)
TW (1) TWI727469B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734545B (zh) * 2020-07-03 2021-07-21 財團法人工業技術研究院 半導體封裝結構
US11646255B2 (en) 2021-03-18 2023-05-09 Taiwan Semiconductor Manufacturing Company Limited Chip package structure including a silicon substrate interposer and methods for forming the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
WO2012029549A1 (ja) 2010-08-30 2012-03-08 住友ベークライト株式会社 半導体パッケージおよび半導体装置
US9111930B2 (en) * 2013-03-12 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package with cavity in interposer
US9269694B2 (en) 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same
US9396999B2 (en) * 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
US9842789B2 (en) * 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR102021886B1 (ko) 2015-05-15 2019-09-18 삼성전자주식회사 전자부품 패키지 및 패키지 온 패키지 구조
US9735118B2 (en) 2015-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas and waveguides in InFO structures
KR20180002913A (ko) 2016-05-27 2018-01-09 주식회사 네패스 반도체 패키지 및 그 제조방법
KR101952864B1 (ko) * 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
US10163807B2 (en) 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment pattern for package singulation
US10134683B2 (en) * 2017-02-10 2018-11-20 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10529698B2 (en) 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
CN108695265A (zh) * 2017-04-11 2018-10-23 财团法人工业技术研究院 芯片封装结构及其制造方法
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
US10269589B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
US10867954B2 (en) 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
US10522436B2 (en) * 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
KR102073956B1 (ko) 2017-11-29 2020-02-05 삼성전자주식회사 팬-아웃 반도체 패키지
DE102018125372B4 (de) * 2017-12-08 2021-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Elektromagnetischer abschirmungsaufbau in einem info-package und verfahren zu dessen herstellung
US10978408B2 (en) * 2018-06-07 2021-04-13 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US10515936B1 (en) * 2018-06-25 2019-12-24 Powertech Technology Inc. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20210035877A1 (en) 2021-02-04
US20240258185A1 (en) 2024-08-01
US11984374B2 (en) 2024-05-14
CN112309874A (zh) 2021-02-02
US11251099B2 (en) 2022-02-15
TW202107641A (zh) 2021-02-16
KR102520346B1 (ko) 2023-04-11
KR20220050121A (ko) 2022-04-22
DE102019121636A1 (de) 2021-02-04
US20220173003A1 (en) 2022-06-02
TWI727469B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
US20230378078A1 (en) Package with fan-out structures
KR102258947B1 (ko) 제어 가능한 스탠드오프를 갖는 팬-아웃 패키지
US11908706B2 (en) Cross-wafer RDLs in constructed wafers
US11764159B2 (en) Package with fan-out structures
JP4602715B2 (ja) チップスタックパッケージとその製造方法
US10163807B2 (en) Alignment pattern for package singulation
KR20160123964A (ko) 불연속적인 중합체 층을 가지는 팬-아웃 팝 구조물
KR102520346B1 (ko) 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어
TW201906127A (zh) 半導體封裝及其製造方法
US12057405B2 (en) Packages with thick RDLs and thin RDLs stacked alternatingly
US10978405B1 (en) Integrated fan-out package
US12027435B2 (en) Packages including multiple encapsulated substrate blocks and overlapping redistribution structures
CN111244060A (zh) 半导体封装
WO2022203788A1 (en) Embedded bridge architecture with thinned surface
KR102422388B1 (ko) 캡슐화제 내에 확대된 관통 비아를 갖는 패키지
US20240321661A1 (en) Packages with multiple encapsulated substrate blocks
US20230395519A1 (en) Semiconductor package with substrate recess and methods for forming the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination
A107 Divisional application of patent