KR20210016060A - 와이어 본딩 기계 상의 본딩 위치와 본딩 와이어 사이의 본딩을 검출하는 방법 - Google Patents

와이어 본딩 기계 상의 본딩 위치와 본딩 와이어 사이의 본딩을 검출하는 방법 Download PDF

Info

Publication number
KR20210016060A
KR20210016060A KR1020217002684A KR20217002684A KR20210016060A KR 20210016060 A KR20210016060 A KR 20210016060A KR 1020217002684 A KR1020217002684 A KR 1020217002684A KR 20217002684 A KR20217002684 A KR 20217002684A KR 20210016060 A KR20210016060 A KR 20210016060A
Authority
KR
South Korea
Prior art keywords
wire
bonding
bonded
semiconductor device
tool
Prior art date
Application number
KR1020217002684A
Other languages
English (en)
Inventor
개리 에스. 질로티
Original Assignee
쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 filed Critical 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Publication of KR20210016060A publication Critical patent/KR20210016060A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H01L2224/78303—Shape of the pressing surface, e.g. tip or head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Abstract

반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법이 제공된다. 상기 방법은, (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; 및 (b) 본딩 툴에 결합되고 와이어의 일부로부터 분리된 와이어의 다른 일부가, 미리 결정된 높이 범위에서 와이어의 일부와 접촉하는지 여부를 검출함으로써, 와이어의 일부가 적어도 하나의 본딩 위치에 본딩되어 있는지를 결정하는 단계;를 포함한다.

Description

와이어 본딩 기계 상의 본딩 위치와 본딩 와이어 사이의 본딩을 검출하는 방법
관련 출원의 상호 참조
본 출원은 2018년 6월 29일에 출원된 미국 가특허 출원 제62/692,608호의 이익을 주장하며, 그 내용은 본원에 참조로서 통합된다.
본 발명은 와이어 루프 및 다른 와이어 본딩된 구조체의 형성에 관한 것으로, 더 상세하게는, 본딩 와이어의 존재 또는 부재를 검출하는 개선된 방법에 관한 것이다.
반도체 장치의 프로세싱 및 패키징에서, 와이어 본딩(예를 들어, 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 등)은 패키지 내의 2개의 위치 사이(예를 들어, 반도체 다이(die)의 다이 패드와 리드 프레임(lead frame)의 리드 사이)의 전기적 상호 연결을 제공하는 널리 사용되는 방법이다. 보다 구체적으로, 와이어 본더(wire bonder)(와이어 본딩 기계로도 알려짐)를 사용하여, 전기적으로 상호 연결되도록 와이어 루프가 각각의 위치 사이에 형성된다.
예시적인 종래의 (볼 본딩 기술을 사용하는) 와이어 본딩 시퀀스는, (1) 본딩 툴로부터 연장되는 와이어의 단부에 자유 공기 볼(free air ball)을 형성하는 단계; (2) 자유 공기 볼을 사용하여 반도체 다이의 다이 패드 상에 제1 본딩을 형성하는 단계; (3) 다이 패드와 리드 프레임의 리드 사이에서 원하는 형상으로 와이어의 길이를 연장시키는 단계; (4) 리드 프레임의 리드에 와이어를 스티치 본딩(stitch bonding)하는 단계; 및 (5) 와이어를 절단하는 단계를 포함한다. (a) 와이어 루프의 단부와 (b) 본드 사이트(예를 들어, 다이 패드, 리드 등) 사이의 본딩을 형성하는 단계에서, 예를 들어, 초음파 에너지, 열 초음파(thermosonic) 에너지, 열 압축(thermocompressive) 에너지 등을 포함하는 다양한 타입의 본딩 에너지가 사용될 수 있다.
와이어 본딩과 관련하여, 와이어의 일부가 본딩 위치에 적절하게 본딩되어 있다는 것을 확인하는 것이 보통 바람직하다. 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드(Kulicke and Soffa Industries, Inc.)에 의해 판매되는 와이어 본딩 기계는 보통 적절한 와이어 본딩이 형성되었다는 것을 확인하기 위해 "BITS" 프로세스(즉, 본드 무결성 테스트 시스템(Bond Integrity Test System))를 이용한다. 이러한 프로세스의 예시적인 상세 사항은 본 명세서에서 그 전체가 참조로서 통합되는 국제 특허 출원 공보 WO 2009/002345에 개시되어 있다.
따라서, 와이어의 일부(예를 들어, 와이어 루프의 일부)가 본딩 위치에 적절하게 본딩되어 있는지를 결정하는 개선된 방법을 제공하는 것이 바람직할 것이다.
본 발명의 예시적인 실시예에 따라, 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법이 제공된다. 상기 방법은, (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; 및 (b) 본딩 툴에 결합되고 와이어의 일부로부터 분리된 와이어의 다른 일부가, 미리 결정된 높이 범위에서 와이어의 일부와 접촉하는지 여부를 검출함으로써, 와이어의 일부가 적어도 하나의 본딩 위치에 본딩되어 있는지를 결정하는 단계;를 포함한다.
본 발명의 다른 예시적인 실시예에 따라, 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법이 제공된다. 상기 방법은, (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; 및 (b) 본딩 툴과 결합되고 와이어의 일부로부터 분리된 와이어의 다른 일부가, 미부착(non-stick) 높이 범위에서 와이어의 일부와 접촉하는지 여부를 검출하는 단계를 포함한다.
본 발명의 다른 예시적인 실시예에 따라, 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법이 제공된다. 상기 방법은, (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; 및 (b) 본딩 툴과 결합되고 와이어의 일부로부터 분리된 와이어의 다른 일부가, 본딩된 높이 범위에서 와이어의 일부와 접촉하는지 여부를 검출함으로써, 와이어의 일부가 적어도 하나의 본딩 위치에 본딩되어 있는지를 결정하는 단계;를 포함한다.
본 발명의 특정 예시적인 측면에 따라, "본딩 툴과 결합된 와이어의 다른 일부가... 본딩된 높이 범위에서 와이어의 일부와 접촉하는지 여부를 검출"하기보다는, 본 명세서에서 개시된 방법은 "본딩 툴과 결합된 와이어의 다른 일부가... 본딩된 높이 범위에서 와이어의 일부, 또는 와이어의 인접 영역과 접촉하는지 여부를 검출"하도록 이 단계를 변경할 수 있다. 즉, 아래에 놓이는 가공물(workpiece)(예를 들어, 반도체 다이)에 대한 잠재적인 손상 때문에 와이어의 실제 본딩부(bonded portion)와 접촉하지 않는 것이 바람직할 수 있다. 따라서, 접촉은 와이어의 인접한 부분(예를 들어, 가공물 위로 돌출하는(overhang) 와이어 루프의 일부)에서 성립(establish)될 수 있다. 따라서, "본딩 툴과 결합된 와이어의 다른 일부가... 본딩된 높이 범위에서 와이어의 일부와 접촉하는지 여부를 검출"(및 본 명세서에서 임의의 유사한 문구)하는 단계는 또한 (본딩부에 인접한) 와이어의 인접 영역을 접촉하는지도 고려한다는 것이 이해된다.
본 발명의 다른 예시적인 실시예에 따라, 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법이 제공된다. 상기 방법은, (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; 및 (b) 본딩 툴과 결합되고 와이어의 일부로부터 분리된 와이어의 다른 일부가, 결실(missing) 와이어 높이 범위 내에서 와이어의 일부와 접촉하는지 여부를 검출함으로써, 와이어의 일부가 적어도 하나의 본딩 위치에 본딩되어 있는지를 결정하는 단계;를 포함한다.
본 발명의 다른 예시적인 실시예에 따라, 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법이 제공된다. 상기 방법은, (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; (b) 본딩 툴과 결합되고 상기 와이어의 일부로부터 분리된 와이어의 다른 일부가, 미부착 높이 범위에서 와이어의 일부와 접촉하는지 여부를 검출하는 단계; (c) 본딩 툴에 결합된 와이어의 다른 일부가, 단계 (b)와 관련하여 미부착 높이 범위에서 와이어의 일부와 접촉하지 않으면, 본딩 툴에 결합된 와이어의 다른 일부가 미부착 높이 범위보다 낮은 본딩된 높이 범위에서 와이어의 일부와 접촉하는지 여부를 검출하는 단계; 및 (d) 본딩 툴에 결합된 와이어의 다른 일부가, 단계 (c)와 관련하여 본딩된 높이 범위에서 와이어의 일부와 접촉하지 않으면, 본딩 툴에 결합된 와이어의 다른 일부가 본딩된 높이 범위보다 낮은 결실 와이어 범위에서 본딩 위치와 접촉하는지 여부를 검출하는 단계;를 포함한다.
본 발명은 다음의 상세한 설명으로부터, 첨부 도면과 연결 지어 읽을 때 가장 잘 이해된다. 일반적인 실시에 따라, 도면의 다양한 특징은 스케일대로 도시된 것이 아니라는 점이 강조된다. 반면에, 다양한 특징의 치수는 명확성을 위해 임의로 확대 또는 축소된다. 아래의 도면들이 도면에 포함되어 있다:
도 1a는 본 발명의 예시적인 실시예에 따른 본딩 반도체 장치의 적어도 하나의 본딩 위치와 본딩 와이어 사이의 본딩 상태를 결정하는 방법을 설명하는데 유용한 와이어 본딩 시스템의 블록도이다.
도 1b는 본 발명의 예시적인 실시예에 따른 방법을 사용하여 검출될, 미부착 본딩부(bonded portion)를 갖는 와이어 루프를 도시하는, 도 1a의 와이어 본딩 시스템의 블록도이다.
도 2a 내지 도 2h는 본 발명의 예시적인 실시예에 따른 복수의 본딩 위치와 본딩 와이어 사이의 본딩 상태를 결정하는 방법을 도시한다.
도 3a 내지 도 3c는 본 발명의 예시적인 실시예에 따른 본딩 위치와 본딩 와이어 사이의 본딩 상태를 결정하는 방법을 도시한다.
도 4a 및 도 4b는 본 발명의 다른 예시적인 실시예에 따른 반도체 장치의 본딩 위치에서 범프(bump) 본드의 본딩 상태를 결정하는 방법을 도시한다.
도 5a 내지 도 5g는 본 발명의 예시적인 실시예에 따른 복수의 본딩 위치와 본딩 와이어 사이의 본딩 상태를 결정하는 다른 방법을 도시한다.
도 6a 내지 도 6c는 본 발명의 예시적인 실시예에 따른 본딩 위치와 본딩 와이어 사이의 본딩 상태를 결정하는 방법의 더 상세한 도면을 도시한다.
도 7a 및 도 7b는 본 발명의 예시적인 실시예에 따른 본딩 위치와 본딩 와이어 사이의 본딩 상태를 결정하는 다른 방법의 다른 더 상세한 도면을 도시한다.
도 8a 내지 도 8c는 본 발명의 예시적인 실시예에 따른 본딩 위치와 본딩 와이어 사이의 본딩 상태를 결정하는 또 다른 방법의 또 다른 더 상세한 도면을 도시한다.
본 명세서에서 사용되는 바와 같이, 용어 "반도체 장치"는 반도체 칩 또는 다이를 포함하는 (또는 나중 단계에서 포함하도록 구성된) 임의의 구조체를 지칭하도록 의도된다. 예시적인 반도체 장치는 베어(bare) 반도체 다이, 기판 상의 반도체 다이(예를 들어, 리드 프레임, PCB, 캐리어, 반도체 칩, 반도체 웨이퍼, BGA 기판, 반도체 요소 등), 패키징된 반도체 장치, 플립(flip) 칩 반도체 장치, 기판에 내장된 다이, 및 반도체 다이의 스택(stack) 등을 포함한다.
본 발명의 특정 예시적인 실시예에 따라, 전자 패키지(예를 들어, 기판, 리드 프레임, 반도체 다이 등)에 대한 와이어 본드 연결의 본딩 상태를 결정/검출하는 방법이 제공된다. 예를 들어, 적절한 본딩이 형성되었는지(예를 들어, 적절한 본딩 상태); 본딩될 것으로 예상되었던 와이어의 일부가 없는지(예를 들어, 결실(missing) 와이어 상태); 본딩될 것으로 예상되었던 와이어의 일부가 본딩되지 않았는지(예를 들어, 미부착 상태); 등을 결정하는 방법이 제공된다. 예를 들어, 이러한 방법은 생산 와이어 본딩 시스템 (예를 들어, 와이어 본딩 기계) 상에서 실시간으로 수행될 수 있다.
본 발명에 따른 특정 방법은, 본딩 위치에 본딩될 것으로 예상되는 와이어의 일부의 존재 또는 부재를 검출하기 위해 폐쇄 회로(또는 개방 회로, 또는 다른 전기 상태)의 검출을 이용하는 (쿨리케 앤드 소파 인더스트리즈, 인코포레이티드의 BITS 시스템과 같은) 검출 시스템과 관련하여, 본딩 툴의 팁(tip)에 제공되는 안착된 자유 공기 볼을 이용한다.
이제 도 1a를 참조하면, 본 발명의 예시적인 실시예에 따른 와이어 본딩 시스템(100)이 제공된다. 와이어 본딩 시스템(100)은 가공물(120)을 지지하기 위한 지지 구조체(102)(예를 들어, 히트 블록(heat block), 앤빌(anvil), 등)를 포함한다. 도 1a에서, 가공물(120)은 기판(120a), 및 복수의 적층된 반도체 다이(120b, 120c, 120d, 120e, 120f 및 120g)를 포함한다. 와이어 루프(122)는 다양한 본딩 위치(예를 들어, 본드 패드, 리드, 도전성 단자, 또는 다른 본딩 위치) 사이에 전기적 상호 연결을 제공하도록 형성되었다. 보다 구체적으로, 와이어 루프(122)는, 반도체 다이(120g)의 본딩 위치에 본딩된 본딩부(122a); 반도체 다이(120f)의 본딩 위치에 본딩된 본딩부(122b); 반도체 다이(120e)의 본딩 위치에 본딩된 본딩부(122c); 반도체 다이(120d)의 본딩 위치에 본딩된 본딩부(122d); 반도체 다이(120c)의 본딩 위치에 본딩된 본딩부(122e); 반도체 다이(120b)의 본딩 위치에 본딩된 본딩부(122f); 및 기판(120a)의 본딩 위치에 본딩된 본딩부(122g);를 포함한다.
와이어 본딩 시스템(100)은 또한 와이어 본딩 툴(108)(예를 들어, 모세관(capillary) 와이어 본딩 툴), 와이어 클램프(106), 및 검출 시스템(110)을 포함한다. 와이어 본딩 툴(108) 및 와이어 클램프(106)는 본드 헤드 어셈블리(104)의 일부로서 포함된다. 소정 길이의 와이어(112)가 와이어 클램프(106)(폐쇄된 것으로 도시됨)를 통해 와이어 본딩 툴(108)에 제공된다. 와이어 본딩 툴(108)의 팁에 자유 공기 볼(112a)(즉, 와이어(112)의 일부)이 안착된다. 와이어 클램프(106)와 검출 시스템(110) 사이에는 전기 연결부(114)가 제공된다. 통상의 기술자에 의해 이해될 바와 같이, 도 1a에 도시된 바와 같이 와이어 클램프(106)가 폐쇄된 위치에서, 자유 공기 볼(112a)이 가공물(120) 상에 와이어 루프(122)의 일부와 접촉할 때, 검출 시스템(110)을 사용하여 전기적 연속성이 검출될 수 있다.
예를 들어, 검출 시스템(110)은 미리 결정된 양(예를 들어, 매우 소량)의 전류를 검출할 수 있다. 이러한 검출 시스템은 검출 시스템이 DC(즉, 직류) 기반 회로 시스템일 때 특히 바람직할 수 있다. 다른 예에 따르면, 검출 시스템은, 와이어 본딩 툴(108)에 안착된 자유 공기 볼(112a)과 와이어 루프(122) 사이에 접촉이 있을 때 발생할 수 있는 전기 용량(capacitance)의 미리 결정된 변화를 검출할 수 있다. 이러한 검출 시스템은, 검출 시스템/회로가 AC(즉, 교류) 기반 시스템일 때 특히 바람직할 수 있다. 검출 시스템/회로는 검출된 전기적 변화(예를 들어, 소량의 전류 흐름, 전기 용량의 작은 변화 등)에 매우 민감하도록 구성될 수 있고, 따라서, 와이어 루프(122)는 자유 공기 볼(112a)과의 가벼운(gentle) 접촉에 의해 변형되지 않는 경향이 있을 것이다.
본 발명의 다양한 방법을 사용하여, 와이어 루프의 일부(또는 도 4a 및 도 4b에 도시된 바와 같은 도전성 범프와 같은 와이어의 다른 일부)의 본딩 상태에 관한 실시간 피드백이 와이어 본딩 시스템에 제공될 수 있다.
도 1a에 도시된 와이어 본딩 시스템(100)은 일 예시이며, 많은 변형이 고려된다. 예를 들어, (제1 본드, 제2 본드, 및 그들 사이 소정 길이의 와이어(예를 들어, 후술하는 도 3a 내지 도 3c 참조)만을 포함하는 단순한 와이어 루프와 같은) 다른 타입의 와이어 루프가 고려된다. 또한, 도전성 범프(예를 들어, 후술하는 도 4a 및 도 4b 참조)와 같은 (와이어 루프가 아닌) 와이어의 다른 일부가 고려된다. 더 나아가, (도 1a에 도시된 와이어 루프(122)와 같은) 멀티-본드 타입의 와이어 루프에서, 도전성 범프는 본딩부(122b 내지 122f)와 같은 다양한 본드부 아래에 제공될 수 있다(여기서 이러한 도전성 범프는 스탠드-오프(stand-off)로 지칭될 수 있다). 더 나아가, 도 2h에 도시된 바와 같이, (예를 들어, 자유 공기 볼(112a)을 사용하여 형성된) 안전 본드(112a')는, 예를 들어 최종 본딩부(122g) 상에 본딩되어 포함될 수 있다.
도 1b는 도 1a의 동일한 와이어 본딩 시스템 (동일한 참조 번호를 가짐), 및 동일한 와이어 루프(122)를 도시한다. 그러나, 도 1b에서, 와이어 루프(122)의 와이어의 일부(122d)는 적절하게 본딩되지 않았다(이는 미부착 상태에 있다). 본 발명의 양태는 이러한 미부착 상태, 또는 결실 와이어 상태 등과 같은 상태를 검출하기 위해 사용될 수 있다. 예를 들어, 도 7a 및 도 7b는 도 1b에서의 와이어의 일부(122d)와 유사하게, 연관된 본딩 위치에 적절하게 본딩되지 않은 상태를 도시한다. 따라서, 도 7a 및 도 7b와 관련하여 설명된 방법 또는 본 명세서에 설명된 다른 방법은 도 1b의 와이어의 일부(122d)의 미부착 상태를 검출하기 위해 사용될 수 있다.
특히, 도 2a 내지 도 2g는 자유 공기 볼(112a)과 와이어 루프(122)의 다양한 본딩부(122a, 122b, 122c, 122d, 122e, 122f, 122g) 사이의 접촉을 통해, 검출 시스템(110)을 사용한 전기적 연속성의 검출을 도시하는 일련의 다이어그램이다. 이들 연속적인 전기적 검사를 통해, 와이어 루프(122)의 관련 부분(즉, 본딩부(122a, 122b, 122c, 122d, 122e, 122f, 122g))과, 대응하는 본딩 위치(즉, 다이(120g, 120f, 120e, 120d, 120c, 120b) 및 기판(120a) 상의 본딩 위치) 사이의 적절한 본딩(또는 다른 본딩 상태)이 검출될 수 있다.
도 3a 내지 도 3c는 와이어 본딩 시스템(100)(예를 들어, 도 1a의 동일한 와이어 본딩 시스템(100)) 상의 와이어 루프(322)(예를 들어, 도 1a에 도시된 와이어 루프(222)에 비해 간단한 와이어 루프)를 도시하는 일련의 다이어그램이다. 와이어 루프(322)는 제1 본드(322a)(본딩부), 제2 본드(322b)(본딩부), 및 그들 사이의 소정 길이의 와이어(322c)를 포함한다. 도 1a와 관련하여 상술된 바와 같이, 와이어 본딩 시스템(100)은 검출 시스템(110), (와이어 본딩 툴(108) 및 와이어 클램프(106)를 포함하는) 본드 헤드(104), 및 가공물(320)을 지지하기 위한 지지 구조체(102)(예를 들어, 히트 블록, 앤빌, 등)를 포함한다. 가공물(320)은 기판(320a) 및 반도체 다이(320b)를 포함한다. 도시된 바와 같이, 와이어 루프(322)는 (i) 반도체 다이(320b)의 본딩 위치 및 (ii) 기판(320a)의 본딩 위치 사이에 전기적 상호 연결을 제공하도록 형성되었다. 이 전기적 상호 연결은 반도체 다이(320b)의 본딩 위치에 본딩된 제1 본드(322a), 및 기판(320a)의 본딩 위치에 본딩된 제2 본드(322b)를 통해 제공된다. 도 3b는 자유 공기 볼(112a)이 본딩부(322a)(즉, 와이어 루프(322)의 제1 본드)와 접촉하도록 이동되는 와이어 본딩 툴(108)을 도시한다. 검출 시스템(110)을 사용하여, 제1 본드(322a)(또한, 본딩부(322a)로도 지칭됨)가 반도체 다이(320b)의 본딩 위치에 적절하게 본딩되어 있는지를 결정하기 위해 전기 전도도가 감지된다. 도 3c는 자유 공기 볼(112a)이 제2 본드(322b)(또한, 본딩부(322b)로도 지칭됨)와 접촉하도록 이동된 와이어 본딩 툴(108)을 도시한다. 검출 시스템(110)을 사용하여, 제2 본드(322b)가 기판(320a)의 본딩 위치에 적절하게 본딩되어 있는지를 결정하기 위해 전기 전도도가 감지된다. 이러한 전기 전도도 검사를 통해, 와이어 루프의 관련 부분(즉, 본딩부(322a, 322b))이 대응하는 본딩 위치(즉, 다이(320b) 및 기판(320a) 상의 본딩 위치)에 적절하게 본딩되어 있는지에 대한 결정이 이루어질 수 있다.
도 4a 및 도 4b는 와이어 루프가 아닌 와이어의 일부, 즉 각각의 본딩 위치에서 가공물(420) 상에 형성된 와이어 범프(422a, 422b)(또한, 본딩부(422a, 422b)로도 지칭됨)의 전기적 연속성의 검출을 도시하는 일련의 다이어그램이다. 와이어 본딩 시스템(100)은 검출 시스템(110), 본드 헤드 어셈블리(104)(와이어 본딩 툴(108) 및 와이어 클램프(106)를 포함함), 및 가공물(420)을 지지하기 위한 지지 구조체(102)(예를 들어, 히트 블록, 앤빌, 등)를 포함한다. 도 4b는 자유 공기 볼(112a)이 본딩부(422b)(즉, 때로는 스터드 범프(stud bump)로 지칭되는 와이어 펌프)와 접촉하도록 이동되는 와이어 본딩 툴(108)을 도시한다. 검출 시스템(110)을 사용하여, 본딩부(422b)가 가공물(420)(예를 들어, 반도체 장치, 기판, 반도체 웨이퍼 등)의 본딩 위치에 적절하게 본딩되어 있는지를 결정하기 위해 전기 전도도가 감지된다. 이러한 전기적 검사를 통해, 와이어의 관련 본딩부(이 경우, 본딩부(422b))이 대응하는 본딩 위치(즉, 가공물(420) 상의 본딩 위치)에 적절하게 본딩되어 있는지에 대한 결정이 이루어질 수 있다.
도 5a 내지 도 5g에 도시된 바와 같이(단순화를 위해 검출 시스템(110)을 포함하는 와이어 본딩 시스템(100)의 일부가 제거됨), 와이어 루프(122)의 각각의 예상 본딩부(122a, 122b, 122c, 122d, 122e, 122f, 122g)(즉, 반도체 다이(120g, 120f, 120e, 120d, 120c, 120b) 및 기판(120a)의 본딩 위치에 대한 와이어 루프(122)의 각각의 본드)를 접촉하기보다는 다른 타입의 검사가 완료될 수 있다. 예를 들어, 자유 공기 볼(112a)은 본딩부(122a, 122b, 122c, 122d, 122e, 122f, 122g)의 예상 위치 각각 바로 위의 각각의 미리 결정된 임계 높이(th2)로 순차적으로 (또는 임의의 원하는 순서로) 하강될 수 있다. 높이(th2)(또는 윈도우(th1-th2)에서, 예를 들어, 도 6a 내지 도 6c 참조)에서 전기적 연속성이 검출되지 않으면, 적절한 본드에 대한 어느 수준의 보장을 제공하며, 이와 달리한다면, 각각의 예상 본드부(122a, 122b, 122c, 122d, 122e, 122f, 122g)는 각각의 미리 결정된 임계 높이(th2)에 있거나 그 위에 있는, 대응하는 본딩 위치 바로 위에 이격될 수 있으며, 전기적 연속성이 예를 들어, 미부착 상태를 나타내는 것으로 검출될 것이기 때문이다. 특히, 도 5a 내지 도 5g는 이러한 접근법을 도시한다. 전기적 연속성이 존재하는지를 검출하기 위해, 각각의 본딩부(122a, 122b, 122c, 122d, 122e, 122f, 122g)에 대해 자유 공기 볼(112a)은 각각의 미리 결정된 임계 높이(th2)로 하강된다. 도 5a 내지 도 5g에 도시된 바와 같이, 이러한 전기적 연속성이 검출되지 않고, 각각의 본딩부(122a, 122b, 122c, 122d, 122e, 122f, 122g)가 각각의 본딩 위치에 적절하게 본딩됨이 어느 수준으로 보장된다.
도 6a 내지 도 6c, 도 7a 및 도 7b, 및 도 8a 내지 도 8c는 각각의 상세한 프로세스의 예시를 도시한다. 도 6a 내지 도 6c, 도 7a 및 도 7b, 및 도 8a 내지 도 8c의 각 세트에 3개의 윈도우가 도시되어 있다. 제1 윈도우(th1-th2)(미부착 검출 윈도우(와이어가 검출된 경우))는 높이(th1 및 th2) 사이에 제공된다(여기서 th1 및 th2는 특정 적용에 대해 결정된 본딩 위치 위의 임계 높이다). 와이어가 제1 윈도우(th1-th2)에서 검출되면, 본딩부(122b)는 미부착 본드(예를 들어, 도 7a 및 도 7b 참조)인 것을 나타낸다. 즉, 도 7a 및 도 7b에서, 본딩부(122b)는 120f의 본딩 위치에 적절하게 본딩되어 있지 않다. 제2 윈도우(th2-th3)(적절한 본딩 윈도우(와이어가 검출된 경우))는 본딩 위치 위의 높이(th2 및 th3) 사이에 제공된다(여기서 th2 및 th3은 특정 적용에 대해 결정된 임계 높이다). 와이어가 제1 윈도우(th1-th2)에서 검출되지 않지만, 이 제2 윈도우(th2-th3)에서 검출되면, 본딩부(122b)가 적절하게 본딩되어 있다는 것을 나타낸다(예를 들어, 도 6a 내지 도 6c 참조). 제3 윈도우(th3-표면 위)(결실 와이어 윈도우(검출된 와이어가 없을 경우))가 높이(th3)와 다이(120f)의 본딩 위치의 표면 사이에 제공된다. 와이어가 제1 윈도우(th1-th2) 또는 제2 윈도우(th2-th3)에서 검출되지 않고, 제3 윈도우(th3-표면 위)에서 와이어가 검출되지 않으면, 와이어는 결실된 것을 나타낸다(예를 들어, 도 8a 내지 도 8c 및 임의의 본딩부(122b)의 부재 참조). 제3 윈도우(th3-표면 위)는 각 본딩 위치의 표면 바로 위의 일부 높이로 제한되는 것이 바람직할 수 있다.
특히, 도 6b는 검출된 접촉 없이, 제1 윈도우(th1-th2)를 통한 (툴(108)의 이동을 통한) 자유 공기 볼(112a)의 하강을 도시한다. 본딩 툴(108)은 계속 하강하고, 도 6c에 도시된 바와 같이, 제2 윈도우(th2-th3)에서 본딩부(122b)와 접촉이 성립되어, 본딩부(122b)가 다이(120f)의 본딩 위치에 적절하게 본딩되어 있다는 것을 나타낸다.
도 7a 및 도 7b는 동일한 윈도우(즉, 미부착 검출 윈도우, 적절한 본드 윈도우, 및 결실 와이어 윈도우)를 도시하지만, 도 7a 및 도 7b에서는, 다이(120f)의 본딩 위치에 와이어의 일부(122b)가 본딩되어 있지 않다. 대신에, 와이어의 일부(122b)(즉, 이 경우에, 실패한(failed) 와이어 본드(122b))는 다이(120f)의 본딩 위치의 표면 바로 위에 있다. 따라서, 도 7b에서, 제1 윈도우(th1-th2)에서 접촉이 성립되어, 미부착 상태가 있다는 것을 나타낸다.
도 8a 내지 도 8c는 동일한 윈도우(즉, 미부착 검출 윈도우, 적절한 본드 윈도우, 및 결실 와이어 윈도우)를 도시하지만, 도 8a 내지 도 8c에는 다이(120f)의 본딩 위치 바로 위에 와이어의 일부(122b)가 없으며, 대신에, 결실되어 있다(즉, 이 경우, 결실 와이어 본드(122b)). 도 8b 및 도 8c 사이에서, 자유 공기 볼(112a)은 다이(120f)의 본딩 위치의 표면 바로 위로 하강하지만, 어떠한 접촉도 성립되지 않는다. 자유 공기 볼(112a)이 전기 전도성을 검출하지 않고 결실 와이어 윈도우의 하부로 하강할 때(도 8c 참조), 와이어(즉, 와이어의 일부, 또는 와이어 본드(122b))가 결실되어 있다는 것이 성립된다.
도 6a 내지 도 6c, 도 7a 및 도 7b, 및 도 8a 내지 도 8c는 모두 3개의 높이 범위(즉, 미부착 검출 윈도우, 적절한 본드 윈도우, 및 결실 와이어 윈도우)를 도시하지만, 본 발명의 양태에 따르면, 이들 범위 중 임의의 하나 이상은 다른 것과는 독립적으로 검사될 수도 있다는 것이 이해된다. 예를 들어, 도 5a 내지 도 5g는 와이어의 일부가 미부착 검출 윈도우에서만 존재하는지를 결정하기 위한 검사를 도시한다. 마찬가지로, 적절한 본드 윈도우에서만, 또는 결실 와이어 윈도우에서만, 또는 이들 윈도우의 임의의 조합에서 와이어의 일부의 존재에 대해 검사가 수행될 수 있다.
비록 본 발명이 특정 실시예를 참조하여 본 명세서에 예시되고 설명되었지만, 본 발명은 도시된 세부사항으로 제한되도록 의도되지 않는다. 오히려, 본 발명을 벗어나지 않고 청구범위의 균등물의 범위 및 범위 내에서 상세한 설명에 다양한 수정이 이루어질 수 있다.

Claims (25)

  1. 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법으로서,
    (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; 및
    (b) 상기 본딩 툴에 결합되고 상기 와이어의 일부로부터 분리된 와이어의 다른 일부가, 미리 결정된 높이 범위에서 상기 와이어의 일부와 접촉하는지 여부를 검출함으로써, 상기 와이어의 일부가 상기 적어도 하나의 본딩 위치에 본딩되어 있는지를 결정하는 단계;를 포함하는 본딩 상태 결정 방법.
  2. 청구항 1에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 단일 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 단일 본딩 위치에 본딩된 도전성 범프(conductive bump)인 본딩 상태 결정 방법.
  3. 청구항 1에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 복수의 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 복수의 본딩 위치 사이의 전기적 상호 연결을 제공하는 와이어 루프(wire loop)인 본딩 상태 결정 방법.
  4. 청구항 3에 있어서,
    상기 단계 (b)는, 상기 본딩 툴과 결합된 상기 와이어의 다른 일부가, 대응하는 미리 결정된 높이 범위 내의 상기 와이어의 일부의 복수의 영역 각각과 접촉하는지 여부를 검출함으로써, 상기 와이어의 일부가 상기 복수의 영역 각각에서 상기 반도체 장치의 대응하는 본딩 위치에 본딩되어 있는지를 결정하는 단계를 포함하는 본딩 상태 결정 방법.
  5. 청구항 4에 있어서,
    상기 와이어의 다른 일부는 상기 본딩 툴의 팁에 안착된 자유 공기 볼(free air ball)인 본딩 상태 결정 방법.
  6. 청구항 5에 있어서,
    상기 단계 (b) 후에, 상기 자유 공기 볼을 상기 와이어 루프의 스티치 본드(stitch bond)에 본딩시키는 단계를 더 포함하는 본딩 상태 결정 방법.
  7. 청구항 1에 있어서,
    (c) 상기 본딩 툴과 결합된 상기 와이어의 다른 일부가 다른 미리 결정된 높이 범위에서 상기 와이어의 일부와 접촉하는지 여부를 검출함으로써, 상기 와이어의 일부가 상기 적어도 하나의 본딩 위치로부터 결실(missing)되는지를 결정하는 단계를 더 포함하는 본딩 상태 결정 방법.
  8. 청구항 7에 있어서,
    상기 다른 미리 결정된 높이 범위는 상기 미리 결정된 높이 범위보다 낮은 본딩 상태 결정 방법.
  9. 청구항 8에 있어서,
    상기 단계 (c) 동안의 상기 다른 미리 결정된 높이 범위에서 상기 본딩 툴의 x-y 위치는, 상기 단계 (b) 동안의 상기 미리 결정된 높이 범위에서 상기 본딩 툴의 x-y 위치와 동일한 본딩 상태 결정 방법.
  10. 청구항 8에 있어서,
    상기 단계 (c) 동안의 상기 다른 미리 결정된 높이 범위에서 상기 본딩 툴의 x-y 위치는, 상기 단계 (b) 동안의 상기 미리 결정된 높이 범위에서 상기 본딩 툴의 x-y 위치와 상이한 본딩 상태 결정 방법.
  11. 청구항 1에 있어서,
    상기 단계 (b)는, (1) 상기 와이어의 다른 일부와 (2) 상기 와이어의 일부 사이에 도전성 경로가 성립(establish)되어 있는지 여부를 검출하는 단계를 포함하는 본딩 상태 결정 방법.
  12. 청구항 11에 있어서,
    상기 단계 (b)는 (1) 상기 도전성 경로 내의 미리 결정된 전류 흐름, (2) 상기 도전성 경로와 와이어 본딩 시스템의 접지 연결부 사이의 전기 용량에서의 미리 결정된 변화, 및 (3) 상기 도전성 경로에 흐르는 전류의 미리 결정된 위상 시프트 중 적어도 하나를 검출함으로써 상기 도전성 경로가 성립되는 때를 검출하는 단계를 포함하는 본딩 상태 결정 방법.
  13. 청구항 1에 있어서,
    상기 단계 (b)는, (1) 상기 본딩 툴과 결합된 상기 와이어의 다른 일부가 상기 와이어의 일부와 접촉하는지 여부를 검출하기 위한 검출 시스템과, (2) 상기 와이어의 일부 사이에 성립된 도전성 경로를 사용하여, 상기 본딩 툴과 결합된 상기 와이어의 다른 일부가 상기 와이어의 일부와 접촉하는지 여부를 검출하는 단계를 포함하는 본딩 상태 결정 방법.
  14. 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법으로서,
    (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; 및
    (b) 상기 본딩 툴과 결합되고 상기 와이어의 일부로부터 분리된 와이어의 다른 일부가, 미부착(non-stick) 높이 범위에서 상기 와이어의 일부와 접촉하는지 여부를 검출하는 단계를 포함하는 본딩 상태 결정 방법.
  15. 청구항 14에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 단일 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 단일 본딩 위치에 본딩된 도전성 범프인 본딩 상태 결정 방법.
  16. 청구항 14에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 복수의 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 복수의 본딩 위치 사이의 전기적 상호 연결을 제공하는 와이어 루프인 본딩 상태 결정 방법.
  17. 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법으로서,
    (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; 및
    (b) 상기 본딩 툴과 결합되고 상기 와이어의 일부로부터 분리된 와이어의 다른 일부가, 본딩된 높이 범위에서 상기 와이어의 일부와 접촉하는지 여부를 검출함으로써, 상기 와이어의 일부가 상기 적어도 하나의 본딩 위치에 본딩되어 있는지를 결정하는 단계;를 포함하는 본딩 상태 결정 방법.
  18. 청구항 17에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 단일 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 단일 본딩 위치에 본딩된 도전성 범프인 본딩 상태 결정 방법.
  19. 청구항 17에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 복수의 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 복수의 본딩 위치 사이의 전기적 상호 연결을 제공하는 와이어 루프인 본딩 상태 결정 방법.
  20. 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법으로서,
    (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계; 및
    (b) 상기 본딩 툴과 결합되고 상기 와이어의 일부로부터 분리된 와이어의 다른 일부가, 결실 와이어 높이 범위 내에서 상기 와이어의 일부와 접촉하는지 여부를 검출함으로써, 상기 와이어의 일부가 상기 적어도 하나의 본딩 위치에 본딩되어 있는지를 결정하는 단계;를 포함하는 본딩 상태 결정 방법.
  21. 청구항 20에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 단일 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 단일 본딩 위치에 본딩된 도전성 범프인 본딩 상태 결정 방법.
  22. 청구항 20에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 복수의 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 복수의 본딩 위치 사이의 전기적 상호 연결을 제공하는 와이어 루프인 본딩 상태 결정 방법.
  23. 반도체 장치의 적어도 하나의 본딩 위치와 와이어 사이의 본딩 상태를 결정하는 방법으로서,
    (a) 와이어 본딩 기계의 본딩 툴을 사용하여 와이어의 일부를 반도체 장치의 적어도 하나의 본딩 위치에 본딩하는 단계;
    (b) 상기 본딩 툴과 결합되고 상기 와이어의 일부로부터 분리된 와이어의 다른 일부가, 미부착 높이 범위에서 상기 와이어의 일부와 접촉하는지 여부를 검출하는 단계;
    (c) 상기 본딩 툴에 결합된 상기 와이어의 다른 일부가 상기 단계 (b)와 관련하여 상기 미부착 높이 범위에서 상기 와이어의 일부와 접촉하지 않으면, 상기 본딩 툴에 결합된 상기 와이어의 다른 일부가 상기 미부착 높이 범위보다 낮은 본딩된 높이 범위에서 상기 와이어의 일부와 접촉하는지 여부를 검출하는 단계; 및
    (d) 상기 본딩 툴에 결합된 상기 와이어의 다른 일부가 상기 단계 (c)와 관련하여 상기 본딩된 높이 범위에서 상기 와이어의 일부와 접촉하지 않으면, 상기 본딩 툴에 결합된 상기 와이어의 다른 일부가 상기 본딩된 높이 범위보다 낮은 결실 와이어 범위에서 상기 본딩 위치와 접촉하는지 여부를 검출하는 단계;를 포함하는 본딩 상태 결정 방법.
  24. 청구항 23에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 단일 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 단일 본딩 위치에 본딩된 도전성 범프인 본딩 상태 결정 방법.
  25. 청구항 23에 있어서,
    상기 와이어의 일부는 상기 반도체 장치의 복수의 본딩 위치에 본딩되며, 상기 단계 (a) 후에, 상기 와이어의 일부는 상기 복수의 본딩 위치 사이의 전기적 상호 연결을 제공하는 와이어 루프인 본딩 상태 결정 방법.
KR1020217002684A 2018-06-29 2019-06-26 와이어 본딩 기계 상의 본딩 위치와 본딩 와이어 사이의 본딩을 검출하는 방법 KR20210016060A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862692608P 2018-06-29 2018-06-29
US62/692,608 2018-06-29
PCT/US2019/039248 WO2020006082A1 (en) 2018-06-29 2019-06-26 Methods of detecting bonding between a bonding wire and a bonding location on a wire bonding machine

Publications (1)

Publication Number Publication Date
KR20210016060A true KR20210016060A (ko) 2021-02-10

Family

ID=68987164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002684A KR20210016060A (ko) 2018-06-29 2019-06-26 와이어 본딩 기계 상의 본딩 위치와 본딩 와이어 사이의 본딩을 검출하는 방법

Country Status (5)

Country Link
US (3) US10755988B2 (ko)
KR (1) KR20210016060A (ko)
CN (1) CN112400226A (ko)
TW (1) TWI826479B (ko)
WO (1) WO2020006082A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649816B (zh) * 2016-08-23 2019-02-01 日商新川股份有限公司 打線方法與打線裝置
US11581285B2 (en) 2019-06-04 2023-02-14 Kulicke And Soffa Industries, Inc. Methods of detecting bonding between a bonding wire and a bonding location on a wire bonding machine
CN115023803A (zh) * 2020-03-29 2022-09-06 库利克和索夫工业公司 半导体元件靠在焊线机上的支撑结构上的夹持的优化方法及相关方法
CN116313859B (zh) * 2023-05-26 2023-09-15 青岛泰睿思微电子有限公司 悬臂产品的焊线方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213556A (en) * 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
US6189765B1 (en) 1998-04-14 2001-02-20 Hyundai Electronics Industries Co., Ltd. Apparatus and method for detecting double wire bonding
US7021520B2 (en) * 2001-12-05 2006-04-04 Micron Technology, Inc. Stacked chip connection using stand off stitch bonding
JP2005251919A (ja) * 2004-03-03 2005-09-15 Shinkawa Ltd バンプボンディング装置及びバンプ不着検出方法
JP2007019415A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
JP4547330B2 (ja) * 2005-12-28 2010-09-22 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
CN102047400B (zh) * 2008-03-17 2013-01-30 库力索法工业公司 用于线焊机的导线放线测量和校准技术
KR101231192B1 (ko) 2008-03-19 2013-02-07 삼성테크윈 주식회사 와이어 본딩 모니터링 장치, 와이어 본딩 장비 및 와이어볼의 본딩 높이 값 모니터링 방법
JP2011199203A (ja) 2010-03-23 2011-10-06 Renesas Electronics Corp ワイヤボンディング装置
CN103069557B (zh) * 2010-08-10 2015-12-02 库力索法工业公司 引线环、形成引线环的方法及相关处理
KR101739752B1 (ko) 2010-11-05 2017-05-26 삼성전자 주식회사 와이어 본딩 장치 및 이를 이용한 와이어 본딩 방법
CN108269792A (zh) * 2011-05-18 2018-07-10 晟碟半导体（上海）有限公司 瀑布引线键合
US9314869B2 (en) * 2012-01-13 2016-04-19 Asm Technology Singapore Pte. Ltd. Method of recovering a bonding apparatus from a bonding failure
JP6800906B2 (ja) * 2018-03-22 2020-12-16 株式会社東芝 半導体装置及び半導体パッケージ

Also Published As

Publication number Publication date
CN112400226A (zh) 2021-02-23
US20200006161A1 (en) 2020-01-02
US11404330B2 (en) 2022-08-02
TW202001271A (zh) 2020-01-01
US20220328367A1 (en) 2022-10-13
US20200350216A1 (en) 2020-11-05
WO2020006082A1 (en) 2020-01-02
US10755988B2 (en) 2020-08-25
TWI826479B (zh) 2023-12-21

Similar Documents

Publication Publication Date Title
KR20210016060A (ko) 와이어 본딩 기계 상의 본딩 위치와 본딩 와이어 사이의 본딩을 검출하는 방법
US8198737B2 (en) Method of forming wire bonds in semiconductor devices
TWI634602B (zh) 在線接合操作中之短尾恢復技術
US8899469B2 (en) Automatic rework processes for non-stick conditions in wire bonding operations
US20170040280A1 (en) Methods of forming wire interconnect structures
US20050127529A1 (en) Structure and method for reinforcing a bond pad on a chip
US9455544B2 (en) Wire loops, methods of forming wire loops, and related processes
KR101641102B1 (ko) 도전성 범프, 와이어 루프 및 그 형성 방법
US20230170325A1 (en) Methods of detecting bonding between a bonding wire and a bonding location on a wire bonding machine
TWI363392B (en) Method of bumping die pads for wafer testing
US11935864B2 (en) Methods of optimizing clamping of a semiconductor element against a support structure on a wire bonding machine, and related methods
US20230335532A1 (en) Methods of determining a height, and a height profile, of a wire loop on a wire bonding machine
US20240014169A1 (en) Methods of testing bonded wires on wire bonding machines
WO2022249384A1 (ja) 半導体装置の製造方法
KR101141708B1 (ko) 플립칩의 본딩방법
TW490784B (en) A semiconductor wafer is disclosed for avoiding scrub mark while testing
KR100548010B1 (ko) 다이 어태치 여부 판단 방법
TW201715677A (zh) 不著檢出測試方法及其所用之基板與壓板
US7056819B2 (en) Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit
JP2003100815A (ja) 半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法
JP2007165573A (ja) ウエハレベルチップサイズパッケージの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal