KR20210000275A - 전자 디바이스의 제조 방법 - Google Patents

전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20210000275A
KR20210000275A KR1020200074014A KR20200074014A KR20210000275A KR 20210000275 A KR20210000275 A KR 20210000275A KR 1020200074014 A KR1020200074014 A KR 1020200074014A KR 20200074014 A KR20200074014 A KR 20200074014A KR 20210000275 A KR20210000275 A KR 20210000275A
Authority
KR
South Korea
Prior art keywords
electronic device
laminate
polyimide resin
resin substrate
manufacturing
Prior art date
Application number
KR1020200074014A
Other languages
English (en)
Inventor
가즈오 야마다
히로토시 데루이
Original Assignee
에이지씨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이지씨 가부시키가이샤 filed Critical 에이지씨 가부시키가이샤
Publication of KR20210000275A publication Critical patent/KR20210000275A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B32B17/10005—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing
    • B32B17/10807—Making laminated safety glass or glazing; Apparatus therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/16—Drying; Softening; Cleaning
    • B32B38/162—Cleaning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/16—Drying; Softening; Cleaning
    • B32B38/164—Drying
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B2037/1253—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives curable adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B2038/0052—Other operations not otherwise provided for
    • B32B2038/0076—Curing, vulcanising, cross-linking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/16—Drying; Softening; Cleaning
    • B32B38/164—Drying
    • B32B2038/168—Removing solvent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/12—Photovoltaic modules
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202—LCD, i.e. liquid crystal displays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/204—Plasma displays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/206—Organic displays, e.g. OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

에너지 절약성이 우수한 전자 디바이스의 제조 방법을 제공한다.
유리제의 지지 기재와, 실리콘 수지층 또는 실란 커플링제층인 접착층과, 폴리이미드 수지 기판과, 전자 디바이스용 부재를 이 순으로 구비하는 전자 디바이스용 부재 구비 적층체를 준비하고, 상기 전자 디바이스용 부재 구비 적층체에 상기 지지 기재측으로부터 레이저광을 조사함으로써, 상기 전자 디바이스용 부재 구비 적층체로부터, 상기 폴리이미드 수지 기판 및 상기 전자 디바이스용 부재를 갖는 전자 디바이스를 얻고, 상기 레이저광의 조사 에너지 밀도가 80mJ/㎠ 미만인, 전자 디바이스의 제조 방법.

Description

전자 디바이스의 제조 방법{METHOD FOR MANUFACTURING ELECTRONIC DEVICE}
본 발명은 전자 디바이스의 제조 방법에 관한 것이다.
종래, 태양 전지(PV); 액정 패널(LCD); 유기 EL 패널(OLED); 전자파, X선, 자외선, 가시광선, 적외선 등을 감지하는 수신 센서 패널; 등의 전자 디바이스에 폴리이미드 수지 기판이 사용되고 있다.
근년, 폴리이미드 수지 기판의 핸들링성을 양호하게 하기 위해서, 유리제의 지지 기재 상에 폴리이미드 수지 기판을 배치하는 기술이 제안되어 있다(특허문헌 1).
이 기술에 있어서는, 폴리이미드 수지 기판 상에 전자 디바이스용 부재를 형성하고, 그 후, 소위 레이저 리프트오프 방법에 의해, 전자 디바이스(폴리이미드 수지 기판 및 전자 디바이스용 부재)를 지지 기재로부터 박리한다.
일본 특허 공개 제2017-185807호 공보
본 발명자들은, 특허문헌 1에 기재된 기술에 기초하여, 레이저 리프트오프 방법을 검토하였다.
구체적으로는, 먼저, 유리제의 지지 기재와, 폴리이미드 수지 기판과, 전자 디바이스용 부재(박막 트랜지스터)를 이 순으로 구비하는 전자 디바이스용 부재 구비 적층체를 제작하였다. 이어서, 제작한 전자 디바이스용 부재 구비 적층체에, 지지 기재측으로부터 레이저광을 조사하였다. 이에 의해, 지지 기재로부터, 전자 디바이스(폴리이미드 수지 기판 및 전자 디바이스용 부재)는 박리되었다.
그러나, 에너지 절약성의 관점에서는, 낮은 조사 에너지 밀도의 레이저광을 사용할 것이 요망된다.
본 발명은 이상의 점을 감안하여 이루어진 것이며, 에너지 절약성이 우수한 전자 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 예의 검토한 결과, 이하의 구성에 의해 상기 목적을 달성할 수 있음을 알아냈다.
[1] 유리제의 지지 기재와, 실리콘 수지층 또는 실란 커플링제층인 접착층과, 폴리이미드 수지 기판과, 전자 디바이스용 부재를 이 순으로 구비하는 전자 디바이스용 부재 구비 적층체를 준비하고, 상기 전자 디바이스용 부재 구비 적층체에 상기 지지 기재측으로부터 레이저광을 조사함으로써, 상기 전자 디바이스용 부재 구비 적층체로부터, 상기 폴리이미드 수지 기판 및 상기 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는 전자 디바이스의 제조 방법으로서, 상기 레이저광의 조사 에너지 밀도가 80mJ/㎠ 미만인, 전자 디바이스의 제조 방법.
[2] 상기 레이저광의 조사 에너지 밀도가 55mJ/㎠ 미만인, 상기 [1]에 기재된 전자 디바이스의 제조 방법.
[3] 상기 레이저광의 조사 에너지 밀도가 50mJ/㎠ 이하인, 상기 [2]에 기재된 전자 디바이스의 제조 방법.
[4] 상기 레이저광의 조사 에너지 밀도가 20mJ/㎠ 이상인, 상기 [1] 내지 [3] 중 어느 하나에 기재된 전자 디바이스의 제조 방법.
[5] 상기 레이저광의 조사 에너지 밀도가 25mJ/㎠ 이상인, 상기 [4]에 기재된 전자 디바이스의 제조 방법.
[6] 상기 접착층이 상기 실리콘 수지층인, 상기 [1] 내지 [5] 중 어느 하나에 기재된 전자 디바이스의 제조 방법.
[7] 상기 실리콘 수지층의 두께가 100㎛ 이하인, 상기 [6]에 기재된 전자 디바이스의 제조 방법.
[8] 상기 폴리이미드 수지 기판에 상기 실리콘 수지층을 형성하고, 형성한 상기 실리콘 수지층에 상기 지지 기재를 적층함으로써 적층체를 얻고, 상기 적층체에 있어서의 상기 폴리이미드 수지 기판에 상기 전자 디바이스용 부재를 형성함으로써, 상기 전자 디바이스용 부재 구비 적층체를 얻는, 상기 [6] 또는 [7]에 기재된 전자 디바이스의 제조 방법.
[9] 상기 지지 기재에 상기 실리콘 수지층을 형성하고, 형성한 상기 실리콘 수지층에 폴리이미드 또는 폴리이미드 전구체가 용액 중에 용해 또는 분산된 용액을 사용하여 상기 폴리이미드 수지 기판을 형성함으로써 적층체를 얻고, 상기 적층체에 있어서의 상기 폴리이미드 수지 기판에 상기 전자 디바이스용 부재를 형성함으로써, 상기 전자 디바이스용 부재 구비 적층체를 얻는, 상기 [6] 또는 [7]에 기재된 전자 디바이스의 제조 방법.
[10] 상기 지지 기재의 두께가 1.0㎜ 이하인, 상기 [1] 내지 [9] 중 어느 하나에 기재된 전자 디바이스의 제조 방법.
[11] 엑시머 레이저로부터 상기 레이저광을 발생시키는, 상기 [1] 내지 [10] 중 어느 하나에 기재된 전자 디바이스의 제조 방법.
본 발명에 따르면, 에너지 절약성이 우수한 전자 디바이스의 제조 방법을 제공할 수 있다.
도 1은, 전자 디바이스용 부재 구비 적층체를 모식적으로 도시하는 단면도이다.
도 2는, 전자 디바이스용 부재 구비 적층체에 레이저광을 조사한 상태를 모식적으로 도시하는 단면도이다.
도 3은, 접착층 구비 지지 기재와 전자 디바이스로 분리한 상태를 모식적으로 도시하는 단면도이다.
이하, 본 발명의 실시 형태에 대하여 도 1 내지 도 3을 참조하여 설명한다.
단, 본 발명은 이하의 실시 형태에 한정되지 않고, 본 발명의 범위를 일탈하지 않고, 이하의 실시 형태에 다양한 변형 및 치환을 가할 수 있다.
[전자 디바이스의 제조 방법]
먼저, 도 1에 도시한 바와 같이, 전자 디바이스용 부재 구비 적층체(22)를 준비한다.
전자 디바이스용 부재 구비 적층체(22)는 유리제의 지지 기재(12)와, 실리콘 수지층 또는 실란 커플링제층인 접착층(14)과, 폴리이미드 수지 기판(16)과, 전자 디바이스용 부재(20)를 이 순으로 구비한다.
이어서, 도 2에 도시한 바와 같이, 전자 디바이스용 부재 구비 적층체(22)에, 지지 기재(12)측으로부터 레이저광(30)을 조사한다. 레이저광(30)의 조사 에너지 밀도는 후술한다.
레이저광(30)은 지지 기재(12) 및 접착층(14)을 투과하여, 폴리이미드 수지 기판(16)(폴리이미드 수지 기판(16)과 접착층(14)의 계면)에 조사된다.
레이저광(30)은 폴리이미드 수지 기판(16)(폴리이미드 수지 기판(16)과 접착층(14)의 계면)에 전면적으로 조사되는 것이 바람직하다.
레이저광(30)의 조사에 의해, 도 3에 도시한 바와 같이, 폴리이미드 수지 기판(16)과 접착층(14)을 박리시킨다. 즉, 지지 기재(12) 및 접착층(14)을 포함하는 접착층 구비 지지 기재(18)와, 폴리이미드 수지 기판(16) 및 전자 디바이스용 부재(20)를 갖는 전자 디바이스(24)로 분리시킨다.
이것은, 레이저광(30)의 조사에 의해, 폴리이미드 수지 기판(16)을 구성하는 폴리이미드가 파괴됨으로써, 폴리이미드 수지 기판(16)과 접착층(14)의 화학적 또는 물리적인 결합이 해소되기 때문이라고 생각된다.
이렇게 해서, 전자 디바이스용 부재 구비 적층체(22)로부터, 폴리이미드 수지 기판(16) 및 전자 디바이스용 부재(20)를 갖는 전자 디바이스(24)가 얻어진다.
본 실시 형태에 있어서, 레이저광(30)의 조사 에너지 밀도는, 80mJ/㎠ 미만이고, 비교적 낮다. 이 때문에, 에너지 절약성이 우수하다.
상술한 바와 같이, 종래에는, 접착층(14)이 없고, 폴리이미드 수지 기판(16)은 지지 기재(12)에 직접 접촉하고 있었다(특허문헌 1).
이에 비해, 본 실시 형태에 있어서는, 접착층(14)을 마련하고 있고, 폴리이미드 수지 기판(16)은 접착층(14)에 접하고 있다. 이에 의해, 종래보다도, 폴리이미드 수지 기판(16)의 박리에 필요한 레이저광(30)의 조사 에너지 밀도를 저감할 수 있다고 추측된다.
그런데, 조사 에너지 밀도가 높은 레이저광(30)을 폴리이미드 수지 기판(16)에 조사하면, 폴리이미드 수지 기판(16)에 눌어붙음에 의한 착색이 발생하는 경우가 있다.
이 때문에, 폴리이미드 수지 기판(16)의 착색(눌어붙음)을 억제하는 관점에서도, 레이저광(30)의 조사 에너지 밀도는 낮은 것이 바람직하다.
구체적으로는, 레이저광(30)의 조사 에너지 밀도는, 접착층(14)의 종류에 따라 다르지만, 55mJ/㎠ 미만이 바람직하고, 50mJ/㎠ 이하가 보다 바람직하고, 45mJ/㎠ 이하가 더욱 바람직하다.
또한, 레이저광(30)의 조사 에너지 밀도가 낮은 것에 의해, 레이저광(30)에 의한 전자 디바이스용 부재(20)의 손상이 억제된다. 즉, 얻어지는 전자 디바이스(24)의 손상도 억제된다.
무엇보다, 레이저광(30)의 조사 에너지 밀도가 너무 낮으면, 폴리이미드 수지 기판(16)의 박리가 곤란해지는 경우가 있다.
폴리이미드 수지 기판(16)의 박리 용이성의 관점에서는, 레이저광(30)의 조사 에너지 밀도는, 접착층(14)의 종류에 따라 다르지만, 예를 들어 20mJ/㎠ 이상이며, 25mJ/㎠ 이상이 바람직하고, 30mJ/㎠ 이상이 보다 바람직하고, 35mJ/㎠ 이상이 더욱 바람직하다.
폴리이미드 수지 기판(16)의 착색을 억제하면서, 또한, 전자 디바이스(24)를 완전히 박리할 수 있는 레이저광(30)의 조사 에너지 밀도에 대해서, 하한값에 대한 상한값의 비율을 에너지 유효율(단위: ％)이라고 칭한다.
본 실시 형태에 있어서는, 에너지 유효율의 값이 크다.
에너지 유효율의 값이 클수록, 레이저광(30)의 출력 변동에 따른 박리성 및 착색성의 변화가 적음을 의미하고, 박리성 및 착색성의 장소 의존성이 작다.
즉, 에너지 유효율의 값이 큰 경우에는, 전자 디바이스용 부재 구비 적층체(22)(특히, 대면적의 전자 디바이스용 부재 구비 적층체(22))에 레이저광(30)을 조사했을 때에, 레이저광(30)의 조사 장소마다 박리성 및 착색성이 다른 경우가 적다.
구체적으로는, 에너지 유효율의 값은, 120％ 이상이 바람직하고, 130％ 이상이 보다 바람직하고, 140％ 이상이 더욱 바람직하다.
레이저광(30)의 조사 에너지 밀도(단위: mJ/㎠)는 레이저광(30)을 발생시키는 장치에 있어서 설정되는 값이다.
레이저광(30)을 발생시키는 장치로서는, 예를 들어, 희가스나 할로겐 등의 혼합 가스를 사용하여 레이저광을 발생시키는 엑시머 레이저를 들 수 있다.
엑시머 레이저의 구체예로서는, ArF 엑시머 레이저(발진 파장: 193㎚), KrF 엑시머 레이저(발진 파장: 248㎚), XeCl 엑시머 레이저(발진 파장: 308㎚)를 들 수 있고, XeCl 엑시머 레이저가 바람직하다.
레이저광(30)의 조사 조건은, 특별히 한정되지 않지만, 예를 들어, 레이저광(30)의 반복 주파수는 5 내지 400Hz가 바람직하고, 레이저광(30)의 조사 형상의 오버랩율(겹침율)은 5 내지 90％가 바람직하다.
본 실시 형태에 있어서는, 레이저광(30)을 발생시키는 장치의 러닝 코스트를 저감하는 효과도 얻어진다. 예를 들어, 레이저광(30)의 출력은 동일하더라도, 1샷의 조사 면적을 늘릴 수 있기 때문에, 샷수가 줄어들고, 그 결과, 가스 교환의 횟수를 저감시키거나, 다운 타임을 저감시키거나(택트 타임을 향상시키거나)할 수 있다.
[전자 디바이스용 부재 구비 적층체]
이어서, 도 1에 기초하여, 전자 디바이스용 부재 구비 적층체(22)를 상세하게 설명한다.
도 1에 도시한 바와 같이, 전자 디바이스용 부재 구비 적층체(22)는 적층체(10)를 포함한다.
적층체(10)는 지지 기재(12)와, 접착층(14)과, 폴리이미드 수지 기판(16)을 이 순으로 구비한다. 바꾸어 말하면, 적층체(10)는 지지 기재(12) 및 폴리이미드 수지 기판(16)과, 그들 사이에 배치된 접착층(14)을 포함한다.
접착층(14)은 한쪽 면이 지지 기재(12)에 접하고, 다른 쪽 면(표면(14a))이 폴리이미드 수지 기판(16)의 제1 주면(16a)에 접하고 있다.
지지 기재(12) 및 접착층(14)을 포함하는 접착층 구비 지지 기재(18)는 폴리이미드 수지 기판(16)을 보강하는 보강판으로서 기능한다.
전자 디바이스용 부재 구비 적층체(22)는 적층체(10)에 있어서의 폴리이미드 수지 기판(16)의 제2 주면(16b) 상에 전자 디바이스용 부재(20)를 갖는다.
적층체(10)를 포함하는 전자 디바이스용 부재 구비 적층체(22)를 상면에서 보았을 때의 형상은, 예를 들어, 사각형이다. 이 경우, 전자 디바이스용 부재 구비 적층체(22)의 크기는, 짧은 변 850㎜ 이상, 긴 변 1100㎜ 이상이 바람직하고, 짧은 변 1200㎜ 이상, 긴 변 1300㎜ 이상이 보다 바람직하고, 짧은 변 1400㎜ 이상, 긴 변 1700㎜ 이상이 더욱 바람직하다. 전자 디바이스용 부재 구비 적층체(22)의 크기의 상한은, 예를 들어, 3000㎜×3000㎜이다.
<지지 기재>
지지 기재(12)는 폴리이미드 수지 기판(16)을 지지하여 보강하는 유리제의 부재이다.
유리의 종류는 특별히 한정되지 않지만, 무알칼리 붕규산 유리, 붕규산 유리, 소다석회 유리, 고실리카 유리, 기타의 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로서는, 산화물 환산에 의한 산화규소의 함유량이 40 내지 90질량％인 유리가 바람직하다.
유리판의 제조 방법은 특별히 한정되지 않고 통상, 유리 원료를 용융하고, 용융 유리를 판상으로 성형하여 얻어진다. 이러한 성형 방법은 일반적인 것이어도 되고, 예를 들어, 플로트법, 퓨전법, 슬롯 다운드로법 등을 들 수 있다.
지지 기재(12)의 두께는, 폴리이미드 수지 기판(16)보다도 두꺼워도 되고, 얇아도 된다. 적층체(10)의 취급성의 점에서는, 지지 기재(12)의 두께는 폴리이미드 수지 기판(16)보다도 두꺼운 것이 바람직하다.
지지 기재(12)는 플렉시블하지 않은 것이 바람직하다. 그 때문에, 지지 기재(12)의 두께는, 0.3㎜ 이상이 바람직하다.
한편, 지지 기재(12)의 두께는, 1.0㎜ 이하가 바람직하다.
<폴리이미드 수지 기판>
폴리이미드 수지 기판(16)은 폴리이미드 수지를 포함하는 기판이며, 예를 들어, 폴리이미드 필름이 사용되고, 그 시판품으로서는, 도요보사제의 「제노막스」, 우베 고산사제의 「유필렉스 25S」 등을 들 수 있다.
폴리이미드 수지 기판(16)의 두께는, 핸들링성의 관점에서, 1㎛ 이상이 바람직하고, 5㎛ 이상이 보다 바람직하고, 10㎛ 이상이 더욱 바람직하다. 유연성의 관점에서는, 1㎜ 이하가 바람직하고, 0.2㎜ 이하가 보다 바람직하다.
폴리이미드 수지 기판(16) 상에 고정밀의 배선 등을 형성하기 위해서, 폴리이미드 수지 기판(16)의 표면은 평활한 것이 바람직하다. 구체적으로는, 폴리이미드 수지 기판(16)의 표면 조도 Ra는, 50㎚ 이하가 바람직하고, 30㎚ 이하가 보다 바람직하고, 10㎚ 이하가 더욱 바람직하다.
적층체(10)의 휨을 억제할 수 있다는 이유로부터, 폴리이미드 수지 기판(16)과 지지 기재(12)의 열팽창 계수의 차는, 0 내지 90×10-6/℃가 바람직하고, 0 내지 30×10-6/℃가 보다 바람직하다.
폴리이미드 수지 기판(16)의 면적(제1 주면(16a) 및 제2 주면(16b)의 면적)은 특별히 한정되지 않지만, 전자 디바이스(24)의 생산성의 점에서, 300㎠ 이상이 바람직하다.
폴리이미드 수지 기판(16)의 형상도 특별히 한정되지 않고 직사각 형상이어도 되고, 원 형상이어도 된다.
<접착층>
접착층(14)은 실리콘 수지층 또는 실란 커플링제층이다.
이하, 실리콘 수지층 및 실란 커플링제층을 순서대로 설명한다.
《실리콘 수지층》
실리콘 수지층의 두께는, 100㎛ 이하가 바람직하고, 50㎛ 이하가 보다 바람직하고, 30㎛ 이하가 더욱 바람직하다. 한편, 하한에 대해서, 실리콘 수지층의 두께는, 1㎛ 이상이 바람직하고, 1㎛ 초과가 보다 바람직하고, 4㎛ 이상이 더욱 바람직하다.
상기 두께는, 5점 이상의 임의의 위치에 있어서의 실리콘 수지층의 두께를, 접촉식 막 두께 측정 장치를 사용하여 측정하여, 그것들을 산술 평균한 것이다.
(실리콘 수지)
실리콘 수지층은, 주로, 실리콘 수지를 포함한다.
일반적으로, 오르가노실록시 단위에는, M 단위(1관능 오르가노실록시 단위), D 단위(2관능 오르가노실록시 단위), T 단위(3관능 오르가노실록시 단위), 및 Q 단위(4관능 오르가노실록시 단위)가 있다. Q 단위는 규소 원자에 결합한 유기기(규소 원자에 결합한 탄소 원자를 갖는 유기기)를 갖지 않는 단위인데, 본 발명에 있어서는 오르가노실록시 단위(규소 함유 결합 단위)라고 간주한다.
전체 오르가노실록시 단위란, M 단위, D 단위, T 단위, 및 Q 단위의 합계를 의미한다. M 단위, D 단위, T 단위, 및 Q 단위의 수(몰량)의 비율은, 29Si-NMR에 의한 피크 면적비의 값으로부터 계산할 수 있다.
M 단위란, (R)3SiO1/2로 표현되는 오르가노실록시 단위를 의미한다.
D 단위란, (R)2SiO2/2(R은, 수소 원자 또는 유기기를 나타낸다)로 표시되는 오르가노실록시 단위를 의미한다.
T 단위란, RSiO3/2(R은, 수소 원자 또는 유기기를 나타낸다)로 표시되는 오르가노실록시 단위를 의미한다.
Q 단위란, SiO2로 표시되는 오르가노실록시 단위를 의미한다.
유기기로서는, 예를 들어, 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 시클로헥실기, 헵틸기 등의 알킬기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 할로겐화알킬기(예를 들어, 클로로메틸기, 3-클로로프로필기, 3,3,3-트리플루오로프로필기) 등의 할로겐 치환된 1가 탄화수소기; 등을 들 수 있다. 유기기로서는, 탄소수 1 내지 12(바람직하게는 탄소수 1 내지 10 정도)의, 비치환 또는 할로겐 치환된 1가의 탄화수소기가 바람직하다.
실리콘 수지는, M 단위 및 T 단위로 이루어지는 군에서 선택되는 적어도 1종의 오르가노실록시 단위(이하, 「특정 오르가노실록시 단위」라고도 한다)를 포함하는 것이 바람직하다.
특정 오르가노실록시 단위의 비율은, 전체 오르가노실록시 단위에 대하여 60몰％ 이상이 바람직하고, 80몰％ 이상이 보다 바람직하다. 상한은 특별히 한정되지 않지만, 100몰％ 이하인 경우가 많다.
(경화성 실리콘)
실리콘 수지는, 경화성 실리콘을 경화(가교 경화)하여 얻어진다. 즉, 실리콘 수지는, 경화성 실리콘의 경화물에 상당한다.
경화성 실리콘으로서는, 축합 반응형 실리콘, 부가 반응형 실리콘, 자외선 경화형 실리콘, 전자선 경화형 실리콘을 들 수 있고, 어느 것도 사용할 수 있다.
이하, 대표적으로, 축합 반응형 실리콘 및 부가 반응형 실리콘을 설명한다.
축합 반응형 실리콘으로서는, 모노머인 가수분해성 오르가노실란 화합물 혹은 그의 혼합물(모노머 혼합물), 또는, 모노머 혹은 모노머 혼합물을 부분 가수분해 축합 반응시켜서 얻어지는 부분 가수분해 축합물(오르가노폴리실록산)을 적합하게 사용할 수 있다.
축합 반응형 실리콘을 사용하여, 가수분해·축합 반응(졸겔 반응)을 진행시킴으로써, 실리콘 수지를 형성할 수 있다.
축합 반응형 실리콘으로서는, 반응의 제어나 취급의 면에서, 가수분해성 오르가노실란 화합물로부터 얻어지는 부분 가수분해 축합물(오르가노폴리실록산)이 바람직하다. 가수분해성 오르가노실란 화합물로서는, 알콕시실란을 적합하게 들 수 있다.
부가 반응형 실리콘은, 주제 및 가교제를 포함하고, 백금 촉매 등의 촉매의 존재 하에서 경화한다. 즉, 주제와 가교제의 가교점이 부가 반응을 함으로써 경화한다. 부가 반응형 실리콘의 경화는 가열에 의해 촉진된다.
부가 반응형 실리콘 중의 주제는, 규소 원자에 결합한 알케닐기(비닐기 등)를 갖는 오르가노폴리실록산(즉, 오르가노알케닐폴리실록산. 직쇄상이 바람직하다)이 바람직하다.
부가 반응형 실리콘 중의 가교제는, 규소 원자에 결합한 수소 원자(하이드로실릴기)를 갖는 오르가노폴리실록산(즉, 오르가노히드로겐폴리실록산. 직쇄상이 바람직하다)이 바람직하다.
오르가노알케닐폴리실록산의 알케닐기에 대한, 오르가노히드로겐폴리실록산의 규소 원자에 결합한 수소 원자의 몰비는, 0.5 내지 2가 바람직하다.
경화성 실리콘의 중량 평균 분자량(Mw)은 용매에 대한 용해성, 도포성의 관점에서, 5,000 내지 60,000이 바람직하고, 5,000 내지 30,000이 보다 바람직하다.
(경화성 조성물)
실리콘 수지층의 제조 방법으로서는, 폴리이미드 수지 기판(16)의 제1 주면(16a)에 경화성 실리콘을 포함하는 경화성 조성물을 도포하고, 필요에 따라 용매를 제거하고, 도막을 형성하고, 도막 중의 경화성 실리콘을 경화시켜서, 실리콘 수지층으로 하는 방법이 바람직하다.
경화성 실리콘으로서 부가 반응형 실리콘을 사용하는 경우, 경화성 조성물은, 금속 화합물로서, 백금 촉매를 포함하고 있어도 된다.
경화성 조성물에는 용매가 포함되어 있어도 된다. 그 경우, 경화성 조성물 중에 있어서의 경화성 실리콘의 함유량은, 1 내지 80질량％가 바람직하고, 1 내지 50질량％가 보다 바람직하다.
용매로서는, 구체적으로는, 예를 들어, 아세트산부틸, 2-헵타논, 1-메톡시-2-프로판올아세테이트, 디에틸렌글리콜디에틸에테르 등을 들 수 있다.
또한, 용매로서는, 「Isoper G」(도넨 제너럴 세키유사제) 등의 시판품도 사용할 수 있다.
경화성 조성물에는, 레벨링제 등의 첨가제가 포함되어 있어도 된다.
경화성 조성물에는, 첨가제로서, 금속 화합물이 포함되어 있어도 된다.
금속 화합물에 포함되는 금속 원소로서는, 3d 전이 금속, 4d 전이 금속, 란타노이드계 금속, 비스무트(Bi), 알루미늄(Al), 및 주석(Sn) 등을 들 수 있다.
3d 전이 금속으로서는, 주기율표 제4 주기의 전이 금속, 즉, 스칸듐(Sr) 내지 구리(Cu)의 금속을 들 수 있다. 구체적으로는, 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu)를 들 수 있다.
4d 전이 금속으로서는, 주기율표 제5 주기의 전이 금속, 즉, 이트륨(Y) 내지 은(Ag)의 금속을 들 수 있다. 구체적으로는, 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 및 은(Ag)을 들 수 있다.
란타노이드계 금속으로서는, 란탄(La) 내지 루테튬(Lu)의 금속을 들 수 있다. 구체적으로는, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 및 루테튬(Lu)을 들 수 있다.
금속 화합물은 착체가 바람직하다. 착체란, 금속 원소의 원자 또는 이온을 중심으로 하여, 이것에 배위자(원자·원자단·분자 또는 이온)가 결합한 집단체이다. 착체 중에 포함되는 배위자의 종류는 특별히 한정되지 않지만, 예를 들어, β-디케톤, 카르복실산, 알콕시드, 및 알코올로 이루어지는 군에서 선택되는 배위자를 들 수 있다.
β-디케톤으로서는, 예를 들어, 아세틸아세톤, 메틸아세토아세테이트, 에틸아세토아세테이트, 벤조일아세톤을 들 수 있다.
카르복실산으로서는, 예를 들어, 아세트산, 2-에틸헥산산, 나프텐산, 네오 데칸산을 들 수 있다.
알콕시드로서는, 예를 들어, 메톡시드, 에톡시드, 노르말프로폭시드(n-프로폭시드), 이소프로폭시드, 노르말부톡시드(n-부톡시드)를 들 수 있다.
알코올로서는, 예를 들어, 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올, t-부탄올을 들 수 있다.
경화성 조성물 중에 있어서의 금속 화합물의 함유량은, 특별히 한정되지 않고 적절히 조정된다.
《실란 커플링제층》
실란 커플링제층은, 실란 커플링제를 지지 기재(12)의 표면 상에 도포하고, 건조(가열)함으로써 형성된다.
실란 커플링제층의 두께는, 50㎚ 이하가 바람직하고, 10㎚ 이하가 보다 바람직하다. 단, 실란 커플링제층의 두께가 1㎚ 미만인 경우, 실란 커플링제층의 박리 강도가 저하되거나, 실란 커플링제층이 부분적으로 붙지 않거나 할 우려가 있다. 이 때문에, 실란 커플링제층의 두께는, 1㎚ 이상이 바람직하다.
실란 커플링제층의 두께는, 엘립소메트리법에 의해, 또는, 도포하는 커플링제의 농도 및 도포량으로부터 계산함으로써 구해진다.
실란 커플링제로서는, 알콕시실란이 적합하게 사용된다.
알콕시실란이 갖는 알콕시기로서는, 예를 들어, 탄소수 1 내지 5의 알콕시기를 들 수 있고, 그 구체예로서는, 메톡시기, 에톡시기, n-프로폭시기, i-프로폭시기, n-부톡시기 등을 들 수 있다.
알콕시실란은, 예를 들어, 알킬기, 페닐기, 에폭시기, 비닐기, 스티릴기, (메트)아크릴로일기, 아미노기, 우레이도기, 머캅토기, 술피드기, 이소시아네이트기 등의 관능기를 갖고 있어도 된다. 복수의 관능기는 조합되어 있어도 된다(예를 들어, 아미노알킬기). 알킬기로서는, 예를 들어, 탄소수 1 내지 8의 직쇄상, 분지쇄상 또는 환상의 알킬기를 들 수 있다.
알콕시실란으로서는, 구체적으로는, 예를 들어, 테트라메톡시실란, 테트라에톡시실란, 테트라-n-프로폭시실란, 테트라-i-프로폭시실란, 테트라-n-부톡시실란 등의 테트라알콕시실란; 트리메톡시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, n-프로필트리메톡시실란, n-프로필트리에톡시실란, i-프로필트리메톡시실란, i-프로필트리에톡시실란, n-부틸트리메톡시실란, n-부틸트리에톡시실란, n-펜틸트리메톡시실란, n-헥실트리메톡시실란, n-헵틸트리메톡시실란, n-옥틸트리메톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 시클로헥실트리메톡시실란, 시클로헥실트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 3,3,3-트리플루오로프로필트리메톡시실란, 3,3,3-트리플루오로프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 2-히드록시에틸트리메톡시실란, 2-히드록시에틸트리에톡시실란, 2-히드록시프로필트리메톡시실란, 2-히드록시프로필트리에톡시실란, 3-히드록시프로필트리메톡시실란, 3-히드록시프로필트리에톡시실란, 3-머캅토프로필트리메톡시실란, 3-머캅토프로필트리에톡시실란, 3-이소시아네이트프로필트리메톡시실란, 3-이소시아네이트프로필트리에톡시실란, 3-(메트)아크릴옥시프로필트리메톡시실란, 3-(메트)아크릴옥시프로필트리에톡시실란, 3-우레이드프로필트리메톡시실란, 3-우레이드프로필트리에톡시실란 등의 트리알콕시실란; 디메틸디메톡시실란, 디메틸디에톡시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디-n-프로필디메톡시실란, 디-n-프로필디에톡시실란, 디-i-프로필디메톡시실란, 디-i-프로필디에톡시실란, 디-n-부틸디메톡시실란, 디-n-부틸디에톡시실란, 디-n-펜틸디메톡시실란, 디-n-펜틸디에톡시실란, 디-n-헥실디메톡시실란, 디-n-헥실디에톡시실란, 디-n-헵틸디메톡시실란, 디-n-헵틸디에톡시실란, 디-n-옥틸디메톡시실란, 디-n-옥틸디에톡시실란, 디-n-시클로헥실디메톡시실란, 디-n-시클로헥실디에톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란 등의 디알콕시실란; 등을 들 수 있고, 이들을 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
[전자 디바이스용 부재 구비 적층체의 제조 방법]
이어서, 전자 디바이스용 부재 구비 적층체(22)를 제조하는 방법을 설명한다.
먼저, 이하에서는, 전자 디바이스용 부재 구비 적층체(22)에 사용하는 적층체(10)를 제조하는 방법을 설명한다.
<적층체의 제조(접착층이 실리콘 수지층인 경우의 1)>
먼저, 폴리이미드 수지 기판(16)의 제1 주면(16a)에 접착층(14)으로서 실리콘 수지층을 형성하고, 이어서, 접착층(14)(실리콘 수지층)의 표면에 지지 기재(12)를 적층하여 적층체(10)를 얻는 것이 바람직하다.
《실리콘 수지층의 형성》
경화성 실리콘의 층을 폴리이미드 수지 기판(16)의 제1 주면(16a)에 형성하는 것이 바람직하다. 경화성 실리콘의 층을 형성하기 위해서는, 상술한 경화성 조성물을 폴리이미드 수지 기판(16)의 제1 주면(16a)에 도포한다. 도포 방법은 특별히 한정되지 않고 예를 들어, 스프레이 코팅법, 다이 코팅법, 스핀 코팅법, 딥 코팅법, 롤 코팅법, 바 코팅법, 스크린 인쇄법, 그라비아 코팅법을 들 수 있다.
이어서, 경화성 실리콘의 층에 대하여 경화 처리를 실시함으로써 실리콘 수지층을 형성하는 것이 바람직하다.
경화 처리는 특별히 한정되지 않고 사용되는 경화성 실리콘의 종류에 따라 적절히 최적의 처리가 실시된다. 예를 들어, 축합 반응형 실리콘 및 부가 반응형 실리콘을 사용하는 경우에는, 경화 처리로서는 열경화 처리가 바람직하다.
열경화 처리의 조건은, 폴리이미드 수지 기판(16)의 내열성의 범위 내에서 실시되고, 예를 들어, 열경화시키는 온도 조건은, 50 내지 400℃가 바람직하고, 100 내지 300℃가 보다 바람직하다. 가열 시간은, 통상, 10 내지 300분이 바람직하고, 20 내지 120분이 보다 바람직하다.
형성되는 실리콘 수지층의 양태는 상술한 바와 같다.
《지지 기재의 적층》
접착층(14)(실리콘 수지층)의 표면에 지지 기재(12)를 적층함으로써 적층체(10)를 얻는다.
지지 기재(12)를 접착층(14)(실리콘 수지층)의 표면에 적층하는 방법은 특별히 한정되지 않고 공지된 방법을 들 수 있다.
예를 들어, 상압 환경 하에서 접착층(14)(실리콘 수지층)의 표면 상에 지지 기재(12)를 겹치는 방법을 들 수 있다. 접착층(14)(실리콘 수지층)의 표면 상에 지지 기재(12)를 겹친 후, 롤이나 프레스를 사용하여 접착층(14)(실리콘 수지층)에 지지 기재(12)를 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의해, 접착층(14)(실리콘 수지층)과 지지 기재(12) 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.
진공 라미네이트법이나 진공 프레스법에 의해 압착하면, 기포의 혼입이 억제되고, 또한, 양 양호한 밀착을 실현할 수 있어, 바람직하다.
<적층체의 제조(접착층이 실리콘 수지층인 경우의 2)>
먼저, 지지 기재(12)의 표면 상에 접착층(14)으로서 실리콘 수지층을 형성하고, 이어서, 형성한 접착층(14)(실리콘 수지층)의 표면에, 폴리이미드 또는 폴리이미드 전구체가 용제 중에 용해 또는 분산된 용액을 사용하여 폴리이미드 수지 기판(16)을 형성해도 된다. 이에 의해, 적층체(10)가 얻어진다.
《실리콘 수지층의 형성》
경화성 실리콘의 층을 지지 기재(12)의 표면 상에 형성하는 것이 바람직하다. 경화성 실리콘의 층을 형성하기 위해서는, 상술한 경화성 조성물을 지지 기재(12)의 표면에 도포한다. 도포 방법으로서는, 특별히 한정되지 않고 예를 들어, 폴리이미드 수지 기판(16)의 표면에 도포하는 방법으로서 든 방법과 동일한 방법을 들 수 있다.
이어서, 경화성 실리콘의 층에 대하여 경화 처리를 실시함으로써 실리콘 수지층을 형성하는 것이 바람직하다. 경화 처리로서는, 특별히 한정되지 않고 예를 들어, 폴리이미드 수지 기판(16) 상의 경화성 실리콘의 층에 실시하는 경화 처리와 동일한 경화 처리를 들 수 있다.
《폴리이미드 수지 기판의 형성》
이어서, 실리콘 수지층의 표면(14a)에, 폴리이미드 전구체의 용액(이하, 본 단락에 있어서, 단순히 「용액」이라고도 한다)을 도포하고, 얻어지는 도막을 가열하여 폴리이미드 수지 기판(16)을 형성하는 것이 바람직하다.
폴리이미드는, 예를 들어, 폴리이미드 전구체인 폴리아믹산을 이미드화하여 얻어진다. 폴리아믹산은, 원료인 디아민과, 테트라카르복실산 이무수물 및/또는 트리카르복실산 무수물을, 실질적으로 등몰 사용하고, 유기 용매 중에서 반응시킴으로써 얻는 것이 바람직하다. 구체적으로는, 예를 들어, 질소 기류 하에 있어서, N,N-디메틸아세트아미드 등의 유기 극성 용매에 디아민을 용해시킨 후, 테트라카르복실산 이무수물 및/또는 트리카르복실산 무수물을 첨가하고, 실온에서 5시간 정도 반응시킴으로써 얻어진다. 얻어지는 폴리아믹산의 중량 평균 분자량은, 1만 내지 30만이 바람직하다.
용액의 도포 방법은, 특별히 한정되지 않고 예를 들어, 스핀 코터, 스프레이 코터, 바 코터, 롤 코터, 나이프 코터, 슬릿 다이 코터 등을 사용하는 방법; 잉크젯 인쇄법; 스크린 인쇄법; 슬릿형 노즐로부터 압출하는 방법; 등을 들 수 있다.
도막의 가열 온도는, 500℃ 이하가 바람직하고, 400℃ 이하가 보다 바람직하다. 이러한 가열에 의해, 폴리이미드 전구체(폴리아믹산)를 이미드화하여, 폴리이미드로 변환한다. 가열 시간은, 예를 들어 1분 내지 5시간이며, 2분 내지 90분이 바람직하다. 단계적으로 온도를 높여도 된다. 가열 분위기는, 대기 분위기여도 되고, 질소 분위기여도 된다.
<적층체의 제조(접착층이 실란 커플링제층인 경우)>
먼저, 지지 기재(12)의 표면 상에 접착층(14)으로서 실란 커플링제층을 형성하고, 이어서, 접착층(14)(실란 커플링제층)의 표면에 폴리이미드 수지 기판(16)을 적층하여 적층체(10)를 얻는 것이 바람직하다.
《실란 커플링제층의 형성》
지지 기재(12)의 표면 상에, 실란 커플링제로서, 상술한 알콕시실란을 도포하는 것이 바람직하다. 도포 방법은 특별히 한정되지 않고 예를 들어, 스프레이 코팅법, 다이 코팅법, 스핀 코팅법, 딥 코팅법, 롤 코팅법, 바 코팅법, 스크린 인쇄법, 그라비아 코팅법을 들 수 있다.
이어서, 도포한 실란 커플링제(알콕시실란)를 건조(가열)하는 것이 바람직하다. 건조 조건은, 50 내지 300℃가 바람직하고, 100 내지 200℃가 보다 바람직하다. 건조 시간은, 1 내지 60분이 바람직하고, 1 내지 10분이 보다 바람직하다.
이렇게 해서, 지지 기재(12)의 표면 상에, 접착층(14)으로서, 실란 커플링제층이 형성된다.
《폴리이미드 수지 기판의 적층》
접착층(14)(실란 커플링제층)의 표면에 폴리이미드 수지 기판(16)을 적층함으로써 적층체(10)를 얻는다.
폴리이미드 수지 기판(16)을 접착층(14)(실란 커플링제층)의 표면에 적층하는 방법은 특별히 한정되지 않고 공지된 방법을 들 수 있다.
예를 들어, 상압 환경 하에서 접착층(14)(실란 커플링제층)의 표면 상에 폴리이미드 수지 기판(16)을 겹치는 방법을 들 수 있다. 접착층(14)(실란 커플링제층)의 표면 상에 폴리이미드 수지 기판(16)을 겹친 후, 롤이나 프레스를 사용하여 접착층(14)(실란 커플링제층)에 폴리이미드 수지 기판(16)을 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의해, 접착층(14)(실란 커플링제층)과 폴리이미드 수지 기판(16) 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.
또한, 접착층(14)(실란 커플링제층)의 표면에, 상술한 수지 용액을 도포하고, 얻어지는 도막을 가열하여 폴리이미드 수지 기판(16)을 형성해도 된다.
<전자 디바이스용 부재의 형성>
이어서, 적층체(10)를 사용하여, 전자 디바이스용 부재 구비 적층체(22)를 얻는다.
도 1에 도시한 바와 같이, 폴리이미드 수지 기판(16)의 제2 주면(16b) 상에 전자 디바이스용 부재(20)를 형성하여, 전자 디바이스용 부재 구비 적층체(22)를 얻는 것이 바람직하다.
전자 디바이스용 부재(20)로서는, 특별히 한정되지 않고 LTPS 등의 표시 장치용 부재, 태양 전지용 부재, 박막 2차 전지용 부재, 전자 부품용 회로, 수신 센서용 부재 등을 들 수 있다.
이 경우, 얻어지는 전자 디바이스(24)(폴리이미드 수지 기판(16) 및 전자 디바이스용 부재(20))로서는, 표시 장치용 부재를 갖는 표시 장치용 패널, 태양 전지용 부재를 갖는 태양 전지, 박막 2차 전지용 부재를 갖는 박막 2차 전지, 수신 센서용 부재를 갖는 수신 센서 패널 등을 들 수 있다.
표시 장치용 패널은, 액정 패널, 유기 EL 패널, 플라스마 디스플레이 패널, 필드 에미션 패널 등을 포함한다.
수신 센서 패널은, 전자파 수신 센서 패널, X선 수광 센서 패널, 자외선 수광 센서 패널, 가시광선 수광 센서 패널, 적외선 수광 센서 패널 등을 포함한다.
전자 디바이스용 부재(20)는 폴리이미드 수지 기판(16)의 제2 주면(16b)에 최종적으로 형성되는 부재의 전부(전체 부재)가 아니라, 전체 부재의 일부(부분 부재)여도 된다.
전자 디바이스용 부재(20)가 부분 부재인 경우도, 전자 디바이스용 부재 구비 적층체(22) 얻어지는 것을 전자 디바이스(24)라고 칭한다.
전자 디바이스용 부재(20)를 형성하는 방법으로서는, 특별히 한정되지 않고 전자 디바이스용 부재(20)의 종류에 따라, 종래 공지된 방법으로, 적층체(10)의 폴리이미드 수지 기판(16)의 제2 주면(16b) 상에 전자 디바이스용 부재(20)를 형성한다.
예를 들어, OLED를 제조하는 경우에는, 투명 전극을 형성하거나, 또한 투명 전극을 형성한 면 상에 홀 주입층, 홀 수송층, 발광층, 전자 수송층 등을 증착하거나, 이면 전극을 형성하거나, 밀봉판을 사용하여 밀봉하는, 등의 각종의 층 형성이나 처리를 행한다. 이들 층 형성이나 처리로서, 예를 들어, 성막 처리, 증착 처리, 밀봉판의 접착 처리 등을 들 수 있다.
예를 들어, TFT-LCD를 제조하는 경우에는, LTPS 등의 재료를 사용하여 박막 트랜지스터(TFT)를 형성하고, 별도의 적층체(10)의 폴리이미드 수지 기판(16)에, 레지스트액을 사용하여 컬러 필터(CF)를 형성하고, TFT 구비 적층체와 CF 구비 적층체를 적층(접합)한다.
예를 들어, 마이크로 LED 디스플레이를 제조하는 경우에는, LTPS 등의 재료를 사용하여 박막 트랜지스터(TFT)를 형성하고, 형성한 TFT 상에 LED칩을 실장한다. 그 이외에, 평탄화, 배선 형성, 밀봉 등을 실시해도 된다.
[실시예]
이하에, 실시예에 의해 본 발명을 구체적으로 설명한다. 단, 본 발명은 이하의 실시예에 한정되지 않는다.
이하, 예 1 내지 예 8은 실시예이며, 예 9 내지 예 13은 비교예이다.
<경화성 실리콘 1 및 경화성 조성물 1의 조제>
《경화성 실리콘 1의 조제》
오르가노하이드로겐실록산과 알케닐기 함유 실록산을 혼합함으로써, 경화성 실리콘 1을 얻었다. 경화성 실리콘 1의 조성은, M 단위, D 단위, T 단위의 몰비가 9:59:32, 유기기의 메틸기와 페닐기의 몰비가 44:56, 전체 알케닐기와 전체 규소 원자에 결합한 수소 원자의 몰비(수소 원자/알케닐기)가 0.7, 평균 OX기 수가 0.1이었다. 평균 OX기 수는, Si 원자 1개에 평균적으로 몇개의 OX기(X는 수소 원자 또는 탄화수소기)가 결합하고 있는지를 나타낸 수치이다.
《경화성 조성물 1의 조제》
경화성 실리콘 1에, Platinum(0)-1,3-divinyl-1,1,3,3-tetramethyldisiloxane(CAS No. 68478-92-2)을 백금 원소의 함유량이 60ppm이 되도록 첨가하여, 혼합물 A를 얻었다. 혼합물 A(200g)와, 2-에틸헥산산비스무트(「푸캣 25」, 니뽄 가가꾸 산교사제, 금속 함유율 25％)(0.08g)와, 용매로서 디에틸렌글리콜디에틸에테르(「하이솔브 EDE」, 도호 가가꾸 고교사제)(84.7g)를 혼합하고, 얻어진 혼합액을, 구멍 직경 0.45㎛의 필터를 사용하여 여과함으로써, 경화성 조성물 1을 얻었다.
<경화성 실리콘 2 및 경화성 조성물 2의 조제>
《경화성 실리콘 2의 조제》
1L의 플라스크에, 트리에톡시메틸실란(179g), 톨루엔(300g), 및 아세트산(5g)을 첨가하여 혼합물을 얻었다. 얻어진 혼합물을, 25℃에서 20분간 교반하고, 그 후, 60℃로 가열하여 12시간 반응시킴으로써, 반응 조액 1을 얻었다. 얻어진 반응 조액 1을 25℃로 냉각 후, 물(300g)을 사용하여, 반응 조액 1을 3회 세정하였다. 세정된 반응 조액 1에 클로로트리메틸실란(70g)을 첨가하고, 25℃에서 20분간 교반하고, 그 후, 50℃로 가열하여 12시간 반응시켜서 반응 조액 2를 얻었다. 얻어진 반응 조액 2를 25℃로 냉각 후, 물(300g)을 사용하여, 반응 조액 2를 3회 세정하였다. 세정된 반응 조액 2로부터 톨루엔을 감압 증류 제거하여, 슬러리를 얻었다. 얻어진 슬러리를, 진공 건조기를 사용하여 철야 건조시킴으로써, 백색의 오르가노폴리실록산 화합물인 경화성 실리콘 2를 얻었다. 경화성 실리콘 2는 M 단위, T 단위의 몰비가 13:87, 유기기는 모두 메틸기, 평균 OX기 수가 0.02였다.
《경화성 조성물 2의 조제》
경화성 실리콘 2(50g)와, 금속 화합물로서 지르코늄테트라노르말프로폭시드(「오르가틱스 ZA-45」, 마쯔모토 파인케미컬사제, 금속 함유율 21.1％)(0.24g)와, 2-에틸헥산산세륨(III)(Alfa Aesar사제, 금속 함유율 12％)(0.42g)과, 용매로서 Isoper G(도넨 제너럴 세키유사제)(75g)를 혼합하고, 얻어진 혼합액을, 구멍 직경 0.45㎛의 필터를 사용하여 여과함으로써, 경화성 조성물 2를 얻었다.
<예 1 내지 예 4>
《적층체의 제작》
폴리이미드 수지 기판으로서, 두께 0.015㎜의 폴리이미드 필름(「제노막스」, 도요보사제)을 준비하였다.
조제한 경화성 조성물 1을 폴리이미드 수지 기판에 도포하고, 핫 플레이트를 사용하여 140℃에서 10분간 가열함으로써, 두께 8㎛의 실리콘 수지층을 형성하였다.
계속해서, 지지 기재로서, 200㎜×200㎜, 두께 0.5㎜의 유리판(「AN Wizus」, AGC사제)을 준비하였다. 준비한 지지 기재를, 수계 유리 세정제(「PK-LCG213」, 파카 코포레이션사제)를 사용하여 세정하고, 그 후, 순수로 세정하였다.
세정한 지지 기재를, 폴리이미드 수지 기판 상에 형성한 실리콘 수지층 상에 두고, 접합 장치를 사용하여 접합하여, 적층체를 제작하였다.
《전자 디바이스용 부재 구비 적층체의 제작》
제작한 적층체의 폴리이미드 수지 기판 상에, 플라스마 CVD를 사용하여, 막 두께 500㎚의 질화규소 박막을 형성하였다. 이어서, 질화규소 박막 상에 LTPS(Low-Temperature Polycrystalline-Silicon)를 사용하여, TFT(박막 트랜지스터)를 형성하였다. 이렇게 해서, 전자 디바이스용 부재 구비 적층체를 제작하였다.
<예 5 내지 예 8>
경화성 조성물 1 대신에 경화성 조성물 2를 사용한 것 이외에는, 예 1 내지 예 4와 마찬가지로 하여, 전자 디바이스용 부재 구비 적층체를 제작하였다.
<예 9 내지 예 13>
《적층체의 제작》
지지 기재로서, 200㎜×200㎜, 두께 0.5㎜의 유리판(「AN Wizus」, AGC사제)을 준비하였다. 준비한 지지 기재를, 수계 유리 세정제(파카 코포레이션사제 「PK-LCG213」)를 사용하여 세정하고, 그 후, 순수로 세정하였다.
세정한 지지 기재 상에, 시판하고 있는 바니시(「U 바니시-A」, 우베 고산사제, 용매: N-메틸-2-피롤리돈)를 도포하고, 가열 후의 막 두께가 10㎛가 되도록 도막을 형성하였다.
도막을 형성한 지지 기재를, 60℃의 핫 플레이트 위에 얹고, 2시간 정치함으로써, 도막으로부터 용매를 증발시켜서 제거하였다. 계속해서, 질소 분위기의 오븐에서, 80℃에서 0.5시간 가열하고, 그 후, 300℃에서 0.5시간 가열하고, 또한 370℃에서 0.5시간 가열함으로써, 도막을 경화시켰다.
이렇게 해서, 지지 기재 상에 폴리이미드를 포함하는 박막(폴리이미드 수지 기판)을 갖는 적층체를 얻었다.
《전자 디바이스용 부재 구비 적층체의 제작》
얻어진 적층체를 사용하여, 예 1 내지 예 4와 마찬가지로 하여, 폴리이미드 수지 기판 상에 TFT를 형성하여, 전자 디바이스용 부재 구비 적층체를 얻었다.
<평가>
각 예의 전자 디바이스용 부재 구비 적층체에, 지지 기재측으로부터, 하기 표 1에 나타내는 조사 에너지 밀도(단위: mJ/㎠)의 레이저광을 조사하였다.
보다 상세하게는, 레이저 발진 장치로서, LIGHTEC사제의 엑시머 레이저 장치(발진 가스: XeCl, 파장: 308㎚, 최대 레이저 출력: 5W, 최대 펄스 에너지: 600mJ, 펄스폭: 20㎚)를 사용하였다.
레이저광의 조사 조건은, 빔 사이즈를 30㎜×0.7㎜, 레이저광의 반복 주파수를 10Hz, 레이저광의 조사 형상의 오버랩율(겹침율)을 50％로 하였다.
레이저광의 조사 후, 이하의 평가를 행하였다.
《에너지 절약성》
전자 디바이스용 부재 구비 적층체에 조사한 레이저광의 조사 에너지 밀도(단위: mJ/㎠)에 기초하여, 하기 기준으로 평가하였다.
A: 레이저광의 조사 에너지 밀도가 80mJ/㎠ 미만이었다.
C: 레이저광의 조사 에너지 밀도가 80mJ/㎠ 이상이었다.
《박리성》
전자 디바이스(폴리이미드 수지 기판 및 전자 디바이스용 부재)의 지지 기재(실리콘 수지층 구비 지지 기재)로부터의 박리의 상태를 눈으로 보아 확인하고, 하기 기준으로 평가하였다.
A: 전자 디바이스가 완전히 박리되었다.
B: 전자 디바이스가 부분적으로 박리되었다.
C: 전자 디바이스가 박리되지 않았다.
《착색성》
폴리이미드 수지 기판의 착색 유무를 눈으로 보아 확인하고, 하기 기준으로 평가하였다.
A: 폴리이미드 수지 기판에 눌어붙음에 의한 착색이 발생하지 않았다.
B: 폴리이미드 수지 기판에 눌어붙음에 의한 착색이 발생하였다.
이상의 평가 결과를, 하기 표 1에 정리하였다.
하기 표 1의 「폴리이미드 수지 기판」의 란에는, 폴리이미드 필름(제노막스)을 사용한 경우에는 「1」을, 시판하고 있는 바니시(U 바니시-A)의 경화막을 사용한 경우에는 「2」를 기재하였다.
하기 표 1의 「경화성 조성물」의 란에는, 경화성 조성물 1을 사용한 경우에는 「1」을, 경화성 조성물 2를 사용한 경우에는 「2」를 기재하였다. 접착층(실리콘 수지층)을 형성하지 않은 경우에는 「없음」을 기재하였다.
《에너지 유효율》
예 1 내지 예 4, 예 5 내지 예 8, 및 예 9 내지 예 13마다, 폴리이미드 수지 기판이 착색되는 일 없이 전자 디바이스가 완전히 박리된 레이저광의 조사 에너지 밀도에 대해서, 하한값에 대한 상한값의 비율(단위: ％)을 산출하고, 하기 표 1에 기재하였다. 이 비율을, 편의적으로, 「에너지 유효율」이라고 표기한다.
하기 표 1에 있어서의 「에너지 유효율」이라는 열에 있어서, 「에너지 유효율」의 산출에 무관계였던 「조사 에너지 밀도」에 대응하는 셀에는, 「-」을 기재하였다.
Figure pat00001
<평가 결과의 정리>
상기 표 1에 나타낸 바와 같이, 접착층(실리콘 수지층)을 마련하지 않은 예 9 내지 예 13은, 레이저광의 조사 에너지 밀도가 80mJ/㎠ 이상이며, 에너지 절약성이 불충분하였다.
이에 비해, 접착층(실리콘 수지층)을 형성한 예 1 내지 예 4 및 예 5 내지 예 8은, 모두, 조사 에너지 밀도가 80mJ/㎠ 미만인 레이저광으로 전자 디바이스가 박리되어 있어, 에너지 절약성이 우수하였다.
경화성 조성물 1을 사용하여 실리콘 수지층을 형성한 예 1 내지 예 4를 대비한다.
예 1은, 전자 디바이스가 부분적으로밖에 박리되지 않은 데 반해서, 예 2 내지 예 4는, 전자 디바이스가 완전히 박리되었다.
예 4는, 폴리이미드 수지 기판에 착색이 발생한 데 반해서, 예 1 내지 예 3은, 폴리이미드 수지 기판에 착색이 발생하지 않았다.
경화성 조성물 2를 사용하여 실리콘 수지층을 형성한 예 5 내지 예 8을 대비한다.
예 5는, 전자 디바이스가 부분적으로밖에 박리하지 않은 데 반해서, 예 6 내지 예 8은, 전자 디바이스가 완전히 박리되었다.
예 8은, 폴리이미드 수지 기판에 착색이 발생한 데 반해서, 예 5 내지 예 7은, 폴리이미드 수지 기판에 착색이 발생하지 않았다.
예 1 내지 예 4, 예 5 내지 예 8, 및 예 9 내지 예 13에 대해서, 에너지 유효율을 대비한다.
그 결과, 예 1 내지 예 4에서는 「143％」(하한값: 예 2, 상한값: 예 3), 예 5 내지 예 8에서는 「150％」(하한값: 예 6, 상한값: 예 7), 예 9 내지 예 13에서는 「110％」(하한값: 예 11, 상한값: 예 12)였다.
예 1 내지 예 4 및 예 5 내지 예 8은, 예 9 내지 예 13보다도, 에너지 유효율의 값이 크기 때문에, 박리성 및 착색성의 장소 의존성이 작다. 즉, 전자 디바이스용 부재 구비 적층체(특히, 대면적의 전자 디바이스용 부재 구비 적층체)에 레이저광을 조사한 경우에, 레이저광의 조사 장소별로, 박리성 및 착색성이 다른 일이 적다.
또한, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 적절히, 변형, 개량 등이 가능하다. 기타, 상술한 실시 형태에 있어서의 각 구성 요소의 재질, 형상, 치수, 수치, 형태, 수, 배치 개소, 등은 본 발명을 달성할 수 있는 것이면 임의이며, 한정되지 않는다.
본 출원은, 2019년 6월 24일 출원된 일본 특허 출원2019-116545에 기초하는 것이고, 그 내용은 본 명세서에 참조로서 도입된다.
10: 적층체
12: 지지 기재
14: 접착층
14a: 접착층의 표면
16: 폴리이미드 수지 기판
16a: 폴리이미드 수지 기판의 제1 주면
16b: 폴리이미드 수지 기판의 제2 주면
18: 접착층 구비 지지 기재
20: 전자 디바이스용 부재
22: 전자 디바이스용 부재 구비 적층체
24: 전자 디바이스
30: 레이저광

Claims (11)

  1. 유리제의 지지 기재와, 실리콘 수지층 또는 실란 커플링제층인 접착층과, 폴리이미드 수지 기판과, 전자 디바이스용 부재를 이 순으로 구비하는 전자 디바이스용 부재 구비 적층체를 준비하고,
    상기 전자 디바이스용 부재 구비 적층체에 상기 지지 기재측으로부터 레이저광을 조사함으로써, 상기 전자 디바이스용 부재 구비 적층체로부터, 상기 폴리이미드 수지 기판 및 상기 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는, 전자 디바이스의 제조 방법으로서,
    상기 레이저광의 조사 에너지 밀도가 80mJ/㎠ 미만인, 전자 디바이스의 제조 방법.
  2. 제1항에 있어서, 상기 레이저광의 조사 에너지 밀도가 55mJ/㎠ 미만인, 전자 디바이스의 제조 방법.
  3. 제2항에 있어서, 상기 레이저광의 조사 에너지 밀도가 50mJ/㎠ 이하인, 전자 디바이스의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 레이저광의 조사 에너지 밀도가 20mJ/㎠ 이상인, 전자 디바이스의 제조 방법.
  5. 제4항에 있어서, 상기 레이저광의 조사 에너지 밀도가 25mJ/㎠ 이상인, 전자 디바이스의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 접착층이 상기 실리콘 수지층인, 전자 디바이스의 제조 방법.
  7. 제6항에 있어서, 상기 실리콘 수지층의 두께가 100㎛ 이하인, 전자 디바이스의 제조 방법.
  8. 제6항 또는 제7항에 있어서, 상기 폴리이미드 수지 기판에 상기 실리콘 수지층을 형성하고, 형성한 상기 실리콘 수지층에 상기 지지 기재를 적층함으로써 적층체를 얻고,
    상기 적층체에 있어서의 상기 폴리이미드 수지 기판에 상기 전자 디바이스용 부재를 형성함으로써, 상기 전자 디바이스용 부재 구비 적층체를 얻는, 전자 디바이스의 제조 방법.
  9. 제6항 또는 제7항에 있어서, 상기 지지 기재에 상기 실리콘 수지층을 형성하고, 형성한 상기 실리콘 수지층에 폴리이미드 또는 폴리이미드 전구체가 용액 중에 용해 또는 분산된 용액을 사용하여 상기 폴리이미드 수지 기판을 형성함으로써 적층체를 얻고, 상기 적층체에 있어서의 상기 폴리이미드 수지 기판에 상기 전자 디바이스용 부재를 형성함으로써, 상기 전자 디바이스용 부재 구비 적층체를 얻는, 전자 디바이스의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 지지 기재의 두께가 1.0㎜ 이하인, 전자 디바이스의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 엑시머 레이저로부터 상기 레이저광을 발생시키는, 전자 디바이스의 제조 방법.
KR1020200074014A 2019-06-24 2020-06-18 전자 디바이스의 제조 방법 KR20210000275A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019116545A JP2021002622A (ja) 2019-06-24 2019-06-24 電子デバイスの製造方法
JPJP-P-2019-116545 2019-06-24

Publications (1)

Publication Number Publication Date
KR20210000275A true KR20210000275A (ko) 2021-01-04

Family

ID=73850582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200074014A KR20210000275A (ko) 2019-06-24 2020-06-18 전자 디바이스의 제조 방법

Country Status (4)

Country Link
JP (1) JP2021002622A (ko)
KR (1) KR20210000275A (ko)
CN (1) CN112123913A (ko)
TW (1) TW202108366A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240000475A (ko) * 2021-04-22 2024-01-02 에이지씨 가부시키가이샤 적층 기판, 적층체, 적층체의 제조 방법, 전자 디바이스용 부재가 부착된 적층체, 전자 디바이스의 제조 방법
WO2023053500A1 (ja) 2021-09-30 2023-04-06 ソニーグループ株式会社 表示モジュールの製造方法および表示モジュール
JP7255726B1 (ja) 2022-04-15 2023-04-11 Ａｇｃ株式会社 積層体、電子デバイス用部材付き積層体、電子デバイスの製造方法
CN115472539A (zh) * 2022-09-07 2022-12-13 苏州东昊塑胶五金有限公司 一种托盘结构及托盘结构的包胶工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017185807A (ja) 2016-03-31 2017-10-12 新日鉄住金化学株式会社 フレキシブル基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5862238B2 (ja) * 2011-05-27 2016-02-16 東洋紡株式会社 積層体とその製造方法及びそれを用いたデバイス構造体の製造方法
JP2015104843A (ja) * 2013-11-29 2015-06-08 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 積層体とその製造方法、及び該積層体を用いた電子デバイスの製造方法
JP6492140B1 (ja) * 2017-09-22 2019-03-27 ジオマテック株式会社 樹脂基板積層体及び電子デバイスの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017185807A (ja) 2016-03-31 2017-10-12 新日鉄住金化学株式会社 フレキシブル基板の製造方法

Also Published As

Publication number Publication date
CN112123913A (zh) 2020-12-25
TW202108366A (zh) 2021-03-01
JP2021002622A (ja) 2021-01-07

Similar Documents

Publication Publication Date Title
KR20210000275A (ko) 전자 디바이스의 제조 방법
JP7310973B2 (ja) 積層体、積層体の製造方法、および、電子デバイスの製造方法
WO2011024690A1 (ja) フレキシブル基材－支持体の積層構造体、支持体付き電子デバイス用パネル、および電子デバイス用パネルの製造方法
EP2660041A1 (en) Gas-barrier film and electronic device
KR102635001B1 (ko) 적층체, 실리콘 수지층이 부착된 지지 기재, 실리콘 수지층이 부착된 수지 기판, 전자 디바이스의 제조 방법
US20130316182A1 (en) Method for producing gas barrier film, gas barrier film, and electronic device
KR102629661B1 (ko) 적층체, 실리콘 수지층이 부착된 지지 기재, 실리콘 수지층이 부착된 수지 기판, 및 전자 디바이스의 제조 방법
KR20160119080A (ko) 유리 적층체
US9359527B2 (en) Gas barrier film
JP6946901B2 (ja) 積層体、シリコーン樹脂層付き支持基材、シリコーン樹脂層付き樹脂基板、電子デバイスの製造方法
WO2015098886A1 (ja) ガラス積層体およびその製造方法
JP6946900B2 (ja) 積層体、シリコーン樹脂層付き支持基材、シリコーン樹脂層付き樹脂基板、および、電子デバイスの製造方法
JP7102899B2 (ja) 積層体および電子デバイスの製造方法
JP7255726B1 (ja) 積層体、電子デバイス用部材付き積層体、電子デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application