KR20200137959A - 다중 파장 광 검출기 및 그의 신호 취득 회로와 결합에 따른 제조 방법 - Google Patents

다중 파장 광 검출기 및 그의 신호 취득 회로와 결합에 따른 제조 방법 Download PDF

Info

Publication number
KR20200137959A
KR20200137959A KR1020200026033A KR20200026033A KR20200137959A KR 20200137959 A KR20200137959 A KR 20200137959A KR 1020200026033 A KR1020200026033 A KR 1020200026033A KR 20200026033 A KR20200026033 A KR 20200026033A KR 20200137959 A KR20200137959 A KR 20200137959A
Authority
KR
South Korea
Prior art keywords
layer
photodetection
integrated circuit
wavelength
circuit device
Prior art date
Application number
KR1020200026033A
Other languages
English (en)
Other versions
KR102368900B1 (ko
Inventor
김상현
금대명
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to US16/860,924 priority Critical patent/US11515350B2/en
Publication of KR20200137959A publication Critical patent/KR20200137959A/ko
Application granted granted Critical
Publication of KR102368900B1 publication Critical patent/KR102368900B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

다양한 실시예들은 다중 파장 광 검출기 및 그의 신호 취득 회로와 결합에 따른 제조 방법에 관한 것이다. 다양한 실시예들에 따르면, 다중 파장 광 검출기는, 신호 취득 회로가 배선된 집적 회로 소자를 제공하고, 집적 회로 소자 상에, 입사 광으로부터 제 1 파장 광을 검출하기 위한 제 1 광 검출 레이어와 입사 광으로부터 제 2 파장 광을 검출하기 위한 제 2 광 검출 레이어가 적층된 조립체를 형성하고, 연결 부재들을 이용하여, 제 1 광 검출 레이어 및 제 2 광 검출 레이어를 신호 취득 회로에 전기적으로 연결함으로써, 제조될 수 있다.

Description

다중 파장 광 검출기 및 그의 신호 취득 회로와 결합에 따른 제조 방법{MULTI-COLOR PHOTO DETECTOR AND METHOD FOR FABRICATING THE SAME BY INTEGRATING WITH READ-OUT CIRCUIT}
다양한 실시예들은 다중 파장 광 검출기 및 그의 신호 취득 회로와 결합에 따른 제조 방법에 관한 것이다.
일반적으로 광 검출기는 입사 광으로부터 미리 정해진 파장의 광을 검출하여 전기적 신호로 변환하는 역할을 한다. 광 검출기에서 변환된 전기적 신호를 기반으로, 입사 광과 관련된 영상이 구현될 수 있다. 최근, 입사 광과 관련된 영상의 품질 향상을 목적으로, 입사 광으로부터 다중 파장의 광을 검출할 수 있는 광 검출기가 설계되고 있다.
이러한 광 검출기는 기판과 제 1 파장의 광을 검출하여 전기적 신호로 변환하는 제 1 레이어 및 제 2 파장의 광을 검출하여 전기적 신호로 변환하는 제 2 레이어를 포함할 수 있다. 일 예로, 광 검출기는 성장 기법에 따라 제조될 수 있다. 즉 기판 상에서 제 1 레이어를 성장시키고, 제 1 레이어 상에서 제 2 레이어를 성장시킴에 따라, 광 검출기가 제조될 수 있다. 그러나, 일 예에 따른 광 검출기는 두껍고, 복잡한 구조를 가질 뿐 아니라, 복잡한 성장 기법이 요구되는 문제점이 있다. 다른 예로, 광 검출기는 이종 집적 기법에 따라 제조될 수 있다. 즉 제 1 레이어와 제 2 레이어가 개별적으로 제조된 다음, 기판 상에서 수직 또는 수평으로 장착될 수 있다. 그러나, 다른 예에 따른 광 검출기는, 제 1 레이어와 제 2 레이어를 기판 상의 정해진 위치에 각각 정렬하는 데 어려움이 있다.
다양한 실시예들은, 용이하게 제조될 수 있는 다중 파장 광 검출기 및 그의 제조 방법을 제공한다.
다양한 실시예들은, 향상된 동작 정확성을 갖는 다중 파장 광 검출기 및 그의 제조 방법을 제공한다.
다양한 실시예들에 따른 다중 파장 광 검출기의 제조 방법은, 신호 취득 회로가 배선된 집적 회로 소자를 제공하는 단계, 상기 집적 회로 소자 상에, 입사 광으로부터 제 1 파장 광을 검출하기 위한 제 1 광 검출 레이어와 입사 광으로부터 제 2 파장 광을 검출하기 위한 제 2 광 검출 레이어가 적층된 조립체를 형성하는 단계, 및 연결 부재들을 이용하여, 상기 제 1 광 검출 레이어 및 상기 제 2 광 검출 레이어를 상기 신호 취득 회로에 전기적으로 연결하는 단계를 포함할 수 있다.
다양한 실시예들에 따른 다중 파장 광 검출기는, 신호 취득 회로가 배선된 집적 회로 소자, 상기 집적 회로 소자 상에 배치되고, 입사 광으로부터 제 1 파장 광을 검출하기 위한 제 1 광 검출 레이어와 상기 제 1 광 검출 레이어에 적층되고, 입사 광으로부터 제 2 파장 광을 검출하기 위한 제 2 광 검출 레이어를 포함하는 적어도 하나의 광 검출 소자, 및 상기 제 1 광 검출 레이어 및 상기 제 2 광 검출 레이어를 상기 신호 취득 회로에 전기적으로 연결하는 연결 부재들을 포함할 수 있다.
다양한 실시예들에 따르면, 다중 파장 광 검출기가, 제 1 광 검출 레이어와 제 2 광 검출 레이어가 집적 회로 소자 상에 결합되어, 구현될 수 있다. 이를 통해, 제 1 광 검출 레이어와 제 2 광 검출 레이어의 구조가 단순화될 수 있다. 이 때 제 1 광 검출 레이어와 제 2 광 검출 레이어는 반도체 제조 기법에 따라 집적 회로 소자 상에 형성될 수 있다. 이를 통해, 다중 파장 광 검출기의 제조 방법이 단순화될 수 있다. 이에 따라, 다중 파장 광 검출기가 용이하게 제조될 수 있다. 아울러, 집적 회로 소자 상에서 제 1 광 검출 레이어와 제 2 광 검출 레이어가 절단됨에 따라, 픽셀 구조에 따라 정확하게 정렬될 수 있다. 이에 따라, 다중 파장 광 검출기의 동작 정확성이 향상될 수 있다.
도 1은 제 1 실시예들에 따른 다중 파장 광 검출기를 도시하는 도면이다.
도 2, 도 3, 도 4, 도 5 및 도 6은 제 1 실시예들에 따른 다중 파장 광 검출기의 제조 방법을 도시하는 도면들이다.
도 7은 제 2 실시예들에 따른 다중 파장 광 검출기를 도시하는 도면이다.
도 8 및 도 9는 제 2 실시예들에 따른 다중 파장 광 검출기의 제조 방법을 도시하는 도면들이다.
도 10 및 도 11은 다양한 실시예들에 따른 다중 파장 광 검출기에 적용 가능한 주기 구조체를 도시하는 도면들이다.
도 12a 및 도 12b는 다양한 실시예들에 따른 다중 파장 광 검출기를 이용한 신호 취득 회로(readout integrated circuits; ROIC) 장치의 예들을 도시하는 도면이다.
도 13은 다양한 실시예들에 따른 다중 파장 광 검출기를 이용한 신호 취득 회로(ROIC) 장치의 다른 예를 도시하는 도면이다.
도 14는 다양한 실시예들에 따른 다중 파장 광 검출기를 이용한 이미지 센서를 도시하는 도면이다.
도 15 및 도 16은 다양한 실시예들에 따른 다중 파장 광 검출기를 이용한 이미지 센서의 제조 방법을 도시하는 도면들이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 설명된다.
도 1은 제 1 실시예들에 따른 다중 파장 광 검출기(100)를 도시하는 도면이다.
도 1을 참조하면, 제 1 실시예들에 따른 다중 파장 광 검출기(100)는, 집적 회로(integrated circuit; IC) 소자(110), 제 1 접착 레이어(120), 제 1 광 검출 레이어(130), 제 2 접착 레이어(140), 제 2 광 검출 레이어(150) 또는 복수 개의 연결 부재(170)들 중 적어도 어느 하나를 포함할 수 있다. 이 때 다중 파장 광 검출기(100)는 픽셀 구조에 따라 구현되며, 각각의 픽셀을 구성하는 적어도 하나의 광 검출 소자를 포함할 수 있다. 여기서, 제 1 광 검출 레이어(130), 제 2 접착 레이어(140) 및 제 2 광 검출 레이어(150)가 하나의 광 검출 소자로 구성될 수 있다.
집적 회로 소자(110)는 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)의 감지 신호를 검출할 수 있다. 이 때 집적 회로 소자(110)는 감지 신호에 기반하여, 영상을 구현할 수 있다. 이를 위해, 집적 회로 소자(110)는 신호 취득 회로(read-out circuit; read-out integrated circuit; ROIC)(미도시)와 복수 개의 패드(111, 113, 115)들을 포함할 수 있다. 신호 취득 회로는 집적 회로 소자(110) 내에 배선되어 있을 수 있다. 패드(111, 113, 115)들은 집적 회로 소자(110)의 일 면(S)에 배치되며, 신호 취득 회로에 각각 연결되어 있을 수 있다. 패드(111, 113, 115)들은 제 1 패드(111), 제 2 패드(113) 및 제 3 패드(115)를 포함할 수 있다. 여기서, 집적 회로 소자(110)의 일 면(S)을 관통하는 일 축(X)이 정의될 수 있다. 예를 들면, 집적 회로 소자(110)의 일 면(S)은 일 축(X)에 수직한 평면에 배치될 수 있다.
제 1 접착 레이어(120)는 집적 회로 소자(110)의 표면을 보호할 수 있다. 그리고 제 1 접착 레이어(120)는 집적 회로 소자(110)에 제 1 광 검출 레이어(130)를 접착시킬 수 있다. 이를 위해, 제 1 접착 레이어(120)는 집적 회로 소자(110)의 일 면(S)에 배치될 수 있다. 이 때 제 1 접착 레이어(120)는 집적 회로 소자(110)의 일 면(S)에서 패드(111, 113, 115)들을 노출시킬 수 있다. 예를 들면, 제 1 접착 레이어(120)는 패드(111, 113, 115)들을 노출시키기 위한 복수 개의 개구부들을 포함하며, 개구부들은 일 축(X)에 나란한 방향으로 제 1 접착 레이어(120)를 관통할 수 있다.
제 1 광 검출 레이어(130)는 입사 광으로부터 제 1 파장 광을 검출할 수 있다. 예를 들면, 제 1 파장 광은 자외선 광, 가시광 또는 적외선 광 중 적어도 어느 하나일 수 있다. 이를 통해, 제 1 광 검출 레이어(130)가 제 1 파장 광에 대한 감지 신호를 발생시킬 수 있다. 제 1 광 검출 레이어(130)는 집적 회로 소자(110)의 일 면(S)에 형성될 수 있다. 이 때 제 1 광 검출 레이어(130)는 제 1 접착 레이어(120)에 부착될 수 있다. 즉 제 1 광 검출 레이어(130)는 제 1 접착 레이어(120)를 통하여, 일 축(X)에 나란한 방향으로 집적 회로 소자(110)에 적층될 수 있다. 그리고 제 1 광 검출 레이어(130)는 집적 회로 소자(110)의 일 면(S)에서 패드(111, 113, 115)들을 노출시킬 수 있다. 이를 위해, 제 1 광 검출 레이어(130)는 집적 회로 소자(110)의 일 면(S)에서 일부 영역 만을 점유하도록 배치될 수 있다. 예를 들면, 제 1 광 검출 레이어(130)는 집적 회로 소자(110)의 일 면(S)에 인접한 n-형 반도체 층과 일 축(X)에 나란한 방향으로 n-형 반도체 층에 적층되는 p-형 반도체 층을 포함할 수 있다. 일 예로, 제 1 광 검출 레이어(130)는 n-형 반도체 층과 p-형 반도체 층 사이에 개재되는 진성 반도체 층을 더 포함할 수 있다.
제 2 접착 레이어(140)는 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)를 결합할 수 있다. 제 2 접착 레이어(140)는 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)를 상호에 접착시킬 수 있다. 이 때 제 2 접착 레이어(140)는 제 1 광 검출 레이어(130)를 사이에 두고, 일 축(X)을 따라 집적 회로 소자(110)의 맞은 편에 배치될 수 있다. 제 2 접착 레이어(140)는 제 1 광 검출 레이어(130)에서 제 1 접착 레이어(120)의 맞은 편에 배치될 수 있다.
제 2 광 검출 레이어(150)는 입사 광으로부터 제 2 파장 광을 검출할 수 있다. 예를 들면, 제 2 파장 광은 자외선 광, 가시광 또는 적외선 광 중 적어도 다른 하나일 수 있다. 이를 통해, 제 2 광 검출 레이어(150)가 제 2 파장 광에 대한 감지 신호를 발생시킬 수 있다. 제 2 광 검출 레이어(150)는 제 1 광 검출 레이어(130)에 적층될 수 있다. 이 때 제 2 광 검출 레이어(150)는 일 축(X)에 나란한 방향으로 제 1 광 검출 레이어(130)에 적층될 수 있다. 이를 위해, 제 2 광 검출 레이어(150)는 제 2 접착 레이어(140)에 부착될 수 있다. 즉 제 2 광 검출 레이어(150)는 제 2 접착 레이어(140)를 통하여, 제 1 광 검출 레이어(130)에 적층될 수 있다. 여기서, 일 축(X)에 수직한 방향으로 면적을 정의하는 경우, 제 2 광 검출 레이어(150)의 면적은 제 1 광 검출 레이어(130)의 면적과 같거나, 제 1 광 검출 레이어(130)의 면적 보다 작을 수 있다. 예를 들면, 제 2 광 검출 레이어(150)는 제 1 광 검출 레이어(130)에 인접한 p-형 반도체 층과 일 축(X)에 나란한 방향으로 p-형 반도체 층에 적층되는 n-형 반도체 층을 포함할 수 있다. 일 예로, 제 2 광 검출 레이어(150)는 p-형 반도체 층과 n-형 반도체 층 사이에 개재되는 진성 반도체 층을 더 포함할 수 있다.
제 1 실시예들에 따르면, 제 1 광 검출 레이어(130), 제 2 접착 레이어(140) 및 제 2 광 검출 레이어(150)가 하나의 광 검출 소자로 구성될 수 있다. 이 때 광 검출 소자가 제 1 접착 레이어(120)를 통하여, 집적 회로 소자(110)에 형성될 수 있다. 광 검출 소자는 제 1 전극(161), 제 2 전극(163) 및 제 3 전극(165)을 포함할 수 있다.
제 1 전극(161)은 제 1 광 검출 레이어(130)에 배치되고, 제 2 전극(163)은 제 2 광 검출 레이어(150)에 배치되고, 제 3 전극(165)은 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)에 의해 공유되도록 배치될 수 있다. 예를 들면, 제 1 전극(161)은 제 1 광 검출 레이어(130)의 n-형 반도체 층에 배치되고, 제 2 전극(163)은 제 2 광 검출 레이어(150)의 n-형 반도체 층에 배치되고, 제 3 전극(165)은 제 1 광 검출 레이어(130)의 p-형 반도체 층과 제 2 광 검출 레이어(150)의 p-형 반도체 층에 의해 공유되도록 배치될 수 있다. 이를 통해, 제 1 광 검출 레이어(130)는 제 1 전극(161)과 제 3 전극(165)을 통하여, 제 1 파장 광에 대한 감지 신호를 출력하고, 제 2 광 검출 레이어(130)는 제 2 전극(163)과 제 3 전극(165)을 통하여, 제 2 파장 광에 대한 감지 신호를 출력할 수 있다. 제 1 전극(161), 제 2 전극(163) 및 제 3 전극(165)은 외부로 노출되며, 집적 회로 소자(110)의 패드(111, 113, 115)들에 각각 인접하여 배치될 수 있다.
연결 부재(170)들은 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)를 집적 회로 소자(110)의 신호 취득 회로에 전기적으로 연결할 수 있다. 그리고 연결 부재(170)들은 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)의 감지 신호를 집적 회로 소자(110)의 신호 취득 회로로 전달할 수 있다. 이를 위해, 연결 부재(170)들은 제 1 전극(161)과 제 1 패드(111)를 연결하고, 제 2 전극(163)과 제 2 패드(113)를 연결하고, 제 3 전극(165)과 제 3 패드(115)를 연결할 수 있다. 여기서, 연결 부재(170)들은, 예컨대 금속 재질의 와이어를 포함할 수 있다.
도 2, 도 3, 도 4, 도 5 및 도 6은 제 1 실시예들에 따른 다중 파장 광 검출기(100)의 제조 방법을 도시하는 도면들이다.
도 2, 도 3, 도 4, 도 5 및 도 6을 참조하면, 제 1 실시예들에 따른 다중 파장 광 검출기(100)는 반도체 제조 기법에 따라 제조될 수 있다. 즉 신호 취득 회로를 갖는 집적 회로 소자(110)가 준비되고, 그런 다음 집적 회로 소자(110) 상에 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 형성될 수 있다. 이 후 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 및 제 2 광 검출 레이어(150)가 전기적으로 연결될 수 있다.
먼저, 도 2에 도시된 바와 같이, 집적 회로 소자(110)가 제공될 수 있다. 이 때 집적 회로 소자(110)는 웨이퍼(wafer)로 제공될 수 있다. 집적 회로 소자(110)는 외부로부터 감지 신호를 수신하고, 감지 신호에 기반하여, 영상을 구현하도록, 제조될 수 있다. 이를 위해, 집적 회로 소자(110)는 신호 취득 회로를 포함할 수 있다. 신호 취득 회로는 집적 회로 소자(110) 내에 배선될 수 있다. 그리고 집적 회로 소자(110)는 픽셀(pixel) 구조로 구현될 수 있다. 집적 회로 소자(110)의 일 면(S)은 픽셀 구조에 따라 배열되는 복수 개의 픽셀 영역(A)들로 구분될 수 있다. 예를 들면, 픽셀 영역(A)들은 미리 정해진 방식으로 배열될 수 있다. 여기서, 집적 회로 소자(110)의 일 면(S)을 관통하는 일 축(X)이 정의될 수 있다. 예를 들면, 집적 회로 소자(110)의 일 면(S)은 일 축(X)에 수직한 평면에 배치될 수 있다.
집적 회로 소자(110)은 복수 개의 패드(111, 113, 115)들 및 복수 개의 버스(112, 114, 116)들을 포함할 수 있다. 패드(111, 113, 115)들은 외부로부터 감지 신호를 수신하도록 제공될 수 있다. 패드(111, 113, 115)들은 집적 회로 소자(110)의 일 면(S)에서 픽셀 영역(A)들 각각에 배치되며, 신호 취득 회로에 각각 연결될 수 있다. 패드(111, 113, 115)들은 제 1 패드(111)들, 제 2 패드(113)들 및 제 3 패드(115)들 포함할 수 있다. 버스(112, 114, 116)들은 외부로 영상에 대한 정보를 출력하도록 제공될 수 있다. 버스(112, 114, 116)들은 집적 회로 소자(110)의 일 면(S)에서 픽셀 영역(A)들로부터 이격되어 배치되며, 신호 취득 회로에 각각 연결될 수 있다. 버스(112, 114, 116)들은 제 1 버스(112), 제 2 버스(114) 및 제 3 버스(116)를 포함할 수 있다. 제 1 버스(112), 제 2 버스(114) 및 제 3 버스(116)는 신호 취득 회로를 통하여, 제 1 패드(111)들, 제 2 패드(113)들 및 제 3 패드(115)들에 각각 연결될 수 있다.
다음으로, 도 3 및 도 4에 도시된 바와 같이, 집적 회로 소자(110)의 일 면(S)에 조립체가 형성될 수 있다. 조립체는 집적 회로 소자(110)의 일 면(S)에서 픽셀 영역(A)들을 모두 덮도록 형성될 수 있다. 조립체는 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)를 포함할 수 있다. 제 1 광 검출 레이어(130)는 입사 광으로부터 제 1 파장 광을 검출하여 제 1 파장 광에 대한 감지 신호를 발생시키도록 형성되고, 제 2 광 검출 레이어(150)는 입사 광으로부터 제 2 파장 광을 검출하여 제 2 파장 광에 대한 감지 신호를 발생시키도록 형성될 수 있다.
이를 위해, 도시되지는 않았으나, 집적 회로 소자(110)의 표면에 제 1 접착 레이어(120)가 형성될 수 있다. 제 1 접착 레이어(120)는 집적 회로 소자(110)의 일 면(S)에 배치될 수 있다. 이 때 제 1 접착 레이어(120)는 집적 회로 소자(110)의 일 면(S)에서 패드(111, 113, 115)들을 노출시킬 수 있다. 예를 들면, 제 1 접착 레이어(120)는 패드(111, 113, 115)들을 노출시키기 위한 복수 개의 개구부들을 포함하며, 개구부들은 일 축(X)에 나란한 방향으로 제 1 접착 레이어(120)를 관통할 수 있다.
일 실시예에 따르면, 집적 회로 소자(110)의 일 면(S)에서, 제 1 광 검출 레이어(130)가 형성되고, 그런 다음 제 2 광 검출 레이어(150)가 적층될 수 있다. 즉 도 3에 도시된 바와 같이, 제 1 광 검출 레이어(130)가 집적 회로 소자(110)의 일 면(S)에서, 픽셀 영역(A)들을 모두 덮도록 형성될 수 있다. 이 때 제 1 광 검출 레이어(130)는 제 1 접착 레이어(120)에 부착될 수 있다. 즉 제 1 광 검출 레이어(130)는 제 1 접착 레이어(120)를 통하여, 일 축(X)에 나란한 방향으로 집적 회로 소자(110)에 적층될 수 있다. 이 후 도시되지는 않았으나, 제 1 광 검출 레이어(130)를 사이에 두고, 일 축(X)을 따라 집적 회로 소자(110)의 맞은 편에, 제 2 접착 레이어(140)가 형성될 수 있다. 여기서, 제 2 접착 레이어(140)는 제 1 광 검출 레이어(130)의 적어도 일부를 덮도록 형성될 수 있다. 이어서, 도 4에 도시된 바와 같이, 제 2 광 검출 레이어(150)가 일 축(X)에 나란한 방향으로 제 1 광 검출 레이어(130)에 적층될 수 있다. 여기서, 제 2 광 검출 레이어(150)는 집적 회로 소자(110)의 일 면(S)에서, 픽셀 영역(A)들을 모두 덮으면서, 제 1 광 검출 레이어(130)의 적어도 일부를 덮도록 형성될 수 있다. 이 때 제 2 광 검출 레이어(150)는 제 2 접착 레이어(140)에 부착될 수 있다.
다른 실시예에 따르면, 도시되지는 않았으나, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)를 적층하여 조립체를 형성하고, 그런 다음 집적 회로 소자(110)의 일 면(S)에 조립체를 부착할 수 있다. 즉 제 1 광 검출 레이어(130)가 준비될 수 있다. 여기서, 일 축(X)에 수직한 방향으로 면적을 정의하는 경우, 제 1 광 검출 레이어(130)의 면적이 집적 회로 소자(110)의 일 면(S)에서 픽셀 영역(A)들의 면적 이상일 수 있다. 이 후 제 1 광 검출 레이어(130)에, 제 2 접착 레이어(140)가 형성될 수 있다. 여기서, 제 2 접착 레이어(140)는 제 1 광 검출 레이어(130)의 적어도 일부를 덮도록 형성될 수 있다. 제 2 광 검출 레이어(150)가 제 1 광 검출 레이어(130)에 적층될 수 있다. 이 때 제 2 광 검출 레이어(150)는 제 2 접착 레이어(140)에 부착되어, 제 1 광 검출 레이어(130)에 적층될 수 있다. 이를 통해, 조립체가 형성될 수 있다. 이 후 조립체가 제 1 접착 레이어(120)에 부착될 수 있다. 즉 조립체가 제 1 접착 레이어(120)를 통하여, 일 축(X)에 나란한 방향으로 집적 회로 소자(110)에 적층될 수 있다. 이를 통해, 일 축(X)에 수직한 방향을 따라, 제 1 광 검출 레이어(130)가 집적 회로 소자(110)에 적층되고, 제 2 광 검출 레이어(150)가 제 1 광 검출 레이어(130)에 적층될 수 있다.
계속해서, 도 5에 도시된 바와 같이, 조립체를 절단하여, 적어도 하나의 광 검출 소자를 정의할 수 있다. 이 때 픽셀 영역(A)들 사이에서, 픽셀 영역(A)들 간 경계를 따라 조립체가 절단될 수 있다. 여기서, 집적 회로 소자(110)의 일 면(S) 상에서, 제 1 광 검출 레이어(130), 제 2 접착 레이어(140) 및 제 2 광 검출 레이어(150)가 전달될 수 있다. 이를 통해, 픽셀 영역(A)들 중 어느 하나에, 하나의 광 검출 소자가 배치될 수 있다. 이 때 조립체가 픽셀 영역(A)들에 대응하여, 복수 개의 광 검출 소자들로 분할될 수 있다. 이에 따라, 광 검출 소자들이 픽셀 구조에 따라 배열될 수 있다. 그리고 각각의 픽셀 영역(A)에서, 집적 회로 소자(110)의 패드(111, 113, 115)들과 각각의 광 검출 소자의 제 1 전극(161), 제 2 전극(163) 및 제 3 전극(165)이 노출시킬 수 있다. 제 1 전극(161)은 제 1 광 검출 레이어(130)에 배치되고, 제 2 전극(163)은 제 2 광 검출 레이어(150)에 배치되고, 제 3 전극(165)은 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)에 의해 공유되도록 배치될 수 있다.
마지막으로, 도 6에 도시된 바와 같이, 연결 부재(170)들을 이용하여, 집적 회로 소자(110)와 각각의 광 검출 소자를 전기적으로 연결할 수 있다. 이 때 연결 부재(170)들을 이용하여, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 집적 회로 소자(110)의 신호 취득 회로에 전기적으로 연결될 수 있다. 제 1 전극(161)과 제 1 패드(111)가 연결되고, 제 2 전극(163)과 제 2 패드(113)가 연결되고, 제 3 전극(165)과 제 3 패드(115)가 연결될 수 있다. 여기서, 연결 부재(170)들은, 예컨대 금속 재질의 와이어를 포함할 수 있다.
이를 통해, 제 1 실시예들에 따른 다중 파장 광 검출기(100)가 제조될 수 있다. 다중 파장 광 검출기(100) 동작 시, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 입사 광으로부터 제 1 파장 광과 제 2 파장 광을 각각 검출할 수 있다. 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 제 1 파장 광과 제 2 파장 광에 대한 감지 신호를 발생시킬 수 있다. 연결 부재(170)이 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)의 감지 신호를 집적 회로 소자(110)의 신호 취득 회로로 전달할 수 있다.
도 7은 제 2 실시예들에 따른 다중 파장 광 검출기(700)를 도시하는 도면이다.
도 7을 참조하면, 제 2 실시예들에 따른 다중 파장 광 검출기(700)는 집적 회로 소자(110), 제 1 접착 레이어(120), 제 1 광 검출 레이어(130), 제 2 접착 레이어(140), 제 2 광 검출 레이어(150), 복수 개의 연결 부재(170)들 또는 필터 레이어(701) 중 적어도 어느 하나를 포함할 수 있다. 이 때 다중 파장 광 검출기(700)는 픽셀 구조에 따라 구현되며, 각각의 픽셀을 구성하는 적어도 하나의 광 검출 소자를 포함할 수 있다. 여기서, 제 1 광 검출 레이어(130), 제 2 접착 레이어(140), 제 2 광 검출 레이어(150) 및 필터 레이어(701)가 하나의 광 검출 소자로 구성될 수 있다. 여기서, 집적 회로 소자(110), 제 1 접착 레이어(120), 제 1 광 검출 레이어(130), 제 2 접착 레이어(140), 제 2 광 검출 레이어(150) 및 연결 부재(170)들은 제 1 실시예들에 따른 다중 파장 광 검출기(100)와 동일하므로, 상세한 설명을 생략한다.
필터 레이어(701)는 입사 광으로부터 미리 정해진 대역의 파장 광을 선택적으로 투과시킬 수 있다. 필터 레이어(701)에 있어서, 각각의 광 검출 소자를 통하여 검출하고자 하는 대역이 정해질 수 있다. 필터 레이어(701)는 제 2 광 검출 레이어(150)에 적층될 수 있으나, 이에 한정하는 것은 아니다. 필터 레이어(701)는 집적 회로 소자(110)와 제 1 광 검출 레이어(130)의 사이, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)의 사이 또는 제 2 광 검출 레이어(150)의 노출되는 표면 중 적어도 어느 하나에 형성될 수 있다. 필터 레이어(701)는 절연체, 유전체(dielectric) 또는 금속 재료 중 적어도 어느 하나를 포함하는 구조체로 정의될 수 있다. 예를 들면, 필터 레이어(701)는 절연체나 유전체로 형성된 기판과 일 축(X)을 따라 이격되어 배치되는 기판의 양면들 중 적어도 한 면에 배치되는 금속 레이어 중 적어도 어느 하나를 포함할 수 있다.
제 2 실시예들에 따르면, 필터 레이어(701)는 다양한 구조들로 구현될 수 있다. 일 실시예에 따르면, 일 축(X)에 나란한 방향으로 두께를 정의하는 경우, 필터 레이어(701)의 두께는 균일할 수 있으며, 필터 레이어(701)의 일 측으로부터 타 측으로 갈수록 두꺼울 수 있다. 예를 들면, 필터 레이어(701)에서 기판의 두께가 필터 레이어(701)의 일 측으로부터 타 측으로 갈수록 두껍고, 이로 인해 금속 레이어가 일 축(X) 및 일 축(X)에 수직한 평면으로부터 기울어질 수 있다. 다른 실시예에 따르면, 필터 레이어(701)는, 일 축(X)에 나란한 방향으로 필터 레이어(701)의 기판 또는 금속 레이어 중 적어도 어느 하나를 관통하고, 일 축(X)에 수직한 방향으로 연장되는 적어도 하나의 슬릿을 포함할 수 있다. 다른 실시예에 따르면, 필터 레이어(701)는, 일 축(X)에 나란한 방향으로 필터 레이어(701)의 기판 또는 금속 레이어 중 적어도 어느 하나를 관통하는 복수 개의 홀들을 포함하고, 홀들은 일 축(X)에 수직한 방향으로 필터 레이어(701)에 균일하게 배열될 수 있다. 예를 들면, 일 축(X)에 수직한 방향으로 홀들의 단면을 정의하는 경우, 홀들의 단면은 원형, 다각형 또는 십자형 중 적어도 어느 하나를 포함할 수 있다. 다른 실시예에 따르면, 필터 레이어(701)의 금속 레이어가 복수 개의 금속 패턴들을 포함하며, 금속 패턴들은 메타머티리얼(metamaterial) 구조로 형성 및 배열될 수 있다.
도 8 및 도 9는 제 2 실시예들에 따른 다중 파장 광 검출기(700)의 제조 방법을 도시하는 도면들이다.
도 2, 도 3, 도 4, 도 5, 도 8 및 도 9를 참조하면, 제 2 실시예에 따른 다중 파장 광 검출기(700)는 반도체 제조 기법에 따라 제조될 수 있다. 즉 신호 취득 회로를 갖는 집적 회로 소자(110)가 준비되고, 그런 다음 집적 회로 소자(110) 상에 제 1 광 검출 레이어(130), 제 2 광 검출 레이어(150) 및 필터 레이어(701)가 형성될 수 있다. 이 후 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 및 제 2 광 검출 레이어(150)가 전기적으로 연결될 수 있다. 여기서, 제 2 실시예에 따른 다중 파장 광 검출기(700)의 제조 방법에서 도 2, 도 3, 도 4 및 도 5에 도시된 바와 같은 단계들은, 제 1 실시예들에 따른 다중 파장 광 검출기(100)의 제조 방법과 동일하므로, 상세한 설명을 생략한다.
도 8에 도시된 바와 같이, 각각의 필터 레이어(701)가 각각의 광 검출 소자에 대응하여 형성될 수 있다. 일 실시예에 따르면, 도 5에 도시된 바와 같이, 조립체를 절단하여, 각각의 광 검출 소자를 정의한 후에, 도 8에 도시된 바와 같이, 각각의 필터 레이어(701)가 각각의 광 검출 소자에 형성될 수 있다. 이 때 각각의 필터 레이어(701)가 제 2 광 검출 레이어(150)에 적층될 수 있다.
다른 실시예에 따르면, 도 5에 도시된 바와 같이, 조립체를 절단하여, 각각의 광 검출 소자를 정의하기 전에, 각각의 필터 레이어(701)가 각각의 광 검출 소자에 형성될 수 있다. 도 2에 도시된 바와 같이, 집적 회로 소자(110)가 제공된 후에, 각각의 필터 레이어(701)가 집적 회로 소자(110)의 일 면(S)에 형성될 수 있다. 또는 도 3에 도시된 바와 같이, 제 1 광 검출 레이어(130)가 집적 회로 소자(110)의 일 면(S)에 형성된 후에, 각각의 필터 레이어(701)가 제 1 광 검출 레이어(130)에 적층될 수 있다. 또는 제 1 광 검출 레이어(130), 필터 레이어(701) 및 제 2 광 검출 레이어(130)를 순차적으로 적층하여 조립체를 형성하고, 그런 다음 집적 회로 소자(110)의 일 면(S)에 조립체를 부착할 수 있다.
마지막으로, 도 9에 도시된 바와 같이, 연결 부재(170)들을 이용하여, 집적 회로 소자(110)와 각각의 광 검출 소자를 전기적으로 연결할 수 있다. 이 때 연결 부재(170)들을 이용하여, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 집적 회로 소자(110)의 신호 취득 회로에 전기적으로 연결될 수 있다. 제 1 전극(161)과 제 1 패드(111)가 연결되고, 제 2 전극(163)과 제 2 패드(113)가 연결되고, 제 3 전극(165)과 제 3 패드(115)가 연결될 수 있다. 여기서, 연결 부재(170)들은, 예컨대 금속 재질의 와이어를 포함할 수 있다.
이를 통해, 제 2 실시예들에 따른 다중 파장 광 검출기(700)가 제조될 수 있다. 다중 파장 광 검출기(700) 동작 시, 필터 레이어(701)가 입사 광으로부터 미리 정해진 대역의 파장 광을 선택적으로 투과시킬 수 있다. 아울러, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 입사 광으로부터 제 1 파장 광과 제 2 파장 광을 각각 검출할 수 있다. 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 제 1 파장 광과 제 2 파장 광에 대한 감지 신호를 발생시킬 수 있다. 연결 부재(170)이 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)의 감지 신호를 집적 회로 소자(110)의 신호 취득 회로로 전달할 수 있다.
다만, 제 1 광 검출 레이어(130)의 효율을 최대화하기 위해, 제 1 광 검출 레이어(130)가 두꺼워져야 한다. 보다 상세하게는, 제 1 광 검출 레이어(130)에서 n-형 반도체 층과 p-형 반도체층 사이에 개재되는 흡수층의 두께가 제 1 광 검출 레이어(130)에서 흡수하고자 하는 파장 이상이어야 한다. 그런데, 흡수층의 두께가 두꺼울수록, 제 1 광 검출 레이어(130)를 제조하는 공정이 복잡하며, 비용이 높을 수 있다. 이와 마찬가지로, 제 2 광 검출 레이어(150)의 효율을 최대화하기 위해, 제 2 광 검출 레이어(150)가 두꺼워져야 한다. 보다 상세하게는, 제 2 광 검출 레이어(150)에서 p-형 반도체 층과 n-형 반도체층 사이에 개재되는 흡수층의 두께가 제 2 광 검출 레이어(150)에서 흡수하고자 하는 파장 이상이어야 한다. 그런데, 흡수층의 두께가 두꺼울수록, 제 2 광 검출 레이어(150)를 제조하는 공정이 복잡하며, 비용이 높을 수 있다.
도 10 및 도 11은 다양한 실시예들에 따른 다중 파장 광 검출기(100, 700)에 적용 가능한 주기 구조체(1000)를 도시하는 도면들이다. 이 때 도 10은 주기 구조체(100)의 사시도이고, 도 11은 주기 구조체(100)의 단면도이다.
도 10 및 도 11을 참조하면, 다양한 실시예들에 따른 다중 파장 광 검출기(100, 700)는 적어도 하나의 주기 구조체(periodic structure)(1000)를 더 포함할 수 있다. 주기 구조체(1000)는 베이스 영역(1010)과 미러 영역(1020)을 포함할 수 있다.
베이스 영역(1010)은 미러 영역(1020)을 지지할 수 있다. 베이스 영역(1010)은 유전체(dielectric) 물질로 이루어질 수 있다. 예를 들면, 유전체 물질은 SiO2, TiO2 또는 SiNX 중 적어도 어느 하나를 포함할 수 있다. 일 예로, 베이스 영역(1010)은 제 1 접착 레이어(120) 또는 제 2 접착 레이어(140) 중 적어도 어느 하나와 동일한 재질로 이루어질 수 있다. 다른 예로, 베이스 영역(1010)은 제 1 접착 레이어(120) 및 제 2 접착 레이어(140)와 상이한 재질로 이루어질 수 있다.
미러 영역(1020)은 주기적인 패턴으로 형성될 수 있다. 미러 영역(1020)은 제 1 미러 영역(1021) 또는 제 2 미러 영역(1023) 중 적어도 어느 하나를 포함할 수 있다. 제 1 미러 영역(1021)은 제 2 미러 영역(1023) 또는 베이스 영역(1010) 중 적어도 어느 하나를 지지할 수 있다. 예를 들면, 제 1 미러 영역(1021)은 평판 형태로 형성될 수 있다. 제 2 미러 영역(1023)은 주기적인 패턴으로 형성될 수 있다. 제 2 미러 영역(1023)은 제 1 미러 영역(1011) 상에 배치되며, 베이스 영역(1010)에 주기적인 패턴으로 삽입되어 있을 수 있다. 일 예로, 주기적인 패턴은 격자 구조를 포함할 수 있다. 미러 영역(1020)은 금속 재질로 이루어질 수 있다. 예를 들면, 금속 재질은 Au 또는 Ag 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에 따르면, 주기 구조체(1000)는 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 사이에 배치될 수 있다. 일 예로, 제 1 접착 레이어(120)를 대신하여, 주기 구조체(1000) 만이 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 사이에 배치될 수 있다. 다른 예로, 주기 구조체(1000)가 집적 회로 소자(110)와 제 1 접착 레이어(120) 사이 또는 제 1 접착 레이어(120)와 제 1 광 검출 레이어(130) 사이에 배치될 수 있다. 이 때 미러 영역(1020)이 수직으로 입사되는 광에 대해 격자 모드 공진(guided-mode resonance)를 유도하여, 수평으로 광을 진행시킬 수 있다. 이를 통해, 제 1 광 검출 레이어(130)가 충분한 시간 동안 광을 흡수할 수 있다. 즉 주기 구조체(1000)에 의해 반사 효율이 증가됨에 따라, 제 1 광 검출 레이어(130)의 효율이 최대화될 수 있다. 제 1 광 검출 레이어(130)에서 n-형 반도체 층과 p-형 반도체층 사이에 개재되는 흡수층이 얇더라도, 주기 구조체(1000)에 의해, 제 1 광 검출 레이어(130)의 효율이 최대화될 수 있다. 이 때 주기 구조체(1000)에 의해, 제 1 광 검출 레이어(130)의 광대역 흡수가 가능해지며, 제 1 광 검출 레이어(130)의 흡수층이 얇게 형성됨에 따라 발생되는 손실(loss)이 보상될 수 있다.
다른 실시예에 따르면, 주기 구조체(1000)는 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150) 사이에 배치될 수 있다. 일 예로, 제 2 접착 레이어(140)를 대신하여, 주기 구조체(1000) 만이 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150) 사이에 배치될 수 있다. 다른 예로, 주기 구조체(1000)가 제 1 광 검출 레이어(130)와 제 2 접착 레이어(140) 사이 또는 제 2 접착 레이어(140)와 제 2 광 검출 레이어(150) 사이에 배치될 수 있다. 이 때 미러 영역(1020)이 수직으로 입사되는 광에 대해 격자 모드 공진를 유도하여, 수평으로 광을 진행시킬 수 있다. 이를 통해, 제 2 광 검출 레이어(150)가 충분한 시간 동안 광을 흡수할 수 있다. 즉 주기 구조체(1000)에 의해 반사 효율이 증가됨에 따라, 제 2 광 검출 레이어(150)의 효율이 최대화될 수 있다. 제 2 광 검출 레이어(150)에서 p-형 반도체 층과 n-형 반도체층 사이에 개재되는 흡수층이 얇더라도, 주기 구조체(1000)에 의해, 제 2 광 검출 레이어(150)의 효율이 최대화될 수 있다. 이 때 주기 구조체(1000)에 의해, 제 2 광 검출 레이어(150)의 광대역 흡수가 가능해지며, 제 2 광 검출 레이어(150)의 흡수층이 얇게 형성됨에 따라 발생되는 손실이 보상될 수 있다.
또 다른 실시예에 따르면, 주기 구조체(1000)들이 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 사이 및 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150) 사이에 각각 배치될 수 있다. 이를 통해, 주기 구조체(1000)들에 의해 반사 효율이 증가됨에 따라, 제 1 광 검출 레이어(130) 및 제 2 광 검출 레이어(15)의 효율이 각각 최대화될 수 있다. 이 때 주기 구조체(1000)들에 의해, 제 1 광 검출 레이어(130) 및 제 2 광 검출 레이어(150)의 광대역 흡수가 가능해지며, 제 1 광 검출 레이어(130) 및 제 2 광 검출 레이어(150)에서 각각 발생되는 손실들이 보상될 수 있다.
도 12a 및 도 12b는 다양한 실시예들에 따른 다중 파장 광 검출기(100, 700)를 이용한 신호 취득 회로(readout integrated circuits; ROIC) 장치(1201)의 예들을 도시하는 도면이다. 예를 들면, 신호 취득 회로 장치(1201)는 능동형 픽셀 센서(active pixel sensor; APS) 타입의 이미지 센서를 위한 것일 수 있다.
도 12a 및 도 12b를 참조하면, 신호 취득 회로 장치(1201, 1203)는 복수 개의 다중 파장 광 검출기(100, 700)들과 결합될 수 있다. 그리고, 신호 취득 회로 장치(1201, 1203)는 다중 파장 광 검출기(100, 700)들 중 적어도 어느 하나로부터 출력되는 신호를 기반으로, 영상을 구현할 수 있다. 일 예로, 다중 파장 광 검출기(100, 700)들이 하나의 집적 회로 소자(110)를 공유하며, 신호 취득 회로 장치(1201, 1203)가 그 집적 회로 소자(110) 상에 구현될 수 있다. 다른 예로, 신호 취득 회로 장치(1201, 1203)가 별도의 기판(미도시) 상에 구현되고, 다중 파장 광 검출기(100, 700)들이 그 기판 상에 실장될 수 있다. 신호 취득 회로 장치(1201, 1203)는, 디코더(1210), 멀티플렉서(1220), 복수 개의 증폭기(amplifier)(1230)들 또는 아날로그-디지털 변환기(1241, 1243) 중 적어도 어느 하나를 포함할 수 있다.
다중 파장 광 검출기(100, 700)들은 디코더(1210)와 멀티플렉서(1220)에 각각 연결될 수 있다. 일 실시예에 따르면, 디코더(1210)는 로(row) 디코더이고, 멀티플렉서(1220)는 컬럼(column) 멀티플렉서일 수 있다. 다른 실시예에 따르면, 디코더(1210)는 컬럼 디코더이고, 멀티플렉서(1220)는 로 멀티플렉서일 수 있다. 어떤 실시예들에서는, 증폭기(1230)들이 다중 파장 광 검출기(100, 700)들과 멀티플렉서(1220)에 각각 연결될 수 있다. 이 때 각 다중 파장 광 검출기(100, 700)는 아날로그 신호를 출력할 수 있다.
아날로그-디지털 변환기(1241, 1243)는 다중 파장 광 검출기(100, 700)들 중 적어도 어느 하나로부터 출력되는 아날로그 신호를 디지털 신호로 변환할 수 있다. 일 예로, 아날로그-디지털 변환기(1241)는, 도 12a에 도시된 바와 같이 멀티플렉서(1220)의 전단에 배치될 수 있다. 이 때 아날로그-디지털 변환기(1241)는 다중 파장 광 검출기(100, 700)들과 멀티플렉서(1220) 사이에 배치될 수 있다. 다른 예로, 아날로그-디지털 변환기(1243)는, 도 12b에 도시된 바와 같이 멀티플렉서(1220)의 전단에 연결될 수 있다. 이 때 아날로그-디지털 변환기(1243)는 다중 파장 광 검출기(100, 700)들과 멀티플렉서(1220) 사이에 연결될 수 있다.
이를 통해, 신호 취득 회로 장치(1201, 1203)는 다중 파장 광 검출기(100, 700)들 중 적어도 어느 하나를 선택하고, 선택된 다중 파장 광 검출기(100, 700)를 구동시킬 수 있다. 그리고, 신호 취득 회로 장치(1201, 1203)는 선택된 다중 파장 광 검출기(100, 700)로부터 출력되는 신호를 기반으로, 영상을 구현할 수 있다. 이 때 선택된 다중 파장 광 검출기(100, 700)로부터 아날로그 신호가 출력될 수 있다. 그리고, 아날로그-디지털 변환기(1241, 1243)는 선택된 다중 파장 광 검출기(100, 700)로부터 출력되는 아날로그 신호를 디지털 신호로 변환할 수 있다. 여기서, 복수 개의 다중 파장 광 검출기(100, 700)들이 선택된 경우, 아날로그-디지털 변환기(1241, 1243)는 선택된 다중 파장 광 검출기(100, 700)들로부터 출력되는 아날로그 신호들을 결합하여, 디지털 신호로 변환할 수 있다. 이에 따라, 신호 취득 회로 장치(1201, 1203)는 아날로그-디지털 변환기(1241, 1243)로부터 출력되는 디지털 신호를 이용하여, 영상을 구현할 수 있다.
도 13은 다양한 실시예들에 따른 다중 파장 광 검출기(100, 700)를 이용한 신호 취득 회로(ROIC) 장치(1300)의 다른 예를 도시하는 도면이다. 예를 들면, 신호 취득 회로 장치(1300)는 디지털 픽셀 센서(digital pixel sensor; DPS) 타입의 이미지 센서를 위한 것일 수 있다.
도 13을 참조하면, 신호 취득 회로 장치(1300)는 복수 개의 다중 파장 광 검출기(100, 700)들과 결합될 수 있다. 그리고, 신호 취득 회로 장치(1300)는 다중 파장 광 검출기(100, 700)들 중 적어도 어느 하나로부터 출력되는 신호를 기반으로, 영상을 구현할 수 있다. 일 예로, 다중 파장 광 검출기(100, 700)들이 하나의 집적 회로 소자(110)를 공유하며, 신호 취득 회로 장치(1300)가 그 집적 회로 소자(110) 상에 구현될 수 있다. 다른 예로, 신호 취득 회로 장치(1300)가 별도의 기판(미도시) 상에 구현되고, 다중 파장 광 검출기(100, 700)들이 그 기판 상에 실장될 수 있다. 신호 취득 회로 장치(1300)는, 디코더(1310), 멀티플렉서(1320) 또는 복수 개의 아날로그-디지털 변환기(1340)들 중 적어도 어느 하나를 포함할 수 있다.
다중 파장 광 검출기(100, 700)들은 디코더(1310)와 멀티플렉서(1320)에 각각 연결될 수 있다. 일 실시예에 따르면, 디코더(1310)는 로 디코더이고, 멀티플렉서(1320)는 컬럼 멀티플렉서일 수 있다. 다른 실시예에 따르면, 디코더(1310)는 컬럼 디코더이고, 멀티플렉서(1320)는 로 멀티플렉서일 수 있다. 이 때 다중 파장 광 검출기(100, 700)들은 아날로그 신호들을 각각 출력할 수 있다.
아날로그-디지털 변환기(1340)들은 다중 파장 광 검출기(100, 700)들로부터 출력되는 아날로그 신호들을 디지털 신호들로 각각 변환할 수 있다. 이 때 아날로그-디지털 변환기(1340)들은 다중 파장 광 검출기(100, 700)들과 멀티플렉서(1320)에 각각 연결될 수 있다.
이를 통해, 신호 취득 회로 장치(1300)는 다중 파장 광 검출기(100, 700)들 중 적어도 어느 하나를 선택하고, 선택된 다중 파장 광 검출기(100, 700)를 구동시킬 수 있다. 그리고, 신호 취득 회로 장치(1300)는 선택된 다중 파장 광 검출기(100, 700)로부터 출력되는 신호를 기반으로, 영상을 구현할 수 있다. 이 때 선택된 다중 파장 광 검출기(100, 700)로부터 아날로그 신호가 출력될 수 있다. 그리고, 선택된 다중 파장 광 검출기(100, 700)에 연결된 적어도 하나의 아날로그-디지털 변환기(1340)가 선택된 다중 파장 광 검출기(100, 700)로부터 출력되는 아날로그 신호를 디지털 신호로 각각 변환할 수 있다. 여기서, 복수 개의 다중 파장 광 검출기(100, 700)들이 선택된 경우, 복수 개의 아날로그-디지털 변환기(1340)들이 선택된 다중 파장 광 검출기(100, 700)들로부터 출력되는 아날로그 신호들을 디지털 신호들로 각각 변환할 수 있다. 이에 따라, 신호 취득 회로 장치(1300)는 적어도 하나의 아날로그-디지털 변환기(1340)로부터 출력되는 디지털 신호를 이용하여, 영상을 구현할 수 있다.
도 14a는 다양한 실시예들에 따른 다중 파장 광 검출기(100, 700)를 이용한 이미지 센서(1400)를 도시하는 도면이다.
도 14를 참조하면, 이미지 센서(1400)는 다중 파장 광 검출기(100, 700), 소자 접착 레이어(1410) 또는 메모리 소자(1420) 중 적어도 어느 하나를 포함할 수 있다.
소자 접착 레이어(1420)는 집적 회로 소자(110)의 표면에 형성될 수 있다. 그리고 소자 접착 레이어(1420)는 집적 회로 소자(110)에 메모리 소자(1410)를 접착시킬 수 있다. 이를 위해, 소자 접착 레이어(1420)가 집적 회로 소자(110)의 일 면(S)에 배치될 수 있다.
메모리 소자(1420)는 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 사이에 개재될 수 있다. 메모리 소자(1420)는 복수 개의 패드(1421, 1423, 1425)들과 복수 개의 관통 패턴(1427)들을 포함할 수 있다. 패드(1421, 1423, 1425)들은 메모리 소자(1410)의 일 면에 배치되며, 관통 패턴(1427)들과 각각 연결되어 있을 수 있다. 관통 패턴(1427)들은 일 축(X)을 따라 메모리 소자(1410)를 관통하여, 집적 회로 소자(110)의 신호 취득 회로에 각각 연결되어 있을 수 있다. 일 예로, 도시되지는 않았으나, 관통 패턴(1427)들은 집적 회로 소자(110)의 패턴(111, 113, 115)들과 각각 연결될 수 있다.
예를 들면, 메모리 소자(1420)는 휘발성 메모리 소자 또는 비휘발성 메모리 소자 중 적어도 어느 하나를 포함할 수 있다. 여기서, 휘발성 메모리 소자는 SRAM 또는 DRAM 중 적어도 어느 하나를 포함할 수 있다. 일 예로, 메모리 소자(1420)는, 두 개의 n-형 반도체 층들 사이에 p-형 반도체 층이 개재된 DRAM으로 구현될 수 있다. 즉 제 1 n-형 반도체 층 상에, p-형 반도체 층이 적층되고, p-형 반도체 층 상에, 제 2 n-형 반도체 층이 적층될 수 있다. 여기서, 최상층, 즉 제 2 n-형 반도체 층 상에 상부 금속층이 적층될 수 있으며, 최하층, 즉 제 1 n-형 반도체 층에서 p-형 반도체 층에 이웃하여, 하부 금속층이 적층될 수 있다. 상부 금속층 또는 하부 금속층 중 적어도 어느 하나는, 예컨대 Ni 또는 Au 중 적어도 어느 하나를 포함할 수 있다.
이러한 경우, 제 1 접착 레이어(120)는 메모리 소자(1420)에 제 1 광 검출 레이어(130)를 접착시킬 수 있다. 이 때 제 1 접착 레이어(120)는 메모리 소자(1420)의 일 면에서 패드(1421, 1423, 1425)들을 노출시킬 수 있다. 그리고 연결 부재(170)들은 메모리 소자(1420)의 패드(1421, 1423, 1425)들을 제 1 전극(161), 제 2 전극(163) 및 제 3 전극(163)에 각각 연결할 수 있다.
도 14, 도 15 및 도 16은 다양한 실시예들에 따른 다중 파장 광 검출기(100, 700)를 이용한 이미지 센서(1400)의 제조 방법을 도시하는 도면들이다. 이미지 센서(1400)는 반도체 제조 기법에 따라 제조될 수 있다. 즉 신호 취득 회로를 갖는 집적 회로 소자(110)가 준비되고, 집적 회로 소자(110) 상에 메모리 소자(1420)가 결합되고, 그런 다음 메모리 소자(1420) 상에 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 형성될 수 있다. 이 때 집적 회로 소자(110), 메모리 소자(1420), 제 1 광 검출 레이어(130) 및 제 2 광 검출 레이어(150)가 전기적으로 연결될 수 있다.
먼저, 도 15에 도시된 바와 같이, 메모리 소자(1420)가 집적 회로 소자(110) 상에 적층될 수 있다. 이를 위해, 집적 회로 소자(110)와 메모리 소자(1420)가 각각 준비될 수 있다. 이 때 집적 회로 소자(110)와 메모리 소자(1420)는 각각 웨이퍼로 제공될 수 있다. 그리고 소자 접착 레이어(1410)가 집적 회로 소자(110)의 일 면(S)에 형성될 수 있다. 이를 통해, 메모리 소자(1420)가 소자 접착 레이어(1410)를 통해, 집적 회로 소자(110)의 일 면(S)에 부착될 수 있다.
다음으로, 도 16에 도시된 바와 같이, 메모리 소자(1420)가 집적 회로 소자(110)와 전기적으로 연결될 수 있다. 이 때 메모리 소자(1420)에는, 관통 패턴(1427)들이 형성될 수 있다. 예를 들면, 일 축(X)을 따라 메모리 소자(1420)를 관통하는 복수 개의 관통 홀들이 형성된 다음, 관통 홀들의 내부에 금속 물질들이 각각 채워지고, 이를 통해 관통 패턴(1427)들이 형성될 수 있다. 관통 패턴(1427)들은 집적 회로 소자(110)의 신호 취득 회로에 각각 연결될 수 있다. 이 후 메모리 소자(1420)에 패드(1421, 1423, 1425)들이 형성될 수 있다. 패드(1421, 1423, 1425)들은 메모리 소자(1420)의 일 면에 각각 배치될 수 있다. 이 때 패드(1421, 1423, 1425)들은 관통 패턴(1427)들에 각각 연결될 수 있다.
다음으로, 도 3, 도 4, 도 5 및 도 8에 도시된 바와 같은 단계들이 진행될 수 있다. 제 1 접착 레이어(120)는 메모리 소자(1420)에 형성되며, 제 1 광 검출 레이어(130)는 제 1 접착 레이어(120)를 통해 메모리 소자(1420) 상에 적층될 수 있다. 이 때 제 1 접착 레이어(120)는 메모리 소자(1420)의 일 면에서 패드(1421, 1423, 1425)들을 노출시킬 수 있다.
마지막으로, 연결 부재(170)들을 이용하여, 메모리 소자(1420)와 각각의 광 검출 소자를 전기적으로 연결할 수 있다. 이 때 연결 부재(170)들을 이용하여, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 메모리 소자(1420)와 집적 회로 소자(110)의 신호 취득 회로에 전기적으로 연결될 수 있다. 제 1 전극(161)과 제 1 패드(1421)가 연결되고, 제 2 전극(163)과 제 2 패드(1423)가 연결되고, 제 3 전극(165)과 제 3 패드(1425)가 연결될 수 있다. 여기서, 연결 부재(170)들은, 예컨대 금속 재질의 와이어를 포함할 수 있다.
다양한 실시예들에 따른 다중 파장 광 검출기(100, 700)는, 신호 취득 회로가 배선된 집적 회로 소자(110), 집적 회로 소자(100, 700) 상에 배치되고, 입사 광으로부터 제 1 파장 광을 검출하기 위한 제 1 광 검출 레이어(130)와 제 1 광 검출 레이어(130)에 적층되고, 입사 광으로부터 제 2 파장 광을 검출하기 위한 제 2 광 검출 레이어(150)를 포함하는 적어도 하나의 광 검출 소자, 및 제 1 광 검출 레이어(130) 및 제 2 광 검출 레이어(150)를 신호 취득 회로에 전기적으로 연결하는 연결 부재(170)들을 포함할 수 있다.
다양한 실시예들에 따르면, 광 검출 소자는, 입사 광으로부터 미리 정해진 대역을 투과시키기 위한 필터 레이어(701)를 더 포함할 수 있다.
다양한 실시예들에 따르면, 필터 레이어(701)는, 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 사이, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150) 사이 또는 제 2 광 검출 레이어(150)의 표면 중 적어도 어느 하나에 적층될 수 있다.
다양한 실시예들에 따르면, 광 검출 소자는, 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 사이 또는 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150) 사이 중 적어도 어느 하나에 배치되고, 베이스 영역(1021)과 베이스 영역(1010)에 주기적인 패턴으로 형성되는 미러 영역(1020)을 포함하는 주기 구조체(1000)를 더 포함할 수 있다.
다양한 실시예들에 따르면, 다중 파장 광 검출기(100, 700)는, 집적 회로 소자(110) 상에 구현되고, 다중 파장 광 검출기(100, 700)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환기(1241, 1243, 1340)에 연결될 수 있다.
다양한 실시예들에 따르면, 다중 파장 광 검출기(100, 700)는, 집적 회로 소자(110)와 광 검출 소자 사이에 배치되고, 집적 회로 소자(110) 및 광 검출 소자와 전기적으로 연결되는 메모리 소자(1420)를 더 포함할 수 있다.
다양한 실시예들에 따르면, 광 검출 소자는, 집적 회로 소자(110) 상에 제 1 광 검출 레이어(130)를 형성하고, 제 1 광 검출 레이어(130)에 제 2 광 검출 레이어(150)를 적층함에 따라, 형성될 수 있다.
다양한 실시예들에 따르면, 광 검출 소자는, 제 1 광 검출 레이어(130)의 제 1 전극(161), 제 2 광 검출 레이어(150)의 제 2 전극(163), 및 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)에 의해 공유되는 제 3 전극(165)을 포함할 수 있다.
다양한 실시예들에 따르면, 집적 회로 소자(110)는, 신호 취득 회로에 연결되어 있고, 일 면(S)에 배치되며, 연결 부재(170)들을 통하여, 제 1 전극(161), 제 2 전극(163) 및 제 3 전극(165)과 각각 연결되는 복수 개의 패드(111, 113, 115)들을 포함할 수 있다.
다양한 실시예들에 따르면, 메모리 소자(1420)는, 신호 취득 회로에 연결되어 있고, 연결 부재(170)들을 통하여, 제 1 광 검출 레이어(130) 및 제 2광 검출 레이어(150)와 각각 연결되는 복수 개의 패드(1421, 1423, 1425)들을 포함할 수 있다.
다양한 실시예들에 따르면, 집적 회로 소자(110)는, 픽셀 구조에 따라 배열되고, 광 검출 소자가 각각 장착되는 복수 개의 픽셀 영역들로 구분될 수 있다.
다양한 실시예들에 따르면, 광 검출 소자는, 집적 회로 소자(110)와 광 검출 소자 사이에 개재되어, 일 면(S)과 제 1 광 검출 레이어(130)를 접착시키는 제 1 접착 레이어(120)를 더 포함할 수 있다.
다양한 실시예들에 따르면, 광 검출 소자는, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150) 사이에 개재되어, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)를 접착시키는 제 2 접착 레이어(140)를 더 포함할 수 있다.
다양한 실시예들에 따르면, 연결 부재(170)들은, 금속 재질의 와이어를 포함할 수 있다.
다양한 실시예들에 따르면, 복수 개의 광 검출 소자들이 픽셀 구조에 따라 배열될 수 있다.
다양한 실시예들에 따른 다중 파장 광 검출기(100, 700)의 제조 방법은, 신호 취득 회로가 배선된 집적 회로 소자(110)를 제공하는 단계, 집적 회로 소자(110) 상에, 입사 광으로부터 제 1 파장 광을 검출하기 위한 제 1 광 검출 레이어(130)와 입사 광으로부터 제 2 파장 광을 검출하기 위한 제 2 광 검출 레이어(150)가 적층된 조립체를 형성하는 단계, 및 연결 부재(170)들을 이용하여, 제 1 광 검출 레이어(130) 및 제 2 광 검출 레이어(150)를 신호 취득 회로에 전기적으로 연결하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 조립체 형성 단계는, 입사 광으로부터 미리 정해진 대역을 투과시키기 위한 필터 레이어(701)를 형성하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 필터 레이어(701) 형성 단계는, 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 사이, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150) 사이 또는 제 2 광 검출 레이어(150)의 표면 중 적어도 어느 하나에 필터 레이어(701)를 형성하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 조립체 형성 단계는, 집적 회로 소자(110)와 제 1 광 검출 레이어(130) 사이 또는 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150) 사이 중 적어도 어느 하나에, 베이스 영역(1010)과 베이스 영역(1010)에 주기적인 패턴으로 형성되는 미러 영역(1020)을 포함하는 주기 구조체(1000)를 형성하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 다중 파장 광 검출기(100, 700)는, 집적 회로 소자(110) 상에 구현되고, 다중 파장 광 검출기(100, 700)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환기(1241, 1243, 1340)에 연결될 수 있다.
다양한 실시예들에 따르면, 다중 파장 광 검출기(100, 700)의 제조 방법은, 신호 취득 회로와 전기적으로 연결되도록, 집적 회로 소자(110)의 일 면(S)에, 메모리 소자(1420)를 적층하는 단계를 더 포함할 수 있다.
다양한 실시예들에 따르면, 조립체를 형성하는 단계는, 메모리 소자(1420)의 일 면에, 조립체를 형성하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 조립체 형성 단계는, 집적 회로 소자(110) 상에 제 1 광 검출 레이어(130)를 형성하는 단계, 및 제 1 광 검출 레이어(130)에 제 2 광 검출 레이어(150)를 적층하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 조립체는, 제 1 광 검출 레이어(130)의 제 1 전극(161), 제 2 광 검출 레이어(150)의 제 2 전극(163), 및 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)에 의해 공유되는 제 3 전극(165)을 포함할 수 있다.
다양한 실시예들에 따르면, 집적 회로 소자(110)는 신호 취득 회로에 연결되어 있고, 일 면(S)에 배치되며, 연결 부재(170)들을 통하여, 제 1 전극(161), 제 2 전극(163) 및 제 3 전극(165)과 각각 연결되는 복수 개의 패드(111, 113, 115)들을 포함할 수 있다.
다양한 실시예들에 따르면, 메모리 소자(1420)는, 신호 취득 회로에 연결되어 있고, 연결 부재(170)들을 통하여, 제 1 광 검출 레이어(130) 및 상기 제 2광 검출 레이어(150)와 각각 연결되는 복수 개의 패드(1421, 1423, 1425)들을 포함할 수 있다.
다양한 실시예들에 따르면, 집적 회로 소자(110)는 픽셀 구조에 따라 배열되는 복수 개의 픽셀 영역들로 구분될 수 있다.
다양한 실시예들에 따르면, 다중 파장 광 검출기(100, 700)의 제조 방법은, 픽셀 영역들 사이에서 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)를 절단하여, 픽셀 영역들에 대응하여 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)를 분할하는 단계를 더 포함할 수 있다.
다양한 실시예들에 따르면, 조립체 형성 단계는, 집적 회로 소자(110) 상에 제 1 접착 레이어(120)를 형성하는 단계, 및 제 1 접착 레이어(120)에 조립체를 부착하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 제 1 광 검출 레이어(130) 형성 단계는, 집적 회로 소자(110) 상에 제 1 접착 레이어(120)를 형성하는 단계, 및 제 1 접착 레이어(120)에 제 1 광 검출 레이어(130)를 부착하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 제 2 광 검출 레이어(150) 적층 단계는, 제 1 광 검출 레이어(130)에 제 2 접착 레이어(140)를 형성하는 단계, 및 제 2 접착 레이어(140)에 상기 제 2 광 검출 레이어(150)를 부착하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, 연결 부재(170)들은 금속 재질의 와이어를 포함할 수 있다.
다양한 실시예들에 따르면, 다중 파장 광 검출기(100, 700)가, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 집적 회로 소자(110) 상에 결합되어, 구현될 수 있다. 이를 통해, 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)의 구조가 단순화될 수 있다. 이 때 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)는 반도체 제조 기법에 따라 집적 회로 소자(110) 상에 형성될 수 있다. 이를 통해, 다중 파장 광 검출기(100, 700)의 제조 방법이 단순화될 수 있다. 이에 따라, 다중 파장 광 검출기(100, 700)가 용이하게 제조될 수 있다. 아울러, 집적 회로 소자(110) 상에서 제 1 광 검출 레이어(130)와 제 2 광 검출 레이어(150)가 절단됨에 따라, 픽셀 구조에 따라 정확하게 정렬될 수 있다. 이에 따라, 다중 파장 광 검출기(100, 700)의 동작 정확성이 향상될 수 있다. 어떤 실시예들에서, 다중 파장 광 검출기(700)가 필터 레이어(701)를 구비할 수 있다. 이를 통해, 다중 파장 광 검출기(700)가 파장 선별성을 가질 수 있다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및/또는 B 중 적어도 하나", "A, B 또는 C" 또는 "A, B 및/또는 C 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", "첫째" 또는 "둘째" 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구성된 유닛을 포함하며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 모듈은 ASIC(application-specific integrated circuit)으로 구성될 수 있다.
다양한 실시예들에 따르면, 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 통합 이전에 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (20)

  1. 다중 파장 광 검출기의 제조 방법에 있어서,
    신호 취득 회로가 배선된 집적 회로 소자를 제공하는 단계;
    상기 집적 회로 소자 상에, 입사 광으로부터 제 1 파장 광을 검출하기 위한 제 1 광 검출 레이어와 입사 광으로부터 제 2 파장 광을 검출하기 위한 제 2 광 검출 레이어가 적층된 조립체를 형성하는 단계; 및
    연결 부재들을 이용하여, 상기 제 1 광 검출 레이어 및 상기 제 2 광 검출 레이어를 상기 신호 취득 회로에 전기적으로 연결하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서, 상기 조립체 형성 단계는,
    입사 광으로부터 미리 정해진 대역을 투과시키기 위한 필터 레이어를 형성하는 단계를 포함하는 방법.
  3. 제 2 항에 있어서, 상기 필터 레이어 형성 단계는,
    상기 집적 회로 소자와 상기 제 1 광 검출 레이어 사이, 상기 제 1 광 검출 레이어와 상기 제 2 광 검출 레이어 사이 또는 상기 제 2 광 검출 레이어의 표면 중 적어도 어느 하나에 상기 필터 레이어를 형성하는 단계를 포함하는 방법.
  4. 제 1 항에 있어서, 상기 조립체 형성 단계는,
    상기 집적 회로 소자와 상기 제 1 광 검출 레이어 사이 또는 상기 제 1 광 검출 레이어와 상기 제 2 광 검출 레이어 사이 중 적어도 어느 하나에, 베이스 영역과 베이스 영역에 주기적인 패턴으로 형성되는 미러 영역을 포함하는 주기 구조체를 형성하는 단계를 포함하는 방법.
  5. 제 1 항에 있어서, 상기 다중 파장 광 검출기는,
    상기 집적 회로 소자 상에 구현되고, 상기 다중 파장 광 검출기로부터 출력되는 아날로그 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환기에 연결되는 방법.
  6. 제 1 항에 있어서,
    상기 신호 취득 회로와 전기적으로 연결되도록, 상기 집적 회로 소자의 일 면에, 메모리 소자를 적층하는 단계를 더 포함하고,
    상기 조립체를 형성하는 단계는,
    상기 메모리 소자의 일 면에, 상기 조립체를 형성하는 단계를 포함하는 방법.
  7. 제 1 항에 있어서, 상기 조립체 형성 단계는,
    상기 집적 회로 소자 상에 상기 제 1 광 검출 레이어를 형성하는 단계; 및
    상기 제 1 광 검출 레이어에 상기 제 2 광 검출 레이어를 적층하는 단계를 포함하는 방법.
  8. 제 1 항에 있어서, 상기 조립체는,
    상기 제 1 광 검출 레이어의 제 1 전극;
    상기 제 2 광 검출 레이어의 제 2 전극; 및
    상기 제 1 광 검출 레이어와 상기 제 2 광 검출 레이어에 의해 공유되는 제 3 전극을 포함하고,
    상기 제 1 전극, 상기 제 2 전극 및 상기 제 3 전극은 상기 신호 취득 회로에 각각 연결되는 방법.
  9. 제 6 항에 있어서, 상기 메모리 소자는,
    상기 신호 취득 회로에 연결되어 있고, 상기 연결 부재들을 통하여, 상기 제 1 광 검출 레이어 및 상기 제 2 광 검출 레이어와 각각 연결되는 복수 개의 패드들을 포함하는 방법.
  10. 제 1 항에 있어서,
    상기 집적 회로 소자는 픽셀 구조에 따라 배열되는 복수 개의 픽셀 영역들로 구분되고,
    상기 픽셀 영역들 사이에서 상기 제 1 광 검출 레이어와 상기 제 2 광 검출 레이어를 절단하여, 상기 픽셀 영역들에 대응하여 상기 제 1 광 검출 레이어와 상기 제 2 광 검출 레이어를 분할하는 단계를 더 포함하는 방법.
  11. 다중 파장 광 검출기에 있어서,
    신호 취득 회로가 배선된 집적 회로 소자;
    상기 집적 회로 소자 상에 배치되고, 입사 광으로부터 제 1 파장 광을 검출하기 위한 제 1 광 검출 레이어와 상기 제 1 광 검출 레이어에 적층되고, 입사 광으로부터 제 2 파장 광을 검출하기 위한 제 2 광 검출 레이어를 포함하는 적어도 하나의 광 검출 소자; 및
    상기 제 1 광 검출 레이어 및 상기 제 2 광 검출 레이어를 상기 신호 취득 회로에 전기적으로 연결하는 연결 부재들을 포함하는 다중 파장 광 검출기.
  12. 제 11 항에 있어서, 상기 광 검출 소자는,
    입사 광으로부터 미리 정해진 대역을 투과시키기 위한 필터 레이어를 더 포함하는 다중 파장 광 검출기.
  13. 제 12 항에 있어서, 상기 필터 레이어는,
    상기 집적 회로 소자와 상기 제 1 광 검출 레이어 사이, 상기 제 1 광 검출 레이어와 상기 제 2 광 검출 레이어 사이 또는 상기 제 2 광 검출 레이어의 표면 중 적어도 어느 하나에 적층되는 다중 파장 광 검출기.
  14. 제 11 항에 있어서, 상기 광 검출 소자는,
    상기 집적 회로 소자와 상기 제 1 광 검출 레이어 사이 또는 상기 제 1 광 검출 레이어와 상기 제 2 광 검출 레이어 사이 중 적어도 어느 하나에 배치되고, 베이스 영역과 베이스 영역에 주기적인 패턴으로 형성되는 미러 영역을 포함하는 주기 구조체를 더 포함하는 다중 파장 광 검출기.
  15. 제 11 항에 있어서, 상기 다중 파장 광 검출기는,
    상기 집적 회로 소자 상에 구현되고, 상기 다중 파장 광 검출기로부터 출력되는 아날로그 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 변환기에 연결되는 다중 파장 광 검출기.
  16. 제 11 항에 있어서,
    상기 집적 회로 소자와 상기 광 검출 소자 사이에 배치되고, 상기 집적 회로 소자 및 상기 광 검출 소자와 전기적으로 연결되는 메모리 소자를 더 포함하는 다중 파장 광 검출기.
  17. 제 11 항에 있어서, 상기 광 검출 소자는,
    상기 집적 회로 소자 상에 상기 제 1 광 검출 레이어를 형성하고,
    상기 제 1 광 검출 레이어에 상기 제 2 광 검출 레이어를 적층함에 따라, 형성되는 다중 파장 광 검출기.
  18. 제 11 항에 있어서, 상기 광 검출 소자는,
    상기 제 1 광 검출 레이어의 제 1 전극;
    상기 제 2 광 검출 레이어의 제 2 전극; 및
    상기 제 1 광 검출 레이어와 상기 제 2 광 검출 레이어에 의해 공유되는 제 3 전극을 포함하는 다중 파장 광 검출기.
  19. 제 15 항에 있어서, 상기 메모리 소자는,
    상기 신호 취득 회로에 연결되어 있고, 상기 연결 부재들을 통하여, 상기 제 1 광 검출 레이어 및 상기 제 2 광 검출 레이어와 각각 연결되는 복수 개의 패드들을 포함하는 다중 파장 광 검출기.
  20. 제 11 항에 있어서, 상기 집적 회로 소자는,
    픽셀 구조에 따라 배열되고, 상기 광 검출 소자가 각각 장착되는 복수 개의 픽셀 영역들로 구분되는 다중 파장 광 검출기.
KR1020200026033A 2019-05-30 2020-03-02 다중 파장 광 검출기 및 그의 신호 취득 회로와 결합에 따른 제조 방법 KR102368900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/860,924 US11515350B2 (en) 2019-05-30 2020-04-28 Multicolor photodetector and method for fabricating the same by integrating with readout circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190063768 2019-05-30
KR1020190063768 2019-05-30

Publications (2)

Publication Number Publication Date
KR20200137959A true KR20200137959A (ko) 2020-12-09
KR102368900B1 KR102368900B1 (ko) 2022-03-02

Family

ID=73787103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200026033A KR102368900B1 (ko) 2019-05-30 2020-03-02 다중 파장 광 검출기 및 그의 신호 취득 회로와 결합에 따른 제조 방법

Country Status (1)

Country Link
KR (1) KR102368900B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503877A (ja) * 1997-10-16 2002-02-05 カリフォルニア インスティチュート オブ テクノロジー デュアルバンド量子井戸赤外線センシングアレイ
JP2003142721A (ja) * 2001-11-07 2003-05-16 Pawdec:Kk 受光素子
JP2004031512A (ja) * 2002-06-24 2004-01-29 Matsushita Electric Ind Co Ltd 波長選択受光装置及び光送受信モジュール
JP2006173330A (ja) * 2004-12-15 2006-06-29 Seiko Epson Corp 受光素子およびその製造方法、光モジュール、並びに、光伝達装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503877A (ja) * 1997-10-16 2002-02-05 カリフォルニア インスティチュート オブ テクノロジー デュアルバンド量子井戸赤外線センシングアレイ
JP2003142721A (ja) * 2001-11-07 2003-05-16 Pawdec:Kk 受光素子
JP2004031512A (ja) * 2002-06-24 2004-01-29 Matsushita Electric Ind Co Ltd 波長選択受光装置及び光送受信モジュール
JP2006173330A (ja) * 2004-12-15 2006-06-29 Seiko Epson Corp 受光素子およびその製造方法、光モジュール、並びに、光伝達装置

Also Published As

Publication number Publication date
KR102368900B1 (ko) 2022-03-02

Similar Documents

Publication Publication Date Title
KR102255742B1 (ko) 광검출 장치
JP4825542B2 (ja) 固体撮像素子の製造方法
KR101075626B1 (ko) 광검출 장치
JP4414646B2 (ja) 光検出装置
JP4786035B2 (ja) 半導体装置
JP6123397B2 (ja) 撮像装置
JPH0370912B2 (ko)
US11244977B2 (en) Imaging sensor
JP5085122B2 (ja) 半導体光検出素子及び放射線検出装置
KR102368900B1 (ko) 다중 파장 광 검출기 및 그의 신호 취득 회로와 결합에 따른 제조 방법
JP7299980B2 (ja) クロストークを制限する手段を備えるマルチスペクトル画像センサ
JPS6341226B2 (ko)
JP4503452B2 (ja) 固体撮像装置の製造方法
US11515350B2 (en) Multicolor photodetector and method for fabricating the same by integrating with readout circuit
US9728577B2 (en) Infrared image sensor
KR102191820B1 (ko) 광학식 센서
JPH0222973A (ja) 固体撮像装置
JP4335104B2 (ja) ホトダイオードアレイおよび分光器
US10297633B2 (en) Photoelectric conversion device and scanner
JP2023021722A (ja) 光検出装置
KR20020037050A (ko) 수광 소자 및 수광 소자를 사용한 광 검출기
WO2001027573A1 (fr) Reseau de photodetecteurs et filtre de separation optique utilisant le reseau
JP6609674B1 (ja) 光検出装置及び光検出装置の製造方法
JP6529679B2 (ja) 赤外線撮像素子、赤外線撮像アレイおよび赤外線撮像素子の製造方法
US20220199673A1 (en) Multispectral image sensor and method for fabrication of an image sensor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant