KR20200137657A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR20200137657A KR20200137657A KR1020190064376A KR20190064376A KR20200137657A KR 20200137657 A KR20200137657 A KR 20200137657A KR 1020190064376 A KR1020190064376 A KR 1020190064376A KR 20190064376 A KR20190064376 A KR 20190064376A KR 20200137657 A KR20200137657 A KR 20200137657A
- Authority
- KR
- South Korea
- Prior art keywords
- branch
- electrode
- semiconductor layer
- disposed
- hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 215
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 22
- 239000010931 gold Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- 229910052737 gold Inorganic materials 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 12
- 239000011787 zinc oxide Substances 0.000 description 11
- 230000007480 spreading Effects 0.000 description 10
- 238000003892 spreading Methods 0.000 description 10
- 230000001954 sterilising effect Effects 0.000 description 10
- 229910052738 indium Inorganic materials 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000004659 sterilization and disinfection Methods 0.000 description 9
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229910052725 zinc Inorganic materials 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 229910019897 RuOx Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052703 rhodium Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- 229910018229 Al—Ga Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- -1 Si 3 N 4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- 229910020776 SixNy Inorganic materials 0.000 description 2
- 229910020781 SixOy Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
Description
실시예는 반도체 소자에 관한 것이다.The embodiment relates to a semiconductor device.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.A semiconductor device including a compound such as GaN or AlGaN has many advantages, such as having a wide and easily adjustable band gap energy, and thus can be variously used as a light emitting device, a light receiving device, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.In particular, light-emitting devices such as light emitting diodes and laser diodes using a group 3-5 or group 2-6 compound semiconductor material of semiconductors are red, green, and red by the development of thin film growth technology and device materials. Various colors such as blue and ultraviolet light can be implemented, and efficient white light can be realized by using fluorescent materials or by combining colors. Low power consumption, semi-permanent life, and fast response speed compared to conventional light sources such as fluorescent lamps and incandescent lamps. , Has the advantages of safety and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when photo-receiving devices such as photodetectors and solar cells are also manufactured using compound semiconductor materials of groups 3-5 or 2-6 of semiconductors, the development of device materials generates photocurrent by absorbing light in various wavelength ranges. By doing so, light in various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy adjustment of device materials, so it can be easily used for power control or ultra-high frequency circuits or communication modules.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, the semiconductor device can replace the transmission module of the optical communication means, the light emitting diode backlight that replaces the cold cathode fluorescent lamp (CCFL) constituting the backlight of the LCD (Liquid Crystal Display) display device, and a fluorescent lamp or incandescent bulb. Applications are expanding to white light-emitting diode lighting devices, automobile headlights, traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device can be extended to high-frequency application circuits, other power control devices, and communication modules.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.In particular, the light emitting device emitting light in the ultraviolet wavelength range can be used for curing, medical, and sterilization by performing a curing or sterilizing action.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 플립칩으로 구현하기 어려운 문제가 있다.Although research on ultraviolet light emitting devices is active in recent years, there is a problem that it is still difficult to implement ultraviolet light emitting devices with flip chips.
실시예는 플립칩 타입의 반도체 소자를 제공한다.The embodiment provides a flip-chip type semiconductor device.
또한, 오믹 접촉 면적이 증가하여 전기적 특성이 개선된 반도체 소자를 제공한다.In addition, an ohmic contact area is increased to provide a semiconductor device with improved electrical characteristics.
또한, 전극 길이의 증가로 광출력이 개선된 반도체 소자를 제공한다.In addition, there is provided a semiconductor device with improved light output due to an increase in electrode length.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problems to be solved in the examples are not limited thereto, and the objectives and effects that can be grasped from the solutions or embodiments of the problems described below are also included.
실시예에 따른 반도체 소자는 기판; 상기 기판 상에 배치되는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 리세스를 포함하는 반도체 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 제2 도전형 반도체층 상에 배치된 제2 전극; 상기 제1 전극 상에 배치된 제1 패드; 상기 제2 전극 상에 서로 이격 배치된 복수 개의 제2 패드; 및 상기 제1 전극 및 상기 제2 전극 상에 배치되는 절연층;을 포함하고, 제2 도전형 반도체층은, 제1 방향으로 연장되는 본체부; 및 상기 본체부에서 상기 제1 방향에 수직한 제2 방향으로 연장되는 가지부;를 포함하고, 상기 절연층은 상기 가지부 상에 배치되는 제1 홀을 포함하고, 상기 제2 패드는 상기 제1 홀을 통해 상기 제2 전극과 전기적으로 연결되고, 상기 본체부의 상기 제2 방향으로 길이는 상기 가지부의 제1 방향으로 길이보다 클 수 있다.A semiconductor device according to an embodiment includes a substrate; A first conductivity type semiconductor layer, a second conductivity type semiconductor layer disposed on the substrate, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, and the second conductivity type A semiconductor structure including a semiconductor layer and a recess penetrating the active layer; A first electrode disposed on the first conductivity type semiconductor layer; A second electrode disposed on the second conductivity type semiconductor layer; A first pad disposed on the first electrode; A plurality of second pads spaced apart from each other on the second electrode; And an insulating layer disposed on the first electrode and the second electrode, wherein the second conductivity type semiconductor layer includes: a body portion extending in a first direction; And a branch portion extending in a second direction perpendicular to the first direction from the body portion, wherein the insulating layer includes a first hole disposed on the branch portion, and the second pad It is electrically connected to the second electrode through one hole, and a length of the body portion in the second direction may be greater than a length of the branch portion in a first direction.
상기 제1 방향은 제1-1 방향; 및 상기 제1-1 방향에 반대 방향인 제1-2 방향을 포함하고, 상기 가지부는 상기 제1-1 방향으로 연장되는 제1 서브 가지 또는 상기 제1-2 방향으로 연장되는 제2 서브 가지;를 더 포함할 수 있다.The first direction is a 1-1 direction; And a 1-2 direction opposite to the 1-1 direction, wherein the branch portion is a first sub-branch extending in the 1-1 direction or a second sub-branch extending in the 1-2 direction. It may further include;
상기 가지부는 복수 개이고, 상기 제1 서브 가지는 복수 개의 가지부에서 제2 방향으로 나란히 배치될 수 있다.The branch portions may be plural, and the first sub-branches may be arranged side by side in a second direction in the plurality of branch portions.
상기 가지부는 복수 개이고, 상기 제2 서브 가지는 복수 개의 가지부에서 제2 방향으로 나란히 배치될 수 있다.The branch portions may be plural, and the second sub-branches may be arranged side by side in a second direction in the plurality of branch portions.
상기 제1 서브 가지 및 상기 제2 서브 가지는 상기 제2 방향으로 교차 배치될 수 있다.The first sub-branches and the second sub-branches may be intersected in the second direction.
상기 제1 홀은 상기 제1 서브 가지 상에 배치되는 제1-1 홀; 및 상기 제2 서브 가지 상에 배치되는 제1-2 홀을 포함하고, 상기 제1-1 홀은 상기 제1-2 홀과 상기 제2 방향으로 중첩되지 않을 수 있다.The first hole is a 1-1 hole disposed on the first sub-branch; And a 1-2 hole disposed on the second sub-branch, and the 1-1 hole may not overlap with the 1-2 hole in the second direction.
상기 제1 홀은 상기 제1 방향으로의 길이가 상기 제2 방향으로의 길이보다 보다 작을 수 있다.The first hole may have a length in the first direction less than a length in the second direction.
실시예에 따르면, 반도체 소자를 플립칩 형태로 구현할 수 있다.According to an embodiment, a semiconductor device may be implemented in the form of a flip chip.
또한, 전류 스프레딩 등 전기적 특성이 우수한 반도체 소자를 제작할 수 있다.In addition, a semiconductor device having excellent electrical properties such as current spreading can be manufactured.
또한, 광출력이 개선된 반도체 소자를 제작할 수 있다.In addition, it is possible to manufacture a semiconductor device with improved light output.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and beneficial advantages and effects of the present invention are not limited to the above-described contents, and may be more easily understood in the course of describing specific embodiments of the present invention.
도 1은 일 실시예에 따른 반도체 소자의 평면도이고,
도 2는 도 1에서 AA'로 절단된 단면도이고,
도 3은 도 1에서 BB'로 절단된 단면도이고,
도 4는 도 1에서 CC'로 절단된 단면도이고,
도 5는 일 실시예에 따른 반도체 소자에서 반도체 구조물까지 도시한 평면도이고,
도 6은 도 5에서 DD'로 절단된 단면도이고,
도 7은 다른 실시예에 따른 반도체 소자의 평면도이고,
도 8은 또 다른 실시예에 따른 반도체 소자의 평면도이고,
도 9는 도 8에서 K부분의 확대도이다.
도 10a 및 도 10b는 식각에 의해 반도체 구조물까지 도시한 평면도 및 단면도이고,
도 11a 및 도 11b는 반도체 구조물 상에 제1 절연층을 형성한 평면도 및 단면도이고,
도 12a 및 도 12b는 제1 오믹전극을 형성한 평면도 및 단면도이고,
도 13a 및 도 13b는 제2 오믹전극을 형성한 평면도 및 단면도이고,
도 14a 및 도 14b는 제1 전극, 제2 전극 및 제2 절연층을 형성한 평면도 및 단면도이고,
도 15a 및 도 15b는 제1 패드 및 제2 패드를 형성한 평면도 및 단면도이다.1 is a plan view of a semiconductor device according to an embodiment,
2 is a cross-sectional view taken along AA′ in FIG. 1,
3 is a cross-sectional view taken along BB′ in FIG. 1,
4 is a cross-sectional view taken along CC' in FIG. 1,
5 is a plan view illustrating from a semiconductor device to a semiconductor structure according to an embodiment,
6 is a cross-sectional view taken along line DD′ in FIG. 5,
7 is a plan view of a semiconductor device according to another embodiment,
8 is a plan view of a semiconductor device according to another embodiment,
9 is an enlarged view of part K in FIG. 8.
10A and 10B are plan and cross-sectional views showing a semiconductor structure by etching,
11A and 11B are plan and cross-sectional views in which a first insulating layer is formed on a semiconductor structure,
12A and 12B are plan and cross-sectional views in which a first ohmic electrode is formed,
13A and 13B are plan and cross-sectional views in which a second ohmic electrode is formed,
14A and 14B are plan and cross-sectional views in which a first electrode, a second electrode, and a second insulating layer are formed,
15A and 15B are plan and cross-sectional views in which a first pad and a second pad are formed.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
다만, 본 발명의 기술 사상은 설명되는 일부 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical idea of the present invention is not limited to some embodiments to be described, but may be implemented in various different forms, and within the scope of the technical idea of the present invention, one or more of the constituent elements may be selectively selected between the embodiments. It can be combined with and substituted for use.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention are generally understood by those of ordinary skill in the art, unless explicitly defined and described. It can be interpreted as a meaning, and terms generally used, such as terms defined in a dictionary, may be interpreted in consideration of the meaning in the context of the related technology.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.In addition, terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.In the present specification, the singular form may include the plural form unless specifically stated in the phrase, and when described as "at least one (or more than one) of A and (and) B and C", it is combined with A, B, and C. It may contain one or more of all possible combinations.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.In addition, in describing the constituent elements of the embodiments of the present invention, terms such as first, second, A, B, (a), and (b) may be used.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.These terms are only for distinguishing the component from other components, and are not limited to the nature, order, or order of the component by the term.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.And, when a component is described as being'connected','coupled' or'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also the component and It may also include the case of being'connected','coupled' or'connected' due to another component between the other components.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when it is described as being formed or disposed in the "top (top) or bottom (bottom)" of each component, the top (top) or bottom (bottom) is one as well as when the two components are in direct contact with each other. It also includes a case in which the above other component is formed or disposed between the two components. In addition, when expressed as "upper (upper) or lower (lower)", the meaning of not only an upward direction but also a downward direction based on one component may be included.
도 1은 실시예에 따른 반도체 소자의 평면도이고, 도 2는 도 1에서 AA'로 절단된 단면도이고, 도 3은 도 1에서 BB'로 절단된 단면도이고, 도 4는 도 1에서 CC'로 절단된 단면도이다.1 is a plan view of a semiconductor device according to an embodiment, FIG. 2 is a cross-sectional view taken along AA′ in FIG. 1, FIG. 3 is a cross-sectional view taken along BB′ in FIG. 1, and FIG. It is a cross-sectional view.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자는, 기판(110), 기판(110) 상에 배치되는 반도체 구조물(120), 반도체 구조물(120) 상에 배치되는 제1 절연층(171), 제1 도전형 반도체층(121) 상에 배치되는 제1 오믹전극(151), 제2 도전형 반도체층(123) 상에 배치되는 제2 오믹전극(161), 제1 오믹전극(151) 상에 배치되는 제1 전극(152), 제2 오믹전극(161) 상에 배치되는 제2 전극(162), 및 제1 전극(152) 및 제2 전극(162) 상에 배치되는 제2 절연층(172), 제1 전극(152)과 전기적으로 연결되는 제1 패드(153), 제2 전극(162)과 전기적으로 연결되는 제2 패드(163)를 포함할 수 있다.1 to 4, a semiconductor device according to an embodiment of the present invention includes a
먼저, 본 발명의 실시예에 따른 반도체 구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 반도체 구조물(120)의 Al의 조성비에 의해 결정될 수 있다.First, the
예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위의 파장 대역을 중심 파장으로 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장 대역을 중심 파장으로 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장 대역을 중심 파장으로 가질 수 있다.For example, light in the near ultraviolet wavelength band (UV-A) may have a wavelength band in the range of 320 nm to 420 nm as the center wavelength, and light in the far ultraviolet wavelength band (UV-B) is centered in the wavelength band in the range of 280 nm to 320 nm. It may have a wavelength, and the deep ultraviolet wavelength band (UV-C) may have a wavelength band ranging from 100 nm to 280 nm as a center wavelength.
구체적으로, 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 예컨대, 기판(110)은 자외선 파장대의 광이 투과할 수 있는 투광기판일 수 있다.Specifically, the
버퍼층(111)은 기판(110)과 반도체층들 사이의 격자 부정합을 완화할 수 있다. 버퍼층(111)은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 본 실시예는 버퍼층(111)은 AlN일 수 있으나 이에 한정하지 않는다. 버퍼층(111)은 도펀트를 포함할 수도 있으나 이에 한정하지 않는다.The
제1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(121)은 Inx1Aly1Ga1 -x1-y1N(0=x1≤=1, 0<y1≤=1, 0≤=x1+y1≤=1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(121)은 n형 반도체층일 수 있다.The first conductivity-
활성층(122)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123) 사이에 배치될 수 있다. 활성층(122)은 제1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.The
활성층(122)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다.The
활성층(122)은 복수 개의 우물층(미도시)과 장벽층(미도시)을 포함할 수 있다. 우물층과 장벽층은 Inx2Aly2Ga1 -x2- y2N(0=x2≤=1, 0<y2≤=1, 0≤=x2+y2≤=1)의 조성식을 가질 수 있다. 우물층은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.The
제2 도전형 반도체층(123)은 활성층(122) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(123)에 제2 도펀트가 도핑될 수 있다. The second conductivity-
제2 도전형 반도체층(123)은 Inx5Aly2Ga1 -x5- y2N (0=x5≤=1, 0<y2≤=1, 0≤=x5+y2≤=1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. The second conductivity
제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(123)은 p형 반도체층일 수 있다.When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or the like, the second conductivity-
그리고 반도체 구조물(120)은 제2 도전형 반도체층(123) 및 활성층(122)을 관통하는 리세스를 포함할 수 있다. 리세스는 제1 도전형 반도체층(121)의 일부 영역까지 배치될 수 있다. In addition, the
제1 절연층(171)은 제1 오믹전극(151)과 제2 오믹전극(161) 사이에 배치될 수 있다. 또한, 제1 절연층(171)은 일부가 리세스 내에 배치될 수 있다. 그리고 제1 절연층(171)은 제1 오믹전극(151)이 배치되는 제1 홀(171a) 및 제2 오믹전극(161)이 배치되는 제2 홀(171b)을 포함할 수 있다.The first insulating
제1 오믹전극(151)은 제1 도전형 반도체층(121) 상에 배치되고, 제2 오믹전극(161)은 제2 도전형 반도체층(123)상에 배치될 수 있다.The first
제1 오믹전극(151)과 제2 오믹전극(161)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 오믹전극(151)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 오믹전극(161)은 ITO일 수 있다.The first
제1 전극(152)은 제1 오믹전극(151) 상부에 배치되어 제1 오믹전극(151)을 덮을 수 있다. 즉, 제1 전극(152)은 제1 오믹전극(151)의 측면을 커버할 수 있으나, 이러한 구성에 한정되는 것은 아니다.The
또한, 제1 전극(152)은 제1 홀(171a)을 통해 제1 오믹전극(151)과 전기적으로 연결되어 제1 도전형 반도체층(121)과 전기적 채널을 이룰 수 있다. 그리고 제1 전극(152)은 제1 절연층(171)의 상부로 연장될 수 있다. 이에, 제1 전극(152)은 일부 제1 절연층(171) 상에 위치할 수 있다. 이러한 구성에 의하여, 제1 전극(152)의 전체 면적이 증가하므로 실시예에 따른 반도체 소자의 동작 전압이 낮아질 수 있다.In addition, the
제2 전극(162)은 제2 오믹전극(161)상에 배치되어 제2 오믹전극(161)을 덮을 수 있다. 또한, 제2 전극(162)은 제2 오믹전극(161)의 측면까지 커버할 수 있으나 반드시 이에 한정하지 않는다. The
그리고 제2 전극(162)은 제2 홀(171b)을 통해 제2 전극(162)과 전기적으로 연결될 수 있다. 이에, 제2 전극(162)은 제2 오믹전극(161)과 전기적으로 제2 도전형 반도체층(123)과 전기적 채널을 이룰 수 있다. 그리고 예시적으로 제2 전극(162)은 제2 오믹전극(161)의 상부에만 배치될 수도 있다.In addition, the
제1 전극(152)과 제2 전극(162)은 Ni/Al/Au, 또는 Ni/IrOx/Au, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나 특별히 한정하지 않는다. 다만, 제1 전극(152)과 제2 전극(162)은 외부로 노출되는 최외곽층이 금(Au)을 포함할 수 있다. 금(Au)은 전극의 부식을 방지하며 전기 전도성을 향상시켜 패드와의 전기적 연결을 원활하게 할 수 있다.The
제2 절연층(172)은 제1 전극(152), 제2 전극(162), 및 제1 절연층(171) 상에 배치될 수 있다. 제2 절연층(172)은 제1 전극(152)을 노출시키는 제3 홀(172a) 및 제2 전극(162)을 노출시키는 제4 홀(172b)을 포함할 수 있다. 제3 홀(172a) 및 제4 홀(172b)은 서로 이격 배치될 수 있다.The second
제1 절연층(171)과 제2 절연층(172)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 또한, 제1 절연층(171)과 제2 절연층(172)은 제2 절연층(172)이 형성되는 과정에서 부분적으로 제1 절연층(171)과 제2 절연층(172) 사이의 경계가 제거되어 일체로 존재할 수도 있다.The first insulating
또한, 제1 패드(153)는 제1 전극(152) 상에 배치되어 제1 전극(152)과 전기적으로 연결될 수 있다. 그리고 제2 패드(163)는 제2 전극(162) 상에 배치되어 제2 전극(162)과 전기적으로 연결될 수 있다. 이 때, 제1 패드(153)와 제2 패드(163)는 유테틱 본딩(eutectic bonding) 될 수 있으나 반드시 이에 한정하지 않는다.In addition, the
그리고 제1 패드(153)와 제2 패드(163)는 반도체 구조물(120) 상에서 서로 마주보도록 배치될 수 있다. 실시예로, 제1 패드(153)는 제2 패드(163)와 평면 상에서 제2 방향(Y축 방향)으로 이격 배치될 수 있다. 본 명세서에서 제1 방향(X축 방향)은 제2 방향(Y축 방향)에 수직한 방향이고, 제3 방향(Z축 방향)은 제1 방향 및 제2 방향에 모두 수직하며 반도체 구조물(120)에서 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)의 적층 방향과 동일할 수 있다. In addition, the
또한, 제1 패드(153)는 제2 절연층(172)의 제3 홀(172a)을 통해 제1 전극(152)과 전기적으로 연결되고, 제2 패드(163)는 제2 절연층(172)의 제4 홀(162a)을 통해 제2 전극(162)과 전기적으로 연결될 수 있다. 제3 홀(172a)은 제1 전극(152)의 형상을 따라 형성된 하나의 홀일 수 있고, 제4 홀(162a)은 복수 개일 수 있으며 이러한 홀의 개수는 다양하게 변경될 수 있다.In addition, the
또한, 제1 패드(153)는 제3 홀(172a) 상부인 일측에 배치되고, 제2 패드(163)는 제4 홀(172b) 상부인 타측에 배치될 수 있다. 또한, 제1 패드(153)와 제2 패드(163)는 반도체 구조물(120) 상에서 이격 배치되어 전기적으로 분리될 수 있다. In addition, the
도 5는 일 실시예에 따른 반도체 소자에서 반도체 구조물까지 도시한 평면도이고, 도 6은 도 5에서 DD'로 절단된 단면도이다.5 is a plan view illustrating a semiconductor device from a semiconductor structure according to an exemplary embodiment, and FIG. 6 is a cross-sectional view taken along line DD′ in FIG. 5.
도 5 및 도 6을 참조하면, 반도체 구조물(120)은 식각에 의해 돌출된 발광부(M1) 및 식각에 의해 제1 도전형 반도체층(121)이 노출된 비발광부(M2)를 포함할 수 있다. 발광부(M1)는 활성층(122) 및 제2 도전형 반도체층(123)을 포함할 수 있다. 그리고 비발광부(M2)는 제1 도전형 반도체층(121)을 포함할 수 있다.5 and 6, the
이때, 발광부(M1)의 최대 둘레(P11)와 발광부의 최대 면적(P12)의 비(P11/P12)는 0.05 [1/um] 이상 0.10 [1/um]이하일 수 있다. 여기서 발광부(M1)의 최대 둘레 및 최대 면적은 제2 도전형 반도체층(또는 활성층)의 최대 둘레 및 면적일 수 있다. 이하에서는 발광부(M1)를 제2 도전형 반도체층을 기준으로 설명하고, 비발광부(M2)를 제1 도전형 반도체층(121)을 기준으로 설명한다.In this case, a ratio (P11/P12) of the maximum perimeter P11 of the light-emitting part M1 and the maximum area P12 of the light-emitting part may be 0.05 [1/um] or more and 0.10 [1/um] or less. Here, the maximum perimeter and maximum area of the light emitting part M1 may be the maximum perimeter and area of the second conductivity type semiconductor layer (or active layer). Hereinafter, the light emitting portion M1 will be described with reference to the second conductivity type semiconductor layer, and the non-light emitting portion M2 will be described with reference to the first conductivity
비(P11/P12)가 0.05 이상인 경우 면적 대비 제2 도전형 반도체층의 둘레가 길어져 광 출력이 향상될 수 있다. 예시적으로, 측면에서 광이 출사될 수 있는 확률이 높아져 광 출력이 향상될 수 있다. 또한, 비(P11/P12)가 0.10 이하인 경우 면적 대비 제2 도전형 반도체층의 둘레가 너무 길어져 오히려 광 출력이 저하되는 문제를 방지할 수 있다.When the ratio (P11/P12) is 0.05 or more, the circumference of the second conductivity type semiconductor layer is lengthened relative to the area, so that light output may be improved. For example, the probability that light can be emitted from the side is increased, so that light output may be improved. In addition, when the ratio P11/P12 is 0.10 or less, the circumference of the second conductivity-type semiconductor layer is too long relative to the area, thereby preventing a problem in that the light output is decreased.
다시 말해, 동일 면적 내에서 제2 도전형 반도체층의 둘레가 과도하게 길어지는 경우 매우 얇은(제1 방향으로 길이) 제2 도전형 반도체층(123)이 연속 배치될 수 있다 그러나, 이 경우 제2 도전형 반도체층(123) 위에 배치되는 제2 오믹전극 역시 매우 얇아져 저항이 높아질 수 있다. 따라서, 동작 전압이 상승할 수 있다 또한, 동일 면적 내에서 제2 도전형 반도체층(123)의 둘레가 매우 작아지는 경우 외측면의 면적이 감소하여 광출력이 저하될 수 있다. In other words, when the circumference of the second conductivity-type semiconductor layer is excessively long within the same area, a very thin (length in the first direction) second conductivity-
이에, 제2 도전형 반도체층(123)은 적정 둘레와 면적의 비를 갖기 위해 제1 방향(X축 방향)으로 연장되는 제1 본체부(123a) 및 제1 본체부(123a)에서 제2 방향(Y축 방향)으로 연장되는 제1 가지부(123b)를 포함할 수 있다. 또한, 제1 가지부(123b)는 복수 개로 각각이 제1 방향(X축 방향)으로 이격 배치될 수 있다. 그리고, 복수 개의 제1 가지부(123b)는 일단에서 제1 본체부(123a)와 연결될 수 있다. 다만, 상술한 바와 같이, 발광부(M1)가 제1 본체부 및 제1 가지부를 가지는 것으로도 해석될 수 있다. Accordingly, the second conductivity-
보다 구체적으로, 제1 본체부(123a)는 제1 도전형 반도체층(123)의 일 측면에 인접하게 배치될 수 있다. 그리고 제1 본체부(123a)는 제1 방향(X축 방향)으로 연장 배치될 수 있다. 이 때, 제1 본체부(123a)가 연장되는 방향은 제1 방향으로 길이 및 제2 방향으로 길이 중 길이가 큰 방향으로 설명한다. 즉, 실시예에서 제1 본체부(123a)는 제1 방향(X축 방향)으로 길이(La)가 제2 방향(Y축 방향)으로 길이(L1)보다 크므로, 제1 본체부(123a)는 제1 방향으로 연장될 수 있다. 이에 대한 설명은, 이하 가지부에서도 동일하게 적용될 수 있다.More specifically, the
또한, 제1 본체부(123a)은 제1 방향(X축 방향)과 평행하게 배치되는 제1 외측면(123a-1) 및 제2 외측면(123a-2), 그리고 제2 방향(Y축 방향)과 평행하게 배치되는 제3 외측면(123a-3) 및 제4 외측면(123a-4)를 포함할 수 있다. 이 때, 앞서 설명한 바와 같이 제1 외측면(123a-1) 및 제2 외측면(123a-2)는 제1 방향(X축 방향)으로 길이(L1)가 제3 외측면(123a-3) 및 제4 외측면(123a-4)의 제2 방향(Y축 방향)으로 길이(La)보다 클 수 있다. 그리고 제1 외측면(123a-1) 및 제2 외측면(123a-2)는 서로 마주보게 위치하고, 제3 외측면(123a-3) 및 제4 외측면(123a-4)는 서로 마주보게 위치할 수 있다. 그리고 반도체 구조물의 적층 방향인 제3 방향(Z축 방향)으로의 길이를 제외하고 설명한다.In addition, the
제1 가지부(123b)는 제1 본체부(123a)의 제2 외측면(123a-2) 상에서 제2 방향(Y축 방향)으로 연장 배치될 수 있다. 다시 말해, 제1 가지부(123b)는 앞서 설명한 바와 같이 제2 방향(Y축 방향)으로 길이(Lb)가 제1 방향(X축 방향)으로 길이(L2)보다 클 수 있다. 또한, 각 제1 가지부(123b)는 제1 본체부(123a)의 일 외측면(예컨대, 제2 외측면(123a-2)) 상에서 제1 방향(X축 방향)으로 이격하여 배치될 수 있다. 뿐만 아니라, 제1 가지부(123b)는 제1 본체부(123a)와 일체로 이루어질 수 있으며 제1 본체부(123a)와 접하는 부분에서 경계면이 존재하지 않을 수 있다.The
또한, 제1 가지부(123b)는 제1 본체부(123a)와 접하는 제5 외측면(123b-1), 제5 외측면(123b-1)과 마주보게 위치하고 제1 방향(X축 방향)과 평행한 제6 외측면(123b-2)를 포함할 수 있다. 그리고 제1 가지부(123b)는 제5 외측면(123b-1)과 제6 외측면(123b-2) 사이에 배치되는 제7 외측면(123b-3)과 제8 외측면(123b-4)를 포함할 수 있다.In addition, the
제5 외측면(123b-1)은 제2 외측면(123a-2)의 일부와 접하기에 제1 방향(X축 방향)과 평행하게 배치될 수 있으며, 제7 외측면(123-3)과 제8 외측면(123b-4)는 서로 마주보고 일부가 제2 방향(Y축 방향)과 평행하게 배치될 수 있다. The fifth
또한, 후술하는 바와 같이 본 발명의 다른 실시예에서 제7 외측면(123b-3) 및 제8 외측면(123b-4)는 제1 방향(X축 방향)으로 연장되는 서브 가지를 더 포함할 수 있다. 다만, 본 명세서의 다양한 실시예에서 제7 외측면(123b-3) 및 제8 외측면(123b-4)의 제2 방향(Y축 방향)으로 길이(Lb)가 제5 외측면(123b-1) 및 제6 외측면(123b-2)의 제1 방향(X축 방향)으로 길이(L2)보다 크게 유지될 수 있다.이 때, 제1 본체부(123a)의 제2 방향(Y축 방향)으로 길이(L1)는 제1 가지부(123b)의 제1 방향(X축 방향)으로 길이(L2)보다 클 수 있다. 이에 따라, 제2 도전형 반도체층(123)의 둘레 증가로 복수 개의 제1 가지부(123b) 및 제1 본체부(123a)가 얇아지더라도 제1 본체부(123a)가 제1 본체부(123a)에 연결된 복수 개의 제1 가지부(123b)를 용이하게 지지할 수 있다. 이에 따라, 실시예에 따른 반도체 구조물의 신뢰성이 개선될 수 있다.In addition, as described below, in another embodiment of the present invention, the seventh
뿐만 아니라, 제1 가지부(123b)의 제1 방향(X축 방향)으로 길이(L2)는 제1 본체부(123a)의 제2 방향(Y축 방향)으로 길이(L1)와 길이 비가 1:1.1 내지 1:2.6일 수 있다.In addition, the length L2 in the first direction (X-axis direction) of the
상기 길이 비가 1:1.1이상인 경우 제1 본체부가 제1 가지부를 용이하게 지지하고, 제2 도전형 반도체층의 제1 본체부 상의 제2 오믹전극 및 제2 전극도 지지대 역할을 수행하여 신뢰성이 개선될 수 있다. 그리고 상기 길이 비가 1:2.6이하인 경우에 제2 도전형 반도체층의 둘레를 향상시켜 광 출력을 향상시킬 수 있다.When the length ratio is 1:1.1 or more, the first body portion easily supports the first branch, and the second ohmic electrode and the second electrode on the first body portion of the second conductivity type semiconductor layer also serve as a support, improving reliability. Can be. In addition, when the length ratio is 1:2.6 or less, the circumference of the second conductivity-type semiconductor layer may be improved to improve light output.
또한, 노출된 제1 도전형 반도체층(121)은 상술한 바와 같이 제2 도전형 반도체층(123)을 평면(XY) 상으로 둘러싸는 형상을 가질 수 있다.In addition, the exposed first conductivity-
구체적으로, 노출된 제1 도전형 반도체층(121)은 제1 방향(X축 방향)으로 연장되는 제2 본체부(121a) 및 제2 방향(Y축 방향)으로 연장되는 제2 가지부(121b)를 포함할 수 있다. 제2 본체부(121a)는 복수 개로 제2 방향(Y축 방향)으로 양측에 위치할 수 있다. 즉, 제2 본체부(121a)는 평면(XY) 상으로 제1 본체부(123a)와 제1 가지부(123b)를 감싸도록 위치할 수 있다.Specifically, the exposed first conductivity-
그리고 제2 가지부(121b)는 제1 가지부(123b) 사이에 위치할 수 있다. 또는, 복수 개의 제1 가지부(123b) 각각은 복수 개의 제2 가지부(121b) 사이에 위치할 수 있다. 이러한 구성에 의하여, 노출된 제1 도전형 반도체층(121) 상에 배치되는 제1 전극을 통해 주입된 전류가 균일하게 분산될 수 있다. In addition, the
제2 본체부(121a)는 제2 방향(Y축 방향)으로 길이(L3)가 제1 본체부(123a)의 제2 방향(Y축 방향)으로 길이(L1)보다 작을 수 있다. 제2 본체부(121a)의 제2 방향으로 길이와 제1 본체부(123a)의 제2 방향으로 길이의 길이 비(L3:L1)는 1:3 내지 1:5일 수 있다. 길이 비가 1:3이상인 경우 제2 전극의 면적이 커져 정공 주입 효율이 개선될 수 있으며, 폭의 비가 1:5 이하인 경우 제2 본체부(121a)의 면적이 확보되어 전자 주입 효율이 개선될 수 있다.The length L3 of the
또한, 제2 가지부(121b)는 이웃한 제1 가지부(123b) 사이에 배치되고, 제2 가지부(121b)의 제1 방향으로 길이(L4)는 제1 가지부(123b)의 제1 방향으로 길이(L2)보다 작을 수 있다. 제2 가지부(121b)의 제1 방향으로 길이(L4)와 제1 가지부(123b)의 제1 방향으로 길이(L2)의 길이 비는 1:2 내지 1:4일 수 있다. 길이 비가 1:2 이상인 경우 제2 전극의 면적이 증가하여 정공 주입 효율이 개선될 수 있다. 그리고 길이 비가 1:4이하인 경우 제1 전극의 면적을 확보할 수 있어 전자 주입 효율이 개선될 수 있다.In addition, the
또한, 제2 도전형 반도체층(123)의 면적은 노출된 제1 도전형 반도체층(121)의 면적보다 클 수 있다. 제2 도전형 반도체층(123)의 면적(R1)은 노출된 제1 도전형 반도체층의 면적(R2)과 면적 비가 1:0.5 내지 1:0.8일 수 있다. 면적비가 1:0.5 이상인 경우 제1 전극의 면적이 확보되어 전자 주입 효율이 개선될 수 있으며, 제1 전극의 제2 전극을 둘러싸도록 배치될 수 있다. 따라서, 전류 분산 효율도 개선될 수 있다. 그리고 면적비가 1:0.8이하인 경우 제2 전극의 면적이 확보되어 정공 주입 효율이 개선될 수 있으며, 광 출력이 향상될 수 있다.In addition, an area of the second conductivity
그리고 제1 본체부(123a)는 제2 패드(163)와 제3 방향(Z축 방향)으로 중첩되도록 위치할 수 있다. 즉, 제1 본체부(123a)는 제2 패드(163) 하부에 위치할 수 있다.In addition, the
또한, 제1 가지부(123b)는 일부 영역이 제1 패드(153) 및 제2 패드(163) 각각의 하부에 위치할 수 있다. 다시 말해, 제1 가지부(123b)는 끝단(123b-1)이 제1 패드 하부에 위치할 수 있다. 이와 달리, 제2 가지부(121b)는 끝단(121b-1)이 제2 패드(163)의 하부에 위치할 수 있다. In addition, a partial region of the
그리고 제1 패드(153)는 제1 방향으로 평행한 제1 측면(153b) 및 제2 측면(153a)을 포함하고, 제2 패드(163)는 제1 방향과 평행하고 제2 측면(153a)에 가까운 제3 측면(163a), 및 제3 측면(163a)과 평행한 제4 측면(163b)을 포함할 수 있다.In addition, the
이때, 제2 가지부(121b)의 끝단(121b-1)에서 제2 패드(163)의 제4 측면(163b)까지 제2 방향의 거리(L5)는 제1 가지부(123b)의 끝단(123b-1) 에서 제1 패드(153)의 제1 측면(153b)까지 제2 방향의 거리(L6)보다 길 수 있다. 이에 따라, 제1 가지부(123b)와 제1 패드(153)의 중첩 면적은 제2 가지부(121b)와 제2 패드(163)의 중첩 면적보다 클 수 있다. At this time, the distance L5 in the second direction from the
이에 따라, 제1 가지부(123b)와 제1 패드(153)의 중첩 면적을 면적은 제2 가지부(121b)와 제2 패드(163)의 중첩 면적보다 크게 가져감으로써, 제2 패드(163)와 제2 가지부(121b) 사이에 위치하는 제2 절연층(172)이 제2 패드(163)와 제2 가지부(121b) 사이에서 습기에 약해져 신뢰성이 저하되는 문제를 방지할 수 있다. Accordingly, the overlapping area of the
또한, 노출된 제1 도전형 반도체층(121)은 평면(XY 평면) 상으로 제2 도전형 반도체층(123)을 둘러싸도록 배치될 수 있다. 그리고 노출된 제1 도전형 반도체층(121) 상에 제1 전극이 배치될 수 있다. 제1 전극은 노출된 제1 도전형 반도체층(121)의 형상에 대응되는 형상을 가질 수 있다. 그리고 제1 전극이 노출된 제1 도전형 반도체층(121)의 형상에 대응하고, 제2 전극이 제2 도전형 반도체층(123)의 형상에 대응하기에, 제1 전극은 평면상 제2 전극을 둘러싸는 형태로 배치될 수 있다.In addition, the exposed first conductivity
또한, 실시예에 따르면 제4 홀(172b)은 제1 본체부(123a) 및 제1 가지부(123b)와 제3 방향(Z축 방향)으로 중첩되도록 위치할 수 있다. In addition, according to the embodiment, the
보다 구체적으로, 실시예에서 제4 홀(172b)은 제1 본체부(123a) 상에 배치되는 본체 홀(172b-1) 및 제1 가지부(123b) 상에 배치되는 가지 홀(172b-2)을 포함할 수 있다. 이 때, 본체 홀(172b-1)은 제1 본체부(123a)와 제3 방향으로 중첩되고, 가지 홀(172b-2)은 제1 가지부(123b)와 제3 방향으로 중첩될 수 있다.More specifically, in the embodiment, the
이에 따라, 제4 홀(172b)이 제1 본체부(123a) 및 제1 가지부(123b) 상에 모두 배치함으로써, 제2 도전형 반도체층(123)의 면적 대비 둘레를 상술한 범위로 가져감으로써 신뢰성 및 광출력을 개선할 수 있다. Accordingly, by arranging the
또한, 이에 추가하여 본체 홀(172b-1)과 가지 홀(172b-2)이 제1 본체부(123a) 및 제1 가지부(123b)를 따라 반도체 구조물(120)의 일측에 전체적으로 위치하여 제2 전극(162)을 통해 제1 본체부(123a) 및 제1 가지부(123b)로 전류 스프레딩이 원할히 일어나게 할 수 있다.In addition, the
또한, 제2 도전형 반도체층(123)이 예를 들어 AlGaN으로 이루어진 경우(다만, 이러한 재질에 한정되는 것은 아니다), 제2 오믹전극(161)이 제2 도전형 반도체층(123)에 접촉하면 높은 저항에 의해 열이 다량 발생할 수 있다. 이 때, 발생한 열에 의해 제2 오믹전극(161)의 박리가 발생할 수 있으나, 실시예에 따르면 제1 본체부(123a)의 제2 방향(Y축 방향)으로 길이가 제1 가지부(123b)의 제1 방향(X축 방향)으로 길이보다 크게 가져감으로써 상술한 열을 고르게 분포함으로써 박리 현상을 방지하며 신뢰성을 개선할 수 있다.나아가, 제4 홀(172b)이 반도체 구조물(120) 상부에서 제1 본체부(123a)에 보다 인접하게 배치될 수 있다. 다시 말해, 제4 홀(172b)은 제2 도전형 반도체층(123) 상에서 제1 가지부(123b)와 제1 본체부(123a)가 접하는 일측에 집중하여 배치될 수 있다. 그리고 제4 홀(172b)이 다수 배치된 영역에 상술한 열이 더욱 크게 발생하여 전극의 박리 현상이 일어날 수 있으나, 실시예와 같이 제1 본체부(123a)의 제2 방향(Y축 방향)으로 길이가 제1 가지부(123b)의 제1 방향(X축 방향)으로 길이보다 크므로 열 분포도를 더욱 고르게 가져가 상기 박리 현상 억제를 더욱 효과적으로 제공할 수 있다.In addition, when the second conductivity-
또한, 추가적으로 제1 가지부(123b)의 제1 방향(X축 방향)으로 길이가 제1 본체부(123a)에서 멀어질수록 커질 수 있다. 다시 말해, 제1 가지부(123b)의 제1 방향(X축 방향)으로 길이가 제2 방향(Y축 방향)을 향해 점차 증가할 수 있다. 이러한 구성에 의하여, 제2 가지부(121b)는 제2 본체부(121a)로부터 멀어질수록 제1 방향(X축 방향)으로 폭이 감소할 수 있다. 이러한 구성에 의하여, 제2 도전형 반도체층(123)으로의 정공 주입이 제1 가지부(123b)에서 제1 본체부(123a)와 접하는 일측뿐만 아니라 반대편의 타측에서도 원할하게 일어날 수 있다.In addition, the length of the
뿐만 아니라, 복수 개의 가지 홀(172b-2)은 제1 가지부(123b) 상에 위치할 수 있다. 특히, 복수 개의 가지 홀(172b-2)은 하나의 제1 가지부(123b) 상에서 제2 방향으로 중첩되도록 위치할 수 있다. 이러한 구성에 의하여, 가지 홀(172b-2)을 통해 제1 가지부(123b)로 주입된 전류가 균일하게 스프레딩되어 반도체 소자의 광 출력이 개선될 수 있다.In addition, the plurality of branch holes 172b-2 may be located on the
또한, 복수 개의 가지 홀(172b-2)은 복수 개의 제1 가지부(123b) 및 제1 본체부(123a) 상에서 제1 방향으로 중첩되도록 배치될 수 있다. 즉, 복수 개의 가지 홀(172b-2)은 복수 개의 제1 가지부(123b) 및 제1 본체부(123a) 상에서 나란히 배치될 수 있다. 이로서, 실시예에 따른 반도체 소자는 가지 홀(172b-2)을 통해 제1 주입된 전류가 가지부(123b) 및 제1 본체부(123a)로 균일하게 스프레딩되어 반도체 소자의 광 출력이 개선될 수 있다.Also, the plurality of branch holes 172b-2 may be disposed to overlap in the first direction on the plurality of
또한, 복수 개의 본체 홀(172b-1) 중 적어도 하나는 제1 가지부(123b) 상의 가지 홀(172b-2)과 제2 방향으로 중첩될 수 있다. 이에, 실시예에 따른 반도체 소자에서는 각각의 제1 가지부(123b) 상에 위치하는 가지 홀(172b-2)에 대응하여 제1 본체부(123a)에 본체 홀(172b-1)을 배치함으로써 전류 스프레딩을 더욱 개선할 수 있다.In addition, at least one of the plurality of body holes 172b-1 may overlap the
또한, 제1 패드(153)의 면적은 제2 패드(163)의 면적보다 클 수 있다. 실시예로, 제1 패드(153)는 제1 방향(X축 방향)으로 길이가 복수 개의 제2 가지부(121b)의 제1 방향(X축 방향)으로 최대 길이보다 클 수 있다. 이에, 제2 가지부(121b) 각각은 제1 패드(153)와 제3 방향으로 적어도 일부 중첩될 수 있다. 그리고 이러한 구성에 의하여, 제1 패드(153)에서 제2 가지부(121b)로의 전자 주입이 용이하게 이루어질 수 있다.Also, the area of the
그리고 제2 패드(163)는 제1 방향(X축 방향)으로 길이가 복수 개의 제1 가지부(123b)의 제1 방향(X축 방향)으로 길이보다 클 수 있다. 또한, 제2 패드(163)는 제1 방향(X축 방향)으로 길이가 제1 본체부(123a)의 제1 방향(X축 방향)으로 길이보다 클 수 있다. 즉, 제2 가지부(123b) 각각은 제2 패드(163)와 제3 방향(Z축 방향)으로 적어도 일부 중첩될 수 있다. 이로써, 제2 패드(163)에서 제1 가지부(123b)로의 정공 주입이 용이하게 이루어질 수 있다.In addition, the length of the
또한, 제2 패드(163)는 제1 방향(X축 방향)으로 길이가 복수 개의 제2 가지부(121b)의 제1 방향(X축 방향)으로 최대 길이보다 작을 수도 있다. 즉, 제1 방향(X축 방향)으로 최외측에 위치하는 제2 가지부(121b)는 제2 패드(163)와 제3 방향(Z축 방향)으로 중첩되지 않을 수 있다. 이로써, 제2 패드(163)와 제2 가지부(121b)와의 제3 방향(Z축 방향)으로 중첩 영역을 줄여 제2 패드(163)와 제2 가지부(121b) 간의 반대 극성에 따른 신뢰성 저하를 방지할 수 있다.In addition, the length of the
또한, 변형예로 제2 패드(163)는 제2 도전형 반도체층(123)의 형상과 대응되는 형상을 가질 수 있다. 예컨대, 제2 패드(163)는 제2 도전형 반도체층(123)의 제1 본체부(123a) 상에 위치하는 본체 패드(미도시됨) 및 제1 가지부(123b) 상에 위치하는 가지 패드(미도시됨)를 포함할 수 있다. 이에 따라, 제2 패드(163)는 제2 가지부(121b), 제1 오믹전극, 제1 전극과 제3 방향으로 중첩되지 않을 수 있다. 이에, 제2 가지부(121b), 제1 오믹전극 및 제1 전극은 제2 패드(163)로 인한 신뢰성 저하를 용이하게 방지할 수 있다.In addition, as a modified example, the
도 7은 다른 실시예에 따른 반도체 소자의 평면도이다.7 is a plan view of a semiconductor device according to another exemplary embodiment.
도 7을 참조하면, 다른 실시예에 따른 반도체 소자는 제4 홀(172b)의 형상이 상술한 일 실시예에 따른 반도체 소자와 상이할 수 있다.Referring to FIG. 7, in the semiconductor device according to another embodiment, the shape of the
구체적으로, 제4 홀(172b)은 제1 방향(X축 방향)으로의 폭(Wa)이 제2 방향(Y축 방향)으로의 폭(Wb)보다 작을 수 있다. 이에, 제4 홀(172b)은 제1 방향(X축 방향)보다 제2 방향(Y축 방향)으로 보다 연장된 형상을 가질 수 있다.Specifically, the width Wa of the
이러한 구성에 의하여, 반도체 소자에서 제4 홀(172b)을 통해 제2 도전형 반도체층으로 주입되는 전류가 제2 방향(Y축 방향)으로 효율적으로 퍼질 수 있다. 또한, 복수 개의 제1 가지부(123b)가 제1 방향(X축 방향)으로 평행하게 배치되고 각 제1 가지부(123b)가 제4 홀(172b)을 가짐으로써 제1 방향(X축 방향)으로 전류 스프레딩이 원활히 이루어질 수 있다. 또한, 실시예에 따른 반도체 소자는 전류 스프레딩이 전 영역으로 효율적으로 이루어질 수 있다.With this configuration, current injected from the semiconductor device to the second conductivity type semiconductor layer through the
또한, 다른 실시예에 따른 반도체 소자는 상술한 실시예에 따른 반도체 소자 대비 동일 면적에서 제1 가지부(123b)의 개수가 더 클 수 있다.In addition, a semiconductor device according to another embodiment may have a larger number of
다시 말해, 제4 홀(127b)이 제1 방향 대비 제2 방향으로 폭이 길어짐으로써, 이에 대응하여 제1 가지부(123b)의 제1 방향(X축 방향)으로 길이가 감소할 수 있다. 이로써, 다른 실시예에 따른 반도체 소자는 제2 도전형 반도체층의 둘레가 증가하여 광 출력을 개선할 수 있다. 뿐만 아니라, 둘레의 증가에 따라 제2 전극이 얇아지더라도 전류 스프레딩을 개선하여 원활한 전류 스프레딩을 유지할 수 있다.In other words, since the width of the fourth hole 127b increases in the second direction compared to the first direction, the length of the
또한, 상술한 바와 같이 또한, 실시예에 따르면 제4 홀(172b)은 제1 본체부(123a) 및 제1 가지부(123b)와 제3 방향(Z축 방향)으로 중첩되도록 위치할 수 있다. In addition, as described above, according to the embodiment, the
또한, 제4 홀(172b)은 제1 본체부(123a) 상에 배치되는 본체 홀(172b-1) 및 제1 가지부(123b) 상에 배치되는 가지 홀(172b-2)을 포함할 수 있다. In addition, the
뿐만 아니라, 복수 개의 가지 홀(172b-2)은 제1 가지부(123b) 상에 위치할 수 있다. 특히, 복수 개의 가지 홀(172b-2)은 하나의 제1 가지부(123b) 상에서 제2 방향으로 중첩되도록 배치될 수 있다. 이러한 구성에 의하여, 가지 홀(172b-2)을 통해 제1 가지부(123b)로 주입된 전류가 반도체 구조물에서 균일하게 스프레딩되어 반도체 소자의 광 출력이 개선될 수 있다.In addition, the plurality of branch holes 172b-2 may be located on the
또한, 복수 개의 가지 홀(172b-2)은 복수 개의 제1 가지부(123b) 및 제1 본체부(123a) 상에서 제1 방향으로 중첩되도록 배치될 수 있다. 즉, 복수 개의 가지 홀(172b-2)은 복수 개의 제1 가지부(123b) 및 제1 본체부(123a) 상에서 나란히 배치될 수 있다. 이로서, 실시예에 따른 반도체 소자는 가지 홀(172b-2)을 통해 제1 가지부(123b) 및 제1 본체부(123a)로 주입된 전류가 균일하게 스프레딩되어 반도체 소자의 광 출력이 개선될 수 있다.Also, the plurality of branch holes 172b-2 may be disposed to overlap in the first direction on the plurality of
또한, 복수 개의 본체 홀(172b-1) 중 적어도 하나는 제1 가지부(123b) 상의 가지 홀(172b-2)과 제2 방향으로 중첩될 수 있다. 이에, 실시예에 따른 반도체 소자에서는 각각의 제1 가지부(123b) 상에 위치하는 가지 홀(172b-2)에 대응하여 제1 본체부(123a)에 본체 홀(172b-1)을 배치함으로써 전류 스프레딩을 더욱 개선할 수 있다.In addition, at least one of the plurality of body holes 172b-1 may overlap the
그리고 다른 실시예에 따른 반도체 소자는 상술한 제4 홀(172b)의 형상과 제1 가지부(123b) 이외의 구성(기판, 기판 상에 배치되는 반도체 구조물, 반도체 구조물 상에 배치되는 제1 절연층, 제1 도전형 반도체층 상에 배치되는 제1 오믹전극, 제2 도전형 반도체층 상에 배치되는 제2 오믹전극, 제1 오믹전극 상에 배치되는 제1 전극, 제2 오믹전극 상에 배치되는 제2 전극, 및 제1 전극 및 제2 전극 상에 배치되는 제2 절연층, 제1 전극과 전기적으로 연결되는 제1 패드, 제2 전극과 전기적으로 연결되는 제2 패드)을 더 포함할 수 있다. 또한, 상술한 제4 홀(172b)의 형상과 제1 가지부(123b) 이외의 구성은 상기 기재한 내용이 동일하게 적용될 수 있다.In addition, the semiconductor device according to another embodiment has a configuration other than the shape of the
도 8은 또 다른 실시예에 따른 반도체 소자의 평면도이고, 도 9는 도 8에서 K부분의 확대도이다.8 is a plan view of a semiconductor device according to another embodiment, and FIG. 9 is an enlarged view of a portion K in FIG. 8.
도 8 및 도 9를 참조하면, 또 다른 실시예에 따른 반도체 소자는 제1 가지부가 복수 개의 서브 가지를 더 포함할 수 있다.Referring to FIGS. 8 and 9, in a semiconductor device according to another exemplary embodiment, the first branch portion may further include a plurality of sub-branches.
구체적으로, 또 다른 실시예에 따른 반도체 소자에서 제2 도전형 반도체층(123) 상술한 바와 마찬가지로 제1 본체부(123a) 및 제1 가지부(123b)를 포함할 수 있다. 또한, 제1 본체부(123a)는 제1 방향으로 연장될 수 있고, 제1 가지부(123b)는 제2 방향으로 연장될 수 있다. Specifically, in the semiconductor device according to another embodiment, the second conductivity-
앞서 설명한 바와 마찬가지로, 제1 본체부(123a)는 제1 도전형 반도체층(123)의 일 측면에 인접하게 배치될 수 있다. 그리고 제1 본체부(123a)는 제1 방향(X축 방향)으로 연장 배치될 수 있다. 즉, 실시예에서 제1 본체부(123a)는 제1 방향(X축 방향)으로 길이가 제2 방향(Y축 방향)으로 길이보다 클 수 있다.As described above, the
또한, 제1 가지부(123b)는 제1 본체부(123a)의 제2 외측면 상에서 제2 방향(Y축 방향)으로 연장 배치될 수 있다. 다시 말해, 제1 가지부(123b)는 제2 방향(Y축 방향)으로 길이가 제1 방향(X축 방향)으로 길이보다 클 수 있다. 또한, 각 제1 가지부(123b)는 제1 본체부(123a)의 일 외측면(예컨대, 제2 외측면) 상에서 제1 방향(X축 방향)으로 이격하여 배치될 수 있다.In addition, the
구체적으로, 제1 가지부(123b)는 제1 본체부(123a)와 접하는 제5 외측면, 제5 외측면과 마주보게 위치하고 제1 방향(X축 방향)과 평행한 제6 외측면을 포함할 수 있다. 그리고 제1 가지부(123b)는 제5 외측면과 제6 외측면 사이에 배치되는 제7 외측면과 제8 외측면을 포함할 수 있다. 이에 대한 설명은 상술한 내용이 동일하게 적용될 수 있다. 그리고 제5 외측면은 제2 외측면의 일부와 접하기에 제1 방향(X축 방향)과 평행하게 배치될 수 있으며, 제7 외측면과 제8 외측면은 서로 마주보고 일부가 제2 방향(Y축 방향)과 평행하게 배치될 수 있다. Specifically, the
이 때, 제1 가지부(123b)는 제2 방향으로 연장되는 제1 본체 가지(123ba)에 제1-1 방향(X1축 방향)으로 연장되는 제1 서브 가지(123bb) 및 제1-2 방향(X2축 방향)으로 연장되는 제2 서브 가지(123bc)를 더 포함할 수 있다. 여기서, 제1 방향(X축 방향)은 제1-1 방향(X1 축 방향) 및 제1-2 방향(X2축 방향)을 포함하고, 제1-1 방향(X1축 방향)은 제1-2 방향(X2축 방향)에 반대 방향이다. 그리고 제2 방향(Y축 방향)은 제2-1 방향(Y1축 방향) 및 제2-2 방향(Y2축 방향)을 포함하고, 제2-1 방향(Y1축 방향)은 제2-2 방향(Y2축 방향)에 반대 방향이다.In this case, the
또한, 제1 가지부(123b)가 제1 본체 가지(123ba), 제1 서브 가지(123bb) 및 제2 서브 가지(123bc)를 더 포함하더라도, 제1 가지부(123b)의 제1 방향(X축 방향)으로 길이는 제2 방향(Y축 방향)으로 길이보다 작을 수 있다.In addition, even if the
그리고 제1 서브 가지(123bb)는 일단이 제1 본체 가지(123ba)와 연결될 수 있다. 또한, 제1 서브 가지(123bb)는 복수 개일 수 있다. 즉, 하나의 제1 본체 가지(123a)는 복수 개의 제1 서브 가지(123bb)와 연결될 수 있다. 그리고 복수 개의 제1 서브 가지(123bb)는 제2 방향으로 이격 배치되어 제2 방향으로 중첩될 수 있다.In addition, one end of the first sub branch 123bb may be connected to the first body branch 123ba. In addition, there may be a plurality of first sub-branches 123bb. That is, one
또한, 제1 서브 가지(123bb)는 복수 개의 제1 본체 가지(123ba) 각각에 연결될 수 있다. 이러한 복수 개의 제1 서브 가지(123bb)는 복수 개의 제1 가지부(123b)에서 제2 방향으로 나란히 배치될 수 있다. 즉, 복수 개의 제1 서브 가지(123bb)는 복수 개의 제1 가지부(123b)에서 제2 방향으로 중첩하게 배치될 수 있다.In addition, the first sub-branch 123bb may be connected to each of the plurality of first body branches 123ba. The plurality of first sub-branches 123bb may be arranged side by side in the second direction in the plurality of
그리고 제1 서브 가지(123bb) 상에 제4 홀(172b)이 배치될 수 있다. 이에 따라, 복수 개의 제4 홀(172b)은 하나의 제1 가지부(123b)에서 제2 방향으로 나란히 배치될 수 있다. 즉, 복수 개의 제4 홀(172b)은 하나의 제1 가지부(123b)에서 제2 방향으로 중첩하게 배치될 수 있다. In addition, a
반면, 복수 개의 제4 홀(172b)은 복수 개의 제1 가지부(123b)(제1 서브 가지)에서 제1 방향으로 나란히 배치될 수 있다. 즉, 복수 개의 제4 홀(172b)은 복수 개의 제1 가지부(123b)에서 제1 방향으로 중첩하게 배치될 수 있다. 이러한 구성에 의하여, 제2 도전형 반도체층의 둘레가 커져 광 출력을 상승할 수 있으며, 제4 홀(172b)을 통해 원할한 전류 스프레딩도 제공할 수 있다.On the other hand, the plurality of
마찬가지로, 제2 서브 가지(123bc)는 일단이 제1 본체 가지(123ba)와 연결될 수 있다. 또한, 제2 서브 가지(123bc)는 복수 개일 수 있다. 즉, 하나의 제1 본체 가지(123a)는 복수 개의 제2 서브 가지(123bc)와 연결될 수 있다. 그리고 복수 개의 제2 서브 가지(123bc)는 제2 방향으로 이격 배치되어 제2 방향으로 중첩될 수 있다.Likewise, one end of the second sub branch 123bc may be connected to the first body branch 123ba. Also, there may be a plurality of second sub-branches 123bc. That is, one
또한, 제2 서브 가지(123bc)는 복수 개의 제1 본체 가지(123ba) 각각에 연결될 수 있다. 이러한 복수 개의 제2 서브 가지(123bc)는 복수 개의 제1 가지부(123b)에서 제2 방향으로 나란히 배치될 수 있다. 즉, 복수 개의 제2 서브 가지(123bc)는 복수 개의 제1 가지부(123b)에서 제2 방향으로 중첩하게 배치될 수 있다.In addition, the second sub-branch 123bc may be connected to each of the plurality of first body branches 123ba. The plurality of second sub-branches 123bc may be arranged side by side in the second direction in the plurality of
그리고 제2 서브 가지(123bc) 상에 제4 홀(172b)이 배치될 수 있다. 이에 따라, 복수 개의 제4 홀(172b)은 하나의 제1 가지부(123b)에서 제2 방향으로 나란히 배치될 수 있다. 즉, 복수 개의 제4 홀(172b)은 하나의 제1 가지부(123b)에서 제2 방향으로 중첩하게 배치될 수 있다. In addition, a
반면, 복수 개의 제4 홀(172b)은 복수 개의 제1 가지부(123b)(제1 서브 가지)에서 제1 방향으로 나란히 배치될 수 있다. 즉, 복수 개의 제4 홀(172b)은 복수 개의 제1 가지부(123b)에서 제1 방향으로 중첩하게 배치될 수 있다. 이러한 구성에 의하여, 제2 도전형 반도체층의 둘레가 커져 광 출력을 상승할 수 있으며, 제4 홀(172b)을 통해 원할한 전류 스프레딩도 제공할 수 있다.On the other hand, the plurality of
이 때, 제4 홀(172b)은 제1 서브 가지(123bb) 상에 배치되는 제4-1 홀(172ba) 및 제4-2 홀(172bb)을 포함할 수 있다. 이 때, 제4-1 홀(172ba) 및 제4-2 홀(172bb)은 이격 배치되며, 제1 방향 및 제2 방향으로 중첩되도록 배치되지 않을 수 있다. In this case, the
이러한 구성에 의하여, 제2 도전형 반도체층의 둘레를 증가하면서 제1 오믹전극 또는 제1 전극의 넓이를 증가할 수 있다. 이에 따라, 광 출력을 증가하면서 동작 전압을 낮춰 전기적 특성을 개선할 수 있다.With this configuration, it is possible to increase the area of the first ohmic electrode or the first electrode while increasing the circumference of the second conductivity type semiconductor layer. Accordingly, it is possible to improve the electrical characteristics by lowering the operating voltage while increasing the light output.
뿐만 아니라, 제2 서브 가지(123bc)와 제1 서브 가지(123bb)는 동일한 제1 본체 가지(123ba)와 연결될 수 있다. 이 때, 제1 서브 가지(123bb)와 제2 서브 가지(123bc)는 제2 방향으로 서로 이격 배치될 수 있다. 예컨대, 제1 서브 가지(123bb)와 제2 서브 가지(123bc)는 제2 방향으로 교차 배치될 수 있다. In addition, the second sub-branch 123bc and the first sub-branch 123bb may be connected to the same first body branch 123ba. In this case, the first sub-branches 123bb and the second sub-branches 123bc may be spaced apart from each other in the second direction. For example, the first sub-branch 123bb and the second sub-branch 123bc may be intersected in the second direction.
다시 말해, 또 다른 실시예에 따른 반도체 소자에서 제1 가지부(123b)는 제1 서브 가지(123bb) 및 제2 서브 가지(123bc) 중 적어도 하나를 포함할 수 있다. 예컨대, 제1 가지부(123b)는 제1 서브 가지(123bb)만을 포함할 수도 있고, 제2 서브 가지(123bc)만을 포함할 수도 있다.In other words, in the semiconductor device according to another embodiment, the
또한, 제4-1 홀(172ba)은 제1 중심(Ca)을 가질 수 있으며, 하나의 제1 가지부(123b)에서 제1 중심(Ca)은 제2 방향으로 중첩될 수 있다. 여기서, 제4-1 홀(172ba)의 제1 중심(Ca)은 제4-1 홀(172ba)이 원인 경우 원의 중심일 수 있으며, 제4-1 홀(172ba)이 원이 아닌 형상을 갖는 경우 무게중심일 수 있다.Also, the 4-1th hole 172ba may have a first center Ca, and the first center Ca may overlap in a second direction in one
또한, 제4-2 홀(172bb)은 제2 중심(Cb)을 가질 수 있으며, 하나의 제1 가지부(123b)에서 제2 중심(Cb)은 제2 방향으로 중첩될 수 있다. 여기서, 제4-1 홀(172ba)의 제2 중심(Ca)은 제4-1 홀(172ba)이 원인 경우 원의 중심일 수 있으며, 제4-1 홀(172ba)이 원이 아닌 형상을 갖는 경우 무게중심일 수 있다.Also, the 4-2th hole 172bb may have a second center Cb, and the second center Cb of one
또한, 제1 중심(Ca)과 제2 중심(Cb)은 하나의 제1 가지부(123b)에서 제2 방향으로 중첩되지 않을 수 있다.In addition, the first center Ca and the second center Cb may not overlap in the second direction from one
다만, 복수 개의 제1 가지부(123b)에서 제1 중심(Ca)은 서로 제1 방향으로 중첩될 수 있다. 예컨대, 제1 방향으로 이격된 복수 개의 제1 중심(Ca)을 서로 연결한 제1 가상선(V1)은 제1 방향에 평행할 수 있다.However, in the plurality of
또한, 복수 개의 제1 가지부(123b)에서 제2 중심(Cb)은 서로 제1 방향으로 중첩될 수 있다. 예컨대, 제1 방향으로 이격된 복수 개의 제2 중심(Cb)을 서로 연결한 제2 가상선(V2)은 제1 방향에 평행할 수 있다.In addition, the second center Cb of the plurality of
그리고 제1 가상선(V1)과 제2 가상선(V2)은 서로 평행하며, 제2 방향으로 이격 배치될 수 있다. 이러한 구성에 의하여, 제4-1 홀(172ba) 및 제4-2 홀(172bb)을 통해 정공 주입이 균일하게 이루어질 수 있다. In addition, the first virtual line V1 and the second virtual line V2 are parallel to each other and may be spaced apart from each other in the second direction. With this configuration, hole injection may be uniformly performed through the 4-1th hole 172ba and the 4-2th hole 172bb.
또한, 또 다른 실시예에 따른 반도체 소자는 상술한 제4 홀(172b)과 제1 가지부(123b) 이외에 다른 구성(기판, 기판 상에 배치되는 반도체 구조물, 반도체 구조물 상에 배치되는 제1 절연층, 제1 도전형 반도체층 상에 배치되는 제1 오믹전극, 제2 도전형 반도체층 상에 배치되는 제2 오믹전극, 제1 오믹전극 상에 배치되는 제1 전극, 제2 오믹전극 상에 배치되는 제2 전극, 및 제1 전극 및 제2 전극 상에 배치되는 제2 절연층, 제1 전극과 전기적으로 연결되는 제1 패드, 제2 전극과 전기적으로 연결되는 제2 패드)을 더 포함할 수 있다. 또한, 상술한 제4 홀(172b)의 형상과 제1 가지부(123b) 이외의 구성은 상기 기재한 내용이 동일하게 적용될 수 있다.In addition, the semiconductor device according to another embodiment has a configuration other than the above-described
도 10a 및 도 10b는 식각에 의해 반도체 구조물까지 도시한 평면도 및 단면도이다.10A and 10B are plan and cross-sectional views showing a semiconductor structure by etching.
도 10a 및 도 10b를 참조하면, 기판(110)상에 버퍼층(111)과 제1 도전형 반도체층(121), 활성층(122), 및 제2 도전형 반도체층(123)을 포함하는 반도체 구조물(120)을 배치할 수 있다. 10A and 10B, a semiconductor structure including a
실시 예에 따르면, 상술한 바와 같이 반도체 구조물(120)은 식각에 의해 제1 도전형 반도체층(121)이 노출된 비발광부(M2) 및 비발광부(M2)보다 돌출된 발광부(M1)를 포함할 수 있다. 발광부(M1)는 활성층(122) 및 제2 도전형 반도체층(123)을 포함할 수 있다.According to the embodiment, as described above, the
발광부(M1)의 제2 도전형 반도체층(123)은 적정 둘레와 면적의 비를 갖기 위해 제1 방향(X축 방향)으로 연장된 제1 본체부와 제2 방향(Y축 방향)으로 연장된 복수 개의 제1 가지부를 포함할 수 있다. The second conductivity-
도 11a 및 도 11b는 반도체 구조물 상에 제1 절연층을 형성한 평면도 및 단면도이다.11A and 11B are plan and cross-sectional views in which a first insulating layer is formed on a semiconductor structure.
도 11a 및 도 11b를 참조하면, 반도체 구조물(120) 상에 제1 절연층(171)을 형성하고 제1 홀(171a)과 제2 홀(171b)을 형성할 수 있다. 제1 절연층(171)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.11A and 11B, a first insulating
도 12a 및 도 12b는 제1 오믹전극을 형성한 평면도 및 단면도이고, 도 13a 및 도 13b는 제2 오믹전극을 형성한 평면도 및 단면도이다.12A and 12B are plan and cross-sectional views in which a first ohmic electrode is formed, and FIGS. 13A and 13B are plan and cross-sectional views in which a second ohmic electrode is formed.
도 12a 및 도 12b를 참조하면, 노출된 제1 도전형 반도체층(121)상에 제1 오믹전극(151)을 형성할 수 있다. 제1 오믹전극(151)의 두께는 제1 절연층(171)의 두께보다 두꺼울 수 있다. 이후 도 13a 및 도 13b와 같이, 제2 도전형 반도체층(123) 상에 제2 오믹전극(161)을 형성할 수 있다.12A and 12B, a first
제1 오믹전극(151)과 제2 오믹전극(161)을 형성하는 방법은 일반 오믹전극을 형성하는 방법이 그대로 적용될 수 있다. 제1 오믹전극(151)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 오믹전극(151)은 복수의 금속층(예: Cr/Al/Ni)을 포함하고 제2 오믹전극(161)은 ITO를 포함할 수 있으나 반드시 이에 한정하지 않는다.As a method of forming the first
도 14a 및 도 14b는 제1 전극, 제2 전극 및 제2 절연층을 형성한 평면도 및 단면도이다.14A and 14B are plan and cross-sectional views in which a first electrode, a second electrode, and a second insulating layer are formed.
도 14a 및 도 14b를 참조하면, 제1 오믹전극(151) 상에 제1 전극(152)이 배치될 수 있다. 제1 전극(152)은 제1 오믹전극(151)상에 배치될 수 있다. 14A and 14B, a
제2 전극(162)은 제2 오믹전극(161)상에 배치될 수 있다. 제1 전극(152)은 제2 오믹전극(161)의 측면까지 커버할 수 있다.The
제1 전극(152)과 제2 전극(162)은 Ni/Al/Au, 또는 Ni/IrOx/Au, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나 특별히 한정하지 않는다. 다만, 제1 전극(152)과 제2 전극(162)은 외부로 노출되는 최외곽층이 Au를 포함할 수 있다.The
또한, 제2 절연층(172)은 제1 전극(152) 제2 전극(162) 및 제1 절연층(171) 상에 배치될 수 있다. 제2 절연층(172)은 제1 전극(152)을 노출시키는 제3 홀(172a) 및 제2 전극(162)을 노출시키는 제4 홀(162a)을 포함할 수 있다.In addition, the second insulating
도 15a 및 도 15b는 제1 패드 및 제2 패드를 형성한 평면도 및 단면도이다.15A and 15B are plan and cross-sectional views in which a first pad and a second pad are formed.
도 15a 및 도 15b를 참조하면, 제1 패드(153)는 제3 홀(172a)을 통해 제1 전극(152)과 전기적으로 연결될 수 있다. 또한, 제2 패드(163)는 제4 홀(162a)을 통해 제2 전극(162)과 전기적으로 연결될 수 있다.15A and 15B, the
반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.The semiconductor device can be applied to various types of light source devices. For example, the light source device may be a concept including a sterilization device, a curing device, a lighting device, and a display device and a vehicle lamp. That is, the semiconductor device can be applied to various electronic devices that are disposed in a case to provide light.
살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilization device may sterilize a desired area by including the semiconductor device according to the embodiment. The sterilization device may be applied to household appliances such as water purifiers, air conditioners, and refrigerators, but is not limited thereto. That is, the sterilization device can be applied to all products (eg, medical devices) that require sterilization.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.Exemplarily, the water purifier may include a sterilization device according to an embodiment to sterilize circulating water. The sterilization device is disposed in a nozzle or outlet through which water circulates to irradiate ultraviolet rays. In this case, the sterilization device may include a waterproof structure.
경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing apparatus may cure various types of liquids by including the semiconductor device according to the embodiment. The liquid may be the broadest concept including all of the various materials that are cured when irradiated with ultraviolet rays. Exemplarily, the curing device can cure various types of resins. Alternatively, the curing device may be applied to cure cosmetic products such as manicure.
조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The lighting device may include a light source module including a substrate and the semiconductor device of the embodiment, a heat dissipation unit for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal received from the outside to provide the light source module. In addition, the lighting device may include a lamp, a head lamp, or a street light.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may constitute a backlight unit.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.The reflector is disposed on the bottom cover, and the light emitting module may emit light. The light guide plate is disposed in front of the reflective plate to guide light emitted from the light emitting module to the front, and the optical sheet may include a prism sheet and the like, and may be disposed in front of the light guide plate. A display panel may be disposed in front of the optical sheet, an image signal output circuit supplies an image signal to the display panel, and a color filter may be disposed in front of the display panel.
반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.When the semiconductor device is used as a backlight unit of a display device, it may be used as an edge type backlight unit or a direct type backlight unit.
반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.In addition to the above-described light emitting diode, the semiconductor device may be a laser diode.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.Like the light emitting device, the laser diode may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure. In addition, the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor are bonded to each other and use the electro-luminescence phenomenon in which light is emitted when current is passed, but the direction of the emitted light There are differences in and phase. In other words, in the laser diode, light having a specific wavelength (monochrome light, monochromatic beam) can be emitted in the same direction with the same phase by using a phenomenon of stimulated emission and constructive interference. Therefore, it can be used for optical communication, medical equipment, and semiconductor processing equipment.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As an example of the light-receiving element, a photodetector, which is a kind of transducer that detects light and converts its intensity into an electric signal, is exemplified. As such photodetectors, photovoltaic cells (silicon, selenium), photoelectric devices (cadmium sulfide, cadmium selenide), photodiodes (for example, PDs with peak wavelengths in the visible blind spectral region or true blind spectral region), photoelectric devices Transistors, photomultiplier tubes, photoelectric tubes (vacuum, gas encapsulated), IR (Infra-Red) detectors, etc. are provided, but embodiments are not limited thereto.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, semiconductor devices such as photodetectors may be generally manufactured using a direct bandgap semiconductor having excellent light conversion efficiency. Alternatively, photodetectors have various structures, and the most common structures include a pin-type photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal semiconductor metal (MSM) photodetector. have.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode may include a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer having the above-described structure, as in the light emitting device, and has a pn junction or a pin structure. The photodiode operates by applying a reverse bias or a zero bias, and when light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be substantially proportional to the intensity of light incident on the photodiode.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. A photovoltaic cell or a solar cell is a type of photodiode and can convert light into electric current. The solar cell may include a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer having the above-described structure, similarly to the light emitting device.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it may be used as a rectifier of an electronic circuit through the rectification characteristic of a general diode using a p-n junction, and may be applied to an ultra-high frequency circuit and applied to an oscillation circuit.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor device is not necessarily implemented as a semiconductor, and may further include a metallic material in some cases. For example, a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented by a p-type or n-type dopant. It may be implemented using a doped semiconductor material or an intrinsic semiconductor material.
Claims (7)
상기 기판 상에 배치되는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 리세스를 포함하는 반도체 구조물;
상기 제1 도전형 반도체층 상에 배치되는 제1 전극;
상기 제2 도전형 반도체층 상에 배치된 제2 전극;
상기 제1 전극 상에 배치된 제1 패드;
상기 제2 전극 상에 서로 이격 배치된 복수 개의 제2 패드; 및
상기 제1 전극 및 상기 제2 전극 상에 배치되는 절연층;을 포함하고,
제2 도전형 반도체층은,
제1 방향으로 연장되는 본체부; 및
상기 본체부에서 상기 제1 방향에 수직한 제2 방향으로 연장되는 가지부;를 포함하고,
상기 절연층은 상기 가지부 상에 배치되는 제1 홀을 포함하고,
상기 제2 패드는 상기 제1 홀을 통해 상기 제2 전극과 전기적으로 연결되고,
상기 본체부의 상기 제2 방향으로 길이는 상기 가지부의 제1 방향으로 길이보다 큰 반도체 소자.Board;
A first conductivity type semiconductor layer, a second conductivity type semiconductor layer disposed on the substrate, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, the second conductivity type A semiconductor structure including a semiconductor layer and a recess penetrating the active layer;
A first electrode disposed on the first conductivity type semiconductor layer;
A second electrode disposed on the second conductivity type semiconductor layer;
A first pad disposed on the first electrode;
A plurality of second pads spaced apart from each other on the second electrode; And
Including; an insulating layer disposed on the first electrode and the second electrode,
The second conductivity type semiconductor layer,
A body portion extending in a first direction; And
Including; a branch portion extending in a second direction perpendicular to the first direction from the body portion,
The insulating layer includes a first hole disposed on the branch,
The second pad is electrically connected to the second electrode through the first hole,
A semiconductor device having a length of the body portion in the second direction greater than a length of the branch portion in the first direction.
상기 제1 방향은 제1-1 방향; 및 상기 제1-1 방향에 반대 방향인 제1-2 방향을 포함하고,
상기 가지부는 상기 제1-1 방향으로 연장되는 제1 서브 가지 또는 상기 제1-2 방향으로 연장되는 제2 서브 가지;를 더 포함하는 반도체 소자.The method of claim 1,
The first direction is a 1-1 direction; And a 1-2 direction opposite to the 1--1 direction,
The semiconductor device further comprises a first sub-branch extending in the 1-1 direction or a second sub-branch extending in the 1-2 direction.
상기 가지부는 복수 개이고,
상기 제1 서브 가지는 복수 개의 가지부에서 제2 방향으로 나란히 배치되는 반도체 소자.The method of claim 2,
The branch portion is plural,
The first sub-branches are arranged side by side in a second direction in a plurality of branch portions.
상기 가지부는 복수 개이고,
상기 제2 서브 가지는 복수 개의 가지부에서 제2 방향으로 나란히 배치되는 반도체 소자.The method of claim 2,
The branch portion is plural,
The second sub-branches are arranged side by side in a second direction in a plurality of branch portions.
상기 제1 서브 가지 및 상기 제2 서브 가지는 상기 제2 방향으로 교차 배치되는 반도체 소자.The method of claim 2,
The first sub-branch and the second sub-branch are intersected in the second direction.
상기 제1 홀은 상기 제1 서브 가지 상에 배치되는 제1-1 홀; 및 상기 제2 서브 가지 상에 배치되는 제1-2 홀을 포함하고,
상기 제1-1 홀은 상기 제1-2 홀과 상기 제2 방향으로 중첩되지 않는 반도체 소자.The method of claim 5,
The first hole is a 1-1 hole disposed on the first sub-branch; And a 1-2 hole disposed on the second sub-branch,
The first-first hole does not overlap with the first-second hole in the second direction.
상기 제1 홀은 상기 제1 방향으로의 길이가 상기 제2 방향으로의 길이보다 보다 작은 반도체 소자.The method of claim 1,
The first hole is a semiconductor device whose length in the first direction is smaller than the length in the second direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190064376A KR102603255B1 (en) | 2019-05-31 | 2019-05-31 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190064376A KR102603255B1 (en) | 2019-05-31 | 2019-05-31 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200137657A true KR20200137657A (en) | 2020-12-09 |
KR102603255B1 KR102603255B1 (en) | 2023-11-16 |
Family
ID=73787576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190064376A KR102603255B1 (en) | 2019-05-31 | 2019-05-31 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102603255B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043934A (en) * | 2007-08-08 | 2009-02-26 | Toyoda Gosei Co Ltd | Flip-chip type light-emitting element |
KR20140022640A (en) * | 2012-08-14 | 2014-02-25 | 삼성전자주식회사 | Semiconductor light emitting device and light emitting apparatus |
KR20170016630A (en) * | 2015-08-04 | 2017-02-14 | 서울바이오시스 주식회사 | Light emitting diode and method of fabricating the same |
-
2019
- 2019-05-31 KR KR1020190064376A patent/KR102603255B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043934A (en) * | 2007-08-08 | 2009-02-26 | Toyoda Gosei Co Ltd | Flip-chip type light-emitting element |
KR20140022640A (en) * | 2012-08-14 | 2014-02-25 | 삼성전자주식회사 | Semiconductor light emitting device and light emitting apparatus |
KR20170016630A (en) * | 2015-08-04 | 2017-02-14 | 서울바이오시스 주식회사 | Light emitting diode and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR102603255B1 (en) | 2023-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10593838B2 (en) | Semiconductor device | |
KR102656815B1 (en) | Smeiconductor device | |
KR102434368B1 (en) | Semiconductor device | |
KR20190116827A (en) | Semiconductor device | |
KR102603255B1 (en) | Semiconductor device | |
KR102608517B1 (en) | Semiconductor device | |
KR102582184B1 (en) | Semiconductor device and semiconductor device package including the same | |
KR20190109848A (en) | Semiconductor device | |
KR20190098624A (en) | Semiconductor divece and package including same | |
KR20190098625A (en) | Semiconductor device | |
KR102468809B1 (en) | Semiconductor device | |
KR20210016779A (en) | Semiconductor device | |
KR102512841B1 (en) | Semiconductor device | |
KR102411948B1 (en) | Semiconductor device | |
KR102388795B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR20180029750A (en) | Semiconductor device and semiconductor device package including the same | |
KR20170135381A (en) | Semiconductor device package | |
KR20170129008A (en) | Semiconductor device package | |
KR20170124283A (en) | Semiconductor device package | |
KR102552889B1 (en) | Semiconductor device, semiconductor device package and mathod for manufacturing the same | |
KR20210027943A (en) | Semiconductor device | |
KR20210024831A (en) | Semiconductor device | |
KR20210017483A (en) | Semiconductor device | |
KR20200143851A (en) | Semiconductor device package | |
KR20210030718A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |