KR20200143851A - Semiconductor device package - Google Patents

Semiconductor device package Download PDF

Info

Publication number
KR20200143851A
KR20200143851A KR1020190071431A KR20190071431A KR20200143851A KR 20200143851 A KR20200143851 A KR 20200143851A KR 1020190071431 A KR1020190071431 A KR 1020190071431A KR 20190071431 A KR20190071431 A KR 20190071431A KR 20200143851 A KR20200143851 A KR 20200143851A
Authority
KR
South Korea
Prior art keywords
semiconductor device
light
region
semiconductor
wavelength conversion
Prior art date
Application number
KR1020190071431A
Other languages
Korean (ko)
Inventor
사카이 타카아키
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190071431A priority Critical patent/KR20200143851A/en
Publication of KR20200143851A publication Critical patent/KR20200143851A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil

Abstract

According to an embodiment of the present invention, provided is a semiconductor device package including: a substrate; a plurality of semiconductor devices disposed on the substrate; a wall portion disposed between the plurality of semiconductor devices; and a wavelength conversion layer disposed on the plurality of semiconductor devices and the wall portion, wherein an upper surface of the wall portion is disposed between the upper surface of the wavelength conversion layer and the upper surface of the semiconductor device, thereby improving contrast by placing the wall portion between the semiconductor devices.

Description

반도체 소자 패키지{SEMICONDUCTOR DEVICE PACKAGE}Semiconductor device package {SEMICONDUCTOR DEVICE PACKAGE}

실시예는 반도체 소자 패키지에 관한 것이다.The embodiment relates to a semiconductor device package.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many advantages, such as having a wide and easily adjustable band gap energy, and thus can be used in various ways as light emitting devices, light receiving devices, and various diodes.

특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.In particular, light emitting devices such as light emitting diodes and laser diodes using group 3-5 or group 2-6 compound semiconductor materials are developed in red, green, and There is an advantage of being able to implement light in various wavelength bands such as blue and ultraviolet rays. In addition, a light emitting device such as a light emitting diode or a laser diode using a group 3-5 or group 2-6 compound semiconductor material can implement a white light source having good efficiency by using a fluorescent material or by combining colors. These light-emitting devices have advantages of low power consumption, semi-permanent life, fast response speed, safety, and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.In addition, when a light-receiving device such as a photodetector or a solar cell is also manufactured using a Group 3-5 or Group 2-6 compound semiconductor material, the development of the device material absorbs light in various wavelength ranges to generate photocurrent. By doing so, light in various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, such a light-receiving device has advantages of fast response speed, safety, environmental friendliness, and easy control of device materials, and thus can be easily used for power control or ultra-high frequency circuits or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, the semiconductor device can replace the transmission module of the optical communication means, the light emitting diode backlight that replaces the Cold Cathode Fluorescence Lamp (CFL) that constitutes the backlight of the LCD (Liquid Crystal Display) display device, and a fluorescent lamp or incandescent light bulb. Applications are expanding to white light-emitting diode lighting devices, automobile headlights, traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device can be extended to high-frequency application circuits, other power control devices, and communication modules.

발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.The light emitting device (Light Emitting Device) can be provided as a pn junction diode having a characteristic in which electrical energy is converted into light energy by using a group 3-5 element or a group 2-6 element on the periodic table. Various wavelengths can be implemented by adjusting the composition ratio.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors are attracting great interest in the development of optical devices and high-power electronic devices due to their high thermal stability and wide band gap energy. In particular, a blue light emitting device, a green light emitting device, an ultraviolet (UV) light emitting device, and a red light emitting device using a nitride semiconductor have been commercialized and widely used.

예를 들어, 자외선 발광소자의 경우, 200nm~400nm의 파장대에 분포되어 있는 빛을 발생하는 발광 다이오드로서, 상기 파장대역에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.For example, in the case of an ultraviolet light emitting device, it is a light emitting diode that generates light distributed in a wavelength range of 200 nm to 400 nm, and is used for sterilization and purification in the above wavelength band, in the case of short wavelength, and in the case of a long wavelength, exposure machine or curing machine. Can be used.

자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다.Ultraviolet rays can be divided into three types: UV-A (315nm~400nm), UV-B (280nm~315nm), and UV-C (200nm~280nm) in the order of their longest wavelength. The UV-A (315nm~400nm) range is applied in various fields such as industrial UV curing, printing ink curing, exposure machine, counterfeit detection, photocatalytic sterilization, special lighting (aquarium/agricultural use, etc.), and UV-B (280nm~315nm). ) Area is used for medical purposes, and UV-C (200nm~280nm) area is applied to air purification, water purification, and sterilization products.

한편, 고 출력을 제공할 수 있는 반도체 소자가 요청됨에 따라 고 전원을 인가하여 출력을 높일 수 있는 반도체 소자에 대한 연구가 진행되고 있다.Meanwhile, as semiconductor devices capable of providing high output are requested, studies on semiconductor devices capable of increasing output by applying high power are being conducted.

또한, 반도체 소자 패키지에 있어, 반도체 소자의 광 추출 효율을 향상시키고, 패키지 단에서의 광도를 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다. 또한, 반도체 소자 패키지에 있어, 패키지 전극과 반도체 소자 간의 본딩 결합력을 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다.In addition, in a semiconductor device package, research on a method of improving light extraction efficiency of a semiconductor device and improving light intensity at a package end is being conducted. In addition, in a semiconductor device package, research on a method for improving the bonding bonding force between the package electrode and the semiconductor device is being conducted.

다만, 복수 개의 반도체 소자가 배치된 경우 반도체 소자의 배열에 있어서 미세한 반사 구조 형성이 어렵고, 콘트라스트가 저하되는 문제가 존재한다.However, when a plurality of semiconductor devices are disposed, it is difficult to form a fine reflective structure in the arrangement of the semiconductor devices, and there is a problem that the contrast is lowered.

실시예는 반도체 소자 사이에 벽을 배치하여 콘트라스트를 개선한 반도체 소자 패키지를 제공한다.The embodiment provides a semiconductor device package in which the contrast is improved by disposing walls between semiconductor devices.

또한, 표면 조도가 개선되는 반도체 소자 패키지를 제공한다.In addition, a semiconductor device package with improved surface roughness is provided.

또한, 신뢰성이 개선된 반도체 소자 패키지를 제공한다.In addition, a semiconductor device package with improved reliability is provided.

또한, 오믹 컨택이 우수한 반도체 소자를 제공한다.In addition, a semiconductor device having excellent ohmic contact is provided.

실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problems to be solved in the examples are not limited thereto, and the objectives and effects that can be grasped from the solutions or embodiments of the problems described below are also included.

실시예에 따른 반도체 소자 패키지는 기판; 상기 기판 상에 배치되는 복수 개의 반도체 소자; 상기 복수 개의 반도체 소자 사이에 배치되는 벽부; 및 상기 복수 개의 반도체 소자 및 상기 벽부 상에 배치되는 파장 변환층;을 포함하고, 상기 벽부의 상면은 상기 파장 변환층의 상면과 상기 반도체 소자의 상면 사이에 배치된다.A semiconductor device package according to an embodiment includes a substrate; A plurality of semiconductor devices disposed on the substrate; A wall portion disposed between the plurality of semiconductor devices; And a wavelength conversion layer disposed on the plurality of semiconductor devices and the wall portion, wherein an upper surface of the wall portion is disposed between an upper surface of the wavelength conversion layer and an upper surface of the semiconductor device.

상기 벽부는 상기 반도체 소자와 제1 방향으로 중첩되는 제1 영역 및 상기 제1 영역 상부에 위치하는 제2 영역을 포함할 수 있다.The wall portion may include a first area overlapping the semiconductor device in a first direction and a second area positioned above the first area.

상기 제1 영역은 상기 반도체 소자 하부로 연장될 수 있다.The first region may extend below the semiconductor device.

상기 제2 영역은 상기 파장 변환층의 일부 영역까지 관통할 수 있다.The second region may penetrate to a partial region of the wavelength conversion layer.

상기 제2 영역은 상기 제1 방향에 수직하는 제2 방향을 향해 상기 제1 방향으로 폭이 감소할 수 있다.The width of the second region may decrease in the first direction toward a second direction perpendicular to the first direction.

상기 파장 변환층은 상기 제2 방향으로 면적이 증가할 수 있다.An area of the wavelength conversion layer may increase in the second direction.

상기 벽부의 상면과 상기 파장 변환층의 상면 사이의 높이차가 상이할 수 있다.A height difference between the upper surface of the wall portion and the upper surface of the wavelength conversion layer may be different.

상기 높이차는 상기 기판의 외측을 향할수록 증가할 수 있다.The height difference may increase toward the outside of the substrate.

상기 반도체 소자의 상면과 상기 벽부의 상면 사이의 높이는 상기 파장 변환층의 상면과 상기 반도체 소자의 상면 사이의 높이와 비가 1:5 내지 1:20일 수 있다.The height between the upper surface of the semiconductor device and the upper surface of the wall portion may be a height and a ratio between the upper surface of the wavelength conversion layer and the upper surface of the semiconductor device of 1:5 to 1:20.

상기 제1 영역의 표면 조도는 상기 제2 영역의 표면 조도의 0.1배 내지 5배일 수 있다.The surface roughness of the first region may be 0.1 to 5 times the surface roughness of the second region.

상기 복수 개의 반도체 소자는, 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;을 포함할 수 있다.The plurality of semiconductor devices may include a first conductivity type semiconductor layer; A second conductivity type semiconductor layer; And a light emitting structure including an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer.

실시예에 따르면, 콘트라스트가 개선된 반도체 소자 패키지를 구현할 수 있다.According to the embodiment, a semiconductor device package with improved contrast may be implemented.

또한, 표면 조도가 개선된 반도체 소자 패키지를 제작할 수 있다.In addition, a semiconductor device package with improved surface roughness can be manufactured.

또한, 신뢰성이 개선된 반도체 소자 패키지를 제작할 수 있다.In addition, it is possible to manufacture a semiconductor device package with improved reliability.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and beneficial advantages and effects of the present invention are not limited to the above-described contents, and may be more easily understood in the course of describing specific embodiments of the present invention.

도 1은 제1 실시예에 따른 반도체 소자 패키지의 상면도이고,
도 2는 도 1 에서 AA' 절단된 단면도이고,
도 3 및 도 4는 제1 실시예에 따른 반도체 소자 패키지의 효과를 설명하는 도면이고,
도 5는 반도체 소자의 개념도이고,
도 6은 제2 실시예에 따른 반도체 소자 패키지의 단면도이고,
도 7은 제3 실시예에 따른 반도체 소자 패키지의 상면도이고,
도 8은 도 7에서 BB'로 절단된 단면도이고,
도 9a 내지 도 9d는 제1 실시예에 따른 반도체 소자 패키지의 제조 방법을 설명하는 순서도이다.
1 is a top view of a semiconductor device package according to a first embodiment,
2 is a cross-sectional view taken along AA′ in FIG. 1,
3 and 4 are views for explaining the effect of the semiconductor device package according to the first embodiment,
5 is a conceptual diagram of a semiconductor device,
6 is a cross-sectional view of a semiconductor device package according to a second embodiment,
7 is a top view of a semiconductor device package according to a third embodiment,
8 is a cross-sectional view taken along BB′ in FIG. 7,
9A to 9D are flowcharts illustrating a method of manufacturing a semiconductor device package according to the first embodiment.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

다만, 본 발명의 기술 사상은 설명되는 일부 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical idea of the present invention is not limited to some embodiments to be described, but may be implemented in various different forms, and within the scope of the technical idea of the present invention, one or more of the constituent elements may be selectively selected between the embodiments. It can be combined with and substituted for use.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention are generally understood by those of ordinary skill in the art, unless explicitly defined and described. It can be interpreted as a meaning, and terms generally used, such as terms defined in a dictionary, may be interpreted in consideration of the meaning in the context of the related technology.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.In addition, terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention.

본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.In the present specification, the singular form may include the plural form unless specifically stated in the phrase, and when described as "at least one (or more than one) of A and (and) B and C", it is combined with A, B, and C. It may contain one or more of all possible combinations.

또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.In addition, in describing the constituent elements of the embodiments of the present invention, terms such as first, second, A, B, (a), and (b) may be used.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.These terms are only for distinguishing the component from other components, and are not limited to the nature, order, or order of the component by the term.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.And, when a component is described as being'connected','coupled' or'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also the component and It may also include the case of being'connected','coupled' or'connected' due to another component between the other components.

또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when it is described as being formed or disposed in the "top (top) or bottom (bottom)" of each component, the top (top) or bottom (bottom) is one as well as when the two components are in direct contact with each other. It also includes a case in which the above other component is formed or disposed between the two components. In addition, when expressed as "upper (upper) or lower (lower)", the meaning of not only an upward direction but also a downward direction based on one component may be included.

도 1은 제1 실시예에 따른 반도체 소자 패키지의 상면도이고, 도 2는 도 1 에서 AA' 절단된 단면도이다.1 is a top view of a semiconductor device package according to a first embodiment, and FIG. 2 is a cross-sectional view taken along AA′ in FIG. 1.

도 1 및 도 2를 참조하면, 제1 실시예에 따른 반도체 소자 패키지(10a)는 기판(100), 기판(100) 상에 배치되는 복수 개의 반도체 소자(200), 복수 개의 반도체 소자(200) 사이에 배치되는 벽부(300) 및 반도체 소자(200)와 벽부(300) 상에 배치되는 파장 변환층(400)을 포함할 수 있다.1 and 2, the semiconductor device package 10a according to the first embodiment includes a substrate 100, a plurality of semiconductor devices 200 disposed on the substrate 100, and a plurality of semiconductor devices 200. A wall portion 300 disposed therebetween, a semiconductor device 200 and a wavelength conversion layer 400 disposed on the wall portion 300 may be included.

구체적으로, 기판(100)은 전도성 재질 또는 절연성 재질을 포함할 수 있다. 기판(100)은 알루미늄(Al) 또는 구리(Cu)와 같은 금속 재질을 포함할 수도 있고, 세라믹과 같은 절연성 재질을 포함할 수 있다. 세라믹 소재는 저온 소성 세라믹(LTCC, low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC, high temperature co-fired ceramic)을 포함할 수 있다. 일 예로서, 기판(100)은 AlN과 같은 세라믹 소재를 포함할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 기판(100)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3 등과 같은 다른 세라믹 소재를 포함할 수도 있다.Specifically, the substrate 100 may include a conductive material or an insulating material. The substrate 100 may include a metal material such as aluminum (Al) or copper (Cu), or may include an insulating material such as ceramic. The ceramic material may include low temperature co-fired ceramic (LTCC) or high temperature co-fired ceramic (HTCC). As an example, the substrate 100 may include a ceramic material such as AlN. However, the present invention is not limited thereto, and the substrate 100 may include other ceramic materials such as SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, and the like.

기판(100)은 상부에 배치되는 제1 본딩부(110) 및 제2 본딩부120)를 포함할 수 있다. 또한, 반도체 소자(200)는 제1 본딩부(110) 및 제2 본딩부(120) 상부에 배치될 수 있다. 즉, 기판(100)은 제1 본딩부(110)와 제2 본딩부(120)를 통해 반도체 소자(200)와 전기적 및 물리적 연결이 이루어질 수 있다.The substrate 100 may include a first bonding unit 110 and a second bonding unit 120 disposed thereon. In addition, the semiconductor device 200 may be disposed on the first bonding unit 110 and the second bonding unit 120. That is, the substrate 100 may be electrically and physically connected to the semiconductor device 200 through the first bonding unit 110 and the second bonding unit 120.

그리고 제1 본딩부(110)와 제2 본딩부(120)는 기판(100) 상에서 이격 배치되어 전기적으로 분리될 수 있다. 또한, 기판(100)은 상부에 소정의 전기 회로의 패턴을 포함할 수 있으며, 회로의 패턴과 상술한 제1 본딩부(110) 및 제2 본딩부(120) 간의 전기적 연결이 이루어질 수 있다.In addition, the first bonding unit 110 and the second bonding unit 120 may be separated from each other on the substrate 100 to be electrically separated. Further, the substrate 100 may include a pattern of a predetermined electric circuit thereon, and electrical connection between the pattern of the circuit and the above-described first bonding unit 110 and second bonding unit 120 may be made.

반도체 소자(200)는 기판(100) 상에 배치될 수 있다. 그리고 반도체 소자(200)는 복수 개일 수 있으며, 기판(100) 상에서 서로 이격 배치될 수 있다. 예컨대, 복수 개의 반도체 소자(200)는 매트릭스 형태로 배열될 수 있다. 실시예로, 반도체 소자(200)는 제1 방향(X축 방향)을 따라 배치될 수 있으며, 인접한 반도체 소자와 제1 방향(X축 방향)으로 이격 배치될 수 있다. 제1 방향(X축 방향)은 복수 개의 반도체 소자(200)가 이격 배치되는 일 방향이며, 제2 방향(Y축 방향)은 제1 방향(X축 방향)에 수직한 방향이며 반도체 소자(200)에서 반도체 구조물의 적층 방향 또는 기판(100)에서 반도체 소자(200)를 향한 방향일 수 있다.The semiconductor device 200 may be disposed on the substrate 100. In addition, there may be a plurality of semiconductor devices 200 and may be spaced apart from each other on the substrate 100. For example, the plurality of semiconductor devices 200 may be arranged in a matrix form. In an embodiment, the semiconductor devices 200 may be disposed along a first direction (X-axis direction), and may be spaced apart from adjacent semiconductor devices in a first direction (X-axis direction). The first direction (X-axis direction) is one direction in which the plurality of semiconductor devices 200 are spaced apart, and the second direction (Y-axis direction) is a direction perpendicular to the first direction (X-axis direction), and the semiconductor device 200 ) May be a stacking direction of the semiconductor structure or a direction from the substrate 100 toward the semiconductor device 200.

또한, 반도체 소자(200)는 제1 본딩부(110) 및 제2 본딩부(120) 상에 배치되고, 제1 본딩부(110) 및 제2 본딩부(120)와 전기적으로 연결될 수 있다. 이 때, 반도체 소자(200)는 제1 본딩부(110) 및 제2 본딩부(120)와 각각 접하는 제1 전극패드 및 제2 전극패드를 포함할 수 있다. 마찬가지로 이에 대한 설명은 후술한다.In addition, the semiconductor device 200 is disposed on the first bonding unit 110 and the second bonding unit 120, and may be electrically connected to the first bonding unit 110 and the second bonding unit 120. In this case, the semiconductor device 200 may include a first electrode pad and a second electrode pad in contact with the first bonding unit 110 and the second bonding unit 120, respectively. Similarly, a description of this will be described later.

그리고 반도체 소자(200)는 발광 구조물을 포함하며 전류가 주입되면 발광 구조물에서 소정의 파장 대역을 중심 파장으로 하는 광을 방출할 수 있다. 이에 대한 자세한 설명은 후술한다.In addition, the semiconductor device 200 includes a light-emitting structure, and when current is injected, the light-emitting structure may emit light having a predetermined wavelength band as a center wavelength. A detailed description of this will be described later.

실시예로, 반도체 소자(200)는 제1 본딩부(110) 및 제2 본딩부(120)를 통해 전류가 주입될 수 있으며, 상술한 바와 같이 제1 본딩부(110) 및 제2 본딩부(120)가 기판(100)의 회로 패턴에 대응하여 연결되므로 복수 개의 반도체 소자는 회로 패턴을 통한 전류 주입의 제어에 따라 광의 생성이 제어될 수 있다. 예컨대, 복수 개의 반도체 소자(200) 중 최인접한 반도체 소자는 서로 온/오프가 교번하여 수행되도록 제어될 수도 있으나, 이에 한정되는 것은 아니다.In an embodiment, the semiconductor device 200 may be injected with current through the first bonding unit 110 and the second bonding unit 120, and as described above, the first bonding unit 110 and the second bonding unit Since 120 is connected to correspond to the circuit pattern of the substrate 100, generation of light may be controlled in the plurality of semiconductor devices according to control of current injection through the circuit pattern. For example, the closest semiconductor devices among the plurality of semiconductor devices 200 may be controlled to alternately turn on/off each other, but is not limited thereto.

벽부(300)는 복수 개의 반도체 소자(200) 사이에 배치될 수 있다. 또한, 벽부(300)는 복수 개의 반도체 소자(200)를 둘러싸도록 반도체 소자의 가장자리를 따라 배치될 수 있다. 다시 말해, 벽부(300)는 복수 개의 캐비티를 포함할 수 있으며, 복수 개의 캐비티 내에 복수 개의 반도체 소자(200)가 각각 배치될 수 있다.The wall part 300 may be disposed between the plurality of semiconductor devices 200. Also, the wall part 300 may be disposed along the edge of the semiconductor device so as to surround the plurality of semiconductor devices 200. In other words, the wall part 300 may include a plurality of cavities, and a plurality of semiconductor devices 200 may be disposed in the plurality of cavities, respectively.

벽부(300)는 내열성, 내광성, 내크랙성, 저투과율, 절연성 및 열응력(예컨대, 낮은 선팽창율)을 갖는 물질로 이루어질 수 있다. 예컨대, 벽부(300)는 실리콘, 불소, 에폭시 수지 등의 수지 재질로 이루어질 수 있다.The wall part 300 may be made of a material having heat resistance, light resistance, crack resistance, low transmittance, insulation, and thermal stress (eg, low linear expansion coefficient). For example, the wall part 300 may be made of a resin material such as silicone, fluorine, or epoxy resin.

구체적으로, 벽부(300)는 반도체 소자(200)와 제1 방향(X축 방향으로 중첩되는 제1 영역(310) 및 제1 영역(310)의 상부에 배치되는 제2 영역(320)을 포함할 수 있다. 다시 말해, 제 영역(320)은 벽부(300)가 반도체 소자(200)와 제1 방향(X축 방향)으로 중첩되지 않는 영역일 수 있다. 또한, 벽부(300)는 반도체 소자(200)의 상부로 더 연장 배치될 수 있음을 의미한다.Specifically, the wall part 300 includes the semiconductor device 200 and a first region 310 overlapping in the first direction (X-axis direction) and a second region 320 disposed above the first region 310 In other words, the first region 320 may be a region in which the wall portion 300 does not overlap with the semiconductor element 200 in the first direction (X-axis direction). In addition, the wall portion 300 is a semiconductor element. It means that it can be further extended to the top of 200.

또한, 제1 영역(310)은 제2 영역(320)과 제2 방향(Y축 방향)으로 나란히 배치될 수 있으며, 반도체 소자(200)와 일부 접하도록 배치될 수 있다. In addition, the first region 310 may be disposed parallel to the second region 320 in the second direction (Y-axis direction), and may be disposed to partially contact the semiconductor device 200.

그리고 제1 영역(310)은 기판(100)과 일부 접하며, 반도체 소자(200)의 측면을 둘러싸도록 배치될 수 있다. 즉, 제1 영역(310)은 제2 방향(Y축 방향)으로 높이가 반도체 소자(200)의 제2 방향(축 방향)으로 높이보다 클 수 있다. 이러한 구성에 의하여, 벽부(300)의 제1 영역(310)은 반도체 소자(200)의 측면으로 방출되는 광이 인접한 반도체 소자(200)로 진행되는 것을 일차적으로 방지하고 광이 상부로 이동할 수 있게 한다.In addition, the first region 310 may partially contact the substrate 100 and may be disposed to surround a side surface of the semiconductor device 200. That is, the height of the first region 310 in the second direction (Y-axis direction) may be greater than the height in the second direction (axial direction) of the semiconductor device 200. With this configuration, the first region 310 of the wall part 300 primarily prevents the light emitted to the side of the semiconductor device 200 from traveling to the adjacent semiconductor device 200 and allows the light to move upward. do.

또한, 제1 영역(310)은 반도체 소자(200)의 하부로 연장되어 배치될 수 있다. 실시예로, 제1 영역(310)은 반도체 소자(200)의 하부로 연장되어 제1 본딩부(110) 및 제2 본딩부(120)를 감싸도록 배치될 수 있다. 이러한 구성에 의하여, 벽부(300)는 반도체 소자(200)와 기판(100) 간의 전기적 접점인 제1 본딩부(110) 및 제2 본딩부(120)를 외력, 이물질 등으로부터 보호하여 반도체 소자(200)와 기판(100) 간의 결합력을 향상 시킬 수 있다. 나아가, 반도체 소자9200)와 기판(100) 사이의 신뢰성을 개선할 수 있다.Also, the first region 310 may be disposed to extend below the semiconductor device 200. In an embodiment, the first region 310 may extend below the semiconductor device 200 and may be disposed to surround the first bonding unit 110 and the second bonding unit 120. With this configuration, the wall part 300 protects the first bonding part 110 and the second bonding part 120, which are electrical contacts between the semiconductor device 200 and the substrate 100, from external force and foreign substances, and thus the semiconductor device ( 200) and the bonding force between the substrate 100 may be improved. Furthermore, reliability between the semiconductor device 9200 and the substrate 100 may be improved.

제2 영역(320)은 제1 영역(310) 상부에 위치할 수 있다. 또한, 상술한 바와 같이, 제2 영역(320)은 반도체 소자(200)와 제1 방향(X축 방향)으로 중첩되지 않도록 배치될 수 있다. 이로써, 벽부(300)의 상면(300a)은 제2 영역(320)의 상면에 대응하고 반도체 소자(200)와 이격되고 상부에 위치할 수 있다. 이에 따라, 제2 영역(320)은 반도체 소자(200)에서 출사된 광이 직접적 또는 간접적(예컨대, 반사)인 방식으로 인접한 반도체 소자의 상부로 이동하는 것을 차단할 수 있다.The second region 320 may be located above the first region 310. In addition, as described above, the second region 320 may be disposed so as not to overlap with the semiconductor device 200 in the first direction (X-axis direction). Accordingly, the upper surface 300a of the wall portion 300 may correspond to the upper surface of the second region 320 and may be spaced apart from the semiconductor device 200 and positioned on the upper surface. Accordingly, the second region 320 may block light emitted from the semiconductor device 200 from moving to the top of the adjacent semiconductor device in a direct or indirect (eg, reflection) manner.

다시 말해, 제2 영역(320)은 반도체 소자(200)의 상부에서 반도체 소자(200)를 평면상 둘러싸도록 배치될 수 있으며, 제1 영역(310)에서 제2 방향(Y축 방향)으로 연장되어 배치될 수 있다. 이러한 구성에 의하여, 반도체 소자(200)에서 출사된 광이 인접한 반도체 소자의 상부로 출사하는 것을 방지할 수 있다. 이에 따라, 전류가 주입된 반도체 소자로부터 출사된 광과 전류가 주입되지 않는 반도체 소자로부터 출사된 광 간의 콘트라스트가 크게 개선될 수 있다. 다시 말해, 반도체 소자 간의 도광이 차단되어 비발광의 반도체 소자 상의 휘도가 감소하고 발광의 반도체 소자 상의 휘도가 증가할 수 있다.In other words, the second region 320 may be disposed above the semiconductor device 200 to surround the semiconductor device 200 in a plane, and extend from the first region 310 in the second direction (Y-axis direction). Can be deployed. With this configuration, it is possible to prevent the light emitted from the semiconductor device 200 from being emitted to the top of the adjacent semiconductor device. Accordingly, the contrast between the light emitted from the semiconductor device into which the current is injected and the light emitted from the semiconductor device to which the current is not injected can be greatly improved. In other words, the light guide between the semiconductor devices is blocked, so that the luminance of the non-emission semiconductor device may decrease and the luminance of the light emitting semiconductor device may increase.

파장 변환층(400)은 복수 개의 반도체 소자(200) 및 벽부(300) 상에 배치될 수 있다. 파장 변환층(400)은 유기물 또는 무기물 재질로 이루어질 수 있다. 예컨대 파장 변환층(400)은 유리(glass) 재질을 포함하여 이루어질 수 있다. 이에 따라, 차량용 램프와 같이 고출력 패키지에서 고전류가 인가되고 높은 광 에너지가 장시간 조사되더라도 크랙이나 색이 변화하는 문제가 방지될 수 있다. 즉, 실시예로, 파장 변환층(400)은 유리 분말과 같은 무기물을 소결하여 제작되어 높은 광 에너지에 대해 유기물보다 개선된 신뢰성을 제공할 수 있다.The wavelength conversion layer 400 may be disposed on the plurality of semiconductor devices 200 and the wall portion 300. The wavelength conversion layer 400 may be made of an organic or inorganic material. For example, the wavelength conversion layer 400 may be formed of a glass material. Accordingly, even if a high current is applied from a high-power package such as a vehicle lamp and high light energy is irradiated for a long time, a problem of cracking or color change can be prevented. That is, as an example, the wavelength conversion layer 400 may be manufactured by sintering an inorganic material such as glass powder to provide improved reliability compared to an organic material for high light energy.

또한, 파장 변환층(400)은 투광성 유리 재질로 이루어진 경우 에폭시, 실리콘에 비해 개선된 광투과율을 제공할 수 있다. 또한, 파장 변환층(400)은 형광체를 균일하게 분포하여 개선된 파장 분포 효율 및 색 좌표 분포를 제공할 수 있다.In addition, when the wavelength conversion layer 400 is made of a light-transmitting glass material, it may provide improved light transmittance compared to epoxy and silicon. In addition, the wavelength conversion layer 400 may uniformly distribute the phosphor to provide improved wavelength distribution efficiency and color coordinate distribution.

이러한 파장 변환층(400)은 형광체나 양자점 중 적어도 하나를 포함할 수 있다. 여기서, 형광체나 양자점은 반도체 소자(200)에서 방출된 광을 흡수하여 소정의 파장으로 여기한 후 다시 방출할 수 있다. 이러한 파장 변환층(400)은 예컨대 청색, 황색, 녹색, 적색의 광을 방출할 수 있다. The wavelength conversion layer 400 may include at least one of a phosphor or a quantum dot. Here, the phosphor or quantum dot may absorb light emitted from the semiconductor device 200, excite it at a predetermined wavelength, and then emit it again. The wavelength conversion layer 400 may emit blue, yellow, green, or red light, for example.

그리고 형광체는 녹색 형광체, 적색 형광체, 황색 형광체 및 청색 형광체 중 적어도 한 종류 또는 두 종류를 포함할 수 있다. 또한, 형광체는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 적어도 하나를 포함할 수 있다. 뿐만 아니라, 파장 변환층(400)은 반도체 소자(200)의 일부 광과 형광체에 의해 파장 변환된 일부 광이 혼색된 출력 광을 방출할 수 있다. 예컨대, 출력 광은 백색 광일 수 있다. 다만, 이에 한정되지 않고, 출력 광은 녹색, 청색 또는 적색 광일 수도 있다.In addition, the phosphor may include at least one or two of a green phosphor, a red phosphor, a yellow phosphor, and a blue phosphor. In addition, the phosphor may include at least one of YAG-based, TAG-based, Silicate-based, Sulfide-based, or Nitride-based. In addition, the wavelength conversion layer 400 may emit output light obtained by mixing some light from the semiconductor device 200 and some light converted by a phosphor. For example, the output light may be white light. However, the present invention is not limited thereto, and the output light may be green, blue, or red light.

실시예에 따르면, 벽부(300)는 파장 변환층(400)의 일부 영역까지 관통할 수 있다. 다시 말해, 제2 영역(320)은 파장 변환층(400)과 제1 영역(X축 방향)으로 중첩되도록 배치될 수 있다. 이에 따라, 반도체 소자(200)로부터 출사된 광이 파장 변환층(400) 내에서 반사 또는 굴절되어 인접한 반도체 소자의 상부로 이동하는 것을 방지할 수 있다. 이에 따라, 반도체 소자 별 발광/비발광에 따른 콘트라스트(contrast)를 개선할 수 있다. 뿐만 아니라, 벽부(300)와 파장 변환층(400) 간의 결합력을 을 향상하므로 반도체 소자 패키지(10a)의 신뢰성을 개선할 수 있다.According to the embodiment, the wall part 300 may penetrate to a partial region of the wavelength conversion layer 400. In other words, the second region 320 may be disposed to overlap the wavelength conversion layer 400 and the first region (X-axis direction). Accordingly, it is possible to prevent the light emitted from the semiconductor device 200 from being reflected or refracted in the wavelength conversion layer 400 and moving to the top of the adjacent semiconductor device. Accordingly, it is possible to improve the contrast according to emission/non-emission of each semiconductor device. In addition, since the bonding force between the wall portion 300 and the wavelength conversion layer 400 is improved, reliability of the semiconductor device package 10a may be improved.

나아가 보다 구체적으로, 파장 변환층(400)은 상면(410) 및 하면(420)을 포함할 수 있다. 또한, 하면(420)은 제1 하면(420a), 측면(420b) 및 제2 하면(420c)을 포함할 수 있다. 이 때, 제1 하면(420a)은 벽부(300)의 상면(300a)과 접할 수 있다. 그리고 측면(420b)은 제1 하면(420a)과 접하며 하부로 연장되어 배치될 수 있다. 그리고 측면(420b)은 제2 영역(320)과 제1 방향(X축 방향)으로 중첩될 수 있다. Further more specifically, the wavelength conversion layer 400 may include an upper surface 410 and a lower surface 420. In addition, the lower surface 420 may include a first lower surface 420a, a side surface 420b, and a second lower surface 420c. In this case, the first lower surface 420a may contact the upper surface 300a of the wall portion 300. In addition, the side surface 420b may be disposed to be in contact with the first lower surface 420a and extend downward. In addition, the side surface 420b may overlap the second region 320 in the first direction (X-axis direction).

이와 달리, 제2 하면(420c)은 파장 변환층(400)의 최하면일 수 있다. 즉, 제2 하면(420c)은 반도체 소자(200)의 상면(200a)과 접할 수 있다. 이 때, 제2 하면(420c)은 제1 하면(420a) 및 벽부(300)의 상면(300a)보다 하부에 위치할 수 있다. 이 때, 반도체 소자(200)의 상면(200a)은 반도체 소자의 형태 예컨대, 수직형, 수평형, 플립형 등에 따라 변경될 수 있다. 예컨대, 반도체 소자가 플립형인 경우 반도체 소자(200)의 상면(200a)은 사파이어 등의 투광 기판의 일면일 수 있으나, 상술한 바와 같이 이에 한정되는 것은 아니다.Alternatively, the second lower surface 420c may be the lowermost surface of the wavelength conversion layer 400. That is, the second lower surface 420c may contact the upper surface 200a of the semiconductor device 200. In this case, the second lower surface 420c may be located below the first lower surface 420a and the upper surface 300a of the wall portion 300. In this case, the upper surface 200a of the semiconductor device 200 may be changed according to the shape of the semiconductor device, for example, a vertical type, a horizontal type, or a flip type. For example, when the semiconductor device is of a flip type, the top surface 200a of the semiconductor device 200 may be one surface of a light-transmitting substrate such as sapphire, but is not limited thereto as described above.

즉, 실시예로 벽부(300)의 상면(300a)은 파장 변환층(400)의 상면(410)이 반도체 소자(200)의 상면(200a) 사이에 배치될 수 있다. 다시 말해, 벽부(300)의 상면(300a)은 파장 변환층(400)의 상면(410)과 파장 변환층(400)의 최하면인 제2 하면(420c) 사이에 위치할 수 있다. 이러한 구성에 의하여, 벽부(300)는 복수 개의 반도체 소자(200)로부터 상부로 출사되는 광이 서로 간섭되거나 도광되는 것을 용이하게 방지할 수 있다. 이로써, 반도체 소자 패키지(10a)는 개선된 콘트라스트(contrast)를 제공할 수 있다.That is, in an exemplary embodiment, the upper surface 300a of the wall part 300 may have the upper surface 410 of the wavelength conversion layer 400 disposed between the upper surface 200a of the semiconductor device 200. In other words, the upper surface 300a of the wall part 300 may be positioned between the upper surface 410 of the wavelength conversion layer 400 and the second lower surface 420c that is the lowest surface of the wavelength conversion layer 400. With this configuration, the wall portion 300 can easily prevent light emitted from the plurality of semiconductor devices 200 from interfering with each other or being guided. As a result, the semiconductor device package 10a may provide an improved contrast.

또한, 실시예에 따르면 반도체 소자(200)의 상면(200a)과 벽부(300)의 상면(300a) 사이의 높이(ha)는 반도체 소자(200)의 상면(200a)이 파장 변환층(400)의 상면(410) 사이의 높이(hb)와 높이 비가 1:5 내지 1:20일 수 있다.In addition, according to the embodiment, the height ha between the upper surface 200a of the semiconductor device 200 and the upper surface 300a of the wall portion 300 is the upper surface 200a of the semiconductor device 200 is the wavelength conversion layer 400 The height hb and the height ratio between the upper surfaces 410 of may be 1:5 to 1:20.

상술한 높이 비가 1:5보다 큰 경우에 반도체 소자를 통해 출사되는 광이 인접한 반도체 소자의 상부 영역으로 도광되는 것을 용이하게 방지할 수 있다.When the above-described height ratio is greater than 1:5, it is possible to easily prevent light emitted through a semiconductor device from being guided to an upper region of an adjacent semiconductor device.

또한, 상술한 높이 비가 1:20보다 작은 경우에 파장 변환층(400)을 통해 방출되는 광의 투과율을 개선할 수 있다. In addition, when the above-described height ratio is less than 1:20, transmittance of light emitted through the wavelength conversion layer 400 may be improved.

도 3 및 도 4는 제1 실시예에 따른 반도체 소자 패키지의 효과를 설명하는 도면이다.3 and 4 are views for explaining the effect of the semiconductor device package according to the first embodiment.

도 3은 벽부가 존재하지 않는 경우 반도체 소자 패키지에서 청색 휘도 분포(a)와 백색 휘도 분포(b)를 나타내며, 도 4는 상술한 바와 같이 벽부가 존재하는 경우 반도체 소자 패키지에서 청색 휘도 분포(a)와 백색 휘도 분포(b)를 나타낸다.3 shows a blue luminance distribution (a) and a white luminance distribution (b) in a semiconductor device package when there is no wall part, and FIG. 4 is a blue luminance distribution (a) in the semiconductor device package when a wall part exists as described above. ) And white luminance distribution (b).

도 3(a) 및 도 3(b)를 살펴보면, 발광 영역(A)에서의 광이 비발광 영역(B)으로 도광하여 발광 영역(A)에서의 광의 균일도 및 콘트라스트가 저하됨을 알 수 있다.Referring to FIGS. 3A and 3B, it can be seen that the light in the light-emitting area A is guided to the non-emissive area B, so that the uniformity and contrast of light in the light-emitting area A are reduced.

발광 영역은 전류 주입으로 광을 방출하는 반도체 소자의 상부 영역이고, 비발광 영역은 전류 미주입으로 광을 방출하지 않는 반도체 소자의 상부 영역이다.The light-emitting region is an upper region of the semiconductor device that emits light by current injection, and the non-emission region is an upper region of the semiconductor device that does not emit light due to non-injection of current.

이와 달리, 도 4(a) 및 도 4(b)를 살펴보면, 발광 영역(A')에서 광의 휘도가 전체적으로 높게 유지되어 비발광 영역(B')으로 광이 도광하는 것이 방지됨을 알 수 있다. 뿐만 아니라, 발광 영역(A')과 비발광 영역(B') 간의 콘트라스트(contrast)도 높게 개선됨을 알 수 있다.On the contrary, referring to FIGS. 4A and 4B, it can be seen that the luminance of light in the light emitting area A'is kept high as a whole, so that light is prevented from being guided to the non-emissive area B'. In addition, it can be seen that the contrast between the light-emitting region A'and the non-light-emitting region B'is also highly improved.

도 5는 반도체 소자의 개념도이다.5 is a conceptual diagram of a semiconductor device.

도 5를 참조하면, 본 발명의 실시예에 따른 반도체 소자는, 발광 구조물(220), 발광 구조물(220) 상에 배치되는 제1 절연층(271), 제1 도전형 반도체층(221) 상에 배치되는 제1 오믹전극(251), 제2 도전형 반도체층(223) 상에 배치되는 제2 오믹전극(261), 제1 오믹전극(251) 상에 배치되는 제1 커버전극(252), 제2 오믹전극(261) 상에 배치되는 제2 커버전극(262), 및 제1 커버전극(252) 및 제2 커버전극(262) 상에 배치되는 제2 절연층(272)을 포함할 수 있다.Referring to FIG. 5, a semiconductor device according to an embodiment of the present invention includes a light emitting structure 220, a first insulating layer 271 disposed on the light emitting structure 220, and a first conductive type semiconductor layer 221. A first ohmic electrode 251 disposed on, a second ohmic electrode 261 disposed on the second conductivity type semiconductor layer 223, and a first cover electrode 252 disposed on the first ohmic electrode 251 , A second cover electrode 262 disposed on the second ohmic electrode 261, and a second insulating layer 272 disposed on the first cover electrode 252 and the second cover electrode 262. I can.

발광 구조물(220)이 자외선 파장대의 광을 발광할 때, 발광 구조물(220)의 각 반도체층은 알루미늄을 포함하는 Inx1Aly1Ga1 -x1- y1N(0=x1≤=1, 0<y1≤=1, 0≤=x1+y1≤=1) 물질을 포함할 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga 의 조성은 60%인 Al40Ga60N일 수 있다. When the light emitting structure 220 emits light in the ultraviolet wavelength band, each semiconductor layer of the light emitting structure 220 includes In x1 Al y1 Ga 1 -x1- y1 N (0=x1≤=1, 0<) y1≤=1, 0≤=x1+y1≤=1) may include a material. Here, the composition of Al can be represented by the ratio of the total atomic weight including the atomic weight of In, the atomic weight of Ga, and the atomic weight of Al and the atomic weight of Al. For example, when the Al composition is 40%, the composition of Ga may be 60% Al 40 Ga 60 N.

또한 실시 예의 설명에 있어서 조성이 낮거나 높다라는 의미는 각 반도체층의 조성 %의 차이(및/또는 % 포인트)로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성이 30%이고 제2 반도체층의 알루미늄 조성이 60%인 경우, 제2 반도체층의 알루미늄 조성은 제1 반도체층의 알루미늄 조성보다 30% 더 높다고 표현할 수 있다.In addition, in the description of the embodiment, the meaning of the composition being low or high may be understood as a difference (and/or a percentage point) of the composition% of each semiconductor layer. For example, if the aluminum composition of the first semiconductor layer is 30% and the aluminum composition of the second semiconductor layer is 60%, the aluminum composition of the second semiconductor layer can be expressed as 30% higher than the aluminum composition of the first semiconductor layer. have.

투광 기판(210)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 투광 기판(210)은 자외선 파장대의 광이 투과할 수 있는 투광 부재일 수 있다.The transparent substrate 210 may be formed of a material selected from among sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto. The light-transmitting substrate 210 may be a light-transmitting member through which light in the ultraviolet wavelength band can be transmitted.

버퍼층(211)은 투광 기판(210)과 반도체층들 사이의 격자 부정합을 완화할 수 있다. 버퍼층(211)은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 본 실시 예는 버퍼층(211)은 AlN일 수 있으나 이에 한정하지 않는다. 버퍼층(211)은 도펀트를 포함할 수도 있으나 이에 한정하지 않는다.The buffer layer 211 may alleviate lattice mismatch between the transparent substrate 210 and the semiconductor layers. The buffer layer 211 may be in a form in which a group III and a group V element are combined, or may include any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. In this embodiment, the buffer layer 211 may be AlN, but is not limited thereto. The buffer layer 211 may include a dopant, but is not limited thereto.

제1 도전형 반도체층(221)은 Ⅲ?-Ⅴ족, Ⅱ?-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(221)은 Inx1Aly1Ga1-x1-y1N(0=x1≤=1, 0<y1≤=1, 0≤=x1+y1≤=1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(221)은 n형 반도체층일 수 있다.The first conductivity type semiconductor layer 221 may be implemented as a compound semiconductor such as Group III?-V or Group II?-VI, and may be doped with a first dopant. The first conductivity type semiconductor layer 221 has a composition formula of In x1 Al y1 Ga 1-x1-y1 N (0=x1≤=1, 0<y1≤=1, 0≤=x1+y1≤=1). It may be selected from semiconductor materials such as AlGaN, AlN, InAlGaN, and the like. In addition, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, and Te. When the first dopant is an n-type dopant, the first conductivity-type semiconductor layer 221 doped with the first dopant may be an n-type semiconductor layer.

활성층(222)은 제1 도전형 반도체층(221)과 제2 도전형 반도체층(223) 사이에 배치될 수 있다. 활성층(222)은 제1 도전형 반도체층(221)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(223)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(222)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.The active layer 222 may be disposed between the first conductivity type semiconductor layer 221 and the second conductivity type semiconductor layer 223. The active layer 222 is a layer in which electrons (or holes) injected through the first conductivity type semiconductor layer 221 and holes (or electrons) injected through the second conductivity type semiconductor layer 223 meet. The active layer 222 transitions to a low energy level as electrons and holes recombine, and may generate light having an ultraviolet wavelength.

활성층(222)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(222)의 구조는 이에 한정하지 않는다.The active layer 222 may have any one of a single well structure, a multiple well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure or a quantum wire structure, and the active layer 222 The structure of is not limited thereto.

활성층(222)은 복수 개의 우물층(미도시)과 장벽층(미도시)을 포함할 수 있다. 우물층과 장벽층은 Inx2Aly2Ga1 -x2- y2N(0=x2≤=1, 0<y2≤=1, 0≤=x2+y2≤=1)의 조성식을 가질 수 있다. 우물층은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.The active layer 222 may include a plurality of well layers (not shown) and a barrier layer (not shown). The well layer and the barrier layer may have a composition formula of In x2 Al y2 Ga 1 -x2- y2 N (0=x2≤=1, 0<y2≤=1, 0≤=x2+y2≤=1). The composition of aluminum in the well layer may vary depending on the emission wavelength.

제2 도전형 반도체층(223)은 활성층(222) 상에 형성되며, Ⅲ?-Ⅴ족, Ⅱ?-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(223)에 제2 도펀트가 도핑될 수 있다. The second conductivity type semiconductor layer 223 is formed on the active layer 222 and may be implemented as a compound semiconductor such as Group III?-V, Group II?-VI, etc., and is formed on the second conductive semiconductor layer 223. The second dopant may be doped.

제2 도전형 반도체층(223)은 Inx5Aly2Ga1 -x5- y2N (0=x5≤=1, 0<y2≤=1, 0≤=x5+y2≤=1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. The second conductivity-type semiconductor layer 223 has a composition formula of In x5 Al y2 Ga 1 -x5- y2 N (0=x5≤=1, 0<y2≤=1, 0≤=x5+y2≤=1). It may be formed of a semiconductor material or a material selected from AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.

제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(223)은 p형 반도체층일 수 있다.When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or the like, the second conductivity-type semiconductor layer 223 doped with the second dopant may be a p-type semiconductor layer.

제1 절연층(271)은 제1 오믹전극(251)과 제2 오믹전극(261) 사이에 배치될 수 있다. 구체적으로 제1 절연층(271)은 제1 오믹전극(251)이 배치되는 제1 홀(271a) 및 제2 오믹전극(261)이 배치되는 제2 홀(271b)을 포함할 수 있다.The first insulating layer 271 may be disposed between the first ohmic electrode 251 and the second ohmic electrode 261. Specifically, the first insulating layer 271 may include a first hole 271a in which the first ohmic electrode 251 is disposed and a second hole 271b in which the second ohmic electrode 261 is disposed.

제1 오믹전극(251)은 제1 도전형 반도체층(221) 상에 배치되고, 제2 오믹전극(261)은 제2 도전형 반도체층(223)상에 배치될 수 있다.The first ohmic electrode 251 may be disposed on the first conductivity type semiconductor layer 221, and the second ohmic electrode 261 may be disposed on the second conductivity type semiconductor layer 223.

제1 오믹전극(251)과 제2 오믹전극(261)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 오믹전극(251)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 오믹전극(261)은 ITO일 수 있다.The first ohmic electrode 251 and the second ohmic electrode 261 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), and indium gallium (IGZO). zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In -Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, It may be formed by including at least one of In, Ru, Mg, Zn, Pt, Au, and Hf, but is not limited to these materials. For example, the first ohmic electrode 251 may have a plurality of metal layers (eg, Cr/Al/Ni), and the second ohmic electrode 261 may be ITO.

도 6은 제2 실시예에 따른 반도체 소자 패키지의 단면도이다.6 is a cross-sectional view of a semiconductor device package according to a second embodiment.

도 6을 참조하면, 제2 실시예에 따른 반도체 소자 패키지는 제1 실시예에서 설명한 바와 같이 기판(100), 기판(100) 상에 배치되는 복수 개의 반도체 소자(200), 복수 개의 반도체 소자(200) 사이에 배치되는 벽부(300) 및 반도체 소자(200)와 벽부(300) 상에 배치되는 파장 변환층(400)을 포함할 수 있다.Referring to FIG. 6, the semiconductor device package according to the second embodiment includes a substrate 100, a plurality of semiconductor devices 200 disposed on the substrate 100, and a plurality of semiconductor devices as described in the first embodiment. It may include a wall portion 300 disposed between the 200 and a wavelength conversion layer 400 disposed on the semiconductor device 200 and the wall portion 300.

또한, 상술한 바와 마찬가지로 벽부(300)는 제1 영역(310) 및 제2 영역(320)을 포함할 수 있다. 다만, 제2 실시예에 따르면 제2 영역(320)은 제2 방향(Y축 방향)을 향해 제1 방향(X축 방향)으로 폭이 변할 수 있다. 그리고 파장 변환층(400)은 상부를 향해 면적이 증가할 수 있다.Also, as described above, the wall part 300 may include a first region 310 and a second region 320. However, according to the second embodiment, the width of the second region 320 may change in the first direction (X-axis direction) toward the second direction (Y-axis direction). In addition, the wavelength conversion layer 400 may increase in area toward the top.

구체적으로, 제2 영역(320)에서 제1 방향(X축 방향)으로 최소폭(Wb)은 제1 영역(310)에서 제1 방향(X축 방향)으로 최소폭(Wb)과 상이할 수 있다. 실시예로, 제2 영역(320)에서 제1 방향(X축 방향)으로 최소폭(Wb)은 제1 영역(310)에서 제1 방향(X축 방향)으로 최소폭(Wb)보다 작을 수 있다. 이에, 파장 변환층(400)은 상부를 향해 점차 면적이 증가할 수 있다.Specifically, the minimum width Wb in the first direction (X-axis direction) in the second region 320 may be different from the minimum width Wb in the first direction (X-axis direction) in the first region 310. have. In an embodiment, the minimum width Wb in the first direction (X-axis direction) in the second area 320 may be smaller than the minimum width Wb in the first direction (X-axis direction) in the first area 310 have. Accordingly, the wavelength conversion layer 400 may gradually increase in area toward the top.

이러한 구성에 의하여, 벽부(300)는 앵커 효과(anchor effect)에 의해 파장 변환층(400) 간의 결합력을 개선할 수 있다. 뿐만 아니라, 반도체 소자(200)의 상면(200a) 대비 벽부(300)의 제2 영역(320)에서 표면 조도가 다를 수 있으며, 나아가 표면 조도가 증가하여 파장 변환층(400)과의 밀착성 또는 결합력을 더욱 개선할 수 있다. 즉, 벽부(300)에서 제1 영역(310)이 반도체 소자(200)와 접촉하고 제2 영역(320)이 파장 변환층(400)과 접촉하므로, 제2 영역(320)의 표면 조도는 제1 영역(310)의 표면 조도와 상이할 수 있다. 나아가, 제2 영역(320)의 표면 조도는 제1 영역(310)의 표면 조도보다 클 수 있다.. With this configuration, the wall portion 300 can improve the bonding force between the wavelength conversion layers 400 by an anchor effect. In addition, the surface roughness may be different in the second region 320 of the wall part 300 compared to the upper surface 200a of the semiconductor device 200, and further, the surface roughness increases, so that adhesion or bonding force with the wavelength conversion layer 400 Can be further improved. That is, since the first region 310 in the wall portion 300 contacts the semiconductor device 200 and the second region 320 contacts the wavelength conversion layer 400, the surface roughness of the second region 320 is reduced. 1 It may be different from the surface roughness of the region 310. Furthermore, the surface roughness of the second region 320 may be greater than that of the first region 310.

실시예로, 제2 영역(320)의 표면 조도는 제1 영역(310)의 표면 조도 대비 0.1배 내지 5배, 바람직하게는 0.5배 내지 3배 일 수 있다. 이 때, 제2 영역(320)의 표면 조도가 제1 영역(310)의 표면 조도의 0.1배보다 작을 경우 결합력이 개선될 수 없으며, 제2 영역(320)의 표면 조도가 제1 영역(310)의 표면 조도의 5배 보다 클 경우 벽부의 파손에 의한 신뢰성 감소가 발생할 수 있다.In an embodiment, the surface roughness of the second region 320 may be 0.1 to 5 times, preferably 0.5 to 3 times the surface roughness of the first region 310. In this case, when the surface roughness of the second region 320 is less than 0.1 times the surface roughness of the first region 310, the bonding force cannot be improved, and the surface roughness of the second region 320 is the first region 310 If it is greater than 5 times the surface roughness of ), reliability may decrease due to damage to the wall.

그리고 벽부(300)는 파장 변환층(400)의 일부 영역까지 관통하는 면적이 감소하여 벽부(300)를 통한 광의 투과율이 증가할 수 있다. 이에, 반도체 소자의 상부로 방출되는 광이 증가하게 되며, 최종적으로 반도체 소자 패키지의 광 출력이 향상될 수 있다.In addition, an area of the wall portion 300 penetrating to a partial region of the wavelength conversion layer 400 may be reduced, so that the transmittance of light through the wall portion 300 may be increased. Accordingly, light emitted to the top of the semiconductor device increases, and finally, the light output of the semiconductor device package may be improved.

또한, 제2 영역(320)에서 제1 방향(X축 방향)으로 최소폭(Wb)이 제1 영역(310)에서 제1 방향(X축 방향)으로 최소폭(Wb)보다 작아, 제2 영역(320)이 복수 개의 반도체 소자를 구획하는 경계 영역을 형성하더라도 보다 얇게 제공할 수 있다. 즉, 다크 라인(dark line)을 감소할 수 있다. In addition, the minimum width Wb in the first direction (X-axis direction) in the second region 320 is smaller than the minimum width Wb in the first direction (X-axis direction) in the first region 310, Even if the region 320 forms a boundary region that partitions a plurality of semiconductor devices, it may be provided thinner. That is, dark lines can be reduced.

또한, 벽부(300)는 제2 영역(320)에서, 파장 변환층(400) 외측에 위치하는 제1 경사면(320a), 파장 변환층(400)과 접하는 제2 경사면(320b) 및 제1 경사면(320a) 및 제2 경사면(320b) 사이에 배치되는 연결부(320c)를 포함할 수 있다.In addition, the wall part 300 includes a first inclined surface 320a located outside the wavelength conversion layer 400, a second inclined surface 320b in contact with the wavelength conversion layer 400, and a first inclined surface in the second region 320. It may include a connection portion 320c disposed between the (320a) and the second inclined surface (320b).

연결부(320c)는 벽부(300)에서 제1 방향(X축 방향)으로 폭이 가장 최소일 수 있고, 벽부(300) 중 최상부에 위치할 수 있다.The connection part 320c may have the minimum width in the first direction (X-axis direction) from the wall part 300, and may be located at the top of the wall part 300.

그리고 제1 경사면(320a)은 벽부(300)의 제2 영역(320) 중 최외측에 위치하는 경사면일 수 있다. 또한, 제1 경사면(320a) 상에는 파장 변환층(400)이 배치되지 않으므로 제2 방향(Y축 방향)으로 제1 경사면(320a)과 파장 변환층(400)은 중첩되지 않을 수 있다. 이러한 구성에 의하여, 파장 변환층(400)에 의한 광흡수가 감소되므로 반도체 소자 패키지에 의한 광 출력이 개선될 수 있다.In addition, the first inclined surface 320a may be an inclined surface positioned at the outermost side of the second area 320 of the wall portion 300. In addition, since the wavelength conversion layer 400 is not disposed on the first inclined surface 320a, the first inclined surface 320a and the wavelength conversion layer 400 may not overlap in the second direction (Y-axis direction). With this configuration, since light absorption by the wavelength conversion layer 400 is reduced, light output by the semiconductor device package may be improved.

제2 경사면(320b)은 상술한 바와 같이 파장 변환층(400)과 접하여 파장 변환층(400)과 벽부(300) 간의 결합력을 개선하고 벽부(300)에서 제1 방향(X축 방향)으로 폭을 제2 방향(Y축 방향)을 향해 점차 감소시켜 벽부(300)에서의 광 흡수를 감소할 수 있다. As described above, the second inclined surface 320b is in contact with the wavelength conversion layer 400 to improve the bonding force between the wavelength conversion layer 400 and the wall portion 300, and the width in the first direction (X-axis direction) from the wall portion 300 By gradually decreasing in the second direction (Y-axis direction), light absorption in the wall portion 300 may be reduced.

도 7은 제3 실시예에 따른 반도체 소자 패키지의 상면도이고, 도 8은 도 7에서 BB'로 절단된 단면도이다.7 is a top view of a semiconductor device package according to the third embodiment, and FIG. 8 is a cross-sectional view taken along BB′ in FIG. 7.

도 7 및 도 8을 참조하면, 제3 실시예에 따른 반도체 소자 패키지(10c)에서 기판(100)(또는 벽부(300))은 일 방향으로 서로 마주보는 제1 측면(100a)과 제2 측면(100b) 및 다른 방향으로 서로 마주보는 제3 측면(100c)과 제4 측면(100d)을 포함할 수 있다.7 and 8, in the semiconductor device package 10c according to the third embodiment, the substrate 100 (or the wall portion 300) has a first side surface 100a and a second side surface facing each other in one direction. It may include (100b) and a third side (100c) and a fourth side (100d) facing each other in different directions.

그리고 기판(100)(또는 벽부(300))은 제1 중심점(C1)을 포함하며, 벽부(300)는 제1 중심점(C1)을 향해 상면이 감소할 수 있다. 여기서, 제1 중심점(C1)은 제1 가상선(L1)과 제2 가상선(L2)의 교점이며, 제1 가상선(L1)은 제1 측면(100a) 및 제2 측면(100b)과 평행하고 제3 측면(100c)과 제4 측면(100d)을 이등분하는 선이고, 제2 가상선(L2)은 제3 측면(100c) 및 제4 측면(100d)과 평행하고 제1 측면(100a)과 제2 측면(100b)을 이등분하는 선이다.In addition, the substrate 100 (or the wall portion 300) includes a first central point C1, and the upper surface of the wall portion 300 may decrease toward the first central point C1. Here, the first central point C1 is an intersection of the first virtual line L1 and the second virtual line L2, and the first virtual line L1 is the first side 100a and the second side 100b. It is parallel and is a line bisecting the third side 100c and the fourth side 100d, and the second virtual line L2 is parallel to the third side 100c and the fourth side 100d and is parallel to the first side 100a. ) And the second side (100b).

다시 말해, 제3 실시예에 따른 반도체 소자 패키지(10c)에서 벽부(300)의 상면(300a)과 파장 변환층(400)의 상면(410)사이의 높이차가 변경될 수 있다. 그리고 구체적으로 벽부(300)의 상면(300a)과 파장 변환층(400)의 상면(410) 사이의 높이차는 제1 중심점(C1)을 향해 점차 감소할 수 있다. 또한, 벽부(300)의 상면(300a)과 파장 변환층(400)의 상면(410) 사이의 높이차는 기판(100)의 외측을 향할수록 증가할 수 있다. 예컨대, 외측에서 벽부의 상면과 파장 변환층의 상면 사이의 높이차(hc)가 보다 내측에서 벽부의 상면과 파장 변환층의 상면 사이의 높이차(hd)보다 클 수 있다. 이러한 구성에 의하여, 파장 변환층(400)에 의한 광 흡수를 감소시켜 반도체 소자 패키지의 광 출력을 개선하고, 외측에서 파장 변환층(400)과 벽부(300) 간의 결합력을 증가하여 외측에서 균열 등에 의해 패키지의 신뢰성이 저하되는 것을 용이하게 방지할 수 있다.In other words, in the semiconductor device package 10c according to the third embodiment, a height difference between the upper surface 300a of the wall portion 300 and the upper surface 410 of the wavelength conversion layer 400 may be changed. In particular, a height difference between the upper surface 300a of the wall portion 300 and the upper surface 410 of the wavelength conversion layer 400 may gradually decrease toward the first central point C1. In addition, the height difference between the upper surface 300a of the wall portion 300 and the upper surface 410 of the wavelength conversion layer 400 may increase toward the outside of the substrate 100. For example, the height difference hc between the upper surface of the wall part and the upper surface of the wavelength conversion layer from the outside may be greater than the height difference (hd) between the upper surface of the wall part and the upper surface of the wavelength conversion layer from the inside. With this configuration, light absorption by the wavelength conversion layer 400 is reduced to improve the light output of the semiconductor device package, and the bonding force between the wavelength conversion layer 400 and the wall part 300 is increased from the outside to prevent cracks, etc. Accordingly, it is possible to easily prevent the reliability of the package from deteriorating.

도 9a 내지 도 9d는 제1 실시예에 따른 반도체 소자 패키지의 제조 방법을 설명하는 순서도이다.9A to 9D are flowcharts illustrating a method of manufacturing a semiconductor device package according to the first embodiment.

도 9a를 참조하면, 임시기판(TS) 상에 희생층(SL) 및 반도체 소자(200)를 형성할 수 있다. 여기서, 임시기판(TS)은 반도체층을 설정하기 위한 성장 기판일 수 있으며, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다.  다만, 이러한 재질에 한정되는 것은 아니다.Referring to FIG. 9A, a sacrificial layer SL and a semiconductor device 200 may be formed on the temporary substrate TS. Here, the temporary substrate (TS) may be a growth substrate for setting a semiconductor layer, and is selected from a group including a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge Can be. However, it is not limited to these materials.

희생층(SL)은 조사된 레이저의 파장에서 분리 가능한 재질을 포함할 수 있다. 그리고 희생층(SL)은 산화물(oxide) 또는 질화물(nitride)을 포함할 수 있다. 다만, 이에 한정되는 것은 아니다. 예컨대, 희생층(SL)은 에픽텍셜 성장 시 발생하는 변형이 적은 물질로 산화물(oxide) 계열 물질을 포함할 수 있다.The sacrificial layer SL may include a material separable from the wavelength of the irradiated laser. In addition, the sacrificial layer SL may include oxide or nitride. However, it is not limited thereto. For example, the sacrificial layer SL is a material with little deformation generated during epitaxial growth and may include an oxide-based material.

그리고 반도체 소자(200)는 기판(100) 상에 복수 개로 이격 배치될 수 있다. 또한, 반도체 소자(200)를 기판(100) 상의 제1 본딩부(110)와 제2 본딩부(120)와 접하도록 배치할 수 있다. 이에 따라, 반도체 소자(200)는 제1 본딩부(110) 및 제2 본딩부(120)를 통해 기판(100) 또는 기판의 회로 패턴과 전기적으로 연결될 수 있다.In addition, a plurality of semiconductor devices 200 may be spaced apart from each other on the substrate 100. In addition, the semiconductor device 200 may be disposed to be in contact with the first bonding unit 110 and the second bonding unit 120 on the substrate 100. Accordingly, the semiconductor device 200 may be electrically connected to the substrate 100 or a circuit pattern of the substrate through the first bonding unit 110 and the second bonding unit 120.

도 9b를 참조하면, 언더필(underfill)을 통해 벽부(300)가 형성될 수 있다. 벽부(300)는 반도체 소자(200)를 둘러싸도록 배치될 수 있다. 이에, 벽부(300)는 인접한 반도체 소자(200) 사이에 위치할 수 있다.Referring to FIG. 9B, the wall portion 300 may be formed through an underfill. The wall part 300 may be disposed to surround the semiconductor device 200. Accordingly, the wall portion 300 may be positioned between adjacent semiconductor devices 200.

또한, 벽부(300)는 언더필에 의해 반도체 소자의 하부에 소정의 깊이 이상으로 제공될 수 있다. 이에 따라, 반도체 소자(200)에 안정적인 강도를 제공할 수 있다.In addition, the wall portion 300 may be provided at a predetermined depth or more under the semiconductor device by underfill. Accordingly, it is possible to provide stable strength to the semiconductor device 200.

뿐만 아니라, 벽부(300)는 희생층(SL)을 둘러싸도록 배치될 수 있다. 이로써, 벽부(300)는 반도체 소자(200)의 상부에도 위치할 수 있다.In addition, the wall portion 300 may be disposed to surround the sacrificial layer SL. As a result, the wall part 300 may also be located above the semiconductor device 200.

도 9c를 참조하면, 레이저가 조사되어 희생층(SL)이 제거될 수 있다. 또는 희생층(SL)의 일부가 제거될 수 있다. 이에, 희생층(SL)이 반도체 소자(200) 및 벽부(300)와 분리될 수 있다.Referring to FIG. 9C, the sacrificial layer SL may be removed by laser irradiation. Alternatively, a part of the sacrificial layer SL may be removed. Accordingly, the sacrificial layer SL may be separated from the semiconductor device 200 and the wall part 300.

이에 따라, 벽부(300)는 반도체 소자(200) 상부에 리세스를 형성할 수 있다. 그리고 벽부(300)는 레이저에 의하여 표면 조도가 다를 수 있으며, 나아가 표면 조도가 증가할 수 있다. 또한, 상부로 갈수록 폭 또는 면적이 감소하도록 형성될 수 있다.Accordingly, the wall portion 300 may form a recess on the semiconductor device 200. In addition, the surface roughness of the wall part 300 may be different by the laser, and further, the surface roughness may be increased. In addition, it may be formed such that the width or area decreases toward the top.

도 9d를 참조하면, 파장 변환층(400)이 반도체 소자(200) 및 벽부(300) 상에 배치될 수 있다. 이에 따라, 파장 변환층(400)은 벽부(300)의 리세스 내에 배치될 수 있다. 즉, 상술한 바와 같이 벽부(300)가 파장 변환층(400)을 일부 영역까지 관통한 형상이 제공될 수 있다. 이로써, 벽부(300) 및 리세스는 파장 변환층(400)과의 결합에서 앵커 효과(anchor effect)를 제공하여 파장 변환층(400)과 결합력을 향상시킬 수 있다. Referring to FIG. 9D, the wavelength conversion layer 400 may be disposed on the semiconductor device 200 and the wall portion 300. Accordingly, the wavelength conversion layer 400 may be disposed in the recess of the wall portion 300. That is, as described above, a shape in which the wall portion 300 penetrates the wavelength conversion layer 400 to a partial area may be provided. Accordingly, the wall portion 300 and the recess may provide an anchor effect in coupling with the wavelength conversion layer 400 to improve bonding strength with the wavelength conversion layer 400.

그리고 파장 변환층(400)이 반도체 소자(200) 상부에 배치되어 반도체 소자(200)로부터 출사되는 광이 파장 변환층(400)을 통해 파장 변환되어 상부로 제공될 수 있다. 또한, In addition, the wavelength conversion layer 400 may be disposed on the semiconductor device 200 so that light emitted from the semiconductor device 200 may be wavelength-converted through the wavelength conversion layer 400 and provided thereon. Also,

실시 예에서는 플립형 발광소자의 구조로 설명하였으나, 반드시 이에 한정하지 않는다. 예시적으로 실시 예에 따른 발광소자는 수직형 또는 수평형 구조일 수도 있다.In the embodiment, the structure of the flip-type light emitting device has been described, but is not limited thereto. Exemplarily, the light emitting device according to the embodiment may have a vertical or horizontal structure.

발광 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 발광 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.The light emitting device can be applied to various types of light source devices. For example, the light source device may be a concept including a sterilization device, a curing device, a lighting device, and a display device and a vehicle lamp. That is, the light-emitting element can be applied to various electronic devices that are disposed in a case to provide light.

살균 장치는 실시 예에 따른 발광 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilization device may sterilize a desired area by providing the light emitting device according to the embodiment. The sterilization device may be applied to household appliances such as water purifiers, air conditioners, and refrigerators, but is not limited thereto. That is, the sterilization device can be applied to all products (eg, medical devices) that require sterilization.

예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.Exemplarily, the water purifier may include a sterilization device according to an embodiment to sterilize circulating water. The sterilization device is disposed in a nozzle or outlet through which water circulates to irradiate ultraviolet rays. In this case, the sterilization device may include a waterproof structure.

경화 장치는 실시 예에 따른 발광 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing apparatus may cure various types of liquids by including the light emitting device according to the embodiment. The liquid may be the broadest concept including all of the various materials that are cured when irradiated with ultraviolet rays. Exemplarily, the curing device can cure various types of resins. Alternatively, the curing device may be applied to cure cosmetic products such as manicure.

조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The lighting device may include a light source module including a substrate and a light emitting device of the embodiment, a heat dissipation unit for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside to provide the light source module. In addition, the lighting device may include a lamp, a head lamp, or a street light.

표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may constitute a backlight unit.

반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.The reflector is disposed on the bottom cover, and the light emitting module may emit light. The light guide plate is disposed in front of the reflective plate to guide light emitted from the light emitting module to the front, and the optical sheet may include a prism sheet and the like, and may be disposed in front of the light guide plate. A display panel may be disposed in front of the optical sheet, an image signal output circuit supplies an image signal to the display panel, and a color filter may be disposed in front of the display panel.

발광 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.When the light emitting element is used as a backlight unit of a display device, it may be used as an edge type backlight unit or a direct type backlight unit.

발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.The light-emitting element may be a laser diode in addition to the light-emitting diode described above.

레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.Like the light emitting device, the laser diode may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure. In addition, the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor are bonded to each other and use the electro-luminescence phenomenon in which light is emitted when current is passed, but the direction of the emitted light There are differences in and phase. In other words, in the laser diode, light having a specific wavelength (monochrome light, monochromatic beam) can be emitted in the same direction with the same phase by using a phenomenon of stimulated emission and constructive interference. Therefore, it can be used for optical communication, medical equipment, and semiconductor processing equipment.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As an example of the light-receiving element, a photodetector, which is a kind of transducer that detects light and converts its intensity into an electric signal, is exemplified. As such photodetectors, photovoltaic cells (silicon, selenide), photovoltaic devices (cadmium sulfide, cadmium selenide), photodiodes (for example, PDs with peak wavelengths in the visible blind spectral region or true blind spectral region), photoelectric devices Transistors, photomultiplier tubes, photoelectric tubes (vacuum, gas encapsulated), IR (Infra-Red) detectors, etc. are provided, but embodiments are not limited thereto.

또한, 광검출기와 같은 발광 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a light-emitting device such as a photodetector may be generally manufactured using a direct bandgap semiconductor having excellent light conversion efficiency. Alternatively, photodetectors have various structures, and the most common structures include a pin-type photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal semiconductor metal (MSM) photodetector. have.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode may include a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer having the above-described structure, as in the light emitting device, and has a pn junction or a pin structure. The photodiode operates by applying a reverse bias or a zero bias, and when light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be substantially proportional to the intensity of light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. A photovoltaic cell or a solar cell is a type of photodiode and can convert light into electric current. The solar cell may include a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer having the above-described structure, similarly to the light emitting device.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it may be used as a rectifier of an electronic circuit through the rectification characteristic of a general diode using a p-n junction, and may be applied to an ultra-high frequency circuit and applied to an oscillation circuit.

또한, 상술한 발광 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 발광 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described light emitting device is not necessarily implemented with only a semiconductor, and may further include a metallic material in some cases. For example, a light emitting device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented by a p-type or n-type dopant. It may be implemented using a doped semiconductor material or an intrinsic semiconductor material.

Claims (10)

기판;
상기 기판 상에 배치되는 복수 개의 반도체 소자;
상기 복수 개의 반도체 소자 사이에 배치되는 벽부; 및
상기 복수 개의 반도체 소자 및 상기 벽부 상에 배치되는 파장 변환층;을 포함하고,
상기 벽부의 상면은 상기 파장 변환층의 상면과 상기 반도체 소자의 상면 사이에 배치되는 반도체 소자 패키지.
Board;
A plurality of semiconductor devices disposed on the substrate;
A wall portion disposed between the plurality of semiconductor devices; And
Including; a wavelength conversion layer disposed on the plurality of semiconductor devices and the wall portion,
The upper surface of the wall portion is disposed between the upper surface of the wavelength conversion layer and the upper surface of the semiconductor device.
제1항에 있어서,
상기 벽부는 상기 반도체 소자와 제1 방향으로 중첩되는 제1 영역 및 상기 제1 영역 상부에 위치하는 제2 영역을 포함하는 반도체 소자 패키지.
The method of claim 1,
A semiconductor device package including a first region overlapping the semiconductor device in a first direction and a second region positioned above the first region.
제2항에 있어서,
상기 제1 영역은 상기 반도체 소자 하부로 연장되는 반도체 소자 패키지.
The method of claim 2,
The first region is a semiconductor device package extending below the semiconductor device.
제2항에 있어서,
상기 제2 영역은 상기 파장 변환층의 일부 영역까지 관통하는 반도체 소자 패키지.
The method of claim 2,
The second region is a semiconductor device package that penetrates to a partial region of the wavelength conversion layer.
제4항에 있어서,
상기 제2 영역은 상기 제1 방향에 수직하는 제2 방향을 향해 상기 제1 방향으로 폭이 감소하는 반도체 소자 패키지.
The method of claim 4,
The second region is a semiconductor device package whose width decreases in the first direction toward a second direction perpendicular to the first direction.
제5항에 있어서,
상기 파장 변환층은 상기 제2 방향으로 면적이 증가하는 반도체 소자 패키지.
The method of claim 5,
The wavelength conversion layer is a semiconductor device package whose area increases in the second direction.
제1항에 있어서,
상기 벽부의 상면과 상기 파장 변환층의 상면 사이의 높이차가 상이한 반도체 소자 패키지.
The method of claim 1,
A semiconductor device package having a different height difference between an upper surface of the wall portion and an upper surface of the wavelength conversion layer.
제7항에 있어서,
상기 높이차는 상기 기판의 외측을 향할수록 증가하는 반도체 소자 패키지.
The method of claim 7,
The height difference increases toward the outside of the substrate.
제1항에 있어서,
상기 반도체 소자의 상면과 상기 벽부의 상면 사이의 높이는 상기 파장 변환층의 상면과 상기 반도체 소자의 상면 사이의 높이와 비가 1:5 내지 1:20인 반도체 소자 패키지.
The method of claim 1,
A semiconductor device package in which a height between an upper surface of the semiconductor device and an upper surface of the wall portion is in a ratio of 1:5 to 1:20 between the upper surface of the wavelength conversion layer and the upper surface of the semiconductor device.
제2항에 있어서,
상기 제1 영역의 표면 조도는 상기 제2 영역의 표면 조도의 0.1배 내지 5배인 반도체 소자 패키지.
The method of claim 2,
A semiconductor device package having a surface roughness of the first region of 0.1 to 5 times that of the second region.
KR1020190071431A 2019-06-17 2019-06-17 Semiconductor device package KR20200143851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190071431A KR20200143851A (en) 2019-06-17 2019-06-17 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190071431A KR20200143851A (en) 2019-06-17 2019-06-17 Semiconductor device package

Publications (1)

Publication Number Publication Date
KR20200143851A true KR20200143851A (en) 2020-12-28

Family

ID=74087047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190071431A KR20200143851A (en) 2019-06-17 2019-06-17 Semiconductor device package

Country Status (1)

Country Link
KR (1) KR20200143851A (en)

Similar Documents

Publication Publication Date Title
US10593838B2 (en) Semiconductor device
US20190165226A1 (en) Semiconductor element package
US11355674B2 (en) Semiconductor device package
KR102434368B1 (en) Semiconductor device
KR20200021798A (en) Smeiconductor device
KR102656815B1 (en) Smeiconductor device
KR102437784B1 (en) Semiconductor device
KR102410809B1 (en) Semiconductor device
KR102608517B1 (en) Semiconductor device
KR20200143851A (en) Semiconductor device package
KR20190109848A (en) Semiconductor device
KR20170135381A (en) Semiconductor device package
KR102603255B1 (en) Semiconductor device
KR102411948B1 (en) Semiconductor device
KR20210006636A (en) Semiconductor device package
KR102564211B1 (en) Smeiconductor device and method for manufacturing the same
KR102388795B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR102417710B1 (en) Semiconductor device package and manufacturing method thereof
KR20170125587A (en) Semiconductor device package
KR20170124283A (en) Semiconductor device package
KR20170129008A (en) Semiconductor device package
KR20210027943A (en) Semiconductor device
KR20210017483A (en) Semiconductor device
KR20210024831A (en) Semiconductor device
KR102559136B1 (en) Semiconductor device and lighting apparatus

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal