KR102437784B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR102437784B1 KR102437784B1 KR1020180018788A KR20180018788A KR102437784B1 KR 102437784 B1 KR102437784 B1 KR 102437784B1 KR 1020180018788 A KR1020180018788 A KR 1020180018788A KR 20180018788 A KR20180018788 A KR 20180018788A KR 102437784 B1 KR102437784 B1 KR 102437784B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- conductivity
- conductivity type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 229
- 238000000034 method Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 261
- 239000000463 material Substances 0.000 description 29
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 26
- 239000000758 substrate Substances 0.000 description 24
- 239000002019 doping agent Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000011787 zinc oxide Substances 0.000 description 13
- 239000000203 mixture Substances 0.000 description 12
- 238000000605 extraction Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000000956 alloy Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 9
- 229910052733 gallium Inorganic materials 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000007480 spreading Effects 0.000 description 6
- 238000003892 spreading Methods 0.000 description 6
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910052725 zinc Inorganic materials 0.000 description 5
- 239000011701 zinc Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 3
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052711 selenium Inorganic materials 0.000 description 3
- 239000011669 selenium Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910002668 Pd-Cu Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- -1 GaN Chemical class 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
실시 예는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 반도체 구조물 상에 배치되는 제1 오믹 전극; 상기 반도체 구조물 상에 배치되는 제1 전극 패드; 상기 제1 오믹 전극과 상기 반도체 구조물 사이에 배치되는 중간층;을 포함하고, 상기 제1 전극 패드는, 상기 중간층 및 상기 제1 오믹 전극과 두께 방향으로 중첩하는 제1 영역을 포함하는 반도체 소자를 개시한다.Embodiments include a semiconductor structure including a first conductivity-type semiconductor layer, a second conductivity-type semiconductor layer, and an active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer; a first ohmic electrode disposed on the semiconductor structure; a first electrode pad disposed on the semiconductor structure; and an intermediate layer disposed between the first ohmic electrode and the semiconductor structure, wherein the first electrode pad includes a first region overlapping the intermediate layer and the first ohmic electrode in a thickness direction. do.
Description
실시예는 반도체 소자에 관한 것이다.The embodiment relates to a semiconductor device.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 반도체 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.A semiconductor device including a compound such as GaN, AlGaN, etc. has many advantages, such as having a wide and easily adjustable band gap energy, and thus can be variously used as a semiconductor device, a light receiving device, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 반도체 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, semiconductor devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors have developed red, green, and Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors. , safety, and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light receiving device such as a photodetector or a solar cell is manufactured using a
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다. 특히, 광 추출 효율이 저하되는 문제가 존재한다.Therefore, the semiconductor device can replace a light emitting diode backlight, a fluorescent lamp or an incandescent light bulb that replaces a cold cathode fluorescence lamp (CCFL) constituting a transmission module of an optical communication means and a backlight of a liquid crystal display (LCD) display device. Applications are being expanded to include white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device may be extended to high-frequency application circuits, other power control devices, and communication modules. In particular, there is a problem that the light extraction efficiency is lowered.
실시 예는 적색 반도체 소자를 제공한다.The embodiment provides a red semiconductor device.
또한, 광 추출 효율이 우수한 반도체 소자를 제공한다.In addition, a semiconductor device having excellent light extraction efficiency is provided.
또한, 오믹 컨택이 우수한 반도체 소자를 제공한다.In addition, a semiconductor device having excellent ohmic contact is provided.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited thereto, and it will be said that the purpose or effect that can be grasped from the solving means or embodiment of the problem described below is also included.
실시예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 반도체 구조물 상에 배치되는 제1 오믹 전극; 상기 반도체 구조물 상에 배치되는 제1 전극 패드; 및 상기 제1 오믹 전극과 상기 반도체 구조물 사이에 배치되는 중간층;을 포함하고, 상기 제1 전극 패드는, 상기 중간층 및 상기 제1 오믹 전극과 두께 방향으로 중첩하는 제1 영역을 포함한다.A semiconductor device according to an embodiment includes a semiconductor structure including a first conductivity-type semiconductor layer, a second conductivity-type semiconductor layer, and an active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer; a first ohmic electrode disposed on the semiconductor structure; a first electrode pad disposed on the semiconductor structure; and an intermediate layer disposed between the first ohmic electrode and the semiconductor structure, wherein the first electrode pad includes a first region overlapping the intermediate layer and the first ohmic electrode in a thickness direction.
상기 제1 전극 패드는 상기 제1 영역 이외의 영역인 제2 영역을 포함하고, 상기 제1 도전형 반도체층은 중간층과 상기 두께 방향으로 중첩되는 제3 영역; 및 상기 제3 영역 이외의 제4 영역을 포함할 수 있다.The first electrode pad includes a second region that is a region other than the first region, and the first conductivity-type semiconductor layer includes a third region overlapping the intermediate layer in the thickness direction; and a fourth area other than the third area.
상기 제1 도전형 반도체층은 상기 제4 영역 상에 배치되는 돌기부를 포함할 수 있다.The first conductivity type semiconductor layer may include a protrusion disposed on the fourth region.
상기 제4 영역의 면적과 상기 제3 영역의 면적은 면적 비가 1:0.036 내지 1:0.046일 수 있다.An area ratio of an area of the fourth region to an area of the third region may be 1:0.036 to 1:0.046.
상기 제2 도전형 반도체층 하부에 배치되어 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 오믹 전극; 상기 제2 도전형 반도체층과 상기 제2 오믹 전극 사이에 배치되는 컨택층; 및 상기 컨택층 하부에 배치되고 관통홀을 포함하는 절연층;을 더 포함하고, 상기 제2 오믹 전극은 상기 관통홀에 배치될 수 있다.a second ohmic electrode disposed under the second conductivity type semiconductor layer and electrically connected to the second conductivity type semiconductor layer; a contact layer disposed between the second conductivity-type semiconductor layer and the second ohmic electrode; and an insulating layer disposed under the contact layer and including a through hole, wherein the second ohmic electrode may be disposed in the through hole.
상기 관통홀은 상기 제1 전극 패드와 두께 방향으로 중첩되지 않을 수 있다.The through hole may not overlap the first electrode pad in a thickness direction.
상기 제1 전극 패드는 상기 돌기부와 두께 방향으로 중첩되지 않을 수 있다.The first electrode pad may not overlap the protrusion in a thickness direction.
상기 제4 영역의 면적과 상기 제1 전극 패드의 면적의 면적 비는 1:0.09 내지 1:0.11일 수 있다.An area ratio of the area of the fourth region to the area of the first electrode pad may be 1:0.09 to 1:0.11.
상기 제1 도전형 반도체층은 AlInP를 포함하고, 상기 중간층은 GaAs를 포함할 수 있다.The first conductivity type semiconductor layer may include AlInP, and the intermediate layer may include GaAs.
실시 예에 따르면, 적색 반도체 소자를 구현할 수 있다.According to an embodiment, a red semiconductor device may be implemented.
또한, 광 추출 효율이 우수한 반도체 소자를 제작할 수 있다.In addition, a semiconductor device having excellent light extraction efficiency can be manufactured.
또한, 오믹 컨택이 우수한 반도체 소자를 제작할 수 있다.In addition, a semiconductor device having excellent ohmic contact can be manufactured.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and advantageous advantages and effects of the present invention are not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.
도 1은 실시 예에 따른 반도체 소자의 상면도이고,
도 2는 도 1의 AA'로 절단된 단면도이고,
도 3는 도 1의 BB'로 절단된 단면도이고,
도 4은 도 2의 K의 확대도이고,
도 5는 제1 영역과 제2 영역을 설명하는 도면이고,
도 6a 내지 도 6m은 실시예에 따른 반도체 소자의 제조 방법을 설명하는 순서도이고,
도 7은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이다.1 is a top view of a semiconductor device according to an embodiment;
Figure 2 is a cross-sectional view taken along line AA' of Figure 1,
Figure 3 is a cross-sectional view taken along line BB' of Figure 1,
Figure 4 is an enlarged view of K of Figure 2,
5 is a view for explaining a first area and a second area;
6A to 6M are flowcharts illustrating a method of manufacturing a semiconductor device according to an embodiment;
7 is a conceptual diagram of a semiconductor device package according to an embodiment of the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Since the present invention can have various changes and can have various embodiments, specific embodiments are illustrated and described in the drawings. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms including an ordinal number such as second, first, etc. may be used to describe various elements, but the elements are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component. and/or includes a combination of a plurality of related listed items or any of a plurality of related listed items.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being “connected” or “connected” to another component, it may be directly connected or connected to the other component, but it is understood that other components may exist in between. it should be On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that the other element does not exist in the middle.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It is to be understood that this does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, the embodiment will be described in detail with reference to the accompanying drawings, but the same or corresponding components are given the same reference numerals regardless of the reference numerals, and the overlapping description thereof will be omitted.
본 발명의 실시 예에 따른 반도체 구조물은 유색 파장대의 광을 출력할 수 있다. 예시적으로 반도체 구조물은 적외선 파장대의 광을 출력할 수 있다. 파장범위는 반도체 구조물의 Al의 조성비에 의해 결정될 수 있다. 또한, 반도체 구조물은 광의 세기가 서로 다른 다양한 파장의 광을 출력할 수 있고, 발광하는 광의 파장 중 다른 파장의 세기에 비해 상대적으로 가장 강한 세기를 갖는 광의 피크 파장이 적외성 파장대역일 수 있다.The semiconductor structure according to an embodiment of the present invention may output light in a colored wavelength band. For example, the semiconductor structure may output light in an infrared wavelength band. The wavelength range may be determined by the composition ratio of Al in the semiconductor structure. In addition, the semiconductor structure may output light of various wavelengths having different light intensities, and the peak wavelength of light having the strongest intensity relative to the intensity of other wavelengths among the wavelengths of emitted light may be in the infrared wavelength band.
예시적으로, 적외선 파장 대역의 광은 590nm 내지 660nm 범위의 파장을 가질 수 있다.For example, the light in the infrared wavelength band may have a wavelength in the range of 590 nm to 660 nm.
도 1은 실시 예에 따른 반도체 소자의 상면도이고, 도 2는 도 1의 AA'로 절단된 단면도이고, 도 3은 도 1의 BB'로 절단된 단면도이고, 도 4는 도 2의 K의 확대도이고, 도 5는 제1 영역 내지 제4 영역을 설명하는 도면이다.1 is a top view of a semiconductor device according to an embodiment, FIG. 2 is a cross-sectional view taken along line AA′ of FIG. 1 , FIG. 3 is a cross-sectional view taken along line BB′ of FIG. 1 , and FIG. It is an enlarged view, and FIG. 5 is a view for explaining the first to fourth areas.
도 1 내지 도 4를 참조하면, 실시예에 따른 반도체 소자(10)는 기판(101), 기판(101) 상에 배치되는 접합층(102), 접합층(102) 상에 배치되는 반사층(103), 반사층(103) 상에 배치되는 절연층(104) 및 제2 오믹 전극(121), 절연층(104) 상에 배치되는 컨택층(105), 컨택층(105) 상에 배치되는 반도체 구조물(110), 반도체 구조물(110) 상에 배치되는 중간층(123), 중간층(123) 상에 배치되는 제1 오믹 전극(122), 반도체 구조물(110) 상에 배치되는 제1 전극 패드(131)를 포함한다.1 to 4 , the
먼저, 반도체 구조물(110)은 실시예에 따른 반도체 소자(10)에서 상부에 배치될 수 있다.First, the
반도체 구조물(110)은 제1 도전형 반도체층(111), 활성층(112) 및 제2 도전형 반도체층(113)을 포함한다.The
제1 도전형 반도체층(111)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(111)은 Alx1In1 - x1P(0≤x1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlN, AlN, InN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(111)은 n형 반도체층일 수 있다.The first conductivity-
제1 도전형 반도체층(111)은 Ga을 포함하지 않을 수 있다. 이러한 구성에 의하여, 제1 도전형 반도체층(111)은 활성층(112)에서 생성된 광이 제1 도전형 반도체층(111)에 흡수되는 것을 방지하여 반도체 소자의 광 추출 효율을 개선할 수 있다.The first conductivity
또한, 제1 도전형 반도체층(111)은 Al 조성이 0.25 내지 0.75일 수 있다. 이로써, 실시예에 따른 반도체 소자는 590nm 내지 630nm 파장을 피크 파장으로 하는 광을 출력할 수 있다. 다만, 이러한 조성에 한정되는 것은 아니다.In addition, the Al composition of the first conductivity
또한, 제1 도전형 반도체층(111)은 도핑 농도가 5.00E+17 내지 7.00E+18일 수 있으나, 이에 한정되는 것은 아니다.In addition, the doping concentration of the first conductivity
제1 도전형 반도체층(111)은 소정의 패턴을 갖는 돌기부(111a)를 포함할 수 있다. 예컨대, 돌기부(111a)는 제1 도전형 반도체층(111) 상부에 배치될 수 있다. 그리고 돌기부(111a)는 텍스쳐 구조물을 포함할 수 있다. 그리고 텍스쳐 구조물은 복수의 패턴과 두께 및 폭은 다양한 형상을 가질 수 있으며, 복수의 패턴은 동일한 두께 및 폭을 가질 수 있다. 텍스쳐 구조물은 전자 스프레딩을 촉진시켜 광 수율을 개선할 수 있다. 이러한 구성에 의하여, 실시예에 따른 반도체 소자는 동작 전압이 개선될 수 있다.The first conductivity
또한, 텍스쳐 구조물은 초격자 구조를 포함할 수 있으나, 이에 한정되는 것은 아니다. 또한, 텍스쳐 구조물은 상기 언급한 형상, 두께 및 폭에 한정되는 것은 아니다.In addition, the texture structure may include a superlattice structure, but is not limited thereto. In addition, the texturing structure is not limited to the above-mentioned shape, thickness and width.
활성층(112)은 제1 도전형 반도체층(111)과 제2 도전형 반도체층(113) 사이에 배치될 수 있다. 활성층(112)은 복수의 우물층(미도시됨)과 복수의 장벽층(미도시됨)을 포함할 수 있다. 우물층(미도시됨)은 제1 도전형 반도체층(111)을 통해서 주입되는 제1 캐리어(전자 또는 정공)와 제2 도전형 반도체층(113)을 통해서 주입되는 제2 캐리어(정공 또는 전자)가 만나는 층이다. 전도대의 제1 캐리어(또는 제2 캐리어)와 가전도대의 제2 캐리어(또는 제1 캐리어)가 활성층(112)의 우물층(미도시됨)에서 재결합하면, 우물층(미도시됨)의 전도대와 우물층(미도시됨)의 가전도대의 에너지 레벨의 차이(에너지 밴드갭)에 대응하는 파장을 가지는 빛이 발생될 수 있다.The
활성층(112)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi QuantumWell; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(112)의 구조는 이에 한정하지 않는다.The
활성층(112)은 복수 개의 우물층(미도시됨)과 장벽층(미도시됨)을 포함할 수 있다. 우물층(미도시됨)과 장벽층(미도시됨)은 Inx2Aly2Ga1 -x2- y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층(미도시됨)은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.The
제2 도전형 반도체층(113)은 활성층(112) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(113)에 제2 도펀트가 도핑될 수 있다. The second conductivity-
제2 도전형 반도체층(113)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. The second conductivity
제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(113)은 p형 반도체층일 수 있다. When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, the second conductivity-
컨택층(105)은 반도체 구조물(130) 하부에 배치될 수 있다. 컨택층(105)은 제2 도전형 반도체층(113)과 전기적으로 연결되도록 제2 도전형 반도체층(113)과 컨택할 수 있다. 예컨대, 제2 도전형 반도체층(113)은 반도체 구조물 대비 저항이 낮도록 GaP을 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다.The
그리고 이러한 구성에 의하여, 제2 도전형 반도체층(113)은 제2 도전형 반도체층(113)과 접촉하여, 반도체 구조물(110)로 전류 스프레딩(spreading)을 개선할 수 있다.And with this configuration, the second conductivity-
절연층(104)은 컨택층(105) 하부에 배치될 수 있다. 절연층(104)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, 또는 TiO2중 적어도 어느 하나를 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다.The insulating
그리고 절연층(104)은 관통홀(h)을 포함할 수 있다. 관통홀(h)에 제2 오믹 전극(121)이 배치될 수 있다. 제2 오믹 전극(121)은 절연층(104)의 관통홀(h)의 형상에 따라 다양한 패턴을 가질 수 있다. 예컨대, 제2 오믹 전극(121)은 컨택층(105)과 절연층(104) 하부에 배치된 반사층(103) 사이에 배치되어, 컨택층(105)과 반사층(103)을 전기적으로 연결할 수 있다. 이로써, 제2 오믹 전극(121)은 반도체 구조물(130)에 정공을 주입하여 광을 생성할 수 있다.And the insulating
관통홀(h)은 복수 개일 수 있다. 또한, 관통홀(h)은 제1 전극 패드(131)와 두께 방향(x축 방향)으로 중첩되지 않도록 배치될 수 있다. 이로써, 제1 전극 패드(131)를 통과한 전류가 최단 거리로 관통홀(h)을 통해 이동하여, 전류 스프레딩이 감소하는 것을 방지할 수 있다.There may be a plurality of through-holes h. Also, the through hole h may be disposed so as not to overlap the
제2 오믹 전극(121)은 투명 도전성 산화막층으로 형성될 수 있다. 또한, 제2 오믹 전극(121)은 예로서, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx,NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second
반사층(103)은 전기전도성을 가지는 재질로 이루어질 수 있다. 또한, 반사층(103)은 고반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대, 반사층(103)은 은 Ag, Ni, Al, Rh, Pd, Ir, Ru,Mg, Zn, Pt, Cu,Au,Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 반사층(103)은 상기 금속 또는 합금으로 이루어질 수 있다. 예컨대, 반사층(103)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다. The
본딩층(102)은 반사층(103) 하부에 배치될 수 있다. 본딩층(102)은 반사층(103)과 본딩층(102) 하부에 배치된 시트층(미도시됨)을 접합할 수 있다.The
본딩층(102)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au,Sn, Ni, Cr, Ga, In, Bi, Cu,Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 다만, 이러한 재질에 한정되는 것은 아니다The
기판(101)은 본딩층(102) 하부에 배치될 수 있다. 기판(101)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(101)은 금속 또는 반도체 물질을 포함할 수 있다.The
기판(101)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 상기 기판(101)이 도전성 물질로 구성되는 경우, 상기 제2 오믹 전극(121)은 상기 기판(101)을 통해 외부에서 전류를 공급받을 수 있다.The
기판(101)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The
또한, 기판(101)과 본딩층(102) 사이에 시트층(미도시됨)이 추가로 배치될 수 있다. 시트층(미도시됨)은 본딩층(102) 하부에 배치될 수 있다. 시트층(미도시됨)는 실시 예에 따른 반도체 소자를 지지할 수 있다. 그리고 시트층(미도시됨)은 시트층(미도시됨)의 하부에 배치된 기판(101)과 접할 수 있다. In addition, a sheet layer (not shown) may be additionally disposed between the
또한, 시트층(미도시됨)은 본딩층(102) 및 반사층(103)과 연결되어 반도체 구조물(110)에서 발생한 열을 방출할 수 있다. 즉, 시트층(미도시됨)은 방열 특성을 갖는 재질을 포함할 수 있다. 예컨대, 시트층(미도시됨)은 금속 재질 또는 수지 재질로 이루어질 수 있으나, 이러한 재질에 한정되는 것은 아니다.In addition, the sheet layer (not shown) may be connected to the
패시베이션층(미도시됨)은 실시예에 따른 반도체 소자(10)를 둘러 싸도록 배치될 수 있다. 예컨대, 패시베이션층(미도시됨)은 반도체 구조물(110), 제1 오믹 전극(122), 컨택층(105), 절연층(104), 반사층(103), 접합층(102)를 둘러싸도록 배치될 수 있다. 패시베이션층(미도시됨)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, 또는 TiO2중 적어도 어느 하나를 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다.A passivation layer (not shown) may be disposed to surround the
이러한 구성에 의하여, 패시베이션층(미도시됨)은 외부로부터 유입되는 공기 등을 차단하여, 반도체 소자(10)의 내구성을 개선하며, 반도체 구조물(110)로부터 발생한 광이 투과할 수 있다. With this configuration, the passivation layer (not shown) blocks air introduced from the outside, thereby improving durability of the
중간층(123)은 제1 도전형 반도체층(111) 상면에 배치될 수 있다. 중간층(123)은 돌기부(111a)와 두께 방향(x축 방향)으로 중첩되지 않을 수 있다.The
이러한 중간층(123)은 Ga을 포함할 수 있다. 예컨대, 중간층(123)은 n-GaAs를 포함할 수 있다. 중간층(123)은 반도체 구조물(130)과 중간층(123) 상부에 배치된 제1 오믹 전극(122) 사이의 컨택 저항을 감소할 수 있다. The
이러한 구성에 의하여, 중간층(123)은 제1 오믹 전극(122)과 제1 도전형 반도체층(111) 사이에서 감소된 저항을 가짐으로써, 제1 도전형 반도체층(111)에서 Al 조성의 증가로 저항에 의한 전류 스프레딩이 저하되고, 동작전압이 상승하는 것을 보상할 수 있다.With this configuration, the
제1 오믹 전극(122)은 중간층(123) 상에 배치될 수 있다. 제1 오믹 전극(122)은 중간층(123)과 오믹 접촉하여 전기적으로 연결될 수 있다.The first
그리고 제1 오믹 전극(122)은 제1두께 방향(x축 방향)으로 중간층(123)과 중첩되어, 중간층(123)을 통해 제1 도전형 반도체층(111)으로 개선된 전류 주입을 제공할 수 있다.In addition, the first
제1 오믹 전극(122)은 투명 도전성 산화막층으로 형성될 수 있다. 또한, 제1 오믹 전극(122)은 예로서, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx,NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first
제1 전극 패드(131)는 제1 오믹 전극(122)과 제1 도전형 반도체층(111) 상에 배치될 수 있다. 제1 전극 패드(131)는 전도성 재질로 이루어질 수 있다. 제1 전극 패드(131)은 제1 오믹 전극(122)과 전기적으로 연결되어 제1 오믹 전극(122)에 전류를 주입할 수 있다.The
도 3를 참조하면, 제1 전극 패드(131)는 중간층(123) 및 제1 오믹 전극(122)와 두께 방향(X축 방향)으로 중첩하는 제1 영역(S1)과 제1 영역(S1) 이외의 영역인 제2 영역(S2)을 포함할 수 있다.Referring to FIG. 3 , the
즉, 제1 영역(S1)에서 제1 전극 패드(131)는 제1 오믹 전극(122) 및 중간층(123)과 두께 방향으로 중첩될 수 있다. 이에 따라, 제1 영역(S1)에서 중간층(123)이 제1 오믹 전극(122)과 오믹 접촉할 수 있다. 이에, 전술한 바와 같이, 중간층(123)이 제1 오믹 전극(122)과 제1 도전형 반도체층(111) 사이에서 감소된 저항을 가짐으로써, 제1 도전형 반도체층(111)에서 Al 조성의 증가로 저항에 의한 전류 스프레딩이 저하되고, 동작전압이 상승하는 것을 보상할 수 있다.That is, in the first region S1 , the
제2 영역(S2)에서 제1 전극 패드(131)는 중간층(123), 제1 오믹 전극(122)을 관통하여 제1 도전형 반도체층(111)과 쇼트키 접촉(Schottky contact)할 수 있다. 이때, 제1 도전형 반도체층(111)과 접촉하는 제1 전극 패드(131)는 제1 영역(S1)에 의해 둘러싸도록 배치될 수 있다.In the second region S2 , the
그리고 제1 도전형 반도체층(111)의 중앙에 배치되는 제1 전극 패드(131)는 전류가 주입되고, 주입된 전류가 제1 영역(S1)을 통해 제1 도전형 반도체층(111) 상면의 각 모서리 또는 측면을 향해 연장된 제1 오믹 전극(122)을 통해 반도체 구조물 전 영역으로 스프레딩 되어, 반도체 소자는 광 추출을 개선할 수 있다. 도 4을 참조하면, 제1 도전형 반도체층(111)은 중간층(123)과 두게 방향으로 중첩되는 제3 영역(S3)과 제3 영역(S3) 이외의 영역인 제4 영역(S4)으로 구획될 수 있다. 이로써, 제3 영역(S3)은 두께 방향으로 중간층(123)과 제1 도전형 반도체층(111)의 일부 영역이 두께 방향으로 중첩되고, 제4 영역(S4)은 상기 제1 도전형 반도체층(111)의 일부 영역을 제외한 제1 도전형 반도체층(111)과 두께 방향으로 중첩될 수 있다.In addition, current is injected into the
그리고 제3 영역(S3)은 제1 영역(S1)을 포함할 수 있다. 즉, 제1 영역(S1)은 제3 영역(S3)과 두께 방향으로 중첩될 수 있다. 또한, 제4 영역(S4)은 제2 영역(S2)을 포함할 수 있으며, 제2 영역(S2)은 두께 방향으로 제4 영역(S4)과 중첩될 수 있다.And the third region S3 may include the first region S1 . That is, the first region S1 may overlap the third region S3 in the thickness direction. Also, the fourth region S4 may include the second region S2 , and the second region S2 may overlap the fourth region S4 in the thickness direction.
제1 도전형 반도체층(111)은 Ga을 포함하지 않으므로, Al 조성이 증가되어 에너지 밴드 갭이 커질 수 있다. 이로써, 제1 도전형 반도체층(111)은 활성층(112)에서 생성된 광에 대한 투과도가 증가하여, 실시예에 따른 반도체 소자(10)는 광 추출 효율을 개선할 수 있다.Since the first conductivity-
굴절율이 낮아, 광에 대해 임계각이 클 수 있다. 예컨대, 제1 도전형 반도체층(111)이 AlGaInP을 포함하는 경우는 굴절율이 3.49이나, AlInP를 포함하는 경우 굴절율이 3일 수 있다. 이로써, 실시예에 따른 반도체 소자는 광 추출 효율이 개선될 수 있다.Since the refractive index is low, a critical angle with respect to light may be large. For example, when the first conductivity
뿐만 아니라, 상기 제1 도전형 반도체층(111)은 Ga이 존재하는 경우 열전도율이 높아, 실시예에 따른 반도체 소자는 방열 특성이 향상될 수 있다.In addition, since the first conductivity
또한, 실시예에 따른 반도체 소자(10)는 제1 영역(S1)의 제1 도전형 반도체층(111) 상에 Ga을 포함하는 중간층(123)을 포함하여, 제1 도전형 반도체층(111)과 제1 오믹 전극(122) 간의 저항을 감소시켜, 제1 도전형 반도체층(111)의 Al 조성에 따라 반도체 소자의 동작 전압이 상승하는 것을 방지할 수 있다.In addition, the
그리고 제1 도전형 반도체층(111)의 돌기부(111a)는 제4 영역(S4)에 배치될 수 있다. 이로써, 반도체 소자(10)는 광을 반도체 소자(10) 상부로 방출하는 제4 영역(S4)에서 광 투과를 개선하여 광 추출을 향상시킬 수 있다.In addition, the
또한, 돌기부(111a)의 최소 두께(d1)는 1㎛ 내지 1.5㎛일 수 있다. 그리고 돌기부(111a)를 제외한 제1 도전형 반도체층(111) 상면에서 돌출된 제1 도전형 반도체층의 두께(d2)는 1㎛ 내지 2㎛일 수 있다. 돌기부(111a)의 최소 두께(d1)는 돌기부(111a) 이외의 돌출된 제1 도전형 반도체층의 두께(d2)와 동일할 수 있으나, 이에 한정되는 것은 아니다.Also, the minimum thickness d1 of the
그리고 제1 도전형 반도체층(111) 상면에서 돌기부(111a) 이외에 돌출된 제1 도전형 반도체층의 가장자리와 중간층(123)의 가장자리 사이는 이격될 수 있다. 이격된 거리(w1)는 3㎛ 내지 5㎛일 수 있다. 이격된 거리(w1)가 3㎛보다 작은 경우에 중간층(123) 또는 제1 오믹 전극(122)이 제1 도전형 반도체층(111)의 에칭 공정에서 손상될 수 있는 한계가 존재한다. 또한, 이격된 거리(w1)가 5㎛보다 큰 경우에, 중간층(123)과 제1 오믹 전극(122)이 작아져 전류 주입이 감소하는 한계가 존재한다.In addition, an edge of the first conductivity type semiconductor layer protruding from the upper surface of the first conductivity
또한, 제1 도전형 반도체층(111) 상면에서 돌기부(111a) 이외에 영역에서 돌출될 수 있다. 상기 돌출된 제1 도전형 반도체층은 원형, 사각형 등 다양한 형상을 가질 수 있다.In addition, it may protrude from a region other than the
도 5를 참조하면, 제4 영역(S4)의 면적은 제3 영역(S3)의 면적과 면적비가 1:0.036 내지 1:0.046일 수 있다. 이하에서 면적은 반도체 구조물의 두께 방향과 수직한 면으로 절단한 면의 넓이를 의미한다.Referring to FIG. 5 , the area of the fourth region S4 and the area ratio of the third region S3 may be 1:0.036 to 1:0.046. Hereinafter, the area means the area of a surface cut in a plane perpendicular to the thickness direction of the semiconductor structure.
제4 영역(S4)의 면적과 제3 영역(S3)의 면적의 면적 비가 1:0.036보다 작은 경우, 동작 전압이 상승하는 한계가 존재하고, 제4 영역(S4)의 면적과 제3 영역(S3)의 면적의 면적 비가 1:0.046보다 큰 경우 광속이 저하되는 문제점이 존재한다.When the area ratio of the area of the fourth region S4 to the area of the third region S3 is less than 1:0.036, there is a limit in which the operating voltage increases, and the area of the fourth region S4 and the third region ( When the area ratio of the area of S3) is greater than 1:0.046, there is a problem in that the luminous flux is lowered.
그리고 제4 영역(S4)의 면적과 제1 전극 패드(131)의 면적(S1+S2)의 면적 비는 1:0.09 내지 1:0.11일 수 있다. 제4 영역(S4)의 면적과 제1 전극 패드(131)의 면적(S1+S2)의 면적 비가 1:0.09보다 작은 경우, 제1 전극 패드(131)를 통한 외부 전원과의 전기적 연결이 어려운 문제가 존재한다.In addition, an area ratio between the area of the fourth region S4 and the area of the first electrode pad 131 ( S1+S2 ) may be 1:0.09 to 1:0.11. When the area ratio of the area of the fourth region S4 to the area S1+S2 of the
그리고 제4 영역(S4)의 면적과 제1 전극 패드(131)의 면적(S1+S2)의 면적 비가 1:0.11보다 큰 경우, 광 추출이 감소하는 한계가 존재한다.In addition, when the area ratio of the area of the fourth region S4 to the area S1+S2 of the
그리고 제4 영역(S4)의 면적과 제1 영역(S1) 면적의 면적 비는 1:001 내지 1:003일 수 있다.In addition, the area ratio of the area of the fourth region S4 to the area of the first region S1 may be 1:001 to 1:003.
도 6a 내지 도 6m은 실시예에 따른 반도체 소자의 제조 방법을 설명하는 순서도이고,6A to 6M are flowcharts illustrating a method of manufacturing a semiconductor device according to an embodiment;
도 6a를 참조하면, 성장 기판(1)이 성장 장비에 로딩되고, 상기 성장 기판(1) 상에 에칭스탑층(ES), 중간층(123), 반도체 구조물(110) 및 컨택층(105)이 형성될 수 있다. 먼저, 에칭스탑층(ES)이 성장 기판(1) 상에 형성될 수 있다. 그리고 에칭 스탑층(ES) 상에 중간층(123)이 형성되고, 중간층(123) 상에 반도체 구조물(110)이 형성될 수 있다. 마지막으로, 반도체 구조물(110) 상에 컨택층(105)이 형성될 수 있다.Referring to FIG. 6A , the
그리고 성장 기판(1)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, 또는 Ge 중 적어도 하나로 형성될 수 있으며, 이러한 종류에 한정되지 않는다.In addition, the
또한, 에칭스탑층(ES), 중간층(123), 반도체 구조물(110) 및 컨택층(105)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the etching stop layer (ES), the
에칭스탑층(ES)은 GaN을 포함할 수 있으나, 이에 한정되는 것은 아니다. 에칭스탑층(ES)은 0.1㎛ 내지 0.3㎛일 수 있으나, 이에 한정되는 것은 아니다. n형 도펀트가 도핑될 수도 있다.The etch stop layer ES may include GaN, but is not limited thereto. The etching stop layer ES may be 0.1 μm to 0.3 μm, but is not limited thereto. An n-type dopant may be doped.
중간층(123)은 앞서 언급한 바와 같이 Ga을 포함할 수 있으며, 예를 들어, GaAs를 포함할 수 있다. 그리고 n형 도펀트가 도핑될 수 있다.As mentioned above, the
또한, 중간층(123)은 두께가 0.01㎛ 내지 0.10㎛일 수 있으나, 이러한 두께에 한정되는 것은 아니다.In addition, the
반도체 구조물(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 화합물 반도체를 포함하며, 반도체 구조물(110)은 n형 반도체인 경우, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑될 수 있다.The
그리고 앞서 언급한 바와 같이, 제1 도전형 반도체층(111)은 Ga를 포함하지 않을 수 있다. 이러한 구성에 의하여, 제1 도전형 반도체층(111)은 활성층(112)에서 생성된 광이 제1 도전형 반도체층(111)에 흡수되는 것을 방지하여 반도체 소자의 광 추출 효율을 개선할 수 있다.And, as mentioned above, the first conductivity
또한, 상기 제1 도전형 반도체층(111)은 Ga이 존재하는 경우 대비 굴절율이 낮아, 광에 대해 임계각이 클 수 있다. 예컨대, 제1 도전형 반도체층(111)이 AlGaInP을 포함하는 경우는 굴절율이 3.49이나, AlInP를 포함하는 경우 굴절율이 3일 수 있다. 이로써, 실시예에 따른 반도체 소자는 광 추출 효율이 개선될 수 있다.In addition, the first conductivity
뿐만 아니라, 상기 제1 도전형 반도체층(111)은 Ga이 존재하는 경우 열전도율이 높아, 실시예에 따른 반도체 소자는 방열 특성이 향상될 수 있다.In addition, since the first conductivity
제1 도전형 반도체층(111)은 두께가 1㎛ 내지 3㎛일 수 있으나, 이에 한정되는 것은 아니다.The first conductivity
마찬가지로, 활성층(112)과 제2 도전형 반도체층(113)이 제1 도전형 반도체층(111) 상에 형성될 수 있다.Similarly, the
활성층(112)은 앞서 설명한 바와 같이 제1 도전형 반도체층(111) 상에 형성되고, 복수의 장벽층과 우물층을 포함할 수 있다.As described above, the
제2 도전형 반도체층(113)은 활성층(112) 상에 형성될 수 있다. 제2 도전형 반도체층(113)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 그리고 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(113)은 p형 반도체층일 수 있다. The second conductivity
그리고 제2 도전형 반도체층(113)은 두께가 0.5㎛ 내지 1.0㎛일 수 있으나, 이러한 두께에 한정되는 것은 아니다.In addition, the thickness of the second conductivity
제2 도전형 반도체층(113) 상에 컨택층(105)이 형성될 수 있다. 컨택층(105)은 제2 도전형 반도체층(113)과 전기적으로 컨택할 수 있다. 제2 도전형 반도체층(113)은 GaP을 포함할 수 있으나, 이에 한정되는 것은 아니다.A
도 6b를 참조하면, 반도체 구조물(110) 상에는 절연층(104)이 형성될 수 있다.Referring to FIG. 6B , an insulating
절연층(104)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, 또는 TiO2중 적어도 어느 하나를 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다.The insulating
도 6c를 참조하면, 절연층(104)에 복수 개의 관통홀이 형성될 수 있다. 관통홀은 복수 개이고, 마스크 및 에칭 공정을 통해 형성될 수 있다. 그리고 복수 개의 관통홀에 제2 오믹 전극이 형성될 수 있다. 제2 오믹 전극은 컨택층(105)과 전기적으로 연결될 수 있다. 또한, 제2 오믹 전극은 예로서, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx,NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.Referring to FIG. 6C , a plurality of through holes may be formed in the insulating
또한, 제2 오믹 전극과 절연층(104) 상에 반사층(103)이 형성될 수 있다. 반사층(103)은 전기전도성을 가지는 재질로 이루어질 수 있다. 또한, 반사층(103)은 고반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대, 반사층(103)은 은 Ag, Ni, Al, Rh, Pd, Ir, Ru,Mg, Zn, Pt, Cu,Au,Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 반사층(103)은 상기 금속 또는 합금으로 이루어질 수 있다. 예컨대, 반사층(103)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다. In addition, a
도 6d를 참조하면, 반사층(103) 상에 본딩층(102)이 형성될 수 있다. 본딩층(102)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au,Sn, Ni, Cr, Ga, In, Bi, Cu,Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 다만, 이러한 재질에 한정되는 것은 아니다.Referring to FIG. 6D , the
도 6e를 참조하면, 본딩층(102)은 기판(101)에 접합될 수 있다. 기판(101)은 본딩층(102) 하부에 배치될 수 있다. 기판(101)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(101)은 금속 또는 반도체 물질을 포함할 수 있다.Referring to FIG. 6E , the
기판(101)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 The
도 6f를 참조하면, 성장 기판(1)을 분리할 수 있다. 성장 기판(1)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정 등에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 성장 기판(1)의 하면에 레이저를 조사하여, 상기 성장 기판(1)과 상기 발광구조물(10)을 서로 박리시키는 공정이다. 다만, 이러한 공정에 한정되는 것은 아니다.Referring to FIG. 6F , the
도 6g 및 도 6h를 참조하면, 에칭을 통해 에칭스탑층(ES)을 제거할 수 있다. 에칭에 의해 중간층(123)이 노출될 수 있다. 6G and 6H , the etch stop layer ES may be removed through etching. The
그리고 노출된 중간층(123) 상에 제1 오믹 전극(122)을 형성할 수 있다. 제1 오믹 전극(122)은 소정의 패턴으로 형성될 수 있다. 예컨대, 제1 오믹 전극(122)은 마스크를 통해 형성될 수 있으나, 이에 한정되는 것은 아니다.In addition, the first
도 6i를 참조하면, 중간층(123)은 제1 오믹 전극(122)이 배치된 영역만 남기고 제거될 수 있다. 에칭에 의해 중간층(123)은 제거될 수 있다. 또한, 제조 공정 상 중간층(123) 상에 배치된 제1 오믹 전극(122)의 일부가 제거될 수도 있다. 그리고 에칭에 의해, 제1 도전형 반도체층(111)의 상면이 노출될 수 있다.Referring to FIG. 6I , the
도 6j 및 도 6l를 참조하면, 에칭에 의해 노출된 제1 도전형 반도체층(111)의 상면을 에칭할 수 있다. 에칭에 의해, 앞서 설명한 바와 같이 제4 영역에서 제1 도전형 반도체층(111)은 돌기부가 형성될 수 있다. 그리고 돌기부는 텍스쳐 구조물일 수 있다. 돌기부는 중간층(123) 하부에 형성될 수 있다.Referring to FIGS. 6J and 6L , the upper surface of the first conductivity-
그리고 제1 도전형 반도체층(111) 상에 제1 전극 패드(131)가 형성될 수 있다. 또한, 도시되지 않았지만, 제1 전극 패드(131)는 일부가 제1 오믹 전극(122)과 중첩될 수 있다.In addition, a
도 7은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이다.7 is a conceptual diagram of a semiconductor device package according to an embodiment of the present invention.
먼저, 반도체 소자는 패키지로 구성되어, 수지(resin)나 레지스트(resist)나 SOD 또는 SOG의 경화 장치에 사용될 수 있다. 또는, 반도체 소자 패키지는 치료용 의료용으로 사용되거나 공기 청정기나 정수기 등의 살균 장치와 같은 전자 장치에 사용될 수도 있다.First, the semiconductor device is configured as a package, and can be used in a curing device for resin, resist, SOD, or SOG. Alternatively, the semiconductor device package may be used for medical treatment or an electronic device such as an air purifier or a sterilizer such as a water purifier.
도 7를 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(10), 및 몸체(2)에 배치되어 반도체 소자(10)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(10)는 전술한 구성을 모두 포함할 수 있다.Referring to FIG. 7 , the semiconductor device package includes a body 2 in which a
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.The body 2 may include a material or a coating layer that reflects ultraviolet light. The body 2 may be formed by laminating a plurality of
홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.The
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.The
반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.The semiconductor device may be used as a light source of a lighting system, or may be used as a light source of an image display device or a light source of a lighting device. That is, the semiconductor element may be applied to various electronic devices that are disposed in a case and provide light. For example, when a semiconductor device and RGB phosphor are mixed and used, white light having excellent color rendering properties (CRI) may be realized.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described semiconductor device may be configured as a light emitting device package and may be used as a light source of a lighting system, for example, may be used as a light source of an image display device or a light source of a lighting device.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of an image display device, it can be used as an edge-type backlight unit or as a direct-type backlight unit. may be
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting device includes a laser diode in addition to the light emitting diode described above.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure in the same manner as the light emitting device. In addition, an electro-luminescence phenomenon in which light is emitted when a current is passed after bonding a p-type first conductivity type semiconductor and an n-type second conductivity type semiconductor is used, but the directionality of the emitted light and there is a difference in phase. That is, the laser diode uses a phenomenon called stimulated emission and constructive interference, so that light having one specific wavelength (monochromatic beam) can be emitted with the same phase and in the same direction. Therefore, it can be used for optical communication, medical equipment, and semiconductor processing equipment.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts its intensity into an electrical signal, may be exemplified. As such a photodetector, a photovoltaic cell (silicon, selenium), an optical output device (cadmium sulfide, cadmium selenide), a photodiode (for example, a PD having a peak wavelength in a visible blind spectral region or a true blind spectral region), a photo A transistor, a photomultiplier tube, a phototube (vacuum, gas-filled), an IR (Infra-Red) detector, etc., but the embodiment is not limited thereto.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be generally manufactured using a direct bandgap semiconductor having excellent light conversion efficiency. Alternatively, since the photodetector has various structures, the most common structures include a pin-type photodetector using a p-n junction, a Schottky-type photodetector using a Schottky junction, and a Metal Semiconductor Metal (MSM) photodetector. have.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.A photodiode may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure in the same way as the light emitting device, and has a pn junction or pin structure. The photodiode operates by applying a reverse bias or zero bias, and when light is incident on the photodiode, electrons and holes are generated and a current flows. In this case, the magnitude of the current may be substantially proportional to the intensity of light incident on the photodiode.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. A photovoltaic cell or solar cell is a type of photodiode, and may convert light into electric current. The solar cell may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure in the same manner as the light emitting device.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it may be used as a rectifier of an electronic circuit through the rectification characteristic of a general diode using a p-n junction, and may be applied to an oscillation circuit by being applied to a very high frequency circuit.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au,In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor device is not necessarily implemented only as a semiconductor, and may further include a metal material in some cases. For example, a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be formed by using a p-type or n-type dopant. It may be implemented using a doped semiconductor material or an intrinsic semiconductor material.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And the differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.
Claims (9)
상기 반도체 구조물 상에 배치되는 제1 오믹 전극;
상기 반도체 구조물 상에 배치되는 제1 전극 패드; 및
상기 제1 오믹 전극과 상기 반도체 구조물 사이에 배치되는 중간층;을 포함하고,
상기 제1 전극 패드는,
상기 중간층 및 상기 제1 오믹 전극과 두께 방향으로 중첩하는 제1 영역 및 상기 제1 영역 이외의 영역인 제2 영역을 포함하고,
상기 제1 전극 패드는 상기 제2 영역에서 상기 중간층 및 상기 제1 오믹 전극을 관통하여 상기 제1 도전형 반도체층과 접촉하는 반도체 소자.
a semiconductor structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first ohmic electrode disposed on the semiconductor structure;
a first electrode pad disposed on the semiconductor structure; and
an intermediate layer disposed between the first ohmic electrode and the semiconductor structure;
The first electrode pad,
a first region overlapping the intermediate layer and the first ohmic electrode in a thickness direction, and a second region other than the first region;
The first electrode pad penetrates the intermediate layer and the first ohmic electrode in the second region to contact the first conductivity-type semiconductor layer.
상기 제1 도전형 반도체층은,
상기 중간층과 상기 두께 방향으로 중첩되는 제3 영역; 및
상기 제3 영역 이외의 제4 영역을 포함하는 반도체 소자.
According to claim 1,
The first conductivity type semiconductor layer,
a third region overlapping the intermediate layer in the thickness direction; and
A semiconductor device including a fourth region other than the third region.
상기 제1 도전형 반도체층은 상기 제4 영역 상에 배치되는 돌기부를 포함하고,
상기 제1 전극 패드는 상기 돌기부와 두께 방향으로 중첩되지 않는 반도체 소자.
반도체 소자.
3. The method of claim 2,
The first conductivity type semiconductor layer includes a protrusion disposed on the fourth region,
The first electrode pad does not overlap the protrusion in a thickness direction.
semiconductor device.
상기 제2 도전형 반도체층 하부에 배치되어 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 오믹 전극;
상기 제2 도전형 반도체층과 상기 제2 오믹 전극 사이에 배치되는 컨택층; 및
상기 컨택층 하부에 배치되고 관통홀을 포함하는 절연층;을 더 포함하고,
상기 제2 오믹 전극은 상기 관통홀에 배치되고,
상기 관통홀은 상기 제1 전극 패드와 두께 방향으로 중첩되지 않는 반도체 소자.
According to claim 1,
a second ohmic electrode disposed under the second conductivity type semiconductor layer and electrically connected to the second conductivity type semiconductor layer;
a contact layer disposed between the second conductivity-type semiconductor layer and the second ohmic electrode; and
Further comprising; an insulating layer disposed under the contact layer and including a through hole;
The second ohmic electrode is disposed in the through hole,
The through hole does not overlap the first electrode pad in a thickness direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180018788A KR102437784B1 (en) | 2018-02-14 | 2018-02-14 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180018788A KR102437784B1 (en) | 2018-02-14 | 2018-02-14 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190098625A KR20190098625A (en) | 2019-08-22 |
| KR102437784B1 true KR102437784B1 (en) | 2022-08-29 |
Family
ID=67767237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180018788A KR102437784B1 (en) | 2018-02-14 | 2018-02-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102437784B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022158679A1 (en) * | 2021-01-21 | 2022-07-28 | 주식회사 포톤웨이브 | Ultraviolet light-emitting device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102200005B1 (en) * | 2014-06-17 | 2021-01-11 | 엘지이노텍 주식회사 | Light emitting device |
| KR102163987B1 (en) * | 2014-05-30 | 2020-10-12 | 엘지이노텍 주식회사 | Light emitting device |
-
2018
- 2018-02-14 KR KR1020180018788A patent/KR102437784B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190098625A (en) | 2019-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10593838B2 (en) | Semiconductor device | |
| CN109997234B (en) | Semiconductor element and semiconductor element package including the same | |
| KR102564198B1 (en) | Semiconductor device | |
| US20210305458A1 (en) | Semiconductor device | |
| KR102656815B1 (en) | Smeiconductor device | |
| KR102434368B1 (en) | Semiconductor device | |
| KR102410809B1 (en) | Semiconductor device | |
| KR20180005896A (en) | Semiconductor device | |
| KR102417710B1 (en) | Semiconductor device package and manufacturing method thereof | |
| KR102437784B1 (en) | Semiconductor device | |
| KR102403821B1 (en) | Semiconductor device | |
| KR102623610B1 (en) | Semiconductor device and light emitting device package having thereof | |
| KR102569563B1 (en) | Semiconductor device and light emitting device package having thereof | |
| KR102608517B1 (en) | Semiconductor device | |
| KR102582184B1 (en) | Semiconductor device and semiconductor device package including the same | |
| KR102411948B1 (en) | Semiconductor device | |
| KR20190109848A (en) | Semiconductor device | |
| KR102388795B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR102501208B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR102385938B1 (en) | Semiconductor device package | |
| KR102468809B1 (en) | Semiconductor device | |
| KR102564211B1 (en) | Smeiconductor device and method for manufacturing the same | |
| KR102653956B1 (en) | Smeiconductor device | |
| KR102502335B1 (en) | Semiconductor device | |
| KR102552889B1 (en) | Semiconductor device, semiconductor device package and mathod for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |