KR102434368B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR102434368B1 KR102434368B1 KR1020170150720A KR20170150720A KR102434368B1 KR 102434368 B1 KR102434368 B1 KR 102434368B1 KR 1020170150720 A KR1020170150720 A KR 1020170150720A KR 20170150720 A KR20170150720 A KR 20170150720A KR 102434368 B1 KR102434368 B1 KR 102434368B1
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- light emitting
- disposed
- semiconductor layer
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 245
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 132
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 239000011787 zinc oxide Substances 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910019897 RuOx Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- -1 nitrogen (N) Chemical class 0.000 description 3
- 239000002952 polymeric resin Substances 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910018229 Al—Ga Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- 229910020776 SixNy Inorganic materials 0.000 description 2
- 229910020781 SixOy Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 229920001807 Urea-formaldehyde Polymers 0.000 description 1
- 229910008842 WTi Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
실시 예는, 복수 개의 발광부를 포함하는 반도체 구조물; 상기 복수 개의 발광부 상에 배치되는 절연층; 및 상기 복수 개의 발광부를 전기적으로 연결하는 연결전극을 포함하고, 상기 복수 개의 발광부는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 반도체 구조물은 상기 복수 개의 발광부의 측면에 형성된 절연영역을 포함하고, 상기 절연층은 상기 절연영역 상에 배치되고, 상기 절연영역은 이온(ion)이 주입되어 형성되는 반도체 소자를 개시한다.In an embodiment, a semiconductor structure including a plurality of light emitting units; an insulating layer disposed on the plurality of light emitting units; and a connection electrode electrically connecting the plurality of light emitting units, wherein the plurality of light emitting units include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and the first conductivity type semiconductor layer and the second conductivity type semiconductor layer. an active layer disposed between the layers, wherein the semiconductor structure includes an insulating region formed on side surfaces of the plurality of light emitting units, the insulating layer is disposed on the insulating region, and the insulating region is implanted with ions Disclosed is a semiconductor device formed by
Description
실시 예는 신뢰성이 개선된 반도체 소자에 관한 것이다.The embodiment relates to a semiconductor device having improved reliability.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점이 있기 때문에 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용되고 있다.A semiconductor device including a compound such as GaN or AlGaN has many advantages, such as having a wide and easily adjustable band gap energy, and thus is widely used as a light emitting device, a light receiving device, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors have developed red, green, and Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors. , safety, and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light receiving device such as a photodetector or a solar cell is manufactured using a semiconductor group 3–5 or 2–6 compound semiconductor material, a photocurrent is generated by absorbing light in various wavelength ranges through the development of the device material. By doing so, light of various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, it has the advantages of fast response speed, safety, environmental friendliness and easy adjustment of device materials, so it can be easily used for power control or ultra-high frequency circuits or communication modules.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, the semiconductor device can replace a light emitting diode backlight, a fluorescent lamp or an incandescent light bulb that replaces a cold cathode fluorescence lamp (CCFL) constituting a transmission module of an optical communication means and a backlight of a liquid crystal display (LCD) display device. Applications are being expanded to include white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device may be extended to high-frequency application circuits, other power control devices, and communication modules.
최근에는 발광 구조물을 복수 개로 구획하여 고전력(High votage)에서 구동 가능한 반도체 소자에 대한 연구가 진행되고 있다.Recently, research on a semiconductor device capable of being driven at high voltage by dividing a light emitting structure into a plurality is being conducted.
실시 예는 신뢰성이 향상된 반도체 소자를 제공할 수 있다.The embodiment may provide a semiconductor device with improved reliability.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited thereto, and it will be said that the purpose or effect that can be grasped from the solving means or embodiment of the problem described below is also included.
본 발명의 일 실시예에 따른 반도체 소자는, 복수 개의 발광부를 포함하는 반도체 구조물; 상기 복수 개의 발광부 상에 배치되는 절연층; 및 상기 복수 개의 발광부를 전기적으로 연결하는 연결전극을 포함하고, 상기 복수 개의 발광부는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 반도체 구조물은 상기 복수 개의 발광부의 측면에 형성된 절연영역을 포함하고, 상기 절연층은 상기 절연영역 상에 배치되고, 상기 절연영역은 이온(ion)이 주입되어 형성된다.
상기 복수 개의 발광부 중 어느 하나와 전기적으로 연결되는 제1 패드; 및 상기 복수 개의 발광부 중 어느 하나와 전기적으로 연결되는 제2 패드를 더 포함하고, 상기 복수 개의 발광부는 서로 이웃하게 배치된 제1 발광부와 제2 발광부를 포함하고, 상기 연결전극은 상기 제1 발광부의 제1 도전형 반도체층과 상기 제2 발광부의 제2 도전형 반도체층을 전기적으로 연결할 수 있다.
본 발명의 다른 실시예에 따른 반도체 소자는,제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 반도체 구조물 상에 배치되는 절연층; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2전극을 포함하고, 상기 반도체 구조물은 상면 및 복수 개의 측면을 포함하고, 상기 반도체 구조물의 상면과 상기 복수 개의 측면의 면적비는 1:0.4 내지 1:0.9이고, 상기 반도체 구조물은 측면에 형성되는 절연영역을 포함하고, 상기 절연층은 상기 절연영역상에 배치되고, 상기 절연영역은 이온(ion) 주입에 의해 형성된다.
상기 반도체 구조물의 상면은 상기 제1전극이 배치되는 제1상부면, 상기 제2전극이 배치되는 제2상부면, 및 상기 제1상부면과 상기 제2상부면 사이에 배치되는 경사면을 포함하고, 상기 절연영역은 상기 제1상부면, 제2상부면, 및 경사면의 적어도 일부 영역에 배치되고, 상기 반도체 구조물의 바닥면에서 상기 제2상부면까지의 높이와 상기 반도체 구조물의 바닥면에서 상기 제1상부면까지의 높이의 차는 0보다 크고 2㎛보다 작을 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 소자는, 일면에 배치되는 제1패드 및 제2패드를 포함하는 반도체 소자; 및 상기 반도체 소자의 타면과 측면 상에 배치되는 파장 변환층을 포함하고, 상기 반도체 소자는 상기 제1 패드와 전기적으로 연결되는 제1 도전형 반도체층, 상기 제2 패드와 전기적으로 연결되는 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물을 포함하고, 상기 반도체 구조물은 측면에 배치된 제1 절연영역 및상기 제1 패드와 제2 패드 사이에 배치되는 제2 절연영역을 포함한다.A semiconductor device according to an embodiment of the present invention includes a semiconductor structure including a plurality of light emitting units; an insulating layer disposed on the plurality of light emitting units; and a connection electrode electrically connecting the plurality of light emitting units, wherein the plurality of light emitting units include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and the first conductivity type semiconductor layer and the second conductivity type semiconductor layer. an active layer disposed between the layers, wherein the semiconductor structure includes an insulating region formed on side surfaces of the plurality of light emitting units, the insulating layer is disposed on the insulating region, and the insulating region is implanted with ions is formed
a first pad electrically connected to any one of the plurality of light emitting units; and a second pad electrically connected to any one of the plurality of light emitting units, wherein the plurality of light emitting units include a first light emitting unit and a second light emitting unit disposed adjacent to each other, and the connection electrode is the first light emitting unit. The first conductivity type semiconductor layer of the first light emitting unit may be electrically connected to the second conductivity type semiconductor layer of the second light emitting unit.
A semiconductor device according to another embodiment of the present invention, comprising a first conductivity-type semiconductor layer, a second conductivity-type semiconductor layer, and an active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer semiconductor structures; an insulating layer disposed on the semiconductor structure; a first electrode electrically connected to the first conductivity-type semiconductor layer; and a second electrode electrically connected to the second conductivity-type semiconductor layer, wherein the semiconductor structure includes a top surface and a plurality of side surfaces, and an area ratio between the top surface and the plurality of side surfaces of the semiconductor structure is 1:0.4 to 1:0.9, wherein the semiconductor structure includes an insulating region formed on a side surface, the insulating layer is disposed on the insulating region, and the insulating region is formed by ion implantation.
The upper surface of the semiconductor structure includes a first upper surface on which the first electrode is disposed, a second upper surface on which the second electrode is disposed, and an inclined surface disposed between the first upper surface and the second upper surface, and , the insulating region is disposed on at least a partial region of the first upper surface, the second upper surface, and the inclined surface, the height from the bottom surface of the semiconductor structure to the second upper surface and the bottom surface of the semiconductor structure. The difference in height to the first upper surface may be greater than 0 and less than 2 μm.
A semiconductor device according to another embodiment of the present invention includes: a semiconductor device including a first pad and a second pad disposed on one surface; and a wavelength conversion layer disposed on the other surface and the side surface of the semiconductor device, wherein the semiconductor device includes a first conductivity-type semiconductor layer electrically connected to the first pad, and a second conductivity-type semiconductor layer electrically connected to the second pad. A semiconductor structure comprising a conductive semiconductor layer and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, wherein the semiconductor structure includes a first insulating region disposed on a side surface and the first and a second insulating region disposed between the pad and the second pad.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
실시 예에 따르면, 반도체 구조물의 측면에 절연영역이 형성되므로 측면 쇼트를 방지함으로써 신뢰성이 향상될 수 있다. According to the embodiment, since the insulating region is formed on the side surface of the semiconductor structure, reliability may be improved by preventing side short circuit.
또한, 반도체 구조물의 측면에 절연영역을 형성하여 측면의 결함을 제거할 수 있다.In addition, by forming an insulating region on the side surface of the semiconductor structure, it is possible to remove the side defect.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and advantageous advantages and effects of the present invention are not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.
도 1은 본 발명의 일 실시 예에 따른 반도체 구조물의 개념도이고,
도 2는 복수 개의 반도체 구조물이 전기적으로 연결된 상태를 보여주는 도면이고,
도 3은 본 발명의 제1 실시 예에 따른 반도체 소자의 평면도이고,
도 4는 본 발명의 제1 실시 예에 따른 반도체 소자의 단면도이고,
도 5는 본 발명의 제2 실시 예에 따른 반도체 소자의 단면도이고,
도 6은 도 5의 반도체 구조물의 사시도이고,
도 7은 도 6의 반도체 구조물의 평면도이고,
도 8은 도 5의 변형예이고,
도 9는 본 발명의 제3 실시 예에 따른 반도체 소자의 개념도이고,
도 10은 도 9의 변형예이고,
도 11은 도 9의 반도체 구조물을 보여주는 도면이다.1 is a conceptual diagram of a semiconductor structure according to an embodiment of the present invention;
2 is a view showing a state in which a plurality of semiconductor structures are electrically connected;
3 is a plan view of a semiconductor device according to a first embodiment of the present invention;
4 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention;
5 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention;
6 is a perspective view of the semiconductor structure of FIG. 5;
7 is a plan view of the semiconductor structure of FIG. 6;
Figure 8 is a modified example of Figure 5,
9 is a conceptual diagram of a semiconductor device according to a third embodiment of the present invention;
Figure 10 is a modified example of Figure 9,
11 is a view showing the semiconductor structure of FIG. 9 .
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The present embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each of the embodiments described below.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Even if a matter described in a specific embodiment is not described in another embodiment, it may be understood as a description related to another embodiment unless a description contradicts or contradicts the matter in another embodiment.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if a characteristic of configuration A is described in one embodiment and a characteristic of configuration B is described in another embodiment, the description is opposite or contradictory even if an embodiment in which configuration A and configuration B are combined is not explicitly described. Unless otherwise stated, it should be understood as belonging to the scope of the present invention.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, in the case where one element is described as being formed on "on or under" of another element, on (above) or below (on) or under) includes both elements in which two elements are in direct contact with each other or one or more other elements are disposed between the two elements indirectly. In addition, when expressed as "up (up) or down (on or under)", it may include the meaning of not only an upward direction but also a downward direction based on one element.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art to which the present invention pertains can easily implement them.
도 1은 본 발명의 일 실시 예에 따른 반도체 구조물의 개념도이고, 도 2는 복수 개의 반도체 구조물이 전기적으로 연결된 상태를 보여주는 도면이다.1 is a conceptual diagram of a semiconductor structure according to an embodiment of the present invention, and FIG. 2 is a view showing a state in which a plurality of semiconductor structures are electrically connected.
도 1을 참조하면, 실시 예에 따른 반도체 구조물(120)은 측면에 절연영역(125)이 형성될 수 있다. 절연영역(125)은 이온을 주입하여 형성할 수 있다. 이온 주입 방식(Ion Implantation)은 특별히 한정되지 않는다. 예시적으로, 질소(N), 산소(O), 및 아르곤(Ar)과 같은 이온을 반도체 구조물(120)의 측면에 주입하여 형성할 수 있다.Referring to FIG. 1 , an
절연영역(125)은 반도체 구조물(120)의 측면을 따라 연속적으로 형성될 수 있다. 따라서, 절연영역(125)은 반도체 구조물(120)의 측면을 따라 연속 형성된 층을 형성할 수 있다. 이러한 절연영역(125)에 의하면 반도체 구조물(120)의 측면에 형성된 결함(defect)을 제거할 수 있다. 따라서, 소자의 신뢰성을 개선할 수 있다.The
절연층(141)은 절연영역(125) 상에 배치될 수 있다. 따라서, 실시 예에 따른 반도체 구조물(120)의 내측과 외측에 2중으로 절연층이 배치되는 효과를 가질 수 있다. 따라서, 소자의 신뢰성이 향상될 수 있다.The
반도체 구조물(120)은 제1 도전형 반도체층(121), 제2 도전형 반도체층(123), 및 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123)의 사이에 배치되는 활성층(122)을 포함할 수 있다. 따라서, 절연영역(125)은 제1 도전형 반도체층(121)의 측면, 활성층(122)의 측면, 및 제2 도전형 반도체층(123)의 측면에 각각 형성될 수 있다.The
반도체 구조물(120)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성할 수 있다.The
제1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(121)에 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(121)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으나, 이에 한정하지 않는다. 제1 도펀트가 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트인 경우, 제1 도전형 반도체층(121)은 n형 질화물 반도체층일 수 있다.The first conductivity-
활성층(122)은 제1 도전형 반도체층(121) 상에 배치될 수 있다. 또한, 활성층(122)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123) 사이에 배치될 수 있다.The
활성층(122)은 제1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The
활성층(122)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다. 활성층(122)은 가시광 파장대의 광을 생성할 수 있다. The
예시적으로 활성층(122)은 청색, 녹색, 및 적색 중 어느 하나의 파장대의 광을 출력할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 활성층(122)은 자외선 파장대의 광 또는 적외선 파장대의 광을 생성할 수도 있다.For example, the
제2 도전형 반도체층(123)은 활성층(122) 상에 배치될 수 있다. 제2 도전형 반도체층(123)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(123)에 제2 도펀트가 도핑될 수 있다. The second conductivity
제2 도전형 반도체층(123)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(123)은 p형 반도체층일 수 있다.The second conductivity-
도 2를 참조하면, 반도체 구조물(120)은 소정 간격(127)으로 이격된 복수 개의 발광부(10a, 10b)을 포함하고, 복수 개의 발광부(10a, 10b)는 연결전극(180)에 의해 전기적으로 연결될 수 있다.Referring to FIG. 2 , the
연결전극(180)은 제1발광부(10a)의 제1 도전형 반도체층(121)과 제2발광부(10b)의 제2 도전형 반도체층(123)을 전기적으로 연결할 수 있다. 따라서, 제1발광부(10a)와 제2발광부(10b)는 직렬로 연결될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 연결전극(180)에 의해 제1발광부(10a)의 제1 도전형 반도체층(121)과 제2발광부(10b)의 제1 도전형 반도체층(121)이 전기적으로 연결되어 병렬 구조를 형성할 수도 있다.The
이때, 반도체 구조물(120)을 복수 개의 발광부(10a, 10b)로 구획한 후, 측면에 이온 주입을 하여 절연영역(125)을 각각 형성할 수 있다. 따라서, 반사전극(170)의 Ag 성분이 마이그레이션(migration)되어 복수 개의 발광부(10a, 10b)의 측면에서 쇼트가 발생하는 문제를 개선할 수 있다.In this case, after dividing the
도 3은 본 발명의 제1 실시 예에 따른 반도체 소자의 평면도이고, 도 4는 본 발명의 제1 실시 예에 따른 반도체 소자의 단면도이다.3 is a plan view of the semiconductor device according to the first embodiment of the present invention, and FIG. 4 is a cross-sectional view of the semiconductor device according to the first embodiment of the present invention.
도 3 및 도 4를 참조하면, 반도체 소자는 복수 개의 발광부(10a, 10b)를 갖는 반도체 구조물(120), 복수 개의 발광부(10a, 10b)를 전기적으로 연결하는 연결전극(180), 복수 개의 발광부(10a, 10b) 중 어느 하나와 전기적으로 연결되는 제1 패드(191), 복수 개의 발광부(10a, 10b) 중 어느 하나와 전기적으로 연결되는 제2 패드(192)를 포함할 수 있다.3 and 4 , the semiconductor device includes a
반도체 구조물(120)은 제1발광부(10a)와 제2발광부(10b)를 포함할 수 있다. 그러나, 발광부의 개수는 특별히 한정하지 않는다. 예시적으로 발광부의 개수는 5개일 수도 있고 7개일 수도 있다. 발광부는 독립적으로 활성층(122)을 갖는 영역으로 정의할 수 있다.The
제1 전극(131)과 제2 전극(132)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.The
반사전극(170)은 제2 전극(132) 상에 배치될 수 있다. 반사전극(170)은 활성층(122)으로 출사된 광을 기판(1)을 향해 반사할 수 있다. The
반사전극(170)은 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 않는다. 일 예로 반사전극(170)은 Ag를 포함할 수 있다.The
제1 절연층(141a)을 형성하는 과정에서 반사전극(170)의 Ag 성분이 마이그레이션되어 측면에서 쇼트가 발생할 수 있다. 따라서, 실시 예에 따른 반도체 구조물(120)은 복수 개의 발광부(10a, 10b)로 구획한 후 측면에 이온을 주입을 하여 절연영역(125)을 형성할 수 있다. 따라서, Ag 성분의 마이그레이션에 의한 쇼트를 방지할 수 있다.In the process of forming the first insulating
연결전극(180)은 제1발광부(10a)와 제2발광부(10b)를 전기적으로 연결할 수 있다. 발광부의 개수에 따라 연결전극(180)의 종류 및 형상은 달라질 수 있다. 제1 전극(131)은 연결전극(180)과 동시에 형성될 수 있다. 예시적으로 제1 전극(131)과 연결전극(180)은 Cr/Ni/Au/Ti 구조를 가질 수 있다.The
제1 절연층(141a)은 반도체 구조물(120)과 연결전극(180) 사이에 배치될 수 있다. 제2 절연층(141b)은 연결전극(180)과 제1, 제2 패드(191, 192) 사이에 배치될 수 있다. 제1 절연층(141a)과 제2 절연층(141b)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. The first insulating
제1 절연층(141a)과 제2 절연층(141b)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1 절연층(141a)과 제2 절연층(141b)은 Ag, Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1 절연층(141a)은 다양한 반사 구조를 포함할 수 있다.The first insulating
제1 절연층(141a)이 반사기능을 수행하는 경우, 활성층(122)에서 방출되는 광을 반사시켜 광 추출 효율을 향상시킬 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 별도의 반사층을 더 구비할 수도 있다.When the first insulating
제1 패드(191)는 제2 절연층(141b)을 관통하여 제2발광부(10b)의 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 제2 패드(192)는 제2 절연층(141b)을 관통하여 제1발광부(10a)의 제2 도전형 반도체층(123)과 전기적으로 연결될 수 있다.The
제1 패드(191)와 제2 패드(192)는 Ti, Ni, Cu, Cr, Au 등의 금속을 포함할 수 있다. 예시적으로 제1 패드(191)와 제2 패드(192)는 Ti/Ni/Ti/Ni/Cu/Ni/Cr/Ni/Au로 구성된 멀티층을 포함할 수 있으나 반드시 이에 한정하지 않는다.The
도 5는 본 발명의 제2 실시 예에 따른 반도체 소자의 단면도이고, 도 6은 도 5의 반도체 구조물의 사시도이고, 도 7은 도 6의 반도체 구조물의 평면도이고, 도 8은 도 5의 변형예이다.5 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention, FIG. 6 is a perspective view of the semiconductor structure of FIG. 5 , FIG. 7 is a plan view of the semiconductor structure of FIG. 6 , and FIG. 8 is a modified example of FIG. 5 to be.
본 실시 예에 따른 반도체 소자는 마이크로 사이즈 또는 나노 사이즈의 반도체 소자를 포함할 수 있다. 여기서, 소형의 반도체 소자는 반도체 소자의 구조적 크기를 지칭할 수 있다. The semiconductor device according to the present embodiment may include a micro-sized or nano-sized semiconductor device. Here, the small semiconductor device may refer to a structural size of the semiconductor device.
소형 반도체 소자는 사이즈가 1㎛ 내지 100㎛일 수 있다. 예시적으로 반도체 소자는 사이즈는 30㎛ 내지 60㎛일 수 있으나, 반드시 이에 한정하는 것은 아니다. 또한, 실시예의 기술적 특징 또는 양상은 더 작은 크기의 스케일로 반도체 소자에 적용될 수 있다.The small semiconductor device may have a size of 1 μm to 100 μm. For example, the semiconductor device may have a size of 30 μm to 60 μm, but is not limited thereto. In addition, the technical features or aspects of the embodiment may be applied to a semiconductor device on a smaller scale.
도 5 및 도 6을 참조하면, 실시예에 따른 반도체 소자는 반도체 구조물(120), 제1 전극(131), 제2 전극(132) 및 절연층(141)을 포함할 수 있다.5 and 6 , the semiconductor device according to the embodiment may include a
제1 전극(131)은 제1 도전형 반도체층(121) 상에 배치될 수 있다. 여기서, 제1 도전형 반도체층(121)은 식각에 의해 일부가 노출될 수 있다. 그리고 제1 전극(131)은 식각에 의해 노출된 제1 도전형 반도체층(121) 상에 배치될 수 있다. The
제1 전극(131)은 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 제2 전극(132)은 제2 도전형 반도체층(123) 상에 배치될 수 있다. 제2 전극(132)은 제2 도전형 반도체층(123)과 전기적으로 연결될 수 있다.The
제1 전극(131)과 제2 전극(132)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로 제1 전극(131)과 제2 전극(132)은 ITO(indium tin oxide)일 수 있으나 반드시 이에 한정하지 않는다.The
제1 전극(131)과 제2 전극(132)의 두께는 40㎚ 내지 70㎚일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 전극(131)과 제2 전극(132)의 두께는 서로 상이할 수도 있고, 서로 다른 조성을 가질 수 있다.The thickness of the
절연층(141)은 반도체 구조물(120)의 상부면과 측면 상에 배치될 수 있다. 절연층(141)은 제1 전극(131)의 일부를 노출시키는 제1홀(H1), 및 제2 전극(132)의 일부를 노출시키는 제2홀(H2)을 포함할 수 있다. The insulating
절연층(141)은 반도체 구조물(120)을 전기적으로 절연할 수 있다. 절연층(141)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 중 적어도 하나를 포함할 수 있으나, 반드시 이에 한정하지 않는다.The insulating
실시 예에 따른 반도체 구조물(120)의 상부면(S11, S12, S13)은 제1 전극(131)이 배치되는 제1상부면(S11), 제2 전극(132)이 배치되는 제2상부면(S12), 및 제1상부면(S11)과 제2상부면(S12) 사이에 배치되는 경사면(S13)을 포함할 수 있다.The upper surfaces S11, S12, and S13 of the
제1상부면(S11)은 제1 도전형 반도체층(121)이 노출되는 면으로 정의할 수 있고, 제2상부면(S12)은 제2 도전형 반도체층(123)의 상면으로 정의할 수 있다. 또한, 경사면(S13)은 메사 식각에 의해 제1상부면(S11)과 제2상부면(S12) 사이에 배치되는 경사 영역으로 정의할 수 있다. 즉, 경사면(S13)은 메사 식각에 의해 노출된 제1 도전형 반도체층(121), 활성층(122), 및 제2 도전형 반도체층(123)의 측면에 의해 정의될 수 있다.The first upper surface S11 may be defined as a surface to which the first conductivity
반도체 구조물(120)은 측면에 이온을 주입하여 절연영역(125)을 포함할 수 있다. 따라서, 측면에 형성된 결함(defect)을 제거할 수 있다. 이때, 절연영역(125)은 제1상부면(S11), 제2상부면(S12), 및 경사면(S13)의 일부 영역에 형성될 수 있다.The
경사면(S13)이 가상의 수평면과 이루는 제1각도(θ2)는 20°내지 50°일 수 있다. 제1각도(θ2)가 20°보다 작은 경우에는 제2상부면(S12)의 면적이 줄어들어 광 출력이 저하될 수 있다. 또한, 제1각도(θ2)가 50°보다 커지는 경우에는 경사 각도가 높아져 외부 충격에 의한 파손 위험이 커질 수 있다.The first angle θ 2 between the inclined surface S13 and the virtual horizontal plane may be 20° to 50°. When the first angle θ 2 is smaller than 20°, the area of the second upper surface S12 may be reduced, and thus light output may be reduced. In addition, when the first angle (θ 2 ) is greater than 50°, the inclination angle is increased and the risk of damage due to an external impact may increase.
반도체 구조물(120)의 측면이 수평면과 이루는 제2각도(θ1)는 70°내지 90°일 수 있다. 제2각도(θ1)가 70°보다 작은 경우 제2상부면(S12)의 면적이 줄어들어 광 출력이 저하될 수 있다.The second angle θ 1 formed by the side surface of the
제2상부면(S12)은 식각된 두께만큼 제1상부면(S11)보다 높아질 수 있다. 즉, 식각이 깊어질수록 제1상부면(S11)과 제2상부면(S12)의 높이 차(d3)는 커질 수 있다.The second upper surface S12 may be higher than the first upper surface S11 by the etched thickness. That is, as the etching depth increases, the height difference d3 between the first upper surface S11 and the second upper surface S12 may increase.
제1상부면(S11)과 제2상부면(S12)의 높이 차(d3)가 2 ㎛보다 큰 경우, 전사 과정에서 칩의 수평이 틀어질 수 있다. 즉, 단차가 커질수록 칩은 수평을 유지하기 어려워질 수 있다. 전사 과정은 칩을 성장 기판에서 다른 기판으로 옮기는 작업을 의미할 수 있다. When the height difference d3 between the first upper surface S11 and the second upper surface S12 is greater than 2 μm, the chip may be horizontally shifted during the transfer process. That is, as the step difference increases, it may be difficult for the chip to remain horizontal. The transfer process may refer to transferring a chip from a growth substrate to another substrate.
반도체 구조물(120)의 바닥면(B1)에서 제2상부면(S12)까지의 제1최소높이(d1)와 반도체 구조물(120)의 바닥면(B1)에서 제1상부면(S11)까지의 제2최소높이(d2)의 비(d1:d2)는 1:0.6 내지 1:0.95일 수 있다.The first minimum height d1 from the bottom surface B1 of the
높이의 비(d1:d2)가 1:0.6 보다 작은 경우 단차가 커져 전사 공정시 불량률이 높아질 수 있으며, 높이의 비가 1:0.95보다 작은 경우 메사 식각 깊이가 낮아져 부분적으로 제1 도전형 반도체층(121)이 노출되지 않을 수 있다.If the height ratio (d1: d2) is less than 1:0.6, the step difference may increase and the defect rate may increase during the transfer process. 121) may not be exposed.
반도체 구조물(120)의 바닥면에서 제2상부면(S12)까지의 제1최소높이(d1)는 5㎛ 내지 8㎛일 수 있다. 즉, 제1최소높이(d1)는 반도체 구조물(120)의 전체 두께일 수 있다. 반도체 구조물(120)의 바닥면에서 제1상부면(S11)까지의 제2최소높이(d2)는 3.0㎛ 내지 7.6㎛일 수 있다. The first minimum height d1 from the bottom surface of the
이때, 제1최소높이(d1)와 제2최소높이(d2)의 차(d3)는 350㎚이상 2.0㎛이하일 수 있다. 높이차(d3)가 2.0㎛ 보다 큰 경우 반도체 소자의 전사시 틀어짐이 발생하여 원하는 위치에 반도체 소자를 전사하기 어려운 문제가 있다. 또한, 높이차(d3)가 350nm보다 작은 경우 부분적으로 제1 도전형 반도체층(121)이 노출되지 않을 수 있다.In this case, the difference d3 between the first minimum height d1 and the second minimum height d2 may be 350 nm or more and 2.0 μm or less. When the height difference d3 is greater than 2.0 μm, distortion occurs during the transfer of the semiconductor device, so that it is difficult to transfer the semiconductor device to a desired position. Also, when the height difference d3 is less than 350 nm, the first conductivity
제1최소높이(d1)와 제2최소높이(d2)의 차(d3)가 1.0㎛ 이하인 경우, 반도체 구조물(120)의 상면이 거의 평탄해져 전사가 더욱 용이해지고 크랙 발생이 억제될 수 있다. 예시적으로, 제1최소높이(d1)와 제2최소높이(d2)의 차(d3)는 0.6㎛±0.2㎛일 수 있으나 반드시 이에 한정하지 않는다.When the difference d3 between the first minimum height d1 and the second minimum height d2 is 1.0 μm or less, the upper surface of the
도 6을 참조하면, 실시 예에 따른 반도체 구조물(120)의 4개의 측면(S21, S22, S23, S24)은 모두 동일한 각도로 기울어질 수 있다. 즉, 반도체 구조물(120)의 4개의 측면(S21, S22, S23, S24)의 제2각도(θ1)는 70°내지 90°일 수 있다.Referring to FIG. 6 , all four side surfaces S21 , S22 , S23 , and S24 of the
이때, 경사면(S13)의 측면도 반도체 구조물(120)의 측면을 형성하므로 경사면(S13)의 폭은 제1상부면(S11)에서 제2상부면(S12)으로 갈수록 좁아질 수 있다(W4>W3).In this case, since the side surface of the inclined surface S13 also forms the side surface of the
도 7을 참조하면, 실시 예에 따른 반도체 소자는 평면상에서 제1측면(S21)과 제2측면(S22)이 장측면이고 제3측면(S23)과 제4측면(S24)이 단측면을 형성할 수 있다. 즉, 실시 예에 따른 반도체 소자는 직사각형 형상을 가질 수 있다. 제1측면의 폭 (W1)은 30㎛ 내지 60㎛의 길이를 가질 수 있고, 제3측면(S23)의 폭(W2)은 8㎛ 내지 35㎛의 길이를 가질 수 있다. 예시적으로 제1측면의 폭(W1)은 45㎛±5㎛의 길이를 가질 수 있고, 제3측면(S23)의 폭(W2)은 21㎛±5㎛의 길이를 가질 수 있으나 반드시 이에 한정하지 않는다.Referring to FIG. 7 , in the semiconductor device according to the embodiment, a first side surface S21 and a second side surface S22 are long side surfaces, and a third side surface S23 and a fourth side surface S24 form a short side surface in a plan view. can do. That is, the semiconductor device according to the embodiment may have a rectangular shape. The width W1 of the first side may have a length of 30 μm to 60 μm, and the width W2 of the third side S23 may have a length of 8 μm to 35 μm. Exemplarily, the width W1 of the first side may have a length of 45 μm±5 μm, and the width W2 of the third side S23 may have a length of 21 μm±5 μm, but is limited thereto. I never do that.
실시 예에 따른 반도체 소자는 상면과 측면의 면적비가 1:0.4 내지 1:0.9일 수 있다. 전술한 바와 같이 실시 예에 따른 반도체 소자는 장측면과 단측면이 각각 50㎛이하인 마이크로 사이즈이므로 상대적으로 측면의 면적비가 큰 특징이 있다. 따라서, 마이크로 사이즈의 발광소자는 측면의 결함은 신뢰성에 큰 영향을 미칠 수 있다. The semiconductor device according to the embodiment may have an area ratio of an upper surface to a side surface of 1:0.4 to 1:0.9. As described above, since the semiconductor device according to the embodiment has a micro size of 50 μm or less, each of the long side and the short side, has a relatively large side area ratio. Therefore, defects in the side of the micro-sized light emitting device may have a great effect on reliability.
실시 예에 따른 반도체 소자는 측면에 이온을 주입하여 절연영역(125)을 형성함으로써 측면의 결함을 제거할 수 있다. 또한, 절연영역(125)은 투광층의 역할을 하므로 광 추출 효율은 저하시키지 않을 수 있다.In the semiconductor device according to the embodiment, the side surface defects may be removed by implanting ions into the side surface to form the
도 8을 참조하면, 실시 예에 따른 절연층(141)은 반도체 구조물(120)의 측면 하부를 노출시킬 수 있다. 실시 예에 따른 반도체 구조물(120)은 측면에 요철패턴(Q11)이 형성되므로 절연층(141)의 접합력이 상대적으로 낮아질 수 있다. 따라서, 절연층(141)이 반도체 구조물(120)의 측면을 완전히 덮지 못하고 일부가 떨어져 나갈 수 있다.Referring to FIG. 8 , the insulating
또는, 실시 예에 따른 반도체 소자는 성장 기판과 분리되는 과정에서 절연층(141)의 일부가 떨어져 나갈 수 있다. 따라서, 실시 예에 따른 절연층(141)의 끝단면은 절연층(141)이 끊어지면서 형성된 불규칙한 요철 패턴(141-1)을 가질 수도 있다.Alternatively, in the semiconductor device according to the embodiment, a portion of the insulating
도 9는 본 발명의 제3 실시 예에 따른 반도체 소자의 개념도이고, 도 10은 도 9의 변형예이고, 도 11은 도 9의 반도체 구조물을 보여주는 도면이다.9 is a conceptual diagram of a semiconductor device according to a third embodiment of the present invention, FIG. 10 is a modification of FIG. 9 , and FIG. 11 is a view showing the semiconductor structure of FIG. 9 .
일면에 배치되는 복수 개의 전극 패드를 포함하는 반도체 소자(100), 및 반도체 소자(100)의 상면(102)에 배치되는 파장변환층(200)을 포함한다. 발광체 소자는 칩 스케일 패키지(CSP, Chip Scale Package)일 수 있다.It includes a
반도체 소자는 자외선 파장대의 광 또는 청색 파장대의 광을 방출할 수 있다. 반도체 소자는 하면(101)에 복수 개의 전극패드가 배치된 플립칩(Flip chip)일 수 있다.The semiconductor device may emit light in an ultraviolet wavelength band or light in a blue wavelength band. The semiconductor device may be a flip chip in which a plurality of electrode pads are disposed on the lower surface 101 .
파장변환층(200)은 반도체 소자의 상면(102) 및/또는 측면(103)을 커버할 수 있다. 파장변환층(200)은 고분자 수지로 제작될 수 있다. 고분자 수지는 광 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 중 어느 하나 이상일 수 있다. 일 예로, 고분자 수지는 실리콘 수지일 수 있다.The
파장변환층(200)에 분산된 파장변환입자는 반도체 소자에서 방출된 광을 흡수하여 백색광으로 변환할 수 있다. 예를 들면, 파장변환입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있다.The wavelength conversion particles dispersed in the
형광체는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 특별히 제한되지 않는다. 반도체 소자가 UV LED인 경우 형광체는 청색 형광체, 녹색 형광체, 및 적색 형광체가 선택될 수 있다. 반도체 소자가 청색 LED인 경우 형광체는 녹색 형광체 및 적색 형광체가 선택되거나, 황색 형광체(YAG)가 선택될 수 있다.The phosphor may include any one of YAG-based, TAG-based, Silicate-based, Sulfide-based, and Nitride-based phosphors, but embodiments are not particularly limited to the type of phosphor. When the semiconductor device is a UV LED, a blue phosphor, a green phosphor, and a red phosphor may be selected as the phosphor. When the semiconductor device is a blue LED, a green phosphor and a red phosphor may be selected as the phosphor, or a yellow phosphor (YAG) may be selected.
반도체 소자(100)는 솔더(5)에 의해 회로기판(2)에 실장될 수 있다. 이때, 솔더(5)과 과도하게 충전된 경우 반도체 소자의 측면으로 솔더가 도포될 수 있다. 따라서, 반도체 소자의 측면으로 쇼트가 발생할 수도 있다. 특히, 파장변환층(200)이 반도체 소자의 상면에만 배치되고 측면에 배치되지 않은 경우 이러한 위험은 더 커질 수 있다. 따라서, 반도체 소자는 측면에 제1 절연영역(125)이 형성되어 측면의 쇼트 위험을 개선할 수 있다. 또한, 도 10과 같이 제1 패드(191)와 제2 패드(192) 사이에도 제2 절연영역(125a)이 형성될 수 있다. 제1 절연영역(125)과 제2 절연영역(125a)은 이온 주입에 의해 형성될 수 있다.The
도 11을 참조하면, 반도체 구조물(120)의 측면에 절연영역(125)이 형성되므로 솔더가 반도체 소자의 측면에 배치되어도 쇼트 위험을 차단할 수 있는 장점이 있다.Referring to FIG. 11 , since the
제1 패드(191)는 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 구체적으로 제1 패드(191)는 관통홀(H)을 통해 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. The
제2 패드(192)는 제2 도전형 반도체층(123)과 전기적으로 연결될 수 있다. 구체적으로 제2 패드(192)는 절연층(141)을 관통하여 제2 도전형 반도체층(123)과 전기적으로 연결될 수 있다.The
반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.The semiconductor device may be used as a light source of a lighting system, or may be used as a light source of an image display device or a light source of a lighting device. That is, the semiconductor element may be applied to various electronic devices that are disposed in a case and provide light. For example, when a semiconductor device and RGB phosphor are mixed and used, white light having excellent color rendering properties (CRI) may be realized.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described semiconductor device may be configured as a light emitting device package and may be used as a light source of a lighting system, for example, may be used as a light source of an image display device or a light source of a lighting device.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of an image display device, it can be used as an edge-type backlight unit or as a direct-type backlight unit. may be
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting device includes a laser diode in addition to the light emitting diode described above.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure in the same manner as the light emitting device. In addition, an electro-luminescence phenomenon in which light is emitted when a current is passed after bonding a p-type first conductivity type semiconductor and an n-type second conductivity type semiconductor is used, but the directionality of the emitted light and there is a difference in phase. That is, the laser diode uses a phenomenon called stimulated emission and constructive interference, so that light having one specific wavelength (monochromatic beam) can be emitted with the same phase and in the same direction. Therefore, it can be used for optical communication, medical equipment, and semiconductor processing equipment.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts its intensity into an electrical signal, may be exemplified. As such a photodetector, a photocell (silicon, selenium), a photoconductive device (cadmium sulfide, cadmium selenide), a photodiode (for example, a PD having a peak wavelength in a visible blind spectral region or a true blind spectral region), a phototransistor , a photomultiplier tube, a phototube (vacuum, gas-filled), an IR (Infra-Red) detector, etc., but embodiments are not limited thereto.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be generally manufactured using a direct bandgap semiconductor having excellent light conversion efficiency. Alternatively, the photodetector has various structures, and the most common structures include a pin-type photodetector using a p-n junction, a Schottky-type photodetector using a Schottky junction, and a Metal Semiconductor Metal (MSM) photodetector. have.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.A photodiode may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure in the same way as the light emitting device, and has a pn junction or pin structure. The photodiode operates by applying a reverse bias or zero bias, and when light is incident on the photodiode, electrons and holes are generated and a current flows. In this case, the magnitude of the current may be substantially proportional to the intensity of light incident on the photodiode.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. A photovoltaic cell or solar cell is a type of photodiode, and may convert light into electric current. The solar cell may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure in the same manner as the light emitting device.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it may be used as a rectifier of an electronic circuit through the rectification characteristic of a general diode using a p-n junction, and may be applied to an oscillation circuit by being applied to a very high frequency circuit.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor device is not necessarily implemented only as a semiconductor, and may further include a metal material in some cases. For example, a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be formed by using a p-type or n-type dopant. It may be implemented using a doped semiconductor material or an intrinsic semiconductor material.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiment has been described above, it is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment may be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.
Claims (10)
상기 복수 개의 발광부 상에 배치되는 절연층; 및
상기 복수 개의 발광부를 전기적으로 연결하는 연결전극을 포함하고,
상기 복수 개의 발광부 각각은 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고,
상기 반도체 구조물은 상기 복수 개의 발광부의 측면에 형성된 절연영역을 포함하고,
상기 반도체 구조물의 측면은 가상의 수평면에 대해 20°내지 50°의 각도를 갖는 경사면을 갖고,
상기 절연층은 상기 제1 도전형 반도체층의 상면 일부와 상기 제2 도전형 반도체층의 상면 일부를 노출하도록 상기 절연영역 상에 배치되고,
상기 절연층에 의해 노출된 상기 노출된 제2 도전형 반도체층 상에 배치되는 반사전극을 더 포함하며,
상기 절연영역은 이온(ion)이 주입되어 형성되는 반도체 소자.
a semiconductor structure including a plurality of light emitting units;
an insulating layer disposed on the plurality of light emitting units; and
and a connection electrode electrically connecting the plurality of light emitting units,
Each of the plurality of light emitting units includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer,
The semiconductor structure includes an insulating region formed on side surfaces of the plurality of light emitting units,
The side surface of the semiconductor structure has an inclined surface having an angle of 20° to 50° with respect to an imaginary horizontal plane,
The insulating layer is disposed on the insulating region to expose a portion of the upper surface of the first conductivity-type semiconductor layer and a portion of the upper surface of the second conductivity-type semiconductor layer,
Further comprising a reflective electrode disposed on the exposed second conductivity-type semiconductor layer exposed by the insulating layer,
The insulating region is a semiconductor device formed by implanting ions.
상기 복수 개의 발광부 중 어느 하나와 전기적으로 연결되는 제1 패드; 및
상기 복수 개의 발광부 중 다른 하나와 전기적으로 연결되는 제2 패드를 더 포함하고,
상기 복수 개의 발광부는 서로 이웃하게 배치된 제1 발광부와 제2 발광부를 포함하고,
상기 연결전극은 상기 제1 발광부의 제1 도전형 반도체층과 상기 제2 발광부의 제2 도전형 반도체층을 전기적으로 연결하는 반도체 소자.
According to claim 1,
a first pad electrically connected to any one of the plurality of light emitting units; and
Further comprising a second pad electrically connected to the other one of the plurality of light emitting units,
The plurality of light emitting units include a first light emitting unit and a second light emitting unit disposed adjacent to each other,
The connection electrode is a semiconductor device for electrically connecting the first conductivity type semiconductor layer of the first light emitting unit and the second conductivity type semiconductor layer of the second light emitting unit.
상기 반도체 구조물 상에 배치되는 절연층;
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1전극; 및
상기 제2 도전형 반도체층과 전기적으로 연결되는 제2전극을 포함하고,
상기 반도체 구조물은 상면 및 복수 개의 측면을 포함하고,
상기 반도체 구조물의 상면과 상기 복수 개의 측면의 면적비는 1:0.4 내지 1:0.9이고,
상기 반도체 구조물은 측면에 형성되는 절연영역을 포함하고,
상기 반도체 구조물의 측면은 가상의 수평면에 대해 20°내지 50°의 각도를 갖는 경사면을 갖고,
상기 절연층은 상기 절연영역 상에 배치되고,
상기 절연영역은 이온(ion) 주입에 의해 형성되는 반도체 소자.
a semiconductor structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
an insulating layer disposed on the semiconductor structure;
a first electrode electrically connected to the first conductivity-type semiconductor layer; and
a second electrode electrically connected to the second conductivity-type semiconductor layer;
The semiconductor structure includes a top surface and a plurality of side surfaces,
The area ratio of the upper surface of the semiconductor structure and the plurality of side surfaces is 1:0.4 to 1:0.9,
The semiconductor structure includes an insulating region formed on the side,
The side surface of the semiconductor structure has an inclined surface having an angle of 20° to 50° with respect to an imaginary horizontal plane,
The insulating layer is disposed on the insulating region,
The insulating region is a semiconductor device formed by ion implantation.
상기 반도체 구조물의 상면은 상기 제1전극이 배치되는 제1상부면, 상기 제2전극이 배치되는 제2상부면, 및 상기 제1상부면과 상기 제2상부면 사이에 배치되는 상기 경사면을 포함하고,
상기 절연영역은 상기 제1상부면, 상기 제2상부면, 및 상기 경사면의 적어도 일부 영역에 배치되고,
상기 반도체 구조물의 바닥면에서 상기 제2상부면까지의 높이와 상기 반도체 구조물의 바닥면에서 상기 제1상부면까지의 높이의 차는 0보다 크고 2㎛보다 작은 반도체 소자.
4. The method of claim 3,
The upper surface of the semiconductor structure includes a first upper surface on which the first electrode is disposed, a second upper surface on which the second electrode is disposed, and the inclined surface disposed between the first upper surface and the second upper surface. do,
the insulating region is disposed on at least a portion of the first upper surface, the second upper surface, and the inclined surface;
A difference between a height from the bottom surface of the semiconductor structure to the second upper surface and a height from the bottom surface of the semiconductor structure to the first upper surface is greater than 0 and less than 2 μm.
상기 반도체 소자의 타면과 측면 상에 배치되는 파장 변환층을 포함하고,
상기 반도체 소자는 상기 제1 패드와 전기적으로 연결되는 제1 도전형 반도체층, 상기 제2 패드와 전기적으로 연결되는 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물을 포함하고,
상기 반도체 구조물은 측면에 배치된 제1 절연영역 및 상기 제1 패드와 제2 패드 사이에 배치되는 제2 절연영역을 포함하고,
상기 반도체 구조물의 측면은 가상의 수평면에 대해 20°내지 50°의 각도를 갖는 경사면을 갖는 반도체 소자.
a semiconductor device including a first pad and a second pad disposed on one surface; and
and a wavelength conversion layer disposed on the other surface and the side surface of the semiconductor device,
The semiconductor device includes a first conductivity type semiconductor layer electrically connected to the first pad, a second conductivity type semiconductor layer electrically connected to the second pad, and the first conductivity type semiconductor layer and the second conductivity type semiconductor layer. a semiconductor structure comprising an active layer disposed between the layers;
The semiconductor structure includes a first insulating region disposed on a side surface and a second insulating region disposed between the first pad and the second pad,
A side surface of the semiconductor structure has an inclined surface having an angle of 20° to 50° with respect to an imaginary horizontal plane.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170150720A KR102434368B1 (en) | 2017-11-13 | 2017-11-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170150720A KR102434368B1 (en) | 2017-11-13 | 2017-11-13 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190054461A KR20190054461A (en) | 2019-05-22 |
| KR102434368B1 true KR102434368B1 (en) | 2022-08-19 |
Family
ID=66679832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170150720A KR102434368B1 (en) | 2017-11-13 | 2017-11-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102434368B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200026677A (en) * | 2019-06-20 | 2020-03-11 | 엘지전자 주식회사 | Display device using micro led |
| US11631714B2 (en) * | 2019-12-29 | 2023-04-18 | Seoul Viosys Co., Ltd. | Light emitting device for display and unit pixel having the same |
| KR20220028944A (en) | 2020-08-31 | 2022-03-08 | 삼성전자주식회사 | Nanorod light emitting device and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101114191B1 (en) | 2010-09-17 | 2012-03-13 | 엘지이노텍 주식회사 | Light emitting device, method for fabricating the light emitting device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101203141B1 (en) * | 2005-02-05 | 2012-11-20 | 서울옵토디바이스주식회사 | Light emitting device having a plurality of light emitting cells insulated from a substrate and method of fabricating the same |
| KR100714626B1 (en) * | 2005-10-11 | 2007-05-07 | 삼성전기주식회사 | Nitride based semiconductor light emitting devices and manufacturing methods |
| KR20130139018A (en) * | 2012-06-12 | 2013-12-20 | 엘지이노텍 주식회사 | Light emitting device |
| KR101350923B1 (en) * | 2012-06-12 | 2014-01-15 | 순천대학교 산학협력단 | Semiconductor light emitting device and method of manufacturing the same |
-
2017
- 2017-11-13 KR KR1020170150720A patent/KR102434368B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101114191B1 (en) | 2010-09-17 | 2012-03-13 | 엘지이노텍 주식회사 | Light emitting device, method for fabricating the light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190054461A (en) | 2019-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109997234B (en) | Semiconductor element and semiconductor element package including the same | |
| KR102573587B1 (en) | Semiconductor device and display device having thereof | |
| KR20180052256A (en) | Semiconductor device | |
| KR102434368B1 (en) | Semiconductor device | |
| KR102575580B1 (en) | Smeiconductor device | |
| KR102656815B1 (en) | Smeiconductor device | |
| KR102417710B1 (en) | Semiconductor device package and manufacturing method thereof | |
| KR102688666B1 (en) | Semiconductor device and semiconductor device package including the same | |
| KR102537073B1 (en) | Semiconductor device package | |
| KR102403821B1 (en) | Semiconductor device | |
| KR102437784B1 (en) | Semiconductor device | |
| KR20180000367A (en) | Semiconductor device | |
| KR102582184B1 (en) | Semiconductor device and semiconductor device package including the same | |
| KR102468809B1 (en) | Semiconductor device | |
| KR102413442B1 (en) | Semiconductor device package | |
| KR102501208B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR102388795B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR102385938B1 (en) | Semiconductor device package | |
| KR102653956B1 (en) | Smeiconductor device | |
| KR20170124283A (en) | Semiconductor device package | |
| KR102411948B1 (en) | Semiconductor device | |
| KR102692972B1 (en) | Semiconductor device | |
| KR102392866B1 (en) | Semiconductor device | |
| KR102521625B1 (en) | Semiconductor device | |
| KR102552889B1 (en) | Semiconductor device, semiconductor device package and mathod for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |