KR102564211B1 - Smeiconductor device and method for manufacturing the same - Google Patents
Smeiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- KR102564211B1 KR102564211B1 KR1020180103602A KR20180103602A KR102564211B1 KR 102564211 B1 KR102564211 B1 KR 102564211B1 KR 1020180103602 A KR1020180103602 A KR 1020180103602A KR 20180103602 A KR20180103602 A KR 20180103602A KR 102564211 B1 KR102564211 B1 KR 102564211B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- disposed
- electrode
- recess
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 18
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 444
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 238000002161 passivation Methods 0.000 claims description 8
- 238000005192 partition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 459
- 239000000758 substrate Substances 0.000 description 40
- 239000000463 material Substances 0.000 description 33
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 230000001954 sterilising effect Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 238000004659 sterilization and disinfection Methods 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910019897 RuOx Inorganic materials 0.000 description 2
- -1 Si 3 N 4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910020776 SixNy Inorganic materials 0.000 description 2
- 229910020781 SixOy Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910018229 Al—Ga Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
실시예는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 각각 포함하는 복수 개의 반도체 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 상기 제1 전극 하부에 배치되고 전기적으로 연결되는 제1 도전층; 상기 제2 전극 하부에 배치되고 전기적으로 연결되는 제2 도전층; 상기 제1 도전층과 상기 반도체 구조물 사이에 배치되는 제1 절연층; 및 인접한 반도체 구조물과 전기적으로 연결되는 연결 전극;을 포함하고, 상기 복수 개의 반도체 구조물은 각각 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 제1 리세스 및 제2 리세스를 포함하고, 상기 제2 리세스는 복수 개의 반도체 구조물 각각을 활성 영역 및 비활성 영역으로 구획하는 반도체 소자를 개시한다.Embodiments include a plurality of semiconductor structures each including a first conductivity-type semiconductor layer, a second conductivity-type semiconductor layer, and an active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer; a first electrode electrically connected to the first conductivity type semiconductor layer; a second electrode electrically connected to the second conductivity type semiconductor layer; a first conductive layer disposed under the first electrode and electrically connected thereto; a second conductive layer disposed below the second electrode and electrically connected thereto; a first insulating layer disposed between the first conductive layer and the semiconductor structure; and a connection electrode electrically connected to an adjacent semiconductor structure, wherein each of the plurality of semiconductor structures includes a first recess and a second recess penetrating the second conductive semiconductor layer and the active layer, wherein the The second recess discloses a semiconductor device dividing each of the plurality of semiconductor structures into an active region and an inactive region.
Description
실시예는 반도체 소자 및 이의 제조 방법에 관한 것이다.The embodiment relates to a semiconductor device and a manufacturing method thereof.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many advantages, such as having a wide and easily adjustable band gap energy, and can be used in various ways such as light emitting devices, light receiving devices, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해, 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors are developed in thin film growth technology and device materials to produce red, green, It can implement various colors such as blue and ultraviolet rays, and it is possible to implement white light with high efficiency by using fluorescent materials or combining colors. It has the advantages of speed, safety, and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when light receiving devices such as photodetectors or solar cells are manufactured using group 3-5 or group 2-6 compound semiconductor materials, photocurrent is generated by absorbing light in various wavelength ranges through the development of device materials. By doing so, it is possible to use light in a wide range of wavelengths from gamma rays to radio wavelengths. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy control of element materials, so that it can be easily used in power control or ultra-high frequency circuits or communication modules.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can replace a transmission module of an optical communication means, a light emitting diode backlight that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, and can replace a fluorescent lamp or an incandescent bulb. Applications are expanding to white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, applications of semiconductor devices can be expanded to high-frequency application circuits, other power control devices, and communication modules.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다In particular, a light emitting device that emits light in the ultraviolet wavelength region can be used for curing, medical, and sterilization by performing a curing or sterilizing action.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 보이드에 의해 박리가 발생하는 문제가 존재한다.Recently, research on UV light emitting devices has been actively conducted, but it is still difficult to implement UV light emitting devices in a vertical type, and there is a problem of peeling due to voids.
실시예는 반도체 소자를 제공한다.The embodiment provides a semiconductor device.
또한, 신뢰성이 개선된 반도체 소자를 제공한다.In addition, a semiconductor device having improved reliability is provided.
또한, 전류 분산 효과가 우수한 반도체 소자를 제공한다.In addition, a semiconductor device having excellent current spreading effect is provided.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited thereto, and it will be said that the solution to the problem described below or the purpose or effect that can be grasped from the embodiment is also included.
실시예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 각각 포함하는 복수 개의 반도체 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 상기 제1 전극 하부에 배치되고 전기적으로 연결되는 제1 도전층; 상기 제2 전극 하부에 배치되고 전기적으로 연결되는 제2 도전층; 상기 제1 도전층과 상기 반도체 구조물 사이에 배치되는 제1 절연층; 및 인접한 반도체 구조물과 전기적으로 연결되는 연결 전극;을 포함하고, 상기 복수 개의 반도체 구조물은 각각 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 제1 리세스 및 제2 리세스를 포함하고, 상기 제2 리세스는 복수 개의 반도체 구조물 각각을 활성 영역 및 비활성 영역으로 구획한다.A semiconductor device according to an embodiment includes a plurality of semiconductor structures each including a first conductivity-type semiconductor layer, a second conductivity-type semiconductor layer, and an active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer; a first electrode electrically connected to the first conductivity type semiconductor layer; a second electrode electrically connected to the second conductivity type semiconductor layer; a first conductive layer disposed under the first electrode and electrically connected thereto; a second conductive layer disposed below the second electrode and electrically connected thereto; a first insulating layer disposed between the first conductive layer and the semiconductor structure; and a connection electrode electrically connected to an adjacent semiconductor structure, wherein each of the plurality of semiconductor structures includes a first recess and a second recess penetrating the second conductive semiconductor layer and the active layer, wherein the The second recess partitions each of the plurality of semiconductor structures into an active region and an inactive region.
복수 개의 반도체 구조물 각각은 가장자리부를 포함하고, 상기 가장자리부는, 인접한 반도체 구조물과 마주보게 배치되는 제1 가장자리부 및 상기 제1 가장자리부로부터 연장되는 제2 가장자리부를 포함하고, 상기 제2 리세스는 상기 제1 가장자리부에 인접하여 연장하며 배치되는 제1 리세스부 및 상기 제2 가장자리부에 인접하여 연장하며 제2 리세스부를 포함할 수 있다.Each of the plurality of semiconductor structures includes an edge portion, the edge portion includes a first edge portion disposed to face an adjacent semiconductor structure and a second edge portion extending from the first edge portion, wherein the second recess is It may include a first recess portion extending adjacent to the first edge portion and disposed, and a second recess portion extending adjacent to the second edge portion.
상기 연결 전극은 상기 제1 가장자리부와 수직 방향으로 일부 중첩될 수 있다.The connection electrode may partially overlap the first edge portion in a vertical direction.
인접한 상기 제1 리세스부 사이에 배치되는 그루브를 더 포함하고, 상기 연결 전극은 상기 그루브와 일부 수직 방향으로 중첩될 수 있다.It may further include a groove disposed between adjacent first recessed portions, and the connection electrode partially overlaps the groove in a vertical direction.
상기 연결 전극은 상기 인접한 반도체 구조물 내에서 상기 제2 가장자리부 내측에 배치될 수 있다.The connection electrode may be disposed inside the second edge portion in the adjacent semiconductor structure.
상기 연결 전극은 인접한 상기 제1 리세스부 내측에 일부 배치될 수 있다.The connection electrode may be partially disposed inside the adjacent first recessed portion.
상기 반도체 구조물과 상기 제1 도전층 사이에 배치되는 제2 절연층을 더 포함하고, 상기 제2 절연층은 상기 제1 전극 하부에 배치되는 제1 관통홀 및 상기 제2 도전층 하부에 배치되는 제2 관통홀을 더 포함할 수 있다.Further comprising a second insulating layer disposed between the semiconductor structure and the first conductive layer, wherein the second insulating layer is disposed below the first through hole and the second conductive layer disposed below the first electrode A second through hole may be further included.
상기 복수 개의 반도체 구조물은, 제1 반도체 구조물; 및 상기 제1 반도체 구조물에 이격 배치되는 제2 반도체 구조물을 포함하고, 상기 연결 전극은, 상기 제1 반도체 구조물 하부의 제2 전극 및 상기 제2 반도체 구조물 하부의 제1 전극과 전기적으로 연결될 수 있다.The plurality of semiconductor structures may include: a first semiconductor structure; And a second semiconductor structure spaced apart from the first semiconductor structure, wherein the connection electrode may be electrically connected to a second electrode under the first semiconductor structure and a first electrode under the second semiconductor structure. .
상기 연결 전극은, 상기 제1 반도체 구조물과 수직 방향으로 중첩되는 제2 관통홀 및 상기 제1 반도체 구조물과 수직 방향으로 중첩되는 제1 관통홀 내에 배치될 수 있다.The connection electrode may be disposed in a second through hole overlapping the first semiconductor structure in a vertical direction and a first through hole overlapping the first semiconductor structure in a vertical direction.
상기 제1 관통홀과 상기 제2 관통홀은 각 반도체 구조물의 제2 리세스 내측에 배치될 수 있다.The first through hole and the second through hole may be disposed inside the second recess of each semiconductor structure.
상기 제1 도전층 하부에 배치되는 제3 절연층; 인접한 복수 개의 반도체 구조물 사이, 복수 개의 반도체 구조물의 상면 및 복수 개의 반도체 구조물의 측면에 배치되는 패시베이션층; 및 상기 복수 개의 반도체 구조물 외측에 배치되고, 상기 제2 도전층과 전기적으로 연결되는 전극 패드;를 더 포함할 수 있다.a third insulating layer disposed under the first conductive layer; A passivation layer disposed between a plurality of adjacent semiconductor structures, on top surfaces of the plurality of semiconductor structures and on side surfaces of the plurality of semiconductor structures; and an electrode pad disposed outside the plurality of semiconductor structures and electrically connected to the second conductive layer.
실시예에 따르면, 신뢰성이 개선된 반도체 소자를 제작할 수 있다.According to the exemplary embodiment, a semiconductor device having improved reliability may be manufactured.
또한, 전류 분산, 광출력 및 동작 전압 특성이 우수한 반도체 소자를 제작할 수 있다.In addition, a semiconductor device having excellent current dispersion, light output, and operating voltage characteristics can be manufactured.
실시예에 따르면, 반도체 소자를 수직형 형태로 구현할 수 있으나, 이에 한정하지 않고 플립칩 형태로 구현할 수 있다.According to embodiments, the semiconductor device may be implemented in a vertical type, but is not limited thereto and may be implemented in a flip chip type.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various advantageous advantages and effects of the present invention are not limited to the above description, and will be more easily understood in the process of describing specific embodiments of the present invention.
도 1은 일실시예에 따른 반도체 소자의 평면도이고,
도 2는 도 1에서 II'로 절단한 단면도이고,
도 3은 도 2에서 A부분의 확대도이고,
도 4는 도 3에서 B부분의 확대도이고,
도 5는 실시예에 따른 반도체 소자의 전기적 흐름을 설명하는 도면이고,
도 6은 구성요소의 배치를 설명하기 위한 평면도이고,
도 7은 도 6에서 C부분의 확대도이고,
도 8은 다른 실시예에 따른 반도체 소자의 평면도이고,
도 9은 일실시예에 따른 반도체 소자 패키지의 개념도이고,
도 10은 일실시예에 따른 반도체 소자 패키지의 평면도이고,
도 11은 일실시예에 따른 반도체 소자의 제조 방법을 설명하는 순서도이다.1 is a plan view of a semiconductor device according to an exemplary embodiment;
Figure 2 is a cross-sectional view taken along line II' in Figure 1;
3 is an enlarged view of part A in FIG. 2;
4 is an enlarged view of part B in FIG. 3;
5 is a diagram illustrating an electrical flow of a semiconductor device according to an exemplary embodiment;
6 is a plan view for explaining the arrangement of components;
7 is an enlarged view of part C in FIG. 6;
8 is a plan view of a semiconductor device according to another embodiment,
9 is a conceptual diagram of a semiconductor device package according to an exemplary embodiment;
10 is a plan view of a semiconductor device package according to an exemplary embodiment;
11 is a flowchart illustrating a method of manufacturing a semiconductor device according to an exemplary embodiment.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
다만, 본 발명의 기술 사상은 설명되는 일부 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in a variety of different forms, and if it is within the scope of the technical idea of the present invention, one or more of the components among the embodiments can be selectively selected. can be used by combining and substituting.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention, unless explicitly specifically defined and described, can be generally understood by those of ordinary skill in the art to which the present invention belongs. It can be interpreted as meaning, and commonly used terms, such as terms defined in a dictionary, can be interpreted in consideration of contextual meanings of related technologies.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.Also, terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.In this specification, the singular form may also include the plural form unless otherwise specified in the phrase, and when described as "at least one (or more than one) of A and (and) B and C", A, B, and C are combined. may include one or more of all possible combinations.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.Also, terms such as first, second, A, B, (a), and (b) may be used to describe components of an embodiment of the present invention.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.These terms are only used to distinguish the component from other components, and the term is not limited to the nature, order, or order of the corresponding component.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.In addition, when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected to, combined with, or connected to the other component, but also with the component. It may also include the case of being 'connected', 'combined', or 'connected' due to another component between the other components.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when it is described as being formed or disposed on the "top (above) or bottom (bottom)" of each component, the top (top) or bottom (bottom) is not only a case where two components are in direct contact with each other, but also one A case in which another component above is formed or disposed between two components is also included. In addition, when expressed as "up (up) or down (down)", it may include the meaning of not only an upward direction but also a downward direction based on one component.
본 발명의 실시예에 따른 반도체 구조물은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 구조물은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 반도체 구조물(120)의 Al의 조성비에 의해 결정될 수 있다. 또한, 반도체 구조물은 광의 세기가 서로 다른 다양한 파장의 광을 출력할 수 있고, 발광하는 광의 파장 중 다른 파장의 세기에 비해 상대적으로 가장 강한 세기를 갖는 광의 피크 파장이 근자외선, 원자외선, 또는 심자외선일 수 있다.The semiconductor structure according to the embodiment of the present invention may output light in the ultraviolet wavelength range. Illustratively, the semiconductor structure may output light (UV-A) in a near-ultraviolet wavelength range, may output light (UV-B) in a far-ultraviolet wavelength range, or emit light (UV-C) in a deep ultraviolet wavelength range. can be printed out. The wavelength range may be determined by the composition ratio of Al of the
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.Illustratively, the light (UV-A) in the near ultraviolet wavelength range may have a wavelength ranging from 320 nm to 420 nm, and the light (UV-B) in the far ultraviolet wavelength range may have a wavelength ranging from 280 nm to 320 nm. The light (UV-C) of the wavelength range may have a wavelength ranging from 100 nm to 280 nm.
도 1은 일실시예에 따른 반도체 소자의 평면도이고, 도 2는 도 1에서 II'로 절단한 단면도이고, 도 3은 도 2에서 A부분의 확대도이고, 도 4는 도 3에서 B부분의 확대도이다.1 is a plan view of a semiconductor device according to an exemplary embodiment, FIG. 2 is a cross-sectional view taken along line II′ in FIG. 1 , FIG. 3 is an enlarged view of part A in FIG. 2 , and FIG. 4 is a view of part B in FIG. is an enlargement
도 1 및 도 2를 참조하면, 일실시예에 따른 반도체 소자(10)는 제1 도전형 반도체층(121), 제2 도전형 반도체층(123), 활성층(122)을 포함하는 복수 개의 반도체 구조물(120)과, 제1 도전형 반도체층(123)과 전기적으로 연결되는 제1 전극(141), 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극(142), 반도체 구조물(120) 하부에 일부 배치되는 제1 절연층(131), 제2 전극(142)과 전기적으로 연결되고 제1 절연층(131) 하부에 배치되는 제2 도전층(152), 제1 전극(141)과 전기적으로 연결되고, 제1 절연층 하부에 배치되는 제1 도전층(151), 제1 절연층(131)과 제2 도전층(152) 하부에 배치되는 제2 절연층(132), 제2 절연층(132) 하부에 배치되고 인접한 반도체 구조물과 전기적으로 연결되는 연결 전극(143), 연결 전극(143) 하부에 배치되는 제3 절연층(133), 제3 절연층(133) 하부에 배치되는 접합층(160), 접합층(160) 하부에 배치되는 기판(170) 및 반도체 구조물(을 포함할 수 있다. Referring to FIGS. 1 and 2 , a
먼저, 반도체 구조물(120)은 복수 개일 수 있다. 실시예에 따른 반도체 소자(10)는 다양한 개수의 반도체 구조물을 포함할 수 있다. 이하에서, 반도체 구조물(120)은 제1 반도체 구조물(120-1), 제2 반도체 구조물(120-2) 그리고 제3 반도체 구조물(120-3)을 포함하는 것을 기준으로 설명한다.First, the number of
그리고 복수 개의 반도체 구조물(120) 각각은 제1 도전형 반도체층(121), 활성층(122), 및 제2 도전형 반도체층(123)을 포함할 수 있다. 이 때, 제1 도전형 반도체층(121), 활성층(122), 및 제2 도전형 반도체층(123)은 제1 방향(X 방향)으로 배치될 수 있다. 이하에서는 각 층의 두께 방향인 제1 방향(X 방향)을 수직 방향으로 정의하고, 제1 방향(X 방향)과 수직한 제2 방향(Y 방향)을 수평 방향으로 정의한다. 그리고 제3 방향(Z 방향)은 제1 방향(X 방향)과 제2 방향(Y 방향)에 모두 수직한 방향이다.Each of the plurality of
제1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(121)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(121)은 n형 반도체층일 수 있다.The first conductivity-
활성층(122)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123) 사이에 배치될 수 있다. 활성층(122)은 제1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(123)을 통해서 주입되는 정공(또는 전자)이 재결합되는 층일 수 있다. 활성층(122)은 전자와 정공이 재결합함에 따라, 전자가 낮은 에너지 준위로 천이하며, 활성층(122)이 포함하는 후술될 우물층의 밴드갭 에너지에 대응하는 파장을 가지는 빛을 생성할 수 있다. 상기 반도체 소자가 방출하는 광의 파장 중 상대적으로 가장 큰 세기를 갖는 광의 파장은 자외선일 수 있고, 상기 자외선은 상술한 근자외선, 원자외선, 심자외선일 수 있다.The
활성층(122)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다.The
제2 도전형 반도체층(123)은 활성층(122) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(123)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(123)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(123)은 p형 반도체층일 수 있다.The second conductivity
추가적으로, 활성층(122)과 제2 도전형 반도체층(123) 사이에는 전자 차단층(미도시됨)이 배치될 수 있다. 전자 차단층(미도시됨)은 제1 도전형 반도체층(121)에서 활성층(122)으로 공급되는 전자가 활성층(122)에서 재결합하여 발광하지 않고, 제2 도전형 반도체층(123)으로 빠져나가는 흐름을 차단하여, 활성층(122) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층(미도시됨)의 에너지 밴드갭은 활성층(122) 및/또는 제2 도전형 반도체층(123)의 에너지 밴드갭보다 클 수 있다.Additionally, an electron blocking layer (not shown) may be disposed between the
전자 차단층(미도시됨)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다. 전자 차단층(미도시됨)은 알루미늄 조성이 높은 제1층(미도시됨)과 알루미늄 조성이 낮은 제2층(미도시됨)이 교대로 배치될 수 있다.The electron blocking layer (not shown) is a semiconductor material having a composition formula of In x1 Al y1 Ga 1 -x1- y1 N (0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1), for example For example, it may be selected from AlGaN, InGaN, InAlGaN, etc., but is not limited thereto. In the electron blocking layer (not shown), a first layer (not shown) having a high aluminum composition and a second layer (not shown) having a low aluminum composition may be alternately disposed.
그리고 제1 도전형 반도체층(121), 활성층(122), 및 제2 도전형 반도체층(123)은 모두 알루미늄을 포함할 수 있다. 따라서, 제1 도전형 반도체층(121), 활성층(122), 및 제2 도전형 반도체층(123)은 AlGaN일 수 있다. 그러나, 반드시 이에 한정하지 않는다.Also, all of the first conductivity
또한, 제1 도전형 반도체층(121), 활성층(122), 및 제2 도전형 반도체층(123)은 모두 알루미늄을 포함하는 경우, 전자 차단층(미도시됨)은 알루미늄 조성이 50% 내지 90%일 수 있다. 전자 차단층(미도시됨)의 알루미늄 조성이 50% 미만일 경우 전자를 차단하기 위한 에너지 장벽의 높이가 부족할 수 있고 활성층(122)에서 방출하는 광을 전자 차단층(미도시됨)에서 흡수할 수 있고, 알루미늄 조성이 90%를 초과할 경우 반도체 소자의 전기적 특성이 악화될 수 있다.In addition, when the first conductivity-
그리고 반도체 구조물(120)은 제1 리세스(127)와 제2 리세스(128)를 포함할 수 있다. 그리고 이하에서는, 반도체 구조물(120)이 제1 리세스(127)와 제2 리세스(128)를 모두 포함하는 경우로 설명한다.Also, the
먼저, 제1 리세스(127)는 각 반도체 구조물(120-1, 120-2, 120-3)에서 제2 도전형 반도체층(123) 및 활성층(122)을 관통할 수 있다. 그리고 제1 리세스(127)는 제1 도전형 반도체층(121)의 일부 영역까지 관통하도록 배치될 수 있다. 이에 따라, 제1 도전형 반도체층(121)은 제1 리세스(127)에 의해 일부 영역이 노출될 수 있다. 또한, 제1 리세스(127)는 각 반도체 구조물(120-1, 120-2, 120-3) 내에 배치될 수 있다. 또한, 제1 리세스(127)는 각 반도체 구조물(120)에서 제2 리세스(128)보다 내측에 배치될 수 있다. First, the
또한, 후술하는 바와 같이 제2 리세스(128)가 연속적으로 배치되는 경우 평면(XY 평면) 상 제1 리세스(127)는 제2 리세스(128)에 의해 둘러싸일 수 있다.Also, as will be described later, when the
그리고 제1 리세스(127)는 후술하는 활성 영역(RA)에 배치될 수 있으며, 다시 말해, 제1 리세스(127)는 수직 방향(X 방향)으로 활성 영역(RA)과 중첩될 수 있다. Also, the
또한, 제1 리세스(127)에는 후술하는 제1 전극(141)이 배치되고, 제1 전극(141)을 통해 제1 도전형 반도체층(123)으로 전류가 주입될 수 있다.In addition, a
제2 리세스(128)는 제2 도전형 반도체층(123) 및 활성층(122)을 관통하고 제1 도전형 반도체층(121)의 일부 영역까지 관통하도록 배치될 수 있다. 이에 따라, 제2 리세스(128)에 의해, 제1 도전형 반도체층(121)은 일부 영역에서 노출될 수 있다. 그리고 제2 리세스(128)는 각 반도체 구조물(120-1, 120-2, 120-3) 내에 배치될 수 있다.The
그리고 제2 리세스(128)는 각 반도체 구조물(120-1, 120-2, 120-3)의 가장자리에 인접하여 연장하며 배치될 수 있다. 이 때, 제2 리세스(128)는 연속적으로 또는 불연속적으로 배치될 수 있다. 예컨대, 제2 리세스(128)가 연속적으로 배치되는 경우, 평면(XY 평면) 상 제2 리세스(128)는 반도체 구조물(128)에서 폐루프 형태일 수 있다. 이하에서는 폐루프 형태인 경우를 기준으로 설명한다.In addition, the
또한, 제2 리세스(128)은 각 반도체 구조물(120-1, 120-2, 120-3)을 활성 영역(RA)과 비활성 영역(RI)으로 구획될 수 있다. 여기서, 활성 영역(RA)는 각 반도체 구조물(120-1, 120-2, 120-3)에서 제2 리세스(128)의 내측에 위치하고, 비활성 영역(RI)는 각 반도체 구조물(120-1, 120-2, 120-3)에서 제2 리세스(128)의 외측에 위치할 수 있다. (전술한 바와 같이, 제2 리세스(128)가 폐루프 형태인 경우를 기준으로 설명하였으나, 제2 리세스(128)가 불연속적으로 배치되는 경우에도 활성 영역 및 비활성 영역에 대한 내용이 동일하게 적용될 수 있다. 다만, 이러한 경우 활성 영역과 비활성 영역은 각 반도체 구조물(120-1, 120-2, 120-3)의 가장자리를 따라 제2 리세스(128)를 연장하여 연결한 가상선에 의해 구획된다).Also, the
이로써, 각 반도체 구조물(120-1, 120-2, 120-3)에서 활성 영역(RA)의 활성층(122)과 비활성 영역(RI)의 활성층(122)은 서로 이격 배치될 수 있다. 그리고 각 반도체 구조물(120-1, 120-2, 120-3)에서 활성 영역(RA)의 활성층(122)은 제1 리세스(127)에 인접하게 배치되어, 전자와 정공의 결합이 일어나는 발광 영역일 수 있다. 이와 달리, 비활성 영역(RI)는 내부의 활성층(122)이 활성 영역(RA)의 활성층(122)과 이격되고, 제1 리세스(127)보다 반도체 구조물(120)의 가장자리에 인접하게 배치되므로, 전자, 정공 결합이 일어나지 않는 비 발광 영역일 수 있다.Thus, in each of the semiconductor structures 120-1, 120-2, and 120-3, the
이러한 구성에 의하여, 각 반도체 구조물(120-1, 120-2, 120-3)의 측면, 상면을 감싸는 패시베이션층(180)이 반도체 소자(10)의 발광에 의한 발열, 외부의 고온, 고습, 복수 개의 반도체 구조물(120) 간의 열팽창 계수 차이 등에 의해 박리, 크랙 등이 발생하더라도, 외부에서 각 반도체 구조물(120-1, 120-2, 120-3)로 침투하는 수분이나 오염 물질 등이 발광 영역인 활성 영역(RA)의 활성층(122)을 산화시키지 못하게 할 수 있다.With this configuration, the
구체적으로, 본 명세서에서 설명하는 반도체 소자는 제2 리세스(128)가 활성 영역(RA)의 활성층(122)과 비활성 영역(RI)의 활성층(122) 간의 직접적인 연결을 차단할 수 있다. 이로써, 반도체 구조물(120)의 측벽에 인접한 비활성 영역(RI)의 활성층(122)이 박리로 인해 외부에 노출되는 경우, 비활성 영역(RI)의 활성층(122)은 산화될 수 있다. 다만, 제2 리세스(128)에 의한 분리로 인해 활성 영역(RA)의 활성층(122)과 비활성 영역(RI)의 활성층(122)은 서로 이격되어, 활성 영역(RA)의 활성층(122)은 상기 산화로부터 보호될 수 있다. 즉, 제2 리세스(128)는 외부의 습기로부터 발광 영역의 활성층(122)의 산화를 보호할 수 있다.Specifically, in the semiconductor device described herein, the
특히, 반도체 소자가 자외선 광을 생성하는 경우에는 가시광을 생성하는 경우에 대비하여 활성층(122)의 에너지 밴드 갭 및 Al 농도가 증가하므로 산화에 더욱 취약할 수 있다. 이에 따라, 본 명세서에서 설명하는 반도체 소자는 자외선 광을 생성하는 경우에 신뢰성을 크게 개선할 수 있다.In particular, when the semiconductor device generates ultraviolet light, the
또한, 반도체 구조물(120)이 자외선 광을 생성하는 경우에 높은 밴드갭 에너지를 가지므로, 반도체 구조물(120)은 전류 분산 특성이 저하되고 유효 발광 영역이 감소할 수 있다. In addition, since the
예를 들어, 반도체 구조물(120)이 GaN 기반의 화합물 반도체로 구성되는 경우에 자외선 광을 방출하기 위해서 반도체 구조물은 Al이 다량 포함된 AlxGa(1-x)N (0≤x≤1)으로 구성될 수 있다. 여기서, Al 함량을 의미하는 x 값이 커짐에 따라 반도체 구조물(120)의 저항도 커질 수 있으며, 반도체 구조물(120)의 전류 분산 및 전류 주입 특성이 저하될 수 있다. 이 때, 반도체 구조물(120) 내에서 전류 스프레딩은 활성 영역(RA)에서 이루어질 수 있다. 이로써, 본 명세서에서 설명하는 반도체 소자(10)는 제2 리세스(128)를 가지더라도 광 출력을 유지할 수 있다. 뿐만 아니라, 전술한 바와 같이 제2 리세스(128)가 수분 등에 의해 산화가 이루어지는 영역을 각 반도체 구조물(120-1, 120-2, 120-3)에서 제2 리세스(128)의 외측 영역(예컨대, 비활성 영역(RI))으로 제한하여, 유효 발광 영역(예로, 활성 영역(RA))에 위치한 활성층(122)을 산화로부터 보호하여 광 출력을 유지할 수도 있다.For example, in order to emit ultraviolet light when the
또한, 제2 리세스(128)는 다양한 형상으로 이루어질 수 있다. 예컨대, 제2 리세스(128)는 각 반도체 구조물(120-1, 120-2, 120-3)의 형상에 따라 상이한 형상을 가질 수 있다. 예컨대, 각 반도체 구조물(120-1, 120-2, 120-3)이 원형인 경우 제2 리세스(128)는 원형일 수 있다. 다만, 이러한 형상에 한정되는 것은 아니다. In addition, the
제1 전극(141)은 제1 리세스(127) 내에 배치되어 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 또한, 제1 전극(141)은 비교적 원활한 전류 주입 특성을 확보하기 위해 활성층(122)의 저농도층상에 배치될 수 있다. 즉, 제1 리세스(127)는 제1 도전형 반도체층(121)의 저농도층의 영역까지 형성되는 것이 바람직하다. 제1 도전형 반도체층(121)의 고농도층은 Al의 농도가 높아 전류 확산 특성이 상대적으로 낮기 때문이다.The
또한, 제1 전극(141)은 제2 리세스(128)의 내측에 배치되므로, 활성 영역(RA)과 수직 방향(X 방향)으로 중첩될 수 있다. 그리고 제1 전극(141)을 통해 전류가 주입되면, 반도체 구조물(120)은 광을 생성할 수 있다. Also, since the
제2 전극(142)은 제2 도전형 반도체층(123)의 하부에 배치되고, 제2 도전형 반도체층(123)과 전기적으로 연결될 수 있다. 또한, 제2 전극(142)은 제2 리세스(128)의 내측에 배치되므로, 활성 영역(RA)과 수직 방향(X 방향)으로 중첩될 수 있다.The
제1 전극(141)과 제2 전극(142)은 오믹 전극일 수 있다. 제1 전극(141)과 제2 전극(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(141)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극은 ITO일 수 있다.The
제1 절연층(131)은 반도체 구조물(120) 하부에 배치되어, 제1 전극(141)을 활성층(122) 및 제2 도전형 반도체층(123)로부터 전기적으로 분리할 수 있다. 또한, 제1 절연층(131)은 제2 전극(142) 및 제2 도전층(152)을 제1 도전층(151)과 전기적으로 절연시킬 수 있다. The first insulating
그리고 제1 절연층(131)은 제1 전극(141) 및 제2 전극(142)이 배치되는 영역을 제외하고 반도체 구조물(120) 하부에 배치될 수 있다. 즉, 제1 절연층(131)에 의해 노출된 영역에 제1 전극(141)과 제2 전극(142)이 배치되고 각각 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123)과 연결될 수 있다. 또한, 제1 절연층(131)은 각 반도체 구조물(120-1, 120-2, 120-3) 사이에도 배치될 수 있다. 이로써, 상기 반도체 소자(10)는 가장자리로부터 외부 습기 등이 각 반도체 구조물(120-1, 120-2, 120-3)에 침투하는 것을 방지할 수 있다. In addition, the first insulating
또한, 제1 절연층(131)은 제2 리세스(128) 내에 배치되어, 활성 영역(RA)의 활성층(122)과 비활성 영역(RI)의 활성층(122) 간에 절연을 유지할 수 있다.In addition, the first insulating
실시예에서 제1 절연층(131)은 각 반도체 구조물(120-1, 120-2, 120-3) 하부에 배치되는 제1-1 절연층(131a)과 인접한 반도체 구조물(120-1, 120-2, 120-3) 사이에 배치되는 제1-2 절연층(131b)를 포함할 수 있다. 구체적으로, 제1-1 절연층(131a)는 각 반도체 구조물(120-1, 120-2, 120-3)과 제1 방향(X축 방향)으로 중첩되도록 배치될 수 있다. 그리고 제1-2 절연층(131b)는 각 반도체 구조물(120-1, 120-2, 120-3) 사이에 배치되어 각 반도체 구조물(120-1, 120-2, 120-3)과 제1 방향(X축 방향)으로 중첩되지 않을 수 있다. 이러한 구성에 의하여, 제1-1 절연층(131a)는 각 반도체 구조물(120-1, 120-2, 120-3)에서 각 층간의 전기적 분리를 제공하고, 제1-2 절연층(131b)는 인접한 반도체 구조물(120-1, 120-2, 120-3) 간의 전기적 분리를 제공할 수 있다.In the embodiment, the first insulating
그리고 제1 절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1 절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1 절연층(131)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1 절연층(131)은 다양한 반사 구조를 포함할 수 있다.And the first insulating
또한, 제1 절연층(131)이 반사기능을 수행하는 경우, 활성층(122)에서 측면을 향해 방출되는 광을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 이 경우 제1 리세스(127)의 개수가 많아질수록 광 추출 효율은 더 효과적일 수 있다.In addition, when the first insulating
제2 절연층(132)은 제1 절연층(131), 반도체 구조물(120) 및 제1 전극(141) 하부에 배치될 수 있다. 또한, 제2 절연층(132)은 후술하는 제2 도전층(152) 하부에 배치될 수 있다.The second
또한, 제2 절연층(132)은 복수 개의 관통홀을 포함할 수 있다. 이에 대해서는 도 3에서 자세히 설명한다. Also, the second insulating
그리고 제2 절연층(132)과 제1 절연층(131)은 서로 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수 있다. 그리고 제1 절연층(131) 상에 별도의 제2 절연층(132)이 배치되므로 제1 절연층(131)에 형성된 결함이 제2 절연층(132)으로 전파되기 어려워, 제2 절연층(132)은 제1 절연층(131)과 제2 절연층(132) 사이의 계면이 결함의 전파를 차폐하는 역할을 수행할 수 있다.Also, the second insulating
또한, 제1 절연층(131)과 제2 절연층(132)은 공정 과정에서 열에 의해 용융되어 하나의 층으로 이루어지거나, 적어도 일부 영역에서 제1 절연층(131)과 제2 절연층(132) 사이의 계면이 존재하지 않을 수 있다. 이에 따라, TEM(Transmission electron microscopy) 등을 이용하여 관찰하더라도 제1 절연층(131)과 제2 절연층(132) 사이의 계면은 적어도 일부 영역에서 하나의 층으로 보일 수 있다. 또한, 제1 절연층(131)과 제2 절연층(132)은 단일 공정으로 이루어질 수도 있다. 상술하는 내용은 제3 절연층(133)과 제2 절연층(132) 또는 제3 절연층(133)과 제1 절연층(131) 간에도 동일하게 적용될 수 있다.In addition, the first insulating
제2 절연층(132)은 각 반도체 구조물(120-1, 120-2, 120-3) 하부에 배치되는 제2-1 절연층(132a)과 인접한 반도체 구조물(120-1, 120-2, 120-3) 사이에 배치되는 제2-2 절연층(132b)를 포함할 수 있다.The second
제1 도전층(151)은 제2 절연층(132) 및 제1 전극(141) 하부에 배치될 수 있다. 제1 도전층(151)은 후술하는 제2 절연층(132)의 제1 관통홀(h1) 내에 배치되어 제1 전극(141)과 전기적으로 연결될 수 있다. 그리고 제1 도전층(151)은 복수 개의 반도체 구조물(120-1, 120-2, 120-3) 중 어느 하나의 반도체 구조물 하부에 배치될 수 있다. 예컨대, 제1 도전층(151)은 제1 반도체 구조물(120-1)과 제1 방향(X축 방향)으로 중첩되도록 제1 반도체 구조물(120-1) 하부에 배치될 수 있다. 그리고 제1 도전층(151)은 후술하는 기판(170)과 제1 반도체 구조물(120-1)의 제1 도전형 반도체층(121) 사이에 배치되어 제1 도전형 반도체층(121)과 기판(170)을 전기적으로 연결할 수 있다.The first
또한, 실시예에 따르면, 제2 절연층(132)은 제1 전극(141)과 제2 전극(142) 사이의 영역에서 제1 절연층(131) 하부에 배치되므로, 제2 절연층(132)에 결함이 발생한 경우에도 제1 절연층(131)이 외부의 습기 및/또는 기타 오염 물질의 침투를 방지할 수 있다. 그리고 제1 도전층(151)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(151)은 Ti, Ni, 등의 금속을 포함할 수 있다. Also, according to the embodiment, since the second insulating
제2 도전층(152)은 제2 전극(142) 하부에 배치되고, 제2 전극(142)을 덮을 수 있다. 그리고 제2 도전층(152)은 반도체 소자(10)의 외측으로 연장되어 제2 전극 패드(166)와, 제2 도전층(152), 및 제2 전극(142)은 하나의 전기적 채널을 형성할 수 있다.The second
또한, 제2 도전층(152)은 제1 절연층(131)의 하부에 배치되어, 제1 절연층(131)과 접할 수 있다. 그리고 제2 도전층(152)은 제1 절연층(131)과 접착력이 좋은 물질로 이루어질 수 있다. 예컨대, 제2 도전층(152)은 Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.In addition, the second
또한, 제2 도전층(152)은 제1 절연층(131)과 이하 설명하는 제2 절연층(132) 사이에 배치될 수 있다. 이에 따라, 제2 도전층(152)은 외부 습기 또는 오염 물질의 침투로부터 제1 절연층(131) 및 제2 절연층(132)에 의해 보호될 수 있다. In addition, the second
또한, 제2 도전층(152)은 반도체 소자(10)의 가장자리에서 노출되지 않도록, 반도체 소자(10)의 내부에 배치될 수 있다. 예컨대, 제2 도전층(152)은 각 반도체 구조물(120-1, 120-2, 120-3) 내측에 배치될 수 있다.Also, the second
뿐만 아니라, 제2 도전층(152)은 제1 절연층(131)과 제2 전극(142) 사이에 일부 배치될 수 있다. 이에 따라, 제2 절연층(132)은 제1 절연층(131) 하부에 배치되어 각 반도체 구조물(120-1, 120-2, 120-3)을 용이하게 보호할 수 있다.In addition, the second
또한, 제2 도전층(152)은 각 반도체 구조물(120-1, 120-2, 120-3)에서 제2 리세스(128)와 제1 방향(X축 방향)으로 중첩되도록 배치될 수 있다. 이러한 구성에 의하여, 제2 도전층(152)은 면적이 증가하여 저항이 감소하므로, 각 반도체 구조물(120-1, 120-2, 120-3)에서 방출되는 광의 효율이 개선될 수 있다. In addition, the second
또한, 제2 도전층(152)은 각 반도체 구조물(120-1, 120-2, 120-3) 중 어느 하나의 반도체 구조물의 외측으로 연장될 수 있다. 예컨대, 제2 도전층(152)은 제3 반도체 구조물(120-3)의 외측으로 연장될 수 있다. 즉, 제2 도전층(152)은 각 반도체 구조물(120-1, 120-2, 120-3)과 중첩되는 제2-1 도전층(152a)과 제2-2 도전층(152b)를 포함할 수 있다. 이에 대해서는 도 6에서 자세히 설명한다. In addition, the second
또한, 반사층(미도시됨)은 제2 도전층(152) 상에 배치될 수 있다. 그리고 반사층(미도시됨)은 제2 전극(142)과 제2 도전층(152) 사이에 배치될 수 있으며, 구체적으로 제2 전극(142) 하부에 배치될 수 있다.In addition, a reflective layer (not shown) may be disposed on the second
또한, 반사층(미도시됨)은 제2 전극(142)과 제2 도전층(152) 사이를 전기적으로 연결할 수 있다. 이에, 반사층(미도시됨)이 존재하는 경우, 제2 전극 패드(166), 제2 도전층(152), 반사층(미도시됨), 및 제2 전극(142)은 하나의 전기적 채널을 형성할 수 있다.Also, a reflective layer (not shown) may electrically connect the
또한, 반사층(미도시됨)은 반사도가 높은 재질로 이루어질 수 있으며, Ag, Rh 중 어느 하나를 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다.In addition, the reflective layer (not shown) may be made of a material having high reflectivity, and may include any one of Ag and Rh, but is not limited to such a material.
연결 전극(143)은 인접한 반도체 구조물과 전기적으로 연결될 수 있다. 예컨대, 연결 전극(143)은 제1 반도체 구조물(120-1)과 제2 반도체 구조물(120-2)을 전기적으로 연결할 수 있다. 또한, 연결 전극(143)은 제2 반도체 구조물(120-2)과 제3 반도체 구조물(120-3)을 전기적으로 연결할 수 있다.The
보다 구체적으로, 연결 전극(143)은 인접한 반도체 구조물 중 어느 하나의 반도체 구조물의 제2 도전형 반도체층과 다른 하나의 반도체 구조물의 제1 도전형 반도체층을 전기적으로 연결할 수 있다.More specifically, the
실시예로, 연결 전극(143)은 제2 절연층(132)을 관통하여(도 3의 제2 관통홀(h2) 참조) 제1 반도체 구조물(120-1)의 제2 도전층(152)과 접하며 전기적으로 연결될 수 있다. 그리고 연결 전극(143)은 제2 절연층(132) 하부를 따라 제2 반도체 구조물(120-2)의 제2 절연층(132) 하부로 연장될 수 있다. 또한, 연결 전극(143)은 제2 반도체 구조물(120-2)의 제1 전극(141)과 접하며 전기적으로 연결될 수 있다. 이에 따라, 연결 전극(143)은 제1 반도체 구조물(120-1)의 제2 도전형 반도체층(123)과 제2 반도체 구조물(120-2)의 제1 도전형 반도체층(121) 간의 하나의 전기적 채널을 제공할 수 있다.In an embodiment, the
마찬가지로, 연결 전극(143)은 제2 절연층(132)을 관통하여(도 3의 제2 관통홀(h2) 참조) 제2 반도체 구조물(120-2)의 제2 도전층(152)과 접하며 전기적으로 연결될 수 있다. 그리고 연결 전극(143)은 제2 절연층(132) 하부를 따라 제3 반도체 구조물(120-3)의 제2 절연층(132) 하부로 연장될 수 있다. 또한, 연결 전극(143)은 제3 반도체 구조물(120-3)의 제1 전극(141)과 접하며 전기적으로 연결될 수 있다. 이에 따라, 연결 전극(143)은 제2 반도체 구조물(120-2)의 제2 도전형 반도체층(123)과 제3 반도체 구조물(120-3)의 제1 도전형 반도체층(121) 간의 하나의 전기적 채널을 제공할 수 있다. 이러한 구성에 의하여, 연결 전극(143)은 제1 반도체 구조물(120-1), 제2 반도체 구조물(120-2) 및 제3 반도체 구조물(120-3)을 서로 전기적으로 연결할 수 있다. Similarly, the
제3 절연층(133)은 연결전극, 제2 절연층(132) 및 제1 도전층(151) 하부에 배치될 수 있다. 보다 구체적으로, 제3 절연층(133)은 복수 개의 반도체 구조물(120-1, 120-2, 120-3) 중 어느 하나의 반도체 구조물 하부에 배치되지 않을 수 있다. 이에 따라, 어느 하나의 반도체 구조물이 후술하는 기판(170)과 전기적으로 연결될 수 있다. 예컨대, 제3 절연층(133)은 제2 반도체 구조물(120-2)와 제3 반도체 구조물(120-3) 하부에 배치될 수 있다. 다만, 제3 절연층(133)은 제1 반도체 구조물(120-1) 하부에서 일부 영역이 노출하도록 배치될 수 있다. 이에 따라, 제3 절연층(133)은 제1 도전층(151)의 일부 영역에 배치되지 않아, 제1 도전층(151)과 기판(170) 및 접합층(160)이 전기적으로 연결될 수 있다. 그리고 제1 반도체 구조물(120-1)의 제1 도전형 반도체층(121)으로 전류가 주입될 수 있다.The third
제3 절연층(133)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 또한, 제3 절연층(133)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제3 절연층(133)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1 절연층(133)은 다양한 반사 구조를 포함할 수 있다.The third
접합층(160)은 반도체 구조물(120)의 하부에 배치될 수 있다. 보다 구체적으로, 접합층(160)은 제3 절연층(133) 및 제1 도전층(151) 하부에 배치될 수 있다. 다만, 제1 도전층(151)이 없는 경우에 제1 반도체 구조물(120-1)의 제1 전극(141)과 직접 접할 수 있다. The
그리고 접합층(160)은 후술하는 기판(170)과 제1 도전층(151)을 서로 접합할 수 있으며, 상술한 바와 같이 기판(170) 및 제1 도전층(151)과 전기적으로 연결될 수 있다. 또한, 접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.In addition, the
기판(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자(10) 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 상기 기판(170)이 도전성 물질로 구성되는 경우, 상기 제1 전극(141)은 상기 기판(170)을 통해 외부에서 전류를 공급받을 수 있다.The
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The
패시베이션층(180)은 각 반도체 구조물(120-1, 120-2, 120-3)의 상면과 측면에 배치될 수 있다. 패시베이션층(180)의 두께는 200㎚ 이상 내지 500㎚ 이하일 수 있다. 200㎚이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500㎚ 이하일 경우 반도체 소자에 인가되는 스트레스를 줄일 수 있고, 반도체 소자의 광학적, 전기적 신뢰성이 저하되거나 반도체 소자의 공정 시간이 길어짐에 따라 반도체 소자의 단가가 높아지는 문제점을 개선할 수 있다.The
반도체 구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 반도체 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300㎚ 내지 800㎚ 정도의 높이를 갖고, 평균 500㎚ 내지 600㎚ 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.An upper surface of the
도 3을 참조하면, 복수 개의 반도체 구조물(120-1, 120-2, 120-3)은 서로 이격 배치될 수 있다. 일예로, 제1 반도체 구조물(120-1)과 제2 반도체 구조물(120-2)은 서로 이격 배치될 수 있다. Referring to FIG. 3 , the plurality of semiconductor structures 120-1, 120-2, and 120-3 may be spaced apart from each other. For example, the first semiconductor structure 120-1 and the second semiconductor structure 120-2 may be spaced apart from each other.
또한, 제1 반도체 구조물(120-1)과 제2 반도체 구조물(120-2) 사이에는 기판(170)에서 반도체 구조물(120)을 향한 방향으로 오목한 그루브(G)를 포함할 수 있다. 그리고 그루브(G) 내에는 제1-2 절연층(131b)가 배치될 수 있다. 즉, 제1-2 절연층(131b)는 그루브(G) 내에 배치되어, 인접한 반도체 구조물(예컨대, 제1 반도체 구조물(120-1)과 제2 반도체 구조물(120-2))이 서로 전기적으로 분리되도록 유지할 수 있다.In addition, between the first semiconductor structure 120-1 and the second semiconductor structure 120-2 may include a concave groove (G) in the direction from the
또한, 제2-2 절연층(132b)는 제1-2 절연층(131b) 하부에 배치되어 제1 방향(X추 방향)으로 제1-2 절연층(131b)와 중첩될 수 있다. 이러한 구성에 의하여, 측면으로 방출되는 광이 제1-2 절연층(131b)와 제2-2 절연층(132b)에 의해 반사되어, 반도체 소자의 광 출력이 개선될 수 있다.In addition, the 2-2
또한, 제2-1절연층(132a)은 제1 전극(141)과 제1 방향(X축 방향)으로 중첩되도록 제1 전극(141) 하부에 배치되는 제1 관통홀(h1)을 포함할 수 있다. 제1 관통홀(h1) 내에 제1 도전층(151)이 배치되어 제1 도전층(151)은 제1 전극(141)과 전기적 채널을 이룰 수 있다.In addition, the 2-
또한 제2-1 절연층(132a)은 제2 관통홀(h2)을 포함할 수 있다. 제2 관통홀(h2)은 제1 리세스(127)와 제2 리세스(128) 사이에 배치될 수 있다. 이러한 구성에 의하여, 제1 리세스(127)와 제2 리세스(128) 사이에 배치되는 제2 전극(142)과 연결 전극(143) 간의 이격 거리가 감소하여 전기적 경로에 따른 저항을 감소할 수 있다. 그리고 제2 관통홀(h2)은 제2 도전층(152) 및 연결 전극(135)과 중첩되도록 배치될 수 있다. 이에 따라, 제2 관통홀(h2) 내에 연결 전극(143)이 배치되어 연결 전극(143)은 제2 도전층(152)과 전기적으로 연결될 수 있다.Also, the 2-
그리고 제1 관통홀(h1)과 제2 관통홀(h2)은 각 반도체 구조물의 제2 리세스(128) 내측에 배치될 수 있다. 이러한 구성에 의하여, 각 반도체 구조물에서 제2 리세스(128) 내측 영역으로 전류가 집중하여 주입되어 광 추출 효율이 개선될 수 있다.Also, the first through hole h1 and the second through hole h2 may be disposed inside the
연결 전극(143)은 제1 도전층(151)과 이격 배치되어 전기적으로 분리될 수 있다. 또한, 제3 절연층(133)은 일부가 제1 도전층(151) 및 연결 전극(143) 사이에 배치되어 제1 도전층(151)과 연결 전극(143)이 서로 전기적으로 연결되는 것을 방지할 수 있다.The
그리고 연결 전극(143)은 제1 반도체 구조물(120-1) 하부에서 제1 반도체 구조물(120-1)에 인접한 제2 반도체 구조물(120-2)의 하부로 연장될 수 있다. 이에 따라, 연결 전극(143)은 일부가 그루브(G)와 제1 방향(X축 방향)으로 중첩되도록 배치될 수 있다. 또한, 이러한 구성에 의하여, 상술한 바와 같이 인접한 반도체 구조물 간에 전기적 연결이 이루어질 수 있다. Also, the
그리고 제1 리세스(127)은 제1 방향으로 두께(d1)가 제2 리세스(128)의 제1 방향으로 두께(d2)와 동일할 수 있다. 이에 따라, 제1 리세스(127)와 제2 리세스(128)은 평면(YZ 평면) 상으로 중첩될 수 있다. 뿐만 아니라, 제1 리세스(127)와 제2 리세스(128)는 동일 공정으로 이루어질 수 있어, 공정 시간이 감소하는 효과를 제공할 수 있다. Also, the thickness d1 of the
또한, 제1 리세스(127)는 제1 방향으로 두께(d1)가 그루브(G)의 제1 방향으로 두께(d3)와 동일할 수 있다. 또한, 제2 리세스(128)의 제1 방향으로 두께(d2)와 그루브(G)의 제1 방향으로 두께(d3)와 동일할 수 있다. 이에 따라, 제1-2 절연층(131b) 및 제2-2 절연층(132b)은 인접한 반도체 구조물(120-1, 120-2, 120-3)의 활성층(122) 사이에 배치될 수 있다. 이러한 구성에 의하여, 패시베이션층(180)이 박리되더라도 인접한 반도체 구조물(120-1, 120-2, 120-3) 간에 마주보는 가장자리에 배치된 활성층(122)으로 외부 물질, 습기 등이 침투하는 것을 용이하게 방지할 수 있다.Also, the thickness d1 of the
다만, 제1 리세스(127)의 제1 방향으로 두께(d1)가 제2 리세스(128)의 제1 방향으로 두께(d2) 및 그루브(G)의 제1 방향으로 두께(d3)와 상이하게 설계될 수도 있다. 다만, 여기서는 공정 시간을 감소하기 위하여 제1 리세스(127)의 제1 방향으로 두께(d1), 제2 리세스(128)의 제1 방향으로 두께(d2) 및 그루브(G)의 제1 방향으로 두께(d3)이 모두 동일하다.However, the thickness d1 of the
도 4를 참조하면, 제2 도전층(152)은 상술한 바와 같이 제2-1 도전층(152a)과 제2-2 도전층(152b)을 포함할 수 있다. 여기서, 제2-1 도전층(152a)은 제2 도전층(152)에서 반도체 구조물(120)과 제1 방향으로 중첩되는 영역이고, 제2-2 도전층(152b)은 반도체 구조물(120)과 제1 방향으로 중첩되지 않는 영역이다.Referring to FIG. 4 , the second
구체적으로, 도전층(150)은 제1 리세스(127) 내의 제1 전극(141)과 전기적으로 연결되지 않도록 복수 개의 홀(h)을 포함할 수 있으며, 복수 개의 홀(h)은 제1 리세스(127)보다 최대 폭이 클 수 있으나, 이러한 구조에 한정되는 것은 아니다.Specifically, the conductive layer 150 may include a plurality of holes h so as not to be electrically connected to the
그리고 도전층(150)은 전술한 바와 같이 반도체 구조물(120)과 제1 방향으로 중첩되지 않는 제2-2 도전층(152b)을 통해 전극패드(166)와 전기적으로 연결될 수 있다. 즉, 제2-2 도전층(152b)은 제2-1 도전층(152a)에서 전극패드(166)을 향해 연장하여 배치될 수 있다. 또한, 제2-2 도전층(152b)은 반도체 소자의 외측면을 향해 연장되어 배치될 수 있다. 이에 따라, 제2 도전층(152b)은 반도체 구조물(120)과 기판(170)의 최외곽면 사이에 배치될 수 있다. Also, as described above, the conductive layer 150 may be electrically connected to the
또한, 제2-1 도전층(151a)은 제2 리세스(128) 내에 배치될 수 있다. 즉, 제2-1 도전층(151a)은 제2 리세스(128)와 제1 방향으로 중첩되도록 배치될 수 있다. 이러한 구성에 의하여, 제2-1 도전층(151a)은 제2 리세스(128)의 구조에 의해 제2 리세스(128) 하부의 각 층이 반도체 구조물(120)을 향해 돌출되는 길이를 일부 보상할 수 있다. 이에 따라, 반도체 소자의 신뢰성을 개선할 수 있다.Also, the 2-1st conductive layer 151a may be disposed in the
도 5는 실시예에 따른 반도체 소자의 전기적 흐름을 설명하는 도면이다.5 is a diagram illustrating an electrical flow of a semiconductor device according to an exemplary embodiment.
도 5를 참조하면, 반도체 소자의 기판과 전극 패드에 서로 다른 극성의 전원이 공급되면 반도체 소자에 전류가 흐를 수 있다. 이하, 기판(170)을 출발점으로 반도체 소자의 전기적 흐름을 설명한다.Referring to FIG. 5 , when power having different polarities is supplied to the substrate and electrode pads of the semiconductor device, current may flow through the semiconductor device. Hereinafter, the electrical flow of the semiconductor device will be described with the
먼저, 기판(170), 접합층(160) 및 제1 도전층(151)을 통해 전기적 흐름이 이루어질 수 있다(C1). 이후에 제1 도전층(151)에 연결된 제1전극(141) 및 제1 도전형 반도체층(121)을 통해 제1 반도체 구조물(120-1) 내로 전기적 흐름이 발생할 수 있다. 즉, 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)으로 전기적 흐름이 발생할 수 있다. 그리고 제2 도전형 반도체층(123) 상에 배치된 제2 전극(142), 제2 전극(142) 상의 제2 도전층(152) 및 제2 도전층(152)과 연결된 연결 전극(143)으로 전기적 흐름이 발생할 수 있다(C3). 즉, 연결 전극(143)은 제1 반도체 구조물(120-1)의 제2 도전형 반도체층(123)에서 제2 반도체 구조물(120-2)의 제1 도전형 반도체층(121)과 전기적으로 연결되어, 제1 반도체 구조물(120-1)의 제2 도전형 반도체층(123)에서 제2 반도체 구조물(120)의 제1 도전형 반도체층(121)으로 전기적 흐름을 발생시킬 수 있다. First, electrical flow may be made through the
그리고 제2 반도체 구조물(120-2) 내에서 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)으로 전기적 흐름이 발생할 수 있다(C4). 그리고 제2 도전형 반도체층(123) 상에 배치된 제2 전극(142), 제2 전극(142) 상의 제2 도전층(152) 및 제2 도전층(152)과 연결된 연결 전극(143)으로 전기적 흐름이 발생할 수 있다(C5). 그리고 연결 전극(143)은 제2 반도체 구조물(120-2)의 제2 도전형 반도체층(123) 및 제3 반도체 구조물(120-3)의 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 이에, 1 반도체 구조물(120-1)의 제2 도전형 반도체층(123)에서 제2 반도체 구조물(120)의 제1 도전형 반도체층(121)으로 전기적 흐름을 발생시킬 수 있다. 그리고 제3 반도체 구조물(120-3) 내에서 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)으로 전기적 흐름이 발생할 수 있다(C6)In addition, electrical flow may occur to the first conductivity
그리고 제2 도전형 반도체층(123) 상에 배치된 제2 전극(142), 제2 전극(142) 상의 제2 도전층(152) 및 제2 도전층(152)과 연결된 전극패드(166)로 전기적 흐름이 발생할 수 있다(C7).And the
도 6은 구성요소의 배치를 설명하기 위한 평면도이고, 도 7은 도 6에서 C부분의 확대도이다.6 is a plan view for explaining the arrangement of components, and FIG. 7 is an enlarged view of part C in FIG. 6 .
도 6 및 도 7을 참조하면, 각 반도체 구조물(120-1, 120-2, 120-3)에서 제1 전극(141)은 최내측에 배치될 수 있다. 이러한 구성에 의하여, 제1 전극(141)을 통해 각 반도체 구조물(120-1, 120-2, 120-3)로 전류 주입이 용이하게 이루어지고 방출되는 광도 일부 영역으로 집중되는 것을 방지할 수 있다.Referring to FIGS. 6 and 7 , in each of the semiconductor structures 120-1, 120-2, and 120-3, the
그리고 먼저, 그리고 각 반도체 구조물(120-1, 120-2, 120-3)에서 제1 전극(141) 외측에 제2 도전층(152)이 배치될 수 있다. 여기서, 제2 도전층(152)은 각 반도체 구조물(120-1, 120-2, 120-3)과 수직 방향으로 중첩되므로 제2-1 도전층(152a)을 의미한다.And first, the second
그리고 제2 전극(142)은 제2 도전층(152)과 제1 방향으로 중첩되도록 배치될 수 있다. 이에 따라, 제2 도전층(152)은 제2 전극(142)을 덮을 수 있다. 이에 따라, 제2 도전층(152)을 통한 제2 전극(142)으로의 전류 주입이 용이해질 수 있다. 또한, 제2 도전형 반도체층으로 전류 스프레딩이 개선될 수 있다.Also, the
그리고 제2 전극(142) 외측에 제2 리세스(128)가 배치될 수 있다. 제2 리세스(128)는 제2 도전층(152)에 의해 둘러싸이도록 배치될 수 있다. 이러한 구성에 의하여, 제2 도전층(152)은 각 반도체 구조물(120-1, 120-2, 120-3) 하부에서 최대한 증가한 면적을 가질 수 있다. 이에 따라, 제2 도전층(152)에 의한 전기적 저항이 감소하여 실시예에 따른 반도체 소자에서 전류 스프레이딩이 개선될 수 있다.A
그리고 제2 도전층(152) 외측에 각 반도체 구조물(120-1, 120-2, 120-3)의 최외측면이 배치될 수 있다. 그리고 각 반도체 구조물(120-1, 120-2, 120-3)은 기판(170)의 최외측면 내측에 위치할 수 있다.Also, outermost surfaces of the semiconductor structures 120-1, 120-2, and 120-3 may be disposed outside the second
또한, 각 반도체 구조물(120-1, 120-2, 120-3)은 제1 가장자리부(E1)와 제2 가장자리부(E2)를 포함할 수 있다..In addition, each of the semiconductor structures 120-1, 120-2, and 120-3 may include a first edge portion E1 and a second edge portion E2.
제1 가장자리부(E1)은 인접한 반도체 구조물과 마주보는 영역일 수 있다. 예컨대, 제1 가장자리부(E1)는 제1 반도체 구조물(120-1)과 제2 반도체 구조물(120-2) 간에 가장 인접한 면이나 제2 반도체 구조물(120-2)과 제3 반도체 구조물(120-3) 간에 가장 인접한 면을 포함할 수 있다. 제2 가장자리부(E2)는 제1 가장자리부(E1) 이외의 면일 수 있다. The first edge portion E1 may be an area facing an adjacent semiconductor structure. For example, the first edge portion E1 is the closest surface between the first semiconductor structure 120-1 and the second semiconductor structure 120-2, or the second semiconductor structure 120-2 and the
그리고 제2 리세스(128)는 제1 가장자리부(E1)에 인접하며 제1 가장자리부(E1)를 따라 배치되는 제1 리세스부(128a)와 제2 가장자리부(E2)에 인접하며 배치되는 제2 가장자리부(E2)를 따라 배치되는 제2 리세스부(128b)를 포함할 수 있다.The
이 때, 연결 전극은 인접한 반도체 구조물 내에서 제2 가장자리부(E2)의 내측에 배치될 수 있다. 이에 따라, 연결 전극은 제1 가장자리부(E1)와 제1 방향으로 중첩되고, 제2 가장자리부(E2)와 제1 방향으로 중첩되지 않을 수 있다. 또한, 연결 전극은 인접한 제1 리세스부(128a) 내측에 일부 배치될 수 있다. 또한, 연결 전극은 제2 리세스부(128b) 내측에 존재하지 않을 수 있다. 그리고 연결 전극은 인접한 반도체 구조물 중 어느 하나의 반도체 구조물의 제1 전극(141)과 제1 방향으로 중첩되고, 다른 하나의 반도체 구조물의 제1 전극(141)과 제1 방향으로 중첩되지 않을 수 있다. 예컨대, 연결 전극은 제1 반도체 구조물(120-1)의 제1 전극(141)과 제1 방향으로 중첩되지 않고, 제2 반도체 구조물(120-2)의 제1 전극(141)과 제1 방향으로 중첩될 수 있다. 이러한 구성에 의하여, 연결 전극은 인접한 반도체 구조물 간의 전기적 연결을 제공하면서, 제1 전극과 접하는 면적을 증가하여 전류 스프레딩을 개선할 수 있다.In this case, the connection electrode may be disposed inside the second edge portion E2 in the adjacent semiconductor structure. Accordingly, the connection electrode may overlap the first edge portion E1 in the first direction and may not overlap the second edge portion E2 in the first direction. Also, the connection electrode may be partially disposed inside the adjacent first recessed
도 8은 다른 실시예에 따른 반도체 소자의 평면도이다.8 is a plan view of a semiconductor device according to another embodiment.
도 8을 참조하면, 다른 실시예에 따른 반도체 소자는 상술한 일실시예에 따른 반도체 소자와 달리 각 반도체 구조물(120-1, 120-2, 120-3)에서 제1 전극(141)이 복수 개이고, 원형일 수 있다. 그리고 연결 전극(143)은 각 반도체 구조물(120-1, 120-2, 120-3)에서 모든 제1 전극(141)을 제1 방향으로 중첩하게 배치될 수 있다. 제1 전극(141) 이외의 다른 구성요소는 상술한 내용과 동일하게 적용될 수 있다.Referring to FIG. 8 , the semiconductor device according to another embodiment, unlike the semiconductor device according to the above-described embodiment, includes a plurality of
도 9은 일실시예에 따른 반도체 소자 패키지의 개념도이고, 도 10은 일실시예에 따른 반도체 소자 패키지의 평면도이다.9 is a conceptual diagram of a semiconductor device package according to an exemplary embodiment, and FIG. 10 is a plan view of the semiconductor device package according to an exemplary embodiment.
도 9을 참조하면, 반도체 소자 패키지는 홈(개구부, 3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(10), 및 몸체(2)에 배치되어 반도체 소자(10)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(10)는 전술한 구성을 모두 포함할 수 있다.Referring to FIG. 9 , the semiconductor device package includes a
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다. 예시적으로 복수의 층(2a, 2b, 2c, 2d, 2e)은 알루미늄 재질을 포함할 수 있다.The
홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.The
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.The light-transmitting
도 10을 참조하면, 반도체 소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어(20)에 의해 연결될 수 있다. 이때, 제2 리드프레임(5b)은 제1 리드프레임의 측면을 둘러싸도록 배치될 수 있다.Referring to FIG. 10 , a
도 11은 일실시예에 따른 반도체 소자의 제조 방법을 설명하는 순서도이다.11 is a flowchart illustrating a method of manufacturing a semiconductor device according to an exemplary embodiment.
먼저, 도 11a를 참조하면, 반도체 구조물(120)을 성장시킬 수 있다. 제1 임시 기판(T) 상에 반도체 구조물(120)을 성장시킬 수 있다 예컨대, 제1 임시 기판(T) 상에 제1 도전형 반도체층(121), 활성층(122), 제2 도전형 반도체층(123)을 성장시킬 수 있다. First, referring to FIG. 11A , a
제1 임시 기판(T)은 성장 기판일 수 있다. 예를 들어, 제1 임시 기판(T)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, 또는 Ge 중 적어도 하나로 형성될 수 있으며, 이러한 종류에 한정되지 않는다.The first temporary substrate T may be a growth substrate. For example, the first temporary substrate T may be formed of at least one of sapphire (Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, or Ge, but is not limited thereto.
또한, 반도체 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the
제1 도전형 반도체층(121), 활성층(122), 제2 도전형 반도체층(123)에 대한 설명은 상기 설명한 내용이 동일하게 적용될 수 있다.Descriptions of the first conductivity-
도 11b를 참조하면, 반도체 구조물(120) 내에 제2 리세스(128)와 제1 리세스(127)를 배치할 수 있다. 제1 리세스(127)와 제2 리세스(128)는 전술한 바와 같이 다양한 에칭 방법에 의해 이루어질 수 있다. 또한, 반도체 구조물(120) 내에 그루브(G)가 배치될 수 있다. 제1 리세스(127)는 제2 리세스(128)와 마찬가지로 반도체 구조물(120)에서 제2 도전형 반도체층(123)과 활성층(122)을 관통하고, 제1 도전형 반도체층(121)의 일부 영역까지 관통하도록 배치된다. 그루브(G)는 제1 리세스(127) 및 제2 리세스(128)와 마찬가지로 제2 도전형 반도체층(123)과 활성층(122)을 관통하도록 배치될 수 있다. Referring to FIG. 11B , a
또한, 제1 리세스(127)는 제2 리세스(128)와 에칭에 의해 동시에 형성될 수 있다. 이로써, 하나의 공정으로 제2 리세스(128)와 제1 리세스(127)를 모두 형성하여, 공정을 최소화할 수 있다. 또한, 앞서 설명한 바와 같이 제2 리세스(128)와 제1 리세스(127)는 경사각도가 동일하고, 수직방향으로 두께가 동일할 수 있다. 다만, 제2 리세스(128)와 제1 리세스(127)는 수평방향 폭이 서로 상이할 수 있다. 예컨대, 제2 리세스(128)의 최소 폭은 제1 리세스(127)의 최소 폭보다 작을 수 있다. 다만, 이러한 공정에 한정하는 것은 아니며, 제2 리세스(128)와 제1 리세스(127)는 서로 다른 에칭 공정으로 반도체 구조물(120)에 배치될 수 있다. 이는 그루브(G)와 제1 리세스(127) 또는 제2 리세스(128) 간의 관계에도 동일하게 적용될 수 있다.Also, the
도 11c를 참조하면, 제1 절연층(131), 제1 전극(141) 및 제2 전극(142)을 배치할 수 있다. 먼저, 제1 절연층(131)을 배치하고, 제1 전극(141), 제2 전극(142)을 배치할 수 있다. 다만, 제1 절연층(131), 제1 전극(141) 및 제2 전극(142)의 제조 순서는 다양하게 적용될 수 있다.Referring to FIG. 11C , a first insulating
실시예로, 제1 절연층(131)을 반도체 구조물(120)의 상면에 배치한 후, 제1 절연층(131)에서 제1 전극(141)과 제2 전극(142)이 배치되는 위치에서 제1 절연층(131)을 제거할 수 있다. 즉, 제1 전극(141)과 제2 전극(142)이 배치될 수 있도록 제1 절연층(131)의 일부가 노출될 수 있다.As an embodiment, after disposing the first insulating
예컨대, 제1 리세스(127) 내에 배치된 제1 절연층(131)은 일부 제거되어 제1 도전형 반도체층(121)이 노출될 수 있다. 또한, 제2 리세스(128) 내측에 배치되고 제2 도전형 반도체층(123)과 접하는 제1 절연층(131)은 일부 제거되어 제2 도전형 반도체층(123)이 노출될 수 있다. 그리고 제1 전극(141)과 제2 전극(142)은 각각 상술한 제1 도전형 반도체층(121)이 노출된 영역과 제2 도전형 반도체층(123)이 노출된 영역에 배치될 수 있다. For example, the first insulating
이에 따라, 제1 전극(141)은 제1 도전형 반도체층(121)의 상면 및 제1 리세스(127) 내에 배치되어 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 그리고 제2 전극(142)은 제2 도전형 반도체층(123)의 상면에 배치되어 제2 도전형 반도체층(123)과 전기적으로 연결될 수 있다.Accordingly, the
도 11d를 참조하면, 제2 도전층(152)이 제1 절연층(131) 상부 및 제2 전극(142) 상에 배치될 수 있다. 이 때, 제2 도전층(152)은 제2 전극(142)을 둘러싸도록 배치될 수 있다. 이에 따라, 제2 도전층(152)은 제2 전극(142)과 접촉하여 제2 전극(142)과 전기적으로 연결될 수 있다. 또한, 제1 절연층(131)은 제2 도전층(152)과 제1 도전형 반도체층(121)을 전기적으로 절연할 수 있다. Referring to FIG. 11D , the second
제2 도전층(152)은 일부가 제2 리세스(128) 상에 배치될 수 있으며, 반도체 구조물(120)의 가장자리를 향해 연장될 수 있다. 다만, 전술한 바와 같이 제2 도전층(152)은 전극 패드를 향해 연장되며, 제2 리세스(128)와 수직 방향으로 중첩되지 않는 영역을 가질 수 있다.A portion of the second
또한, 제2 도전층(152)은 반도체 소자 외측면에 노출되지 않도록 에칭될 수 있다.In addition, the second
도 11e를 참조하면, 제2 절연층(132)이 반도체 구조물(120) 상에 배치될 수 있다. 또한, 제2 절연층(132)은 제2 도전층(152)을 감싸도록 배치될 수 있다. 이 경우, 제2 절연층(132)은 제1 관통홀(h1) 및 제2 관통홀(h2)을 포함할 수 있다. 제1 관통홀(h1)은 제1 전극(141) 상에 배치될 수 있다. 그리고 제2 관통홀(h2)은 제2 도전층(152) 상에 배치될 수 있다. Referring to FIG. 11E , a second insulating
또한, 제2 절연층(132)은 제1 절연층(131), 제2 도전층(152) 및 제1 전극(141) 상에 배치되어 제1 절연층(131)과 제1 전극(141)을 감싸도록 배치될 수 있다. 이러한 구성에 의하여, 제1 절연층(131)에 크랙이 발생하더라도 제2 절연층(132)이 2차적으로 반도체 구조물(120)을 보호할 수 있다.In addition, the second insulating
도 11f를 참조하면, 연결 전극(143)과 제1 도전층(151)이 제2 절연층(132) 상에 배치될 수 있다. 먼저, 제1 도전층(151)은 복수 개의 제1 관통홀(h1) 중 어느 하나의 제1 관통홀(h1) 상에 배치되어, 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 그리고 연결 전극(143)은 일측이 제1 도전층(151)이 배치된 제1 관통홀(h1)이외의 제1 관통홀(h1) 내에 배치되고, 타측은 상기 제1 관통홀(h1)에 인접한 제2 관통홀(h2) 내에 배치될 수 있다. 제1 도전층(151)과 연결 전극(143)은 어느 하나가 먼저 배치될 수 있고 동시에 공정에 의해 배치될 수도 있다.Referring to FIG. 11F , the
도 11g 및 11h를 참조하면, 제3 절연층(133)이 연결 전극(143), 제1 도전층(151) 및 제2 절연층(132) 상에 배치될 수 있다. 제3 절연층(133)이 도포된 이후에 제1 도전층(151) 상부 일부를 노출하도록 제3 절연층(133)이 일부 에칭될 수 있다. 이에 의하여, 제1 도전층(151)의 상면은 일부 노출될 수 있다. 그리고 제3 절연층(133)은 노출된 제1 도전층(151)의 상면을 제외하고 전체적으로 배치될 수 있다.Referring to FIGS. 11G and 11H , a third
도 11i를 참조하면, 제2 도전층(151) 상에 접합층(160) 및 제2 기판(T')이 배치될 수 있다. 먼저, 접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.Referring to FIG. 11I , a
그리고 제2 기판(T’)은 도 1에서 기판(170)과 동일한 기판일 수 있다. 이에, 도 1에서 설명한 바와 같이, 제2 기판(T’)은 도전성 물질로 이루어질 수 있다. 예시적으로 제2 기판(T’)은 금속 또는 반도체 물질을 포함할 수 있다. 제2 기판(T’)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 상기 제2 기판(T’)이 도전성 물질로 구성되는 경우, 상기 제1 전극(141)은 상기 제2 기판(T’)을 통해 외부에서 전류를 공급받을 수 있다.Also, the second substrate T′ may be the same substrate as the
제2 기판(T’)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The second substrate T' may include a material selected from the group consisting of silicon, molybdenum, silicon, tungsten, copper, and aluminum, or an alloy thereof.
또한, 접합층(160)과 제2 기판(T')은 제2 절연층(132) 상에 배치되고, 제2 절연층(132)의 상면을 따라 평탄하게 형성할 수 있다. 이로써, 계면 간의 보이드 발생이 억제되어 열에 의한 박리도 억제되므로, 반도체 소자의 각 구성요소 간의 접합력이 개선될 수 있다.In addition, the
그리고 제1 임시 기판(T)을 반도체 구조물(120)로부터 분리할 수 있다. 예컨대, 제1 임시 기판(T)에 레이저를 조사하여 반도체 구조물(120)과 제1 임시 기판(T)을 분리할 수 있다. 다만, 이러한 방식에 한정되는 것은 아니다.In addition, the first temporary substrate T may be separated from the
도 11j를 참조하면, 복수 개의 반도체 구조물을 형성하도록 에칭이 이루어질 수 있다. 예컨대, 에칭은 그루브(G)의 상면까지 이루어질 수 있다. 그리고 반도체 구조물(120)의 상면과 측면에는 패시베이션층(180)을 배치할 수 있다.Referring to FIG. 11J , etching may be performed to form a plurality of semiconductor structures. For example, etching may be performed up to the upper surface of the groove (G). A
또한, 패시베이션층(180)을 배치하기 전에, 각 반도체 구조물(120-1, 120-2, 120-3)의 상면에는 요철을 형성할 수 있다. 이러한 요철은 각 반도체 구조물(120-1, 120-2, 120-3)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 각 반도체 구조물(120-1, 120-2, 120-3)에서 생성된 광의 파장에 따라 높이가 상이하게 조절될 수 있다. 또한, 패턴을 통해 전극 패드(166)를 형성할 수 있다. 이 때, 전극 패드(166)는 각 반도체 구조물(120-1, 120-2, 120-3)의 외측으로 연장하여 배치된 제2 도전층(152) 상에 배치될 수 있다. 이에 따라, 전극 패드(166)는 제2 도전층(152)과 전기적 패스를 형성하고, 각 반도체 구조물(120-1, 120-2, 120-3)은 연결 전극(143)을 통해 전기적 패스를 형성하고, 각 반도체 구조물(120-1, 120-2, 120-3) 중 어느 하나는 기판(170)과 전기적 패스를 형성할 수 있다.In addition, before disposing the
그리고 반도체 구조물(120)은 앞서 도 10에서 설명한 바와 같이 반도체 소자 패키지의 리드 프레임 상 또는 회로 기판의 회로 패턴 상에 배치될 수 있다. 반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.Also, the
살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilization device may include the semiconductor device according to the embodiment to sterilize a desired area. The sterilization device may be applied to household appliances such as water purifiers, air conditioners, and refrigerators, but is not necessarily limited thereto. That is, the sterilization device can be applied to various products (eg, medical devices) requiring sterilization.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.Illustratively, the water purifier may include a sterilization device according to the embodiment to sterilize circulating water. The sterilization device may be disposed at a nozzle through which water circulates or an outlet to irradiate ultraviolet rays. In this case, the sterilization device may include a waterproof structure.
경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing device may be provided with a semiconductor device according to an embodiment to cure various types of liquids. Liquid may be the lightest concept that includes all various materials that are hardened when irradiated with ultraviolet rays. Illustratively, the curing device may cure various types of resins. Alternatively, the curing device may be applied to curing cosmetic products such as nail polish.
조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The lighting device may include a light source module including a substrate and the semiconductor device of the embodiment, a heat dissipation unit dissipating heat from the light source module, and a power supply unit that processes or converts an electrical signal received from the outside and provides it to the light source module. Also, the lighting device may include a lamp, a head lamp, or a street lamp.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may constitute a backlight unit.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.The reflector is disposed on the bottom cover, and the light emitting module can emit light. The light guide plate may be disposed in front of the reflector to guide light emitted from the light emitting module forward, and the optical sheet may include a prism sheet and the like and be disposed in front of the light guide plate. A display panel may be disposed in front of the optical sheet, an image signal output circuit may supply an image signal to the display panel, and a color filter may be disposed in front of the display panel.
반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.When the semiconductor device is used as a backlight unit of a display device, it may be used as an edge-type backlight unit or a direct-type backlight unit.
반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.The semiconductor element may be a laser diode other than the light emitting diode described above.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.Like the light emitting device, the laser diode may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer having the above structure. In addition, an electro-luminescence phenomenon in which light is emitted when a current is passed after bonding a p-type first conductivity type semiconductor and an n-type second conductivity type semiconductor is used, but the directionality of the emitted light There is a difference between and phase. That is, a laser diode can emit light having a specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. Due to this, it can be used for optical communication, medical equipment, and semiconductor processing equipment.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.A photodetector, which is a type of transducer that detects light and converts its intensity into an electrical signal, may be exemplified as the light receiving element. As such an optical detector, a photovoltaic cell (silicon, selenium), an optical output device (cadmium sulfide, cadmium selenide), a photodiode (eg, a PD having a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodetector Transistors, photomultiplier tubes, photoelectric tubes (vacuum, gas filled), IR (Infra-Red) detectors, etc., but embodiments are not limited thereto.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor having excellent light conversion efficiency. Alternatively, photodetectors have various structures, and the most common structures include a pin type photodetector using a p-n junction, a Schottky type photodetector using a Schottky junction, and a Metal Semiconductor Metal (MSM) type photodetector. there is.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.Like a light emitting device, a photodiode may include a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer having the above-described structure, and has a pn junction or pin structure. The photodiode operates by applying reverse bias or zero bias, and when light is incident on the photodiode, electrons and holes are generated and current flows. In this case, the size of the current may be substantially proportional to the intensity of light incident on the photodiode.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.A photovoltaic cell or solar cell is a type of photodiode and can convert light into electric current. A solar cell, like a light emitting device, may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above structure.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through the rectification characteristics of a general diode using a p-n junction, and can be applied to an oscillation circuit by being applied to a microwave circuit.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor device is not necessarily implemented as a semiconductor and may further include a metal material in some cases. For example, a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented using a p-type or n-type dopant. It may be implemented using a doped semiconductor material or an intrinsic semiconductor material.
Claims (10)
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;
상기 제1 전극 하부에 배치되고 전기적으로 연결되는 제1 도전층;
상기 제2 전극 하부에 배치되고 전기적으로 연결되는 제2 도전층;
상기 제1 도전층과 상기 반도체 구조물 사이에 배치되는 제1 절연층; 및
인접한 반도체 구조물과 전기적으로 연결되는 연결 전극;을 포함하고,
상기 복수 개의 반도체 구조물은 각각 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 제1 리세스 및 제2 리세스를 포함하고,
상기 제2 리세스는 복수 개의 반도체 구조물 각각을 활성 영역 및 비활성 영역으로 구획하고,
상기 복수 개의 반도체 구조물은,
제1 반도체 구조물; 및 상기 제1 반도체 구조물에 이격 배치되는 제2 반도체 구조물을 포함하고,
상기 연결 전극은, 상기 제1 반도체 구조물 하부의 제2 전극 및 상기 제2 반도체 구조물 하부의 제1 전극과 전기적으로 연결되는 반도체 소자.
a plurality of semiconductor structures each including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first electrode electrically connected to the first conductivity type semiconductor layer;
a second electrode electrically connected to the second conductivity type semiconductor layer;
a first conductive layer disposed under the first electrode and electrically connected thereto;
a second conductive layer disposed below the second electrode and electrically connected thereto;
a first insulating layer disposed between the first conductive layer and the semiconductor structure; and
A connection electrode electrically connected to an adjacent semiconductor structure; includes,
The plurality of semiconductor structures each include a first recess and a second recess penetrating the second conductivity type semiconductor layer and the active layer,
The second recess partitions each of the plurality of semiconductor structures into an active region and an inactive region;
The plurality of semiconductor structures,
a first semiconductor structure; And a second semiconductor structure disposed spaced apart from the first semiconductor structure,
The connection electrode is a semiconductor device electrically connected to a second electrode under the first semiconductor structure and a first electrode under the second semiconductor structure.
복수 개의 반도체 구조물 각각은 가장자리부를 포함하고,
상기 가장자리부는, 인접한 반도체 구조물과 마주보게 배치되는 제1 가장자리부 및 상기 제1 가장자리부로부터 연장되는 제2 가장자리부를 포함하고,
상기 제2 리세스는 상기 제1 가장자리부에 인접하여 연장하며 배치되는 제1 리세스부 및 상기 제2 가장자리부에 인접하여 연장하며 제2 리세스부를 포함하는 반도체 소자.
According to claim 1,
Each of the plurality of semiconductor structures includes an edge portion,
The edge portion includes a first edge portion disposed to face an adjacent semiconductor structure and a second edge portion extending from the first edge portion,
The second recess includes a first recess portion extending adjacent to the first edge portion and a second recess portion extending adjacent to the second edge portion.
상기 연결 전극은 상기 제1 가장자리부와 수직 방향으로 일부 중첩되는 반도체 소자.
According to claim 2,
The connection electrode partially overlaps the first edge portion in a vertical direction.
상기 제1 절연층은 인접한 상기 복수 개의 반도체 구조물 사이에 배치되는 그루브를 더 포함하고,
상기 그루브는 상기 제2 도전형 반도체 층에서 상기 제1 도전형 반도체층을 향하는 방향으로 오목하고,
상기 연결 전극은 상기 그루브와 일부 수직 방향으로 중첩되는 반도체 소자.
According to claim 2,
The first insulating layer further comprises a groove disposed between the plurality of adjacent semiconductor structures,
The groove is concave in a direction from the second conductivity type semiconductor layer toward the first conductivity type semiconductor layer,
The connection electrode partially overlaps the groove in a vertical direction.
상기 연결 전극은 상기 인접한 반도체 구조물 내에서 상기 제2 가장자리부보다 내측에서 인접한 상기 제1 리세스부 내측에 일부 배치되는 반도체 소자.
According to claim 2,
The connection electrode is partially disposed inside the first recess portion adjacent to the second edge portion from the inside of the adjacent semiconductor structure.
상기 반도체 구조물과 상기 제1 도전층 사이에 배치되는 제2 절연층을 더 포함하고,
상기 제2 절연층은 상기 제1 전극 하부에 배치되는 제1 관통홀 및 상기 제2 도전층 하부에 배치되는 제2 관통홀을 더 포함하는 반도체 소자.
According to claim 1
Further comprising a second insulating layer disposed between the semiconductor structure and the first conductive layer,
The second insulating layer further includes a first through hole disposed under the first electrode and a second through hole disposed under the second conductive layer.
상기 연결 전극은, 상기 제1 반도체 구조물과 수직 방향으로 중첩되는 제2 관통홀 및 상기 제1 반도체 구조물과 수직 방향으로 중첩되는 제1 관통홀 내에 배치되는 반도체 소자.
According to claim 6,
The connection electrode is disposed in a second through-hole overlapping in a vertical direction with the first semiconductor structure and a first through-hole overlapping in a vertical direction with the first semiconductor structure.
상기 제1 관통홀과 상기 제2 관통홀은 각 반도체 구조물의 제2 리세스 내측에 배치되는 반도체 소자.
According to claim 6,
The first through hole and the second through hole are disposed inside the second recess of each semiconductor structure.
상기 제1 도전층 하부에 배치되는 제3 절연층;
인접한 복수 개의 반도체 구조물 사이, 복수 개의 반도체 구조물의 상면 및 복수 개의 반도체 구조물의 측면에 배치되는 패시베이션층; 및
상기 복수 개의 반도체 구조물 외측에 배치되고, 상기 제2 도전층과 전기적으로 연결되는 전극 패드;를 더 포함하는 반도체 소자.According to claim 1,
a third insulating layer disposed below the first conductive layer;
A passivation layer disposed between a plurality of adjacent semiconductor structures, on top surfaces of the plurality of semiconductor structures and on side surfaces of the plurality of semiconductor structures; and
The semiconductor device further includes an electrode pad disposed outside the plurality of semiconductor structures and electrically connected to the second conductive layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180103602A KR102564211B1 (en) | 2018-08-31 | 2018-08-31 | Smeiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180103602A KR102564211B1 (en) | 2018-08-31 | 2018-08-31 | Smeiconductor device and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200025757A KR20200025757A (en) | 2020-03-10 |
KR102564211B1 true KR102564211B1 (en) | 2023-08-07 |
Family
ID=69800497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180103602A KR102564211B1 (en) | 2018-08-31 | 2018-08-31 | Smeiconductor device and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102564211B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101974153B1 (en) * | 2012-06-12 | 2019-04-30 | 엘지이노텍 주식회사 | Light emitting device and lighting system including the device |
KR102474695B1 (en) * | 2015-04-02 | 2022-12-06 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device |
KR20180073866A (en) * | 2016-12-23 | 2018-07-03 | 엘지이노텍 주식회사 | Semiconductor device |
-
2018
- 2018-08-31 KR KR1020180103602A patent/KR102564211B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20200025757A (en) | 2020-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20180052256A (en) | Semiconductor device | |
CN110034217B (en) | Semiconductor device with a semiconductor layer having a plurality of semiconductor layers | |
KR102575580B1 (en) | Smeiconductor device | |
KR102564198B1 (en) | Semiconductor device | |
KR102575569B1 (en) | Smeiconductor device | |
US11075321B2 (en) | Semiconductor device | |
KR20180005896A (en) | Semiconductor device | |
KR20190116827A (en) | Semiconductor device | |
KR20180086068A (en) | Semiconductor device and semiconductor device package including the same | |
KR102564211B1 (en) | Smeiconductor device and method for manufacturing the same | |
KR102507447B1 (en) | Light emitting device | |
KR102582184B1 (en) | Semiconductor device and semiconductor device package including the same | |
US11183614B2 (en) | Semiconductor device | |
KR102648472B1 (en) | Semiconductor device and semiconductor device package including the same | |
KR102592990B1 (en) | Smeiconductor device and method for manufacturing the same | |
KR20200086488A (en) | Light emitting device | |
KR102502335B1 (en) | Semiconductor device | |
KR102468815B1 (en) | Semiconductor device | |
KR102628787B1 (en) | Light emitting device | |
KR102411948B1 (en) | Semiconductor device | |
KR102388795B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR102552889B1 (en) | Semiconductor device, semiconductor device package and mathod for manufacturing the same | |
KR102551894B1 (en) | Semiconductor device | |
KR102632215B1 (en) | Semiconductor device and semiconductor device package including the same | |
KR20200072833A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |