KR20200137281A - 전자 장치 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20200137281A
KR20200137281A KR1020190063362A KR20190063362A KR20200137281A KR 20200137281 A KR20200137281 A KR 20200137281A KR 1020190063362 A KR1020190063362 A KR 1020190063362A KR 20190063362 A KR20190063362 A KR 20190063362A KR 20200137281 A KR20200137281 A KR 20200137281A
Authority
KR
South Korea
Prior art keywords
magnetic
paste layer
layer
electronic device
encapsulant
Prior art date
Application number
KR1020190063362A
Other languages
English (en)
Other versions
KR102240759B1 (ko
KR102240759B9 (ko
Inventor
정세영
주기수
이승재
Original Assignee
엔트리움 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔트리움 주식회사 filed Critical 엔트리움 주식회사
Priority to KR1020190063362A priority Critical patent/KR102240759B1/ko
Publication of KR20200137281A publication Critical patent/KR20200137281A/ko
Application granted granted Critical
Publication of KR102240759B1 publication Critical patent/KR102240759B1/ko
Publication of KR102240759B9 publication Critical patent/KR102240759B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L43/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 접지 전극을 구비하는 기판; 상기 기판 상에 배치된 반도체 소자; 상기 기판 상에 상기 반도체 소자를 밀봉하는 봉지재; 전자파 흡수를 위하여 상기 봉지재의 상면에 접착된 자성층; 및 상기 자성층의 상면 및 측면과 상기 봉지재의 측면을 덮되 상기 접지 전극과 접촉하며, 전자파 차폐 및 흡수를 위하여 도전성 금속입자 및 자성입자를 함유하는 하이브리드 페이스트층; 을 포함하는 전자 장치를 제공한다.

Description

전자 장치 및 그 제조 방법{Electronic device and methods of fabricating the same}
본 발명은 전자 장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 전자파 보호층을 갖는 전자 장치 및 그 제조 방법에 관한 것이다.
최근 전기전자 산업과 정보통신기술의 발전으로 생활가전, 산업기기, 정보통신기기 등 다양한 전자 장치가 사용되고 있다. 이러한 전자 장치에서 발생된 전자파(electromagnetic interference, EMI)는 기기들 간에 간섭을 일으키거나 인체에도 유해할 수 있어서 이러한 전자파를 차단하는 기술이 개발되고 있다. 한편, 최근 전자 장치가 휴대화 되면서, 소형화, 박형화, 경량화 되고 있어서, 이러한 소형 전자 장치 내 전자 부품에 전자파를 차단하기 위해 차폐층을 코팅하는 기술이 개발되고 있다.
1. 공개특허공보 10-2017-0119421 (2017. 10. 27) 2. 공개특허공보 10-2016-0067335 (2016. 06. 14)
전자 부품의 측면부에 전자파 보호층을 효과적으로 구현하는 것이 어려운 문제가 있다. 나아가, 전자파 차단을 위한 코팅층을 구비하면서 생산 정보 표시부를 효과적으로 나타낼 수 있는 전자 부품을 구현하는 것이 용이하지 않은 문제점이 있다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 전자 부품의 측면부에 전자파 보호층을 효과적으로 구현하되, 전자 부품에 생산 정보 표시부를 효과적으로 나타낼 수 있는 전자 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전자 장치는 반도체 장치는 접지 전극을 구비하는 기판; 상기 기판 상에 배치된 반도체 소자; 상기 기판 상에 상기 반도체 소자를 밀봉하는 봉지재; 전자파 흡수를 위하여 상기 봉지재의 상면에 접착된 자성층; 및 상기 자성층의 상면 및 측면과 상기 봉지재의 측면을 덮되 상기 접지 전극과 접촉하며, 전자파 차폐 및 흡수를 위하여 도전성 금속입자 및 자성입자를 함유하는 하이브리드 페이스트층; 을 포함한다.
상기 전자 장치는 상기 하이브리드 페이스트층을 관통하지 않고 상기 하이브리드 페이스트층을 소정의 깊이만큼 식각함으로써 요철이 구현된 마킹부 영역을 구비하는 생산 정보 표시부;를 더 포함할 수 있다.
상기 전자 장치에서, 상기 하이브리드 페이스트층은 상기 접지 전극의 상면과 직접 접촉할 수 있도록 상기 접지 전극의 상면까지 신장할 수 있다.
상기 전자 장치에서, 상기 자성층은 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전자 장치의 제조 방법은 접지 전극을 구비하는 기판 상에 서로 이격된 복수의 반도체 소자와 상기 반도체 소자를 밀봉하는 봉지재를 형성하는 단계; 전자파 흡수를 위하여 상기 봉지재의 상면에 자성층을 접착하는 단계; 상기 복수의 반도체 소자 사이의 이격 영역에서 상기 접지 전극이 노출되도록 상기 자성층과 상기 봉지재를 다이싱하고 상기 기판의 일부를 다이싱하여 트렌치를 형성하는 단계; 상기 트렌치를 충전(filling)하면서 상기 자성층의 상면 및 측면과 상기 봉지재의 측면을 덮되, 전자파 차폐 및 흡수를 위하여 도전성 금속입자 및 자성입자를 함유하는 하이브리드 페이스트층을 형성하는 단계; 및 상기 복수의 반도체 소자 사이의 이격 영역에서 상기 하이브리드 페이스트층에서 상기 기판까지 싱귤레이션 공정을 수행함으로써, 서로 이격된 각각의 패키지를 구현하는 단계; 를 포함한다.
상기 전자 장치의 제조 방법은, 상기 하이브리드 페이스트층을 형성하는 단계 후에, 상기 하이브리드 페이스트층을 관통하지 않고 상기 하이브리드 페이스트층을 소정의 깊이만큼 식각함으로써 요철이 구현된 마킹부 영역을 형성하는 단계;를 더 포함할 수 있다.
상기 전자 장치의 제조 방법에서, 상기 하이브리드 페이스트층을 형성하는 단계는 상기 접지 전극과 접촉하도록 상기 트렌치를 상기 하이브리드 페이스트층으로 충전(filling)하는 단계를 포함할 수 있다.
상기 전자 장치의 제조 방법에서, 상기 자성층은 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)일 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전자 부품의 측면부에 전자파 보호층을 효과적으로 구현하되, 전자 부품에 생산 정보 표시부를 효과적으로 나타낼 수 있는 전자 장치 및 그 제조 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 개요적으로 도해하는 단면도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 순차적으로 도해하는 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 개요적으로 도해하는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전자 장치는 접지 전극(200)을 구비하는 기판(100); 상기 기판(100) 상에 배치된 반도체 소자(300); 상기 기판(100) 상에 상기 반도체 소자(300)를 밀봉하는 봉지재(350); 전자파 흡수를 위하여 상기 봉지재(350)의 상면에 접착된 자성층(500); 및 상기 자성층(500)의 상면 및 측면과 상기 봉지재(350)의 측면을 덮되 상기 접지 전극(200)과 접촉하며, 전자파 차폐 및 흡수를 위하여 도전성 금속입자 및 자성입자를 함유하는 하이브리드 페이스트층(600); 을 포함한다.
본 발명의 일 실시예에 따른 전자 장치(1)는 전자 부품(2) 및 전자 부품의 적어도 일부분 상에 형성된 전자파 보호층(500, 600)을 포함할 수 있다. 상기 전자파 보호층은 저주파 대역의 전자파를 효과적으로 차단하기 위하여 전자파 차폐재와 전자파 흡수재를 모두 포함할 수 있으며, 구체적으로, 자성층(500) 및 하이브리드 페이스트층(600)을 구비할 수 있다. 자성층(500)은 봉지재(350)의 상부에 위치하며, 하이브리드 페이스트층(600)은 봉지재(350)의 상부 및 측부에 위치한다.
상기 전자 부품(2)은 전자파에 노출되어 전자파 차단이 필요한 제품들의 어느 하나일 수 있다. 예를 들어, 전자 부품(2)은 모바일 휴대장치, 예컨대 휴대폰, 스마트폰, 태플릿 장치 등에 사용되는 부품으로, 어플리케이션 프로세서칩, 메모리칩, 통신칩, 모뎀칩, 유심칩 등을 포함할 수 있다.
보다 구체적으로 보면, 상기 전자 부품(2)은 반도체 패키지를 포함할 수 있다. 예를 들어, 이러한 반도체 패키지는 플립칩 패키지(flip chip package), 칩스케일 패키지(chip scale package, CSP), 패키지 온 패키지(package on package, POP), 멀티칩 패키지(multi chip package, MCP), 멀티스택 패키지(multi stack package, MSP), 시스템 인 패키지(system in package, SIP), 웨이퍼 레벨 패키지(wafer level package, WLP), 팬아웃 웨이퍼 레벨 패키지(fan-out WLP) 등의 다양한 구조를 포함할 수 있다.
예컨대, 도 1에 도시된 바와 같이, 이러한 반도체 패키지는 기판(100), 기판(100) 상에 실장된 반도체 소자(300), 및 반도체 소자(300)를 보호하기 위한 몰딩 부재(350)를 포함할 수 있다. 예를 들어, 기판(100)은 그 일 면상에 회로 배선이 형성되고 타면 상에 이러한 회로 배선과 전기적으로 연결된 외부 단자들이 형성된 인쇄회로기판(printed circuit board, PCB)일 수 있다. 기판(100)은 접지 전극(200)을 구비할 수 있다.
반도체 소자(300)는 접착 부재를 이용하여 기판(100) 상에 실장될 수 있다. 예를 들어, 반도체 소자(300)는 플립칩 형태로 뒤집어져 도전성 접착 부재를 이용하여 기판(100) 상의 패드 상에 접착될 수 있다. 다른 예로, 반도체 소자(300)는 절연성 접착 부재를 이용하여 기판(100) 상에 실장되고, 본딩 와이어가 반도체 소자(300)의 패드와 기판(100)의 패드를 서로 전기적으로 연결할 수 있다.
봉지재(350)는 기판(100) 상에 반도체 소자(120)를 밀봉하여 덮도록 형성될 수 있다. 예를 들어, 봉지재(350)는 에폭시 몰딩 컴파운드(epoxy molding compound, EMC) 등과 같은 수지를 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 장치(1)는 전자파 흡수를 위하여 상기 봉지재(350)의 상면에 접착된 자성층(500)을 포함한다. 자성층(500)의 접착을 위하여, 봉지재(350)와 자성층(500) 사이에 접착층(400)을 개재할 수 있다. 자성층(500)은, 예를 들어, 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)일 수 있다. 예컨대, 상기 자성 포일을 봉지재(350) 상에 배치하고 롤러(roller)를 이용하여 라미네이션 공정을 수행한 후에 큐어링 열처리하여 접착할 수 있다.
본 발명의 일 실시예에 따른 전자 장치(1)는 상기 기판(100) 상에 상기 자성층(500)의 상면 및 측면과 상기 봉지재(350)의 측면을 덮도록 형성된 하이브리드 페이스트층(600)을 포함한다. 하이브리드 페이스트층(600)은 전자파 차폐 및 흡수를 위하여 도전성 금속입자 및 자성입자를 함유하는 페이스트층일 수 있다. 본 발명의 일 실시에에 따른 전자 장치에서 최종적으로 구현되는 하이브리드 페이스트층(600)은 스크린 프린팅 공정 및 열처리 공정을 수행하여 페이스트 내에 함유된 용제가 휘발되어 구현될 수 있다.
자성층(500)은 자성입자들로 이루어진 벌크(bulk), 시트(sheet) 또는 필름(film) 형태로 이해될 수 있다. 하이브리드 페이스트층(600)은 자성입자들이 페이스트 내에 함유된 형태로 이해될 수 있다. 자성층(500)이 하이브리드 페이스트층(600) 보다 투자율(permeability)과 차폐율(shielding effectiveness)이 우수하다. 이는, 자성층(500) 내의 자성입자의 밀도가 하이브리드 페이스트층(600) 보다 더욱 높기 때문이다. 그러나, 자성층(500)은 입자밀도가 높은 고체상이기 때문에 측면부 커버(cover)가 불가능하다. 하이브리드 페이스트층(600)은 자성입자들이 페이스트 내에 함유된 형태이다. 따라서, 하이브리드 페이스트층(600)은 투자율(permeability)과 차폐율(shielding effectiveness)은 자성층(500) 보다 상대적으로 우수하지 않을 수 있으나 측면부 코팅(coating)이 가능하다.
상술한 자성입자들은 다양한 자성체의 입자들로 구성될 수 있고, 예컨대 철(Fe), 니켈(Ni), 퍼멀로이(permalloy)를 포함하는 철-니켈 합금, 퍼멀로이를 더욱 개선한 슈퍼멀로이(supermalloy), 스틸(steel), 스테인리스 스틸, 뮤메탈(Mu metal), 철-실리콘계 합금, 코발트(Co), 산화철(Fe2O3, Fe3O4), 산화크롬, 페라이트(ferrite), FeMn계 페라이트, FeZn계 페라이트, 샌더스트(sendust) 등에서 선택된 하나 또는 그 혼합 입자를 포함할 수 있다. 예컨대, 샌더스트 입자들은 철에 알루미늄, 규소 등이 첨가된 합금의 파우더 형태일 수 있다. 이러한 자성입자들은 비정질 자성분말, 나노결정립 자성분말을 포함하는 연자성 분말 등의 형태로 제공될 수 있다.
한편, 하이브리드 페이스트층(600)에 함유된 도전성 금속입자는, 예컨대 구리(Cu), 은(Ag), 알루미늄(Al), 티타늄(Ti), 금(Au), 니켈(Ni), 코발트(Co), 스테인리스(Stainless) 및 탄소(C) 등에서 선택된 적어도 어느 하나 또는 그 합금으로 이루어진 입자일 수 있다.
하이브리드 페이스트층(600)은 상기 접지 전극(200)의 상면과 직접 접촉할 수 있도록 상기 접지 전극(200)의 상면까지 하방으로 신장할 수 있다. 하이브리드 페이스트층(600)이 접지 전극(200)과 접촉하는 것이 전자파 차폐 효율 측면에서 중요하다.
본 발명의 일 실시예에 따른 전자 장치(1)는, 하이브리드 페이스트층(600)을 관통하지 않고 하이브리드 페이스트층(600)을 소정의 깊이만큼 식각함으로써 제 1 요철이 구현된 마킹부 영역을 구비하는 생산 정보 표시부(20);를 포함할 수 있다. 상기 식각은 레이저 식각 공정을 포함할 수 있으며, 이 경우, 상기 마킹부 영역은 레이저 마킹(laser marking) 영역으로 이해될 수 있다. 생산 정보 표시부(20)는 전자 장치(1)의 생산이력, 로트(lot)번호 등을 포함하는 정보를 나타낼 수 있다.
레이저 마킹 공정으로 구현되는 상기 마킹부 영역에서 요철의 깊이는 약 20㎛ 내외일 수 있다. 만약, 하이브리드 페이스트층(600)의 구성을 도입하지 않고 자성 포일로 제공되는 자성층(500)에 레이저 마킹 공정을 적용할 경우, 자성층(500)이 관통될 수 있다. 통상적으로, 자성 포일의 두께도 약 20㎛ 내외로 제공되기 때문이다. 자성층(500)이 관통되는 경우 자성층(500)의 접착이 불량해지고 관통된 부위로 전자파가 빠져나갈 수 있기 때문에 전자파 흡수 기능이 저감되는 문제점이 발생할 수 있다. 본 발명에서는 하이브리드 페이스트층(600)을 일종의 희생층으로 도입함으로써 레이저 마킹 공정에서 수반되는 문제점을 극복할 수 있으며, 나아가, 전자 부품의 측면부에 전자파 차폐 및 흡수를 위한 하이브리드 페이스트층(600)을 제공할 수 있다는 효과를 기대할 수 있다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 순차적으로 도해하는 단면도들이다.
도 2를 참조하면, 먼저, 접지 전극(200)을 구비하는 기판(100) 상에 서로 이격된 복수의 반도체 소자(300)와 상기 반도체 소자(300)를 밀봉하는 봉지재(350)를 형성하는 단계(S11); 및 전자파 흡수를 위하여 상기 봉지재(350)의 상면에 자성층(500)을 접착하는 단계(S12);를 순차적으로 수행한다.
반도체 소자(300)는 접착 부재를 이용하여 기판(100) 상에 실장될 수 있다. 예를 들어, 반도체 소자(300)는 플립칩 형태로 뒤집어져 도전성 접착 부재를 이용하여 기판(100) 상의 패드 상에 접착될 수 있다. 다른 예로, 반도체 소자(300)는 절연성 접착 부재를 이용하여 기판(100) 상에 실장되고, 본딩 와이어가 반도체 소자(300)의 패드와 기판(100)의 패드를 서로 전기적으로 연결할 수 있다. 봉지재(350)는 기판(100) 상에 반도체 소자(120)를 밀봉하여 덮도록 형성될 수 있다. 예를 들어, 봉지재(350)는 에폭시 몰딩 컴파운드(epoxy molding compound, EMC) 등과 같은 수지를 포함할 수 있다.
자성층(500)의 접착을 위하여, 봉지재(350)와 자성층(500) 사이에 접착층(400)을 개재할 수 있다. 자성층(500)은, 예를 들어, 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)일 수 있다. 예컨대, 상기 자성 포일을 봉지재(350) 상에 배치하고 롤러(roller)를 이용하여 라미네이션 공정을 수행한 후에 큐어링 열처리하여 접착할 수 있다.
계속하여, 상기 단계(S12) 이후에, 상기 복수의 반도체 소자(300) 사이의 이격 영역에서 상기 기판(100)이 노출되도록 상기 자성층(500)과 봉지재(350)를 다이싱(dicing)하여 트렌치(10)를 형성하는 단계(S13)를 수행할 수 있다. 나아가, 상기 트렌치(10)는 접지 전극(200)이 노출되도록 형성되는 바, 트렌치(10)를 형성하는 단계(S13)는 기판(100)의 일부를 하방으로 다이싱하는 단계를 포함한다. 즉, 상기 트렌치(10)는 기판(100) 내 위치하는 접지 전극(200)이 노출되는 깊이까지 다이싱하여 구현되어야 한다.
도 3을 참조하면, 접지 전극(200)이 노출된 상기 트렌치(10)를 충전(filling)하면서 자성층(500)의 상면 및 측면과 상기 봉지재(350)의 측면을 덮도록 하이브리드 페이스트층(600)을 형성하는 단계(S14)를 수행한다. 따라서, 하이브리드 페이스트층(600)은 접지 전극(200)과 직접 접촉하도록 형성될 수 있다.
하이브리드 페이스트층(600)은 전자파 차폐 및 흡수를 위하여 도전성 금속입자 및 자성입자를 함유하는 페이스트층일 수 있다. 본 발명의 일 실시에에 따른 전자 장치에서 최종적으로 구현되는 하이브리드 페이스트층(600)은 스크린 프린팅 공정 및 열처리 공정을 수행하여 페이스트 내에 함유된 용제가 휘발되어 구현될 수 있다.
상술한 자성입자들은 다양한 자성체의 입자들로 구성될 수 있고, 예컨대 철(Fe), 니켈(Ni), 퍼멀로이(permalloy)를 포함하는 철-니켈 합금, 퍼멀로이를 더욱 개선한 슈퍼멀로이(supermalloy), 스틸(steel), 스테인리스 스틸, 뮤메탈(Mu metal), 철-실리콘계 합금, 코발트(Co), 산화철(Fe2O3, Fe3O4), 산화크롬, 페라이트(ferrite), FeMn계 페라이트, FeZn계 페라이트, 샌더스트(sendust) 등에서 선택된 하나 또는 그 혼합 입자를 포함할 수 있다. 예컨대, 샌더스트 입자들은 철에 알루미늄, 규소 등이 첨가된 합금의 파우더 형태일 수 있다. 이러한 자성입자들은 비정질 자성분말, 나노결정립 자성분말을 포함하는 연자성 분말 등의 형태로 제공될 수 있다.
한편, 하이브리드 페이스트층(600)에 함유된 도전성 금속입자는, 예컨대 구리(Cu), 은(Ag), 알루미늄(Al), 티타늄(Ti), 금(Au), 니켈(Ni), 코발트(Co), 스테인리스(Stainless) 및 탄소(C) 등에서 선택된 적어도 어느 하나 또는 그 합금으로 이루어진 입자일 수 있다.
하이브리드 페이스트층(600)은 상기 접지 전극(200)의 상면과 직접 접촉할 수 있도록 상기 접지 전극(200)의 상면까지 하방으로 신장할 수 있다. 하이브리드 페이스트층(600)이 접지 전극(200)과 접촉하는 것이 전자파 차폐 효율 측면에서 중요하다.
도 4를 참조하면, 하이브리드 페이스트층(600)을 관통하지 않고 하이브리드 페이스트층(600)을 소정의 깊이만큼 식각함으로써 요철이 구현된 마킹부 영역을 구비하는 생산 정보 표시부(20)를 형성한다. 상기 식각은 레이저 식각 공정을 포함할 수 있으며, 이 경우, 상기 마킹부 영역은 레이저 마킹(laser marking) 영역으로 이해될 수 있다. 상기 마킹부 영역은 생산이력, 로트(lot)번호 등을 포함하는 정보를 나타내는 생산 정보 표시부일 수 있다. 레이저 마킹 공정으로 구현되는 상기 마킹부 영역에서 요철의 깊이는 약 20㎛ 내외일 수 있다. 만약, 하이브리드 페이스트층(600)의 구성을 도입하지 않고 자성 포일로 제공되는 자성층(500)에 레이저 마킹 공정을 직접 적용할 경우, 자성층(500)이 관통될 수 있다. 통상적으로, 자성 포일의 두께도 약 20㎛ 내외로 제공되기 때문이다. 자성층(500)이 관통되는 경우 자성층(500)의 접착이 불량해지고 관통된 부위로 전자파가 빠져나갈 수 있기 때문에, 전자파 흡수 기능이 저감되는 문제점이 발생할 수 있다. 본 발명에서는 레이저 마킹 공정으로 구현되는 요철의 깊이 보다 큰 두께를 가지는, 예를 들어, 약 30㎛ 내외의 두께를 가지는, 하이브리드 페이스트층(600)을 일종의 희생층으로 도입함으로써 레이저 마킹 공정에서 수반되는 문제점을 극복할 수 있다.
도 5를 참조하면, 상기 복수의 반도체 소자(300) 사이의 이격 영역에서 상기 하이브리드 페이스트층(600)에서 상기 기판(100)까지 싱귤레이션(singulation) 공정(40)을 수행하여 서로 이격된 각각의 패키지를 구현하는 단계(S15)를 수행한다. 이에 의하여, 각각의 패키지에서 접지 전극(200)은 기판(100)의 측면에 노출되게 된다. 트렌치(10)를 형성하는 단계(S13)는 하프 컷(Half Cut) 공정임에 반하여, 단계(S15)의 상기 싱귤레이션(singulation) 공정은 풀 다이싱(full dicing) 공정이다.
지금까지 본 발명의 일 실시예에 의한 전자 장치 및 그 제조 방법에 대하여 설명하였다. 본 발명에 의하면 측면부 저주파 차폐막 형성 공정과 그 구조를 제안한다. 또한 레이저 마킹 작업이 가능하기 위하여 자성층 상에 희생층인 하이브리드 페이스트층을 도입하였다. 자성 포일 상부에 직접 스퍼터링 공정 진행이 불가능하다는 점에서도 하이브리드 페이스트층의 도입은 필요하다고 할 수 있다. 또한, 하이브리드 페이스트층을 도입함으로써 최외각에 도전층을 추가로 형성할 필요가 없어 공정의 단순화에도 기여할 수 있다. 본 구조와 공정에 의하여 측면부 차폐가 가능하며 양산 가능한 레이저 마킹 공정 적용이 가능하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1 : 전자 장치
100 : 기판
200 : 접지 전극
300 : 반도체 소자
350 : 봉지재
500 : 자성층
600 : 하이브리드 페이스트층

Claims (8)

  1. 접지 전극을 구비하는 기판;
    상기 기판 상에 배치된 반도체 소자;
    상기 기판 상에 상기 반도체 소자를 밀봉하는 봉지재;
    전자파 흡수를 위하여 상기 봉지재의 상면에 접착된 자성층; 및
    상기 자성층의 상면 및 측면과 상기 봉지재의 측면을 덮되 상기 접지 전극과 접촉하며, 전자파 차폐 및 흡수를 위하여 도전성 금속입자 및 자성입자를 함유하는 하이브리드 페이스트층; 을 포함하는
    전자 장치.
  2. 제 1 항에 있어서,
    상기 하이브리드 페이스트층을 관통하지 않고 상기 하이브리드 페이스트층을 소정의 깊이만큼 식각함으로써 요철이 구현된 마킹부 영역을 구비하는 생산 정보 표시부;를 더 포함하는,
    전자 장치.
  3. 제 1 항에 있어서,
    상기 하이브리드 페이스트층은 상기 접지 전극의 상면과 직접 접촉할 수 있도록 상기 접지 전극의 상면까지 신장하는 것을 특징으로 하는,
    전자 장치.
  4. 제 1 항에 있어서,
    상기 자성층은 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)인 것을 특징으로 하는,
    전자 장치.
  5. 접지 전극을 구비하는 기판 상에 서로 이격된 복수의 반도체 소자와 상기 반도체 소자를 밀봉하는 봉지재를 형성하는 단계;
    전자파 흡수를 위하여 상기 봉지재의 상면에 자성층을 접착하는 단계;
    상기 복수의 반도체 소자 사이의 이격 영역에서 상기 접지 전극이 노출되도록 상기 자성층과 상기 봉지재를 다이싱하고 상기 기판의 일부를 다이싱하여 트렌치를 형성하는 단계;
    상기 트렌치를 충전(filling)하면서 상기 자성층의 상면 및 측면과 상기 봉지재의 측면을 덮되, 전자파 차폐 및 흡수를 위하여 도전성 금속입자 및 자성입자를 함유하는 하이브리드 페이스트층을 형성하는 단계; 및
    상기 복수의 반도체 소자 사이의 이격 영역에서 상기 하이브리드 페이스트층에서 상기 기판까지 싱귤레이션 공정을 수행함으로써, 서로 이격된 각각의 패키지를 구현하는 단계; 를 포함하는,
    전자 장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 하이브리드 페이스트층을 형성하는 단계 후에,
    상기 하이브리드 페이스트층을 관통하지 않고 상기 하이브리드 페이스트층을 소정의 깊이만큼 식각함으로써 요철이 구현된 마킹부 영역을 형성하는 단계;를 더 포함하는,
    전자 장치의 제조방법.
  7. 제 5 항에 있어서,
    상기 하이브리드 페이스트층을 형성하는 단계는 상기 접지 전극과 접촉하도록 상기 트렌치를 상기 하이브리드 페이스트층으로 충전(filling)하는 단계를 포함하는,
    전자 장치의 제조방법.
  8. 제 5 항에 있어서,
    상기 자성층은 자성 포일(magnetic foil) 또는 자성 시트(magnetic sheet)인 것을 특징으로 하는,
    전자 장치의 제조방법.
KR1020190063362A 2019-05-29 2019-05-29 전자 장치 및 그 제조 방법 KR102240759B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190063362A KR102240759B1 (ko) 2019-05-29 2019-05-29 전자 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190063362A KR102240759B1 (ko) 2019-05-29 2019-05-29 전자 장치 및 그 제조 방법

Publications (3)

Publication Number Publication Date
KR20200137281A true KR20200137281A (ko) 2020-12-09
KR102240759B1 KR102240759B1 (ko) 2021-04-16
KR102240759B9 KR102240759B9 (ko) 2022-04-11

Family

ID=73786848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190063362A KR102240759B1 (ko) 2019-05-29 2019-05-29 전자 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102240759B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102339363B1 (ko) * 2021-03-09 2021-12-16 엔트리움 주식회사 반도체 디바이스와 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160067335A (ko) 2014-12-04 2016-06-14 주식회사 엘지화학 전자파 차폐 및 방열 복합재 조성물
JP2017174949A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
KR20170119421A (ko) 2016-04-19 2017-10-27 전자부품연구원 전자파 차폐필름 및 그의 제조방법
KR20170141606A (ko) * 2016-06-14 2017-12-26 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20180104556A (ko) * 2017-03-13 2018-09-21 스태츠 칩팩 피티이. 엘티디. 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160067335A (ko) 2014-12-04 2016-06-14 주식회사 엘지화학 전자파 차폐 및 방열 복합재 조성물
JP2017174949A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
KR20170119421A (ko) 2016-04-19 2017-10-27 전자부품연구원 전자파 차폐필름 및 그의 제조방법
KR20170141606A (ko) * 2016-06-14 2017-12-26 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20180104556A (ko) * 2017-03-13 2018-09-21 스태츠 칩팩 피티이. 엘티디. 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102339363B1 (ko) * 2021-03-09 2021-12-16 엔트리움 주식회사 반도체 디바이스와 그 제조 방법

Also Published As

Publication number Publication date
KR102240759B1 (ko) 2021-04-16
KR102240759B9 (ko) 2022-04-11

Similar Documents

Publication Publication Date Title
US9899335B2 (en) Method for fabricating package structure
CN1755929B (zh) 形成半导体封装及其结构的方法
TWI387070B (zh) 晶片封裝體及其製作方法
JP6571124B2 (ja) 電子部品モジュールの製造方法
TWI452665B (zh) 具防靜電破壞及防電磁波干擾之封裝件及其製法
US10157855B2 (en) Semiconductor device including electric and magnetic field shielding
TWI605564B (zh) 封裝結構及其製法
KR102251001B1 (ko) 반도체 패키지
JPH10214923A (ja) チップ・オン・ボード遮蔽構造およびその製造方法
CN108701680A (zh) 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
US9245854B2 (en) Organic module EMI shielding structures and methods
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
CN108074826A (zh) 电子封装件及其制法
KR101247343B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 제조방법
US10541210B2 (en) Electronic device having electromagnetic interference shielding layer and method of manufacturing the same
KR102240759B1 (ko) 전자 장치 및 그 제조 방법
CN107946287A (zh) 半导体封装装置及其制造方法
KR102176570B1 (ko) 전자 장치 및 그 제조 방법
KR102212258B1 (ko) 전자파 보호 조성물, 그 제조방법 및 전자파 보호층을 갖는 전자 장치
KR101999295B1 (ko) 전자파 보호층을 갖는 전자 장치 및 그 제조방법
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR102418343B1 (ko) 반도체 디바이스 및 그 제조 방법
KR102111378B1 (ko) 전자파 보호층을 갖는 전자 장치의 제조 방법
JP2009290141A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
CN111081696A (zh) 半导体封装和制造半导体封装的方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
G170 Re-publication after modification of scope of protection [patent]