KR20200108906A - 에칭액 - Google Patents

에칭액 Download PDF

Info

Publication number
KR20200108906A
KR20200108906A KR1020207025297A KR20207025297A KR20200108906A KR 20200108906 A KR20200108906 A KR 20200108906A KR 1020207025297 A KR1020207025297 A KR 1020207025297A KR 20207025297 A KR20207025297 A KR 20207025297A KR 20200108906 A KR20200108906 A KR 20200108906A
Authority
KR
South Korea
Prior art keywords
acid
etching solution
igzo
etching
range
Prior art date
Application number
KR1020207025297A
Other languages
English (en)
Other versions
KR102333896B1 (ko
Inventor
요조 야마다
토시유키 고토
Original Assignee
미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 filed Critical 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Publication of KR20200108906A publication Critical patent/KR20200108906A/ko
Application granted granted Critical
Publication of KR102333896B1 publication Critical patent/KR102333896B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, IGZO에 대한 데미지를 억제한 에칭액을 제공한다. 본 발명의 에칭액은, 하이드록시에탄디포스폰산(A), 포스폰산(B), 과산화수소(C), 질산(D), 불소 화합물(E), 아졸(F) 및 알칼리(G)를 함유하는 에칭액으로서, 상기 포스폰산(B)이, 디에틸렌트리아민펜타메틸렌포스폰산, N,N,N’,N’-에틸렌디아민테트라키스메틸렌포스폰산 및 아미노트리메틸렌포스폰산으로 이루어지는 군으로부터 선택되는 1종 이상을 함유하고, 상기 하이드록시에탄디포스폰산(A)의 비율이 0.01~0.1질량%의 범위이고, 상기 포스폰산(B)의 비율이 0.003~0.04질량%의 범위인 것을 특징으로 하고 있다.

Description

에칭액
본 발명은, 반도체기술에 관련된 것으로, 특히 IGZO의 보호액 및 에칭액에 관한 것이다.
산화물반도체재료로서 인듐·갈륨·아연산화물(IGZO)이 유용한 재료로서 검토되고 있다. 그러나 IGZO는 산이나 알칼리에 의해 용이하게 에칭되므로, 이들 에칭액을 이용하여 소스·드레인배선을 형성할 때에 하지인 IGZO가 부식되는 문제가 알려져 있었다.
이에 대응하기 위해, 종래는 IGZO 상에 보호층을 형성한 후, 소스·드레인배선을 형성하는 에치스토퍼형 구조(도 1 참조)가 채용되어 있는데, 제조가 번잡해지고, 그 결과 비용의 증대로 이어지고 있다. 이에, 보호층을 필요로 하지 않는 백채널에치형 구조(도 2 참조)를 채용하기 때문에, IGZO에 대한 데미지를 억제하여, 각종 배선재료를 에칭가능한 에칭액이 요망되고 있다(비특허문헌 1 참조).
또한, 최근 4K 및 8K패널로 대표되는 바와 같이 패널의 고해상도화가 급격히 진행되고 있다. 패널의 고해상도화가 진행되면 화소를 구동시키기 위한 배선패턴이 조밀해지는데, 백라이트로부터 조사되는 광의 손실을 억제하기 위해서는, 배선폭을 좁게 가공할 필요가 있다. 한편으로는 배선에 흐르는 전류량을 확보하기 위해, 배선단면적을 마련하려면 높은 형상의 배선가공이 필요해진다. 즉 배선의 테이퍼각을 높게 가공할 수 있는 에칭액이 요망되고 있다.
현재, IGZO에 대한 데미지를 억제한 에칭액으로서 일본특허공개 2016-11342호 공보(특허문헌 1)에 기재된 저pH를 특징으로 한 약액이 알려져 있는데, 충분한 IGZO의 방식성이나 가공성이 달성되지 않았다.
일본특허공개 2016-11342호 공보
고베제강기보 Vol.65, No.2, Sep.2015, 모리타 신야 외 「BCE형 TFT대응산화물반도체재료」
이러한 상황하, IGZO에 대한 데미지를 억제하면서, 배선재료를 에칭가능하게 하는 에칭액의 제공이 요망되고 있다.
본 발명은 이하와 같다.
[1] 하이드록시에탄디포스폰산(A), 포스폰산(B), 과산화수소(C), 질산(D), 불소 화합물(E), 아졸(F) 및 알칼리(G)를 함유하는 에칭액으로서, 상기 포스폰산(B)이, 디에틸렌트리아민펜타메틸렌포스폰산, N,N,N’,N’-에틸렌디아민테트라키스메틸렌포스폰산 및 아미노트리메틸렌포스폰산으로 이루어지는 군으로부터 선택되는 1종 이상을 함유하고, 상기 하이드록시에탄디포스폰산(A)의 비율이 0.01~0.1질량%의 범위이고, 상기 포스폰산(B)의 비율이 0.003~0.04질량%의 범위인 에칭액.
[2] 상기 포스폰산(B)이 디에틸렌트리아민펜타메틸렌포스폰산인,
[1]에 기재된 에칭액.
[3] 상기 불소 화합물(E)이 불화암모늄 또는 산성불화암모늄인, [1] 또는 [2]에 기재된 에칭액.
본 발명의 바람직한 태양에 따르면, 본 발명의 에칭액을 사용함으로써, IGZO를 산 및 염기로부터 방식할 수 있고, IGZO 상에 대한 보호층의 형성이 불필요해진다는 점에서, 제조비용을 대폭 저감할 수 있다. 이에 따라, 에칭공정에 있어서 IGZO를 방식하면서, 고테이퍼각의 배선구조를 갖는 양호한 기판의 제작이 가능해진다. 특히, IGZO 상에 구리층 및 티탄층을 포함하는 다층박막을 갖는 구성에 있어서는, 특히 바람직한 에칭에 의한 가공이 가능해진다.
[도 1] IGZO 상에 보호층을 마련한 종래의 에치스토퍼형 구조의 TFT모식도의 일 예이다.
[도 2] 보호층을 마련하지 않는 백채널에치형 구조의 TFT모식도의 일 예이다.
[도 3] 본 발명의 에칭액을 이용했을 때의 배선단면의 모식도의 일 예이다.
[도 4] 실시예 또는 비교예의 에칭액을 이용했을 때의 IGZO의 단면관찰의 일 예이다.
[도 5] 실시예 또는 비교예의 에칭액을 이용했을 때의 IGZO의 표면관찰의 일 예이다.
본 발명의 에칭액은 하이드록시에탄디포스폰산(A) 및 특정 포스폰산(B)을 함유함으로써, IGZO에 대한 방식성을 가질 수 있다. 또한, 과산화수소(C), 질산(D), 불소 화합물(E), 아졸(F) 및 알칼리(G)를 추가로 함유함으로써, IGZO에 대한 방식성을 가지면서, 배선재료를 에칭가능한 조성물을 얻을 수 있다.
이하, 본 발명의 에칭액의 각 성분에 대하여 상세하게 설명한다.
[하이드록시에탄디포스폰산(HEDP)(A)]
하이드록시에탄디포스폰산(A)은, 식(1)로 표시되는 화합물이다.
[화학식 1]
Figure pct00001
HEDP(A)의 에칭액 중의 비율은 0.01~0.1질량%의 범위이고, 바람직하게는 0.03~0.08질량%의 범위이다. HEDP(A)의 농도범위가 이 범위에 있음으로써 높은 IGZO의 방식성능을 부여할 수 있고, 또한 IGZO표면의 거칠음을 방지할 수 있다.
[포스폰산(B)]
포스폰산(B)을 HEDP(A)와 함께 사용함으로써 높은 IGZO의 방식성을 부여할 수 있고, 동시에 배선형상을 높은 테이퍼각으로 가공하는 것이 가능해진다.
본 발명에 있어서의 포스폰산(B)은, 디에틸렌트리아민펜타메틸렌포스폰산, N,N,N’,N’-에틸렌디아민테트라키스메틸렌포스폰산 및 아미노트리메틸렌포스폰산으로 이루어지는 군으로부터 선택되는 1종 이상의 포스폰산이다. 이들 중에서, N,N,N’,N’-에틸렌디아민테트라키스메틸렌포스폰산이 IGZO에 대한 방식성이 높으므로 바람직하다.
포스폰산(B)의 에칭액 중의 비율은 0.003~0.04질량%의 범위이고, 바람직하게는 0.01~0.03, 보다 바람직하게는 0.015~0.03질량%의 범위이다. 포스폰산(B)의 농도범위가 이 범위에 있음으로써 높은 IGZO의 방식성능을 달성할 수 있다.
[과산화수소(C)]
과산화수소(C)는 산화제로서 구리를 산화하는 기능을 갖는다.
과산화수소(C)의 에칭액 중의 비율은 4.0~8.0질량%의 범위가 바람직하고, 보다 바람직하게는 4.5~7.5, 특히 바람직하게는 5.0~6.5질량%의 범위이다. 과산화수소(C)의 농도범위가 이 범위에 있음으로써, 에칭속도의 확보와 배선의 국부부식의 억제를 호적하게 행할 수 있다.
[질산(D)]
질산(D)은 과산화수소에 의해 산화된 구리를 용해시키는 효과 등을 갖는다.
질산(D)의 에칭액 중의 비율은 0.8~7.0질량%의 범위가 바람직하고, 보다 바람직하게는 1.5~6.5, 특히 바람직하게는 2.0~6.0의 범위이다. 질산(D)의 농도범위가 이 범위에 있음으로써, 양호한 에칭레이트를 확보할 수 있고, 또한 양호배선형상을 얻을 수 있다.
[불소 화합물(E)]
불소 화합물(E)은, 티탄계 금속으로 이루어지는 배리어층을 에칭하는 기능이 있다.
불소 화합물(E)의 종류는 불소이온을 발생하는 것이면 한정되지 않는다. 구체예로서 불화수소산, 불화암모늄 및 산성불화암모늄을 들 수 있고, 이들 중에서, 저독성이기 때문에 불화암모늄 및 산성불화암모늄이 바람직하다. 불소 화합물(E)은 1종으로 이용할 수도 있고, 2종 이상을 병용할 수도 있다.
불소 화합물(E)의 에칭액 중의 비율은 0.2~0.8질량%의 범위가 바람직하고, 보다 바람직하게는 0.2~0.6질량%, 특히 바람직하게는 0.2~0.5질량%의 범위이다. 불소 화합물(E)의 농도범위가 이 범위에 있음으로써, 티탄계 금속인 배리어층의 양호한 에칭속도를 얻을 수 있다.
[아졸(F)]
아졸(F)은 에칭속도의 pH에 따른 조정을 위해 이용된다. 아졸(F)의 구체예로는, 1,2,4-트리아졸, 1H-벤조트리아졸, 5-메틸-1H-벤트트리아졸, 3-아미노-1H-트리아졸 등의 트리아졸류; 1H-테트라졸, 5-메틸-1H-테트라졸, 5-페닐-1H-테트라졸, 5-아미노-1H-테트라졸 등의 테트라졸류; 1,3-티아졸, 4-메틸티아졸 등의 티아졸류 등을 들 수 있다. 이들 중, 테트라졸류가 바람직하고, 이 중에서도 액 중에서 구리이온과 불용성인 염을 형성하지 않는 점에서 5-아미노-1H-테트라졸이 바람직하다. 아졸(F)은 1종으로 이용할 수도 있고, 2종 이상을 병용할 수도 있다.
아졸(F)의 에칭액 중의 비율은, 0.05~0.35질량%의 범위가 바람직하고, 보다 바람직하게는 0.05~0.30질량%, 특히 바람직하게는 0.08~0.25질량%이다. 아졸(F)의 농도범위가 이 범위에 있음으로써, 에칭속도를 호적하게 조정하는 것이 가능하여, 양호한 배선형상을 얻을 수 있다.
[알칼리(G)]
알칼리(G)는 에칭속도의 pH에 따른 조정을 위해 이용된다. 알칼리(G)는 통상 에칭액으로서 사용되는 종류이면 제한되지 않고, 예를 들어 암모니아, 수산화칼륨, 제사급암모늄하이드록사이드 및 아민 화합물을 들 수 있다.
아민 화합물로는, 에틸아민, 이소프로필아민 등의 알킬아민류; N-프로판올아민, N-메틸에탄올아민으로 대표되는 알칸올아민류; 에틸렌디아민으로 대표되는 디아민을 들 수 있다. 이들 중에서, 과산화수소의 안정성을 악화시키지 않는 점에서, 제사급암모늄하이드록사이드, N-프로판올아민 및 N-부틸에탄올아민이 바람직하다. 알칼리(G)는 1종으로 이용할 수도 있고, 2종 이상을 병용할 수도 있다.
알칼리(G)의 에칭액 중의 비율은 0.6~10질량%의 범위가 바람직하고, 바람직하게는 1.0~9.0질량%, 특히 바람직하게는 2.0~8.0질량%의 범위이다. 농도범위가 이 범위에 있음으로써 에칭속도를 호적하게 조절할 수 있다.
[기타성분]
본 발명의 에칭액에는, 본 발명의 목적을 손상시키지 않는 범위에서 종래부터 에칭액에 이용되고 있는 첨가제, 과산화수소안정제, 계면활성제, 착색제, 소포제 등을 포함할 수 있다.
[에칭액의 조제방법]
본 발명의 에칭액은, HEDP(A), 포스폰산(B), 과산화수소(C), 질산(D), 불소 화합물(E), 아졸(F), 알칼리(G) 및 필요에 따라 기타성분에 물(바람직하게는 초순수)을 첨가하여 균일해질 때까지 교반함으로써 조제된다.
조성액의 pH의 범위는 특별히 제한되지 않으나, 통상 1.5~2.8이고, 바람직하게는 1.8~2.5이다. 이 범위에 있음으로써 IGZO를 호적하게 방식하면서, 배선재료를 에칭할 수 있다.
[에칭액의 사용방법]
본 발명의 에칭액을 대상물에 접촉시킴으로써 대상물을 에칭할 수 있다.
대상물에 본 발명의 에칭액을 접촉시키는 방법에는 특별히 제한은 없고, 예를 들어 적하(매엽스핀처리) 또는 스프레이 등의 형식에 의해 대상물에 접촉시키는 방법이나, 대상물을 본 발명의 에칭액에 침지시키는 방법을 채용할 수 있다.
본 발명의 에칭액을 사용하는 온도범위는, 통상 10~70℃이고, 바람직하게는 20~50℃이다. 에칭액을 사용하는 시간은, 통상 0.2~60분이다. 에칭 후의 린스액으로는, 유기용제와 물 어느 것이나 사용할 수 있다.
[반도체기판]
본 발명의 에칭액이 대상으로 하는 기판은 IGZO를 갖고 있는 것이 바람직하고, IGZO는, 인듐, 갈륨, 아연 및 산소를 함유하여 구성되는 반도체이면 특별히 제한은 없다. 상기 산화물이 아모퍼스구조여도 되고 결정성을 갖고 있어도 된다.
IGZO를 예를 들어, 박막트랜지스터(TFT: Thin Film Transistor) 등의 전자소자로서 이용하는 경우, IGZO는, 스퍼터법 등의 성막프로세스를 이용하여 유리 등의 기판 상에 형성된다. 이어서, 레지스트 등을 마스크로 하여 에칭함으로써 전극패턴이 형성된다. 다시 그 위에, 구리(Cu) 및 티탄(Ti) 등이 스퍼터법 등의 성막프로세스를 이용하여 형성되고, 이어서 레지스트 등을 마스크로 하여 에칭함으로써 소스·드레인전극이 형성된다.
도 3은, 본 발명의 에칭액을 이용했을 때의 배선단면의 모식도의 일 예이다. 도 3에 나타나는 바와 같은 IGZO층(4) 상에, 티탄을 함유하는 티탄층 등의 배리어층(3)을 개재하여, 구리를 함유하는 구리층으로 이루어지는 배선층(2)을 갖는 다층박막을 갖는 구조는, 플랫패널디스플레이 등의 표시디바이스 등의 배선에 바람직하게 이용되고, 본 발명의 에칭액의 성능이 특히 유효하게 발휘된다. 본 발명의 바람직한 태양에 따르면, 레지스트층(1)을 마스크로 하여 이 다층박막을 본 발명의 에칭액을 이용하여 에칭함으로써, 원하는 배선구조를 형성할 수 있다. 한편, 도 3에 있어서, 레지스트층(1)단부(端部)로부터 레지스트층(1)과 접하는 배선층(2)단부까지의 거리(a)의 2배를 톱CD손실(a×2)이라 하고, 레지스트층(1)단부로부터 배선(2)밑에 마련되는 배리어층(3)과 접하는 배선층(2)단부까지의 거리(b)의 2배를 보텀CD손실(b×2)이라 한다. 또한, 배선층(2)단부로부터 배리어층(3)의 단부까지의 거리(c)의 2배(C×2)를 테일링이라 한다. 또한, 배선층(2)단부의 에칭면과 하층의 IGZO층(4)이 이루는 각도를 테이퍼각(5)이라 한다.
실시예
이하, 실시예에 의해 본 발명을 구체적으로 설명하나, 본 발명의 효과를 나타내는 한 실시형태를 적당히 변경할 수 있다.
한편, 특별히 지정하지 않는 한, %는 질량%를 의미한다.
[평가용 기판]
<IGZO의 에칭레이트 및 표면상태평가용의 기판(1)>
유리기판 상에 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)의 원소비가 1:1:1:4인 IGZO를 막두께 1000Å(100nm)로 스퍼터법에 의해 형성하였다(100mm×100mm×1mm).
<구리층 및 티탄층을 포함하는 다층박막에 대한 에칭성능평가용의 기판(2)>
유리기판에 티탄을 두께 25nm로 스퍼터하여 티탄층을 형성하고, 이어서 구리를 600nm의 두께로 스퍼터하여, 배선소재의 구리층을 적층하였다. 다음에 레지스트를 도포하고, 패턴마스크를 노광전사 후, 현상하여 배선패턴을 형성하고, 유리기판 상에 구리층 및 티탄층을 포함하는 다층박막을 제작하였다(100mm×100mm×1mm).
[평가방법]
[IGZO의 에칭레이트(E.R.(Å/sec))]
표 1 또는 2에 기재된 (C), (D), (E), (F) 및 (G)성분농도로 이루어지는 조성물을 조제한 후, 구리분말 6000ppm 및 티탄분말 150ppm을 각각 첨가하고, 금속이 용해될 때까지 교반하였다. 금속의 용해를 확인한 후, (A) 및 (B)성분을 소정농도 첨가하여, 에칭액으로 하였다. 각각의 에칭액에 기판(1)을 35℃에서 20초간 정치침지함으로써 에칭을 행하였다. 그 후 수세하고, 질소가스를 이용하여 건조시켰다.
에칭 후의 막두께를 n&k Analyzer 1280(n&k Technology Inc.)에 의해 측정하고, 그 막두께차를 에칭시간으로 나눔으로써 에칭레이트를 산출하고, 이하의 기준에 따라 판정하였다.
E: 에칭레이트 5Å/sec 미만
G: 에칭레이트 5Å/sec~8Å/sec 미만
P: 에칭레이트 8Å/sec~10Å/sec 미만
B: 에칭레이트 10Å/sec 이상
E, G 및 P를 합격으로 하였다.
[IGZO표면상태]
IGZO의 에칭레이트를 측정한 후의 IGZO박막을 절단하고, 표면의 거칠음 정도를 주사형 전자현미경(형번; S5000H형, (주)히타치제작소제)을 이용하여 배율 50000배(가속전압 2kV, 가속전류 10μA)로 관찰하고, 이하의 기준에 따라 판정하였다.
E: 평활한 표면상태
G: 표면에 약간 거칠음 발생, IGZO단면을 주사형 전자현미경으로 관찰했을 때, 요철부의 차가 25nm 미만 혹은 IGZO표면을 주사형 전자현미경으로 관찰했을 때, 단위면적(1200nm×1200nm)당 공극부분의 발생수가 20개소 미만
B: 표면에 현저한 거칠음이나 공극발생 IGZO단면을 주사형 전자현미경으로 관찰했을 때, 요철부의 차가 25nm 이상 혹은 IGZO표면을 주사형 전자현미경으로 관찰했을 때, 단위면적(1200nm×1200nm)당 공극부분의 발생수가 20개소 이상
E 및 G를 합격으로 하였다.
IGZO의 단면관찰의 일 예를 도 4에, 표면관찰의 일 예를 도 5에 나타낸다.
[구리층 및 티탄층을 포함하는 다층박막에 대한 에칭성능]
표 1 또는 2에 기재된 (C), (D), (E), (F) 및 (G)성분농도로 이루어지는 조성물을 조제한 후, 구리분말 6000ppm, 티탄분말 150ppm을 각각 첨가하고, 금속이 용해될 때까지 교반하였다. 금속의 용해를 확인한 후, (A) 및 (B)성분을 소정농도 첨가하여, 에칭액으로 하였다. 각각의 에칭액에 기판(2)을 35℃에서 150초간 정치침지하여 에칭을 행하고, 그 후 수세하고, 질소가스를 이용하여 건조시켰다.
상기 에칭방법에서 얻어진 구리층 및 티탄층을 포함하는 다층박막시료를 절단하고, 단면을 주사형 전자현미경(형번; S5000H형, (주)히타치제작소제)을 이용하여 배율 50000배(가속전압 2kV, 가속전류 10μA)로 관찰하였다.
얻어진 SEM화상을 토대로, 도 3에서 나타나는 테이퍼각(5)을 측정하고, 에칭 후의 형상을 이하의 기준에 따라 판정하였다.
테이퍼각 E: 60° 이상~70° 미만
G: 50 이상~60° 미만
B: 50° 미만 또는 70° 이상
E 및 G를 합격으로 하였다.
평가결과를 표 1 및 2에 나타낸다.
[표 1]
Figure pct00002
[표 2]
Figure pct00003
한편, 표 중의 성분은 이하와 같다.
B1: N,N,N’,N’에틸렌디아민테트라키스메틸렌포스폰산
B2: 디에틸렌트리아민펜타메틸렌포스폰산
B3: 아미노트리메틸렌포스폰산
B4: 인산
B5: 포스폰산
B6: 펜타에틸렌옥타메틸렌포스폰산
E1: 산성불화암모늄
F1: 5-아미노-1H-테트라졸
G1: 제사급암모늄하이드록사이드
G2: 수산화칼륨
G3: N-부틸에탄올아민
G4: 암모니아
G5: 1-아미노-2프로판올
산업상 이용가능성
본 발명의 에칭액은, IGZO를 포함하는 기판에 있어서의 배선재료의 에칭에 호적하게 이용할 수 있다. 본 발명의 바람직한 태양에 따르면, IGZO를 방식하면서, 고테이퍼각의 배선구조를 갖는 기판을 작성할 수 있다.
1. 레지스트층
2. 배선층
3. 배리어층
4. IGZO층
5. 테이퍼각
a; 톱CD손실(a×2)
b; 보텀CD손실(b×2)
c; 테일링(c×2)

Claims (3)

  1. 하이드록시에탄디포스폰산(A), 포스폰산(B), 과산화수소(C), 질산(D), 불소 화합물(E), 아졸(F) 및 알칼리(G)를 함유하는 에칭액으로서, 상기 포스폰산(B)이, 디에틸렌트리아민펜타메틸렌포스폰산, N,N,N’,N’-에틸렌디아민테트라키스메틸렌포스폰산 및 아미노트리메틸렌포스폰산으로 이루어지는 군으로부터 선택되는 1종 이상을 함유하고, 상기 하이드록시에탄디포스폰산(A)의 비율이 0.01~0.1질량%의 범위이고, 상기 포스폰산(B)의 비율이 0.003~0.04질량%의 범위인, 에칭액.
  2. 제1항에 있어서,
    상기 포스폰산(B)이 디에틸렌트리아민펜타메틸렌포스폰산인, 에칭액.
  3. 제1항 또는 제2항에 있어서,
    상기 불소 화합물(E)이 불화암모늄 또는 산성불화암모늄인, 에칭액.
KR1020207025297A 2018-03-26 2018-03-26 에칭액 KR102333896B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/012045 WO2019186624A1 (ja) 2018-03-26 2018-03-26 エッチング液

Publications (2)

Publication Number Publication Date
KR20200108906A true KR20200108906A (ko) 2020-09-21
KR102333896B1 KR102333896B1 (ko) 2021-12-02

Family

ID=65228895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207025297A KR102333896B1 (ko) 2018-03-26 2018-03-26 에칭액

Country Status (5)

Country Link
US (1) US11230668B2 (ko)
JP (1) JP6458913B1 (ko)
KR (1) KR102333896B1 (ko)
CN (1) CN111902569B (ko)
WO (1) WO2019186624A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114989826A (zh) * 2022-06-06 2022-09-02 江苏和达电子科技有限公司 一种用于金属层和半导体层形态控制的蚀刻液及其应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114654A (ko) * 2014-04-02 2015-10-13 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20160064015A (ko) * 2014-11-27 2016-06-07 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 액체조성물 및 이것을 이용한 에칭방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1209886A (en) 1982-01-11 1986-08-19 Thomas W. Bleeks Peroxide selective stripping compositions and method
US4608091A (en) 1982-01-11 1986-08-26 Enthone, Incorporated Peroxide selective stripping compositions and method
US4746369A (en) 1982-01-11 1988-05-24 Enthone, Incorporated Peroxide selective stripping compositions and method
CA2488737A1 (en) * 2002-06-07 2003-12-18 Mallinckrodt Baker, Inc. Microelectronic cleaning and arc remover compositions
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
US8211844B2 (en) * 2005-10-21 2012-07-03 Freescale Semiconductor, Inc. Method for cleaning a semiconductor structure and chemistry thereof
CN101903988B (zh) * 2007-12-21 2013-07-31 和光纯药工业株式会社 蚀刻剂、蚀刻方法及蚀刻剂制备液
WO2011021860A2 (en) 2009-08-20 2011-02-24 Dongwoo Fine-Chem Co., Ltd. Method of fabricating array substrate for liquid crystal display
US9177827B2 (en) * 2009-12-25 2015-11-03 Mitsubishi Gas Chemical Company, Inc. Etchant and method for manufacturing semiconductor device using same
CN103060805B (zh) 2011-08-22 2014-12-17 东友精细化工有限公司 金属配线形成方法
WO2014087925A1 (ja) * 2012-12-03 2014-06-12 三菱瓦斯化学株式会社 半導体素子用洗浄液及びそれを用いた洗浄方法
JP2015030855A (ja) * 2013-07-31 2015-02-16 株式会社モリタファインケミカル エッチング溶液及びエッチング方法
JP6657770B2 (ja) * 2014-11-27 2020-03-04 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
TWI705132B (zh) * 2015-10-08 2020-09-21 日商三菱瓦斯化學股份有限公司 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
JP6818017B2 (ja) * 2016-04-27 2021-01-20 三洋化成工業株式会社 エッチング液及び電子基板の製造方法
CN105803459B (zh) * 2016-05-03 2019-01-15 苏州晶瑞化学股份有限公司 一种微电子用多层金属膜蚀刻液及其应用
CN105908188A (zh) * 2016-05-23 2016-08-31 杭州格林达化学有限公司 一种用于tft铜钼叠层的双氧水系蚀刻液
CN106637209A (zh) * 2016-12-29 2017-05-10 深圳市华星光电技术有限公司 一种蚀刻液组合物及该组合物的金属膜刻蚀方法
CN107151795A (zh) * 2017-06-02 2017-09-12 苏州晶瑞化学股份有限公司 一种铜钼合金膜用蚀刻液

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114654A (ko) * 2014-04-02 2015-10-13 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20160064015A (ko) * 2014-11-27 2016-06-07 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 액체조성물 및 이것을 이용한 에칭방법
JP2016111342A (ja) 2014-11-27 2016-06-20 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kobe Steel Kibo Vol.65, No.2, Sep.2015, Morita Shinya et al. BCE type TFT-compatible oxide semiconductor material

Also Published As

Publication number Publication date
JP6458913B1 (ja) 2019-01-30
US11230668B2 (en) 2022-01-25
CN111902569A (zh) 2020-11-06
JPWO2019186624A1 (ja) 2020-04-30
US20210095207A1 (en) 2021-04-01
CN111902569B (zh) 2022-03-29
KR102333896B1 (ko) 2021-12-02
WO2019186624A1 (ja) 2019-10-03

Similar Documents

Publication Publication Date Title
JP6657770B2 (ja) 液体組成物およびこれを用いたエッチング方法
JP5713485B2 (ja) 金属配線用エッチング液組成物
KR101404511B1 (ko) 식각액 조성물, 및 다중금속막 식각 방법
JP2006077241A (ja) 酸化インジウム系透明導電膜用エッチング液組成物及びそれを用いたエッチング方法
KR20120127432A (ko) 구리/티타늄계 다층 박막용 에칭액
KR102293675B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
TW201629268A (zh) 蝕刻液組成物及使用該蝕刻液組成物之蝕刻方法
KR102517903B1 (ko) 식각액 조성물, 및 식각액 조성물을 이용한 식각 방법
JP6485587B1 (ja) エッチング液
KR101693383B1 (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR101829054B1 (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR102333896B1 (ko) 에칭액
KR20160107761A (ko) 인듐 산화막의 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
TW201945520A (zh) 蝕刻液
KR101777415B1 (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR102265898B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102260189B1 (ko) 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102400569B1 (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR101614879B1 (ko) 식각액 조성물, 및 다중금속막 식각 방법
KR102204361B1 (ko) 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102209788B1 (ko) 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR20160001074A (ko) 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR20160001295A (ko) 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102204224B1 (ko) 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102169690B1 (ko) 구리막 및 티타늄막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant