KR20200086445A - 이미지 센서 - Google Patents
이미지 센서 Download PDFInfo
- Publication number
- KR20200086445A KR20200086445A KR1020190002612A KR20190002612A KR20200086445A KR 20200086445 A KR20200086445 A KR 20200086445A KR 1020190002612 A KR1020190002612 A KR 1020190002612A KR 20190002612 A KR20190002612 A KR 20190002612A KR 20200086445 A KR20200086445 A KR 20200086445A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- trench
- photoelectric conversion
- image sensor
- supporter
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 156
- 238000006243 chemical reaction Methods 0.000 claims abstract description 99
- 238000002955 isolation Methods 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims description 20
- 238000000926 separation method Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000005452 bending Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 126
- 238000002161 passivation Methods 0.000 description 47
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이미지 센서가 제공된다. 이미지 센서는 서로 대향하는 제1 면 및 제2 면을 포함하는 기판, 상기 기판의 내부에 서로 이격되어 배치되는 복수의 광전 변환 소자, 상기 복수의 광전 변환 소자 각각의 사이에서 상기 기판의 상기 제1 면으로부터 상기 기판의 내부로 연장되는 제1 트렌치, 상기 제1 트렌치의 내부에 배치되는 제1 서포터, 및 상기 제1 트렌치의 내부에서 상기 제1 서포터의 양 측벽을 따라 배치되는 제1 소자 분리막을 포함하되, 상기 제1 서포터의 하면은 상기 기판의 상기 제1 면과 동일 평면 상에 형성된다.
Description
본 발명은 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 이미지 센서는 CCD(Charge coupled device) 형 및 CMOS(Complementary metal oxide semiconductor) 형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. CIS는 2차원적으로 배열된 복수개의 화소들을 구비한다. 화소들의 각각은 포토 다이오드(photodiode, PD)를 포함한다. 포토 다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다. 또한, 반도체 장치가 고집적화됨에 따라 이미지 센서도 고집적화고 있다.
본 발명이 해결하고자 하는 과제는, 복수의 광전 변환 소자 각각의 사이에 형성된 소자 분리 영역(예를 들어, deep trench isolation, DTI)의 내부에 서포터를 배치함으로써, 이미지 센서의 제조 공정 상에서 소자 분리 영역에 의해 분리된 각각의 구조물이 기울어지거나(leaning) 또는 구부러지는(bending) 현상을 방지하는 이미지 센서를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 이미지 센서의 몇몇 실시예는, 서로 대향하는 제1 면 및 제2 면을 포함하는 기판, 상기 기판의 내부에 서로 이격되어 배치되는 복수의 광전 변환 소자, 상기 복수의 광전 변환 소자 각각의 사이에서 상기 기판의 상기 제1 면으로부터 상기 기판의 내부로 연장되는 제1 트렌치, 상기 제1 트렌치의 내부에 배치되는 제1 서포터, 및 상기 제1 트렌치의 내부에서 상기 제1 서포터의 양 측벽을 따라 배치되는 제1 소자 분리막을 포함하되, 상기 제1 서포터의 하면은 상기 기판의 상기 제1 면과 동일 평면 상에 형성된다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 이미지 센서의 다른 몇몇 실시예는, 서로 대향하는 제1 면 및 제2 면을 포함하는 기판, 상기 기판의 내부에 배치되고, 제1 광전 변환 소자와, 상기 제1 광전 변환 소자와 제1 방향으로 이격된 제2 광전 변환 소자와, 상기 제1 광전 변환 소자와 상기 제1 방향과 수직인 제2 방향으로 이격된 제3 광전 변환 소자와, 상기 제3 광전 변환 소자와 상기 제1 방향으로 이격된 제4 광전 변환 소자를 포함하는 복수의 광전 변환 소자, 상기 제1 광전 변환 소자와 상기 제2 광전 변환 소자 사이에 배치되는 제1 부분 및 상기 제3 광전 변환 소자와 상기 제4 광전 변환 소자 사이에 배치되는 제2 부분을 포함하는 서포터, 및 상기 기판의 내부에서 상기 서포터의 양 측벽을 따라 배치되는 제1 소자 분리막을 포함하되, 상기 서포터의 하면은 상기 기판의 상기 제1 면과 동일 평면 상에 형성된다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 이미지 센서의 또 다른 몇몇 실시예는, 서로 대향하는 제1 면 및 제2 면을 포함하는 기판, 상기 기판의 내부에 서로 이격되어 배치되는 복수의 광전 변환 소자, 상기 복수의 광전 변환 소자 각각의 사이에 배치되고, 상기 기판의 상기 제1 면에 노출되는 제1 소자 분리막, 상기 기판의 내부에서 상기 제1 소자 분리막 상에 배치되는 제2 소자 분리막, 및 상기 제1 소자 분리막 내에 배치되고, 하면이 상기 기판의 상기 제1 면과 동일 평면 상에 형성되는 서포터를 포함한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 이미지 센서의 제조 방법의 몇몇 실시예는, 기판의 제1 면에 제1 트렌치를 형성하고, 상기 제1 트렌치의 내부에 제1 소자 분리막을 형성하고, 상기 기판의 제1 면과 수직 방향으로 상기 제1 소자 분리막을 관통하도록 제2 트렌치를 형성하고, 상기 제2 트렌치를 채우도록 희생막을 형성하고, 상기 희생막의 적어도 일부를 식각하고, 상기 제2 트렌치를 채우도록 상기 희생막 상에 서포터막을 형성하고, 상기 희생막을 제거하고, 상기 희생막이 제거된 상기 제2 트렌치의 내부에 제2 소자 분리막을 형성하고, 상기 제1 및 제2 소자 분리막의 양 측의 상기 기판 내부에 광전 변환 소자를 형성하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 이미지 센서의 블록도이다.
도 2는 도 1의 센서 어레이의 등가 회로도이다.
도 3은 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 4는 도 3의 A-A 선을 따라 절단한 단면도이다.
도 5 내지 도 17은 본 발명의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 18은 본 발명의 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 19는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 20은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 21은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 22는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 23은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 24는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 25는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 26은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 27은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 2는 도 1의 센서 어레이의 등가 회로도이다.
도 3은 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 4는 도 3의 A-A 선을 따라 절단한 단면도이다.
도 5 내지 도 17은 본 발명의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 18은 본 발명의 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 19는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 20은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 21은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 22는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 23은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 24는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 25는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 26은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 27은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
이하에서, 도 1을 참조하여 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 이미지 센서의 블록도이다.
도 1을 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 액티브 픽셀 센서 어레이(10), 타이밍 발생기(timing generator)(20), 행 디코더(row decoder)(30), 행 드라이버(row driver)(40), 상관 이중 샘플러(Correlated Double Sampler, CDS)(50), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC)(60), 래치부(latch)(70), 열 디코더(column decoder)(80)를 포함한다.
액티브 픽셀 센서 어레이(10)는 광전 변환 소자들을 포함하며 2차원적으로 배열된 복수의 단위 픽셀들을 포함한다. 복수의 단위 픽셀들은 광학 영상을 전기적인 출력 신호로 변환하는 기능을 수행할 수 있다.
액티브 픽셀 센서 어레이(10)는 행 드라이버(40)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등 복수의 구동 신호를 수신하여 구동될 수 있다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인을 통해서 상관 이중 샘플러(50)에 제공될 수 있다.
타이밍 발생기(20)는 행 디코더(30) 및 열 디코더(80)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
행 드라이버(40)는 행 디코더(30)에서 디코딩된 결과에 따라 복수의 단위 픽셀들을 구동하기 위한 복수의 구동 신호를 액티브 픽셀 센서 어레이(10)에 제공할 수 있다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행 별로 구동 신호를 제공할 수 있다.
상관 이중 샘플러(50)는 액티브 픽셀 센서 어레이(10)에 형성된 출력 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링할 수 있다. 즉, 특정한 잡음 레벨(noise level)과, 출력 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
아날로그 디지털 컨버터(60)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
래치부(70)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(80)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부로 출력될 수 있다.
이하에서, 도 2를 참조하여 본 발명의 몇몇 실시예에 따른 센서 어레이의 등가 회로도를 설명한다.
도 2는 도 1의 센서 어레이의 등가 회로도이다.
도 2를 참조하면, 픽셀(P)이 행렬 형태로 배열되어 액티브 픽셀 센서 어레이(10)를 구성한다. 각각의 픽셀(P)은 광전 변환 소자(11), 플로팅 확산 영역(13), 전하 전송 소자(15), 드라이브 소자(17), 리셋 소자(18), 선택 소자(19)를 포함한다. 이들의 기능에 대해서는 i행 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3), …… )을 예로 들어 설명한다.
광전 변환 소자(11)는 입사광을 흡수하여 광량에 대응하는 전하를 축적할 수 있다. 광전 변환 소자(11)로 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합이 적용될 수 있으며, 도면에는 포토 다이오드가 예시되어 있다.
광전 변환 소자(11)는 축적된 전하를 플로팅 확산 영역(13)으로 전송하는 전하 전송 소자(15)와 커플링될 수 있다.
플로팅 확산 영역(Floating Diffusion region)(FD)(13)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장될 수 있다.
소오스 팔로워 증폭기로 예시되어 있는 드라이브 소자(17)는 광전 변환 소자(11)에 축적된 전하를 전달받은 플로팅 확산 영역(13)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(Vout)으로 출력할 수 있다.
리셋 소자(18)는 플로팅 확산 영역(13)을 주기적으로 리셋시킬 수 있다. 리셋 소자(18)는 소정의 바이어스(즉, 리셋 신호)를 인가하는 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다.
리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 리셋 소자(18)가 턴-온 되면 리셋 소자(18)의 드레인에 제공되는 소정의 전기적 포텐셜 예를 들어, 전원 전압(VDD)이 플로팅 확산 영역(13)으로 전달될 수 있다.
선택 소자(19)는 행 단위로 읽어낼 픽셀(P)을 선택하는 기능을 수행할 수 있다. 선택 소자(19)는 행 선택 라인(SEL(i))에 의해 제공되는 바이어스(즉, 행 선택 신호)에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다.
행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 선택 소자(19)가 턴 온 되면 선택 소자(19)의 드레인에 제공되는 소정의 전기적 포텐셜 예를 들어, 전원 전압(VDD)이 드라이브 소자(17)의 드레인 영역으로 전달될 수 있다.
전하 전송 소자(15)에 바이어스를 인가하는 전송 라인(TX(i)), 리셋 소자(18)에 바이어스를 인가하는 리셋 라인(RX(i)), 선택 소자(19)에 바이어스를 인가하는 행 선택 라인(SEL(i))은 행 방향으로 실질적으로 서로 평행하게 연장되어 배열될 수 있다.
이하에서, 도 3 및 도 4를 참조하여 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다.
도 3은 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다. 도 4는 도 3의 A-A 선을 따라 절단한 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 기판(100), 광전 변환 소자(PD), 절연막(105), 절연 구조체(110), 게이트(115), 제1 소자 분리막(120), 제2 소자 분리막(130), 제1 트렌치 패시배이션막(135), 패시배이션막(138), 평탄화막(140), 컬러 필터(150), 마이크로 렌즈(160) 및 제1 서포터(170)를 포함한다.
기판(100)은 서로 대향하는 제1 면(100a)과 제2 면(100b)을 포함한다. 기판의 제1 면(100a)은 기판(100)의 후면(backside)일 수 있고, 기판의 제2 면(100b)은 기판(100)의 전면(frontside)일 수 있다.
기판(100)은 예를 들어, P형 또는 N형 벌크 기판을 사용하거나, P형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용하거나, N형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용할 수도 있다. 또한, 기판(100)은 반도체 기판 이외에도 유기(organic) 플라스틱 기판과 같은 기판도 사용할 수 있다.
기판(100) 내에 광전 변환 소자(PD)가 배치될 수 있다. 광전 변환 소자(PD)는 예를 들어, 포토 다이오드 일 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
광전 변환 소자(PD)는 기판(100) 내에 복수개가 배치될 수 있다. 도 3을 참조하면, 복수의 광전 변환 소자(PD)는 예를 들어, 기판(100) 내부에서 서로 이격되어 배치되는 제1 내지 제4 광전 변환 소자(PD1, PD2, PD3, PD4)를 포함할 수 있다.
구체적으로, 복수의 광전 변환 소자(PD)는 제1 광전 변환 소자(PD1)와, 제1 광전 변환 소자(PD1)와 제1 방향(X)으로 이격된 제2 광전 변환 소자(PD2)와, 제1 광전 변환 소자(PD1)와 제1 방향(X)과 수직인 제2 방향(Y)으로 이격된 제3 광전 변환 소자(PD3)와, 제3 광전 변환 소자(PD3)와 제1 방향(X)으로 이격된 제4 광전 변환 소자(PD4)를 포함할 수 있다. 다만, 도 3에 도시된 복수의 광전 변환 소자(PD)의 개수는 설명의 편의를 위한 것이고, 광전 변환 소자(PD)의 개수는 제한되지 않는다.
복수의 게이트(115)는 기판(100)의 제1 면(100a) 상에서 서로 이격되어 배치될 수 있다. 복수의 게이트(115) 각각은 제1 방향(X)으로 서로 이격되어 배치되고, 제2 방향(Y)으로 연장되도록 배치될 수 있다. 복수의 게이트(115) 각각은 예를 들어, 전하 전송 소자의 게이트, 리셋 소자의 게이트, 드라이브 소자의 게이트 등일 수 있다.
도 4에는 기판(100)의 제1 면(100a) 상에 2개의 게이트가 배치되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 4에는 복수의 게이트(115) 각각이 기판(100)의 제1 면(100a) 상에 배치되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 복수의 게이트(115) 각각은 기판(100) 내로 리세스된 형태이거나, 기판(100) 내로 매립된 형태일 수 있다.
절연 구조체(110)는 기판(100)의 제1 면(100a) 상에 배치될 수 있다. 즉, 절연 구조체(110)는 기판(100)의 후면(backside)에 배치될 수 있다. 절연 구조체(110)는 금속 배선(114) 및 금속 배선(114)을 감싸도록 배치된 층간 절연막(112)을 포함할 수 있다.
층간 절연막(112)은 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 저유전율 물질 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
금속 배선(114)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co), 루테늄(Ru) 등을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
금속 배선(114)은 순차적으로 적층된 복수의 배선을 포함할 수 있다. 도 4에서, 금속 배선(114)은 순차적으로 적층된 2개 층을 포함하는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
절연막(105)은 기판(100)의 제1 면(100a)과 절연 구조체(110) 사이에 배치될 수 있다. 절연막(105)은 기판(100)의 제1 면(100a) 상에 배치된 복수의 게이트(115) 각각을 덮도록 배치될 수 있다.
절연막(105)은 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 저유전율 물질 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
패시배이션막(138)은 예를 들어, 고유전율 절연 물질을 포함할 수 있다. 또한, 패시배이션막(138)은 비정질(amorphous) 결정 구조를 포함할 수 있다. 좀 더 구체적으로, 패시배이션막(138)에 포함된 고유전율 절연 물질의 적어도 일부는 비정질 결정 구조를 가질 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
컬러 필터(150)는 패시배이션막(138) 상에 배치될 수 있다. 컬러 필터(150)는 기판(100)의 제2 면(100b) 상에 배치되고, 패시배이션막(138)과 후술하는 마이크로 렌즈(160) 사이에 배치될 수 있다.
컬러 필터(150)는 예를 들어, 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 포함할 수 있다.
마이크로 렌즈(160)는 패시배이션막(138) 상에 배치될 수 있다. 구체적으로, 마이크로 렌즈(160)는 기판(100)의 제2 면(100b) 상에 순차적으로 적층된 패시배이션막(138) 및 컬러 필터(150) 상에 배치될 수 있다. 마이크로 렌즈(160)는 감광성 수지와 같은 유기 물질, 또는 무기 물질로 이루어질 수 있다.
평탄화막(140)은 패시배이션막(138)과 컬러 필터(150) 사이에 배치될 수 있다. 평탄화막(140)은 예를 들어, 실리콘 산화막 계열의 물질, 실리콘 질화막 계열의 물질, 수지 또는 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 4에는 평탄화막(140)이 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 트렌치(T1)는 복수의 광전 변환 소자(PD) 각각의 사이에서 기판(100)의 제1 면(100a)으로부터 기판(100)의 내부로 연장되도록 형성될 수 있다.
제1 소자 분리막(120)은 제1 트렌치(T1)의 내부에 배치될 수 있다. 제1 소자 분리막(120)의 하면(120a)은 절연막(105)과 접할 수 있다.
도 4에는 제1 소자 분리막(120)의 상면(120b)의 제1 방향(X)의 폭과 제1 소자 분리막(120)의 하면(120a)의 폭이 다르게 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 소자 분리막(120)은 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 탄화물(SiC), 실리콘 산탄화물(SiOC), 실리콘 산질화물(SiON) 및 실리콘 산탄질화물(SiOCN) 중 적어도 하나를 포함할 수 있다.
제1 서포터(170)는 제1 트렌치(T1)의 내부에 배치될 수 있다. 제1 소자 분리막(120)은 제1 트렌치(T1)의 내부에서 제1 서포터(170)의 양 측벽을 따라 배치될 수 있다. 즉, 복수의 광전 변환 소자(PD) 각각과 제1 서포터(170) 사이에 제1 소자 분리막(120)이 배치될 수 있다.
제1 서포터(170)는 제1 트렌치(T1)의 적어도 일부를 채우도록 배치될 수 있다. 즉, 제1 서포터(170)는 복수의 광전 변환 소자(PD) 각각의 사이의 적어도 일부에 배치될 수 있다.
제1 서포터(170)는 복수의 광전 변환 소자(PD) 각각의 사이에 배치되는 제1 내지 제5 부분(171, 172, 173, 174, 175)을 포함할 수 있다.
제1 서포터(170)의 제1 부분(171)은 제1 광전 변환 소자(PD1)와 제2 광전 변환 소자(PD2) 사이에서 제2 방향(Y)으로 연장될 수 있다. 제1 서포터(170)의 제2 부분(172)은 제3 광전 변환 소자(PD3)와 제4 광전 변환 소자(PD4) 사이에서 제2 방향(Y)으로 연장될 수 있다. 제1 서포터(170)의 제4 부분(174)은 제1 광전 변환 소자(PD1)와 제3 광전 변환 소자(PD3) 사이에서 제1 방향(X)으로 연장될 수 있다. 제1 서포터(170)의 제5 부분(175)은 제2 광전 변환 소자(PD2)와 제4 광전 변환 소자(PD4) 사이에서 제1 방향(X)으로 연장될 수 있다. 제1 서포터(170)의 제3 부분(173)은 제1 부분(171), 제2 부분(172), 제4 부분(174) 및 제5 부분(175) 각각의 사이에 배치되어 제1 부분(171), 제2 부분(172), 제4 부분(174) 및 제5 부분(175) 각각을 연결할 수 있다.
제1 서포터(170)의 제1 부분(171)은 제1 광전 변환 소자(PD1)와 제2 광전 변환 소자(PD2) 사이에서 제1 서포터(170)의 제3 부분(173)과 인접한 일부 영역에만 배치될 수 있다. 제1 광전 변환 소자(PD1)와 제2 광전 변환 소자(PD2) 사이의 나머지 영역에는 제2 소자 분리막(130)이 배치될 수 있다.
제1 서포터(170)의 제2 부분(172)은 제3 광전 변환 소자(PD3)와 제4 광전 변환 소자(PD4) 사이에서 제1 서포터(170)의 제3 부분(173)과 인접한 일부 영역에만 배치될 수 있다. 제3 광전 변환 소자(PD3)와 제4 광전 변환 소자(PD4) 사이의 나머지 영역에는 제2 소자 분리막(130)이 배치될 수 있다.
제1 서포터(170)의 제4 부분(174)은 제1 광전 변환 소자(PD1)와 제3 광전 변환 소자(PD3) 사이에서 제1 서포터(170)의 제3 부분(173)과 인접한 일부 영역에만 배치될 수 있다. 제1 광전 변환 소자(PD1)와 제3 광전 변환 소자(PD3) 사이의 나머지 영역에는 제2 소자 분리막(130)이 배치될 수 있다.
제1 서포터(170)의 제5 부분(175)은 제2 광전 변환 소자(PD2)와 제4 광전 변환 소자(PD4) 사이에서 제1 서포터(170)의 제3 부분(173)과 인접한 일부 영역에만 배치될 수 있다. 제2 광전 변환 소자(PD2)와 제4 광전 변환 소자(PD4) 사이의 나머지 영역에는 제2 소자 분리막(130)이 배치될 수 있다.
제1 서포터(170)의 하면(170a)은 기판(100)의 제1 면(100a)과 동일 평면 상에 형성될 수 있다. 제1 서포터(170)의 하면(170a)은 제1 소자 분리막(120)의 하면(120a)과 동일 평면 상에 형성될 수 있다. 또한, 제1 서포터(170)의 상면(170b)은 제1 소자 분리막(120)의 상면(120b)과 동일 평면 상에 형성될 수 있다.
제1 서포터(170)는 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 탄화물(SiC), 실리콘 산탄화물(SiOC), 실리콘 산질화물(SiON) 및 실리콘 산탄질화물(SiOCN) 중 적어도 하나를 포함할 수 있다. 또한, 제1 서포터(170)는 예를 들어, 금속 산화물을 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제2 트렌치(T2)는 복수의 광전 변환 소자(PD) 각각의 사이에서 제1 트렌치(T1) 상에 형성될 수 있다. 제2 트렌치(T2)는 기판(100)의 제1 면(100a)으로부터 기판(100)의 내부로 연장되도록 형성될 수 있다. 제2 트렌치(T2)는 제1 및 제2 방향(X, Y)과 수직인 제3 방향(Z)으로 기판(100)의 제2 면(100b)까지 연장될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제2 트렌치(T2)의 제1 방향(X)의 폭은 제1 트렌치(T1)의 제1 방향(X)의 폭보다 작게 형성될 수 있다. 제1 서포터(170)는 제1 트렌치(T1)와 제1 방향(X)으로 오버랩되는 제2 트렌치(T2)의 내부에 배치될 수 있다.
제2 소자 분리막(130)은 제2 트렌치(T2)의 내부에서 제1 서포터(170) 상에 배치될 수 있다. 제2 소자 분리막(130)은 제1 서포터(170)와 제3 방향(Z)으로 오버랩될 수 있다.
제2 소자 분리막(130)은 제1 소자 분리막(120)과 다른 물질을 포함할 수 있다. 제2 소자 분리막(130)은 갭필(gap-fill) 성능이 우수한 물질 예를 들어, 폴리 실리콘(poly-Si)을 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 트렌치 패시배이션막(135)은 제2 트렌치(T2) 내에서 제2 트렌치(T2)의 측벽 및 상부를 따라 배치될 수 있다. 구체적으로, 제1 트렌치 패시배이션막(135)은 제2 트렌치(T2) 내에서 제2 소자 분리막(130)의 측벽과 기판(100) 사이와, 제2 소자 분리막(130)과 패시배이션막(138) 사이에 배치될 수 있다. 제1 트렌치 패시배이션막(135)은 제2 소자 분리막(130)의 상면 및 측벽을 감쌀 수 있다. 또한, 제1 트렌치 패시배이션막(135)은 제1 서포터(170)의 측벽을 감쌀 수 있다.
도 4에는 제1 트렌치 패시배이션막(135)이 제2 트렌치(T2) 내에 컨포말하게 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 트렌치 패시배이션막(135)은 패시배이션막(138)과 동일한 물질 예를 들어, 고유전율 절연 물질을 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 제1 트렌치 패시배이션막(135)은 패시배이션막(138)과 다른 물질을 포함할 수 있다.
본 발명의 몇몇 실시예에 따른 이미지 센서는 복수의 광전 변환 소자(PD) 각각의 사이에 형성된 소자 분리 영역(예를 들어, deep trench isolation, DTI)의 내부에 서포터(170)를 배치함으로써, 이미지 센서의 제조 공정 상에서 소자 분리 영역에 의해 분리된 각각의 구조물이 기울어지거나(leaning) 또는 구부러지는(bending) 현상을 방지할 수 있다.
이하에서, 도 4 내지 도 17을 참조하여 본 발명의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명한다.
도 5 내지 도 17은 본 발명의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 5를 참조하면, 기판(100)의 제1 면(100a) 상에 제1 마스크 패턴(M1)이 형성될 수 있다.
이어서, 제1 마스크 패턴(M1)을 마스크로 이용하여 기판(100)의 제1 면(100a)을 식각함으로써 기판(100) 내에 제1 트렌치(T1)가 형성될 수 있다. 도 5에는 제1 트렌치(T1)의 측벽이 경사 프로파일을 갖는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 6을 참조하면, 제1 마스크 패턴(M1) 상 및 제1 트렌치(T1) 내에 제1 필링막(120L)이 형성될 수 있다.
제1 필링막(120L)은 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 탄화물(SiC), 실리콘 산탄화물(SiOC), 실리콘 산질화물(SiON) 및 실리콘 산탄질화물(SiOCN) 중 적어도 하나를 포함할 수 있다.
도 7을 참조하면, 제1 필링막(120L) 상에 제2 마스크 패턴(M2)이 형성되고, 제2 마스크 패턴(M2)을 마스크로 이용하여 제1 필링막(120L) 및 기판(100)을 식각함으로써 기판(100) 내에 제2 트렌치(T2)가 형성될 수 있다.
제2 트렌치(T2)는 제1 트렌치(T1)의 내의 제1 필링막(120L)을 관통하고 제1 트렌치(T1) 하부의 기판(100) 내로 연장되도록 형성될 수 있다. 제2 트렌치(T2)의 제1 방향(X)의 폭은 제1 트렌치(T1)의 제1 방향(X)의 폭보다 작게 형성될 수 있다.
도 8을 참조하면, 제2 마스크 패턴(M2), 제2 트렌치(T2)의 측벽 및 제2 트렌치(T2)의 바닥면 상에 고유전율 절연 물질을 포함하는 제1 트렌치 패시배이션막(135)이 형성될 수 있다.
다른 몇몇 실시예에서, 제2 마스크 패턴(M2)이 제거된 후에, 제2 트렌치(T2)의 측벽 및 제2 트렌치(T2)의 바닥면 상에 제1 트렌치 패시배이션막(135)이 형성될 수도 있다.
도 8에는 제1 트렌치 패시배이션막(135)이 제2 마스크 패턴(M2), 제2 트렌치(T2)의 측벽 및 제2 트렌치(T2)의 바닥면 상에 컨포말하게 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 9를 참조하면, 제2 트렌치(T2)를 채우도록 제1 트렌치 패시배이션막(135) 상에 희생막(180)이 형성될 수 있다. 희생막(180)은 제2 마스크 패턴(M2) 상에 형성된 제1 트렌치 패시배이션막(135) 상에도 형성될 수 있다.
희생막(180)은 예를 들어, SOH를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 10을 참조하면, 에치-백(etch-back) 공정을 통해, 제2 트렌치(T2) 내부의 희생막(180)의 일부가 식각될 수 있다. 이 경우, 제2 마스크 패턴(M2) 상에 형성된 희생막(180) 역시 식각될 수 있다.
에치-백(etch-back) 공정을 통해 희생막(180)이 식각된 후에, 희생막(180)은 제2 트렌치(T2)의 내부에만 존재할 수 있다. 희생막(180)의 상면(180a)은 제1 필링막(120L)의 하면(120b)과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 11을 참조하면, 제2 트렌치(T2)를 채우도록 희생막(180) 상에 서포터막(170L)이 형성될 수 있다. 서포터막(170L)은 제2 마스크 패턴(M2) 상에 형성된 제1 트렌치 패시배이션막(135) 상에도 형성될 수 있다.
서포터막(170L)의 하면(170b)은 제1 필링막(120L)의 하면(120b)과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 12를 참조하면, 서포터막(170L) 상에 제3 마스크 패턴(M3)을 형성한 후에, 제3 마스크 패턴(M3)을 마스크로 이용하여 서포터막(170L)이 식각될 수 있다. 제3 마스크 패턴(M3)의 평면 형상은 도 3에 도시된 제1 서포터(170)의 평면 형상과 동일할 수 있다.
도 13을 참조하면, 에싱 스트립(ashing strip) 공정을 통해, 제2 트렌치(T2) 내부의 희생막(180)이 제거될 수 있다. 희생막(180)은 서포터막(170L)이 형성되지 않은 영역의 제2 트렌치(T2)를 통해 수행될 수 있다.
도 14를 참조하면, 희생막(180)이 제거된 제2 트렌치(T2)의 내부를 채우도록 제2 필링막(130L)이 형성될 수 있다. 제2 필링막(130L)은 서포터막(170L)이 형성되지 않은 영역의 제2 트렌치(T2)의 내부, 노출된 제1 트렌치 패시배이션막(135), 노출된 서포터막(170L) 및 제3 마스크 패턴(M3)을 덮도록 형성될 수 있다.
도 15를 참조하면, 평탄화 식각 공정(예를 들어, CMP 공정)을 수행하여, 기판(100)의 제1 면(100a) 상에 형성된 제2 필링막(130L), 제3 마스크 패턴(M3), 서포터막(170L), 제1 트렌치 패시배이션막(135), 제2 마스크 패턴(M2), 제1 필링막(120L) 및 제1 마스크 패턴(M1)이 제거될 수 있다.
평탄화 식각 공정을 통해, 도 15에 도시된 바와 같이, 기판(100)의 제1 면(100a)과 동일 평면 상에 제1 소자 분리막(120) 및 제1 서포터(170)가 노출될 수 있다.
이러한 공정을 통해, 제1 트렌치(T1) 내부에 제1 소자 분리막(120)이 형성되고, 제2 트렌치(T2)의 내부에 제2 소자 분리막(130) 및 제1 서포터(170)가 각각 형성될 수 있다.
도 16을 참조하면, 복수의 광전 변환 소자(PD)가 기판(100)의 내부에서 제1 소자 분리막(120) 및 제2 소자 분리막(130)의 양 측에 형성될 수 있다. 복수의 광전 변환 소자(PD)는 이온 주입(ion implantation) 공정을 통해 형성될 수 있다.
이어서, 기판(100)의 제1 면(100a) 상에 복수의 게이트(115)가 형성될 수 있다. 이 경우, 복수의 게이트(115) 각각은 제1 소자 분리막(120)과 오버랩되지 않도록 형성될 수 있다. 이로 인해, 제1 소자 분리막(120)은 복수의 게이트(115) 사이에 배치될 수 있다.
이어서, 기판(100)의 제1 면(100a), 복수의 게이트(115), 제1 소자 분리막(120) 및 제1 서포터(170)를 덮도록 절연막(105)이 형성될 수 있다. 이 경우, 도 3을 참조하면, 절연막(105)은 제1 서포터(170)가 형성되지 않은 제2 트렌치(T2)의 내부의 제2 소자 분리막(130) 상에도 형성될 수 있다.
이어서, 층간 절연막(112)과 금속 배선(114)을 포함하는 절연 구조체(110)가 절연막(105) 상에 형성될 수 있다.
도 17을 참조하면, 기판(100)의 두께를 감소시키기 위해, 기판(100)의 일부가 제거될 수 있다. 이 경우, 기판(100)을 뒤집어서 기판(100)의 제2 면(100b)이 위로 향하게 한 후에, 평탄화 식각 공정(예를 들어, CMP 공정)을 수행하여 기판(100)의 일부가 제거될 수 있다. 기판(100)의 일부를 제거하는 평탄화 식각 공정을 통해, 제2 트렌치(T2) 내에 형성된 제1 트렌치 패시배이션막(135)이 기판(100)의 제2 면(100b)과 동일 평면 상에 노출될 수 있다.
도 4를 참조하면, 기판(100)의 제2 면(100b) 상에 패시배이션막(138)이 형성될 수 있다. 패시배이션막(138)은 예를 들어, 원자층 증착법(ALD), 물리적 기상 증착법(PVD) 및 화학적 기상 증착법(CVD) 중 어느 하나를 이용하여 형성될 수 있다. 이어서, 패시배이션막(138) 상에 평탄화막(140)이 형성될 수 있다.
평탄화막(140)이 형성된 후에, 평탄화막(140) 상에 컬러 필터(150) 및 마이크로 렌즈(160)를 형성함으로써 도 4에 도시된 이미지 센서가 제조될 수 있다.
이하에서, 도 18을 참조하여 본 발명의 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 18은 본 발명의 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 18을 참조하면, 본 발명의 다른 몇몇 실시예에 따른 이미지 센서는 제2 소자 분리막(230)이 형성되는 제3 트렌치(T3)가 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제3 트렌치(T3)의 상면(T3a)은 기판(100)의 내부에 형성될 수 있다.
제1 트렌치 패시배이션막(235)은 제3 트렌치(T3) 내에서 제3 트렌치(T3)의 측벽 및 상부를 따라 배치될 수 있다.
이하에서, 도 19를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 19는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 19를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제1 소자 분리막(320) 및 제1 서포터(370)가 기판(100)의 제2 면(100b)에 배치될 수 있다.
제1 소자 분리막(320) 및 제1 서포터(370)가 형성되는 제4 트렌치(T4)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 내부로 연장되도록 형성될 수 있다. 제2 소자 분리막(330)이 형성되는 제5 트렌치(T5)는 기판(100)의 제2 면(100b)으로부터 제1 소자 분리막(320)을 관통하여 기판(100)의 제1 면(100a)까지 연장될 수 있다.
제1 트렌치 패시배이션막(335)은 제5 트렌치(T5) 내에서 제5 트렌치(T5)의 측벽 및 바닥면을 따라 배치될 수 있다.
기판(100)의 제2 면(100b), 제1 소자 분리막(320)의 상면(320a) 및 제1 서포터(370)의 상면(370a)은 동일 평면 상에 형성될 수 있다. 또한, 제1 소자 분리막(320)의 하면(320b) 및 제1 서포터(370)의 하면(370b)은 동일 평면 상에 형성될 수 있다.
복수의 게이트(115)는 제4 트렌치(T4)가 형성되는 기판(100)의 제2 면(100b)과 대향하는 기판(100)의 제1 면(100a) 상에 형성될 수 있다.
이하에서, 도 20을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 20은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 20을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제1 소자 분리막(420) 및 제1 서포터(470)가 기판(100)의 제2 면(100b)에 배치될 수 있다.
제1 소자 분리막(420) 및 제1 서포터(470)가 형성되는 제4 트렌치(T4)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 내부로 연장되도록 형성될 수 있다. 제2 소자 분리막(430)이 형성되는 제6 트렌치(T6)는 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제6 트렌치(T6)의 하면(T6a)은 기판(100)의 내부에 형성될 수 있다.
제1 트렌치 패시배이션막(435)은 제6 트렌치(T6) 내에서 제6 트렌치(T6)의 측벽 및 바닥면을 따라 배치될 수 있다.
기판(100)의 제2 면(100b), 제1 소자 분리막(420)의 상면(420a) 및 제1 서포터(470)의 상면(470a)은 동일 평면 상에 형성될 수 있다. 또한, 제1 소자 분리막(420)의 하면(420b) 및 제1 서포터(470)의 하면(470b)은 동일 평면 상에 형성될 수 있다.
이하에서, 도 21을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 21은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 21을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제2 소자 분리막(530)이 형성되는 제3 트렌치(T3)가 기판(100)의 제1 면(100a)으로부터 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제3 트렌치(T3)의 상면(T3a)은 기판(100)의 내부에 형성될 수 있다.
제1 트렌치 패시배이션막(535)은 제3 트렌치(T3) 내에서 제3 트렌치(T3)의 측벽 및 상부를 따라 배치될 수 있다.
제3 소자 분리막(591)은 기판(100)의 제2 면(100b)에 배치될 수 있다. 제3 소자 분리막(591)이 형성되는 제4 트렌치(T4)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 내부로 연장되도록 형성될 수 있다. 제4 소자 분리막(592)이 형성되는 제6 트렌치(T6)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제6 트렌치(T6)의 하면(T6a)은 기판(100)의 내부에 형성될 수 있다.
제3 트렌치(T3)와 제6 트렌치(T6)는 제3 방향(Z)으로 오버랩되도록 형성될 수 있다. 제3 트렌치(T3)의 상면(T3a)은 제6 트렌치(T6)의 하면(T6a)과 접하도록 형성될 수 있다.
제2 트렌치 패시배이션막(595)은 제6 트렌치(T6) 내에서 제6 트렌치(T6)의 측벽 및 바닥면을 따라 배치될 수 있다. 기판(100)의 제2 면(100b) 및 제3 소자 분리막(591)의 상면(591a)은 동일 평면 상에 형성될 수 있다.
이하에서, 도 22를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 22는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 22를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제2 소자 분리막(630)이 형성되는 제3 트렌치(T3)가 기판(100)의 제1 면(100a)으로부터 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제3 트렌치(T3)의 상면(T3a)은 기판(100)의 내부에 형성될 수 있다.
제1 트렌치 패시배이션막(635)은 제3 트렌치(T3) 내에서 제3 트렌치(T3)의 측벽 및 상부를 따라 배치될 수 있다.
제3 소자 분리막(691)은 기판(100)의 제2 면(100b)에 배치될 수 있다. 제3 소자 분리막(691) 및 제2 서포터(670)가 형성되는 제4 트렌치(T4)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 내부로 연장되도록 형성될 수 있다. 제4 소자 분리막(692)이 형성되는 제6 트렌치(T6)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제6 트렌치(T6)의 하면(T6a)은 기판(100)의 내부에 형성될 수 있다.
제3 트렌치(T3)와 제6 트렌치(T6)는 제3 방향(Z)으로 오버랩되도록 형성될 수 있다. 제3 트렌치(T3)의 상면(T3a)은 제6 트렌치(T6)의 하면(T6a)과 접하도록 형성될 수 있다.
제2 트렌치 패시배이션막(695)은 제6 트렌치(T6) 내에서 제6 트렌치(T6)의 측벽 및 바닥면을 따라 배치될 수 있다. 기판(100)의 제2 면(100b), 제3 소자 분리막(691)의 상면(691a) 및 제2 서포터(670)의 상면(670a)은 동일 평면 상에 형성될 수 있다. 또한, 제3 소자 분리막(691)의 하면(691b) 및 제2 서포터(670)의 하면(670b)은 동일 평면 상에 형성될 수 있다.
이하에서, 도 23을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 23은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 23을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제2 소자 분리막(730)이 형성되는 제7 트렌치(T7)가 기판(100)의 제1 면(100a)으로부터 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제7 트렌치(T7)의 상면(T7a)은 기판(100)의 내부에 형성될 수 있다.
제1 트렌치 패시배이션막(735)은 제7 트렌치(T7) 내에서 제7 트렌치(T7)의 측벽 및 상부를 따라 배치될 수 있다.
제3 소자 분리막(791)은 기판(100)의 제2 면(100b)에 배치될 수 있다. 제3 소자 분리막(791)이 형성되는 제4 트렌치(T4)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 내부로 연장되도록 형성될 수 있다. 제4 소자 분리막(792)이 형성되는 제8 트렌치(T8)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제8 트렌치(T8)의 하면(T8a)은 기판(100)의 내부에 형성될 수 있다.
제7 트렌치(T7)와 제8 트렌치(T8)는 제3 방향(Z)으로 오버랩되도록 형성될 수 있다. 제7 트렌치(T7)의 상면(T7a)은 제8 트렌치(T8)의 하면(T8a)과 이격될 형성될 수 있다. 즉, 제7 트렌치(T7)의 상면(T7a)과 제8 트렌치(T8)의 하면(T8a) 사이에 기판(100)이 배치될 수 있다.
제2 트렌치 패시배이션막(795)은 제8 트렌치(T8) 내에서 제8 트렌치(T8)의 측벽 및 바닥면을 따라 배치될 수 있다. 기판(100)의 제2 면(100b) 및 제3 소자 분리막(791)의 상면(791a)은 동일 평면 상에 형성될 수 있다.
이하에서, 도 24를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 24는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 24를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제2 소자 분리막(830)이 형성되는 제7 트렌치(T7)가 기판(100)의 제1 면(100a)으로부터 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제8 트렌치(T8)의 하면(T8a)은 기판(100)의 내부에 형성될 수 있다.
제1 트렌치 패시배이션막(835)은 제7 트렌치(T7) 내에서 제7 트렌치(T7)의 측벽 및 상부를 따라 배치될 수 있다.
제3 소자 분리막(891)은 기판(100)의 제2 면(100b)에 배치될 수 있다. 제3 소자 분리막(891) 및 제2 서포터(870)가 형성되는 제4 트렌치(T4)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 내부로 연장되도록 형성될 수 있다. 제4 소자 분리막(892)이 형성되는 제8 트렌치(T8)는 기판(100)의 제2 면(100b)으로부터 기판(100)의 일정 영역까지만 연장될 수 있다. 즉, 제8 트렌치(T8)의 하면(T8a)은 기판(100)의 내부에 형성될 수 있다.
제7 트렌치(T7)와 제8 트렌치(T8)는 제3 방향(Z)으로 오버랩되도록 형성될 수 있다. 제7 트렌치(T7)의 상면(T7a)은 제8 트렌치(T8)의 하면(T8a)과 이격될 형성될 수 있다. 즉, 제7 트렌치(T7)의 상면(T7a)과 제8 트렌치(T8)의 하면(T8a) 사이에 기판(100)이 배치될 수 있다.
제2 트렌치 패시배이션막(895)은 제8 트렌치(T8) 내에서 제8 트렌치(T8)의 측벽 및 바닥면을 따라 배치될 수 있다. 기판(100)의 제2 면(100b), 제3 소자 분리막(891)의 상면(891a) 제2 서포터(870)의 상면(870a)은 동일 평면 상에 형성될 수 있다. 또한, 제3 소자 분리막(891)의 하면(891b) 및 제2 서포터(870)의 하면(870b)은 동일 평면 상에 형성될 수 있다.
이하에서, 도 25를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 25는 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 25를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제2 트렌치(T2)의 내벽을 따라 배치되는 희생막(180)을 포함할 수 있다.
구체적으로, 제2 트렌치(T2)의 내부에 배치된 제1 트렌치 패시배이션막(135) 상에 희생막(180)이 배치될 수 있다. 다만, 희생막(180)은 제1 트렌치 패시배이션막(135)과 제1 서포터(170) 사이에는 배치되는 않는다.
제2 소자 분리막(930)은 희생막(180) 상에서 제2 트렌치(T2)의 내부를 채우도록 배치될 수 있다.
이하에서, 도 26을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 3에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 26은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 26을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제1 서포터(1070)가 복수의 광전 변환 소자(PD) 각각의 사이에 배치되는 제1 내지 제4 부분(1071, 1072, 1073, 1074)을 포함할 수 있다.
제1 서포터(1070)의 제1 부분(1071)과 제1 서포터(1070)의 제2 부분(1072) 사이에는 제2 소자 분리막(1030)이 배치될 수 있다. 즉, 제1 서포터(1070)의 제1 부분(1071)은 제1 서포터(1070)의 제2 부분(1072)과 연결되지 않는다.
제1 서포터(1070)의 제3 부분(1073)과 제1 서포터(1070)의 제4 부분(1074) 사이에는 제2 소자 분리막(1030)이 배치될 수 있다. 즉, 제1 서포터(1070)의 제3 부분(1073)은 제1 서포터(1070)의 제4 부분(1074)과 연결되지 않는다.
이하에서, 도 27을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 3에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 27은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 27을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제1 서포터(1170)가 복수의 광전 변환 소자(PD) 각각의 사이에 배치되는 제1 내지 제5 부분(1171, 1172, 1173, 1174, 1175)을 포함할 수 있다.
제1 서포터(1170)의 제1 부분(1171)은 제1 광전 변환 소자(PD1)와 제1 방향(X)으로 완전히 오버랩되도록 형성될 수 있다. 제1 서포터(1170)의 제2 부분(1172)은 제4 광전 변환 소자(PD4)와 제1 방향(X)으로 완전히 오버랩되도록 형성될 수 있다. 제1 서포터(1170)의 제4 부분(1174)은 제1 광전 변환 소자(PD1)와 제2 방향(Y)으로 완전히 오버랩되도록 형성될 수 있다. 제1 서포터(1170)의 제5 부분(1175)은 제4 광전 변환 소자(PD4)와 제2 방향(Y)으로 완전히 오버랩되도록 형성될 수 있다. 제1 서포터(1170)의 제3 부분(1173)은 제1 부분(1171), 제2 부분(1172), 제4 부분(1174) 및 제5 부분(1175) 각각의 사이에 배치되어 제1 부분(1171), 제2 부분(1172), 제4 부분(1174) 및 제5 부분(1175) 각각을 연결할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판
115: 게이트
120: 제1 소자 분리막 130: 제2 소자 분리막
135: 제1 트렌치 패시배이션막 138: 패시배이션막
140: 평탄화막 150: 컬러필터
160: 마이크로 렌즈 170: 제1 서포터
180: 희생막
120: 제1 소자 분리막 130: 제2 소자 분리막
135: 제1 트렌치 패시배이션막 138: 패시배이션막
140: 평탄화막 150: 컬러필터
160: 마이크로 렌즈 170: 제1 서포터
180: 희생막
Claims (20)
- 서로 대향하는 제1 면 및 제2 면을 포함하는 기판;
상기 기판의 내부에 서로 이격되어 배치되는 복수의 광전 변환 소자;
상기 복수의 광전 변환 소자 각각의 사이에서 상기 기판의 상기 제1 면으로부터 상기 기판의 내부로 연장되는 제1 트렌치;
상기 제1 트렌치의 내부에 배치되는 제1 서포터; 및
상기 제1 트렌치의 내부에서 상기 제1 서포터의 양 측벽을 따라 배치되는 제1 소자 분리막을 포함하되,
상기 제1 서포터의 하면은 상기 기판의 상기 제1 면과 동일 평면 상에 형성되는 이미지 센서. - 제 1항에 있어서,
상기 제1 트렌치 상에 형성되고, 상기 기판 내부로 연장되는 제2 트렌치와,
상기 제2 트렌치의 내부에 배치되는 제2 소자 분리막을 더 포함하는 이미지 센서. - 제 2항에 있어서,
상기 제2 트렌치는 상기 기판의 상기 제2 면까지 연장되는 이미지 센서. - 제 2항에 있어서,
상기 복수의 광전 변환 소자 각각의 사이에서 상기 기판의 상기 제2 면으로부터 상기 기판의 내부로 연장되는 제3 트렌치와,
상기 제3 트렌치의 하부에 형성되고, 상기 기판 내부로 연장되는 제4 트렌치와,
상기 제3 트렌치의 내부에 배치되는 제3 소자 분리막과,
상기 제4 트렌치의 내부에 배치되는 제4 소자 분리막을 더 포함하는 이미지 센서. - 제 4항에 있어서,
상기 제2 트렌치의 상면은 상기 제4 트렌치의 하면과 접하는 이미지 센서. - 제 5항에 있어서,
상기 제3 트렌치의 내부에 배치되는 제2 서포터를 더 포함하는 이미지 센서. - 제 4항에 있어서,
상기 제2 트렌치의 상면은 상기 제4 트렌치의 하면과 이격되는 이미지 센서. - 제 2항에 있어서,
상기 제2 트렌치의 상면은 상기 기판의 내부에 형성되는 이미지 센서. - 제 2항에 있어서,
상기 제2 트렌치의 내벽을 따라 배치되는 희생막을 더 포함하는 이미지 센서. - 제 1항에 있어서,
상기 제1 서포터의 상면은 상기 제1 소자 분리막의 상면과 동일 평면 상에 형성되는 이미지 센서. - 제 1항에 있어서,
상기 기판의 상기 제1 면 상에 배치되는 게이트를 더 포함하는 이미지 센서. - 제 1항에 있어서,
상기 기판의 상기 제2 면 상에 배치되는 게이트를 더 포함하는 이미지 센서. - 서로 대향하는 제1 면 및 제2 면을 포함하는 기판;
상기 기판의 내부에 배치되고, 제1 광전 변환 소자와, 상기 제1 광전 변환 소자와 제1 방향으로 이격된 제2 광전 변환 소자와, 상기 제1 광전 변환 소자와 상기 제1 방향과 수직인 제2 방향으로 이격된 제3 광전 변환 소자와, 상기 제3 광전 변환 소자와 상기 제1 방향으로 이격된 제4 광전 변환 소자를 포함하는 복수의 광전 변환 소자;
상기 제1 광전 변환 소자와 상기 제2 광전 변환 소자 사이에 배치되는 제1 부분 및 상기 제3 광전 변환 소자와 상기 제4 광전 변환 소자 사이에 배치되는 제2 부분을 포함하는 서포터; 및
상기 기판의 내부에서 상기 서포터의 양 측벽을 따라 배치되는 제1 소자 분리막을 포함하되,
상기 서포터의 하면은 상기 기판의 상기 제1 면과 동일 평면 상에 형성되는 이미지 센서. - 제 13항에 있어서,
상기 서포터는 상기 제1 부분과 상기 제2 부분을 연결하는 제3 부분을 더 포함하는 이미지 센서. - 제 13항에 있어서,
상기 제1 부분은 상기 제1 광전 변환 소자와 상기 제1 방향으로 완전히 오버랩되는 이미지 센서. - 제 13항에 있어서,
상기 기판의 내부에서 상기 제1 소자 분리막 상에 배치되는 제2 소자 분리막을 더 포함하는 이미지 센서. - 제 16항에 있어서,
상기 제1 부분과 상기 제2 부분 사이에 상기 제2 소자 분리막이 배치되는 이미지 센서. - 서로 대향하는 제1 면 및 제2 면을 포함하는 기판;
상기 기판의 내부에 서로 이격되어 배치되는 복수의 광전 변환 소자;
상기 복수의 광전 변환 소자 각각의 사이에 배치되고, 상기 기판의 상기 제1 면에 노출되는 제1 소자 분리막;
상기 기판의 내부에서 상기 제1 소자 분리막 상에 배치되는 제2 소자 분리막; 및
상기 제1 소자 분리막 내에 배치되고, 하면이 상기 기판의 상기 제1 면과 동일 평면 상에 형성되는 서포터를 포함하는 이미지 센서. - 제 18항에 있어서,
상기 복수의 광전 변환 소자 각각의 사이에 배치되고, 상기 기판의 상기 제2 면에 노출되는 제3 소자 분리막과,
상기 제2 소자 분리막과 상기 제3 소자 분리막 사이에 배치되는 제4 소자 분리막을 더 포함하는 이미지 센서. - 제 18항에 있어서,
상기 기판의 상기 제1 면 상에 배치되는 게이트를 더 포함하는 이미지 센서.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190002612A KR102651721B1 (ko) | 2019-01-09 | 2019-01-09 | 이미지 센서 |
| US16/655,762 US11257857B2 (en) | 2019-01-09 | 2019-10-17 | Image sensors including photoelectric conversion devices, trench, supporter, and isolation layer |
| CN201911423578.7A CN111430389A (zh) | 2019-01-09 | 2019-12-31 | 图像传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190002612A KR102651721B1 (ko) | 2019-01-09 | 2019-01-09 | 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200086445A true KR20200086445A (ko) | 2020-07-17 |
| KR102651721B1 KR102651721B1 (ko) | 2024-03-26 |
Family
ID=71404841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190002612A KR102651721B1 (ko) | 2019-01-09 | 2019-01-09 | 이미지 센서 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11257857B2 (ko) |
| KR (1) | KR102651721B1 (ko) |
| CN (1) | CN111430389A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230017405A (ko) * | 2021-07-27 | 2023-02-06 | 삼성전자주식회사 | 이미지 센서 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010225818A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| KR20150101681A (ko) * | 2014-02-27 | 2015-09-04 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR20160000046A (ko) * | 2014-06-23 | 2016-01-04 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR20180081203A (ko) * | 2017-01-05 | 2018-07-16 | 삼성전자주식회사 | 이미지 센서 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461975B1 (ko) * | 2002-12-27 | 2004-12-17 | 매그나칩 반도체 유한회사 | 이미지센서의 트렌치 소자분리막 형성방법 |
| KR100668838B1 (ko) | 2005-03-15 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| KR100660338B1 (ko) * | 2005-12-28 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그의 제조방법 |
| KR100900148B1 (ko) | 2007-10-31 | 2009-06-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101550866B1 (ko) | 2009-02-09 | 2015-09-08 | 삼성전자주식회사 | 광학적 크로스토크를 개선하기 위하여, 절연막의 트렌치 상부만을 갭필하여 에어 갭을 형성하는 이미지 센서의 제조방법 |
| US8119476B2 (en) | 2009-12-24 | 2012-02-21 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having sidewall supports and capacitors formed thereby |
| JP5682174B2 (ja) * | 2010-08-09 | 2015-03-11 | ソニー株式会社 | 固体撮像装置とその製造方法、並びに電子機器 |
| FR2969384A1 (fr) * | 2010-12-21 | 2012-06-22 | St Microelectronics Sa | Capteur d'image a intermodulation reduite |
| FR2974239A1 (fr) * | 2011-04-12 | 2012-10-19 | St Microelectronics Crolles 2 | Procede de realisation d'un capteur d'images a eclairement par la face arriere |
| US9698013B2 (en) | 2013-09-04 | 2017-07-04 | Intel Corporation | Methods and structures to prevent sidewall defects during selective epitaxy |
| US10529767B2 (en) | 2015-07-16 | 2020-01-07 | Sony Semiconductor Solutions Corporation | Solid state image sensor, fabrication method, and electronic apparatus |
| US9728570B2 (en) | 2015-11-09 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench isolation fabrication for BSI image sensor |
| KR102545170B1 (ko) * | 2015-12-09 | 2023-06-19 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR102600673B1 (ko) * | 2016-08-05 | 2023-11-13 | 삼성전자주식회사 | 이미지 센서 |
| KR102589016B1 (ko) * | 2016-08-25 | 2023-10-16 | 삼성전자주식회사 | 반도체 소자 |
-
2019
- 2019-01-09 KR KR1020190002612A patent/KR102651721B1/ko active IP Right Grant
- 2019-10-17 US US16/655,762 patent/US11257857B2/en active Active
- 2019-12-31 CN CN201911423578.7A patent/CN111430389A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010225818A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| KR20150101681A (ko) * | 2014-02-27 | 2015-09-04 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR20160000046A (ko) * | 2014-06-23 | 2016-01-04 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR20180081203A (ko) * | 2017-01-05 | 2018-07-16 | 삼성전자주식회사 | 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111430389A (zh) | 2020-07-17 |
| US11257857B2 (en) | 2022-02-22 |
| KR102651721B1 (ko) | 2024-03-26 |
| US20200219911A1 (en) | 2020-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8958002B2 (en) | Image sensors | |
| US9466629B2 (en) | Image sensor and method of fabricating the same | |
| KR102551489B1 (ko) | 이미지 센서 | |
| US11538837B2 (en) | Semiconductor imaging device having improved dark current performance | |
| US11469266B2 (en) | Image sensor including a first and a second isolation layer | |
| KR20180019281A (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR20180078516A (ko) | 이미지 센서 및 그 제조 방법 | |
| US10497736B2 (en) | Backside illuminated image sensor | |
| US11670657B2 (en) | Image sensor including fence structure disposed laterally of color filters | |
| TWI556423B (zh) | 影像感測裝置及半導體結構 | |
| KR102651721B1 (ko) | 이미지 센서 | |
| US20230017156A1 (en) | Image sensor | |
| CN115692440A (zh) | 图像传感器 | |
| US20220375982A1 (en) | Image sensors and methods of fabricating the same | |
| US20230092590A1 (en) | Image sensor | |
| KR102498503B1 (ko) | 이미지 센서 | |
| US20240145513A1 (en) | Image sensor and method of fabricating the same | |
| KR102318195B1 (ko) | 이미지 센서의 제조 방법 | |
| CN115863373A (zh) | 图像传感器 | |
| KR20230127113A (ko) | 이미지 센서 | |
| JP2023123392A (ja) | イメージセンサー | |
| CN116646362A (zh) | 图像传感器 | |
| CN115763503A (zh) | 图像传感器及制造其的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |