CN115763503A - 图像传感器及制造其的方法 - Google Patents

图像传感器及制造其的方法 Download PDF

Info

Publication number
CN115763503A
CN115763503A CN202211067322.9A CN202211067322A CN115763503A CN 115763503 A CN115763503 A CN 115763503A CN 202211067322 A CN202211067322 A CN 202211067322A CN 115763503 A CN115763503 A CN 115763503A
Authority
CN
China
Prior art keywords
barrier
layer
region
image sensor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211067322.9A
Other languages
English (en)
Inventor
田慜焕
朴灿镐
边炅来
李昌圭
张钟光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115763503A publication Critical patent/CN115763503A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种图像传感器包括：包括多个像素区的半导体基板；在半导体基板上的抗反射层；提供在抗反射层上和像素区中的滤色器；以及设置在滤色器中的相邻滤色器之间的栅栏结构，其中栅栏结构包括：穿透抗反射层的下部；在抗反射层上的上部；以及在下部与上部之间的中间部，其中栅栏结构具有底切区，该底切区提供在中间部的两侧并且在栅栏结构的上部与抗反射层的顶表面之间。

Description

图像传感器及制造其的方法
技术领域
本公开涉及图像传感器及制造其的方法，具体地，涉及具有改进的电特性的图像传感器及制造其的方法。
背景技术
图像传感器是将光信号转换成电信号的器件。例如，图像传感器是检测和传递用于制作图像的信息的传感器。目前，在各种应用(诸如数码相机、摄像机、个人通信系统、游戏机、安全摄像机、用于医疗应用的微型摄像机和/或机器人)中对高性能图像传感器的需求不断增加。
电子图像传感器的两种主要类型是电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器。CCD和CMOS传感器均基于MOS技术，其中CCD基于MOS电容器，CMOS传感器基于MOS场效应晶体管(MOSFET)放大器。CMOS图像传感器可以以简化的方式操作，并且由于CMOS图像传感器的信号处理电路可以集成在单个芯片上，因此可以减小其尺寸。此外，由于CMOS图像传感器可消耗少量电力，因此可以容易地应用于具有有限电池容量的电子设备中。此外，由于可以使用现有的CMOS制造技术来制造CMOS图像传感器，因此可以降低其制造成本。此外，由于CMOS图像传感器可以制成具有高分辨率，因此其使用正在迅速增加。
发明内容
本发明构思的实施方式提供了具有改进的电特性的图像传感器及制造其的方法。
根据本发明构思的一实施方式，一种图像传感器包括：包括多个像素区的半导体基板；在半导体基板上的抗反射层；提供在抗反射层上和像素区中的滤色器；以及设置在滤色器中的相邻滤色器之间的栅栏结构，其中栅栏结构包括：穿透抗反射层的下部；在抗反射层上的上部；以及在下部与上部之间的中间部，其中栅栏结构具有底切区，该底切区提供在中间部的两侧并且在栅栏结构的上部与抗反射层的顶表面之间。
根据本发明构思的一实施方式，一种图像传感器包括：包括多个像素区的半导体基板；在半导体基板上的抗反射层；提供在抗反射层上和像素区中的滤色器；以及设置在滤色器的相邻滤色器之间的栅栏结构，栅栏结构包括气隙，其中栅栏结构包括：第一栅栏图案，提供在抗反射层中以限定气隙的下部区域；阻挡图案，提供在抗反射层的顶表面上以覆盖第一栅栏图案的相反侧表面的部分；以及第二栅栏图案，提供在第一栅栏图案和阻挡图案上以限定气隙的上部区域，其中阻挡图案提供在底切区中。
根据本发明构思的一实施方式，一种图像传感器包括：半导体基板，具有彼此相反的第一表面和第二表面并且是第一导电类型，半导体基板包括光接收区、光阻挡区和焊盘区；像素隔离结构，提供在光接收区和光阻挡区中以限定多个像素区；提供在像素区中的光电转换区；多个微透镜，设置在半导体基板的第二表面上且提供在像素区中；滤色器，设置在微透镜与半导体基板的第二表面之间且提供在像素区中；抗反射层，设置在滤色器与半导体基板的第二表面之间；以及设置在滤色器的相邻滤色器之间的栅栏结构，其中栅栏结构包括：穿透抗反射层的一部分的下部；突出于抗反射层之上的上部；以及在下部与上部之间的中间部，其中栅栏结构具有底切区，该底切区提供在中间部的两侧并且在栅栏结构的上部与抗反射层的顶表面之间。
根据本发明构思的一实施方式，一种制造图像传感器的方法包括：在包括多个像素区的半导体基板上形成抗反射层；在抗反射层上顺序地形成阻挡层和第一栅栏层；通过图案化抗反射层、阻挡层和第一栅栏层形成沟槽；形成第二栅栏层以覆盖第一栅栏层的顶表面和沟槽的内表面；在第二栅栏层上形成第三栅栏层，第三栅栏层包括沟槽上的气隙；以及通过图案化第三栅栏层、第二栅栏层、第一栅栏层和阻挡层形成栅栏结构。
附图说明
图1是示出根据本发明构思的一实施方式的图像传感器的框图。
图2A和图2B是示出根据本发明构思的一实施方式的图像传感器的单位像素的电路图。
图3是示出根据本发明构思的一实施方式的图像传感器的一部分的平面图。
图4是沿图3的线I-I'截取的截面图，以示出根据本发明构思的一实施方式的图像传感器。
图5A是示出图4的部分“A”的放大截面图。
图5B是示出图5A的部分“B”的放大截面图。
图6A、图6B、图6C和图6D是放大截面图，其每个示出了根据本发明构思的一实施方式的图像传感器的一部分(例如，图4的部分A)。
图7A和图7B是截面图，其每个示出了根据本发明构思的一实施方式的图像传感器。
图8、图9、图10、图11和图12是沿图3的线I-I'截取的截面图，以示出根据本发明构思的一实施方式的制造图像传感器的方法。
图13A、图13B、图13C、图13D和图13E是截面图，其对应于图4的部分“A”并且示出了根据本发明构思的一实施方式的形成图像传感器的栅栏结构的方法。
图14是示出根据本发明构思的一实施方式的包括半导体器件的图像传感器的示意平面图。
图15和图16是沿图14的线II-II'截取的截面图，以示出根据本发明构思的一实施方式的图像传感器。
具体实施方式
现在将参照附图更充分地描述本发明构思的示例实施方式。
图1是示出根据本发明构思的一实施方式的图像传感器的框图。
参照图1，图像传感器可以包括有源像素传感器阵列1、行解码器2、行驱动器3、列解码器4、定时发生器5、相关双采样器(CDS)6、模数转换器(ADC)7、以及输入/输出(I/O)缓冲器8。
有源像素传感器阵列1可以包括二维排列以将光信号转换为电信号的多个单位像素。有源像素传感器阵列1可以由从行驱动器3传输的多个驱动信号(诸如像素选择信号、复位信号和电荷传输信号)驱动。被转换的电信号可以提供给CDS 6。
行驱动器3可以被配置为基于行解码器2的解码结果将用于驱动多个单位像素的驱动信号提供给有源像素传感器阵列1。在单位像素排列成矩阵形状(例如，排列成行和列)的情况下，可以将驱动信号提供给相应的行。
定时发生器5可以被配置为向行解码器2和列解码器4提供定时信号和控制信号。
CDS 6可以被配置为接收在有源像素传感器阵列1中产生的电信号，并对接收到的电信号执行保持和采样操作。例如，CDS 6可以对特定噪声电平和电信号中的至少一个的信号电平执行双采样操作，并且可以输出与噪声电平和信号电平之间的差相对应的差电平。
ADC 7可以被配置为将对应于从CDS 6输出的差电平的模拟信号转换为数字信号，然后将被转换的数字信号输出到I/O缓冲器8。
I/O缓冲器8可以被配置为基于列解码器4的解码结果锁存数字信号并将被锁存的数字信号顺序地输出到图像信号处理单元。
图2A和图2B是示出根据本发明构思的一实施方式的图像传感器的单位像素的电路图。
参照图2A，单位像素P可以包括多个光电转换器件PD1和PD2、多个传输晶体管TX1和TX2、第一浮置扩散区FD1和第二浮置扩散区FD2、以及多个像素晶体管。
在本发明构思的一实施方式中，单位像素P可以包括第一光电转换器件PD1和第二光电转换器件PD2、第一传输晶体管TX1和第二传输晶体管TX2、以及共同连接到第一传输晶体管TX1和第二传输晶体管TX2的第一浮置扩散区FD1。
像素晶体管可以包括复位晶体管RX、源极跟随器晶体管SF、选择晶体管SEL和双转换增益晶体管DCX。图2A示出了其中每个单位像素P包括四个像素晶体管的示例，但是本发明构思不限于该示例。例如，每个单位像素P中的像素晶体管的数量可以被各种各样地改变以包括多于或少于四个像素晶体管。
第一光电转换器件PD1和第二光电转换器件PD2可以被配置为响应于入射光产生电荷并且累积地存储电荷。第一光电转换器件PD1和第二光电转换器件PD2中的每个可以是例如光电二极管、光电晶体管、光门、钉扎光电二极管(PPD)及其组合。
第一传输晶体管TX1和第二传输晶体管TX2可以被配置为将存储在第一光电转换器件PD1和第二光电转换器件PD2中的电荷传输到第一浮置扩散区FD1。第一传输晶体管TX1和第二传输晶体管TX2可以由第一传输信号TG1和第二传输信号TG2控制。例如，第一传输信号TG1和第二传输信号TG2可以分别施加到第一传输晶体管TX1和第二传输晶体管TX2的栅极。第一传输晶体管TX1和第二传输晶体管TX2可以共享第一浮置扩散区FD1。换言之，第一传输晶体管TX1和第二传输晶体管TX2可以连接到第一浮置扩散区FD1。
第一浮置扩散区FD1可以被配置为接收在第一光电转换器件PD1或第二光电转换器件PD2中产生的电荷，并且累积地存储电荷。源极跟随器晶体管SF可以由存储在第一浮置扩散区FD1中的光电荷量来控制。
复位晶体管RX可以响应于施加到复位晶体管RX的栅电极的复位信号RG周期性地复位存储在第一浮置扩散区FD1和第二浮置扩散区FD2中的电荷。在本发明构思的一实施方式中，复位晶体管RX可以包括连接到双转换增益晶体管DCX的漏极端子以及连接到像素电源电压VDD的源极端子。如果复位晶体管RX和双转换增益晶体管DCX导通，则像素电源电压VDD可以施加到第一浮置扩散区FD1和第二浮置扩散区FD2。因此，存储在第一浮置扩散区FD1和第二浮置扩散区FD2中的电荷可以被释放，结果，第一浮置扩散区FD1和第二浮置扩散区FD2可以被复位。
双转换增益晶体管DCX可以提供在第一浮置扩散区FD1和第二浮置扩散区FD2之间并且连接到第一浮置扩散区FD1和第二浮置扩散区FD2。例如，双转换增益晶体管DCX的第一端子可以连接到第二浮置扩散区FD2，并且双转换增益晶体管DCX的第二端子可以连接到第一浮置扩散区FD1。双转换增益晶体管DCX可以通过第二浮置扩散区FD2串联连接到复位晶体管RX。换言之，双转换增益晶体管DCX可以提供在第一浮置扩散区FD1和复位晶体管RX之间并且连接到第一浮置扩散区FD1和复位晶体管RX。双转换增益晶体管DCX可以被配置为响应于双转换增益控制信号DCG改变第一浮置扩散区FD1的电容CFD1，从而改变单位像素P的转换增益。
例如，在成像过程期间，不仅低亮度的光而且高亮度的光可以入射到像素阵列中，或者不仅高强度的光而且低强度的光可以入射到像素阵列中。因此，每个像素中的转换增益可以取决于入射光而变化。例如，当双转换增益晶体管DCX关断时，单位像素P可以具有第一转换增益，而当双转换增益晶体管DCX导通时，单位像素P可以具有比第一次转换增益高的第二转换增益。换言之，取决于双转换增益晶体管DCX的操作，第一转换增益模式(或高亮度模式)中的转换增益可以具有与第二转换增益模式(或低亮度模式)中的转换增益不同的值。
当双转换增益晶体管DCX关断时，第一浮置扩散区FD1可以具有对应于第一电容CFD1的电容。当双转换增益晶体管DCX导通时，第一浮置扩散区FD1可以连接到第二浮置扩散区FD2，并且第一浮置扩散区FD1和第二浮置扩散区FD2的电容可以是第一电容CFD1和第二电容CFD2的总和。换言之，当双转换增益晶体管DCX导通时，第一浮置扩散区FD1或第二浮置扩散区FD2的电容可以增加以降低转换增益，而当双转换增益晶体管DCX关断时，第一浮置扩散区FD1的电容可以减小以增加转换增益。
源极跟随器晶体管SF可以是源极跟随器缓冲放大器，其被配置为产生与第一浮置扩散区FD1中的要输入到源极跟随器栅电极的电荷量成比例的源极-漏极电流。源极跟随器晶体管SF可以放大第一浮置扩散区FD1的电位变化并且可以通过选择晶体管SEL将被放大的信号输出到输出线Vout。源极跟随器晶体管SF的源极端子可以连接到像素电源电压VDD，源极跟随器晶体管SF的漏极端子可以连接到选择晶体管SEL的源极端子。
选择晶体管SEL可以用于选择要被读出的单位像素PX的每一行以用于读取操作。当选择晶体管SEL通过施加到选择晶体管SEL的栅电极的选择信号SG导通时，通过源极跟随器晶体管SF的漏电极输出的电信号可以输出到输出线Vout。
参照图2B，单位像素P可以包括第一、第二、第三和第四光电转换器件PD1、PD2、PD3和PD4、第一、第二、第三和第四传输晶体管TX1、TX2、TX3和TX4、以及第一浮置扩散区FD1。类似于图2A的实施方式，单位像素P可以包括四个像素晶体管(例如，RX、DCX、SF和SEL)。
第一至第四传输晶体管TX1、TX2、TX3和TX4可以共享第一浮置扩散区FD1。第一至第四传输晶体管TX1、TX2、TX3和TX4的栅电极可以分别由第一、第二、第三和第四传输信号TG1、TG2、TG3和TG4控制。
图3是示出根据本发明构思的一实施方式的图像传感器的一部分的平面图。图4是沿图3的线I-I'截取的截面图，以示出根据本发明构思的一实施方式的图像传感器。图5A是示出图4的部分“A”的放大截面图。图5B是示出图5A的部分“B”的放大截面图。图6A至图6D是放大截面图，其每个示出了根据本发明构思的一实施方式的图像传感器的一部分(例如，图4的部分“A”)。
参照图3和图4，当在垂直截面图中观察时，根据本发明构思的一实施方式的图像传感器可以包括光电转换层10、读出电路层20和光学透明层30。
当在垂直截面图中观察时，光电转换层10可以设置在读出电路层20和光学透明层30之间。光电转换层10可以包括半导体基板100、像素隔离结构PIS和光电转换区PD。每个光电转换区PD可以被配置为将从外部入射的光转换成电信号。
半导体基板100可以具有彼此相反的第一或顶表面100a和第二或底表面100b。半导体基板100可以是包括体硅基板和外延层(它们顺序堆叠并且具有第一导电类型(例如，p型))的基板。在制造图像传感器的过程期间去除体硅基板的情况下，半导体基板100可以仅由p型外延层构成。在本发明构思的一实施方式中，半导体基板100可以是体半导体基板，其中形成有第一导电类型的阱。
在每个像素区PR中，器件隔离层105可以设置为与半导体基板100的第一表面100a相邻。器件隔离层105可以在半导体基板100中在半导体基板100的第一表面100a附近限定有源部分。器件隔离层105可以提供在通过使半导体基板100的第一表面100a凹入而形成的器件隔离沟槽中。器件隔离层105可以由绝缘材料形成或包括绝缘材料。
像素隔离结构PIS可以设置在半导体基板100中以限定多个像素区PR。在本发明构思的一实施方式中，像素区PR可以包括不同波长的光子入射到的第一、第二和第三像素区。第一至第三像素区可以在第一方向D1和第二方向D2上排列。
像素隔离结构PIS可以从半导体基板100的第一表面100a垂直延伸到半导体基板100的第二表面100b。像素隔离结构PIS可以穿透器件隔离层105的一部分。
像素隔离结构PIS可以包括在第一方向D1上延伸以彼此平行的第一部分P1、以及在第二方向D2上延伸以彼此平行并与第一部分P1交叉的第二部分P2。第一部分P1和第二部分P2可以形成格子结构或矩阵结构。当在平面图中观察时，像素隔离结构PIS可以被提供为包围每个像素区PR或每个光电转换区PD。
像素隔离结构PIS可以在半导体基板100的第一表面100a的水平处具有上宽度，并且可以在半导体基板100的底表面100b的水平处具有下宽度。下宽度可以基本上等于或小于上宽度。在本发明构思的一实施方式中，像素隔离结构PIS的宽度可以在从半导体基板100的第一表面100a朝向半导体基板100的第二表面100b的方向上逐渐减小。在本发明构思的另一实施方式中，像素隔离结构PIS的宽度可以在从半导体基板100的第二表面100b朝向半导体基板100的第一表面100a的方向上逐渐减小。
像素隔离结构PIS可以在垂直于半导体基板100的顶表面的方向(例如，在第三方向D3)上具有一长度。像素隔离结构PIS的长度可以基本上等于半导体基板100的垂直厚度。像素隔离结构PIS可以具有约10:1至约15:1的纵横比。
像素隔离结构PIS可以包括衬垫绝缘图案111、半导体图案113和间隙填充绝缘图案115。
衬垫绝缘图案111可以提供在半导体图案113和半导体基板100之间。衬垫绝缘图案111可以与半导体基板100直接接触。衬垫绝缘图案111可以从半导体基板100的第一表面100a延伸到半导体基板100的第二表面100b。衬垫绝缘图案111可以由具有低于半导体基板100的折射率的材料形成或者包括具有低于半导体基板100的折射率的材料。例如，衬垫绝缘图案111可以由基于硅的绝缘材料(例如，硅氮化物、硅氧化物和/或硅氮氧化物)和/或高k电介质材料(例如，铪氧化物和/或铝氧化物)中的至少一种形成或包括其中的至少一种。在本发明构思的一实施方式中，衬垫绝缘图案111可以包括由不同材料形成的多个层。
半导体图案113可以由晶体半导体材料(例如，多晶硅)中的至少一种形成或包括其中的至少一种。在本发明构思的一实施方式中，半导体图案113还可以包含第一导电类型或第二导电类型的掺杂剂。半导体图案113可以由未掺杂多晶硅层、掺杂多晶硅层、空气和其组合中的至少一种形成或包括其中的至少一种。
间隙填充绝缘图案115可以设置在半导体图案113的顶表面上，并且间隙填充绝缘图案115的顶表面可以位于与器件隔离层105的顶表面基本相同的水平。间隙填充绝缘图案115的底表面可以位于低于或等于器件隔离层105的底表面的水平的水平处。
间隙填充绝缘图案115的底表面可以具有圆化形状。间隙填充绝缘图案115可以由硅氧化物、硅氮氧化物和硅氮化物中的至少一种形成或包括其中的至少一种。间隙填充绝缘图案115可以与半导体图案113、读出电路层20和衬垫绝缘图案111接触。
光电转换区PD可以分别提供在像素区PR中。可以通过将具有不同于半导体基板100的第二导电类型的杂质注入到半导体基板100中来形成光电转换区PD。第一导电类型的半导体基板100和第二导电类型的光电转换区PD可以形成用作光电二极管的pn结。光电转换区PD可以产生与入射光的强度成比例的光电荷。
在本发明构思的一实施方式中，每个光电转换区PD在与半导体基板100的第一表面100a和第二表面100b相邻的部分之间可以具有掺杂浓度差，从而在半导体基板100的第一表面100a和第二表面100b之间具有非消失梯度的电势。例如，光电转换区PD可以包括垂直堆叠的多个杂质区。
读出电路层20可以设置在半导体基板100的第一表面100a上。读出电路层20可以包括电连接到光电转换区PD的像素晶体管(例如，金属氧化物半导体(MOS)晶体管)。例如，读出电路层20可以包括先前参照图2A和图2B描述的复位晶体管RX、选择晶体管SEL、双转换增益晶体管DCX和源极跟随器晶体管SF。
在每个像素区PR中，传输栅电极TG可以设置在半导体基板100的第一表面100a上。当在平面图中观察时，传输栅电极TG可以位于每个像素区PR的中心部分。传输栅电极TG的一部分可以设置在半导体基板100中，并且栅极绝缘层可以插置在传输栅电极TG和半导体基板100之间。栅极绝缘层可以由硅氧化物、硅氮氧化物、具有比硅氧化物高的介电常数的高k电介质材料和其组合中的至少一种形成，或者包括其中的至少一种。
浮置扩散区FD可以提供在半导体基板100的位于传输栅电极TG的一侧的部分中。例如，浮置扩散区FD可以位于传输栅电极TG和器件隔离层105之间。浮置扩散区FD可以通过将杂质注入到半导体基板100中来形成，并且可以具有与半导体基板100的导电类型不同的导电类型。例如，浮置扩散区FD可以是n型杂质区。
至少一个像素晶体管可以提供在每个像素区PR中以与传输栅电极TG间隔开。提供在每个像素区PR中的像素晶体管可以是参照图2A和图2B描述的复位晶体管RX、源极跟随器晶体管SF、双转换增益晶体管DCX和选择晶体管SEL之一。像素晶体管可以包括像素栅电极和源极/漏极区，其提供在半导体基板100的位于像素栅电极两侧的部分中。
传输栅电极TG和像素栅电极可以由例如掺杂多晶硅、金属材料、导电金属氮化物、导电金属硅化物材料、导电金属氧化物材料和其组合中的至少一种形成或包括其中的至少一种。
层间绝缘层210可以提供在半导体基板100的第一表面100a上以覆盖传输栅电极TG和像素栅电极。
连接到读出电路的互连结构221和223可以设置在层间绝缘层210中。互连结构221和223可以包括金属线223和将它们彼此连接的接触插塞221。
光学透明层30可以设置在半导体基板100的第二表面100b上。光学透明层30可以包括固定电荷层300、抗反射层310、栅栏结构320、保护层330、滤色器340、微透镜350和钝化层360。光学透明层30可以被配置为执行对从外部入射的光进行聚焦和过滤的操作，并将光提供给光电转换层10。
固定电荷层300可以设置在半导体基板100的第二表面100b上。例如，固定电荷层300可以直接接触半导体基板100的第二表面100b。固定电荷层300可以防止由存在于半导体基板100的第二表面100b上的缺陷产生的电荷(例如，电子或空穴)移动到光电转换区PD中。固定电荷层300可以具有单层或多层结构。在本发明构思的一实施方式中，固定电荷层300可以由金属氧化物或金属氟化物形成，该金属氧化物或金属氟化物包含选自由铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、钛(Ti)、钇(Y)和镧(La)组成的组中的至少一种金属元素。例如，固定电荷层300可以由铝氧化物层和/或铪氧化物层形成或包括铝氧化物层和/或铪氧化物层。固定电荷层300的厚度可以在从约1nm至约50nm的范围内。
抗反射层310可以设置在固定电荷层300上。例如，抗反射层310可以直接接触固定电荷层300。抗反射层310可以包括顺序堆叠的第一绝缘层311、第二绝缘层313和第三绝缘层315。第一至第三绝缘层311、313和315可以由透明绝缘材料中的至少一种形成或包括透明绝缘材料中的至少一种。第一至第三绝缘层311、313和315可以具有彼此不同的折射率。第一至第三绝缘层311、313和315的厚度可以被各种各样地调整以实现抗反射层310的高透射率。
在本发明构思的一实施方式中，第一绝缘层311和第三绝缘层315可以具有相同的折射率，并且第二绝缘层313可以具有与第一绝缘层311和第三绝缘层315不同的折射率。例如，第一绝缘层311和第三绝缘层315可以由金属氧化物材料中的至少一种形成或包括金属氧化物材料中的至少一种，并且第二绝缘层313可以由硅氧化物形成或包括硅氧化物。
在本发明构思的一实施方式中，第一绝缘层311可以比固定电荷层300厚。第二绝缘层313可以比第一绝缘层311厚。第三绝缘层315可以比第一绝缘层311和第二绝缘层313薄。例如，第一绝缘层311可以具有约
Figure BDA0003828280060000111
至约
Figure BDA0003828280060000112
的厚度。第二绝缘层313可以具有约
Figure BDA0003828280060000113
至约
Figure BDA0003828280060000114
的厚度。第三绝缘层315可以具有约
Figure BDA0003828280060000115
至约
Figure BDA0003828280060000116
的厚度。
栅栏结构320可以设置在抗反射层310上。当在平面图中观察时，栅栏结构320可以具有类似于像素隔离结构PIS的网格或格子形状。当在平面图中观察时，栅栏结构320可以与像素隔离结构PIS重叠。换言之，栅栏结构320可以包括在第一方向D1上延伸的第一部分P1和在第二方向D2上延伸以与第一部分P1交叉的第二部分P2。栅栏结构320可以在抗反射层310上限定分别对应于像素区PR的开口。换言之，每个开口可以由栅栏结构320的一对第一部分P1和一对第二部分P2限定。每个开口可以与像素区PR的光电转换区PD重叠。
栅栏结构320可以位于像素区PR的光电转换区PD之间以及滤色器340的相邻滤色器之间。栅栏结构320的最小宽度可以基本上等于或小于像素隔离结构PIS的最小宽度。
栅栏结构320可以被配置为折射通过微透镜350倾斜入射的光，从而允许光入射到像素区PR的光电转换区PD中的对应光电转换区。栅栏结构320的纵横比可以在从约2:1至约5:1的范围内。栅栏结构320的高度可以在从约
Figure BDA0003828280060000117
至约
Figure BDA0003828280060000118
的范围内。栅栏结构320的宽度可以在从约50nm至约150nm的范围内。
在本发明构思的一实施方式中，栅栏结构320的底表面可以位于低于抗反射层310的顶表面的水平处，并且栅栏结构320的顶表面可以位于高于抗反射层310的顶表面的水平处。栅栏结构320可以包括提供在其中的气隙AG。当在平面图中观察时，气隙AG可以在第一方向D1和第二方向D2上延伸，类似于栅栏结构320。
更详细地，参照图5A和图5B，栅栏结构320可以提供在滤色器340的相邻滤色器之间以穿透抗反射层310的至少一部分。栅栏结构320可以与像素隔离结构PIS垂直重叠。栅栏结构320可以包括提供在其中的气隙AG。气隙AG的最低点可以位于低于抗反射层310的顶表面的水平处，气隙AG的最高点可以位于高于抗反射层310的顶表面的水平处。例如，气隙AG的最低点可以与第一绝缘层311相邻。
栅栏结构320可以包括提供在穿透抗反射层310的一部分的沟槽中的下部、提供在抗反射层310上的上部、以及提供在下部和上部之间的中间部。这里，栅栏结构320可以具有位于中间部两侧的底切区UC。例如，栅栏结构320的上部可以与抗反射层310的顶表面垂直地间隔开，结果，底切区UC可以限定在它们之间。
栅栏结构320的气隙AG可以包括形成在低于抗反射层310的顶表面的水平处的下间隙区AGa和形成在高于抗反射层310的顶表面的水平处的上间隙区AGb。
栅栏结构320的下部可以在其底表面的水平处具有第一宽度W1，并且可以具有随着距抗反射层310的顶表面的距离减小而增加的宽度。例如，栅栏结构320的下部的宽度可以随着靠近抗反射层310的顶表面而增加。换言之，栅栏结构320的下部可以具有倾斜的侧表面。
栅栏结构320的中间部可以具有大于第一宽度W1的第二宽度W2。栅栏结构320的上部可以具有随着距抗反射层310的顶表面的距离增加而逐渐减小的宽度。换言之，栅栏结构320的上部的宽度可以随着远离抗反射层310的顶表面而减小。栅栏结构320在上部的底部水平处可以具有大于第二宽度W2的第三宽度W3，并且在上部的顶部水平处可以具有小于第三宽度W3的第四宽度W4。
栅栏结构320可以包括在抗反射层310上的阻挡图案322、在阻挡图案322上的第一栅栏图案324、覆盖穿透抗反射层310的一部分的沟槽的内表面的第二栅栏图案326、以及在第二栅栏图案326上的第三栅栏图案328。
阻挡图案322可以设置在第一栅栏图案324的底表面和抗反射层310(例如，第三绝缘层315)的顶表面之间。阻挡图案322可以位于第二栅栏图案326的两侧并且可以具有相对于第一栅栏图案324和第三栅栏图案328的侧表面横向凹入的侧表面。阻挡图案322可以由金属材料(例如，钛、钽或钨)的至少一种形成或包括其中的至少一种。
第一栅栏图案324可以与抗反射层310的顶表面垂直间隔开以在第一栅栏图案324的底表面和抗反射层310的顶表面之间限定底切区UC。抗反射层310的顶表面可以对应于第三绝缘层315的顶表面315t。第一栅栏图案324可以部分地覆盖第二栅栏图案326的相反侧表面。第一栅栏图案324可以接触第二栅栏图案326的相反侧表面。
第二栅栏图案326可以以均匀的厚度覆盖形成为穿透抗反射层310的一部分的沟槽的内表面。第二栅栏图案326可以在抗反射层310的顶表面上方突出，同时具有均匀的厚度。第二栅栏图案326可以在抗反射层310的沟槽中限定下间隙区AGa。
第二栅栏图案326的一部分可以设置在第一栅栏图案324的顶表面上。换言之，第二栅栏图案326的最上部可以与第一栅栏图案324的顶表面重叠。第二栅栏图案326的底表面可以与第一绝缘层311的顶表面接触。或者，第二栅栏图案326的底表面可以与固定电荷层300接触。
第三栅栏图案328可以在第二栅栏图案326上限定上间隙区AGb。上间隙区AGb可以连接到下间隙区AGa。第三栅栏图案328可以具有在向上方向上逐渐减小的宽度。第三栅栏图案328可以具有倾斜的侧表面。第三栅栏图案328的顶表面(例如，栅栏结构320的顶表面)可以不是平坦的。例如，第三栅栏图案328的顶表面可以向下突出。
在本发明构思的一实施方式中，栅栏结构320的下部可以包括第二栅栏图案326的下部，栅栏结构320的中间部可以包括第二栅栏图案326的部分和阻挡图案322的部分，并且栅栏结构320的上部可以包括第一栅栏图案324、第二栅栏图案326和第三栅栏图案328。
第一栅栏图案324、第二栅栏图案326和第三栅栏图案328可以由相同的绝缘材料形成，并且在这种情况下，在第一栅栏图案324、第二栅栏图案326和第三栅栏图案328之间可以没有可观察到的界面。第一栅栏图案324、第二栅栏图案326和第三栅栏图案328可以由硅氧化物、硅氮化物和/或硅氮氧化物中的至少一种形成或包括其中的至少一种。第一栅栏图案324、第二栅栏图案326和第三栅栏图案328可以由硅氧化物材料(例如，原硅酸四乙酯(TEOS))形成或包括所述硅氧化物材料。
在图5A和图5B的实施方式中，栅栏结构320的底切区UC可以由第一栅栏图案324的底表面324b、抗反射层310(例如，第三绝缘层315)的顶表面315t和阻挡图案322的侧表面限定。
在本发明构思的一实施方式中，由于栅栏结构320包括气隙AG，倾斜入射的光可以较少被栅栏结构320折射，因此，可以增加入射到光电转换区PD中的光的量。
由于栅栏结构320的气隙AG的一部分位于抗反射层310的顶表面下方，因此可以减少像素区PR中的相邻像素区之间的串扰问题。换言之，在每个光电转换区PD中，可以提高光接收效率并且可以提高信噪比(SNR)特性。
通过减小可存在于栅栏结构320的侧表面的一部分上的阻挡图案322的尺寸，可以最小化由阻挡图案322引起的灵敏度的降低。
在图6A的实施方式中，栅栏结构320的第三栅栏图案328可以覆盖第二栅栏图案326的下间隙区AGa的一部分，因此，栅栏结构320可以包括由第三栅栏图案328包围的气隙AG。换言之，栅栏结构320的整个气隙AG(例如，提供在抗反射层310的顶表面下方和上方的下间隙区AGa和上间隙区AGb)可以由第三栅栏图案328限定。例如，气隙AG可以被第三栅栏图案328围绕。
在根据图6B的实施方式的栅栏结构320中，阻挡图案322和第一栅栏图案324可以被提供为具有彼此对齐的侧表面，而没有底切区UC。在这种情况下，栅栏结构320的中间部可以具有最大的宽度。
在图6C的实施方式中，图5A的阻挡图案322可以从栅栏结构320省略。换言之，底切区UC可以由第二栅栏图案326的相反侧表面、第一栅栏图案324的底表面和抗反射层310(例如，第三绝缘层315)的顶表面限定。此外，栅栏结构320的底切区UC可以不对称地形成在第二栅栏图案326的两侧。
在图6D的实施方式中，底切区UC可以不对称地提供在栅栏结构320的相反侧表面上。例如，阻挡图案322可以位于第二栅栏图案326的第一侧表面上并且可以不位于第二栅栏图案326的第二侧表面上。第二栅栏图案326的第二侧表面可以与第二栅栏图案326的第一侧表面相反。因此，底切区UC可以包括第一底切区UCa和第二底切区UCb，该第一底切区UCa由抗反射层310的顶表面、第一栅栏图案324中的一个的底表面和阻挡图案322的侧表面限定，该第二底切区UCb由抗反射层310的顶表面、第一栅栏图案324的另一个的底表面和第二栅栏图案326的第二侧表面限定。
返回参照图3和图4，保护层330可以提供在抗反射层310上从而以基本均匀的厚度覆盖栅栏结构320。换言之，保护层330可以被提供为以基本均匀的厚度覆盖栅栏结构320的顶表面和侧表面。保护层330可以插置在滤色器340的侧表面和栅栏结构320的侧表面之间，并且可以延伸到滤色器340的底表面和抗反射层310之间的区域。
保护层330可以具有单层或多层结构，包括铝氧化物层和硅碳氧化物层中的至少一种。保护层330可以具有约
Figure BDA0003828280060000151
至约
Figure BDA0003828280060000152
的厚度。
滤色器340可以形成为分别对应于像素区PR。每个滤色器340可以填充由栅栏结构320限定的空间。根据单位像素的位置或种类，滤色器340可以包括红色滤光器、绿色滤光器或蓝色滤光器，或者品红色滤光器、青色滤光器或黄色滤光器。
滤色器340可以包括三种或四种滤色器。作为示例，第一至第三滤色器可以分别提供在第一至第三像素区中。第一至第三滤色器可以包括红色滤光器、绿色滤光器和蓝色滤光器。或者，第一至第三滤色器可以包括品红色(Mg)滤光器、黄色(Y)滤光器和青色(Cy)滤光器。
微透镜350可以设置在滤色器340上。微透镜350可以具有凸形并且可以具有特定的曲率半径。微透镜350可以由光学透明的树脂形成或包括光学透明的树脂。
钝化层360可以形成为共形地覆盖微透镜350的表面。钝化层360可以由例如无机氧化物材料中的至少一种形成或包括例如无机氧化物材料中的至少一种。
图7A和图7B是截面图，其每个示出了根据本发明构思的一实施方式的图像传感器。为了简明的描述，先前描述的元件可以用相同的附图标记来标识，而不重复其重叠描述。
参照图7A，滤色器340a和340b可以被提供为分别对应于像素区PR，并且在本发明构思的一实施方式中，至少两个第一滤色器340a可以设置在第二滤色器340b中的相邻第二滤色器之间。
例如，栅栏结构320可以设置在第一滤色器340a和第二滤色器340b中的相邻滤色器之间、第一滤色器340a中的相邻滤色器之间以及第二滤色器340b中的相邻滤色器之间。换言之，栅栏结构320可以提供在相同颜色的滤色器(例如340a或340b)之间以及不同颜色的滤色器340a和340b之间。
参照图7B，至少三个第一滤色器340a可以设置在第二滤色器340b的相邻第二滤色器之间。此外，栅栏结构320可以提供在相同颜色的滤色器(例如，340a或340b)之间以及不同颜色的滤色器340a和340b之间，如上所述。
图8至图12是沿图3的线I-I'截取的截面图，以示出根据本发明构思的一实施方式的制造图像传感器的方法。图13A至图13E是截面图，其对应于图4的部分“A”并且示出了根据本发明构思的一实施方式的形成图像传感器的栅栏结构的方法。
参照图3和图8，可以提供第一导电类型(例如，p型)的半导体基板100。半导体基板100可以具有彼此相反的第一表面100a和第二表面100b。
半导体基板100可以包括第一导电类型的体硅基板和形成在体硅基板上并且具有第一导电类型的外延层。这里，外延层可以通过使用体硅基板作为籽晶的选择性外延生长(SEG)工艺形成，并且在外延生长工艺期间可以用第一导电类型的杂质掺杂外延层。例如，外延层可以包含p型杂质。
在本发明构思的一实施方式中，半导体基板100可以是包括第一导电类型的阱的体半导体基板。在本发明构思的一实施方式中，半导体基板100可以是绝缘体上硅(SOI)基板、锗基板、绝缘体上锗(GOI)基板或硅锗基板。
在每个像素区PR中，器件隔离层105可以形成在半导体基板100的第一表面100a附近以在半导体基板100中限定有源部分。器件隔离层105的形成可以包括图案化半导体基板100的第一表面100a以形成浅沟槽、以及沉积绝缘材料以填充浅沟槽。器件隔离层105的形成可以在光电转换区PD形成之前或之后执行。
像素隔离结构PIS可以形成为在半导体基板100中限定像素区PR。像素隔离结构PIS的形成可以包括图案化半导体基板100的第一表面100a以形成深沟槽、形成衬垫绝缘层以共形地覆盖深沟槽的内表面、沉积半导体层以填充被衬垫绝缘层覆盖的深沟槽、以及平坦化衬垫绝缘层和半导体图案113以暴露半导体基板100的第一表面100a并在深沟槽中形成衬垫绝缘图案111、半导体图案113和间隙填充绝缘图案115。衬垫绝缘图案111和间隙填充绝缘图案115可以由硅氧化物、硅氮化物和/或硅氮氧化物中的至少一种形成或包括其中的至少一种。半导体图案113可以包括掺杂的多晶硅层和/或未掺杂的多晶硅层。
此后，可以在半导体基板100中形成第二导电类型的光电转换区PD。
可以通过将具有不同于第一导电类型的第二导电类型(例如，n型)的杂质注入到半导体基板100中来形成光电转换区PD。光电转换区PD可以与半导体基板100的第一表面100a和第二表面100b间隔开。
已经描述了在形成像素隔离结构PIS之后形成光电转换区PD的示例，但是在本发明构思的一实施方式中，可以在形成像素隔离结构PIS之前形成光电转换区PD。
参照图3和图9，可以在半导体基板100的第一表面100a上形成传输晶体管和像素晶体管。
例如，传输栅电极TG可以分别形成在像素区PR中。传输栅电极TG的形成可以包括图案化半导体基板100以在每个像素区PR中形成栅极凹陷区、形成栅极绝缘层以共形地覆盖栅极凹陷区的内表面、形成栅极导电层以填充栅极凹陷区、以及图案化栅极导电层。
此外，当通过图案化栅极导电层来形成传输栅电极TG时，像素晶体管的栅电极也可以形成在每个像素区PR中。
在形成传输栅电极TG之后，可以在半导体基板100的部分中形成浮置扩散区FD，每个浮置扩散区FD位于传输栅电极TG的一侧。浮置扩散区FD可以通过将第二导电类型的杂质注入到半导体基板100中来形成。此外，当形成浮置扩散区FD时，可以形成像素晶体管的源极/漏极杂质区。
参照图10，可以在半导体基板100的第一表面100a上形成层间绝缘层210以及互连结构221和223。
层间绝缘层210可以形成为覆盖传输晶体管和逻辑晶体管。层间绝缘层210可以由具有优良间隙填充特性的材料形成并且可以具有基本上平坦的顶表面。
连接到浮置扩散区FD或读出晶体管的接触插塞221可以形成在层间绝缘层210中。金属线223可以形成在层间绝缘层210之间。接触插塞221和金属线223可以由例如铜(Cu)、铝(Al)、钨(W)、钛(Ti)、钼(Mo)、钽(Ta)、钛氮化物(TiN)、钽氮化物(TaN)、锆氮化物(ZrN)、钨氮化物(WN)及其合金中的至少一种形成或包括其中的至少一种。
参照图11，可以执行去除半导体基板100的一部分的减薄工艺以减小半导体基板100的垂直厚度。减薄工艺可以包括研磨或抛光半导体基板100的第二表面100b以及执行各向异性或各向同性蚀刻工艺。半导体基板100可以被倒置以用于减薄工艺。
作为示例，可以执行研磨或抛光工艺以去除半导体基板100的体硅基板并暴露半导体基板100的外延层。此后，可以执行各向异性或各向同性蚀刻工艺以去除外延层的暴露表面上可能存在的表面缺陷。外延层的暴露表面可以对应于半导体基板100的第二表面100b。
对半导体基板100执行减薄工艺可以暴露半导体基板100的第二表面100b附近的像素隔离结构PIS的半导体图案113。结果，半导体图案113和衬垫绝缘图案111可以具有位于与半导体基板100的第二表面100b基本相同的水平处的表面。
接着，参照图11，可以在对其执行了减薄工艺的半导体基板100的第二表面100b上形成固定电荷层300。固定电荷层300可以形成为直接覆盖半导体基板100的第二表面100b。换言之，固定电荷层300可以直接接触半导体基板100的第二表面100b。固定电荷层300可以通过沉积金属氧化物材料(例如，铝氧化物和/或铪氧化物)形成。固定电荷层300可以形成为具有约1nm至约50nm的厚度。
可以在固定电荷层300上形成抗反射层310。例如，抗反射层310可以直接接触固定电荷层300。抗反射层310可以包括多个绝缘层。
在形成抗反射层310之后，可以形成包括气隙AG的栅栏结构320。如上所述，当在平面图中观察时，栅栏结构320可以与半导体基板100中的像素隔离结构PIS重叠。将参照图13A至图13E更详细地描述形成栅栏结构320的方法。
接着，可以形成保护层330以共形地覆盖栅栏结构320的暴露表面和由栅栏结构320暴露的抗反射层310的顶表面。保护层330可以通过化学气相沉积工艺或原子层沉积工艺形成。保护层330可以形成为具有包括铝氧化物和硅碳氧化物中的至少一种的单层或多层结构。
参照图3和图12，可以在像素区PR的对应像素区中顺序地形成滤色器340。每个滤色器340可以填充由栅栏结构320限定的空的空间。
滤色器340可以通过多次重复旋涂工艺和图案化工艺来形成。例如，滤色器340的形成可以包括顺序执行涂覆包含染料或颜料的光致抗蚀剂组合物的工艺、软烘烤工艺、曝光工艺和显影工艺。作为示例，第一滤色器可以分别形成在第一像素区中，然后，第二滤色器可以分别形成在第二像素区中。此外，在形成第二滤色器之后，可以在第三像素区中形成第三滤色器。
此后，如图3和图4所示，可以形成微透镜350以分别对应于像素区PR。
微透镜350的形成可以包括形成具有光学透明性能的光致抗蚀剂层、图案化光致抗蚀剂层以形成分别与像素区PR对应的光致抗蚀剂图案、以及回流光致抗蚀剂图案。因此，微透镜350可以形成为具有特定曲率和向上凸出的形状。在本发明构思的一实施方式中，在微透镜350的形成期间，可以在微透镜350下方形成具有均匀厚度的平坦化部分。在滤色器340的顶表面上，微透镜350可以具有基本均匀的曲率。
此后，可以形成钝化层360以共形地覆盖微透镜350。钝化层360可以由例如无机氧化物材料中的至少一种形成或包括例如无机氧化物材料中的至少一种。
图13A至图13E是截面图，其对应于图4的部分“A”并且示出了根据本发明构思的一实施方式的形成图像传感器的栅栏结构的方法。
结合图11参照图13A，可以在固定电荷层300上形成抗反射层310。
可以通过顺序堆叠第一绝缘层311、第二绝缘层313和第三绝缘层315来形成抗反射层310。第一至第三绝缘层311、313和315可以由透明绝缘材料中的至少一种形成或者包括透明绝缘材料中的至少一种。第一至第三绝缘层311、313和315可以具有彼此不同的折射率。第一至第三绝缘层311、313和315的厚度可以被各种各样地调整以实现抗反射层310的高透射率。第一至第三绝缘层311、313和315中的每个可以通过化学气相沉积工艺或原子层沉积工艺形成。
作为示例，第一绝缘层311可以比固定电荷层300厚。第二绝缘层313可以比第一绝缘层311厚。第三绝缘层315可以比第二绝缘层313薄。第一绝缘层311可以沉积为具有约
Figure BDA0003828280060000191
至
Figure BDA0003828280060000192
的厚度。第二绝缘层313可以沉积为具有约
Figure BDA0003828280060000193
至约
Figure BDA0003828280060000194
的厚度。第三绝缘层315可以沉积为具有约
Figure BDA0003828280060000195
至约
Figure BDA0003828280060000196
的厚度。
第一绝缘层311可以由与固定电荷层300不同的材料形成。第一绝缘层311和第三绝缘层315可以具有相同的折射率，并且第二绝缘层313可以具有与第一绝缘层311和第三绝缘层315不同的折射率。
作为示例，固定电荷层300可以由铝氧化物形成或包括铝氧化物，第一绝缘层311和第三绝缘层315可以由金属氧化物材料(例如，铪氧化物)中的至少一种形成或包括其中的至少一种，第二绝缘层313可以由硅氧化物形成或包括硅氧化物。
接着，可以在抗反射层310上顺序形成阻挡层321和第一栅栏层323。
阻挡层321可以由金属材料(例如，钛、钽或钨)中的至少一种形成或包括其中的至少一种。阻挡层321可以沉积为具有约
Figure BDA0003828280060000201
至约
Figure BDA0003828280060000202
的厚度。
第一栅栏层323可以由含硅材料形成或包括含硅材料。含硅材料可以包括硅氧化物材料(例如，原硅酸四乙酯(TEOS))。第一栅栏层323可以通过例如等离子体增强化学气相沉积(PE-CVD)方法形成，但是本发明构思不限于该示例。第一栅栏层323可以被沉积为比阻挡层321厚。第一栅栏层323可以被沉积为具有约
Figure BDA0003828280060000203
至约
Figure BDA0003828280060000204
的厚度。
参照图13B，可以通过图案化第一栅栏层323、阻挡层321和抗反射层310来形成沟槽T。沟槽T的底部可以暴露第一绝缘层311。
沟槽T可以包括在第一方向D1上延伸的多个第一区域和在与第一方向D1交叉的第二方向D2上延伸的多个第二区域。沟槽T可以具有网格或格子形状。当在平面图中观察时，沟槽T可以与像素隔离结构PIS重叠。
沟槽T的形成可以包括在第一栅栏层323上形成掩模图案、以及使用掩模图案作为蚀刻掩模来顺序地且各向异性地蚀刻第一栅栏层323、阻挡层321、第二绝缘层313和第三绝缘层315。沟槽T可以暴露第一绝缘层311的顶表面。沟槽T可以具有在向下方向上逐渐减小的宽度。换言之，沟槽T可以具有倾斜的侧表面。在本发明构思的一实施方式中，沟槽T的上部宽度UW可以大于栅栏结构320的最小宽度(例如，图5A的W1)。沟槽T的上部宽度UW可以大于第一绝缘层311的暴露表面的宽度。
参照图13C，可以形成第二栅栏层325以覆盖沟槽T的内表面。第二栅栏层325可以被沉积为共形地覆盖沟槽T的内表面和第一栅栏层323的顶表面。第二栅栏层325可以在沟槽T中限定下间隙区AGa。
第二栅栏层325可以通过具有优良台阶覆盖特性的沉积方法来沉积。第二栅栏层325可以通过原子层沉积工艺形成。第二栅栏层325的沉积厚度可以小于沟槽T的宽度的一半。第二栅栏层325可以被沉积为具有约
Figure BDA0003828280060000211
至约
Figure BDA0003828280060000212
的厚度。
第二栅栏层325可以由硅氧化物、硅氮化物和/或硅氮氧化物中的至少一种形成或包括其中的至少一种。作为示例，第二栅栏层325可以由与第一栅栏层323相同的材料形成或包括所述材料。例如，第二栅栏层325可以由硅氧化物材料(例如，原硅酸四乙酯(TEOS))形成或包括硅氧化物材料(例如，原硅酸四乙酯(TEOS))。
参照图13D，可以在第二栅栏层325上形成第三栅栏层327以限定上间隙区AGb。第三栅栏层327可以使用具有较差台阶覆盖特性的沉积方法形成。在这种情况下，由于第三栅栏层327的悬垂现象，可以形成气隙AG区。此外，当沉积第三栅栏层327时，第三栅栏层327可以在下间隙区AGa上具有不平坦的顶表面。例如，第三栅栏层327的顶表面可以在气隙AG所在的位置下沉。第三栅栏层327的上间隙区AGb可以连接到由第二栅栏层325限定的下间隙区AGa。或者，参照图6A，可以通过形成第三栅栏层327以部分地填充第二栅栏层325的下间隙区AGa来形成气隙AG。
第三栅栏层327可以由硅氧化物、硅氮化物和/或硅氮氧化物中的至少一种形成或包括其中的至少一种。第三栅栏层327可以由其折射率低于滤色器的有机材料形成。作为示例，第三栅栏层327可以由与第二栅栏层325相同的材料形成或包括所述材料。例如，第三栅栏层327可以由硅氧化物材料(例如，原硅酸四乙酯(TEOS))形成或包括硅氧化物材料(例如，原硅酸四乙酯(TEOS))。
参照图13E，可以在第三栅栏层327上形成掩模图案MP。掩模图案MP可以由光致抗蚀剂材料形成或包括光致抗蚀剂材料。
可以使用掩模图案MP顺序地图案化第三栅栏层327、第二栅栏层325、第一栅栏层323和阻挡层321。因此，栅栏结构320可以形成在抗反射层310上。
例如，可以对第三栅栏层327、第二栅栏层325和第一栅栏层323执行使用掩模图案MP的各向异性蚀刻工艺，并且在该各向异性蚀刻工艺中，阻挡层321可以用作蚀刻停止层。结果，可以顺序地形成第一栅栏图案324、第二栅栏图案326和第三栅栏图案328。
在以过蚀刻方式执行各向异性蚀刻工艺的情况下，可以蚀刻阻挡层321以形成阻挡图案322，并且抗反射层310的顶表面可以暴露于外部。
可以调整对阻挡层321的蚀刻工艺中的蚀刻配方从而以过蚀刻方式蚀刻阻挡层321的侧表面，并且在这种情况下，阻挡图案322的侧表面可以相对于第一栅栏图案324、第二栅栏图案326和第三栅栏图案328的侧表面横向凹入。因此，底切区UC可以被形成为暴露在抗反射层310的顶表面和第一栅栏图案324的底表面之间的阻挡图案322的侧表面。
当执行使用掩模图案MP的图案化工艺时，掩模图案MP可能与第二栅栏层325的下间隙区AGa未对准，并且在这种情况下，底切区UC可以形成为具有不对称的形状，如图6D所示。
即使在图案化第三栅栏层327的工艺中存在未对准并且去除阻挡图案322时，也可以防止气隙AG被破坏或破裂，因为下间隙区AGa被第二栅栏图案326包围。
图14是示出根据本发明构思的一实施方式的包括半导体器件的图像传感器的示意平面图。图15和图16是沿图14的线II-II'截取的截面图，以示出根据本发明构思的一实施方式的图像传感器。
参照图14和图15，图像传感器可以包括传感器芯片C1和逻辑芯片C2。传感器芯片C1可以包括像素阵列区R1和焊盘区R2。
像素阵列区R1可以包括在两个不同方向上(例如，在第一方向D1和第二方向D2上)二维排列的多个单位像素P。每个单位像素P可以包括光电转换器件和读出器件。由入射光产生的电信号可以从像素阵列区R1的每个单位像素P输出。
像素阵列区R1可以包括光接收区AR和光阻挡区OB。当在平面图中观察时，光阻挡区OB可以包围光接收区AR。例如，当在平面图中观察时，光阻挡区OB可以在四个不同方向(例如，上、下、左和右方向)上包围光接收区AR。在本发明构思的一实施方式中，光未入射到其的参考像素可以提供在光阻挡区OB中，并且在这种情况下，通过比较从光接收区AR中的单元像素P获得的电荷量与参考像素中产生的电荷量，可以计算从单位像素P感测的电信号的大小。
用于输入或输出控制信号和光电信号的多个导电焊盘CP可以设置在焊盘区R2中。当在平面图中观察时，焊盘区R2可以包围像素阵列区R1，并且在这种情况下，可以有助于图像传感器和外部器件之间的电连接。导电焊盘CP可以用于将在单位像素P中产生的电信号传输到外部器件。
在光接收区AR中，传感器芯片C1可以被配置为具有与上述图像传感器相同的技术特征。换言之，当在垂直方向上观察时，传感器芯片C1可以包括读出电路层20、光学透明层30以及在它们之间的光电转换层10，如上所述。如上所述，传感器芯片C1的光电转换层10可以包括半导体基板100、限定像素区的像素隔离结构PIS、以及提供在像素区中的光电转换区PD。像素隔离结构PIS在光接收区AR和光阻挡区OB上可以具有基本相同的结构。
光学透明层30可以包括提供在光阻挡区OB中的光阻挡图案OBP、背侧接触插塞PLG、接触图案CT、有机层355和钝化层360。在光阻挡区OB中，像素隔离结构PIS的一部分可以连接到背侧接触插塞PLG。
例如，在光阻挡区OB中，半导体图案113可以连接到背侧接触插塞PLG。在光阻挡区OB中，半导体图案113可以直接接触背侧接触插塞PLG。背侧接触插塞PLG可以具有比像素隔离结构PIS的宽度大的宽度。背侧接触插塞PLG可以由金属材料和/或金属氮化物材料中的至少一种形成或包括其中的至少一种。例如，背侧接触插塞PLG可以由钛和/或钛氮化物中的至少一种形成或包括其中的至少一种。
接触图案CT可以埋在接触孔中，在该接触孔中形成背侧接触插塞PLG。接触图案CT可以包括与背侧接触插塞PLG不同的材料。例如，接触图案CT可以由铝(Al)形成或包括铝(Al)。
接触图案CT和背侧接触插塞PLG可以电连接到像素隔离结构PIS的半导体图案113。负偏压可以通过接触图案CT施加到像素隔离结构PIS的半导体图案113，并且负偏压可以从光阻挡区OB传递到光接收区AR。因此，可以减少可能在像素隔离结构PIS和半导体基板100之间的界面处产生的暗电流。
在光阻挡区OB中，光阻挡图案OBP可以从背侧接触插塞PLG连续延伸并且可以设置在抗反射层310的顶表面上。换言之，光阻挡图案OBP可以由与背侧接触插塞PLG相同的材料形成或包括所述材料。光阻挡图案OBP可以由金属材料和/或金属氮化物材料中的至少一种形成或包括其中的至少一种。例如，光阻挡图案OBP可以由钛和/或钛氮化物中的至少一种形成或包括其中的至少一种。光阻挡图案OBP可以不延伸到像素阵列区R1的光接收区AR。
光阻挡图案OBP可以防止光入射到提供在光阻挡区OB上的光电转换区PD中。光阻挡区OB的参考像素中的光电转换区PD可以被配置为输出噪声信号，而不是光电信号。噪声信号可能由热或暗电流产生的电子产生。
保护层330可以从像素阵列区R1延伸到焊盘区R2。保护层330可以覆盖光阻挡图案OBP的顶表面。
滤光层345可以提供在光阻挡区OB上以覆盖保护层330。滤光层345可以被配置为阻挡其波长与滤色器340不同的光。例如，滤光层345可以阻挡红外光。在本发明构思的一实施方式中，滤光层345可以包括蓝色滤色器，但是本发明构思不限于该示例。
有机层355和钝化层360可以提供在保护层330上以及光阻挡区OB和焊盘区R2中。有机层355可以由与微透镜350相同的材料形成或包括所述材料。
第一穿透导电图案511可以提供在光阻挡区OB中以穿透半导体基板100并且可以电连接到读出电路层20的金属线223和逻辑芯片C2的互连结构1111。第一穿透导电图案511可以具有位于不同水平处的第一底表面和第二底表面。例如，第一穿透导电图案511的底表面中的一个可以突出到逻辑芯片C2。第一间隙填充图案521可以提供在第一穿透导电图案511中。第一间隙填充图案521可以由低折射材料中的至少一种形成或包括低折射材料中的至少一种并且可以具有绝缘性能。
导电焊盘CP可以设置在半导体基板100的位于焊盘区R2中并且与第二表面100b相邻的部分中。导电焊盘CP可以埋在半导体基板100的位于第二表面100b附近的部分中。在本发明构思的一实施方式中，导电焊盘CP可以提供在焊盘沟槽中，该焊盘沟槽形成在半导体基板100的第二表面100b中并且位于焊盘区R2中。导电焊盘CP可以由金属材料(例如，铝、铜、钨、钛、钽或其合金)中的至少一种形成或包括其中的至少一种。在图像传感器的安装过程中，接合线可以接合到导电焊盘CP。导电焊盘CP可以通过接合线电连接到外部器件。
第二穿透导电图案513可以提供在焊盘区R2中以穿透半导体基板100并且可以电连接到逻辑芯片C2的互连结构1111。第二穿透导电图案513的底表面可以与第一穿透导电图案511的最下底表面处于同一水平。第二穿透导电图案513可以延伸到半导体基板100的第二表面100b上的区域，并且可以电连接到导电焊盘CP。第二穿透导电图案513的一部分可以覆盖导电焊盘CP的底表面和侧表面。第二间隙填充图案523可以提供在第二穿透导电图案513中。第二间隙填充图案523可以由低折射材料中的至少一种形成或包括低折射材料中的至少一种并且可以具有绝缘性能。在焊盘区R2中，像素隔离结构PIS可以提供在第二穿透导电图案513周围。
逻辑芯片C2可以包括逻辑半导体基板1000、逻辑电路(TR)、连接到逻辑电路的互连结构1111、以及逻辑层间绝缘层1100。逻辑层间绝缘层1100的最上层可以联接到传感器芯片C1的读出电路层20。逻辑芯片C2可以通过第一穿透导电图案511和第二穿透导电图案513电连接到传感器芯片C1。
在本发明构思的一实施方式中，传感器芯片C1和逻辑芯片C2被示为通过第一穿透导电图案511和第二穿透导电图案513彼此电连接，但是本发明构思不限于该示例。
在图16所示的实施方式中，可以省略图15的第一穿透导电图案和第二穿透导电图案，并且传感器芯片C1和逻辑芯片C2可以通过将分别提供在传感器芯片C1和逻辑芯片C2的最上金属层中的接合焊盘彼此直接连接而彼此电连接。
例如，图像传感器的传感器芯片C1可以包括提供在读出电路层20的最上金属层中的第一接合焊盘BP1，并且逻辑芯片C2可以包括提供在互连结构1111的最上金属层中的第二接合焊盘BP2。第一接合焊盘BP1和第二接合焊盘BP2可以由例如钨(W)、铝(Al)、铜(Cu)、钨氮化物(WN)、钽氮化物(TaN)和钛氮化物(TiN)中的至少一种形成或包括其中的至少一种。
传感器芯片C1的第一接合焊盘BP1和逻辑芯片C2的第二接合焊盘BP2可以以混合接合方式彼此直接电连接。这里，混合接合方式可以是将包含相同种类的材料的两个元件在其间的界面处熔合为单个元件的接合方式。例如，在第一接合焊盘BP1和第二接合焊盘BP2由铜(Cu)形成的情况下，它们可以以Cu-Cu接合方式彼此物理连接和电连接。此外，传感器芯片C1和逻辑芯片C2的绝缘层可以以电介质-电介质接合方式彼此接合。
根据本发明构思的一实施方式，栅栏结构可以包括气隙，允许倾斜地入射到每个像素区中的光被栅栏结构更少地折射。因此，可以增加入射到光电转换区的光的量。
栅栏结构的气隙可以被提供为具有位于抗反射层的顶表面下方的部分，这使得可以更有效地减少像素区中的相邻像素区之间的串扰。换言之，可以提高每个光电转换区中的光接收效率，从而可以提高信噪比(SNR)性能。
此外，通过使可能存在于栅栏结构的侧表面的一部分上的阻挡图案的尺寸最小化，可以最小化由阻挡图案引起的灵敏度降低。
此外，由于阻挡图案位于限定气隙的下间隙区的第二栅栏图案的两侧，因此当阻挡图案的侧表面在形成栅栏结构的过程中凹入时，可以防止气隙破坏或破裂。
尽管已经具体示出和描述了本发明构思的示例实施方式，但是本领域普通技术人员将理解，在不背离如所附权利要求中阐述的本发明构思的精神和范围的情况下，可以对其进行形式和细节上的变化。
本专利申请要求享有2021年9月2日在韩国知识产权局提交的第10-2021-0116977号韩国专利申请的优先权，其公开内容通过引用全文在此合并。

Claims (20)

1.一种图像传感器，包括：
包括多个像素区的半导体基板；
在所述半导体基板上的抗反射层；
提供在所述抗反射层上和在所述像素区中的滤色器；以及
设置在所述滤色器的相邻滤色器之间的栅栏结构，
其中所述栅栏结构包括：
穿透所述抗反射层的下部；
在所述抗反射层上的上部；以及
在所述下部和所述上部之间的中间部，
其中所述栅栏结构具有底切区，所述底切区提供在所述中间部的两侧并且在所述栅栏结构的所述上部与所述抗反射层的顶表面之间。
2.根据权利要求1所述的图像传感器，其中所述栅栏结构具有气隙，所述气隙包括位于所述栅栏结构的所述下部中的下间隙区以及位于所述栅栏结构的所述上部中并且连接到所述下间隙区的上间隙区。
3.根据权利要求1所述的图像传感器，其中所述栅栏结构的所述上部具有随着其距所述抗反射层的所述顶表面的距离增加而减小的宽度，以及
所述栅栏结构的所述下部具有随着其靠近所述抗反射层的底表面而减小的宽度。
4.根据权利要求1所述的图像传感器，其中所述底切区彼此不对称。
5.根据权利要求1所述的图像传感器，其中所述栅栏结构的顶表面不平坦。
6.根据权利要求1所述的图像传感器，其中所述栅栏结构包括：
第一栅栏图案，穿透所述抗反射层的一部分并限定下间隙区；
第二栅栏图案，设置在所述第一栅栏图案上以限定连接到所述下间隙区的上间隙区；以及
阻挡图案，设置在所述抗反射层的所述顶表面上和所述第一栅栏图案的相反侧表面中的至少一个上，
其中所述阻挡图案的侧表面限定所述底切区中的至少一个。
7.根据权利要求6所述的图像传感器，其中所述底切区包括：
第一底切区，形成在所述栅栏结构的第一侧以暴露所述阻挡图案的所述侧表面；以及
第二底切区，形成在所述栅栏结构的第二侧以暴露所述第一栅栏图案的侧表面的一部分。
8.根据权利要求6所述的图像传感器，其中所述第一栅栏图案覆盖沟槽的内表面，所述沟槽穿透所述抗反射层的一部分。
9.根据权利要求6所述的图像传感器，其中所述第一栅栏图案和所述第二栅栏图案包括硅氧化物，
所述阻挡图案包括金属材料。
10.根据权利要求1所述的图像传感器，其中所述抗反射层包括顺序堆叠的第一绝缘层、第二绝缘层和第三绝缘层，以及
所述栅栏结构的所述下部穿透所述第二绝缘层和所述第三绝缘层。
11.根据权利要求10所述的图像传感器，其中所述第二绝缘层比所述第一绝缘层和所述第三绝缘层厚。
12.根据权利要求10所述的图像传感器，其中所述第一绝缘层和所述第三绝缘层包括金属氧化物，并且所述第二绝缘层包括硅氧化物。
13.一种图像传感器，包括：
包括多个像素区的半导体基板；
在所述半导体基板上的抗反射层；
提供在所述抗反射层上和所述像素区中的滤色器；以及
设置在所述滤色器的相邻滤色器之间的栅栏结构，所述栅栏结构包括气隙，
其中所述栅栏结构包括：
第一栅栏图案，提供在所述抗反射层中以限定所述气隙的下部区域；
阻挡图案，提供在所述抗反射层的顶表面上以覆盖所述第一栅栏图案的相反侧表面的部分；以及
第二栅栏图案，提供在所述第一栅栏图案和所述阻挡图案上以限定所述气隙的上部区域，
其中所述阻挡图案提供在底切区中。
14.根据权利要求13所述的图像传感器，其中所述底切区彼此不对称。
15.根据权利要求13所述的图像传感器，其中所述第二栅栏图案具有在向上方向上逐渐减小的宽度，以及
所述第一栅栏图案具有在所述向上方向上逐渐增加的宽度。
16.根据权利要求13所述的图像传感器，其中所述第一栅栏图案和所述第二栅栏图案包括硅氧化物，以及
所述阻挡图案包括金属材料。
17.根据权利要求13所述的图像传感器，还包括提供在所述第一栅栏图案的一部分和所述阻挡图案的顶表面之间的第三栅栏图案。
18.根据权利要求13所述的图像传感器，其中所述抗反射层包括顺序堆叠的第一绝缘层、第二绝缘层和第三绝缘层，以及
所述第一栅栏图案的下部穿透所述第二绝缘层和所述第三绝缘层。
19.根据权利要求18所述的图像传感器，其中所述第二绝缘层包括与所述第一绝缘层和所述第三绝缘层不同的绝缘材料，以及
所述第二绝缘层比所述第一绝缘层和所述第三绝缘层厚。
20.一种图像传感器，包括：
半导体基板，其具有彼此相反的第一表面和第二表面且为第一导电类型，所述半导体基板包括光接收区、光阻挡区和焊盘区；
像素隔离结构，提供在所述光接收区和所述光阻挡区中以限定多个像素区；
提供在所述像素区中的光电转换区；
多个微透镜，设置在所述半导体基板的所述第二表面上且提供在所述像素区中；
滤色器，设置在所述微透镜和所述半导体基板的所述第二表面之间且提供在所述像素区中；
抗反射层，设置在所述滤色器和所述半导体基板的所述第二表面之间；以及
设置在所述滤色器的相邻滤色器之间的栅栏结构，
其中所述栅栏结构包括：
穿透所述抗反射层的一部分的下部；
突出到所述抗反射层之上的上部；以及
在所述下部和所述上部之间的中间部，
其中所述栅栏结构具有底切区，所述底切区提供在所述中间部的两侧且在所述栅栏结构的所述上部与所述抗反射层的顶表面之间。
CN202211067322.9A 2021-09-02 2022-09-01 图像传感器及制造其的方法 Pending CN115763503A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210116977A KR20230033963A (ko) 2021-09-02 2021-09-02 이미지 센서 및 그 제조 방법
KR10-2021-0116977 2021-09-02

Publications (1)

Publication Number Publication Date
CN115763503A true CN115763503A (zh) 2023-03-07

Family

ID=85287951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211067322.9A Pending CN115763503A (zh) 2021-09-02 2022-09-01 图像传感器及制造其的方法

Country Status (5)

Country Link
US (1) US20230064084A1 (zh)
JP (1) JP2023036529A (zh)
KR (1) KR20230033963A (zh)
CN (1) CN115763503A (zh)
TW (1) TW202312473A (zh)

Also Published As

Publication number Publication date
TW202312473A (zh) 2023-03-16
JP2023036529A (ja) 2023-03-14
US20230064084A1 (en) 2023-03-02
KR20230033963A (ko) 2023-03-09

Similar Documents

Publication Publication Date Title
US11670661B2 (en) Image sensor and method of fabricating same
US10840285B2 (en) Image sensor
CN110571230A (zh) 图像传感器
US20230282667A1 (en) Image sensor
US20240030260A1 (en) Image sensor and method of fabricating the same
US20230120066A1 (en) Image sensor
US20230092590A1 (en) Image sensor
US20230036152A1 (en) Image sensor
US20230005971A1 (en) Image sensor and method of fabricating the same
US20220238571A1 (en) Image sensor and method of manufacturing the same
US20220181376A1 (en) Image sensor
JP2023024353A (ja) イメージセンサー
US20230064084A1 (en) Image sensor and a method of fabricating the same
US20240234458A1 (en) Image sensor and method of fabricating the same
US20240178253A1 (en) Image sensor
US20240170522A1 (en) Image sensors
US20240266376A1 (en) Image sensor and a method of manufacturing the same
US20230040494A1 (en) Image sensor and method of fabricating the same
US20220406825A1 (en) Image sensor having increased integration
US20230170370A1 (en) Image sensor
TW202429699A (zh) 影像感測器
CN118676160A (zh) 图像传感器
CN116705809A (zh) 图像传感器
CN116646362A (zh) 图像传感器
CN114725137A (zh) 具有像素分隔结构的图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination