KR20200076635A - Oled 마이크로-디스플레이의 픽셀을 제조하기 위한 프로세스 - Google Patents
Oled 마이크로-디스플레이의 픽셀을 제조하기 위한 프로세스 Download PDFInfo
- Publication number
- KR20200076635A KR20200076635A KR1020190169673A KR20190169673A KR20200076635A KR 20200076635 A KR20200076635 A KR 20200076635A KR 1020190169673 A KR1020190169673 A KR 1020190169673A KR 20190169673 A KR20190169673 A KR 20190169673A KR 20200076635 A KR20200076635 A KR 20200076635A
- Authority
- KR
- South Korea
- Prior art keywords
- stack
- electrode
- etching
- bilayer
- structured
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 26
- 230000003287 optical effect Effects 0.000 claims abstract description 25
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 17
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 14
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 14
- 229910001887 tin oxide Inorganic materials 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract 3
- 239000002355 dual-layer Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 10
- 230000008021 deposition Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 1
- 229940071870 hydroiodic acid Drugs 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/85—Arrangements for extracting light from the devices
- H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
-
- H01L51/504—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
- H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
-
- H01L27/3211—
-
- H01L51/5203—
-
- H01L51/5265—
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
- H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
- H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
- H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2101/00—Properties of the organic materials covered by group H10K85/00
- H10K2101/10—Triplet emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/10—Transparent electrodes, e.g. using graphene
- H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/10—Transparent electrodes, e.g. using graphene
- H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
- H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 프로세스는 다음 연속적인 단계들을 포함한다:
a) 구조화된 제1 전극(E1)을 포함하는 기판(1)을 제공하는 단계;
b) 구조화된 제1 전극(E1) 상에 제1 및 제2 이중층 스택들(2, 3)을 연속으로 형성하는 단계 - 각각의 이중층 스택(2, 3)은 선택적으로 에칭될 수 있는 투명한 전도성 산화물들인 제1 및 제2 재료들로 만들어진 제1 및 제2 층들(20, 21; 30, 31)을 연속으로 포함함 -;
c) 청색 서브픽셀(PB)을 수용하도록 의도된 존 및 녹색 서브픽셀(PV)을 수용하도록 의도된 존에서 제2 이중층 스택을 에칭하는 단계;
d) 청색 서브픽셀(PB)을 수용하도록 의도된 존에서 제1 이중층 스택을 에칭하는 단계;
e) 유기 발광 층들의 스택(5)을 형성하는 단계 - 상기 스택은 백색 광을 방출하도록 구성됨 -;
f) 제1 전극(E1)을 갖는 광학 공진기를 획득하기 위해 유기 발광 층들의 스택(5) 상에 제2 전극(E2)을 형성하는 단계.
a) 구조화된 제1 전극(E1)을 포함하는 기판(1)을 제공하는 단계;
b) 구조화된 제1 전극(E1) 상에 제1 및 제2 이중층 스택들(2, 3)을 연속으로 형성하는 단계 - 각각의 이중층 스택(2, 3)은 선택적으로 에칭될 수 있는 투명한 전도성 산화물들인 제1 및 제2 재료들로 만들어진 제1 및 제2 층들(20, 21; 30, 31)을 연속으로 포함함 -;
c) 청색 서브픽셀(PB)을 수용하도록 의도된 존 및 녹색 서브픽셀(PV)을 수용하도록 의도된 존에서 제2 이중층 스택을 에칭하는 단계;
d) 청색 서브픽셀(PB)을 수용하도록 의도된 존에서 제1 이중층 스택을 에칭하는 단계;
e) 유기 발광 층들의 스택(5)을 형성하는 단계 - 상기 스택은 백색 광을 방출하도록 구성됨 -;
f) 제1 전극(E1)을 갖는 광학 공진기를 획득하기 위해 유기 발광 층들의 스택(5) 상에 제2 전극(E2)을 형성하는 단계.
Description
본 발명은 OLED 마이크로-디스플레이들(OLED는 organic light-emitting diode(유기 발광-다이오드)의 두문자어임)의 기술 분야에 관한 것이다.
본 발명은 특히 증강 현실 또는 가상 현실 헤드셋들 및 안경, 카메라 뷰파인더(viewfinder)들, 헤드-업 디스플레이(head-up display)들, 피코-프로젝터(pico-projector)들 등의 제조에 적용가능하다.
종래 기술, 특히 문헌 EP 1 672 962 A1호에서 알려진 상단-방출 OLED 마이크로-디스플레이의 픽셀은 연속적으로 다음을 포함한다:
-
기판;
-
가시 영역에서 반사성이고 기판 상에 형성된 제1 전극;
-
제1 전극 상에 형성된 스페이서 층;
-
유기 발광 층들의 스택(stack) - 상기 스택은 백색 광을 방출하고 스페이서 층 상에 형성되도록 구성됨 -,
-
가시 영역에서 반-투명하고 스택 상에 형성된 제2 전극; 제1 및 제2 전극들은 광학 공진기를 형성한다.
스페이서 층은, 정의된 적색, 녹색 및 청색 서브픽셀들을 각각 정의하기 위해 광학 공진기가 (스택에 의해 방출된 백색 광으로부터 획득된) 적색, 녹색 및 청색 광의 투과를 각각 허용하도록 선정된 두께들을 갖는 제1, 제2 및 제3 세그먼트들을 갖는다.
간섭 필터를 형성하는 패브리-페롯(Fabry-Perot) 광학 공진기로 인해 그런 종래-기술 픽셀은 컬러 필터들을 사용하지 않는 것을 구상하게 한다. 필터링된 파장들의 범위는 스페이서 층의 제1, 제2 및 제3 세그먼트들의 두께에 의해 정의되고, 이는 광학 공진기가 (유기 발광 층들의 스택에 의해 방출된 백색 광으로부터 획득된) 적색, 녹색 및 청색 광의 투과를 각각 허용하도록 (제1 및 제2 전극들에 의해 구속되는) 광학 공동의 두께가 조정되게 한다.
이런 타입의 필터링은 하단-방출 마이크로-디스플레이에서 유사한 방식으로 획득될 수 있다. 용어를 단순화하기 위해, 하단 방출의 경우 간섭 효과들이 훨씬 더 작더라도, 여전히 공진기로 참조가 이루어질 것이다.
그러나, 그런 종래-기술 픽셀은, 스페이서 층의 제1, 제2 및 제3 세그먼트들이 연속적인 퇴적들에 의해 제1 전극 상에 형성되는 한 완전히 만족스럽지 않고, 이것은 가능하게, 세그먼트들의 두께들이 제어될 수 있는 정밀도에 문제를 유도한다.
또한, 문헌 US 2005/0142976 A1호로부터 다음을 사용하는 것이 알려졌다:
-
스페이서 층의 제3 세그먼트(청색 서브픽셀)에 대해 다결정질 ITO 층,
-
스페이서 층의 제2 세그먼트(녹색 서브픽셀)에 대해 2 개의 다결정질 ITO 층의 스택,
-
스페이서 층의 제1 세그먼트(적색 서브픽셀)에 대해 3 개의 다결정질 ITO 층의 스택.
제조 프로세스에서, 제1 다결정질 ITO 층은 제1 전극 상에 형성되고, 이어서 제1 비정질 ITO 층은 제1 다결정질 ITO 층 상에 퇴적(웨이퍼-스케일 퇴적)된다. 이어서, 제1 비정질 ITO 층은 청색 서브픽셀을 수용하도록 의도된 존(zone)에서 - 적합한 에천트(etchant)로 - 선택적으로 에칭되고, 제1 다결정질 ITO 층은 정지 층을 형성한다. 다음으로, 제2 다결정질 ITO 층을 형성하기 위해 열적 어닐링이 제1 비정질 ITO 층에 적용된다.
유사하게, 제2 비정질 ITO 층은 퇴적(웨이퍼-스케일 퇴적)되고, 이어서:
-
청색 서브픽셀을 수용하도록 의도된 존에서 - 제1 다결정질 ITO 층은 정지 층을 형성함 -, 및
-
녹색 서브픽셀을 수용하도록 의도된 존에서 - 제2 다결정질 ITO 층은 정지 층을 형성함 - 선택적으로 에칭된다.
마지막으로, 제3 다결정질 ITO 층을 형성하기 위해 열적 어닐링이 제2 비정질 ITO 층에 적용된다.
그런 종래-기술 프로세스는 적색, 녹색 및 청색 서브픽셀들에 대한 스페이서 층의 두께가 매우 만족스럽게 제어되게 한다. 그러나, 그런 종래-기술 기법은 제조 시간 및 구현 용이성 측면에서 완전히 만족스럽지 않다. 구체적으로, 퇴적 및 에칭 단계들은, 비정질 ITO에 적용되어야 하는 열적 어닐링으로 인해 차례로 신속하게 수행될 수 없다.
본 발명은 전술된 단점들 모두 또는 일부를 처리하는 것을 목표로 한다. 이 목적을 위해, 본 발명의 주제는 다음 연속적인 단계들을 포함하는, 유기-발광-다이오드 마이크로-디스플레이의 픽셀을 제조하기 위한 프로세스이다:
a)
구조화된 제1 전극을 포함하는 기판을 제공하는 단계;
b)
구조화된 제1 전극 상에 제1 및 제2 이중층 스택들을 연속으로 형성하는 단계 - 각각의 이중층 스택은 선택적으로 에칭될 수 있는 투명한 전도성 산화물들인 제1 및 제2 재료들로 각각 만들어진 제1 및 제2 층들을 연속으로 포함함 -;
c)
청색 서브픽셀을 수용하도록 의도된 존 및 녹색 서브픽셀을 수용하도록 의도된 존에서 제2 이중층 스택을 에칭하는 단계 - 제2 이중층 스택은 적색 서브픽셀을 수용하도록 의도된 존 아래에서 그대로 남겨짐 -;
d)
청색 서브픽셀을 수용하도록 의도된 존에서 제1 이중층 스택을 에칭하는 단계 - 제1 이중층 스택은 녹색 서브픽셀을 수용하도록 의도된 존 아래에서 그대로 남겨짐 -;
e)
유기 발광 층들의 스택을 형성하는 단계 - 상기 스택은 백색 광을 방출하도록 구성되고 적색, 녹색 및 청색 서브픽셀들을 수용하도록 의도된 존들을 통해 연장됨 -;
f)
제1 전극을 갖는 광학 공진기를 획득하기 위해 유기 발광 층들의 스택 상에 제2 전극을 형성하는 단계;
단계 b)는:
-
제1 이중층 스택이, 광학 공진기가 녹색 광의 투과를 허용하도록 선정된 두께를 갖고,
-
제1 및 제2 이중층 스택들이, 광학 공진기가 적색 광의 투과를 허용하도록 선정된 총 두께를 갖도록 실행된다.
따라서, 본 발명에 따른 그런 프로세스는 웨이퍼-스케일 퇴적들이 수행되게 허용하는 단계 b), 및 에칭 단계들 c) 및 d)에 의해 이중층 스택들의 두께들이 만족스럽게 제어되게 한다. 또한, 본 발명에 따른 그런 프로세스는 퇴적 단계 - 단계 b - 및 에칭 단계들 - 단계들 c) 및 d) - 이중층 스택들이 차례로 수행되게 하고(종래 기술의 열적 어닐링을 위해 요구된 중단들이 필요하지 않음), 이는 두께들의 제어에 관하여 부가적인 위도를 생성한다. 그러므로, 본 발명에 따른 그런 프로세스는 제조 시간을 감소시키고 구현 용이성을 증가시킨다.
정의들
-
"마이크로-디스플레이"가 의미하는 바는 각각의 픽셀이 30 μm x 30 μm 이하인 영역을 갖는 디스플레이다.
-
"기판"이 의미하는 바는 바람직하게 전자 디바이스 또는 전자 컴포넌트가 통합되게 하는 기본 재료로 만들어진 자체-지지 물리적 캐리어이다. 예컨대, 기판은 통상적으로 단결정 반도체 잉곳(ingot)으로부터 절단된 웨이퍼이다.
-
"이중층 스택"이 의미하는 바는 연속적으로 제1 및 제2 층들을 포함하는 단일 이중층 구조이거나, 제1 및 제2 층들을 각각 연속으로 포함하는 (예컨대, 2 개 내지 4 개의) 스택된 이중층 구조들의 세트이다.
-
"구조화된 전극"이 의미하는 바는 패턴들의 세트를 설명하는 불연속 표면을 갖는 전극이다.
-
"투명한 전도성 산화물"이 의미하는 바는: 가시 영역에 걸쳐 평균 70%이상, 바람직하게 80% 이상, 더 바람직하게 85% 이상 및 심지어 더 바람직하게 90% 이상의 강도 투과 계수, 및 102 S/cm 이상의 300 K에서의 전기 전도도를 갖는 산화물이다.
-
"가시 영역"이 의미하는 바는 380 nm 내지 780 nm에 포함된 전자기 스펙트럼이다.
-
"선택적으로 에칭"이 의미하는 바는, 제2 재료가 제1 재료를 에칭하지 않고 에칭될 수 있고, 그 반대도 가능하다는 것이다. 실제로, 에천트는, 제2 재료(각각 제1 재료)의 에칭 속도가 제1 재료(각각, 제2 재료)의 에칭 속도보다 적어도 10 배 더 높도록 선정된다.
-
"두께"가 의미하는 바는 픽셀 또는 서브픽셀의 표면에 수직을 따른 치수이다.
본 발명에 따른 방법은 다음 특징들 중 하나 이상을 포함할 수 있다.
본 발명의 하나의 특징에 따라, 단계 a)는 제2 재료로 만들어진 중간 층으로 구조화된 제1 전극을 코팅하는 단계를 포함하고, 중간 층은, 광학 공진기가 청색 광의 투과를 허용하도록 선정된 두께를 갖고;
단계 b)는:
-
제1 이중층 스택 및 중간 층이, 광학 공진기가 녹색 광의 투과를 허용하도록 선정된 총 두께를 갖고,
-
제1 및 제2 이중층 스택들 및 중간 층이, 광학 공진기가 적색 광의 투과를 허용하도록 선정된 총 두께를 갖도록 실행된다.
따라서, 그런 중간 층의 하나의 장점은, 단계 b) 전에 구조화된 제1 전극을 보호하는 것, 즉 캡슐화부 역할을 하는 것이다. 이 목적을 위해, 공기 및 습기로부터 구조화된 제1 전극을 보호하는 제2 재료가 바람직하게 선정될 것이다.
본 발명의 하나의 특징에 따라, 제1 재료는 바람직하게 알루미늄으로 도핑된 아연 산화물(ZnO)이고, 제2 재료는 주석 산화물(SnO2)이다.
따라서, 그런 제1 및 제2 재료들은, 적합한 에천트가 선정되면 선택적으로 에칭될 수 있고, 적합한 에천트는 예컨대 염산 0.1%이고, 이는 ZnO가 SnO2에 관하여 선택적으로 에칭되게 한다. 또한, 그런 제1 및 제2 재료들은 매우 유사한 굴절률들을 가지며, 이는 이중층 스택들의 제1 층과 제2 층 사이의 인터페이스에서의 반사들이 회피되게 한다.
본 발명의 하나의 특징에 따라, 단계 c)는 다음 연속적인 단계들을 포함한다:
c1)
건식 또는 습식 에칭으로 제2 이중층 스택의 주석 산화물(SnO2)을 에칭하는 단계,
c2)
습식 에칭으로 제2 이중층 스택의 아연 산화물(ZnO)을 에칭하는 단계.
본 발명의 하나의 특징에 따라, 단계 d)는 다음 연속적인 단계들을 포함한다:
d1)
건식 또는 습식 에칭으로 제1 이중층 스택의 주석 산화물(SnO2)을 에칭하는 단계,
d2)
습식 에칭으로 제1 이중층 스택의 아연 산화물(ZnO)을 에칭하는 단계.
본 발명의 하나의 특징에 따라, 단계 c)는 적색 서브픽셀을 수용하도록 의도된 존을 포토레지스트로 마스킹하는 단계 c0)를 포함한다.
따라서, 하나의 획득된 장점은, 적색 서브픽셀을 수용하도록 의도된 존 아래의 제2 이중층 스택을 그대로 남기는 것이 가능하다는 것이다.
본 발명의 하나의 특징에 따라, 단계 d)는 녹색 서브픽셀을 수용하도록 의도된 존을 포토레지스트로 마스킹하는 단계 d0)를 포함한다.
따라서, 하나의 획득된 장점은, 녹색 서브픽셀을 수용하도록 의도된 존 아래의 제1 이중층 스택을 그대로 남기는 것이 가능하다는 것이다.
본 발명의 하나의 특징에 따라, 적색, 녹색 및 청색 서브픽셀들 사이에 놓이도록 의도된 존들에서 제1 및 제2 이중층 스택들을 에칭하는 단계 e0) 다음에 단계 e)가 온다.
따라서, 하나의 획득된 장점은, 적색, 녹색 및 청색 서브픽셀들을 서로 전기적으로 절연할 수 있다는 것이다.
본 발명의 하나의 특징에 따라, 단계 b)는:
-
각각의 이중층 스택의 제1 층이 10 nm 내지 100 nm의 두께를 가지며,
-
각각의 이중층 스택의 제2 층이 10 nm 이하의 두께를 가지도록 실행된다.
본 발명의 하나의 특징에 따라, 제1 및 제2 전극들은 바람직하게 Al, Ag, Pt, Cr, Ni 및 W으로부터 선택된 금속, 및/또는 투명한 전도성 산화물로 만들어진다.
그런 금속들은 가시 영역에서 높은 강도 반사 계수, 및 높은 전기 전도도 둘 모두를 갖는다. 가시 영역에서 전기적으로 전도성이고 투명한 산화물은, 전극이 투명하거나 반-투명하여야 할 때 바람직할 것이다.
본 발명의 하나의 특징에 따라, 단계 a)에서 제공된 기판은 가시 영역에서 투명하고, 단계 a)에서 제공된 구조화된 제1 전극은 가시 영역에서 반-투명하고, 단계 f)에서 형성된 제2 전극은 가시 영역에서 반사성이다.
"투명한"이 의미하는 바는, 기판이 가시 영역에 걸쳐 평균 70% 이상, 바람직하게 80% 이상, 더 바람직하게 85% 이상 및 심지어 더 바람직하게 90% 이상의 강도 투과 계수를 갖는다는 것이다.
"반-투명한"이 의미하는 바는, 구조화된 제1 전극이 가시 영역에 걸쳐 평균 30% 내지 70%의 강도 투과 계수를 갖는다는 것이다.
"반사성"이 의미하는 바는, 제2 전극이 가시 영역에 걸쳐 평균 70% 이상, 바람직하게 80% 이상, 더 바람직하게 85% 이상 및 심지어 더 바람직하게 90% 이상의 강도 반사 계수를 갖는다는 것이다.
따라서, 하나의 획득된 장점은, 소위 하단-방출 구조, 즉 기판을 향해 방출하는 구조가 획득되는 것이다.
본 발명의 하나의 특징에 따라, 단계 a)에서 제공된 기판은 반도체, 바람직하게 실리콘, 또는 유리로 만들어지고, 단계 a)에서 제공된 구조화된 제1 전극은 가시 영역에서 반사성이고, 단계 f)에서 형성된 제2 전극은 가시 영역에서 반-투명하다.
"반도체"가 의미하는 바는 10-8 S.cm-1 내지 102 S.cm-1의 300 켈빈(Kelvin)의 전기 전도도를 갖는 재료이다.
"반사성"이 의미하는 바는, 구조화된 제1 전극이 가시 영역에 걸쳐 평균 70% 이상, 바람직하게 80% 이상, 더 바람직하게 85% 이상 및 심지어 더 바람직하게 90% 이상의 강도 반사 계수를 갖는다는 것이다.
"반-투명한"이 의미하는 바는, 제2 전극이 가시 영역에 걸쳐 평균 30% 내지 70%의 강도 투과 계수를 갖는다는 것이다.
따라서, 하나의 획득된 장점은, 소위 상단-방출 구조, 즉 제2 전극을 통해 방출하는 구조가 획득되는 것이다. 이어서, 기판은 마이크로-디스플레이의 발광 효율에 악영향을 주지 않고 적색, 녹색 및 청색 서브픽셀들을 제어하기 위한 회로를 포함할 수 있다. TFT(thin-film transistor(박막 트랜지스터)의 두문자어) 회로는, 기판이 유리로 만들어질 때 선정될 것이고, CMOS(complementary metal-oxide-semiconductor(상보 금속-산화물-반도체)의 두문자어) 회로는, 기판이 반도체, 특히 Si로 만들어질 때 선정될 것이다.
다른 특징들 및 장점들은 본 발명의 다양한 실시예들의 상세한 설명으로부터 명백하게 될 것이고, 상세한 설명은 첨부된 도면들에 대한 예들 및 참조들을 동반한다.
도 1 내지 도 15는 본 발명에 따른 프로세스의 단계들을 예시하는, 기판에 대해 수직으로 절단된 개략 단면도들이다.
도 1은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 2는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 3은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 4는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 5는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 6은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 7은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 8은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 9는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 10은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 11은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 12는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 13은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 14는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 15는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 16은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 17은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
위에서 설명된 도면들이 개략적이고 판독성을 위해 그리고 이의 이해를 단순화하기 위해 실척은 아니라는 것이 주목될 것이다.
도 1 내지 도 15는 본 발명에 따른 프로세스의 단계들을 예시하는, 기판에 대해 수직으로 절단된 개략 단면도들이다.
도 1은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 2는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 3은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 4는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 5는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 6은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 7은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 8은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 9는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 10은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 11은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 12는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 13은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 14는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 15는 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 16은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
도 17은 본 발명에 따른 프로세스의 하나의 단계를 예시하는, 기판에 대해 수직으로 절단된 개략 단면도이다.
위에서 설명된 도면들이 개략적이고 판독성을 위해 그리고 이의 이해를 단순화하기 위해 실척은 아니라는 것이 주목될 것이다.
간략화를 위해, 다양한 실시예들에서, 동일하거나 동일한 기능을 형성하는 엘리먼트들은 동일한 지칭들로 지칭되었다.
도 1 내지 도 15에 예시된 바와 같이, 본 발명의 주제는 다음 연속적인 단계들을 포함하는, 유기 발광-다이오드 마이크로-디스플레이의 픽셀을 제조하기 위한 프로세스이다:
a)
구조화된 제1 전극(E1)을 포함하는 기판(1)을 제공하는 단계;
b)
구조화된 제1 전극(E1) 상에 제1 및 제2 이중층 스택들(2, 3)을 연속으로 형성하는 단계 - 각각의 이중층 스택(2, 3)은 선택적으로 에칭될 수 있는 투명한 전도성 산화물들인 제1 및 제2 재료들로 각각 만들어진 제1 및 제2 층들(20, 21; 30, 31)을 연속으로 포함함 -;
c)
청색 서브픽셀(PB)을 수용하도록 의도된 존 및 녹색 서브픽셀(PV)을 수용하도록 의도된 존에서 제2 이중층 스택(3)을 에칭하는 단계 - 제2 이중층 스택(3)은 적색 서브픽셀(PR)을 수용하도록 의도된 존 아래에서 그대로 남겨짐 -;
d)
청색 서브픽셀(PB)을 수용하도록 의도된 존에서 제1 이중층 스택(2)을 에칭하는 단계 - 제1 이중층 스택(2)은 녹색 서브픽셀(PV)을 수용하도록 의도된 존 아래에서 그대로 남겨짐 -;
e)
유기 발광 층들의 스택(5)을 형성하는 단계 - 상기 스택은 백색 광을 방출하도록 구성되고 적색, 녹색 및 청색 서브픽셀들(PR, PV, PB)을 수용하도록 의도된 존들을 통해 연장됨 -;
f)
제1 전극(E1)을 갖는 광학 공진기를 획득하기 위해 유기 발광 층들의 스택(5) 상에 제2 전극(E2)을 형성하는 단계;
단계 b)는:
-
제1 이중층 스택(2)이, 광학 공진기가 녹색 광의 투과를 허용하도록 선정된 두께를 갖고,
-
제1 및 제2 이중층 스택들(2, 3)이, 광학 공진기가 적색 광의 투과를 허용하도록 선정된 총 두께를 갖도록 실행된다.
단계 a)는 도 1에 예시된다. 단계 b)는 도 3에 예시된다. 단계 c)는 도 4 내지 도 6에 예시된다. 단계 d)는 도 7 내지 도 9에 예시된다. 단계 e)는 도 14에 예시된다. 단계 f)는 도 15에 예시된다.
기판 및 아키텍처들의 타입들
소위 하단-방출 제1 아키텍처에서:
-
단계 a)에서 제공된 기판(1)은 가시 영역에서 투명하고, 유리로 만들어질 수 있고,
-
단계 a)에서 제공된 구조화된 제1 전극(E1)은 가시 영역에서 반-투명하고, 예컨대 투명한 전도성 산화물로 만들어질 수 있고,
-
단계 f)에서 형성된 제2 전극(E2)은 가시 영역에서 반사성이고, 예컨대 금속으로 만들어질 수 있다.
소위 상단-방출 제2 아키텍처에서:
-
단계 a)에서 제공된 기판(1)은 반도체, 바람직하게 실리콘, 또는 유리로 만들어지고,
-
단계 a)에서 제공된 구조화된 제1 전극(E1)은 가시 영역에서 반사성이고, 예컨대 금속으로 만들어질 수 있고,
-
단계 f)에서 형성된 제2 전극(E2)은 가시 영역에서 반-투명하고, 예컨대 투명한 전도성 산화물로 만들어질 수 있다.
구조화된 제1 전극
구조화된 제1 전극(E1)은 유리하게, 바람직하게 Al, Ag, Pt, Cr, Ni, W, Mo, Ti, Ru 및 Pd으로부터 선택된 금속으로 만들어지거나, 투명한 전도성 산화물로 만들어진다. 금속은, 예컨대 알루미늄일 때 구리로 도핑될 수 있다. 구조화된 제1 전극(E1)은 100 nm 내지 300 nm의 두께를 가질 수 있다. 구조화된 제1 전극(E1)은 패시베이션 층으로 커버될 수 있다. 비제한적 예로써, 패시베이션 층은 TiN으로 만들어질 수 있고, 바람직하게 10 nm 미만의 두께를 갖는다.
구조화된 제1 전극(E1)은 바람직하게 애노드이다. 그러나, 제1 전극(E1)은, 유기 발광 층들의 스택(5) 구조가 반전되면 캐소드일 수 있다.
단계 a)는 다음 단계들을 포함할 수 있다:
a1)
기판(1)을 제공하는 단계;
a2)
통상의 기술자들에게 알려진 퇴적 기법을 사용하여 웨이퍼-스케일 퇴적에 의해 기판(1) 상에 제1 전극(E1)을 퇴적하는 단계;
a3)
마스트 전사에 의해 제1 전극(E1)을 구조화하는 단계.
구조화된 제1 전극(E1)의 패턴들은 바람직하게 0.6 μm 내지 1 μm의 폭만큼 분리된다. 이 폭은 마이크로-디스플레이의 서브픽셀들의 매트릭스 어레이에 대해 획득될, 바람직하게 4 μm 내지 5 μm인 피치(pitch)를 허용한다.
아키텍처가 하단-방출 아키텍처일 때, 구조화된 제1 전극(E1)은, 가시 영역에서 반-투명이도록 선정된 두께를 갖는다. 이어서, 제1 전극(E1)은 예컨대 투명한 전도성 산화물(예컨대, ITO)로 만들어질 수 있다. 아키텍처가 상단-방출 아키텍처일 때, 구조화된 제1 전극(E1)은, 가시 영역에서 반사성이도록 선정된 두께를 갖는다. 이어서, 제1 전극(E1)은 예컨대 금속으로 만들어질 수 있다.
이중층 스택들 형성
제1 재료는 바람직하게 알루미늄이 도핑된 유리하게 아연 산화물(ZnO)이다. 제2 재료는 유리하게 주석 산화물(SnO2)이다. 이중층 스택들(2, 3)의 제1 층과 제2 층(20, 21; 30, 31) 사이의 인터페이스에서 반사들을 방지하기 위해 충분히 가까운 굴절률들을 갖는 제1 및 제2 재료들이 유리하게 선정될 것이다. 예로써, 유리하게 제1 및 제2 재료들은 25%만큼 상이하고, 바람직하게 20% 이하만큼 상이한 굴절률들을 갖는다.
단계 b)는 통상의 기술자들에게 알려진 퇴적 기법들, 예컨대 ALD(atomic layer deposition(원자 층 퇴적)의 두문자어)를 사용하여 실행된다.
단계 b)는 유리하게:
-
각각의 이중층 스택(2, 3)의 제1 층(20, 30)이 10 nm 내지 100 nm의 두께를 가지며,
-
각각의 이중층 스택(2, 3)의 제2 층(21, 31)이 10 nm 이하의 두께를 가지도록 실행된다.
이중층 스택들 에칭
단계 c)는 유리하게 다음 단계들을 포함한다:
c1)
건식 또는 습식 에칭으로 제2 이중층 스택(3)의 주석 산화물(SnO2)을 에칭하는 단계,
c2)
습식 에칭으로 제2 이중층 스택(3)의 아연 산화물(ZnO)을 에칭하는 단계.
단계 c1)은 도 5에 예시된다. 단계 c2)는 도 6에 예시된다.
단계 c)는 유리하게 적색 서브픽셀(PR)을 수용하도록 의도된 존을 포토레지스트(6)로 마스킹하는 단계 c0)를 포함한다. 단계 c0)은 도 4에 예시된다. 도 10에 예시된 바와 같이, 포토레지스트(6)는 통상의 기술자들에게 알려진 스트리핑(stripping) 기법을 사용하여 단계 e) 전에 제거된다.
단계 c1)는 주석 산화물(SnO2)이 아연 산화물(ZnO)에 관하여 선택적으로 에칭되게 하는 에천트로 실행된다. 단계 c1)에서, 제2 이중층 스택(3)의 제1 층(30)은 제2 이중층 스택(3)의 제2 층(31)의 에칭에 대한 정지 층으로서 작용한다. 대안적으로, SnO2(즉, 제2 이중층 스택(3)의 제2 층(31))의 임의의 오버 에칭을 보상하기 위해 충분히 큰 ZnO(즉, 제2 이중층 스택(3)의 제1 층(30))의 두께를 제공하는 것이 가능하다.
단계 c2)는 아연 산화물(ZnO)이 주석 산화물(SnO2)에 관하여 선택적으로 에칭되게 하는 에천트(예컨대 불산(HF) 0.1%)로 실행된다. 단계 c2)에서, 제1 이중층 스택(2)의 제2 층(21)은 제2 이중층 스택(3)의 제1 층(30)의 에칭에 대한 정지 층으로서 작용한다.
단계 d)는 유리하게 다음 연속적인 단계들을 포함한다:
d1)
건식 또는 습식 에칭으로 제1 이중층 스택(2)의 주석 산화물(SnO2)을 에칭하는 단계,
d2)
습식 에칭으로 제1 이중층 스택(2)의 아연 산화물(ZnO)을 에칭하는 단계.
단계 d1)은 도 8에 예시된다. 단계 c2)는 도 9에 예시된다.
단계 d)는 유리하게 녹색 서브픽셀(PV)을 수용하도록 의도된 존을 포토레지스트(6)로 마스킹하는 단계 d0)를 포함한다. 단계 d0)은 도 7에 예시된다. 도 10에 예시된 바와 같이, 포토레지스트(6)는 통상의 기술자들에게 알려진 스트리핑 기법을 사용하여 단계 e) 전에 제거된다.
단계 d1)은 주석 산화물(SnO2)이 아연 산화물(ZnO)에 관하여 선택적으로 에칭되게 하는 에천트로 실행된다. 단계 d1)에서, 제1 이중층 스택(2)의 제1 층(20)은 제1 이중층 스택(2)의 제2 층(21)의 에칭에 대한 정지 층으로서 작용한다.
단계 d2)는 아연 산화물(ZnO)이 주석 산화물(SnO2)에 관하여 선택적으로 에칭되게 하는 에천트로 실행된다. 단계 d2)에서, 중간 층(10)은 제1 이중층 스택(2)의 제1 층(20)의 에칭에 대한 정지 층으로서 작용한다.
중간 층
도 2에 예시된 바와 같이, 단계 a)는 유리하게 제2 재료로 만들어진 중간 층(10)으로 구조화된 제1 전극(E1)을 코팅하는 단계 a4)를 포함한다. 단계 a4)는 통상의 기술자들에게 알려진 퇴적 기법, 예컨대 ALD를 사용하여 수행된다. 따라서, 중간 층(10)은 구조화된 제1 전극(E1)과 제1 이중층 스택(2) 사이의 중간이다. 중간 층(10)은, 광학 공진기가 청색 광의 투과를 허용하도록 선정된 두께를 갖는다.
이어서, 단계 b)는:
-
제1 이중층 스택(2) 및 중간 층(10)이, 광학 공진기가 녹색 광의 투과를 허용하도록 선정된 총 두께를 갖고,
-
제1 및 제2 이중층 스택들(2, 3) 및 중간 층(10)이, 광학 공진기가 적색 광의 투과를 허용하도록 선정된 총 두께를 갖도록 실행된다.
주석 산화물(SnO2)로 만들어진 그런 중간 층(10)은 구조화된 제1 전극(E1)이 공기 및 습기로부터 보호되게 한다. 또한, 그런 중간 층(10)은 광학 공진기의 스페이서 층을 형성하는 데 부분적으로 기여한다.
서브픽셀들의 전기 절연
도 11 및 도 12에 예시된 바와 같이, 적색, 녹색 및 청색 서브픽셀들(PR, PV, PB) 사이에 놓이도록 의도된 존들에서 제1 및 제2 이중층 스택들(2, 3)을 에칭하는 단계 e0) 다음에 유리하게 단계 e)가 온다. 단계 e0)는 바람직하게 건식 에칭 단계이다. 단계 e0)는 도 12에 예시된다.
프로세스의 길이를 감소시키기 위해, 적색, 녹색 및 청색 서브픽셀들(PR, PV, PB) 사이에 놓이도록 의도된 존들에서 제1 및 제2 이중층 스택들(2, 3)이 동시에(그리고 비-선택적으로) 에칭되게 하는 에천트가 바람직하게 선정될 것이다. 비제한적 예로써, 에천트는 요오드화수소산일 수 있다. 하나의 대안에 따라, 단계 e0)는 바람직하게 염소-기반 화학물(예컨대, Cl2/Ar)을 사용하여 반응 이온 에칭(RIE)하는 단계일 수 있다.
도 11에 예시된 바와 같이, 단계 e0)는 미리 포토레지스트(6)로 적색, 녹색 및 청색 서브픽셀들(PR, PV, PB) 사이에 놓이도록 의도된 존들을 마스킹하는 단계를 포함한다. 도 13에 예시된 바와 같이, 포토레지스트(6)는 통상의 기술자들에게 알려진 스트리핑 기법을 사용하여 단계 e) 전에 제거된다.
단계 e0) 다음에 예컨대 레지스트 형태를 취하는 유전체(7)로 적색, 녹색 및 청색 서브픽셀들(PR, PV, PB) 사이에 놓이도록 의도된 존들을 채우는 단계(도 16 및 도 17에 예시됨)가 뒤따를 수 있다. 비제한적 예로써, 유전체(7)는 스핀 코터(spin coater)에 의해 퇴적되고 2 개의 인접한 서브픽셀 사이에만 레지스트 패드들을 남기기 위해 포토리소그래피를 겪을 수 있는 절연 레지스트이다. 적색, 녹색 및 청색 서브픽셀들(PR, PV, PB) 사이의 우수한 전기 절연은 이에 의해 달성된다.
유기 발광 층들의 스택
단계 c)에서 형성된 유기 발광 층들의 스택(5)은 각각의 적색, 녹색 및 청색 서브픽셀(PR, PV, PB)에서 일정한 두께를 갖는다.
비제한적 예로써, 유기 발광 층들의 스택(5)은 텐덤 아키텍처(tandem architecture)의 3 개의 방출 층을 포함할 수 있다. 더 정확하게, 구조화된 제1 전극(E1)이 애노드이고 제2 전극(E2)이 캐소드일 때, 스택(4)은:
-
구조화된 제1 전극(E1) 상에 형성된 제1 정공-전달 층;
-
청색 광을 방출하고 제1 정공-전달 층 상에 형성된 제1 방출 층;
-
제1 방출 층 상에 형성된 제1 전자-전달 층;
-
제1 전자-전달 층 상에 형성된 전하-생성 층(또한 상호연결 층으로 칭해짐);
-
전하-생성 층 상에 형성된 제2 정공-전달 층;
-
녹색 광을 방출하고 제2 정공-전달 층 상에 형성된 제2 방출 층;
-
적색 광을 방출하고 제2 방출 층 상에 형성된 제3 방출 층;
-
제3 방출 층 상에 형성되고 제2 전극(E2)으로 코팅되도록 의도된 제2 전자-전달 층을 포함할 수 있다.
변형들에 의해, 유기 발광 층들의 스택(5)은:
-
텐덤 아키텍처(종래의 구조)로 배열되지 않고 각각 청색, 녹색 및 적색 광을 방출하는 3 개의 방출 층;
-
각각 황색 및 청색 광을 방출하고 종래의 구조로 배열된 2 개의 방출 층;
-
각각 황색 및 청색 광을 방출하고 텐덤 구조로 배열된 2 개의 방출 층을 포함할 수 있다.
단계 e)는 통상의 기술자들에게 알려진 퇴적 기법들을 사용하여 실행된다.
제2 전극
제2 전극(E2)은 유리하게 금속, 및 바람직하게 Al, Ag, Pt, Cr, Ni 및 W으로부터 선택된 금속으로 만들어지거나, 투명한 전도성 산화물로 만들어진다.
제2 전극(E2)은 바람직하게 캐소드이다. 그러나, 제2 전극(E2)은, 유기 발광 층들의 스택(5) 구조가 반전되면 애노드일 수 있다.
단계 f)는 통상의 기술자들에게 알려진 퇴적 기법을 사용하여 실행된다.
제2 전극(E2)은 유리하게 제2 전극(E2) 및 유기 발광 층들의 스택(5)을 공기 및 습기로부터 보호하기에 적합한 캡슐화 층(예시되지 않음)으로 코팅된다.
아키텍처가 하단-방출 아키텍처일 때, 제2 전극(E2)은, 가시 영역에서 반사성이도록 선정된 두께를 갖는다. 이어서 제2 전극(E2)은 예컨대 금속으로 만들어질 수 있다. 아키텍처가 상단-방출 아키텍처일 때, 제2 전극(E2)은, 가시 영역에서 반-투명이도록 선정된 두께를 갖는다. 이어서, 제2 전극(E2)은 예컨대 투명한 전도성 산화물(예컨대, ITO)로 만들어질 수 있다.
본 발명은 설명된 실시예들로 제한되지 않는다. 통상의 기술자는 기술적으로 작업가능한 조합들을 구상하고, 이의 등가물들을 대체할 수 있을 것이다.
Claims (12)
- 유기-발광-다이오드 마이크로-디스플레이의 픽셀을 제조하기 위한 프로세스로서,
다음 연속적인 단계들:
a) 구조화된 제1 전극(E1)을 포함하는 기판(1)을 제공하는 단계;
b) 상기 구조화된 제1 전극(E1) 상에 제1 및 제2 이중층 스택들(2, 3)을 연속으로 형성하는 단계 - 각각의 이중층 스택(2, 3)은 선택적으로 에칭될 수 있는 투명한 전도성 산화물들인 제1 및 제2 재료들로 각각 만들어진 제1 및 제2 층들(20, 21; 30, 31)을 연속으로 포함함 -;
c) 청색 서브픽셀(PB)을 수용하도록 의도된 존(zone) 및 녹색 서브픽셀(PV)을 수용하도록 의도된 존에서 상기 제2 이중층 스택(3)을 에칭하는 단계 - 상기 제2 이중층 스택(3)은 적색 서브픽셀(PR)을 수용하도록 의도된 존 아래에서 그대로 남겨짐 -;
d) 상기 청색 서브픽셀(PB)을 수용하도록 의도된 존에서 상기 제1 이중층 스택(2)을 에칭하는 단계 - 상기 제1 이중층 스택(2)은 상기 녹색 서브픽셀(PV)을 수용하도록 의도된 존 아래에서 그대로 남겨짐 -;
e) 유기 발광 층들의 스택(5)을 형성하는 단계 - 상기 스택은 백색 광을 방출하도록 구성되고 상기 적색, 상기 녹색 및 상기 청색 서브픽셀들(PR, PV, PB)을 수용하도록 의도된 존들을 통해 연장됨 -;
f) 상기 제1 전극(E1)을 갖는 광학 공진기를 획득하기 위해 상기 유기 발광 층들의 스택(5) 상에 제2 전극(E2)을 형성하는 단계를 포함하고;
상기 단계 b)는:
- 상기 제1 이중층 스택(2)이, 상기 광학 공진기가 녹색 광의 투과를 허용하도록 선정된 두께를 갖고,
- 상기 제1 및 제2 이중층 스택(2, 3)이, 상기 광학 공진기가 적색 광의 투과를 허용하도록 선정된 총 두께를 갖도록 실행되는,
프로세스. - 제1항에 있어서, 단계 a)는 상기 제2 재료로 만들어진 중간 층(10)으로, 상기 구조화된 제1 전극(E1)을 코팅하는 단계를 포함하고, 상기 중간 층(10)은, 상기 광학 공진기가 청색 광의 투과를 허용하도록 선정된 두께를 갖고;
상기 단계 b)는:
- 상기 제1 이중층 스택(2) 및 상기 중간 층(10)이, 상기 광학 공진기가 녹색 광의 투과를 허용하도록 선정된 총 두께를 갖고,
- 상기 제1 및 제2 이중층 스택들(2, 3) 및 상기 중간 층(10)이, 상기 광학 공진기가 적색 광의 투과를 허용하도록 선정된 총 두께를 갖도록 실행되는, 프로세스. - 제1항 또는 제2항에 있어서, 상기 제1 재료는 바람직하게 알루미늄으로 도핑된 아연 산화물(ZnO)이고, 상기 제2 재료는 주석 산화물(SnO2)인, 프로세스.
- 제3항에 있어서, 상기 단계 c)는:
다음 연속적인 단계들:
c1) 건식 또는 습식 에칭으로 상기 제2 이중층 스택(3)의 상기 주석 산화물(SnO2)을 에칭하는 단계,
c2) 습식 에칭으로 상기 제2 이중층 스택(3)의 아연 산화물(ZnO)을 에칭하는 단계
를 포함하는, 프로세스. - 제3항 또는 제4항에 있어서, 상기 단계 d)는:
다음 연속적인 단계들;
d1) 건식 또는 습식 에칭으로 상기 제1 이중층 스택(2)의 상기 주석 산화물(SnO2)을 에칭하는 단계,
d2) 습식 에칭으로 제1 이중층 스택(2)의 상기 아연 산화물(ZnO)을 에칭하는 단계
를 포함하는, 프로세스. - 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 단계 c)는 상기 적색 서브픽셀(PR)을 수용하도록 의도된 존을 포토레지스트(6)로 마스킹하는 단계 c0)를 포함하는, 프로세스.
- 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 단계 d)는 상기 녹색 서브픽셀(PV)을 수용하도록 의도된 존을 포토레지스트(6)로 마스킹하는 단계 d0)를 포함하는, 프로세스.
- 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 적색, 상기 녹색 및 상기 청색 서브픽셀들(PR, PV, PB) 사이에 놓이도록 의도된 존들에서 상기 제1 및 제2 이중층 스택들(2, 3)을 에칭하는 단계 e0) 다음에 단계 e)가 오는, 프로세스.
- 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 단계 b)는:
- 각각의 이중층 스택(2, 3)의 상기 제1 층(20, 30)이 10 nm 내지 100 nm의 두께를 가지며,
- 각각의 이중층 스택(2, 3)의 상기 제2 층(21, 31)이 10 nm 이하의 두께를 가지도록 실행되는, 프로세스. - 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제1 및 제2 전극들(E1, E2)은 바람직하게 Al, Ag, Pt, Cr, Ni 및 W으로부터 선택된 금속, 및/또는 투명한 전도성 산화물로 만들어지는, 프로세스.
- 제1항 내지 제10항 중 어느 한 항에 있어서,
- 상기 단계 a)에서 제공된 상기 기판(1)은 가시 영역에서 투명하고,
- 상기 단계 a)에서 제공된 상기 구조화된 제1 전극(E1)은 상기 가시 영역에서 반-투명하고,
- 상기 단계 f)에서 형성된 상기 제2 전극(E2)은 상기 가시 영역에서 반사성인, 프로세스. - 제1항 내지 제10항 중 어느 한 항에 있어서,
- 상기 단계 a)에서 제공된 상기 기판(1)은 반도체, 바람직하게 실리콘, 또는 유리로 만들어지고,
- 상기 단계 a)에서 제공된 상기 구조화된 제1 전극(E1)은 상기 가시 영역에서 반사성이고,
- 상기 단계 f)에서 형성된 상기 제2 전극(E2)은 상기 가시 영역에서 반-투명한, 프로세스.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1873304 | 2018-12-19 | ||
| FR1873304A FR3091035B1 (fr) | 2018-12-19 | 2018-12-19 | PROCEDE DE FABRICATION D’UN PIXEL D’UN MICRO-ECRAN A OLEDs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200076635A true KR20200076635A (ko) | 2020-06-29 |
Family
ID=66690527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190169673A KR20200076635A (ko) | 2018-12-19 | 2019-12-18 | Oled 마이크로-디스플레이의 픽셀을 제조하기 위한 프로세스 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10944077B2 (ko) |
| EP (1) | EP3671849B1 (ko) |
| JP (1) | JP2020126828A (ko) |
| KR (1) | KR20200076635A (ko) |
| CN (1) | CN111341943B (ko) |
| FR (1) | FR3091035B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3112243A1 (fr) * | 2020-07-02 | 2022-01-07 | Microoled | Dispositif optoelectronique matriciel en couches minces |
| CN112768617A (zh) * | 2021-01-06 | 2021-05-07 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
| JP2022115080A (ja) | 2021-01-27 | 2022-08-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11815689B2 (en) | 2021-04-30 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| US11699391B2 (en) | 2021-05-13 | 2023-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display apparatus, and electronic device |
| FR3129523A1 (fr) * | 2021-11-19 | 2023-05-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un dispositif optoelectronique |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1672962B1 (en) | 2003-09-19 | 2012-06-20 | Sony Corporation | Organic light emitting device, manufacturing method thereof and display device using the organic light emitting device |
| JP4439260B2 (ja) | 2003-12-26 | 2010-03-24 | 三洋電機株式会社 | 表示装置の製造方法 |
| JP5178088B2 (ja) * | 2006-09-07 | 2013-04-10 | キヤノン株式会社 | 有機発光装置 |
| KR101983229B1 (ko) * | 2010-07-23 | 2019-05-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 제조 방법 |
| US8940568B2 (en) * | 2012-08-31 | 2015-01-27 | Universal Display Corporation | Patterning method for OLEDs |
| KR20140116692A (ko) * | 2013-03-25 | 2014-10-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102131965B1 (ko) * | 2013-11-19 | 2020-07-09 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 |
| JP6601047B2 (ja) * | 2015-08-07 | 2019-11-06 | ソニー株式会社 | 発光素子及びその製造方法、並びに、表示装置 |
| CN105720081B (zh) * | 2016-02-24 | 2021-04-16 | 京东方科技集团股份有限公司 | 一种有机发光二极管阵列基板、显示装置和制作方法 |
| CN106784401A (zh) * | 2016-12-21 | 2017-05-31 | 武汉华星光电技术有限公司 | 有机发光器件及其制作方法 |
| JP2018147599A (ja) * | 2017-03-01 | 2018-09-20 | 株式会社Ｊｏｌｅｄ | 有機電界発光素子、有機電界発光パネルおよび発光装置 |
| CN107170786B (zh) * | 2017-05-27 | 2019-12-27 | 广州新视界光电科技有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| CN109461841B (zh) * | 2018-11-02 | 2021-11-09 | 京东方科技集团股份有限公司 | Oled显示基板及其制作方法、显示装置 |
-
2018
- 2018-12-19 FR FR1873304A patent/FR3091035B1/fr not_active Expired - Fee Related
-
2019
- 2019-12-12 US US16/711,541 patent/US10944077B2/en active Active
- 2019-12-13 EP EP19215903.6A patent/EP3671849B1/fr active Active
- 2019-12-18 CN CN201911308448.9A patent/CN111341943B/zh active Active
- 2019-12-18 KR KR1020190169673A patent/KR20200076635A/ko not_active Application Discontinuation
- 2019-12-18 JP JP2019228045A patent/JP2020126828A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR3091035A1 (fr) | 2020-06-26 |
| FR3091035B1 (fr) | 2020-12-04 |
| EP3671849A1 (fr) | 2020-06-24 |
| EP3671849B1 (fr) | 2021-04-28 |
| US20200203662A1 (en) | 2020-06-25 |
| US10944077B2 (en) | 2021-03-09 |
| JP2020126828A (ja) | 2020-08-20 |
| CN111341943A (zh) | 2020-06-26 |
| CN111341943B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10944077B2 (en) | Process for manufacturing a pixel of an OLED micro-display | |
| KR100684243B1 (ko) | 표시 장치 및 그 제조 방법 | |
| EP1606848B1 (en) | Light-emitting device, method of manufacturing the same, and display unit | |
| KR102037850B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP4439260B2 (ja) | 表示装置の製造方法 | |
| KR101592013B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP2018081903A (ja) | 有機発光表示装置及びその製造方法 | |
| US11289669B2 (en) | Light-emitting device, pixel unit, manufacturing method for pixel unit and display device | |
| WO2016065756A1 (zh) | 显示基板及其显示装置、制作方法 | |
| US11081680B2 (en) | Pixel structure, method for forming the same, and display screen | |
| CN104244485A (zh) | 电光装置、电光装置的制造方法以及电子设备 | |
| JP2008059791A (ja) | 有機ｅｌ素子アレイ | |
| KR20110133243A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20110121419A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US10727451B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| US11031438B2 (en) | Pixel for an organic light-emitting diode microscreen | |
| WO2020118916A1 (zh) | 有机电致发光器件的制备方法、有机电致发光器件及显示装置 | |
| CN111223876B (zh) | 显示面板及显示面板的制备方法 | |
| JP2023532528A (ja) | 光電子デバイスおよび光電子デバイスの製造方法 | |
| US8193700B2 (en) | Organic light emitting device and manufacturing method thereof | |
| JP2012252863A (ja) | 発光装置の製造方法 | |
| JP7403540B2 (ja) | 有機マイクロスクリーンの画素の製造方法 | |
| US20240180002A1 (en) | Display device, electronic device, and method of manufacturing display device | |
| KR100600882B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| CN117479619A (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |