JP2023532528A - 光電子デバイスおよび光電子デバイスの製造方法 - Google Patents

光電子デバイスおよび光電子デバイスの製造方法 Download PDF

Info

Publication number
JP2023532528A
JP2023532528A JP2022581502A JP2022581502A JP2023532528A JP 2023532528 A JP2023532528 A JP 2023532528A JP 2022581502 A JP2022581502 A JP 2022581502A JP 2022581502 A JP2022581502 A JP 2022581502A JP 2023532528 A JP2023532528 A JP 2023532528A
Authority
JP
Japan
Prior art keywords
layer
pixels
group
transparent conductive
tco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022581502A
Other languages
English (en)
Inventor
ハース，ギュンター
デュグレニル，ベノワ
ギヨメ，セバスチャン
トゥルネール，ミリアン
メンドロン，トニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MICROOLED
Original Assignee
MICROOLED
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICROOLED filed Critical MICROOLED
Publication of JP2023532528A publication Critical patent/JP2023532528A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/12—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

光電子デバイスは、基板と、反射面および所定の距離で互いに向き合って配置され、所定の光学長ｄの光学的共振器を形成する半反射面の間に配置されている、発光層または光ダイオードの一つの活性層を含む有機層のスタックとを備え、該デバイスは、３つの画素グループを含み、各グループは異なる光学長ｄの共振器を含み、該共振器は基板と有機層のスタックとの間に配置されている複数の二重層を含み、各二重層が第１の透過性導電材料から形成されている第１の層と、第１の層に直接接触し第１の透過性導電材料とは異なる第２の透過性導電材料から形成されている第２の層とにより形成され、各二重層について、基板から数えた第１の層が、第２の層よりもウェットエッチング処理に対して低い耐性を有し、かつ、第１を超える画素の各グループについて、基板から最も遠い二重層の第１の層が該二重層の第２の層により横方向に保護されていることを特徴とする。【選択図】図２７

Description

本発明は、マイクロエレクトロニクスの分野に関し、より正確には、薄膜の光電子デバイスの分野に関するものである。より正確には、化学的な意味での有機層である活性層を有する薄層におけるマトリックス光電子デバイスに関するものである。この光電子デバイスは、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ：有機ＥＬ）型のディスプレイ画面や光センサであり、その活性層は有機層である。これらは、異なる色の画素グループごとに光学長の異なる光学的共振器を有する新規な構造を有する。
また、本発明は、これらの新規な製品の新規な製造方法に関するものである。
画素サイズが約２０μｍ以下、典型的には６μｍ～１２μｍであるＯＬＥＤ型のマトリックスマイクロディスプレイが知られている。カラーマイクロディスプレイでは、各画素は複数の画素グループから構成され、その大きさは約１０μｍ以下であり、現状では約３μｍ～６μｍが一般的である。これらのマイクロディスプレイでは、赤（略称：Ｒ）、緑（略称：Ｇ）、青（略称：Ｂ）の画素グループの色は、マトリックス全体に共通する白色発光のＯＬＥＤスタックで生成され、各画素はその固有のカラーフィルタを備えている。赤、緑、青の光を直接発生させるＯＬＥＤスタックは確かに公知である。しかし、いくつかの理由から、ＯＬＥＤマイクロディスプレイの製造に使用することができない。
まず、ＯＬＥＤマイクロディスプレイでは、ＲＧＢ画素のサイズが非常に小さいため、所望の色の光を直接放出する画素を得るように、十分な工業的信頼性をもってＲ、Ｇ、Ｂ画素のＯＬＥＤスタックを構造化することは、現在不可能である。実際、ＯＬＥＤ層の堆積の構造化は、マスクを介した真空下での蒸着を介して実施することができるが、約２０μｍより大きいサイズを有するもののみである。
さらに、マトリックス全体（すなわち、数ミリメートルのデバイスサイズの解像度を有するいくつかのマイクロディスプレイデバイスを含むシリコンウェハ上）に共通のＯＬＥＤスタックを堆積させるためには、良好な工業的性能を有する、単純で制御が容易な堆積方法を使用することになる。
最後に、カラーフィルタの材料と作成方法とは、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化物半導体）タイプのイメージャにすでに現状使用されているような、入手可能で、公知の、工業的に試験済みのものである。
ＯＬＥＤマイクロディスプレイの場合、共通のＯＬＥＤスタックの使用は現在避けられないが、光学効率が低いという欠点がある。実際、帯域幅のフィルタの光透過率は５０～７０％に過ぎない。さらに、白色発光素子では、ＲＧＢ分離型発光素子とは逆に、共振器効果による法線方向の利得を利用することができない。そこで、基板とは反対方向に発光させるトップエミッション方式が一般的である。この場合、ＯＬＥＤ素子を、下部の反射電極、有機層（ＯＬＥＤ）のスタック、上部の半透過電極から実質的に構成する。この集合体は、残念ながらＯＬＥＤスタックから放出される白色スペクトルの一部を吸収する光学的共振器を形成してしまう。
９０年代初頭から知られていたこの問題の重要性と難しさとを証明する特許文書が数多く存在する。多くの発明者が、白色または所定の色のＯＬＥＤ構造に光学的共振器を組み込み、そこから干渉によってスペクトルバンドを取り出し、かくして干渉によってＲＧＢ原色を生成するか、または色フィルタを備えたシステムもしくは画素レベルで構造化されたＲＧＢ ＯＬＥＤを備えたシステムの効率を改善するという原理を使用している。
例えば、１９９３年の欧州特許第０６１６４８８号明細書（日立）には、ボトムエミッション構成について、すなわち基板を通してそれぞれの発光波長を画定する少なくとも２つの光学的共振器を有するＯＬＥＤデバイスが記載されている。ＯＬＥＤエミッタは、様々な光学的共振器を全てカバーするのに十分な広さのスペクトルを生成する単一のスタックを実装している。光学的共振器は、誘電体多層システムによって形成した半透過性ミラーと、基板とは反対側の部分にある反射電極と、透過性導電酸化物（略称ＴＣＯ、この場合はスズをドープした酸化インジウム、略称ＩＴＯ）製の陰極とを含む。共振器の光学的厚さは、透過性陽極の厚さ、または半透過性ミラーと陰極との間に追加するシリカ製の光学的スペーサによって調節する。
この先駆的な特許は、いくつかの改良を生むことになった。この点、特開２００３－１４２２７７号公報（パイオニア）には、構造化されたＲＧＢエミッタを備えたボトムエミッション型の同様のデバイスが記載されており、ＩＴＯ製の陽極の厚さは画素グループの色によって異なり、干渉は反射板に対するエミッタの位置によって決定されている。
米国特許第６６３９２５０号明細書（セイコーエプソンおよびケンブリッジ・ディスプレイ・テクノロジ）は、ボトムエミッション型のデバイスについて、同様のアプローチを提案しており、両面に誘電体ミラーを使用した光学的共振器を形成している。ＲＧＢ画素の各グループは、半透過性誘電体多層膜のシステム、反射性多層膜のシステム、およびＯＬＥＤスタック上に位置する厚さ調整可能な誘電体層（ギャップ調整層）を使って独自のマイクロ共振器を利用することが可能である。このデバイスは、非常に複雑な多層構造を有しており、調整可能な誘電体層と反射多層膜とのシステムがどのように構造化（画素化）されるかは不明である。
欧州特許第１４５０４１９号明細書（コダック）には、光学的共振器が２枚の金属ミラーで画定される構造のトップエミッション型およびボトムエミッション型のデバイスが記載されている。広スペクトル光放出を有するＯＬＥＤスタックは、半透過性反射器と反射電極との間に配置され、関連する光学的共振器の変調を可能にする導電性透過位相変調層（「位相層」と呼ばれ、ＴＣＯ、例えばＩＴＯからなる）を含んでいる。この位相変調層を、蒸着または陰極スパッタリングによって堆積し、その後、画素グループの画素に意図した色を残すために、従来のフォトリソグラフィ手段によって構造化する。次に、この方法を、第２の層で、別の意図した色の画素グループの画素のために繰り返す。このようにして、２つのフォトリソグラフィの連続でＲ、Ｇ、Ｂの画素グループを作成することができる。Ｂの画素グループには位相変調層がなく、Ｇの画素グループには１つ、Ｒの画素グループには２つの位相変調層がある。ボトムエミッション型のデバイスでは、基板と半透過電極との間に吸収低減層を追加する。この方法では、何層ものＴＣＯをエッチングする必要があり、複雑である。さらに、陰極スパッタリングや蒸着によって堆積させたＴＣＯ層の厚さの均一性を光学的共振器の要件に適合する精度で制御することは、非常に困難であると思われる。
欧州特許第１６７２９６２号明細書（ソニー）には、前掲書と同様のトップエミッション型のデバイスが記載されている。下部電極は、３層のＴＣＯ、すなわちＩＴＯからなるコンタクト層、反射器として機能する共鳴層、および目的の色に応じた厚さを有する別の層の３層から構成されている。この電極をマイクロエレクトロニクスの手法で構造化（画素化）している。この層は、陰極スパッタリング（厚さの制御が不十分）、または厚さを非常に正確に制御できるものの材料（ＺｎＯ、ＡＺＯ（アルミニウム添加酸化亜鉛）またはＳｎＯ２）の選択肢が限られるＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：原子層堆積法）によって堆積させることができる。しかし、ＡＬＤによるＴＣＯ層の堆積には、この構造特有の２つの欠点がある。一方では、ＴＣＯを感光性樹脂の上に堆積させる必要があるため、ＡＬＤによる堆積は、その完全な均一性のために、樹脂の垂直面にも堆積し、感光性樹脂（日常的に「フォトレジスト」と呼ばれる）の除去に耐性を有する垂直壁を作成する傾向がある。一方、ＡＬＤで堆積させた層のエッチングは、非常に重要であることが判明した。ＺｎＯやＡＺＯなど、ＡＬＤで堆積可能なある種類のＴＣＯは、非常に容易にエッチングされるが、特に樹脂を除去する（剥離する）際に層が侵されるため、その厚さを正確に制御することができない。しかし、ＳｎＯ２のような他の種類のＴＣＯは、非常に硬い層を形成し、感光性樹脂の現像液にも剥離時にも侵されず、エッチングが非常に困難である。
当該書では、感光性樹脂へのＴＣＯの堆積に関する問題を回避する他の方法について記載し、３層のＴＣＯのそれぞれに３つの異なる材料と３つの異なるエッチング方法とを使用し、選択的にエッチングできるように材料を選択する。このように、この方法は非常に複雑であり、材料の選択も非常に限られている。
米国特許出願公開第２００９／０２８３７８６号明細書（セイコーエプソン）は、欧州特許第１４５０４１９号明細書に記載されているものと類似した別のアプローチを記載している。画素Ｒ、Ｇ、Ｂのグループに対して異なる厚さの光学的共振器を有するＯＬＥＤデバイスについて記載され、ＩＴＯの層の厚さによって共振器の厚さを調節する。このＩＴＯの層の構造化については記載されていない。色の純度を高めるために、上部電極の上に低屈折率の層を堆積させている。
米国特許出願公開第２０１２／０２２９０１４号明細書（セイコーエプソン）には、欧州特許第１６７２９６２号明細書に記載されているものと同様の、画素グループの色に応じて１層、２層、または３層のＴＣＯを用いた、さらに別のアプローチが記載されている。高さの差が大きくなり過ぎるのを避けるために、誘電体平滑層を堆積させることが提案されている。この構造の問題点は、画素の光学的開口部が小さいことである。これらの層を構造化する方法については記載されていない。
米国特許出願公開第２００６／０１３８９４５号明細書（サムスン）には、別のアプローチが提案されている。光学的共振器の画素化された部分は、ＯＬＥＤデバイスの外側、上部電極の上方に位置する。選択された厚さの透過性スペーサを、熱転写印刷の技術によって作成する。この技術は、数マイクロメータのサイズの画素について十分な工業的信頼性を有しているように見えない。さらに、ＯＬＥＤスタックはかなり壊れやすいので、機械的な圧力や大きな加熱を伴う技術でＯＬＥＤスタックの上に堆積物を作ることは避けたい。この方法のもう一つの欠点は、ＴＣＯでできた上部電極の光吸収にある。
さらに別のアプローチが、米国特許出願公開第２０１２／０２４１７８２号明細書（ソニー）に記載されている。光学的共振器の厚さを、ＯＬＥＤスタックの一部である正孔輸送層の構造化によって調節する。これは、約２０μｍよりも小さい画素のサイズのために、ＯＬＥＤスタックを形成する有機層の堆積を画素に構造化することが工業上非常に困難であるという問題を解決していない。
米国特許出願公開第２０１６／０２１１４７９号明細書（セイコーエプソン）は、画素化された誘電体透過層（ＳｉＯ２またはＳｉＮなど）で光学的共振器の厚さを調節するアイデアを導入している。厚さの調節のためのいくつかの実施形態が記載されている。すなわち、ＴＣＯの層（例えばＩＴＯ）、または下部反射器とＩＴＯでできた電極との間に配置された誘電体層（例えばシリカ）を使用することが可能である。しかし、このＴＣＯの層とこの誘電体層とを画素のグループに構造化する方法については記載されていない。また、誘電体層を堆積させるためには、下部電極と接触するための穴を開ける必要もあり、このようなデバイスの製造方法が複雑化する。
この考えのより具体的な実施形態として、米国特許出願公開第２０１５／００６０８１１号明細書（セイコーエプソン）には、反射器／スペーサ／透過電極（ＩＴＯ）／ＯＬＥＤスタック／半透過性電極構造における透過層（ＳｉＯ２またはＳｉＮ）を有する構造が記載されている。ＩＴＯは、無視できない光吸収性を有することに留意されたい。米国特許第９９７２８０４号明細書（セイコーエプソン）は、このコンセプトの別の代替案を示している。
代替案として、前述の米国特許出願公開第２０１６／０２１１４７９号明細書は、ＯＬＥＤスタックの正孔注入層の厚さを調節することを提案し、これは再び、約２０μｍより小さいサイズの画素にこの層を構造化する問題を提起する。
先行技術は、ＲＧＢ画素に共通する白色ＯＬＥＤスタックからの干渉によって原色ＲＧＢを生成する満足な解決策を提供しないことに留意されたい。同じ問題は、感光層がＯＬＥＤスタックである光センサなどの他の光電子デバイスにも生じ、そのようなデバイスについて、国際公開第２０１７／０２９２２３号（ドレスデン工科大学）に記載されている。欧州特許第３６７１８４９号明細書（フランス原子力・代替エネルギー庁）には、様々な透過性酸化物からなる二重層を用いて画素色ごとに光学的スペーサが作られているデバイスについて記載されている。この方法は、透過性酸化物の層を選択的に除去することを目的としたウェットエッチングの複雑な連続ステップを含んでいる。
本発明の目的は、共通の白色発光ＯＬＥＤスタック、好ましくはトップエミッション形状に基づいて、非常に小さなサイズ（約３μｍ～５μｍ）の原色ＲＧＢ用の画素グループを有する光電子デバイス、特にＯＬＥＤマイクロディスプレイを提案することである。このデバイスは、良好な光学効率、優れた耐久性を有し、画素の良好な寸法制御、画素を通じての光学的スペーサの良好な均質性、および基板を通じての良好な均質性を得ることができる、信頼性の高い工業的方法によって製造可能でなければならない。
本発明によれば、問題は、光学的共振器の２つの反射器の間に光活性スタック層が配置され、かつ、上記光学的共振器の光学的厚さが画素のスケールで調節されていることを特徴とする、上記画素を有する光電子デバイスによって解決される。このような構造は、光学的共振器内部での所定の色の光の生成（発光デバイスの場合）または検出（検出デバイスの場合）を可能にし、上記色は、上記分光学的共振器の光学的長さによって決定されている。
上記光電子デバイスは、このように、その光学的共振器の光学的長さによって異なる複数の画素グループを含む。本発明の本質的な特徴によれば、光学的共振器は、画素グループの少なくとも１つについて、ウェットエッチング処理に対する耐性が異なる（言い換えれば、液体バスに対して異なるエッチング速度を有する）２つの異なる透過性導電層によって形成された二重層を含み、これによってデバイスの製造方法において、２層のうちの最も高いエッチング速度を有する層の選択的ウェットエッチングが可能となる。
より正確には、上記二重層のそれぞれは、第１の透過性導電材料の第１の透過性導電層と、上記第１の透過性導電層と直接接触する、第２の透過性導電材料の第２の透過性導電層とによって形成されており、上記第１の材料は上記第２の材料と異なる。これらの二重層のそれぞれについて、光電子デバイスの基板から数えた上記第１の導電性透過層は、上記第２の導電性透過層よりもウェットエッチング処理に対する耐性が低い。
本発明の第１の目的は、基板と、反射面もしくは上記反射面上に直接堆積された透過層の表面および所定の距離で互いに向き合って配置され所定の光学長ｄの光学的共振器を形成する半透過性半反射面の間に配置されている、発光層または光ダイオードであり得る少なくとも一つの活性層を含む有機層のスタックと、を含む光電子デバイスであって、
上記デバイスは、少なくとも３つの画素グループを含むことを特徴とし、上記各グループは異なる光学長ｄの共振器を特徴とし、上記共振器は上記基板と上記有機層のスタックとの間に配置されている複数の二重層を含み、各二重層が第１の透過性導電材料の第１の透過性導電層と、上記第１の透過性導電層に直接接触する第２の透過性導電材料の第２の層と、により形成され、上記第１の材料は上記第２の材料と異なることを特徴とし、かつ
上記デバイスは、
画素の第１グループについて、上記二重層の数がゼロであり、
画素の第２グループについて、上記二重層の数が１であり、
画素の第３グループについて、上記二重層の数が２または１であるが、後者の場合、上記画素の第３グループに関連する上記二重層の上記第１の層が上記画素の第２グループのそれよりも厚く、
画素の追加の各グループについて、存在する場合には、上記二重層の数は、前グループに関して１つ増加するか、または同じままであるが、後者の場合、上記画素の追加のグループに関連する上記二重層の上記第１の層が上記画素の先行グループのそれよりも厚く、
上記グループは、ｄの値が増加する順序に従って、第１、第２、第３、および必要に応じてそれ以降の数とし、かつ
上記デバイスは、これらの各二重層について、上記基板から数えた上記第１の導電性透過層が、上記第２の導電性透過層よりもウェットエッチング処理に対して低い耐性を有し、かつ、上記第１を超える画素の各グループについて、少なくとも上記基板から最も遠い上記二重層の上記第１の層が上記二重層の上記第２の層により横方向に保護されていることを特徴とする。
一実施形態では、上記第１を超える画素の各グループについて、上記基板から最も遠い上記二重層の上記第１の層は、上記二重層の上記第２の層によって完全に封止されている。
先のものと互換性のある別の実施形態では、上記第１を超える画素の各グループについて、全ての二重層の上記第１の層は、第２の透過性導電材料の層によって完全に封止されている。
上記反射面は、上記第２の透過性導電材料の層によって覆うことができ、したがって、この層を、二重層を形成する層の計数に算入しない。
上記ウェットエッチング処理は、周囲温度で２．３８重量％の水酸化テトラメチルアンモニウムの水溶液による処理である。
非常に有利な実施形態では、上記二重層のそれぞれにおいて、上記第１の透過性導電層の比エッチング速度Ｖ１が、上記第２の透過層の比エッチング速度Ｖ２の少なくとも１０倍、好ましくは少なくとも１００倍、さらに好ましくは少なくとも１０００倍である。
上記透過性導電材料は、典型的には、少なくとも１つの金属元素の酸化物（ＴＣＯ－Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ：透過性導電酸化物）である。上記第１の透過性導電材料（ここでは「ソフトＴＣＯ」とも呼ぶ）は、以下によって形成されるグループから選択することができる。すなわち、ＺｎＯと、ドープされたＺｎＯを含む酸化物であって好ましくはガリウムおよび／もしくはアルミニウムおよび／もしくはホウ素および／もしくはベリリウムでドープされたものと、酸化インジウムと、ドープされた酸化インジウムを含む酸化物であって好ましくはスズでドープされたものによって形成されるグループである。上記第２の透過性導電材料（ここでは「ハードＴＣＯ」とも呼ぶ）は、以下によって形成されるグループから選択することができる。すなわち、ＳｎＯ２、ドープされたＳｎＯ２であって好ましくはヒ素および／もしくはフッ素および／もしくは窒素および／もしくはニオブおよび／もしくはリンおよび／もしくはアンチモンおよび／もしくはアルミニウムおよび／もしくはチタンでドープされたものによって形成されるグループである。
有利な実施形態によれば、上記有機層のスタックは、一方では上記反射面または上記反射面上に堆積された透過層と、かつ／または他方では上記半反射面と直接接触している。
上記有機層のスタックは、全ての画素の上に連続的な被覆を形成している。典型的には、半透過性導電層が上記有機層のスタックの上に堆積され、それが上部電極として機能する。上記有機層のスタック、および好ましくは上記半透過性導電層が、それぞれ全ての画素の上に連続した被覆を形成している。したがって、画素の個々のアドレス指定は、画素のレベルで構造化（「画素化」）された下部電極を介して実施することができる。光電子デバイスの基板は、有利には、上記画素の個別のアドレス指定または読み取りを可能にする回路を備えたＣＭＯＳタイプの基板である。
本発明による光電子デバイスは、有機スタックがエレクトロルミネセンス層を含む、典型的にはＯＬＥＤマイクロディスプレイである発光デバイスの形態で、または典型的にはマルチスペクトル光センサである検出デバイスの形態で製造することが可能である。後者の場合、有機スタックは、ＯＰＤ（有機光検出器）型の光ダイオードを含む。
本発明の別の目的は、本発明による光電子デバイスの製造方法であり、以下の通りである。
最初に、第１の透過性導電材料の第１の透過性導電層を、上記第１の反射面上、または上記第１の反射面上に堆積させた第２の材料の透過性導電層上に堆積させるステップと、
第２および第３の画素グループを画定し、その位置を保護する第１のマスクを堆積させるステップと、
上記第１の透過性導電層を、上記第１のマスクによって保護していない位置のウェットエッチングによって除去し、これらの保護していない位置が上記第１の画素グループのための位置を構成し、それから上記第１のマスクを除去するステップと、
第２の透過性材料の第１の透過性導電層を堆積させるステップと、
第１の透過性導電材料の第２の透過性導電層を堆積させるステップと、
上記第３の画素グループを画定し、その位置を保護する第２のマスクを堆積させるステップと、
上記第１の透過性導電材料の透過性導電層を、上記第２のマスクによって保護していない位置のウェットエッチングによって除去し、これらの保護していない位置が上記第２の画素グループおよび上記第１の画素グループのための位置を構成し、それから上記第２のマスクを除去するステップと、
第２の透過性導電材料の第２の透過性導電層を堆積させるステップと、
上記第１、第２および第３の画素グループを画定し、それらの位置を保護する第３のマスクを堆積させるステップと、
上記第２の透過性導電材料の第１および第２の層並びに上記反射層と、存在する場合には、それを覆う、上記第２の透過性導電材料の上記層とを、上記第３のマスクによって保護していない位置のドライエッチングによって除去するステップと、を特徴とする。
このような、３つの画素グループを有する光電子デバイスの製造方法において、本方法は、以下のステップを連続して行うことができる。
隣接する２つの画素間の各空間に充填要素を堆積させるステップと、
全ての画素に共通の有機層のスタックを堆積させ、全ての画素に共通の半反射電極層を、上記有機層のスタックの上に堆積させるステップと、である。
有利には、上記第２の透過性導電材料の透過性導電層の上記堆積を、原子層堆積の技術によって行う。
上記マスクの堆積を、当業者に周知のマイクロリソグラフィ技術に従って、感光性樹脂の堆積によって行う。
図１～図７は、従来技術の一部ではないが、対処された問題を解決しない方法およびデバイスの実施形態を比較のために示す。図１～図６は、その製造の様々な段階における光電子デバイスを通る横断面を概略的に示しており、このデバイスは、３つの画素グループを有する。
図８～図４２は、本発明による方法およびデバイスの特定の態様を示す図である。これらは、その製造の様々な段階における本発明による光電子デバイスを通る横断面を概略的に示す。
図１は、３つの画素グループを有するＯＬＥＤマイクロディスプレイ型デバイスを製造するための方法の第１の一連のステップを６つのエピソードにおいて示す。 図２は、図１のステップに続く第２の一連の方法ステップを示す。 図３は、図２のステップに続く第３の一連の方法ステップを示す。 図４は、図３のステップに続く第４の一連の方法ステップを示す。 図５は、図４のステップに続く第５の一連の方法ステップを示す。 図６は、図５のステップに続く第６の一連の方法ステップを示す。 図７は、図４以降のステップを示すデバイスの走査型電子顕微鏡写真である。各画素の幅は、約４．５μｍである。 図８は、２つの画素グループを有する本発明によるＯＬＥＤマイクロディスプレイ型デバイスを製造するための本発明による方法の第１の一連のステップを示す。 図９は、図８のステップに続く第２の一連の方法ステップを示す。 図１０は、図９のステップに続く第３の一連の方法ステップを示す。 図１１は、図１０のステップに続く第４の一連の方法ステップを示す。 図１２は、図１１のステップに続く第５の一連の方法ステップを示す。 図１３は、図１２のステップに続く第６の一連の方法ステップを示す。 図１４は、図１３のステップに続く第７の一連の方法ステップを示す。 図１５は、図１４のステップに続く第８の一連の方法ステップを示す。 図１６は、図８から図１５に提示したものと同様の、本発明によるＯＬＥＤマイクロディスプレイ型デバイスの有機層のスタックをより詳細に示す。 図１７は、図１６に示したデバイスの代替案を示す。 図１８は、図１６に示したデバイスの別の代替案を示す。 図１９は、図１６に示したデバイスのさらに別の代替案を示す。 図２０は、３つの画素グループを有する本発明によるＯＬＥＤマイクロディスプレイ型デバイスを製造するための本発明による方法の実施形態の第１の一連のステップを示す。 図２１は、図２０のステップに続く第２の一連の方法ステップを示す。 図２２は、図２１のステップに続く第３の一連の方法ステップを示す。 図２３は、図２２のステップに続く第４の一連の方法ステップを示す。 図２４は、図２３のステップに続く第５の一連の方法ステップを示す。 図２５は、図２４のステップに続く第６の一連の方法ステップを示す。 図２６は、図２５のステップに続く第７の一連の方法ステップを示す。 図２７は、図２６のステップに続く第８の一連の方法ステップを示す。 図２８は、図２０から図２７に提示したものと同様の、本発明によるＯＬＥＤマイクロディスプレイ型デバイスの有機層のスタックをより詳細に示す。 図２９は、図２８に示したデバイスの代替案を示す。 図３０は、図２８に示したデバイスの別の代替案を示す。 図３１は、図２７に示したデバイスの別の代替案を示す。 図３２は、図２７に示したデバイスのさらに別の代替案を示す。 図３３は、３つの画素グループを有する、本発明によるＯＬＥＤマイクロディスプレイ型デバイスを製造するための本発明による方法の別の実施形態の第１の一連のステップを示す。 図３４は、図３３のステップに続く第２の一連の方法ステップを示す。 図３５は、図３４のステップに続く第３の一連の方法ステップを示す。 図３６は、図３５のステップに続く第４の一連の方法ステップを示す。 図３７は、図３６のステップに続く第５の一連の方法ステップを示す。 図３８は、図３７のステップに続く第６の一連の方法ステップを示す。 図３９は、図３８のステップに続く第７の一連の方法ステップを示す。 図４０は、製造の中間段階における本発明の実施形態によるデバイスを通る断面の走査型電子顕微鏡顕微鏡写真を示す。 図４１は、本発明によるデバイスの代替案を示す。 図４２は、図４１のものと同じ機能を実行するが異なる構造を有する、本発明によるデバイスの別の代替案を示す。
（対処された問題を解決するための不成功な試み）
本発明者らは、光学的スペーサとしての構造化誘電体層の使用に基づく解決策は、導電性ビア（電子工学では、集積回路において、ビアとは、金属の２つのレベル間に電気的接続を確立することを可能にする、絶縁層を貫通する金属化された穴である）の作成または熱転写型の方法の使用など、複雑な方法を必要とするということに気付いた。同じ理由で、本発明者らは、誘電体多層膜型素子の使用を除外した。
本発明者らは、特に上記で引用した欧州特許第１４５０４１９号明細書に記載されているように、光学的スペーサとして導電性透過層（ＴＣＯ、例えばＩＴＯ、ＺｎＯ、ＳｎＯ２）の使用に基づく解決策を出発点として試みた。しかし、この文書に記載された構造を実際に作成することは、いくつかの理由から非常に困難であることが判明した。
まず、基板（これは、典型的には、２００ｍｍまたは３００ｍｍの直径を有するシリコンウェハであり、画素をアドレスするように構成されているＣＭＯＳ技術によって準備された回路を有する）を通じて安定した原色を保証できるようにするために、約９８％～９９％の、光学的共振器の厚さの非常に優れた均一性を必要とし、これは、陰極スパッタリングまたは化学蒸着（ＣＶＤ、またはＰＥＣＶＤすなわちプラズマ強化化学蒸着）等の先行技術において記載されている堆積方法において達成することが困難である。しかし、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：原子層堆積）技術を用いることで、このような厚さの均一性を得ることができる。しかし、ＡＬＤは、ＺｎＯやＡＺＯ（ＺｎＯの代替品でより導電性が高い）、ＳｎＯ２など限られたＴＣＯ材料にしか適用することができない。
第二に、３つの異なる光学的厚さを有する画素のグループを形成するために、ＴＣＯの３つの構造化層を作成することは、かなり困難であることが判明している。上記のように、欧州特許第１６７２９６２号明細書には、樹脂の堆積およびフォトリソグラフィ、これら３層の樹脂のエッチングおよび剥離の３つのステップに基づく方法の詳細が記載されている。これを、いくつかの追加と修正とにより、図１の図１（ａ）から図１（ｆ）に示すプロセスフロー図に置き換えることができる。
出発点はＣＭＯＳタイプの基板（例えばシリコンウェハー上の）で、最後のレベルとして画素を形成するための金属（ここでは酸化防止のためにＴｉＮの微細層で被覆されたアルミニウム）を有している。
図１に示す第１の一連のステップにおいて、出発点（状態（ａ））は、Ｓｉ３Ｎ４またはＳｉＯ２の層１１（約２００ｎｍ）で被覆され反射電極１２のベース層を有するＣＭＯＳタイプの基板１０であり、上記ベース電極は、第１の下層ＴｉＮ１３（約５０ｎｍ）および第２の上層ＴｉＮ１５（約７ｎｍ）の間に挟まれたアルミニウムの層（約２００ｎｍ）を含んでいた。
第２層のＴｉＮ１５上に、３層のＴＣＯ１６、１８、２０（ＡＺＯまたはＺｎＯ）をＡＬＤにより連続的に堆積させ（状態（ｂ）、（ｄ）、（ｆ））、３層１７、１９、２１の感光性樹脂（より日常的には「フォトレジスト」と呼ばれる）の堆積とリソグラフィ（状態（ｃ）、（ｅ））とを交互に行って、３つの画素（Ｒ、Ｇ、Ｂ）グループを作成した。図２は、フォトリソグラフィの第３ステップ後の結果を示す。
図１には、簡略化のため、それぞれ異なるグループに属する２つの画素しか示していないが、図３から図６には、３つの画素グループを事実上示していることに留意されたい。
図３および図４に示す第２の一連のステップにおいて、３層の感光性樹脂（フォトレジスト）１７、１９、２１をマスクとして用いて反射電極１２を含む全ての層のドライエッチングを実施し、画素の性質に従ってＴＣＯ層１６、１８、２０をエッチングし、画素を分離する。これを図３に示す。次いで、ウェット剥離の名称で知られる方法によって、感光性樹脂を剥離した（図４）。
図５に示す第３の一連のステップにおいて、感光性樹脂２２を堆積させリソグラフィによって画定して、画素間の空間を埋め表面を平坦化した。
図６に示す第４の一連のステップにおいて、半透過性共通電極２４を上部に有する白色発光ＯＬＥＤスタック２３を堆積させた。Ｒ、Ｇ、Ｂの原色を最適な効率で取り出すための光学的共振器を形成するために、エミッタの厚さと位置とを最適化した。こうして、ＣＭＯＳ基板の一部である回路を介して個別にアドレス指定可能な３つ（Ｒ、Ｇ、Ｂ）の画素２５、２６、２７のグループが得られる。これらの回路、およびそれらと画素の下部電極１２との間の接触を確立する方法は公知であり、本発明の一部ではないのでここでは特定しない。
この方法は、３つの理由から工業生産に使用できないことが判明した。
まず、ＴＣＯ層の最終的な厚さの制御が満足のいくものでない。ＡＬＤによる堆積では、ＴＣＯ層の厚さを１％～２％の精度で制御でき、基板の表面積にわたって非常に優れた均一性をもたらすが、この厚さが構造化手法の間に減じる。特に、感光性樹脂を剥離するステップ（すなわち、図４に示す構造に至るステップ）が、制御の困難な方法でＴＣＯ層を攻撃する。実際、ドライエッチング法（ＲＩＥまたはＩＢＥ）は感光性樹脂を硬化させるため、該樹脂を除去可能なほど強力なウェット剥離が必要であり、このウェット剥離がＴＣＯをも攻撃する。
そのとき、画素のエッジが劣化していることが観測されている。実際、図１の状態（ｃ）から状態（ｄ）に至るステップ、および図１の状態（ｅ）から状態（ｆ）に至るステップにおいて、感光性樹脂１７および１９のスタッドの垂直側面に、ＴＣＯの堆積が部分的に生じる。ＡＬＤによる堆積は完全に均一に行われるため、感光性樹脂の剥離に部分的に耐性を有するＴＣＯでできた垂直壁が形成されることになる。このことは図７の走査型電子顕微鏡写真において見ることができ、ＴＣＯの垂直壁を有する長方形の箱がはっきりと見える一方、箱の中は空っぽであり、これらの箱がそれぞれ画素を表している。これらの垂直壁を除去するためには、さらにウェットエッチングを行う必要があり、画素のエッジにおけるＴＣＯの均一性が損なわれる。このことは、画素の光学特性、さらに一般的には光電子デバイスの信頼性に悪影響を及ぼす。
そして最後に、ＯＬＥＤ画素の特性が劣化していることが確認されている。元の画素金属（Ａｌ／ＴｉＮ）の使用に関して、ＯＬＥＤ（構造化ＴＣＯ層を有する構造上に堆積させたもの）の動作電圧が１Ｖから２Ｖに増加し、これはＯＬＥＤにおけるＴＣＯ層のキャリア（正孔）注入の不十分なことに起因することが判明している。
厚さの制御を改善するために、別の種類のＴＣＯ、この場合はＳｎＯ２を使用すると、ＺｎＯやＡＺＯ種のＴＣＯよりもウェットエッチングに対する耐性が著しく高いことが判明した。また、ＳｎＯ２は、ＯＬＥＤスタックの特性を劣化させないという利点もある。しかし、本発明者らは、ＡＬＤ堆積時に形成された垂直壁を完全に除去することができるウェットエッチング方法を見つけることができなかった。その結果、この新しいアプローチによって、対処された問題を解決することはできない。欧州特許第１４５０４１９号明細書および欧州特許第１６７２９６２号明細書の教示をこのように組み合わせても、袋小路に至るのである。
（本発明の特定の実施態様の説明）
上述の実験から、エッジの劣化なしに最終的な厚さの良好な制御と画素の良好な均質性とを可能にする方法を開発するためには、デバイスの構造を変更しなければならないことに留意されたい。また、感光性樹脂へのＡＬＤによるＴＣＯの堆積は、画素のエッジでの垂直壁の形成につながるため避けなければならず、さらに、ドライエッチングによる感光性樹脂の硬化は、剥離に非常に強くなるため避けなければならないことにも留意されたい。
本発明の本質的な特徴によれば、エッチング、特にウェットエッチングに対する耐性によって異なる、少なくとも２つの異なるＴＣＯの層のスタックを光学的スペーサとして使用する。すなわち、「ハード」ＴＣＯは、「ソフト」ＴＣＯよりもエッチングに対する耐性が高い。
ソフトＴＣＯ、その中でも特にＺｎＯとＡＺＯは、例えば後のＯ２プラズマなどの感光性樹脂のドライ剥離を伴うウェットエッチングを介して非常によくエッチングされ、これはその厚さに影響を与えない。しかし、画素を分離するためのドライエッチングのステップと、感光性樹脂のウェット剥離のステップとで保護する必要がある。また、ＯＬＥＤの陽極としてそれらを使用すると、動作電圧の上昇につながることが指摘されている。
ハードＴＣＯ、特にＳｎＯ２は、ウェットエッチングに強く、ドライエッチングでしかエッチングできない。さらに、これらはＯＬＥＤスタックの陽極として良好に機能し、Ａｌ／ＴｉＮからなる陽極と比較して動作電圧を完全に保存することができる。
本発明のこの本質的な特徴によれば、ソフトＴＣＯの層を主に光学的スペーサとして使用するが、この層を、デバイスの有機層（ＯＬＥＤ層または感光層）のスタックへのインターフェースにもなるハードＴＣＯの微細層で保護している。
ここでいう「ソフト」および「ハード」ＴＣＯの概念は、マイクロエレクトロニクスで通常用いられる基準ウェット剥離処理（ウェット「エッチング」処理ともいう）、すなわち、サーモフィッシャーサイエンティフィック社（電子グレード、カタログＮo ４４９４０）から販売されている製品などである、テトラメチルアンモニウムヒドロキシド（ＣＡＳ Ｎo：７５－５９－２）の２．３８重量％水溶液を用いた剥離を参照している。このウェットエッチングを、典型的には、周囲温度で実施する。この「ソフト」および「ハード」ＴＣＯの概念によれば、「ハード」ＴＣＯとは、「ソフト」ＴＣＯよりもこのようなウェットエッチング処理に対して著しく優れた耐性を有するＴＣＯであり、この耐性は、同一の条件における特定のエッチング速度によって表すことが可能である。本発明の文脈では、これらのＴＣＯの層の化学的性質に関係なく、上記基準ウェットエッチング処理に対する耐性のこの差を尊重するように、互いに関してそれらを選択しなければならない。本明細書において、「ハード」および「ソフト」という用語が機械的特性を指すのではなく、ウェットエッチングに対する耐性をのみ指していることは明示しておく必要がある。
もちろん、本発明は、上記に示したこの基準処理に関して「ハード」および「ソフト」であるＴＣＯに限定されるものではない。本発明による方法では、他の製品およびエッチング方法を使用することが可能であるが、それにもかかわらず、基準処理の条件において互いに関してそれぞれ「ソフト」および「ハード」であるＴＣＯが、選択したエッチング処理の条件においても互いに関してそれぞれ「ソフト」および「ハード」であるように選択しなければならない。
本発明による同じ光電子デバイスにおいて、「ハード」ＴＣＯの全ての層が同じ化学組成を有し、「ソフト」ＴＣＯの全ての層が同じ組成を有する必要はなく、ただし、所定のステップが使用する本発明による方法で選択するウェットエッチング条件において、問題の当該ＴＣＯの層がハードＴＣＯの層およびソフトＴＣＯの層のように挙動することが条件である。
ＴＣＯの耐性は、堆積技術に依存し得ることが知られている。本発明の文脈では、有利な堆積技術は、原子層堆積（ＡＬＤ）技術である。
好ましくは、本発明の文脈において、ハードＴＣＯ、ソフトＴＣＯおよびエッチング処理を、ハードＴＣＯのエッチング速度がソフトＴＣＯのエッチング速度の１０分の１未満、より好ましくは１００分の１未満、さらに好ましくは１０００分の１未満であるように選択する。
ソフトＴＣＯの場合、エッチング速度（典型的にｎｍ／ｍｉｎで表す）を、使用するウェットエッチング法に適合させる必要がある。エッチング速度が速すぎると、エッチング終了からリンスまでの時間により、制御が難しいオーバーエッチングを引き起こす危険が大きくなる。エッチング速度は、ＴＣＯの化学的性質、堆積方法、エッチング処理の性質（特にエッチング剤、その濃度および温度）に依存する。
典型的には、本発明を実施するのに使用できる「ソフト」ＴＣＯはＺｎＯを含むＴＣＯであって、このＺｎＯは、例えばガリウム（ＧＺＯと呼ばれる酸化物）、アルミニウム（ＡＺＯ）、ホウ素、および／またはベリリウムでドープすることができる。もう一つの典型的な「ソフト」ＴＣＯの系列は、特にスズをドープすることができる酸化インジウムを含むＴＣＯであって、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）の頭文字で知られるこの酸化物は、マイクロエレクトロニクスや光電子で広く使用されている。ＩＴＯはＡＬＤで堆積させることができない。酸化インジウムはＡＬＤで堆積させることができるものの、正しい化学量論を保証するために制御することがかなり難しい方法である。
典型的には、本発明を実施するのに使用できる「ハード」ＴＣＯはＳｎＯ２を含むＴＣＯであって、このＳｎＯ２は、例えば、ヒ素、フッ素、窒素、ニオブ、リン、アンチモンでドープすることができる。
第１の実施形態について、ここではＲとＧとで指定する異なる色の２つの画素のグループを有するものとして説明する。
図８を参照すると、基板１５０、この場合、画素をアドレス指定する（またはセンサの場合には画素の電圧または電流を読み取る）ように構成されたＣＭＯＳ技術に従って構成された回路を有するシリコンウェハを提供する。この技術は公知なのでここでは説明を省略する。この基板１５０は、特に酸化物、窒化物または酸窒化物とすることが可能な、典型的にはＳｉ３Ｎ４が使用される絶縁体１５１の層を含む。画素間の電気的接触を、エッチングによってこの絶縁体層を貫通するように作られた垂直チャネルを介して取る。これもまた公知である。
下部反射電極１５２を、この絶縁体１５１の層上に堆積させる。この下部電極１５２は、１以上の層を含むことができる。例えば、銀、アルミニウム、銅、クロム、または強い反射率を有する他の金属で作ることができ、この場合、１層で十分である。また、上述したように、また図８に示したように、複数の層を含むことができる。この点で、例えば、第１（下）の層１５５と第２（上）の層１５４との間に挟まれた金属層１５３（典型的にはアルミニウム）を含むことができる。これらの第１の層１５５および第２の層１５４は導電性を有し、少なくとも上記第２の層は、金属材料で作られていない場合に透過性１５４をも有する。これらを窒化チタンで作ることができ、厚さは、典型的には下層１５５が約５０ｎｍ、上層１５４が約７ｎｍである。このため、下部電極１５２については、ＴｉＮ／金属／ＴｉＮ構造（例えば、ＴｉＮ／Ａｌ／ＴｉＮ）になる。代替として、第２（上）の層１５４を銀で作ることができ、銀は非常に良好な光反射率を有し、続く一連のステップで上層１５４上に堆積させるＴＣＯとの界面が良質となるので、この代替案は窒化チタンより好ましい。銀の上記層は、窒化物からなる上記第２（上）の層１５４の上に堆積させることもでき、これにより、下から上にＴｉＮ／金属／ＴｉＮ／銀の構造、例えばＴｉＮ／Ａｌ／ＴｉＮ／Ａｇを得ることができる。
図８に概略的に示した本発明による方法の第１の一連のステップにおいて、ＴＣＯの第１の層１５６を、この下部反射電極１５２上に堆積させる。このＴＣＯの層は、ウェットエッチングによってエッチングし易い必要があるので、本明細書において、「ハード」ＴＣＯの層と呼ぶウェットエッチングに耐性のあるＴＣＯの層とは対照的に、「ソフト」ＴＣＯの層と呼ぶ。一般に、本発明の文脈において、下部反射電極１５２の上面とＴＣＯの上記第１の層１５６（「ソフト」ＴＣＯからなる）との間に、下部電極１５２を保護する、ここでは「ベースハードＴＣＯ層」と呼ぶ「ハード」ＴＣＯの微細層（図示せず）を介在させることが可能である。ソフトＴＣＯとして例えばＡＺＯの層、ＺｎＯの層またはＩＴＯの層を使用することができ、「ハード」ＴＣＯとしてＳｎＯ２の層を使用することができる。
下部電極１５２を保護するハードＴＣＯの上記微細層は、図３１（符号６８０）および図４２および図４３に見えるので、この文脈でより詳細に説明することにする。この層６８０が存在しても、それは本願で「二重層」と呼ぶものの一部ではないことに留意されたい。本願で使用する「二重層」とは、常に、（基板から数えて）第１のソフトＴＣＯの層と第２のハードＴＣＯの層とを含む。
図９に示すように、第２の一連のステップにおいて、感光性樹脂の構造化堆積物１５８を、当業者に公知のフォトリソグラフィ法によって、ソフトＴＣＯのこの層１５６上に作成する。感光性樹脂の２つの隣接するゾーン１５８ａ、１５８ｂ間の間隔ｄ１は、２つの隣接する画素間の間隔に対応する。この図９では、以下の図面についてと同様に、これらの図面を過負荷にしないために、下部電極１５２をもはや窒化物の第１（下）の層１５５、金属層１５３および窒化物の第２（上）の層１５４の３層で示さずに、符号１５２の単一の層として示す。
第３の一連のステップにおいて、ソフトＴＣＯの層１５６のウェットエッチングを実施する。なお、下部電極の上面と第１のソフトＴＣＯの層との間にハードＴＣＯの層が介在している上述の場合、当該ウェットエッチング処理により前者の層を除去することはない。
次に、感光性樹脂１５８を、典型的には酸素プラズマであるドライ法により除去する。これにより、図１０に概略的に示す構造が得られる。
第４のステップにおいて、ＴＣＯの第２の層１６０を堆積させる。この層は、ソフトＴＣＯの層１５６よりもウェットエッチングに対して著しく耐性がなければならない。この理由から、この層を「ハード」ＴＣＯの層と呼ぶ。上に示したように、例えばＳｎＯ２の層を使用することができる。その結果、図１１に概略的に示すような構造が得られる。この層は非常に微細でなければならず、有利には３ｎｍ～１２ｎｍの厚さを有する。
第５の一連のステップでは、感光性樹脂の２つの隣接するゾーン１６２ａ、１６２ｂ間の間隔ｄ２が隣接する２つの画素Ｒ、Ｇ間の間隔に対応するように、このＴＣＯの層１６０上に感光性樹脂の構造化堆積物１６２を作成している。この感光性樹脂の構造化堆積物は、ソフトＴＣＯの構造化層１５６の上に堆積させる堆積物１６２ａと、ソフトＴＣＯの隣接する２つのゾーン１５６ａ、１５６ｂの中間に堆積させる別の感光性堆積物１６２ｂとを含むことに留意されたい。
第６の一連のステップでは、画素を分離するために、ハードＴＣＯの層１６０、ソフトＴＣＯ層１５６のあり得る残留物、および反射電極１５２の全てのドライエッチングを実施し、続いて感光性樹脂１６２のウェット剥離を行う。上記ドライエッチングを、有利にはＲＩＥ（Ｒｅａｃｔｉｖｅ－Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）またはＩＢＥ（Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ：イオンビームエッチング）により実施する。こうして、図１３に概略的に示す構造が得られる。
第７の一連のステップにおいて、充填要素１６４を、例えばフォトリソグラフィ技術によって、隣接する２つの画素間の空間に堆積させる。これを図１４に概略的に示す。
第８の一連のステップにおいて、全ての画素に共通のＯＬＥＤスタック１７０と、同じく全ての画素に共通の半反射性上部電極１６６（上部電極ともいう）とを、この構造化表面上に堆積させる。これを概略的に示したのが図１５であり、この図には、それぞれ色の異なる２種類の画素１６７ａ、１６７ｂによって形成された２つの画素グループ１６８ａ、１６８ｂが概略的に示されている。上記上部電極１６６は半反射性かつ半透過性を有する必要があり、光学的共振器の２つの反射器のうちの１つを形成する。トップエミッション型ＯＬＥＤマイクロディスプレイの場合、以下でより詳細に説明するように、ＯＬＥＤスタックによって生成された光が光電子デバイスを離れるのは、それを通してであり、本発明による光電子デバイスが検出器の場合、光がデバイスに入り、ＯＬＥＤスタックの代わりに配置された有機スタックによって検出されるのはそれを通してである。
画素１６７ａ、１６７ｂを含む２つのグループを有する光電子デバイスがこのようにして得られ、画素の各グループは、それぞれｄＲおよびｄＧと指定した、異なる光学的厚さの光学的共振器を有している。光学的共振器は、画素の反射性の下部電極１５２と、上部の半透過性で半反射性の電極１６６との間に形成されている。有機スタックは、光電子デバイスの目的に応じて、ＯＬＥＤ型の発光スタックであっても、有機光ダイオード型のスタックであってもよい。この場合、一方の画素１６７ａは、ＴＣＯ材料の異なる２つの層の一方がソフト層１５６、他方がハード層１６０から形成されたＴＣＯ層に形成され、他方の画素１６７ｂは、ＴＣＯの単一のハード層１６０からのみ形成されたＴＣＯ層に形成されている。
ＴＣＯの層を２つの化学的に異なる層１５６、１６０から構成し得るとしても、この光電子デバイスにおいてそれは単一の光学的スペーサとして作用し、この機能においてここでは符号１５７（図１６において見られる）によりそれを指定しており、それが異なる耐性を有する２つの化学的に異なる層１５６、１６０から成るという事実は、高い光学効率を有する信頼できる光電子デバイスの工業生産との関係における実用的考慮によってのみ動機付けられていることに留意されたい。ＴＣＯの２つの層１５６、１６０の屈折率は、多重反射による光の損失を制限するために近い値が有利である。
このデバイスは、例えば赤（Ｒ）および緑（Ｇ）の２原色を有するディスプレイ画面を作成するために使用することができる。また、２つの異なるスペクトルゾーンで応答する光検出器を作成するために使用することもできる。この場合、全ての光路を反転させ、発光ＯＬＥＤスタック１７０を、光検出スタックの層で置き換える。
第６ステップのドライエッチングは、隣接する２つのゾーンの間の幅ｄ２を有する空間内のハードＴＣＯ１６０を除去する方向性エッチングであるが（図１２から図１３への推移を参照）、ハードＴＣＯ１６０の層の垂直壁（側面）を除去しないことが観察され、これは、最も厚さの大きい光学的共振器（図１５の厚さｄＲ）を有するもののグループの画素について図１３に見られる通りである。したがって、ハードＴＣＯ１６０の層の側面は、ドライエッチングのステップ（第６の一連のステップ、図１３参照）および充填要素１６４の堆積のステップ（第７の一連のステップ、図１４参照）の間、当該ハードＴＣＯ１６０の層が堆積されたソフトＴＣＯ１５６ｂの層の側面を保護する。このように、光学的スペーサである、きれいで健全なエッジを有する優れた幾何学的画定を有するＴＣＯ１５６ｂ、１６０の層が、本発明による方法によって得られる。
図１６は、２つの画素１６７ａ（Ｒ）および１６７ｂ（Ｇ）のグループのためのＯＬＥＤスタック１７０の層をより正確かつ拡大して示す。このＯＬＥＤスタックは、デバイスを保護するために、第２の電極（上部電極）１６６と１以上の封止層（図示せず）とを含む。上記上部電極１６６は、これが発光器である場合、上記光電子デバイスによって放出された光がそれを通してデバイスを離れ、これが光検出器である場合、上記デバイスによって検出されるべき光がそれを通してデバイスに入射するので、半透過性である必要がある。
図１６はまた、ＯＬＥＤスタックのより細かい表現を示し、ここではこれを３つの層の集合体で示す。すなわち、第１の集合体１７１は、下から上に、正孔注入層（略称ＨＩＬ）、正孔輸送層（略称ＨＴＬ）および電子阻止層（略称ＥＢＬ）を連続的に含んでいる。層の第２の集合体１７５は、発光層（略称ＥＭＬ）を含む。層の第３の集合体１７９は、正孔阻止層（略称ＨＢＬ）、電子輸送層（略称ＥＴＬ）および電子注入層（略称ＥＩＬ）を連続的に含む。
発光層１７５の光学的厚さｄＲ、ｄＧ、および最大強度の光学的位置ｚｙは、該グループのＧの画素１６７ｂが法線方向に最大の緑色光を取り出すことができ、かつ該グループのＲの画素１６７ａが最大の赤色光を取り出すことができる共振器を形成するように選択される。このために、例えば可視スペクトルの黄色ゾーン（ここではＹと略記）にピークを有するスペクトルを発光するＯＬＥＤスタック１７０を作成することができる。
可視スペクトルの黄色ゾーンに発光ピークを有するＯＬＥＤスタック１７０を用いる代わりに、この場合はＲおよびＧの異なる２つの発光層１７５１、１７５２を有するＯＬＥＤスタック１７００を用いることもでき、このようなデバイスを図１７に示す。この場合、画素１６７０ａ、１６７０ｂの２つのグループの法線における最大発光を得るために、厚さｄＲ、ｄＧ、および発光層１７５１、１７５２の最大強度の位置（それぞれｚＲ、ｚＧと指定）を最適化する必要がある。
また、２つのＹセル（図１８に概略的に図示）、またはＲセルおよびＧセル（図１９に概略的に図示）を有するタンデム型のＯＬＥＤスタックを使用することも可能である。後者の場合、ＧセルとＲセルとの順序を逆にすることも可能である（図示せず）。これらの場合、２つの画素グループについて法線方向における最大発光を得るために、厚さｄＲおよびｄＧ、ならびに発光層の最大強度の位置ｚＹ１およびｚＹ２またはｚＲおよびｚＧを最適化する必要がある。
タンデム型のスタックの構造を図１８～図１９に示すが、これら２つの図面において、図８～図１７と同じものを示す符号番号は１００ずつ増やしている。タンデム型のＯＬＥＤスタック２７０は、電荷発生層２７４（略称ＣＧＬ）によって分離された２つのスタックの集合体２７０１、２７０２を含む。スタック２７０１、２７０２のこれらの２つの集合体の各々は、図１６に関連して提示した層の３つの集合体、すなわち（下から上へ）第１の集合体２７１、２７６であるＥＢＬ、ＨＴＬ、ＨＩＬ層と、ＥＭＬ発光層を含む第２の集合体２７２、２７８と、ＥＩＬ、ＨＢＬ、ＥＴＬ層を含む第３の集合体２７３、２７９とを含む。
光学的厚さｄＩ（Ｉ＝Ｒ，Ｇ）は、電極１５２の上面と電極１６６の下面との間に位置する全ての層の厚さｅに光学指数ｎを乗じたものの総和として定義される。例えば、図１６に関して、これは以下を与える。
ＤＲ＝ｎ１５６＊ｅ１５６＋ｎ１６０＊ｅ１６０＋ｎ１７１＊ｅ１７１＋ｎ１７５＊ｅ１７５＋ｎ１７９＊ｅ１７９
ＤＧ＝ｎ１６０＊ｅ１６０＋ｎ１７１＊ｅ１７１＋ｎ１７５＊ｅ１７５＋ｎ１７９＊ｅ１７９
これらの式において、各パラメータの添え字は、図１６で使用した参照符号を指す。
同様に、発光の光学的位置ｚＪ（Ｊ＝Ｙ，Ｒ，Ｇ）は、対応する発光層の発光強度の最大位置と電極１６６の下面との間に位置する全ての層の厚さｅに光学指数ｎを乗じたものの総和として定義される。例えば図１６に関して、これは、発光層１７５の発光の最大強度が層の中央に位置するという仮説の下で、以下を与える。
ｚＹ＝０．５＊ｎ１７５＊ｅ１７５＋ｎ１７９＊ｅ１７９
この式において、各パラメータの添え字は、図１６で使用した参照符号を指す。
例えば、図１６の幾何学的形状において、光学的厚さｄＧを１０２ｎｍに、ｄＲを１３０ｎｍに、ハードＴＣＯ１６０の層の厚さｅ１６０を４ｎｍに設定すると、ソフトＴＣＯの層１５６は、有機スタック１７０およびハードＴＣＯ１６０の層が全ての画素に共通している（したがって、画素１６７ａおよび画素１６７ｂについて同じ厚さを有する）ことから、その光学指数が１．８ならば１５．５ｎｍの物理的厚さに対応する２８ｎｍの光学的厚さを有している必要がある。
次に、図２０～図２７に関連して、ここではＲ、Ｇ、Ｂで指定した異なる色の３つの画素３６７ａ、３６７ｂ、３６７ｃのグループを有する第２の実施形態について説明する。なお、図８～図１７と同じものを示す符号番号は、２００ずつ増やしている。
該方法の最初の部分は、異なる３つの画素グループを有する幾何学的形状に適合した一組のフォトリソグラフィマスクを用いて、２色のデバイスについて第４の一連のステップを含むまで上述したものと類似している。上記第４の一連のステップの後、図２０に概略的に示す中間生成物をこのようにして得る。ＲおよびＧの画素３６７ａおよび３６７ｂのグループの位置において、ソフトＴＣＯの第１の層３５６１およびハードＴＣＯの第１の層３６０１からなる、ＴＣＯの構造化された層がある。Ｂの画素３６７ｃのグループの位置には、ソフトＴＣＯの層がない。
次に、図２１に示すように、ソフトＴＣＯの第２の層３５６２を構造体全体に堆積させる。次のステップでは、Ｒの画素３６７ａのグループの位置において、感光性樹脂の層３３２ａを公知のフォトリソグラフィ技術によって堆積させる。これを図２２に示す。次に、アクセス可能な場所、すなわち感光性樹脂３３２ａによって保護していない場所において、ソフトＴＣＯ３５６２の上記第２の層を選択的に除去するためにウェットエッチングを実施する。ハードＴＣＯの層３６０１は、Ｇの画素３６７ｂのグループの場所のソフトＴＣＯの第１の層３５６１を保護し、次に、感光性樹脂３３２ａをドライエッチング法、典型的には酸素プラズマを用いて除去する。
次に、ハードＴＣＯの第２の層３６０２を構造体全体に堆積させ、図２３に示す構造に到達させる。この第２の層３６０２上に、公知のフォトリソグラフィ技術を使用して、図２４に示すように、感光性樹脂の構造化された層３６２０を堆積させる。この感光性樹脂の層３６２０ａ、３６２０ｂ、３６２０ｃは、画素を分離するためのドライエッチングの間、画素３６７ａ、３６７ｂ、３６７ｃの各グループを保護する。このドライエッチングの目的は、感光性樹脂によって保護していない場所、即ち画素間の空間におけるハードＴＣＯ３６０１および３６０２の層、ソフトＴＣＯのあり得る残留物、および反射電極３５２の層の全てを除去することである。上記ドライエッチングは、上述したように、イオンビームエッチングとすることができる。
次に、感光性樹脂の層３６２０をウェット剥離法によって除去し、こうして図２５に示す構造が得られる。次に、例えば感光性樹脂からなる充填要素３６４を、上述のように、隣接する２つの画素間の空間に堆積させる。その結果を図２６に示す。この構造上に、まずＯＬＥＤスタック３７０を、次に半透過性を有する必要がある共通電極３６６を堆積させる。こうして、３つの画素３６７ａ、３６７ｂ、３６７ｃのグループのそれぞれについて異なる光学的厚さの光学的スペーサを有する３つの画素３６７のグループが得られる。このデバイスを図２７に示す。
図８から図１５に関連して説明した第１の実施形態と同様に、緑色３６７ｂおよび赤色画素３６７ａのグループの光学的スペーサのＴＣＯの層のエッジ（これは側面とも呼ばれる）がハードＴＣＯの層３６０２によって保護されていることに留意されたい。これらの側面は垂直であっても傾斜していてもよく、これは製造方法の詳細に依存し、一例を図４０に示す。
さらに、図２８に見られるように、光学的スペーサが２層のソフトＴＣＯ３５６１、３５６２を含む赤色画素３６７ａについて、上層のソフトＴＣＯ３５６１が下層のハードＴＣＯ３６０１、上層のハードＴＣＯ３６０２、および上記上層のハードＴＣＯ３６０２の側面によって完全に封止されていることに留意されたい。このようにして、ハードＴＣＯの一種の箱を作り、ソフトＴＣＯの内層を保護している。このように、本発明による方法は、高品質、優れた幾何学的画定、高い均質性、および良好な経時的安定性を有する光学的スペーサをもたらすものである。上記の図４０は、緑色画素（第２グループ）のソフトＴＣＯ（この場合はＡＺＯ）を保護するハードＴＣＯ（この場合はＳｎＯ２）の「箱」の例を示し、ＡＺＯの層は、４５ｎｍの厚さを有している。
本発明によるデバイスは、「フルカラー」という名称で知られる種類のカラー画面を作成するために、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色を有するディスプレイ画面を作成するために使用することができる。このために、いくつかの実施形態が可能である。例えば、青、緑および赤の範囲に３つのピークを有する白色スペクトルを放出する異なる３つの発光層５７１２、５７１０、５７１１の集合体５７５を含むＯＬＥＤスタック４７０を作成し、デバイスを保護するために第２の半透過性電極（上部電極）４６６と１以上の封止層（図示せず）とによりこれを保護することが可能である。このようなデバイスを図２８に概略的に示す。この例では、有機層の集合体５７５を形成する３つの発光層５７１２、５７１０、５７１１は、直接連続しており、（下から数えて）第１の５７１２および第３の５７１１は、それぞれ、有機層の第１の集合体５７１および第３の集合体５７９に接触しており、これらは、図１６との関連で上に説明した集合体１７１および１７９と同じ機能を有している。
その結果、３つの画素４６７ａ、４６７ｂ、４６７ｃのグループを有するデバイスが得られ、各画素グループは、それぞれｄＲ、ｄＧ、ｄＢと指定する異なる光学的厚さを有する光学的共振器によって特徴付けられる。共振器は、画素の反射性電極４５２と、上部の半透過性で半反射性の電極４６６との間に形成されている。厚さｄＲ、ｄＧ、ｄＢ、および発光層の最大強度の位置ｚＷは、白色光であり得るＯＬＥＤスタックによって発生した光から、該グループのＢの画素４６７ｃが法線の方向に最大の青色光を、該グループのＧの画素４６７ｂが最大の緑色光を、該グループのＲの画素４６７ａが最大の赤色光を取り出すことができる共振器を形成するように選択される。
この図面において、パラメータｚＷは、青５７１２、緑５７１０および赤５７１１の色を有する発光層から発せられる発光に起因する白色の発光を指すことに留意されたい。これら３つの層のそれぞれについて、発光層の最大強度の位置を定義することができ、以下、それぞれパラメータｚＢ、ｚＧ、ｚＲと指定するが、これらのパラメータは、図２８が過負荷とならないように図示していない。
また、青色エミッタと黄色エミッタとの組み合わせで白色発光を生成することも可能である（図示せず）。
また、青色光を発するセルＢと黄色光を発するセルＹとの、または光を発するセルＢと赤色光および緑色光を発するセルＲＧとのタンデム型のＯＬＥＤ構造を使用することも可能である。第１の代替例を図２９に、第２の代替例を図３０に示す。
図２９のタンデムセルにおいて、ＯＬＥＤスタック５７０は、電荷発生層５７４で分離された２つのＯＬＥＤスタック５７０１、５７０２を含む。（基板から数えて）第１のスタック５７０１は、上述したＨＩＬ、ＨＴＬ、ＥＢＬの連続層５７１、次に発光層５７２（この場合、青色発光色を有する）、それから上述したＥＩＬ、ＥＴＬ、ＨＢＬの連続層５７３を有している。
第２のスタック５７０２は、同じ機能構造を有し、ＨＩＬ、ＨＴＬ、ＥＢＬの連続層５７６、スタック５７０１とは異なる発光色（黄色）を有する発光層５７８、およびＨＩＬ、ＥＴＬ、ＨＢＬの連続層５７９を備える。全ての画素に共通する半反射性導電層５６６は、光学的共振器の上部反射器とデバイスの共通上部電極との両方を形成している。
図３０のタンデムセルは、第２のＯＬＥＤスタック５７０２において、発光層５７８を黄色の発光色によって特徴付けるのではなく、２つの発光層５７８１、５７８２の形態で作り、そのうちの第１を赤色で、第２を緑で発光させること以外は同様の構造である。
また、セルＢとＹと、またはＢとＲＧとの順序は、これらの図面に示すものに関して、反転させることができる。厚さｄＲ、ｄＧ、ｄＢ、および発光層の最大強度の位置ｚＹとｚＢと、またはｚＲＧとｚＢとは、３つの画素グループの法線で最大発光を得るために最適化することができる。
上記で説明したように、光学的厚さｄＩ（Ｉ＝Ｒ、Ｇ、Ｂ）は、電極４５２／５５２の上面と電極４６６／５６６の下面との間に位置する全ての層の厚さｅに光学指数ｎを乗じたものの総和として定義される。例えば、図３０に関して、これは以下を与える。
ＤＲ＝ｎ５５６１＊ｅ５５６１＋ｎ５６０１＊ｅ５６０１＋ｎ５５６２＊ｅ５５６２＋ｎ５６０２＊ｅ５６０２＋ｎ５７０＊ｅ５７０
ＤＧ＝ｎ５５６１＊ｅ５５６１＋ｎ５６０１＊ｅ５６０１＋ｎ５６０２＊ｅ５６０２＋ｎ５７０＊ｅ５７０
ＤＧ＝ｎ５６０１＊ｅ５６０１＋ｎ５６０２＊ｅ５６０２＋ｎ５７０＊ｅ５７０
これらの式において、各パラメータの添え字は、図３０で使用した符号番号を指す。
同様に、発光の光学的位置ｚＪ（Ｊ＝Ｙ、Ｒ、Ｇ、ＲＧ、Ｗ）は、対応する発光層の発光強度の最大位置と電極４６６／５６６の下面との間に位置する全ての層の厚さｅに光学指数ｎを乗じたものの総和として定義される。例えば、図３０に関して、発光層５７２／５７８の発光の最大強度の位置は層の中央にあるという仮説の下で、これは以下を与える。
ＺＲＧ＝０．５＊ｎ５７８＊ｅ５７８＋ｎ５７９＊ｅ５７９
ＺＢ＝０．５＊ｎ５７２＊ｅ５７２＋ｎ５７３＊ｅ５７３＋ｎ５７４＊ｅ５７４＋ｎ５７６＊ｅ５７６＋ｎ５７８＊ｅ５７８＋ｎ５７９＊ｅ５７９
これらの式において、各パラメータの添え字は、図３０で使用した符号番号を指す。
表１～表３は、様々な構成における主要パラメータの最適化の結果を示す。この最適化は、最良の光電子性能、特に発光、効率およびＣＩＥ発光スペクトル間の妥協を目的とし、デバイスの主要パラメータ、すなわち厚さｄＲ、ｄＧ、ｄＢおよび発光層の最大強度の位置ｚＷ（図２８の幾何学的形状の白色光の場合）、またはｚＢおよびｚＹ（図２９の幾何学的形状の場合）、またはｚＢ、ｚＧおよびｚＲ（図３０の幾何学的形状の場合）を決定するために行うものである。この最適化は、様々な有機層の光学指数が非常に近いことを考えて、波長５００ｎｍにおける有機スタックを形成する層の光学指数の平均値１．７９８１に基づいている。また、ソフトＴＣＯ（この例ではＡＺＯ）の５００ｎｍにおける光学指数が１．９２４４８２９３、ハードＴＣＯ（この例ではＳｎＯ２）のそれが２．０２７であることに基づくものである。なお、参照欄の８、９、１４、１５は、黄色の画素（Ｙ）については１次の発光を、青色の画素（Ｂ）については２次の発光を意味している。
表１：図２８（ＲＧＢ単純セル）の幾何学的形状
Figure 2023532528000002
表２：図２９（ＹＢタンデムセル）の幾何学的形状
Figure 2023532528000003
表３：図３０（ＲＧ／Ｂタンデムセル）の幾何学的形状
Figure 2023532528000004
このように、特にマイクロディスプレイに適した第１の具体的な実施形態によれば、本発明による光電子デバイスは、それぞれ画素Ｒ（赤）、Ｇ（緑）、Ｂ（青）である少なくとも３つの画素グループを有し、各グループの画素は、発光層（上記デバイスが光検出器の場合は感光層）を有し、発光（または検出）する。該発光層は、赤、緑、または青のスペクトルをそれぞれ発光（または検出）し、光学的厚さｄＢが約１１０ｎｍ～約１６０ｎｍ、光学的厚さｄＧが約１６０ｎｍ～約２２０ｎｍ、光学的厚さｄＲが約１９０ｎｍ～約２４０ｎｍにあって、白色光の最大強度の光学的位置を指定するパラメータｚＷが約５０ｎｍ～約１３０ｎｍ（好ましくは約６０ｎｍ～約１１５ｎｍ）、青色光の最大強度の光学的位置を指定するパラメータｚＢが約４０ｎｍ～約１００ｎｍ（好ましくは約４５ｎｍ～約９０ｎｍ）、緑色光の最大強度の光学的位置を指定するパラメータｚＧが約６０ｎｍ～約１３０ｎｍ（好ましくは約６５ｎｍ～約１２０ｎｍ）、赤色光の最大強度の光学的位置を指定するパラメータｚＲが約６５ｎｍ～約１４０ｎｍ（好ましくは約７０ｎｍ～約１３０ｎｍ）にある。
この実施形態の有利な代替案では、光学的厚さｄＢが約１２０ｎｍ～約１５５ｎｍ、光学的厚さｄＧが約１７５ｎｍ～約２１５ｎｍ、光学的厚さｄＲが約１９５ｎｍ～約２３０ｎｍにあって、パラメータｚＷが約６０ｎｍ～約１１５ｎｍ（好ましくは約７５ｎｍ～約１００ｎｍ）、パラメータｚＢが約４５ｎｍ～約９０ｎｍ（好ましくは約５５ｎｍ～約８０ｎｍ）、パラメータｚＧが約６５ｎｍ～約１２０ｎｍ（好ましくは約７０ｎｍ～約１１０ｎｍ）、およびパラメータｚＲが約７０ｎｍ～約１３０ｎｍ（好ましくは約８０ｎｍ～約１２０ｎｍ）にある。
特にマイクロディスプレイに適した第２の具体的な実施形態によれば、本発明による光電子デバイスは、それぞれ画素Ｒ（赤）、Ｇ（緑）、Ｂ（青）である少なくとも３つの画素グループを有し、各グループの画素は、下部セルが青のスペクトルで発光（または検出）する発光層（または感光層）と、上部セルが黄または赤および緑のスペクトルで発光（または検出）する発光層（または感光層）とを有するタンデム型構造を有し、光学的厚さｄＢが約１１０ｎｍ～約１６０ｎｍ（好ましくは約１２０ｎｍ～約１５５ｎｍ）、光学的厚さｄＧが約１６０ｎｍ～約２２０ｎｍ（好ましくは約１７５ｎｍ～約２１５ｎｍ）、光学的厚さｄＲが約１９０ｎｍ～約２４０ｎｍ（好ましくは約１９５ｎｍ～約２３０ｎｍ）にあって、青色光の最大強度の光学的位置を指定するパラメータｚＢが約４０ｎｍ～約９０ｎｍ（好ましくは約４５ｎｍ～約８５ｎｍ）、黄（または赤および緑）色光の最大強度の光学的位置を指定するパラメータｚＹが約６０ｎｍ～約１４０ｎｍ（好ましくは約６５ｎｍ～約１３０ｎｍ）にある。
この実施形態の有利な代替案では、光学的厚さｄＢが約１２０ｎｍ～約１５５ｎｍ、光学的厚さｄＧが約１７５ｎｍ～約２１５ｎｍ、光学的厚さｄＲが約１９５ｎｍ～約２３０ｎｍにあって、パラメータｚＢが約４５ｎｍ～約８５ｎｍ（好ましくは約５５ｎｍ～約８０ｎｍ）、パラメータｚＹが約６５ｎｍ～約１３０ｎｍ（好ましくは約８０ｎｍ～約１１５ｎｍ）にある。
特にマイクロディスプレイに適した第３の具体的な実施形態によれば、本発明による光電子デバイスは、それぞれ画素Ｒ（赤）、Ｇ（緑）、Ｂ（青）である少なくとも３つの画素グループを有し、各グループの画素は、下部セルが青のスペクトルで発光（または検出）する発光層（または感光層）と、上部セルが黄または赤および緑のスペクトルで発光（または検出）する発光層（または感光層）とを有するタンデム型構造を有し、光学的厚さｄＢが約３２０ｎｍ～約３９０ｎｍ（好ましくは約３３０ｎｍ～約３７５ｎｍ）、光学的厚さｄＧが約４２５ｎｍ～約５００ｎｍ（好ましくは約４５０ｎｍ～約４９０ｎｍ）、光学的厚さｄＲが約５００ｎｍ～約５７５ｎｍ（好ましくは約５１０ｎｍ～約５６５ｎｍ）にあって、青色光の最大強度の光学的位置を指定するパラメータｚＢが約４５ｎｍ～約１００ｎｍ（好ましくは約５０ｎｍ～約９５ｎｍ）、黄（または赤および緑）色光の最大強度の光学的位置を指定するパラメータｚＹが約１２０ｎｍ～約３９０ｎｍ（好ましくは約１３０ｎｍ～約３７５ｎｍ）にある。
この実施形態の有利な代替案では、光学的厚さｄＢが約３３５ｎｍ～約３７５ｎｍ、光学的厚さｄＧが約４５０ｎｍ～約４９０ｎｍ、光学的厚さｄＲが約５１０ｎｍ～約５６５ｎｍにあって、パラメータｚＢが約５５ｎｍ～約９０ｎｍ（好ましくは約６０ｎｍ～約８５ｎｍ）、パラメータｚＹが約１３０ｎｍ～約３７５ｎｍ（好ましくは約１３５ｎｍ～約３７０ｎｍ）にある。
図３３から図３９に関連して、ここでＲ、Ｇ、Ｂで指定する異なる色の３つの画素７６７ａ、７６７ｂ、７６７ｃのグループを有する別の実施形態について次に説明する。なお、図２０～図２７と同じものを示す符号番号は、４００ずつ増やしてある。
出発点は、図３３に概略的に示す中間生成物である。これは、この新しい実施形態に適合したフォトリソグラフィマスクのセットを使用することによって、図２０に示す中間生成物に関連して説明した方法の代替手段によって得ることができる。このようにして、第４の一連のステップの後に、図３３に概略的に示す中間生成物を得る。Ｇの画素７６７ｂのグループの位置において、ソフトＴＣＯの第１の層７５６１とハードＴＣＯの第１の層７６０１とからなるＴＣＯの構造化された層がある。ＲおよびＢの画素７６７ａおよび７６７ｃのグループのそれぞれの位置には、ハードＴＣＯの上記第１の層７６０１の下にソフトＴＣＯの層はない。
次に、図３４に示すように、ソフトＴＣＯの第２の層７５６２を構造体全体に堆積させる。次のステップでは、公知のフォトリソグラフィ技術によって、Ｒの画素７６７ａのグループの位置に感光性樹脂の層７６２ａを堆積させる。これを図３５に示す。次に、アクセス可能な場所、すなわち感光性樹脂７６２ａによって保護していない場所で、ソフトＴＣＯ７５６２の上記第２の層を選択的に除去するためにウェットエッチングを実施する。ハードＴＣＯの層７６０１がＧの画素７６７ｂのグループの場所のソフトＴＣＯの第１の層７５６１を保護する。次に、感光性樹脂７６２ａの層を、ドライ剥離法、典型的には酸素プラズマを用いて除去する。
次に、ハードＴＣＯの第２の層７６０２を構造体全体に堆積させ、図３６に示す構造に到達させる。この第２の層７６０２上に、公知のフォトリソグラフィ技術を使用して、図２４に示すように、感光性樹脂の構造化された層７６２０を堆積させる。この感光性樹脂の構造化された層は、ここでは３つのゾーン７６２０ａ、７６２０ｂ、７６２０ｃを含み、したがって、画素を分離するためのドライエッチングの間、画素７６７ａ、７６７ｂ、７６７ｃの各グループを保護する。このドライエッチングの目的は、感光性樹脂７６２０によって保護していない場所、即ち画素間の空間におけるハードＴＣＯ７６０１および７６０２の層、ソフトＴＣＯのあり得る残留物、および反射電極７５２の層の全てを除去することである。上記ドライエッチングは、上述したように、イオンビームエッチングとすることができる。
次に、感光性樹脂の層７６２０をウェット剥離法によって除去し、こうして図３８に示す構造が得られる。次に、例えば感光性樹脂からなる充填要素７６４を、上述のように、隣接する２つの画素間の空間に堆積させる。その結果を図３９に示す。この構造上に、ＯＬＥＤスタックと、次に半透過性を有する必要がある共通電極とを堆積させる。こうして、３つの画素グループのそれぞれについて異なる光学的厚さｄの光学的スペーサを有する３つの画素グループが得られる。このデバイスは、図示されていないが、画素３６７ａ上のハードＴＣＯとソフトＴＣＯとの層の積層に関しては、図２７のデバイスと同様である。
このデバイスは、上述したように「フルカラー」という名称で知られる種類のカラー画面を作成するために、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色を有するディスプレイ画面を作成するために使用することができる。
本発明は、他の様々な代替案で実施することができる。
第１の代替案を図３１に示す。画素の電極（すなわち反射性の下部電極）５５２とソフトＴＣＯの第１層３５６１（これはＡＺＯで作ることができる）との間にハードＴＣＯ（ＳｎＯ２など）の微細な層６８０が介在している。このことにより、第１の３６７ｃのグループを超える画素３６７ａ、３６７ｂの各グループについて、すなわちこの場合、第２の３６７ｂおよび第３の３６７ａのグループについて、全ての二重層の第１の層３５６１、３５６２を、第２の透過性導電材料の層３６０１、３６０２、６８０によって完全に封止し、ハードＴＣＯがソフトＴＣＯを保護していることを意味する。
図４１は、この代替案の原理を概略的に示す。第３のグループの画素３６７ａは、第２のグループの画素３６７ｂの光学的スペーサの高さｈ２よりも大きい高さｈ３の光学的スペーサを有していることに留意されたい。第３のグループの画素３６７ａの光学的スペーサを、２つの二重層によって形成し、第２のグループの画素３６７ｂのそれは、１つの二重層によって形成している。さらに、これら２つのグループのそれぞれについて、ソフトＴＣＯ３５６１、３５６２の層を、ハードＴＣＯ３６０１の層によって封止している。上述した方法の代替案（この代替案についてはここではより詳細に説明しない）によれば、同じ機能を果たす異なる構造を有する製品を得ることが可能である。この構造を図４２に示す。この代替案では、第３のグループの画素３６７ａの光学的スペーサは、図４１のものと同一の高さｈ２を有するが、この第３のグループの画素３６７ａについては、単一の二重層のみが存在する。第３のグループの画素３６７ａは、第２のグループの画素３６７ｂに対して、厚さのより大きいソフトＴＣＯ７５６２の層を有している（関係ｈ３＞ｈ２が依然として適用されている）。図４０は、図４２によるそのような構造の抜粋を示す。ＡＺＯ層（図で見える）の厚さは、緑の画素について４５ｎｍであり、赤の画素（図４０で見えない）については９５ｎｍである。
第２の代替案では、他の全ての代替案およびここで説明した全ての実施形態と互換性があって、適切な色フィルタ６９５ａ、６９５ｂ、６９５ｃが追加されている。これを図３２に概略的に示す。各画素によって放出される光は白色ではなく、色を有している（これは、光学長の異なる光学的共振器の技術的効果から生じる）以上、色フィルタの存在は、光強度の著しい損失をもたらすことはない。この利点は、画素の各グループによって生成される色をよりよく画定しかつ制御できることである。この点で、画素が放出する光は、２次（あるいは３次）の弱い成分を含み得ることに留意すべきである。特に、青色光は、２次のピークに対応する赤色光成分を常に含み、この大きな次数の成分が、１次の光のみを通過させるフィルタによって有利に吸収される。
図３２の例では、色フィルタ６９５ａ、６９５ｂ、６９５ｃを透過性平滑層６９０上に配置しているが、これはオプションであり、ポリマー材料で作ることができる。
上部電極１６６、２６６、３６６、４６６上に封止材（図示せず）を設けることは非常に有利である。それは、少なくとも１つの層、好ましくは複数の層からなる。それは、好ましくは原子層堆積（ＡＬＤ）と呼ばれる技術であるコンフォーマル堆積技術によって堆積させた、アルミナの第１の層を含む。それは、ポリマーの第２の層を含むことができる。それは、同じくＡＬＤによるアルミナの第３の層を含むことができる。このアルミナとポリマーとの交互の層の連続を１回以上繰り返すことができ、最後の層を、好ましくは、アルミナまたは酸化チタンの層とする。このような封止材により、デバイスを湿気や酸素から保護することができる。湿気や酸素は、一部の層、特に有機スタックの一部の層を劣化させる危険性がある。
上に示したように、本発明による光電子デバイスは、ＯＬＥＤ型の発光デバイスの形態で製造することができ、これはマイクロディスプレイとすることができる。本発明による高輝度化は、電力消費量の削減と長寿命化とをもたらす。このような高輝度マイクロディスプレイは、例えば、拡張現実（ＡＲ）型の眼鏡や、ＨＵＤ（ヘッドアップディスプレイ）型のデバイスで使用することができる。それは、有利には、異なる色の少なくとも３グループの画素で作られる。
本発明による光電子デバイスは、有機光ダイオードを含む、マルチスペクトル光センサとしても製造することができる。このようなセンサは、入射光を電気信号に変換し、この電気信号は、好ましくは有機層の光活性スタックによって生成される。一実施形態（図示せず）において、この光活性スタック層は、電子供与体である少なくとも第１の材料と、電子受容体である第２の材料とを含む。共振器の材料と光学的長さとの選択によって、このようなセンサは、光スペクトルの様々な範囲、例えば、可視範囲および／または近赤外範囲において応答するように作ることが可能である。
このようなセンサは、特に、典型的には約７８０ｎｍと約１０μｍとの間に広がる近赤外のスペクトル領域において有用である。このようなセンサを作成するために、上記材料を、上記第１の材料の最高占有準位（ＨＯＭＯ－Ｈｉｇｈｅｓｔ Ｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）のエネルギーと上記第２の材料の最低非占有準位（ＬＵＭＯ－Ｌｏｗｅｓｔ Ｕｎｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）のエネルギーとの差が約１．６ｅＶ未満であるという事実によって特徴づける。
上記第１の材料は、例えば、フタロシアニン（亜鉛または鉄のフタロシアニンなど）または芳香族アミン（ＭｅＯ－ＴＰＤと略記されるＮ，Ｎ，Ｎ’，Ｎ’－Ｔｅｔｒａｋｉｓ（４－ｍｅｔｈｏｘｙｐｈｅｎｙｌ）Ｂｅｎｚｉｄｉｎｅ、ＣＡＳ ｎo １２２７３８－２１－０）、またはポリチオフェン（ＰＢＴＴＴと略記されるポリ［２，５－ビス（３－テトラデシルチオフェン－２－イル）チエノ［３，２－ｂ］チオフェン］、ＣＡＳ ｎo ８８８４９１－１９－８など）である。これらの材料は、真空下で堆積させることができる。上記第２の材料は、Ｃ６０などのフラーレンとすることができ、これらの材料も真空下で堆積させることができる。
このような光電子デバイスは、（各グループが異なる長さの光学的共振器を有する複数の画素グループを提供することによって）分光器の形態で、および／または各グループが異なる長さの光学的共振器を有する複数の画素グループからなる複数の画素を提供することによって、ある空間およびスペクトル分解能を有するカメラの形態で製造することが可能である。
図面および説明において、以下の参照符号を使用する。
１０ 基板（典型的にはＣＭＯＳタイプ）
１１ 絶縁体（窒化珪素および／または酸化珪素）
１２ 下部電極
１３ 窒化チタン（ＴｉＮ）の第１（下）の層
１４ アルミニウム層
１５ 窒化チタン（ＴｉＮ）の第２（上）の層
１６、１８、２０ ＴＣＯの第１、第２、第３の層
１７、１９、２１ 感光性樹脂の第１、第２、第３の層
２２ 充填用感光性樹脂（ギャップフィル）
２３ ＯＬＥＤスタック
２４ 半透過型共通電極
２５、２６、２７ 画素
１５０、３５０、４５０、５５０、７５０ 基板（典型的にはＣＭＯＳタイプ、ＯＬＥＤデバイスの場合は画素の制御回路、センサデバイスの場合は読み出し回路を含む。）
１５１、３５１、４５１、５５１、７５１ 絶縁体（典型的には窒化シリコンおよび／または酸化シリコン）
１５２、３５２、４５２、５５２、７５２ 下部電極
１５３ １５２の金属層
１５４ 窒化チタン１５２の第２（上）の層
１５５ 窒化チタン１５２の第１（下）の層
１５６、４５６ ＴＣＯの第１層（「ソフト」ＴＣＯ）
１５７、２５７ 光学的スペーサを形成するＴＣＯ１５６、１６０の層
１５８ 感光性樹脂（フォトレジスト）
１６０、３６０、４６０、５６０ ＴＣＯの第２の層（「ハード」ＴＣＯ）
１６２、３６２、３６２０、７６２、７６２０ 感光性樹脂（フォトレジスト）
１６４、３６４、７６４ 画素間充填用素子（ギャップフィル）
１６６、２６６、３６６、４６６ 上部電極
１６７、３６７、４６７、５６７、７６７ 画素
１６８、１６８０ 画素グループ
１７０、１７００、２７０、３７０、４７０ ＯＬＥＤスタック
１７１、１７５、１７９ １７０の第１、第２、第３の集合体
１７５１、１７５２、５７２ ＯＬＥＤスタックの発光層
２７０１、２７０２ タンデム型ＯＬＥＤスタックの第１、第２の集合体
２７１、２７６；５７１ ２７０および５７０の第１の集合体の層
２７２、２７８；５７５ ２７０および５７０の第２の集合体の層
２７３、２７９；５７９ ２７０および５７０の第３の集合体の層
２７、５７４ 電荷発生層
３５６１、３５６２；４５６１、４５６２；５５６１、５５６２；７５６１、７５６２ ＴＣＯの第１の層（ソフト）
３６０１、３６０２；４６０１、４６０２；５６０１、５６０２；７６０１、７６０２ ＴＣＯの第２の層（ハード）
５７０ タンデム型ＯＬＥＤスタック
５７０１、５７０２ タンデム型ＯＬＥＤスタック５７０の第１、第２の層スタック
５７１０、５７１１、５７１２ ＯＬＥＤスタックの発光層
５７８１、５７８２ ＯＬＥＤスタックの第１、第２の発光層
６８０ ＴＣＯの「ベース」層（ハード層）
６９０ 平滑化層
６９５ カラーフィルタ

Claims (14)

  1. 光電子デバイスであって、
    基板（１５０）と、
    反射面もしくは前記反射面上に直接堆積された透過層（６８０）の表面、および所定の距離で互いに向き合って配置され所定の光学長ｄの光学的共振器を形成している半反射面の間に配置されている、発光層（５７５、５７８、５７２）または光ダイオードであり得る少なくとも一つの活性層を含む有機層のスタック（３７０）と、を含み、
    前記デバイスは、少なくとも３つの画素（３６７ａ、３６７ｂ、３６７ｃ）グループを含むことを特徴とし、前記各グループは異なる光学長ｄの共振器を特徴とし、前記共振器は前記基板と前記有機層のスタックとの間に配置されている複数の二重層を含み、各二重層が第１の透過性導電材料から形成されている第１の透過性導電層（１５６、３５６１、３５６２、７５６１、７５６２）と、前記第１の透過性導電層に直接接触し第２の透過性導電材料から形成されている第２の透過性導電層（１６０、３６０、３６０１、３６０２、７６０１、７６０２）と、により形成され、前記第１の材料は前記第２の材料と異なることを特徴とし、かつ
    前記デバイスは、
    －画素（３６７ｃ）の第１グループについて、前記二重層の数が０であり、
    －画素（３６７ｂ）の第２グループについて、前記二重層の数が１であり、
    －画素（３６７ａ）の第３グループについて、前記二重層の数が２または１であるが、後者の場合、前記画素の第３グループに関連する前記二重層の前記第１の層が前記画素の第２グループのそれよりも厚く、
    －画素の追加の各グループについて、存在する場合には、前記二重層の数は、前グループに関して１つ増加するか、または同じままであるが、後者の場合、前記画素の追加のグループに関連する前記二重層の前記第１の層が前記画素の先行グループのそれよりも厚く、
    －前記グループは、ｄの値が増加する順序に従って、第１、第２、第３、および必要に応じてそれ以降の数とし、かつ
    前記デバイスは、これらの各二重層について、前記基板から数えた前記第１の導電性透過層が、前記第２の導電性透過層よりもウェットエッチング処理に対して低い耐性を有し、かつ、前記第１を超える画素の各グループについて、少なくとも前記基板から最も遠い前記二重層の前記第１の層が前記二重層の前記第２の層により横方向に保護されていることを特徴とする光電子デバイス。
  2. 前記第１を超える画素の各グループについて、前記基板から最も遠い前記二重層の前記第１の層は、前記二重層の前記第２の層によって完全に封止されていることを特徴とする請求項１に記載のデバイス。
  3. 前記第１を超える画素の各グループについて、全ての二重層の前記第１の層は、第２の透過性導電材料の層によって完全に封止されていることを特徴とする、請求項１または２に記載のデバイス。
  4. 前記反射面は、前記第２の透過性導電材料の層（６８０）によって覆われていることを特徴とする請求項１～３のいずれか一項に記載のデバイス。
  5. 前記ウェットエッチング処理は、周囲温度で２．３８重量％の水酸化テトラメチルアンモニウムの水溶液による処理であることを特徴とする請求項１～４のいずれか一項に記載の光電子デバイス。
  6. 前記二重層のそれぞれにおいて、前記第１の透過性導電層の比エッチング速度Ｖ１が、前記第２の透過層の比エッチング速度Ｖ２の少なくとも１０倍、好ましくは少なくとも１００倍、さらに好ましくは少なくとも１０００倍であることを特徴とする請求項１～５のいずれか一項に記載の光電子デバイス。
  7. 前記第１の透過性導電材料は、ＺｎＯと、ドープされたＺｎＯを含む酸化物であって好ましくはガリウムおよび／もしくはアルミニウムおよび／もしくはホウ素および／もしくはベリリウムでドープされたものと、酸化インジウムと、ドープされた酸化インジウムを含む酸化物であって好ましくはスズでドープされたものによって形成されるグループにおいて選択されることを特徴とし、かつ／または
    前記第２の透過性導電材料は、ＳｎＯ２、ドープされたＳｎＯ２であって好ましくはヒ素および／もしくはフッ素および／もしくは窒素および／もしくはニオブおよび／もしくはリンおよび／もしくはアンチモンおよび／もしくはアルミニウムおよび／もしくはチタンでドープされたものによって形成されるグループにおいて選択されることを特徴とする請求項１～６のいずれか一項に記載の光電子デバイス。
  8. 前記有機層のスタック（３７０）は、一方では前記反射面もしくは前記反射面上に堆積された透過層（６８０）と、かつ／または他方では前記半反射面（１６６、２６６、３６６、４６６）と直接接触していることを特徴とする請求項１～７のいずれか一項に記載のデバイス。
  9. 前記有機層のスタックは、全ての画素の上に連続的な被覆を形成していることを特徴とし、好ましくは、前記有機層のスタック（３７０）の上に堆積され、全ての画素の上に連続的な被覆を形成している半透過性導電層（１６６、２６６、３６６）を含むことを特徴とする請求項１～８のいずれか一項に記載のデバイス。
  10. 前記基板（１５０）は、前記画素の個別のアドレス指定または個別の読み取りを可能にする回路を備えたＣＭＯＳタイプの基板であることを特徴とする請求項１～９のいずれか一項に記載の光電子デバイス。
  11. 有機発光ダイオードマイクロディスプレイまたはマルチスペクトル光センサであることを特徴とする請求項１～１０のいずれか一項に記載の光電子デバイス。
  12. 請求項１～１１のいずれか一項に記載の光電子デバイスの製造方法であって、
    －最初に、第１の透過性導電材料の透過性導電層（１５６、３５６１）を、前記第１の反射面上、または前記第１の反射面上に堆積させた第２の材料の透過性導電層上に堆積させるステップと、
    －第２および第３の画素（３６７ｂ、３６７ａ）グループを画定し、その位置を保護する第１のマスクを堆積させるステップと、
    －前記第１の透過性導電層（１５６、３５６１）を、前記第１のマスクによって保護していない位置のウェットエッチングによって除去し、これらの保護していない位置が前記第１の画素グループ（３７６ｃ）のための位置を構成し、それから前記第１のマスクを除去するステップと、
    －第２の透過性材料の第１の透過性導電層（３６０１）を堆積させるステップと、
    －第１の透過性導電材料の透過性導電層（３５６２）を堆積させるステップと、
    －前記第３の画素（３６７ａ）グループを画定し、その位置を保護する第２のマスク（３３２ａ）を堆積させるステップと、
    －前記第１の透過性導電材料の透過性導電層（３５６２）を、前記第２のマスクによって保護していない位置のウェットエッチングによって除去し、これらの保護していない位置が前記第２の画素（３６７ｂ）グループおよび前記第１の画素（３６７ｃ）グループのための位置を構成し、それから前記第２のマスクを除去するステップと、
    －第２の透過性導電材料の第２の透過性導電層（３６０２）を堆積させるステップと、
    －前記第１、第２および第３の画素グループを画定し、それらの位置を保護する第３のマスク（３６２０ａ、３６２０ｂ、３６２０ｃ）を堆積させるステップと、
    －前記第２の透過性導電材料の第１（３６０１）および第２の層（３６０２）並びに前記反射層（１５２）と、存在する場合には、それを覆う、前記第２の透過性導電材料の前記層（６８０）とを、前記第３のマスクによって保護していない位置のドライエッチングによって除去するステップと、を特徴とする光電子デバイスの製造方法。
  13. 請求項１２に記載の３つの画素グループを有する光電子デバイスの製造方法であって、
    －隣接する２つの画素間の各空間に充填要素（３６４）を堆積させるステップと、
    －全ての画素に共通の有機層のスタック（３７０）を堆積させ、全ての画素に共通の半反射電極層（３６６）を前記有機層のスタックの上に堆積させるステップと、
    を連続して行う光電子デバイスの製造方法。
  14. 前記第２の透過性導電材料の透過性導電層の前記堆積を、原子層堆積の技術によって行う、請求項１２～１３のいずれか一項に記載の方法。
JP2022581502A 2020-07-02 2021-07-02 光電子デバイスおよび光電子デバイスの製造方法 Pending JP2023532528A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2006988 2020-07-02
FR2006988A FR3112243A1 (fr) 2020-07-02 2020-07-02 Dispositif optoelectronique matriciel en couches minces
PCT/IB2021/055950 WO2022003640A1 (fr) 2020-07-02 2021-07-02 Dispositif optoelectronique et procédé de fabrication pour un dispositif optoelectronique

Publications (1)

Publication Number Publication Date
JP2023532528A true JP2023532528A (ja) 2023-07-28

Family

ID=74205898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022581502A Pending JP2023532528A (ja) 2020-07-02 2021-07-02 光電子デバイスおよび光電子デバイスの製造方法

Country Status (7)

Country Link
US (1) US20230337454A1 (ja)
EP (1) EP4176468A1 (ja)
JP (1) JP2023532528A (ja)
KR (1) KR20230034376A (ja)
CN (1) CN116548092A (ja)
FR (1) FR3112243A1 (ja)
WO (1) WO2022003640A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7293500B2 (ja) * 2020-09-09 2023-06-19 株式会社東芝 透明電極、透明電極の製造方法、および電子デバイス
CN116249415B (zh) * 2023-05-11 2023-08-08 南京国兆光电科技有限公司 一种有机发光显示器像素电极结构的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797883B2 (ja) 1993-03-18 1998-09-17 株式会社日立製作所 多色発光素子とその基板
GB2353400B (en) 1999-08-20 2004-01-14 Cambridge Display Tech Ltd Mutiple-wavelength light emitting device and electronic apparatus
JP4164251B2 (ja) 2001-10-31 2008-10-15 東北パイオニア株式会社 有機ｅｌカラーディスプレイ及びその製造方法
US6861800B2 (en) 2003-02-18 2005-03-01 Eastman Kodak Company Tuned microcavity color OLED display
EP3447816A1 (en) 2003-09-19 2019-02-27 Sony Corporation Display unit, method of manufacturing same, organic light emitting unit, and method of manufacturing same
US8569948B2 (en) 2004-12-28 2013-10-29 Samsung Display Co., Ltd. Electroluminescent devices and methods of making electroluminescent devices including an optical spacer
JP4450051B2 (ja) 2007-11-13 2010-04-14 ソニー株式会社 表示装置
JP5515237B2 (ja) 2008-05-14 2014-06-11 セイコーエプソン株式会社 発光装置及び電子機器
US20100051973A1 (en) 2008-08-28 2010-03-04 Seiko Epson Corporation Light-emitting device, electronic equipment, and process of producing light-emitting device
KR101349143B1 (ko) * 2010-03-30 2014-01-08 삼성디스플레이 주식회사 유기 발광 디스플레이 장치의 제조 방법
JP5617700B2 (ja) 2011-03-07 2014-11-05 セイコーエプソン株式会社 発光装置および発光装置の製造方法
JP6286943B2 (ja) 2013-08-28 2018-03-07 セイコーエプソン株式会社 発光装置および電子機器
CN104966723B (zh) * 2015-07-27 2018-03-23 京东方科技集团股份有限公司 一种有机发光二极管阵列基板、制备方法及显示装置
CN107924934B (zh) 2015-08-14 2019-07-02 赛诺瑞克有限公司 用于探测和转换红外电磁辐射的方法和光电子元件
JP2017182892A (ja) 2016-03-28 2017-10-05 セイコーエプソン株式会社 発光素子、発光装置、及び電子機器
FR3091035B1 (fr) * 2018-12-19 2020-12-04 Commissariat Energie Atomique PROCEDE DE FABRICATION D’UN PIXEL D’UN MICRO-ECRAN A OLEDs

Also Published As

Publication number Publication date
CN116548092A (zh) 2023-08-04
US20230337454A1 (en) 2023-10-19
WO2022003640A1 (fr) 2022-01-06
FR3112243A1 (fr) 2022-01-07
EP4176468A1 (fr) 2023-05-10
KR20230034376A (ko) 2023-03-09

Similar Documents

Publication Publication Date Title
US11581347B2 (en) Image sensor
JP6325620B2 (ja) 半導体装置およびその製造方法
US6278237B1 (en) Laterally structured high resolution multicolor organic electroluminescence display device
KR102653050B1 (ko) 표시 장치 및 그 제조 방법
KR101988217B1 (ko) 유기 발광 다이오드 마이크로-캐비티 구조 및 그 제조 방법
JP4431125B2 (ja) 平板ディスプレイ装置及びその製造方法
KR20100037212A (ko) 반도체 소자 및 그 제조 방법
KR20210125480A (ko) 발광 소자 및 표시 장치
JP2023532528A (ja) 光電子デバイスおよび光電子デバイスの製造方法
CN111341943B (zh) 用于制造oled微型显示器的像素的方法
JP7445380B2 (ja) 電子素子及びその製造方法並びに電子装置
US8063558B2 (en) Multi-color display apparatus
CN110854160B (zh) 用于有机发光二极管微屏的像素
CN112117287A (zh) 图像传感器
CN112703615A (zh) 显示基板及其制作方法
CN114759074A (zh) 显示装置及其制作方法
KR100573106B1 (ko) 광 공진기를 구비한 유기 전계 발광 소자
JP2006054448A (ja) 機能素子及びその製造方法
JP7403540B2 (ja) 有機マイクロスクリーンの画素の製造方法
CN117790523B (zh) 一种图像传感器及其制作方法
US20240180002A1 (en) Display device, electronic device, and method of manufacturing display device
JP2013157276A (ja) 発光装置、画像形成装置及び撮像装置
JP2008041529A (ja) 有機ｅｌ発光装置の製造方法
JP2006032715A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240527