KR20200075996A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200075996A
KR20200075996A KR1020180164413A KR20180164413A KR20200075996A KR 20200075996 A KR20200075996 A KR 20200075996A KR 1020180164413 A KR1020180164413 A KR 1020180164413A KR 20180164413 A KR20180164413 A KR 20180164413A KR 20200075996 A KR20200075996 A KR 20200075996A
Authority
KR
South Korea
Prior art keywords
region
area
sub
pixel
electrode
Prior art date
Application number
KR1020180164413A
Other languages
English (en)
Inventor
박진우
곽원규
김동욱
방현철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180164413A priority Critical patent/KR20200075996A/ko
Priority to CN201911307805.XA priority patent/CN111341806B/zh
Priority to US16/718,921 priority patent/US11611057B2/en
Priority to EP19217290.6A priority patent/EP3671854B1/en
Publication of KR20200075996A publication Critical patent/KR20200075996A/ko

Links

Images

Classifications

    • H01L51/5293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H01L27/3211—
    • H01L51/52—
    • H01L51/5271—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 윈도우, 상기 윈도우 아래에 배치되며 제1 투과율을 갖는 제1 영역 및 상기 제1 과율보다 높은 제2 투과율을 갖는 제2 영역이 정의된 반사 방지 부재, 및 상기 반사 방지 부재 아래에 배치되며, 제1 해상도를 갖는 제1 표시 영역 및 상기 제1 해상도보다 낮은 제2 해상도를 갖는 제2 표시 영역이 정의된 표시 패널을 포함하고, 평면 상에서 상기 제2 영역과 상기 제2 표시 영역은 서로 중첩할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 전자 모듈의 센싱 감도 및 표시 화질이 향상된 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 표시 패널, 외부 입력을 감지하는 입력감지부재, 및 전자 모듈과 같이 다양한 전자 부품들로 구성된 장치들을 포함할 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다.
표시 패널은 영상을 생성하는 발광 소자를 포함한다. 입력감지부재는 외부 입력을 감지하기 위한 감지 전극들을 포함할 수 있다. 전자 모듈은 카메라, 적외선 감지 센서, 근접 센서 등을 포함할 수 있다. 전자 모듈은 표시 패널 아래에 배치될 수 있다.
본 발명은 전자 모듈의 센싱 감도가 향상된 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명의 표시 화질이 향상된 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 윈도우, 상기 윈도우 아래에 배치되며 제1 투과율을 갖는 제1 영역 및 상기 제1 과율보다 높은 제2 투과율을 갖는 제2 영역이 정의된 반사 방지 부재, 및 상기 반사 방지 부재 아래에 배치되며, 제1 해상도를 갖는 제1 표시 영역 및 상기 제1 해상도보다 낮은 제2 해상도를 갖는 제2 표시 영역이 정의된 표시 패널을 포함하고, 평면 상에서 상기 제2 영역과 상기 제2 표시 영역은 서로 중첩할 수 있다.
상기 표시 패널의 상기 제2 표시 영역 아래에 배치된 전자 모듈을 더 포함할 수 있다.
상기 반사 방지 부재는 편광자일 수 있다.
상기 반사 방지 부재의 상기 제2 영역은 탈색될 수 있다.
상기 반사 방지 부재의 상기 제2 영역에는 홀이 정의될 수 있다.
상기 제2 표시 영역은 제1 서브 영역 및 제2 서브 영역을 포함하고, 상기 제1 서브 영역의 제1 반사율은 상기 제2 서브 영역의 제2 반사율보다 높을 수 있다.
상기 제1 서브 영역에는 적어도 하나의 화소가 배치되고, 상기 화소는 발광 소자 및 상기 발광 소자와 전기적으로 연결된 화소 회로를 포함하고, 상기 발광 소자는 제1 전극, 발광층, 및 제2 전극을 포함하고, 상기 화소 회로는 신호 배선 및 트랜지스터를 포함할 수 있다.
상기 제2 서브 영역에는 상기 화소에서 상기 제1 전극, 상기 발광층, 상기 제2 전극, 및 상기 트랜지스터 중 적어도 하나가 생략된 적어도 하나의 결여 화소가 배치될 수 있다.
상기 제2 전극에는 개구부가 정의되고, 상기 개구부는 상기 제2 서브 영역에 정의될 수 있다.
상기 제2 전극은 제1 두께를 갖는 제1 전극부 및 상기 제1 두께와 상이한 제2 두께를 갖는 제2 전극부를 포함하고, 상기 제1 전극부는 상기 제1 표시 영역 및 상기 제1 서브 영역에 배치되고, 상기 제2 전극부는 상기 제2 서브 영역에 배치될 수 있다.
상기 제1 서브 영역은 복수의 제1 서브 영역 중 하나이고, 상기 제2 서브 영역은 복수의 제2 서브 영역 중 하나이고, 상기 복수의 제1 서브 영역과 상기 복수의 제2 서브 영역은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 교대로 번갈아 배열될 수 있다.
상기 제2 서브 영역은 복수의 제2 서브 영역 중 하나이고, 상기 제1 서브 영역은 상기 복수의 제2 서브 영역에 에워싸일 수 있다.
상기 제1 서브 영역은 적어도 하나의 화소 영역을 포함할 수 있다.
평면 상에서 상기 제2 영역은 상기 제1 영역에 의해 에워싸이고, 상기 제2 표시 영역은 상기 제1 영역에 의해 에워싸일 수 있다.
상기 제2 영역은 상기 반사 방지 부재의 엣지 영역에 인접하여 정의되고, 상기 제2 영역과 상기 제1 영역의 경계는 적어도 하나 이상의 변을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 윈도우, 상기 윈도우 아래에 배치되며 투과율이 서로 상이한 제1 영역 및 제2 영역이 정의된 반사 방지 부재, 상기 반사 방지 부재 아래에 배치되며, 반사율이 서로 상이한 제1 표시 영역 및 제2 표시 영역이 정의된 표시 패널, 및 상기 표시 패널 아래에 배치된 전자 모듈을 포함하고, 상기 제2 영역, 상기 제2 표시 영역 및 상기 전자 모듈은 평면 상에서 중첩할 수 있다.
상기 제1 영역의 제1 투과율은 상기 제2 영역의 제2 투과율보다 낮고, 상기 제1 표시 영역의 제1 반사율은 상기 제2 표시 영역의 제2 반사율보다 높을 수 있다.
상기 반사 방지 부재는 편광자이고, 상기 제2 영역은 탈색되거나, 홀이 정의될 수 있다.
상기 제2 표시 영역은 적어도 하나의 화소가 배치된 제1 서브 영역 및 적어도 하나의 결여 화소가 배치된 제2 서브 영역을 포함하고, 상기 화소는 발광 소자 및 상기 발광 소자와 전기적으로 연결된 화소 회로를 포함하고, 상기 발광 소자는 제1 전극, 발광층, 및 제2 전극을 포함하고, 상기 화소 회로는 신호 배선 및 트랜지스터를 포함하고, 상기 결여 화소는 상기 제1 전극, 상기 발광층, 상기 제2 전극, 및 상기 트랜지스터 중 적어도 하나가 생략될 수 있다.
상기 제2 전극에는 개구부가 정의되고, 상기 개구부는 상기 제2 서브 영역에 정의될 수 있다.
표시 장치는 서로 다른 투과율을 갖는 제1 영역 및 제2 영역이 정의된 반사 방지 패널, 및 서로 다른 해상도 또는 반사율을 갖는 제1 표시 영역 및 제2 표시 영역이 정의된 표시 패널을 포함한다. 평면 상에서 전자 모듈과 중첩하는 반사 방지 패널의 제2 영역은 제1 영역보다 투과율이 더 높을 수 있다. 따라서, 전자 모듈의 센싱 감도가 보다 향상될 수 있다.
또한, 제2 영역의 투과율이 향상됨에 따라 외광 반사 방지 성능이 감소되더라도, 표시 패널의 제2 표시 영역의 해상도 및/또는 반사율을 조절하여 외광 반사 방지 성능을 보완할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 표시 장치의 단면도들이다.
도 3a는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다.
도 3b는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5는 도 4a의 AA` 영역을 확대하여 도시한 평면도이다.
도 6a 내지 도 6g의 도 4a의 BB` 영역을 확대하여 도시한 평면도들이다.
도 7a 내지 도 7f는 도 5의 일부 영역을 확대하여 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 9는 도 6a의 일부 영역을 확대하여 도시한 평면도이다.
도 10a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 10b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 10c는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 12a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 12b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 16은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 17a는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다.
도 17b는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 18a는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다.
도 18b는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1a 및 도 1b를 참조하면, 표시 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(EA)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다. 본 실시예에서, 표시 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
표시 장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 시계창 및 아이콘들이 도시되었다. 영상(IM)이 표시되는 표시면(FS)은 표시 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우 패널(WP)의 전면과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에 따른 표시 장치(EA)는 외부에서 인가되는 사용자의 입력을 감지할 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 표시 장치(EA)는 표시 장치(EA)의 구조에 따라 표시 장치(EA)의 측면이나 배면에 인가되는 사용자의 입력을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 장치(EA)는 윈도우 패널(WP), 반사 방지 패널(RPP), 표시 모듈(DM), 전자 모듈(SS), 및 하우징(HU)을 포함할 수 있다. 본 실시예에서, 윈도우 패널(WP)와 하우징(HU)은 결합되어 표시 장치(EA)의 외관을 구성한다.
윈도우 패널(WP)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우 패널(WP)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우 패널(WP)은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 패널(WP)은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우 패널(WP)의 전면(FS)은 상술한 바와 같이, 표시 장치(EA)의 전면을 정의한다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 모듈(DM)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 패널(WP)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
반사 방지 패널(RPP)은 윈도우 패널(WP) 아래에 배치될 수 있다. 반사 방지 패널(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다.
표시 모듈(DM)은 영상(IM)을 표시하고 외부 입력을 감지할 수 있다. 표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
본 실시예에서, 표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우 패널(WP)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 표시 모듈(DM)의 주변 영역(NAA)의 일부분은 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 표시 장치(EA)의 배면을 향하게 되어, 표시 장치(EA) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 표시 모듈(DM)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 표시 모듈(DM)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
표시 모듈(DM)은 표시 패널(DP), 입력 감지층(ISL), 및 구동 회로(DC)를 포함한다.
표시 패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널(DP)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
입력 감지층(ISL)은 외부에서 인가되는 외부 입력을 감지한다. 상술한 바와 같이, 입력 감지층(ISL)은 윈도우 패널(WP)에 제공되는 외부 입력을 감지할 수 있다.
구동 회로(DC)는 표시 패널(DP) 및 입력 감지층(ISL)과 전기적으로 연결된다. 구동 회로(DC)는 메인 회로 기판(MB), 제1 회로 기판(CF1), 및 제2 회로 기판(CF2)을 포함한다.
제1 회로 기판(CF1)은 표시 패널(DP)과 전기적으로 연결된다. 제1 회로 기판(CF1)은 표시 패널(DP)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제1 회로 기판(CF1)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 회로 기판(CF1)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제1 회로 기판(CF1)은 리지드한 기판일 수도 있다.
제1 회로 기판(CF1)은 주변 영역(NAA)에 배치된 표시 패널(DP)의 패드들(표시 패드들)에 접속될 수 있다. 제1 회로 기판(CF1)은 표시 패널(DP)을 구동하기 위한 전기적 신호를 표시 패널(DP)에 제공한다. 전기적 신호는 제1 회로 기판(CF1)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
제2 회로 기판(CF2)은 입력 감지층(ISL)과 전기적으로 연결된다. 제2 회로 기판(CF2)은 입력 감지층(ISL)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제2 회로 기판(CF2)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제2 회로 기판(CF2)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제2 회로 기판(CF2)은 리지드한 기판일 수도 있다.
제2 회로 기판(CF2)은 주변 영역(NAA)에 배치된 입력 감지층(ISL)의 패드들(감지 패드들)에 접속될 수 있다. 제2 회로 기판(CF2)은 입력 감지층(ISL)을 구동하기 위한 전기적 신호를 입력 감지층(ISL)에 제공한다. 전기적 신호는 제2 회로 기판(CF2)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
메인 회로 기판(MB)은 표시 모듈(DM)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 제1 회로 기판(CF1)과 제2 회로 기판(CF2)은 각각 메인 회로 기판(MB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MB)을 통해 표시 모듈(DM)을 용이하게 제어할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 표시 모듈(DM)에 있어서, 표시 패널(DP)과 입력 감지층(ISL)은 서로 다른 메인 회로 기판에 연결될 수도 있고, 제1 회로 기판(CF1)과 제2 회로 기판(CF2) 중 어느 하나는 메인 회로 기판(MB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 모듈(SS)은 표시 모듈(DM) 아래에 배치될 수 있다. 전자 모듈(SS)은 표시 패널(DP) 아래에 배치될 수 있다. 평면 상에서 전자 모듈(SS)은 액티브 영역(AA)과 중첩하여 배치될 수 있다. 따라서, 베젤 영역(BZA)에 전자 모듈(SS)이 배치될 공간이 생략될 수 있고, 베젤 영역(BZA)의 면적의 증가가 방지될 수 있다.
전자 모듈(SS)은 투과 영역(TA)을 통해 전달되는 외부 입력을 수신하거나, 투과 영역(TA)을 통해 출력을 제공할 수 있다. 전자 모듈(SS)은 적외선 감지 센서, 근접 센서, 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(SS)은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
하우징(HU)은 윈도우 패널(WP)과 결합된다. 하우징(HU)은 윈도우 패널(WP)과 결합되어 소정의 내부 공간을 제공한다. 표시 모듈(DM) 및 전자 모듈(SS)은 내부 공간에 수용될 수 있다.
하우징(HU)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 표시 장치의 단면도들이다.
도 2a 내지 도 2d는 제1 방향(DR1)과 제3 방향(DR3)이 정의하는 단면을 도시하였다. 도 2a 내지 도 2d는 표시 장치(EA)를 구성하는 기능성 부재들의 적층관계를 설명하기 위해 단순하게 도시되었다.
본 발명의 일 실시예에 따른 표시 장치(EA)는 표시 패널, 입력 감지 센서, 반사 방지 부재(anti-reflector), 및 윈도우를 포함할 수 있다. 표시 패널, 입력 감지 센서, 반사 방지 부재, 및 윈도우 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2a 내지 도 2d에는 접착부재로써 광학 투명 접착부재(OCA)가 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 반사 방지 부재 및 윈도우는 다른 구성으로 대체되거나 생략될 수 있다.
도 2a 내지 도 2d에 있어서, 입력 감지 센서, 반사 방지 부재, 및 윈도우 중 다른 구성과 연속공정을 통해 형성된 해당 구성은 "층"으로 표현된다. 입력 감지 센서, 반사 방지 부재, 및 윈도우 중 다른 구성과 접착부재를 통해 결합된 구성은 "패널"로 표현된다. 패널은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층"은 상기 베이스층이 생략될 수 있다. 다시 말해, "층"으로 표현되는 상기 유닛들은 다른 유닛이 제공하는 베이스면 상에 배치된다.
이하, 입력 감지 센서, 반사 방지 부재, 윈도우는 베이스층의 유/무에 따라 입력 감지 패널(ISP), 반사 방지 패널(RPP), 윈도우 패널(WP) 또는 입력 감지층(ISL), 반사 방지층(RPL), 윈도우층(WL)로 지칭될 수 있다.
도 2a에 도시된 것과 같이, 표시 장치(EA)는 표시 패널(DP), 입력 감지층(ISL), 반사 방지 패널(RPP), 및 윈도우 패널(WP)을 포함할 수 있다. 입력 감지층(ISL)은 표시 패널(DP)에 직접 배치된다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착 부재가 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.
표시 패널(DP)과 표시 패널(DP) 상에 직접 배치된 입력 감지층(ISL)을 포함하여 표시 모듈(DM)로 정의될 수 있다. 표시 모듈(DM)과 반사 방지 패널(RPP) 사이, 반사 방지 패널(RPP)과 윈도우 패널(WP) 사이 각각에 광학 투명 접착부재(OCA)가 배치된다.
표시 패널(DP)은 영상을 생성하고, 입력 감지층(ISL)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시 모듈(DM)은 표시 패널(DP)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 표시 패널(DP)은 접착부재를 통해 결합될 수 있다. 이하에서 설명되는 도 2b 내지 도 2d의 표시 장치들(EA) 역시 보호부재를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.
반사 방지 패널(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사 방지 패널(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고,
Figure pat00001
위상지연자 및/또는
Figure pat00002
위상지연자를 포함할 수 있다. 편광자 역시 필름타입으로, 연신형 합성수지 필름을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사 방지 패널(RPP)의 베이스층으로 정의될 수 있다.
본 발명의 일 실시예에 따른 윈도우 패널(WP)은 베이스층(WP-BS)및 차광패턴(WP-BZ)을 포함한다. 베이스층(WP-BS)는 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스층(WP-BS)은 단층으로 제한되지 않는다. 베이스층(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.
차광패턴(WP-BZ)은 베이스층(WP-BS)에 부분적으로 중첩한다. 차광패턴(WP-BZ)은 베이스층(WP-BS)의 배면에 배치되고, 차광패턴(WP-BZ)은 실질적으로 표시 장치(EA)의 베젤 영역(BZA)을 정의할 수 있다. 차광패턴(WP-BZ)이 미배치된 영역은 표시 장치(EA)의 투과 영역(TA)을 정의할 수 있다. 윈도우 패널(WP)로 한정할 때, 차광패턴(WP-BZ)이 배치된 영역은 윈도우 패널(WP)의 차광영역으로 정의되고, 차광패턴(WP-BZ)이 미배치된 영역은 윈도우 패널(WP)의 투과영역으로 정의된다.
차광패턴(WP-BZ)은 다층구조를 가질 수 있다. 다층구조는 유색의 컬러층과 검정의 차광층을 포함할 수 있다. 유색의 컬러층과 검정의 차광층은 증착, 인쇄, 코팅 공정을 통해 형성될 수 있다. 별도로 도시하지는 않았으나, 윈도우 패널(WP)은 베이스층(WP-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다. 이하에서 참조되는 도 2b 내지 도 2d에 있어서, 윈도우 패널(WP) 및 윈도우층(WL)은 베이스층(WP-BS) 및 차광패턴(WP-BZ)의 구분 없이 간략히 도시되었다.
도 2b 및 도 2c에 도시된 것과 같이, 표시 장치(EA)는 표시 패널(DP), 입력 감지 패널(ISP), 반사 방지 패널(RPP), 및 윈도우 패널(WP)을 포함할 수 있다. 입력 감지 패널(ISP)과 반사 방지 패널(RPP)의 적층 순서는 변경될 수 있다.
도 2d에 도시된 것과 같이, 표시 장치(EA)는 표시 패널(DP), 입력 감지층(ISL), 반사 방지층(RPL), 및 윈도우층(WL)을 포함할 수 있다. 도 2a에 도시된 표시 장치(EA) 대비 광학 투명 접착 부재들(OCA)이 생략되고, 표시 패널(DP)에 제공하는 베이스면 상에 입력 감지층(ISL), 반사 방지층(RPL), 및 윈도우층(WL)이 연속공정으로 형성되었다. 입력 감지층(ISL)과 반사 방지층(RPL)의 적층 순서는 변경될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다. 도 3b는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다. 이하 설명되는 반사 방지 패널(RPP)은 방사 방지층(PRL, 도 2d 참조)에도 동일하게 적용될 수 있다.
도 3a 및 도 3b를 참조하면, 반사 방지 패널(RPP)은 제1 영역(RA1) 및 제2 영역(RA2)을 포함할 수 있다. 제1 영역(RA1)은 제2 영역(RA2)을 에워쌀 수 있다. 제2 영역(RA2)은 원형 형상을 가질 수 있다. 제2 영역(RA2)은 평면 상에서 전자 모듈(SS)과 중첩하는 영역일 수 있다.
제1 영역(RA1)은 제1 투과율을 갖고, 제2 영역(RA2)은 제2 투과율을 가질 수 있다. 상기 제2 투과율은 상기 제1 투과율보다 높을 수 있다. 예를 들어, 전자 모듈(SS)이 적외선 감지 센서인 경우, 적외선 파장 대역에서 상기 제2 투과율은 상기 제1 투과율보다 높을 수 있다. 본 발명의 실시예에 따르면, 전자 모듈(SS)과 중첩하는 영역의 투과율이 향상됨에 따라, 전자 모듈(SS)의 센싱 감도가 보다 향상될 수 있다.
전자 모듈(SS)이 적외선 감지 센서인 경우, 전자 모듈(SS)은 발광 모듈 및 수광 모듈을 포함할 수 있다. 상기 발광 모듈은 적외광을 출력하고, 상기 수광 모듈은 적외광을 감지할 수 있다. 상기 수광 모듈은 CMOS 센서를 포함할 수 있다. 상기 발광 모듈에서 생성된 적외광이 출력된 후, 외부 물체, 예를 들어 사용자의 얼굴 또는 손가락에 의해 반사되고, 반사된 적외광이 상기 수광 모듈로 입사될 수 있다.
제2 영역(RA2)의 투과율을 향상시키기 위해, 반사 방지 패널(RPP)의 제2 영역(RA2)에는 다양한 처리가 적용될 수 있다.
도 3a를 참조하면, 반사 방지 패널(RPP)의 제2 영역(RA2)은 탈색될 수 있다. 예를 들어, 반사 방지 패널(RPP)은 편광자일 수 있고, 반사 방지 패널(RPP)의 제2 영역(RA2)은 탈색될 수 있다. 탈색된 제2 영역(RA2)의 투과율은 탈색되지 않은 제1 영역(RA1)의 투과율보다 높을 수 있다. 또한, 제2 영역(RA2)은 비편광부가 될 수도 있다.
도 3b를 참조하면, 반사 방지 패널(RPP)에는 홀(RHA)이 정의될 수 있다. 홀(RHA)은 제2 영역(RA2, 도 3a 참조)에 정의될 수 있다. 홀(RHA)은 반사 방지 패널(RPP)의 상면으로부터 반사 방지 패널(RPP)의 하면을 연결하여 완전히 관통하는 홀일 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 홀(RHA)은 반사 방지 패널(RPP)의 두께 방향의 일부가 제거된 홀일 수도 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 4b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4a를 참조하면, 표시 패널(DP)은 베이스층(BS), 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL, ECL), 및 복수의 표시 패드들(PDD)을 포함할 수 있다.
베이스층(BS)은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
표시 패널(DP)의 액티브 영역(AA)은 영상이 표시되는 영역이고, 주변 영역(NAA)은 구동 회로나 구동 배선 등이 배치된 영역일 수 있다. 도 4a에서는 표시 패널(DP)의 액티브 영역(AA) 및 주변 영역(NAA)이 표시되었다. 액티브 영역(AA)에는 복수의 화소들(PX)이 배치될 수 있다.
표시 패널(DP)에는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)이 정의될 수 있다. 또한, 제1 표시 영역(DA1)은 영상을 표시하는 영역일 수 있다. 제1 표시 영역(DA1)은 제2 표시 영역(DA2)을 에워쌀 수 있다. 따라서, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)은 표시 패널(DP)의 액티브 영역(AA)을 구성할 수 있다.
제1 표시 영역(DA1)은 평면 상에서 제1 영역(RA1, 도 3a 참조)과 중첩하는 영역이고, 제2 표시 영역(DA2)은 평면 상에서 제2 영역(RA2, 도 3a 참조)과 중첩하는 영역일 수 있다.
제1 표시 영역(DA1)의 해상도는 제2 표시 영역(DA2)의 해상도와 상이할 수 있다. 예를 들어, 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮을 수 있다. 또한, 제1 표시 영역(DA1)의 반사율은 제2 표시 영역(DA2)의 반사율과 상이할 수 있다. 예를 들어, 제2 표시 영역(DA2)의 반사율은 제1 표시 영역(DA1)의 반사율보다 낮을 수 있다. 상기, 반사율은 외광에 대한 반사율을 의미할 수 있다.
반사 방지 패널(RPP, 도 3a 참조)의 제2 영역(RA2)의 투과율은 제1 영역(RA1)의 투과율보다 높다. 따라서, 제2 영역(RA2)의 외광 반사 방지 성능은 제1 영역(RA1)의 외광 반사 방지 성능보다 다소 감소될 수 있다. 하지만, 본 발명의 실시예에 따르면, 제2 영역(RA2)에서 외광 반사 방지 성능이 감소되더라도, 제2 표시 영역(DA2)의 반사율을 감소시켜 이를 보완할 수 있다. 표시 패널(DP)의 제1 표시 영역(DA1)과 표시 패널(DP)의 제2 표시 영역(DA2)에서 해상도 및/또는 반사율을 조절하여 상기 외광 반사 방지 성능을 보완할 수 있다.
복수의 신호 라인들(GL, DL, PL, ECL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시 패널(DP)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 전원 라인(PL), 및 발광제어 라인(ECL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL, ECL)은 초기화 전압 라인을 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4b를 참조하면, 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 도 4b에는 i번째 스캔 라인(GLi) 및 i번째 발광제어 라인(ECLi)에 연결된 화소(PX)를 예시적으로 도시하였다.
화소(PX)는 발광 소자(EE) 및 화소 회로(CC)를 포함할 수 있다.
화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 복수의 트랜지스터들(T1-T7)은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성될 수 있다.
화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다. 발광 소자(EE)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다. 발광 소자(EE)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.
복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(EE)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 스캔 라인(GLi)으로 i번째 주사 신호가 제공될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제3 트랜지스터(T3)는 i번째 스캔 라인(GLi)으로 i번째 주사 신호가 제공될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 라인(GLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(GLi-1)으로 i-1번째 주사신호가 제공될 때 턴-온되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i+1번째 스캔 라인(GLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(GLi+1)으로 i+1번째 주사신호가 제공될 때 턴-온되어 초기화전압(Vint)을 발광 소자(EE)의 애노드전극으로 제공한다.
제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 발광 소자(EE)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광 소자(EE)가 발광하지 않게되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 4b에서는 제7 트랜지스터(T7)의 제어 전극이 i+1번째 스캔 라인(GLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 라인(GLi) 또는 i-1번째 스캔 라인(GLi-1)에 접속될 수 있다.
도 4b에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 등가 회로는 도 4b에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광 소자(EE)를 발광시키기 위한 다양한 형태로 구현될 수 있다.
다시 도 4a를 참조하면, 전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 패널(DP) 은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2)를 포함할 수 있다. 제1 패드(D1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(D2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 패널(DP)은 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 5는 도 4a의 AA` 영역을 확대하여 도시한 평면도이다. 도 4a는 도 5의 제1 표시 영역(DA1)의 일부 영역을 확대하여 도시한 것이다.
도 4a 및 도 5를 참조하면, 제1 표시 영역(DA1)은 복수의 서브 영역들(AR1)로 구분될 수 있다. 복수의 서브 영역들(AR1) 각각에는 적어도 하나의 화소가 배치될 수 있다. 복수의 서브 영역들(AR1)은 제1 방향(DR1) 및 제2 방향(DR2) 각각을 따라 배열될 수 있다.
도 6a 내지 도 6g의 도 4a의 BB` 영역을 확대하여 도시한 평면도들이다. 도 6a 내지 도 6g는 도 5의 제2 표시 영역(DA2)의 일부 영역을 확대하여 도시한 것이다.
제2 표시 영역(DA2)은 제1 서브 영역(AR1) 및 제2 서브 영역(AR2)을 포함할 수 있다. 제1 서브 영역(AR1)은 도 5의 서브 영역들(AR1) 중 하나와 실질적으로 동일할 수 있다. 도 6a 내지 도 6g에서는 구분의 편의를 위해, 제1 서브 영역(AR1) 주변에 원을 표시하였다.
제1 서브 영역(AR1)의 제1 반사율은 제2 서브 영역(AR2)의 제2 반사율보다 높을 수 있다. 즉, 제2 서브 영역(AR2)에 의해 제2 표시 영역(DA2)의 반사율은 감소될 수 있다.
제1 서브 영역(AR1)에는 적어도 하나의 화소가 배치되고, 제2 서브 영역(AR2)에는 적어도 하나의 결여 화소가 배치될 수 있다. 상기 결여 화소는 상기 화소를 구성하는 구성 중 일부가 생략된 화소일 수 있다. 상기 결여 화소는 광을 제공하지 못할 수 있다. 즉, 제2 서브 영역(AR2)은 화소를 포함하지 않는 영역일 수 있다. 상기 화소가 영상을 제공할 때, 상기 결여 화소는 영상을 제공하지 못할 수 있다. 제2 서브 영역(AR2)은 저반사 영역, 투과 영역, 비표시 영역, 비발광 영역, 또는 반투과 영역 등으로 지칭될 수 있다. 제2 표시 영역(DA2)은 영상을 제공하지 못하는 제2 서브 영역(AR2)을 포함하기 때문에 제1 표시 영역(DA1)에 비해 해상도가 낮을 수 있다.
제1 서브 영역(AR1)의 복수의 제1 서브 영역들(AR1, 이하 제1 서브 영역들) 중 하나이고, 제2 서브 영역(AR2)은 복수의 제2 서브 영역들(AR2, 이하 제2 서브 영역들) 중 하나일 수 있다. 제1 서브 영역들(AR1)과 제2 서브 영역들(AR2)은 소정의 규칙을 가지고 배열될 수 있다.
도 6a 내지 도 6g에서는 제1 서브 영역들(AR1)과 제2 서브 영역들(AR2)의 배열 관계를 예시적으로 도시하였다. 하지만, 본 발명이 이에 제한되는 것은 아니다. 제2 표시 영역(DA2)이 제1 서브 영역들(AR1)과 제2 서브 영역들(AR2)을 모두 포함하는 구조라면 다양하게 변형될 수 있을 것이다.
도 6a를 참조하면, 제1 서브 영역들(AR1) 및 제2 서브 영역들(AR2)은 제1 방향(DR1) 및 제2 방향(DR2)으로 교대로 번갈아 배열될 수 있다. 예를 들어, 하나의 제1 서브 영역(AR1)과 하나의 제2 서브 영역(AR2)이 번갈아 배열될 수 있다.
도 6b는 도 6a와 비교하였을 때, 동일한 면적 내에서 제2 서브 영역들(AR2)의 수가 더 많기 때문에, 도 6a보다 반사율이 더 낮을 수 있다.
도 6b를 참조하면, 제1 서브 영역들(AR1) 각각은 제2 서브 영역들(AR2)에 의해 에워싸일 수 있다. 예를 들어, 제1 행과 제2 행이 제2 방향(DR2)을 따라 번갈아 가며 배열될 수 있다. 상기 제1 행은 하나의 제1 서브 영역(AR1)과 하나의 제2 서브 영역(AR2)이 제1 방향(DR1)을 따라 배열된 행일 수 있다. 상기 제2 행은 제2 서브 영역들(AR2)이 제1 방향(DR1)을 따라 배열된 행일 수 있다.
도 6c를 참조하면, 제1 서브 영역들(AR1) 각각은 제2 서브 영역들(AR2)에 의해 에워싸일 수 있다. 예를 들어, 제1 열, 제2 열, 제3 열, 및 제2 열이 제1 방향(DR1)을 따라 번갈아 가며 배열될 수 있다. 상기 제1 열은 하나의 제1 서브 영역(AR1)과 하나의 제2 서브 영역(AR2)이 제2 방향(DR2)을 따라 배열된 열일 수 있다. 상기 제2 열은 제2 서브 영역들(AR2)이 제2 방향(DR2)을 따라 배열된 열일 수 있다. 상기 제3 열은 하나의 제1 서브 영역(AR1)과 하나의 제2 서브 영역(AR2)이 제2 방향(DR2)을 따라 교대로 배열된 열일 수 있다. 상기 제1 열의 짝수 번째 행이 제2 서브 영역(AR2)인 경우, 상기 제3 열의 짝수 번째 행은 제1 서브 영역(AR1)일 수 있다.
도 6d를 참조하면, 제1 열 및 제2 열이 제1 방향(DR1)을 따라 번갈아 가며 배열될 수 있다. 상기 제1 열은 제1 서브 영역들(AR1)이 제2 방향(DR2)을 따라 배열된 열일 수 있다. 상기 제2 열은 제2 서브 영역들(AR2)이 제2 방향(DR2)을 따라 배열된 열일 수 있다.
도 6e를 참조하면, 제1 열, 제2 열, 및 제3 열이 제1 방향(DR1)을 따라 번갈아 가며 배열될 수 있다. 상기 제1 열 및 상기 제2 열 각각은 하나의 제1 서브 영역(AR1)과 하나의 제2 서브 영역(AR2)이 제2 방향(DR2)을 따라 배열된 열일 수 있다. 상기 제3 열은 제2 서브 영역들(AR2)이 제2 방향(DR2)을 따라 배열된 열일 수 있다. 상기 제1 열의 짝수 번째 행이 제2 서브 영역(AR2)인 경우, 상기 제2 열의 짝수 번째 행은 제1 서브 영역(AR1)일 수 있다.
도 6f를 참조하면, 2 개의 제1 행들과 제2 행이 제2 방향(DR2)을 따라 번갈아 가며 배열될 수 있다. 상기 제1 행들 각각은 하나의 제1 서브 영역(AR1)과 하나의 제2 서브 영역(AR2)이 제1 방향(DR1)을 따라 배열된 행일 수 있다. 상기 제2 행은 제2 서브 영역들(AR2)이 제1 방향(DR1)을 따라 배열된 행일 수 있다.
도 6g를 참조하면, 2 개의 제1 열들과 제2 열이 제1 방향(DR1)을 따라 번갈아 가며 배열될 수 있다. 상기 제1 열들 각각은 하나의 제1 서브 영역(AR1)과 하나의 제2 서브 영역(AR2)이 제2 방향(DR2)을 따라 배열된 열일 수 있다. 상기 제2 열은 제2 서브 영역들(AR2)이 제2 방향(DR2)을 따라 배열된 열일 수 있다.
도 7a 내지 도 7f는 도 5의 일부 영역을 확대하여 도시한 평면도이다.
도 7a 내지 도 7g는 제1 서브 영역(AR1) 내에 배치된 화소 영역들을 도시한 평면도들이다. 제1 서브 영역(AR1)은 적어도 하나의 화소가 배치될 수 있다. 상기 화소에는 화소 영역이 정의될 수 있다. 상기 화소 영역은 소정의 광을 제공하는 영역으로, 후술할 화소 정의막(PDL, 도 8 참조)에 의해 정의된 영역일 수 있다.
도 7a를 참조하면, 제1 서브 영역(AR1)은 제1 화소 영역(PXA1), 제2 화소 영역(PXA2), 및 제3 화소 영역(PXA3)을 포함할 수 있다.
복수 개의 화소들(PX, 도 4a 참조)은 레드광을 생성하는 레드 화소, 그린광을 생성하는 그린 화소, 및 블루광을 생성하는 블루 화소를 포함할 수 있다. 본 실시예에서 제1 화소 영역(PXA1)은 레드 화소, 제2 화소 영역(PXA2)은 그린 화소, 및 제3 화소 영역(PXA3)은 블루 화소에 대응할 수 있다.
제1 화소 영역(PXA1), 제2 화소 영역(PXA2), 및 제3 화소 영역(PXA3)은 소정의 방향을 일렬로 배열될 수 있다. 제1 화소 영역(PXA1), 제2 화소 영역(PXA2), 및 제3 화소 영역(PXA3)의 면적은 서로 동일할 수도 있으며, 서로 상이할 수도 있다.
도 7b를 참조하면, 제1 서브 영역(AR1)은 제1 화소 영역(PXA1), 제2 화소 영역(PXA2), 및 제3 화소 영역(PXA3)을 포함할 수 있다. 제1 화소 영역(PXA1), 제2 화소 영역(PXA2), 및 제3 화소 영역(PXA3) 각각은 직사각 형상을 가질 수 있다. 제1 화소 영역(PXA1) 및 제2 화소 영역(PXA2)은 가로 방향으로 길게 정의되고, 제3 화소 영역(PXA3)은 세로 방향으로 길게 정의될 수 있다.
도 7a 및 도 7b 각각에서는 하나의 제1 서브 영역(AR1)이 3 개의 화소 영역들을 포함한 것을 예로 들어 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 하나의 제1 서브 영역(AR1)은 하나의 화소 영역, 두 개의 화소 영역들, 또는 4 개 이상의 화소 영역들을 포함할 수도 있다.
도 7c를 참조하면, 제1 서브 영역(AR1)은 제1 화소 영역(PXA1p), 제2 화소 영역(PXA2p), 및 제3 화소 영역(PXA3p)을 포함할 수 있다. 제1 화소 영역(PXA1p), 제2 화소 영역(PXA2p), 및 제3 화소 영역(PXA3p) 각각은 마름모 형상을 가질 수 있다. 제1 화소 영역(PXA1p), 제2 화소 영역(PXA2p), 및 제3 화소 영역(PXA3p)은 서로 다른 면적을 가질 수 있다. 제1 화소 영역(PXA1p)은 제1 면적을 갖고, 제2 화소 영역(PXA2p)은 제2 면적을 갖고, 및 제3 화소 영역(PXA3p)은 제3 면적을 가질 수 있다. 상기 제1 면적은 상기 제1 면적보다 크고, 상기 제3 면적은 상기 제2 면적보다 클 수 있다. 도 7c와 같은 배열 형태는 펜타일 형태로 지칭될 수 있다.
도 7d를 참조하면, 제1 서브 영역(AR1)은 도 7c와 비교하였을 때 제3 화소 영역(PXA3p)을 하나 더 포함할 수 있다.
도 7e를 참조하면, 제1 서브 영역(AR1)은 제3 화소 영역(PXA3p)을 포함하지 않을 수 있다.
도 7f를 참조하면, 제1 서브 영역(AR1)은 제1 화소 영역(PXA1p)을 포함하지 않을 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다. 도 8은 표시 패널(DP, 도 4a 참조)의 하나의 화소가 배치된 영역을 절단한 단면도이다. 도 8에 도시된 영역은 제1 서브 영역(AR1)일 수 있다. 제1 서브 영역(AR1)은 제1 표시 영역(DA1)에 포함된 영역일 수도 있고, 제2 표시 영역(DA2)에 포함된 영역일 수도 있다.
도 4a 및 도 8을 참조하면, 화소들(PX) 각각은 발광 소자(OLED) 및 화소 회로를 포함할 수 있다. 화소 회로는 복수의 트랜지스터들(TR), 신호 라인들(GL, DL, PL, ECL), 및 커패시터를 포함할 수 있다. 도 8에서는 하나의 트랜지스터(TR)에 대해서만 도시되었다. 화소들(PX) 각각에는 화소 영역이 정의될 수 있고, 도 8 에서는 하나의 화소 영역(PXA1p)이 도시되었다. 제1 서브 영역(AR1)은 화소 영역(PXA1p) 및 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 화소 영역(PXA1p)을 에워쌀 수 있다.
표시 패널(DP)은 베이스층(BL), 회로층(ML), 발광 소자층(EL), 및 봉지층(TFE)을 포함할 수 있다. 회로층(ML)은 트랜지스터(TR) 및 복수의 절연층들(BFL, L1, L2, L3, L4)을 포함할 수 있다.
베이스층(BL) 위에는 절연층(BFL)이 배치되고, 절연층(BFL) 위에는 트랜지스터(TR)가 배치될 수 있다. 트랜지스터(TR)는 반도체층(ACL), 제어 전극(GED), 제1 전극(ED1) 및 제2 전극(ED2)을 포함할 수 있다.
반도체층(ACL)은 절연층(BFL) 위에 배치될 수 있다. 절연층(BFL)은 반도체층(ACL)에 개질된 표면을 제공하는 버퍼층일 수 있다. 이 경우, 반도체층(ACL)은 베이스층(BL)보다 절연층(BFL)에 대해 높은 접착력을 가질 수 있다. 또한, 절연층(BFL)은 반도체층(ACL)의 하면을 보호하는 배리어층일 수 있다. 이 경우, 절연층(BFL)은 베이스층(BL) 자체 또는 베이스층(BL)을 통해 유입되는 오염이나 습기 등이 반도체층(ACL)으로 침투되는 것을 차단할 수 있다. 또는, 절연층(BFL)은 베이스층(BL)을 통해 입사되는 외부 광이 반도체층(ACL)으로 입사되는 것을 차단하는 광 차단층일 수 있다. 이 경우, 절연층(BFL)은 차광 물질을 더 포함할 수 있다.
반도체층(ACL)은 폴리 실리콘 또는 아몰포스 실리콘을 포함할 수 있다. 그밖에 반도체층(ACL)은 금속 산화물 반도체를 포함할 수 있다. 반도체층(ACL)은 전자 또는 정공이 이동할 수 있는 통로역할을 하는 채널영역, 채널영역을 사이에 두고 배치된 제1 이온도핑영역 및 제2 이온도핑영역을 포함할 수 있다.
제1 절연층(L1)은 절연층(BFL) 위에 배치되며, 반도체층(ACL)을 커버할 수 있다. 제1 절연층(L1)은 무기 물질을 포함할 수 있다. 상기 무기 물질은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
제1 절연층(L1) 위에는 제어 전극(GED)이 배치될 수 있다. 제2 절연층(L2)은 제1 절연층(L1) 위에 배치되며, 제어 전극(GED)을 커버할 수 있다. 제2 절연층(L2)은 무기 물질을 포함할 수 있다.
제2 절연층(L2) 위에는 제3 절연층(L3)이 배치될 수 있다. 제3 절연층(L3) 위에는 제1 전극(ED1) 및 제2 전극(ED2)이 배치될 수 있다. 제1 전극(ED1) 및 제2 전극(ED2)은 제1 절연층(L1), 제2 절연층(L2) 및 제3 절연층(L3)을 관통하는 관통홀들을 통해 반도체층(ACL)과 연결될 수 있다.
제4 절연층(L4)은 제3 절연층(L3) 위에 배치되며, 제1 전극(ED1) 및 제2 전극(ED2)를 커버할 수 있다. 제4 절연층(L4)은 단일층 또는 복수의 층으로 구성될 수 있다. 예를 들어, 상기 단일층은 유기층을 포함할 수 있다. 상기 복수의 층은 유기층 및 무기층이 적층되어 제공될 수 있다. 제4 절연층(L4)은 상부에 평탄면을 제공하는 평탄화층일 수 있다.
제4 절연층(L4) 위에는 발광 소자층(EL) 및 화소 정의막(PDL)이 배치될 수 있다.
발광 소자층(EL)은 발광 소자(OLED) 및 화소 정의막(PDL)을 포함할 수 있다. 발광 소자(OLED)는 제1 전극(E1), 발광층(EM), 및 제2 전극(E2)을 포함할 수 있다. 제1 전극(E1)은 제4 절연층(L4) 위에 배치되고, 제4 절연층(L4)에 정의된 관통홀을 통해 제2 전극(ED2)에 전기적으로 연결될 수 있다. 발광 소자층(EL)은 도 4a에서 설명된 발광 소자(OLED)에 대응될 수 있다.
화소 정의막(PDL)은 회로층(ML) 위에 배치되어 화소 영역(PXA1p)을 정의할 수 있다. 화소 정의막(PDL)은 제1 전극(E1)의 적어도 일부를 커버하며 제4 절연층(L4) 위에 배치될 수 있다. 제1 전극(E1)의 일부분은 화소 정의막(PDL)에 의해 커버되지 않을 수 있고, 상기 일부분은 화소 영역(PXA1p)에 대응될 수 있다.
발광층(EM)은 제1 전극(E1) 및 제2 전극(E2) 사이에 배치될 수 있다. 발광층(EM)은 단일 물질로 이루어진 단일층 구조, 복수의 서로 다른 물질로 이루어진 단일층 구조, 또는 복수의 서로 다른 물질로 이루어진 복수의 층으로 구성된 다층 구조를 가질 수 있다.
발광층(EM)은 유기물을 포함할 수 있다. 유기물은 통상적으로 사용하는 물질이라면 특별히 한정되지 않는다. 예를 들어, 발광층(EM)은 적색, 녹색, 또는 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다.
제2 전극(E2)은 발광층(EM) 및 화소 정의막(PDL) 위에 배치될 수 있다. 제2 전극(E2)은 제2 전원을 수신할 수 있다.
제2 전극(E2) 위에는 봉지층(TFE)이 배치된다. 봉지층(TFE)은 제2 전극(E2)을 직접 커버할 수 있다. 본 발명의 다른 실시예에서는, 봉지층(TFE)과 제2 전극(E2) 사이에 제2 전극(E2)을 커버하는 캡핑층이 더 배치될 수 있다. 이 경우, 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다. 캡핑층은 유기물을 포함할 수 있다. 캡핑층은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(E2)을 보호하고, 발광 소자층(EL)의 출광효율을 향상시킬 수 있다.
봉지층(TFE)은 유기층 및 무기층을 포함할 수 있으며, 무기층은 수분 및 산소로부터 발광 소자(OLED)를 보호할 수 있고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자(OLED)를 보호할 수 있다.
도 9는 도 6a의 일부 영역을 확대하여 도시한 평면도이다.
도 9는 제2 서브 영역(AR2)의 결여 화소 영역을 도시한 평면도이다. 결여 화소는 영상을 제공하지 않는 영역이다. 설명의 편의를 위해, 화소 영역과 대응하는 결여 화소 영역을 점선으로 도시하였다.
예를 들어, 제2 서브 영역(AR2)은 제1 결여 화소 영역(IPXA1p) 및 제2 결여 화소 영역(IPXA2p)을 포함할 수 있다. 이는 도 7e에 도시된 제1 서브 영역(AR1)의 제1 화소 영역(PXA1p) 및 제2 화소 영역(PXA2p)에 대응될 수 있다.
도 5를 참조하면, 제1 표시 영역(DR1)은 복수의 제1 서브 영역들(AR1)을 포함한다. 하나의 제1 서브 영역(AR1)은 도 7f와 같이 제2 화소 영역(PXA2p) 및 제3 화소 영역(PXA3p)을 포함할 수 있다. 상기 하나의 제1 서브 영역(AR1)과 제1 방향(DR1)으로 인접한 다른 하나의 제1 서브 영역(AR1)은 도 7e와 같이 제1 화소 영역(PXA1p) 및 제2 화소 영역(PXA2p)을 포함할 수 있다.
제2 표시 영역(DR2, 도 4a 참조)은 제1 서브 영역(AR1)과 제2 서브 영역(AR2)을 포함할 수 있다. 제2 서브 영역(AR2)은 결여 화소를 포함하는 영역, 즉, 화소를 포함하지 않는 영역일 수 있다. 즉, 제2 서브 영역(AR2)은 도 7e의 제1 화소 영역(PXA1p) 및 제2 화소 영역(PXA2p)이 결여 화소 영역들로 변경된 영역일 수 있다.
도 10a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다. 도 10b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다. 도 10c는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 10a에 도시된 영역은 제2 서브 영역(AR2)일 수 있다. 제2 서브 영역(AR2)은 제2 표시 영역(DA2, 도 4a 참조)에 포함된 영역일 수 있다.
도 8 및 도 10a를 참조하면, 제2 서브 영역(AR2)에는 결여 화소가 배치될 수 있다. 결여 화소는 화소에서 제1 전극(E1), 발광층(EM), 제2 전극(E2), 및 트랜지스터(TR) 중 적어도 하나가 생략된 화소일 수 있다.
도 10a에서는 도 8의 화소 영역(PXA1p)과 대응하는 결여 화소 영역(IPXA1p)을 표시하였다. 또한, 트랜지스터(TR)가 생략된 제1 영역(CPA1), 제1 전극(E1)이 생략된 제2 영역(CPA2), 및 제2 전극(E2)이 생략된 제3 영역(CPA3)이 도시되었다.
도 10a의 결여 화소는 제1 전극(E1), 발광층(EM), 제2 전극(E2), 및 트랜지스터(TR)가 모두 생략된 화소일 수 있다. 평면 상에서 보았을 때, 결여 화소는 화소에 비해 금속층이 생략된 구조를 가질 수 있다. 따라서, 결여 화소의 반사율은 화소의 반사율보다 낮을 수 있다. 또한, 결여 화소의 투과율은 화소의 투과율보다 높을 수 있다.
도 10b를 참조하면, 제2 서브 영역(AR2)의 평면도를 도시하였다. 제2 서브 영역(AR2)에는 제1 전극(E1), 발광층(EM), 제2 전극(E2), 및 트랜지스터(TR)가 모두 제거될 수 있다. 하지만, 제2 서브 영역(AR2) 주변에 제1 서브 영역(AR1)이 배치되기 때문에, 제1 서브 영역(AR1)으로 신호를 전달할 라인들은 제2 서브 영역(AR2)에 배치될 수 있다. 예를 들어, 제2 서브 영역(AR2)에 신호 라인들은 배치될 수 있다. 도 10b에서는 신호 라인들 중 스캔 라인(GL) 및 데이터 라인(DL)에 대해서만 예시적으로 도시하였다.
도 10c를 참조하면, 제1 서브 영역들(AR1), 제2 서브 영역들(AR2), 및 제2 전극(E2)이 도시되었다. 제2 전극(E2)은 액티브 영역(AA, 도 4a 참조) 전체에 배치될 수 있다. 제2 전극(E2)에는 공통 전압이 제공될 수 있다.
제2 전극(E2)의 제2 서브 영역들(AR2)과 중첩하는 영역들에는 개구부들(E2-H)이 제공될 수 있다. 개구부들(E2-H)은 제2 전극(E2)의 일부분이 제거되어 정의될 수 있다.
제2 전극(E2)에 개구부들(E2-H)을 형성하는 공정은 다양한 공정이 이용될 수 있다. 예를 들어, 스탬핑 공정을 이용하여 개구부들(E2-H)을 형성하거나, 레이저 드릴링 공정을 이용하여 개구부들(E2-H)을 형성할 수 있다. 또한, 복수의 마스크 공정을 이용하여 개구부들(E2-H)을 포함하는 제2 전극(E2)을 형성할 수도 있다. 개구부들(E2-H)을 형성하는 공정은 상기 예로 제시된 공정 외에 다양한 공정들이 이용될 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 8 및 도 11을 참조하면, 제2 서브 영역(AR2)에는 결여 화소가 배치될 수 있다. 도 11은 도 8의 화소 영역(PXA1p)과 대응하는 결여 화소 영역(IPXA1p)이 표시되었다. 또한, 트랜지스터(TR)가 생략된 제1 영역(CPA1-1), 및 제1 전극(E1)이 생략된 제2 영역(CPA2-1)이 도시되었다. 도 11에 도시된 결여 화소는 발광층(EM) 및 제2 전극(E2)을 포함할 수 있다. 하지만, 결여 화소는 화소가 발광되기 위한 필수 구성들 중 일부 구성이 생략되었기 때문에, 광을 제공하지 않을 수 있다. 또한, 제1 전극(E1)이 생략되어 투과율이 향상되고, 반사율이 감소될 수 있다.
도 12a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다. 도 12b는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 12a 및 도 12b를 설명함에 있어서, 도 11에 차이가 있는 부분에 대하여 중점적으로 설명한다. 제2 전극은 제1 전극부(E2) 및 제2 전극부(E2-T)를 포함할 수 있다. 제1 전극부(E2)는 제1 두께를 갖고, 제2 전극부(E2-T)는 제2 두께를 가질 수 있다. 상기 제1 두께는 상기 제2 두께보다 두꺼울 수 있다.
제1 전극부(E2)는 제1 표시 영역(DA1, 도 4a 참조)에 배치되고, 제2 전극부(E2-T)는 제2 표시 영역(DA2)에 배치될 수 있다.
본 발명의 일 실시예에서, 제2 전극부(E2-T)는 제2 표시 영역(DA2) 전체에 배치될 수 있다. 본 발명의 일 실시예에서, 제2 전극부(E2-T)는 제2 표시 영역(DA2)의 제2 서브 영역(AR2)에만 배치될 수도 있다.
제1 전극부(E2)는 복수의 금속층들을 포함할 수 있고, 제2 전극부(E2-T)는 제1 전극부(E2)보다 적은 수의 금속층을 포함할 수도 있다. 예를 들어, 제1 전극부(E2)는 두 개의 금속층들을 포함하고, 제2 전극부(E2-T)는 하나의 금속층을 포함할 수도 있다.
본 발명의 일 실시예에서, 제1 전극부(E2) 및 제2 전극부(E2-T) 각각은 모두 단일 금속층을 포함할 수 있고, 제1 전극부(E2)의 두께와 제2 전극부(E2-T)의 두께가 상이할 수도 있다.
도 13은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 8 및 도 13을 참조하면, 제2 서브 영역(AR2)에는 결여 화소가 배치될 수 있다. 도 13은 도 8의 화소 영역(PXA1p)과 대응하는 결여 화소 영역(IPXA1p)이 표시되었다. 또한, 트랜지스터(TR)가 생략된 제1 영역(CPA1-2), 및 제2 전극(E2)이 생략된 제3 영역(CPA3-2)이 도시되었다. 도 13에 도시된 결여 화소는 발광층(EM) 및 제1 전극(E1)을 포함할 수 있다. 하지만, 결여 화소는 화소가 발광되기 위한 필수 구성들 중 일부 구성이 생략되었기 때문에, 광을 제공하지 않을 수 있다. 또한, 제2 전극(E2)이 생략되어 투과율이 향상되고, 반사율이 감소될 수 있다.
도 14는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 8 및 도 14를 참조하면, 제2 서브 영역(AR2)에는 결여 화소가 배치될 수 있다. 도 14에는 도 8의 화소 영역(PXA1p)과 대응하는 결여 화소 영역(IPXA1p)이 표시되었다. 또한, 제1 전극(E1)이 생략된 제2 영역(CPA2-3)이 도시되었다. 도 14에 도시된 결여 화소는 트랜지스터(TR), 발광층(EM) 및 제2 전극(E2)을 포함할 수 있다. 하지만, 결여 화소는 화소가 발광되기 위한 필수 구성들 중 일부 구성이 생략되었기 때문에, 광을 제공하지 않을 수 있다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 8 및 도 15를 참조하면, 제2 서브 영역(AR2)에는 결여 화소가 배치될 수 있다. 도 15에는 도 8의 화소 영역(PXA1p)과 대응하는 결여 화소 영역(IPXA1p)이 표시되었다. 또한, 제1 전극(E1)이 생략된 제2 영역(CPA2-4) 및 제2 전극(E2)이 생략된 제3 영역(CPA3-4)이 도시되었다. 도 15에 도시된 결여 화소는 트랜지스터(TR)를 포함할 수 있다. 하지만, 결여 화소는 화소가 발광되기 위한 필수 구성들 중 일부 구성이 생략되었기 때문에, 광을 제공하지 않을 수 있다.
도 16은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 8 및 도 16을 참조하면, 제2 서브 영역(AR2)에는 결여 화소가 배치될 수 있다. 도 16에는 도 8의 화소 영역(PXA1p)과 대응하는 결여 화소 영역(IPXA1p)이 표시되었다. 또한, 제2 전극(E2)이 생략된 제3 영역(CPA3-5)이 도시되었다. 도 16에 도시된 결여 화소는 트랜지스터(TR), 발광층(EM) 및 제1 전극(E1)을 포함할 수 있다. 하지만, 결여 화소는 화소가 발광되기 위한 필수 구성들 중 일부 구성이 생략되었기 때문에, 광을 제공하지 않을 수 있다.
도 17a는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다. 도 17b는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 17a를 참조하면, 반사 방지 패널(RPP-1)는 제1 영역(RA1-1) 및 제2 영역(RA2-1)을 포함할 수 있다. 제1 영역(RA1-1)은 제1 투과율을 갖고, 제2 영역(RA2-1)은 상기 제1 투과율보다 높은 제2 투과율을 가질 수 있다. 본 발명의 실시예에 따르면, 전자 모듈(SS, 도 1b 참조)과 중첩하는 영역의 투과율이 향상됨에 따라, 전자 모듈(SS)의 센싱 감도가 보다 향상될 수 있다.
제2 영역(RA2-1)의 투과율을 향상시키기 위해, 반사 방지 패널(RPP-1)의 제2 영역(RA2-1)에는 다양한 처리가 적용될 수 있다. 예를 들어, 방사 방지 패널(RPP-1)의 제2 영역(RA2-1)은 탈색되거나, 제거될 수 있다.
제2 영역(RA2-1)은 반사 방지 패널(RPP-1)의 엣지 영역에 인접하여 정의될 수 있다. 예를 들어, 반사 방지 패널(RPP-1)은 꼭지점들 각각에 곡률을 갖는 사각형상을 가질 수 있다. 제2 영역(RA2-1)은 곡률을 갖는 변 중 적어도 하나를 포함할 수 있다.
제1 영역(RA1-1)은 제2 영역(RA2-1)을 둘러쌀 수 있다. 제1 영역(RA1-1)과 제2 영역(RA2-1)의 경계는 적어도 하나 이상의 변을 포함할 수 있다. 도 17a에서는 상기 경계가 두 개의 변을 포함하는 것을 예시적으로 도시하였다.
도 17b를 참조하면, 표시 패널(DP-1)에는 제1 표시 영역(DA1-1) 및 제2 표시 영역(DA2-1)이 정의될 수 있다. 제1 표시 영역(DA1-1)은 평면 상에서 제1 영역(RA1-1)과 중첩하는 영역이고, 제2 표시 영역(DA2-1)은 평면 상에서 제2 영역(RA2-1)과 중첩하는 영역일 수 있다.
제1 표시 영역(DA1-1)의 해상도보다 제2 표시 영역(DA2-1)의 해상도는 더 낮을 수 있다. 또한, 제1 표시 영역(DA1-1)의 반사율보다 제2 표시 영역(DA2-1)의 반사율은 더 낮을 수 있다.
제2 영역(RA2-1)의 외광 반사 방지 성능은 제1 영역(RA1-1)의 외광 반사 방지 성능보다 다소 감소될 수 있다. 하지만, 본 발명의 실시예에 따르면, 제2 영역(RA2-1)에서 외광 반사 방지 성능이 감소되더라도, 제2 표시 영역(DA2-1)의 반사율을 감소시켜 이를 보완할 수 있다. 표시 패널(DP-1)의 제1 표시 영역(DA1-1)과 표시 패널(DP-1)의 제2 표시 영역(DA2-1)에서 해상도 및/또는 반사율을 조절하여 상기 외광 반사 방지 성능을 보완할 수 있다.
도 18a는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다. 도 18b는 본 발명의 일 실시예에 따른 반사 방지 패널의 평면도이다.
도 18a를 참조하면, 반사 방지 패널(RPP-2)는 제1 영역(RA1-2) 및 제2 영역(RA2-2)을 포함할 수 있다. 제1 영역(RA1-2)은 제1 투과율을 갖고, 제2 영역(RA2-2)은 상기 제1 투과율보다 높은 제2 투과율을 가질 수 있다. 본 발명의 실시예에 따르면, 전자 모듈(SS, 도 1b 참조)과 중첩하는 영역의 투과율이 향상됨에 따라, 전자 모듈(SS)의 센싱 감도가 보다 향상될 수 있다.
제2 영역(RA2-2)은 반사 방지 패널(RPP-2)의 엣지 영역에 인접하여 정의될 수 있다. 예를 들어, 반사 방지 패널(RPP-2)은 꼭지점들 각각에 곡률을 갖는 사각형상을 가질 수 있다. 제2 영역(RA2-2)은 곡률을 갖는 변 중 두 개의 변들을 포함할 수 있다.
도 18b를 참조하면, 표시 패널(DP-2)에는 제1 표시 영역(DA1-2) 및 제2 표시 영역(DA2-2)이 정의될 수 있다. 제1 표시 영역(DA1-2)은 평면 상에서 제1 영역(RA1-2)과 중첩하는 영역이고, 제2 표시 영역(DA2-2)은 평면 상에서 제2 영역(RA2-2)과 중첩하는 영역일 수 있다.
제1 표시 영역(DA1-2)의 해상도보다 제2 표시 영역(DA2-2)의 해상도는 더 낮을 수 있다. 또한, 제1 표시 영역(DA1-2)의 반사율보다 제2 표시 영역(DA2-2)의 반사율은 더 낮을 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 표시 장치 WP: 윈도우
RPP: 반사 방지 패널 DM: 표시 모듈
SS: 전자 모듈

Claims (20)

  1. 윈도우;
    상기 윈도우 아래에 배치되며 제1 투과율을 갖는 제1 영역 및 상기 제1 과율보다 높은 제2 투과율을 갖는 제2 영역이 정의된 반사 방지 부재; 및
    상기 반사 방지 부재 아래에 배치되며, 제1 해상도를 갖는 제1 표시 영역 및 상기 제1 해상도보다 낮은 제2 해상도를 갖는 제2 표시 영역이 정의된 표시 패널을 포함하고, 평면 상에서 상기 제2 영역과 상기 제2 표시 영역은 서로 중첩하는 표시 장치.
  2. 제1 항에 있어서,
    상기 표시 패널의 상기 제2 표시 영역 아래에 배치된 전자 모듈을 더 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 반사 방지 부재는 편광자인 표시 장치.
  4. 제3 항에 있어서,
    상기 반사 방지 부재의 상기 제2 영역은 탈색된 표시 장치.
  5. 제1 항에 있어서,
    상기 반사 방지 부재의 상기 제2 영역에는 홀이 정의된 표시 장치.
  6. 제1 항에 있어서,
    상기 제2 표시 영역은 제1 서브 영역 및 제2 서브 영역을 포함하고, 상기 제1 서브 영역의 제1 반사율은 상기 제2 서브 영역의 제2 반사율보다 높은 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 서브 영역에는 적어도 하나의 화소가 배치되고, 상기 화소는 발광 소자 및 상기 발광 소자와 전기적으로 연결된 화소 회로를 포함하고, 상기 발광 소자는 제1 전극, 발광층, 및 제2 전극을 포함하고, 상기 화소 회로는 신호 배선 및 트랜지스터를 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 서브 영역에는 상기 화소에서 상기 제1 전극, 상기 발광층, 상기 제2 전극, 및 상기 트랜지스터 중 적어도 하나가 생략된 적어도 하나의 결여 화소가 배치되는 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 전극에는 개구부가 정의되고, 상기 개구부는 상기 제2 서브 영역에 정의되는 표시 장치.
  10. 제7 항에 있어서,
    상기 제2 전극은 제1 두께를 갖는 제1 전극부 및 상기 제1 두께와 상이한 제2 두께를 갖는 제2 전극부를 포함하고, 상기 제1 전극부는 상기 제1 표시 영역 및 상기 제1 서브 영역에 배치되고, 상기 제2 전극부는 상기 제2 서브 영역에 배치되는 표시 장치.
  11. 제6 항에 있어서,
    상기 제1 서브 영역은 복수의 제1 서브 영역 중 하나이고, 상기 제2 서브 영역은 복수의 제2 서브 영역 중 하나이고, 상기 복수의 제1 서브 영역과 상기 복수의 제2 서브 영역은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 교대로 번갈아 배열되는 표시 장치.
  12. 제6 항에 있어서,
    상기 제2 서브 영역은 복수의 제2 서브 영역 중 하나이고, 상기 제1 서브 영역은 상기 복수의 제2 서브 영역에 에워싸인 표시 장치.
  13. 제6 항에 있어서,
    상기 제1 서브 영역은 적어도 하나의 화소 영역을 포함하는 표시 장치.
  14. 제1 항에 있어서,
    평면 상에서 상기 제2 영역은 상기 제1 영역에 의해 에워싸이고, 상기 제2 표시 영역은 상기 제1 영역에 의해 에워싸인 표시 장치.
  15. 제1 항에 있어서,
    상기 제2 영역은 상기 반사 방지 부재의 엣지 영역에 인접하여 정의되고, 상기 제2 영역과 상기 제1 영역의 경계는 적어도 하나 이상의 변을 포함하는 표시 장치.
  16. 윈도우;
    상기 윈도우 아래에 배치되며 투과율이 서로 상이한 제1 영역 및 제2 영역이 정의된 반사 방지 부재;
    상기 반사 방지 부재 아래에 배치되며, 반사율이 서로 상이한 제1 표시 영역 및 제2 표시 영역이 정의된 표시 패널; 및
    상기 표시 패널 아래에 배치된 전자 모듈을 포함하고, 상기 제2 영역, 상기 제2 표시 영역 및 상기 전자 모듈은 평면 상에서 중첩하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 영역의 제1 투과율은 상기 제2 영역의 제2 투과율보다 낮고, 상기 제1 표시 영역의 제1 반사율은 상기 제2 표시 영역의 제2 반사율보다 높은 표시 장치.
  18. 제16 항에 있어서,
    상기 반사 방지 부재는 편광자이고, 상기 제2 영역은 탈색되거나, 홀이 정의된 표시 장치.
  19. 제16 항에 있어서,
    상기 제2 표시 영역은 적어도 하나의 화소가 배치된 제1 서브 영역 및 적어도 하나의 결여 화소가 배치된 제2 서브 영역을 포함하고,
    상기 화소는 발광 소자 및 상기 발광 소자와 전기적으로 연결된 화소 회로를 포함하고, 상기 발광 소자는 제1 전극, 발광층, 및 제2 전극을 포함하고, 상기 화소 회로는 신호 배선 및 트랜지스터를 포함하고,
    상기 결여 화소는 상기 제1 전극, 상기 발광층, 상기 제2 전극, 및 상기 트랜지스터 중 적어도 하나가 생략된 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 전극에는 개구부가 정의되고, 상기 개구부는 상기 제2 서브 영역에 정의되는 표시 장치.
KR1020180164413A 2018-12-18 2018-12-18 표시 장치 KR20200075996A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180164413A KR20200075996A (ko) 2018-12-18 2018-12-18 표시 장치
CN201911307805.XA CN111341806B (zh) 2018-12-18 2019-12-18 显示装置
US16/718,921 US11611057B2 (en) 2018-12-18 2019-12-18 Display device
EP19217290.6A EP3671854B1 (en) 2018-12-18 2019-12-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180164413A KR20200075996A (ko) 2018-12-18 2018-12-18 표시 장치

Publications (1)

Publication Number Publication Date
KR20200075996A true KR20200075996A (ko) 2020-06-29

Family

ID=68944489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180164413A KR20200075996A (ko) 2018-12-18 2018-12-18 표시 장치

Country Status (4)

Country Link
US (1) US11611057B2 (ko)
EP (1) EP3671854B1 (ko)
KR (1) KR20200075996A (ko)
CN (1) CN111341806B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628101A (zh) 2015-10-26 2020-09-04 Oti照明公司 用于图案化表面上覆层的方法和包括图案化覆层的装置
WO2018198052A1 (en) 2017-04-26 2018-11-01 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11043636B2 (en) 2017-05-17 2021-06-22 Oti Lumionics Inc. Method for selectively depositing a conductive coating over a patterning coating and device including a conductive coating
US11751415B2 (en) 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
CN110767157B (zh) * 2019-01-31 2020-11-06 昆山国显光电有限公司 显示装置及其显示面板、oled阵列基板
JP7390739B2 (ja) 2019-03-07 2023-12-04 オーティーアイ ルミオニクス インコーポレーテッド 核生成抑制コーティングを形成するための材料およびそれを組み込んだデバイス
CN114072705A (zh) 2019-05-08 2022-02-18 Oti照明公司 用于形成成核抑制涂层的材料和结合所述成核抑制涂层的装置
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
JP7386556B2 (ja) 2019-06-26 2023-11-27 オーティーアイ ルミオニクス インコーポレーテッド 光回折特性に関連する用途を備えた光透過領域を含む光電子デバイス
CN110323259B (zh) * 2019-06-28 2022-04-15 云谷（固安）科技有限公司 像素结构、掩膜板及显示面板
CN210167360U (zh) * 2019-07-24 2020-03-20 昆山国显光电有限公司 阵列基板、显示面板以及显示装置
CN114342068A (zh) 2019-08-09 2022-04-12 Oti照明公司 包含辅助电极和分区的光电子装置
KR20210022818A (ko) * 2019-08-20 2021-03-04 삼성디스플레이 주식회사 표시 장치
CN110379356B (zh) * 2019-08-29 2022-04-22 武汉天马微电子有限公司 显示面板及显示装置
KR20210059091A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR102379744B1 (ko) 2019-12-20 2022-03-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
WO2021167991A1 (en) 2020-02-18 2021-08-26 Google Llc Reducing hole bezel region in displays
KR20210128554A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 패널 및 표시 장치
CA3240373A1 (en) 2020-12-07 2022-06-16 Michael HELANDER Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318204A (ja) * 2000-05-08 2001-11-16 Nippon Electric Glass Co Ltd 導電性反射防止膜及びそれが被覆形成された陰極線管用ガラスパネル
CN101473439B (zh) 2006-04-17 2013-03-27 全视技术有限公司 阵列成像系统及相关方法
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
US9384691B2 (en) 2012-10-19 2016-07-05 Universal Display Corporation Transparent display and illumination device
US9385172B2 (en) 2012-10-19 2016-07-05 Universal Display Corporation One-way transparent display
US9075199B2 (en) * 2012-10-30 2015-07-07 Apple Inc. Displays with polarizer layers for electronic devices
US9618669B2 (en) 2013-11-08 2017-04-11 Apple Inc. Electronic device display with polarizer windows
KR102304889B1 (ko) * 2015-02-11 2021-09-23 삼성전자주식회사 유기 발광 장치 및 그 제조 방법
KR20180050473A (ko) 2016-11-04 2018-05-15 삼성디스플레이 주식회사 표시 장치
CN116583153A (zh) * 2017-07-21 2023-08-11 京东方科技集团股份有限公司 一种电致发光显示面板、显示装置及其获取图像显示方法
KR102448031B1 (ko) * 2017-07-28 2022-09-28 삼성디스플레이 주식회사 센서 일체형 표시장치
CN110767105B (zh) * 2018-07-27 2021-01-22 京东方科技集团股份有限公司 一种显示模组及显示装置

Also Published As

Publication number Publication date
EP3671854B1 (en) 2022-11-23
US11611057B2 (en) 2023-03-21
US20200194730A1 (en) 2020-06-18
CN111341806A (zh) 2020-06-26
EP3671854A1 (en) 2020-06-24
CN111341806B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
KR20200075996A (ko) 표시 장치
KR102607379B1 (ko) 표시 장치 및 이의 제조 방법
EP3493265B1 (en) Display apparatus
KR20200101552A (ko) 표시장치
US11934599B2 (en) Display device
US12063806B2 (en) Display device and method for manufacturing the same
TW202022452A (zh) 顯示裝置及顯示裝置製造方法
US11735121B2 (en) Display apparatus
US11527740B2 (en) Display device comprising stack of insulating refractive layers
KR102666867B1 (ko) 표시장치
US20230074124A1 (en) Display device and electronic device including the same
JP2024526058A (ja) 表示パネル及びそれを含む電子機器
CN111129337A (zh) 显示装置
US11579473B2 (en) Display device having uniform reflectance
KR20210014244A (ko) 표시 장치
KR20200057853A (ko) 표시 장치
US11995265B2 (en) Display device having a sensing controller for controlling the driving of an input sensing layer
US20210126173A1 (en) Electronic apparatus
US12048187B2 (en) Display panel and electronic device
KR20200031004A (ko) 입력 감지 유닛 및 이를 포함하는 표시 장치
KR20230161320A (ko) 표시 장치
CN118159064A (zh) 显示面板
KR20220021055A (ko) 입력 감지 유닛 및 이를 포함하는 전자 장치
CN117080221A (zh) 显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal