KR20200074693A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20200074693A
KR20200074693A KR1020180163382A KR20180163382A KR20200074693A KR 20200074693 A KR20200074693 A KR 20200074693A KR 1020180163382 A KR1020180163382 A KR 1020180163382A KR 20180163382 A KR20180163382 A KR 20180163382A KR 20200074693 A KR20200074693 A KR 20200074693A
Authority
KR
South Korea
Prior art keywords
electronic device
layer
circuit board
printed circuit
cavity
Prior art date
Application number
KR1020180163382A
Other languages
English (en)
Inventor
고경환
조정현
황치원
강병국
김진현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180163382A priority Critical patent/KR20200074693A/ko
Priority to US16/664,229 priority patent/US10925161B2/en
Priority to CN201911107029.9A priority patent/CN111328194A/zh
Publication of KR20200074693A publication Critical patent/KR20200074693A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 캐비티가 형성된 절연재; 상기 캐비티 내에 위치하는 제1 전자소자; 및 상기 캐비티 내의 상기 제1 전자소자 상에 위치하는 제2 전자소자를 포함하고, 상기 제2 전자소자는 상기 제1 전자소자의 상면에 형성된 홈부에 삽입된다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
전자기기가 다양한 기능을 구현하기 위하여 전자기기가 관리하는 데이터 양은 커진다. 이에 따라, 전자기기에서 요구되는 전자부품은 다양해지고 많아지고 있다. 전자기기에 포함되는 전자부품의 수가 많아질수록 필요한 수동소자의 개수도 많아질 수 있다.
한국등록특허 제10-1018281호 (2011.03.04 공고)
본 발명의 일 측면에 따르면, 캐비티가 형성된 절연재; 상기 캐비티 내에 위치하는 제1 전자소자; 및 상기 캐비티 내의 상기 제1 전자소자 상에 위치하는 제2 전자소자를 포함하고, 상기 제2 전자소자는 상기 제1 전자소자의 상면에 형성된 홈부에 삽입된 인쇄회로기판이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판.
도 3은 본 발명의 또 다른 실시예에 따른 인쇄회로기판.
도 4는 본 발명의 또 다른 실시예에 따른 인쇄회로기판.
도 5는 본 발명의 또 다른 실시예에 따른 인쇄회로기판.
도 6은 본 발명의 또 다른 실시예에 따른 인쇄회로기판.
도 7은 본 발명의 또 다른 실시예에 따른 인쇄회로기판.
도 8은 본 발명의 또 다른 실시예에 따른 인쇄회로기판.
도 9는 제1 전자소자와 제2 전자소자의 배치를 나타낸 도면.
도 10은 제1 전자소자를 제조하는 방법을 나타낸 도면.
도 11은 본 발명의 도 1의 인쇄회로기판을 제조하는 방법을 나타낸 도면.
도 12는 본 발명의 도 8의 인쇄회로기판을 제조하는 방법을 나타낸 도면.
도 13 및 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판을 이용한 패키지를 나타낸 도면.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은 절연재(100), 제1 전자소자(200), 제2 전자소자(300)를 포함한다.
절연재(100)는 비전도성의 물질로 이루어지는 판상의 구조체이다. 절연재(100)는 수지를 포함하는 물질로 이루어질 수 있고, 절연재(100)에 포함되는 수지는 열경화성 수지, 열가소성 수지 등 다양하게 선택될 수 있다. 예를 들어, 절연재(100)를 이루는 수지로는 에폭시 수지, 폴리이미드(PI) 수지, BT 수지, 액정폴리머(LCP) 등이 선택될 수 있으나, 이에 제한되는 것은 아니다. 한편, 구체적인 절연재(100)로서 프리프레그(PPG)와 ABF 필름이 있다.
절연재(100)에는 섬유 보강재나 필러가 포함될 수 있다. 섬유 보강재는 유리섬유를 포함할 수 있고, 유리섬유는, 굵기에 따라서 구분되는 glass filament, glass fiber, glass fabric 중 적어도 하나일 수 있다. 프리프레그는 에폭시 수지가 유리섬유에 함침된 구조를 가질 수 있다. 한편, 필러는 무기필러 또는 유기필러일 수 있고, 무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
절연재(100)는 캐비티(110)를 구비한다. 즉, 절연재(100)에는 절연재(100)의 상면으로 개방된 캐비티(110)가 형성된다. 캐비티(110)는 절연재(100)의 상면으로는 개방되되, 측면으로는 개방되지 않을 수 있다. 또한, 캐비티(110)는 절연재(100)를 두께 방향으로 전체 관통하지 않고 일부 관통할 수 있다. 캐비티(110)는 직육면체 형상을 가질 수 있다.
제1 전자소자(200)는 캐비티(110) 내에 위치하고, 캐비티(110)의 저면에 접촉될 수 있다. 제1 전자소자(200)는 커패시터(capacitor)와 같은 수동소자일 수 있다. 이 경우, 제1 전자소자(200)는 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor, MLCC)일 수 있다.
제1 전자소자(200)는, 내부에 내부전극(도 10의 211)을 포함하는 유전체층(210), 유전체층(210) 상에 적층되는 절연층(220) 및 외부전극(230)을 포함할 수 있다. 제1 전자소자(200)의 상면에는 홈부(221)가 형성될 수 있다.
유전체층(210)은 세라믹 재질로 이루어질 수 있다. 유전체층(210)의 내부에는 전극이 형성되는데, 복수의 유전체 시트와 복수의 내부전극(211)이 교대로 반복 적층됨으로써 유전체층(210)이 형성될 수 있다. 유전체 시트는 세라믹 시트일 수 있다. 내부전극(211)은 니켈(Ni) 등의 금속을 포함하는 재질로 형성될 수 있다. 내부전극(211)은 니켈 페이스트가 도포된 후에 경화될 것일 수 있다. 내부전극(211)은 양전극과 음전극을 포함할 수 있다.
절연층(220)은 유전체층(210) 상에 적층되며, 에폭시 수지 등의 수지를 포함하는 재질로 형성될 수 있다. 절연층(220)의 두께는 유전체층(210) 두께보다 작다.
절연층(220)에는 홈부(221)가 형성될 수 있다. 도 1에 도시된 바와 같이, 홈부(221)는 절연층(220)의 중앙부에 형성될 수 있고, 홈부(221)에 의해 유전체층(210)의 상면이 노출될 수 있다.
외부전극(230)은 유전체층(210) 및 절연층(220)을 커버하도록 한 쌍으로 형성되며, 내부전극(211)과 전기적으로 연결된다. 내부전극(211)이 양전극과 음전극을 포함하는 경우, 한 쌍의 외부전극(230) 중 하나는 양전극의 내부전극(211)과 연결되고, 다른 하나는 음전극의 내부전극(211)과 연결될 수 있다. 외부전극(230)은 제1 전자소자(200)를 외부 구조물과 전기적으로 연결시킨다.
한 쌍의 외부전극(230)은 서로 이격된다. 한 쌍의 외부전극(230)은 제1 전자소자(200)의 양단에 각각 위치할 수 있는데, 외부전극(230)은 절연층(220)의 상면, 유전체층(210)의 측면, 유전체층(210)의 하면을 모두 커버할 수 있다.
절연층(220)의 홈부(221)의 폭은 한 쌍의 외부전극(230) 간 거리와 동일할 수 있고, 외부전극(230)은 홈부(221)를 커버하지 않을 수 있다.
도 10은 제1 전자소자(200)의 제조 방법을 나타낸 도면이다.
도 10(a)를 참조하면, 복수의 유전체 시트와 복수의 내부전극을 교대로 적층하여 유전체층(210)이 제공된다. 여기서, 유전체층(210)은 소결될 수 있다. 복수의 내부전극(211)은 서로 상하로 이격되게 배치된다. 복수의 내부전극(211) 중 일부는 유전체층(210) 일측면으로 노출되게 형성되어 양전극이 되고, 나머지는 유전체층(210) 타측면으로 노출되게 형성되어 음전극이 된다.
도 10(b)를 참조하면, 유전체층(210) 상에 절연층(220)이 형성된다.
도 10(c)를 참조하면, 절연층(220)에 홈부(221)가 형성된다. 절연층(220)의 홈부(221)는 레이저 가공, 포토리소그래피 공정 등을 통해 형성될 수 있다.
도 10(d)를 참조하면, 절연층(220)의 상면, 유전체층(210)의 측면, 유전체층(210)의 하면을 둘러싸는 한 쌍의 외부전극(230)이 형성된다. 한 쌍의 외부전극(230) 중 하나는 양전극과 접촉되고, 다른 하나는 음전극과 접촉된다. 한편, 외부전극(230)은 홈부(221)를 커버하지 않도록 형성된다.
제2 전자소자(300)는 캐비티(110) 내에 위치하고, 제1 전자소자(200)에 접촉될 수 있다. 특히, 제2 전자소자(300)는 제1 전자소자(200)의 상면에 형성된 홈부(221)에 삽입될 수 있다.
제2 전자소자(300)는 커패시터(capacitor)와 같은 수동소자일 수 있다. 이 경우, 제2 전자소자(300)는 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor, MLCC)일 수 있다. 제2 전자소자(300)는, 내부에 내부전극을 포함하는 유전체층(310)과 내부전극과 전기적으로 연결되도록 유전체층(310)의 표면에 형성되는 외부전극(320)을 포함할 수 있다.
홈부(221)가 제1 전자소자(200)의 절연층(220)에 형성되는 경우, 제2 전자소자(300)는 절연층(220)의 홈부(221) 내에 삽입될 수 있다. 이 경우, 제2 전자소자(300)의 하부는 절연층(220)으로 둘러싸일 수 있다. 제2 전자소자(300)의 두께는 홈부(221)의 두께 이상일 수 있다. 이 경우, 제2 전자소자(300)의 상면이 제1 전자소자(200) 상면보다 돌출되고, 캐비티(110) 상면보다 돌출되지 않을 수 있다. 제2 전자소자(300)의 상면은 캐비티(110)의 절연재(100)의 상면과 동일평면 상에 위치할 수 있다.
제2 전자소자(300)는 제1 전자소자(200)의 외부전극(230)과 접촉되지 않을 수 있다. 특히, 제2 전자소자(300)의 외부전극(230)은 제1 전자소자(200)의 외부전극(230)과는 이격되거나 절연된다.
제2 전자소자(300)의 크기는 제1 전자소자(200)의 크기보다 작을 수 있다. 구체적으로, 제2 전자소자(300)의 두께는 제1 전자소자(200)의 두께보다 작을 수 있다. 또한, 제2 전자소자(300)의 폭은 제1 전자소자(200)의 폭보다 작을 수 있다. 제2 전자소자(300)의 폭은 절연층(220) 홈부(221)의 폭보다 작을 수 있다.
제1 전자소자(200)의 홈부(221) 저면에는 접착부재(Ad)가 형성되어 제2 전자소자(300)와 접착될 수 있다. 도 1에 도시된 바와 같이, 절연층(220)의 홈부(221)로 제1 전자소자(200)의 유전체층(210)이 노출되는 경우, 접착부재(Ad)는 제1 전자소자(200)의 유전체층(210)의 상면에 형성될 수 있다. 접착부재(Ad)는 제2 전자소자(300) 하면의 면적에 대응하여 형성될 수 있다. 접착부재(Ad)는 접착성을 가지는 비전도성 재료로 형성될 수 있다.
도 9는 제1 전자소자(200)와 제2 전자소자(300)의 배치를 나타내고 있다. 제1 전자소자(200) 및 제2 전자소자(300)가 동일한 구조를 가지는 수동소자이며, 제1 전자소자(200) 및 제2 전자소자(300) 각각은 양단에 한 쌍의 외부전극을 구비할 수 있다. 각 전자소자에 있어서, 한 쌍의 외부전극을 연결하는 선을 외부전극 연결선이라 칭하여 설명하도록 한다.
도 9(a)에 도시된 바와 같이, 제1 전자소자(200)의 외부전극 연결선은 제2 전자소자(300)의 외부전극 연결선과 수직일 수 있다. 제2 전자소자(300)의 긴 폭이 제1 전자소자(200)의 짧은 폭보다 작은 경우에, 이러한 배치가 가능하다. 도 9(a)에서 외부전극 상의 원형 표시는 제1 비아(V1) 또는 제2 비아(V2)의 접촉 부위를 도시한다.
도 9(b)에 도시된 바와 같이, 제1 전자소자(200)의 외부전극 연결선은 제2 전자소자(300)의 외부전극 연결선과 동일선 상에 위치할 수 있다.
도 9(c)에 도시된 바와 같이, 제1 전자소자(200)의 외부전극(230) 연결선은 제2 전자소자(300)의 외부전극(230) 연결선과 비스듬하게 위치할 수 있다.
도 9(d) 내지 도 9(f)에 도시된 바와 같이, 제2 전자소자(300)는 복수로 형성될 수 있다. 즉, 복수의 제2 전자소자(300)가 하나의 제1 전자소자(200) 상에 위치할 수 있다. 이 경우, 제1 전자소자(200)의 하나의 홈부(221) 내에 복수의 제2 전자소자(300)가 삽입되거나, 제1 전자소자(200)의 홈부(221)가 복수의 제2 전자소자(300)에 대응하여 복수로 형성될 수 있다. 또한, 제2 전자소자(300)는 3개 이상으로 형성될 수 있다.
도 9(a) 내지 도 9(f)에 따른 제1 전자소자(200)와 제2 전자소자(300)의 배치는 제1 전자소자(200)와 제2 전자소자(300)의 크기 등에 의해 결정될 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판은, 빌드업층, 회로, 이너비아(IV) 및 관통비아(PV) 등을 더 포함할 수 있다.
빌드업층은 절연재(100)의 상면 및/또는 하면에 적층되며, 수지를 포함하는 물질로 이루어질 수 있고, 빌드업층에 포함되는 수지는 열경화성 수지, 열가소성 수지 등 다양하게 선택될 수 있다. 예를 들어, 빌드업층을 이루는 수지로는 에폭시 수지, 폴리이미드(PI) 수지, BT 수지, 액정폴리머(LCP) 등이 선택될 수 있으나, 이에 제한되는 것은 아니다. 또한, 빌드업층에는 섬유 보강재나 필러가 포함될 수 있다. 구체적인 빌드업층으로는 프리프레그(PPG)와 ABF 필름이 사용될 수 있고, 빌드업층은 절연재(100)와 동일하거나 다른 재료로 이루어질 수 있다.
절연재(100)의 상면에 적층된 빌드업층을 제1 빌드업층(410), 절연재(100)의 하면에 적층된 빌드업층을 제2 빌드업층(420)이라 할 수 있다.
제1 빌드업층(410)은 절연재(100)의 상면에 적층되는 동시에 캐비티(110) 내부를 충전할 수 있다. 여기서, 캐비티(110) 내부를 충전한다는 것은, 캐비티(110) 내에 제1 전자소자(200) 및 제2 전자소자(300)가 삽입된 후에, 캐비티(110)의 남는 공간을 제1 빌드업층(410)으로 채운다는 것을 의미한다. 제1 빌드업층(410)이 캐비티(110)를 충전함으로써, 제1 전자소자(200) 및 제2 전자소자(300)는 고정될 수 있다.
제2 빌드업층(420)은 제1 빌드업층(410)과 동일한 두께로 절연재(100)의 하면에 적층될 수 있다. 한편, 제1 빌드업층(410)과 제2 빌드업층(420) 각각은 절연재(100)의 두께보다 얇을 수 있다.
회로는 전기신호를 전달하는 경로를 제공하며, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 중 적어도 하나로 형성될 수 있다.
절연재(100)의 상면에 형성되는 회로를 제1 회로(C1), 제1 빌드업층(410)의 상면에 형성되는 회로를 제2 회로(C2)라 할 수 있다. 절연재(100)의 상면에 제1 회로(C1)가 형성된 후에 절연재(100) 상에 제1 빌드업층(410)이 적층되고, 제1 빌드업층(410) 상에 제2 회로(C2)가 형성될 수 있다. 한편, 제2 회로(C2)의 일부는 제1 전자소자(200)와 제2 전자소자(300)의 상측에 위치할 수 있다.
제1 회로(C1)와 제2 회로(C2)는 이너비아(IV)를 통해 전기적으로 연결될 수 있다. 또한, 제2 회로(C2)와 제1 전자소자(200)는 제1 비아(V1)를 통해 전기적으로 연결될 수 있고, 제1 비아(V1)는 제1 빌드업층(410)을 관통하여 제1 전자소자(200)의 외부전극(230)과 접촉된다. 제2 회로(C2)와 제2 전자소자(300)는 제2 비아(V2)를 통해 전기적으로 연결될 수 있고, 제2 비아(V2)는 제1 빌드업층(410)을 관통하여 제2 전자소자(300)의 외부전극(230)과 접촉된다. 제1 비아(V1)의 두께는 제2 비아(V2)의 두께보다 클 수 있다. 또한, 제1 비아(V1)의 일부는 캐비티(110) 내부에 위치할 수 있다.
절연재(100)의 하면에 형성되는 회로를 제3 회로(C3), 제2 빌드업층(420) 상면에 형성되는 회로를 제4 회로(C4)라 할 수 있다. 제3 회로(C3)와 제4 회로(C4)는 이너비아(IV)를 통해 전기적으로 연결될 수 있다. 도 1에는 제1 회로(C1) 내지 제4 회로(C4)가 모두 도시되어 있으나, 이들 중 일부는 필요에 따라서 생략될 수 있다.
관통비아(PV)는 절연재(100)를 관통하여 제1 회로(C1)와 제3 회로(C3)를 전기적으로 연결하며, 도 13에 도시되어 있다.
제1 비아(V1), 제2 비아(V2), 이너비아(IV) 및 관통비아(PV) 각각은 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 중 적어도 하나로 형성될 수 있고, 회로와 동일한 금속으로 형성될 수 있다.
도 2 내지 도 8은 본 발명의 다양한 실시예에 따른 인쇄회로기판을 나타내는 도면으로, 본 발명의 일 실시예에 따른 인쇄회로기판의 변형예이다. 이하 인쇄회로기판의 변형예에 대한 설명에 있어서, 본 발명의 일 실시예에 따른 인쇄회로기판에 관한 설명과 중복되는 것을 생략될 수 있다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판은, 절연재(100), 제1 전자소자(200) 및 제2 전자소자(300)를 포함하고, 이들에 대해서는 도 1을 참조하는 인쇄회로기판과 동일하다.
본 실시예에서는, 캐비티(110) 내를 충전하는 충전층(120)이 포함되고, 제1 빌드업층(410)이 캐비티(110)를 충전하지 않고, 제1 빌드업층(410)은 절연재(100)의 상면 및 충전층(120)의 상면에 형성된다. 충전층(120)은 제1 빌드업층(410)과 동일한 재료로 형성되면서 제1 빌드업층(410)과 일체화 되지 않아 접합 계면을 형성할 수 있고, 제1 빌드업층(410)과 다른 재료로 형성될 수 있다. 충전층(120)에 의하여 제1 전자소자(200)와 제2 전자소자(300)는 고정될 수 있다.
제1 전자소자(200)와 제2 전자소자(300)의 총 높이가 캐비티(110)의 높이보다 작을 수 있다. 여기서, 제2 전자소자(300)의 상면은 절연재(100)의 상면보다 낮게 위치할 수 있다.
제1 회로(C1)는 절연재(100)의 상면 및 충전층(120)의 상면에 형성되고, 제1 회로(C1)는 제1 전자소자(200) 및/또는 제2 전자소자(300)와 전기적으로 연결될 수 있다. 즉, 제1 회로(C1)와 제1 전자소자(200)를 연결하는 비아(V1')는 충전층(120)을 관통하여 제1 전자소자(200)의 외부전극(230)에 접촉될 수 있다. 또한, 제1 회로(C1)와 제2 전자소자(300)를 연결하는 비아(V2')는 충전층(120)을 관통하여 제2 전자소자(300)의 외부전극(230)에 접촉될 수 있다. 제1 회로(C1)와 제1 전자소자(200)를 연결하는 비아(V1')와 제1 회로(C1)와 제2 전자소자(300)를 연결하는 비아(V2')는 모두 캐비티(110) 내에 위치할 수 있다. 또한, 제1 회로(C1)와 제1 전자소자(200)를 연결하는 비아(V1')의 두께는 제1 회로(C1)와 제2 전자소자(300)를 연결하는 비아(V2')의 두께보다 클 수 있다.
제1 회로(C1)와 제2 회로(C2)는 이너비아(IV)를 통해 전기적으로 연결될 수 있다. 이너비아(IV)는, 제1 회로(C1)와 제1 전자소자(200)를 연결하는 비아(V1')와 스택 비아(stack via) 구조를 이룰 수 있다. 또한, 이너비아(IV)는, 제1 회로(C1)와 제2 전자소자(300)를 연결하는 비아(V2')와 스택 비아(stack via) 구조를 이룰 수 있다.
도 3을 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄회로기판은, 절연재(100), 제1 전자소자(200) 및 제2 전자소자(300)를 포함한다. 제1 전자소자(200)는, 유전체층(210), 절연층(220) 및 외부전극(230)으로 포함하고, 절연층(220)에는 홈부(221)가 형성된다.
본 실시예에서 도 1을 참조하는 인쇄회로기판과 달리, 홈부(221)의 폭이 한 쌍의 외부전극(230) 간 거리보다 작다. 홈부(221)는 한 쌍의 외부전극(230) 사이의 중앙부에 형성될 수 있다. 또한, 홈부(221)의 폭은 제2 전자소자(300)의 폭과 동일할 수 있고, 이 경우에는 제2 전자소자(300)의 측면(또는 제2 전자소자(300)의 외부전극(230))이 절연층(220)과 접촉될 수 있다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄회로기판은, 절연재(100), 제1 전자소자(200) 및 제2 전자소자(300)를 포함한다. 제1 전자소자(200)는, 유전체층(210), 절연층(220) 및 외부전극(230)으로 포함하고, 절연층(220)에는 홈부(221)가 형성된다.
본 실시예에서 도 1을 참조하는 인쇄회로기판과 달리, 홈부(221)의 두께가 절연층(220)의 두께보다 작다. 즉, 홈부(221)는 절연층(220)의 두께 중 일부만 관통한다. 따라서, 홈부(221)의 저면을 통해 유전체층(210)의 상면이 노출되지 않고, 홈부(221)의 저면에도 절연층(220)이 형성된다. 여기서, 접착부재(Ad)는 홈부(221)의 저면에 위치한 절연층(220)에 형성된다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄회로기판은, 절연재(100), 제1 전자소자(200) 및 제2 전자소자(300)를 포함한다. 제1 전자소자(200)는, 유전체층(210), 절연층(220) 및 외부전극(230)으로 포함하고, 절연층(220)에는 홈부(221)가 형성된다. 접착부재(Ad)는 홈부(221)의 저면에 형성된다.
본 실시에에서는 도 1을 참조하는 인쇄회로기판에 비해서 접착부재(Ad)의 면적이 축소된다. 접착부재(Ad)는 제2 전자소자(300)의 하면보다 작은 면적으로 형성될 수 있다. 접착부재(Ad)는 제2 전자소자(300)의 하면에 위치한 외부전극(230)에 대응하여 형성될 수 있다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄회로기판은, 절연재(100), 제1 전자소자(200) 및 제2 전자소자(300)를 포함한다.
본 실시예에서는 제2 전자소자(300)의 두께가 홈부(221)의 두께 이하로 형성될 수 있다. 제2 전자소자(300)의 상면이 제1 전자소자(200)의 상면 이하에 위치할 수 있다. 특히, 제2 전자소자(300)의 상면이 제1 전자소자(200)의 상면과 동일 평면 상에 위치할 때, 제2 회로(C2)와 제1 전자소자(200)를 전기적으로 연결하는 제1 비아(V1)의 두께와, 제2 회로(C2)와 제2 전자소자(300)를 전기적으로 연결하는 제2 비아(V2)의 두께가 동일할 수 있다. 또한, 제2 전자소자(300)의 상면이 제1 전자소자(200)의 상면보다 아래에 위치할 때, 제2 비아(V2)의 두께가 제1 비아(V1)의 두께보다 클 수 있다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄회로기판은, 절연재(100), 제1 전자소자(200) 및 제2 전자소자(300)를 포함한다.
본 실시예에서는 제2 전자소자(300)의 상면이 캐비티(110)의 상면보다 돌출된다. 즉, 제2 전자소자(300)의 상면이 절연재(100)의 상면보다 높게 위치한다. 이 경우, 제2 전자소자(300)의 상면이 제1 빌드업층(410)의 상면보다는 낮게 위치한다. 제1 비아(V1)의 두께는 제2 비아(V2)의 두께보다 크고, 제1 비아(V1)의 일부는 캐비티(110) 내부에 위치하는 반면, 제2 비아(V2)의 전체는 캐비티(110) 상측에 위치한다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄회로기판은, 절연재(100), 제1 전자소자(200) 및 제2 전자소자(300)를 포함한다. 절연재(100)는 복수의 층을 포함한다.
구체적으로, 절연재(100)는 제1 층(111) 및 제2 층(112)을 포함할 수 있다. 제1 층(111)에는 캐비티(110)가 형성되고, 캐비티(110)는 제1 층(111)을 상하로 전체 관통한다. 제2 층(112)은 제1 층(111) 하에 적층되어, 캐비티(110)를 통해 제2 층(112)의 상면이 노출된다. 즉, 제1 전자소자(200)는 제2 층(112)의 상면에 접촉된다.
절연재(100)는 3층 이상의 층을 포함할 수 있고, 이 경우에도 한 층에만 캐비티(110)가 형성되며, 나머지 층은 그 한 층 하에 순차적으로 적층될 수 있다. 절연재(100)가 복수의 층을 포함하는 것 외에 다른 특징은 도 1을 참조하여 설명한 것과 같다.
도 11은 본 발명의 도 1의 인쇄회로기판을 제조하는 방법을 나타낸 도면이다.
도 11(a)를 참조하면, 절연재(100)에 캐비티(110)가 형성된다. 캐비티(110)는 절연재(100)의 두께 일부를 관통한다. 절연재(100) 상하면에는 제1 회로(C1)와 제3 회로(C3)가 형성될 수 있다.
도 11(b)를 참조하면, 캐비티(110) 내에 제1 전자소자(200) 및 제2 전자소자(300)가 삽입된다. 먼저, 제1 전자소자(200)가 삽입되고, 제2 전자소자(300)는 제1 전자소자(200)의 홈부(221)에 삽입될 수 있다. 또는 제2 전자소자(300)가 제1 전자소자(200)의 홈부(221)에 삽입된 후에 제2 전자소자(300)가 캐비티(110) 내에 삽입될 수 있다.
도 11(c)를 참조하면, 제1 빌드업층(410)이 절연재(100) 상면에 적층되며, 제1 빌드업층(410)은 캐비티(110) 내부를 충전할 수 있다. 제1 빌드업층(410) 상에는 제2 회로(C2)가 형성되고, 제1 전자소자(200)와 제2 회로(C2)를 연결하는 제1 비아(V1)와, 제2 전자소자(300)와 회로를 연결하는 제2 비아(V2)가 형성된다. 또한, 제1 빌드업층(410) 내부에는 제1 회로(C1)와 제2 회로(C2)를 연결하는 이너비아(IV)가 형성된다. 한편, 제2 빌드업층(420)은 절연재(100) 하면에 적층될 수 있다. 제2 빌드업층(420)에는 제4 회로(C4)가 형성될 수 있다. 제2 빌드업층(420) 내부에는 제3 회로(C3)와 제4 회로(C4)를 연결하는 이너비아(IV)가 형성된다.
도 12는 본 발명의 도 8의 인쇄회로기판을 제조하는 방법을 나타낸 도면이다.
도 12(a)를 참조하면, 절연재(100)의 제1 층(111)에 캐비티(110)가 형성되고, 제1 층(111) 하면에 테이프(T)가 부착되어, 캐비티(110)가 테이프(T)로 커버된다. 제1 층(111)의 상면에는 회로가 형성될 수 있으나, 도면에는 도시되지 않았다.
도 12(b)를 참조하면, 캐비티(110) 내에 제1 전자소자(200)와 제2 전자소자(300)가 삽입된다. 먼저, 제1 전자소자(200)가 삽입되고, 제2 전자소자(300)는 제1 전자소자(200)의 홈부(221)에 삽입될 수 있다. 또는 제2 전자소자(300)가 제1 전자소자(200)의 홈부(221)에 삽입된 후에 제2 전자소자(300)가 캐비티(110) 내에 삽입될 수 있다. 여기서, 테이프(T)는 제1 전자소자(200)를 지지할 수 있다.
도 12(c)를 참조하면, 제1 층(111) 상면에 금속층(411)을 포함하는 제1 빌드업층(410)이 적층되고, 제1 빌드업층(410)은 캐비티(110) 내부를 충전할 수 있다.
도 12(d)를 참조하면, 테이프(T)가 제거된다. 테이프(T)가 제거되더라도 제1 전자소자(200) 및 제2 전자소자(300)는 제1 빌드업층(410)에 의해 고정될 수 있다.
도 12(e)를 참조하면, 제2 층(112)이 제1 층(111) 하에 적층되고, 금속층(421)을 포함하는 제2 빌드업층(420)이 제2 층(112)의 하면에 적층된다. 제2 층(112) 하면에 제2 빌드업층(420)이 적층되기 전에 제2 층(112) 하면에 회로가 형성될 수 있으다.
도 12(f)를 참조하면, 제1 빌드업층(410)의 금속층(411)이 패터닝되어 회로(C2)가 되고, 제2 빌드업층(420)의 금속층(421)도 패터닝되어 회로(C4)가 된다.
도 13 및 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판을 이용한 패키지를 나타낸 도면이다.
도 13을 참조하면, 패키지는 전자부품이 실장된 인쇄회로기판을 포함할 수 있고, 인쇄회로기판에는 전자소자가 내장된다. 인쇄회로기판에 실장된 전자부품은 능동소자, IC 등일 수 있고, 인쇄회로기판에 내장되는 제1 전자소자(200) 및 제2 전자소자(300)는 수동소자일 수 있다. 제1 전자소자(200) 및 제2 전자소자(300)는 각각 복수로 형성될 수 있다.
도 13 및 도 14를 참조하는 패키지에는 도 1을 참조하는 인쇄회로기판이 이용되었으나, 도 2 내지 도 8에 도시된 다양한 실시예들에 따른 인쇄회로기판이 모두 적용될 수 있다.
도 13을 참조하면, 절연재(100) 상면에 제1 빌드업층(410)이 적층되고, 하면에 제2 빌드업층(420)이 적층되며, 제1 빌드업층(410) 상에 복수의 추가 빌드업층(510)이 적층될 수 있고, 제2 빌드업층(420) 하에도 복수의 추가 빌드업층(520)이 적층될 수 있다. 이러한 빌드업층의 층수는 필요에 따라 다양하게 결정될 수 있다. 최외측 빌드업층에는 솔더레지스트(610, 620)가 적층된다. 솔더레지스트(610, 620)는 최외측 회로(CA, CB)를 일부 노출시킨다.
전자부품(E)은 솔더레지스트(610)에 의해 노출되는 최외측 회로(CA)에 솔더와 같은 접합부재(S)로 플립칩 실장될 수 있다. 접합부재(S)의 높이에 의해 발생하는 전자부품과 인쇄회로기판 간의 갭에는 언더필(U)이 형성될 수 있다. 전자부품은 CPU일 수 있으나, 이에 제한되는 것은 아니다.
한편, 도 14에 도시된 것과 같이, 패키지는 인터포저(interposer)(I)를 포함할 수 있다. 인터포저(I)는 인쇄회로기판 상에 실장되고, 인터포저(I)와 간의 갭에는 언더필(U)이 형성될 수 있다.
솔더레지스트(610)에 의해 노출되는 최외측 회로(CA)에 솔더와 같은 접합부재(S)로 인터포저(I)가 실장되고, 인터포저(I)에는 복수의 전자부품(E1, E2)이 실장될 수 있다. 인터포저(I)는 실리콘 재질로 형성될 수 있다. 전자부품(E1)은 ASIC, GPU 등일 수 있고, 전자부품(E2)는 HBM일 수 있으나, 이에 제한되는 것은 아니다. 한편, 복수의 전자부품(E1, E2)은 인터포저(I) 상에서 에폭시 몰딩 컴파운드(EMC)와 같은 몰딩재(M)로 일괄적으로 몰딩될 수 있다.
이렇게 전자소자가 내장된 인쇄회로기판을 이용하게 되면, 전자부품과 전자소자의 거리가 가까워지므로 기생 인덕턱스 및 임피던스가 감소될 수 있어, 전력 무결성(Power Integrity)이 증대될 수 있다. 또한, 인쇄회로기판 내에 전자소자가 내장되기 때문에 전자부품이 인쇄회로기판 상에서 차지하는 공간이 커질 수 있다. 또한, 패키지의 전체 두께가 감소될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 절연재
110: 캐비티
111: 제1 층
112: 제2 층
120: 충전층
200; 제1 전자소자
210: 유전체층
220: 절연층
221: 홈부
230: 외부전극
300: 제2 전자소자
310: 유전체층
320: 외부전극
410: 제1 빌드업층
420: 제2 빌드업층
C1: 제1 회로
C2: 제2 회로
C3: 제3 회로
C4: 제4 회로
V1: 제1 비아
V2: 제2 비아
IV: 이너비아
PV: 관통비아
Ad: 접착부재

Claims (19)

  1. 캐비티가 형성된 절연재;
    상기 캐비티 내에 위치하는 제1 전자소자; 및
    상기 캐비티 내의 상기 제1 전자소자 상에 위치하는 제2 전자소자를 포함하고,
    상기 제2 전자소자는 상기 제1 전자소자의 상면에 형성된 홈부에 삽입된 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 전자소자는,
    내부에 복수의 내부전극이 형성된 유전체층; 및
    상기 유전체층 상에 적층된 절연층을 포함하고,
    상기 홈부는 상기 절연층을 관통하는 인쇄회로기판.
  3. 제2항에 있어서,
    상기 홈부는 상기 유전체층 상면을 노출시키는 인쇄회로기판.
  4. 제2항에 있어서,
    상기 홈부는 상기 절연층의 두께의 일부만 관통하는 인쇄회로기판.
  5. 제2항에 있어서,
    상기 전자소자는 상면에 형성된 한 쌍의 외부전극을 더 포함하고,
    상기 홈부의 폭은 상기 한 쌍의 외부전극 간 거리 이하인 인쇄회로기판.
  6. 제5항에 있어서,
    상기 외부전극은 상기 홈부를 커버하지 않도록 형성되는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 홈부의 저면에는 상기 제2 전자소자와 접착되는 접착부재가 형성된 인쇄회로기판.
  8. 제7항에 있어서,
    상기 접착부재는 상기 제2 전자소자의 외부전극에 대응하여 형성되는 인쇄회로기판.
  9. 제1항에 있어서,
    상기 제1 전자소자의 두께는 상기 제2 전자소자의 두께보다 큰 인쇄회로기판.
  10. 제9항에 있어서,
    상기 제2 전자소자의 두께는 상기 홈부의 두께 이상인 인쇄회로기판.
  11. 제1항에 있어서,
    상기 제2 전자소자의 상면은 상기 절연재의 상면보다 돌출되는 인쇄회로기판.
  12. 제1항에 있어서,
    상기 절연재는,
    상기 캐비티가 형성된 제1 층; 및
    상기 제1 층 하에 적층된 제2 층을 포함하고,
    상기 제1 전자소자는 상기 제2 층의 상면에 접촉되는 인쇄회로기판.
  13. 제1항에 있어서,
    상기 절연재 상에 적층되는 빌드업층을 더 포함하고,
    상기 빌드업층은 상기 캐비티를 충전하는 인쇄회로기판.
  14. 제13항에 있어서,
    상기 빌드업층을 관통하여 상기 제1 전자소자와 전기적으로 연결되는 제1 비아; 및
    상기 빌드업층을 관통하여 상기 제2 전자소자와 전기적으로 연결되는 제2 비아를 더 포함하는 인쇄회로기판.
  15. 제14항에 있어서,
    상기 제1 비아의 두께는 상기 제2 비아의 두께보다 큰 인쇄회로기판.
  16. 제1항에 있어서,
    상기 캐비티를 충전하는 충전층; 및
    상기 충전층 및 상기 절연재 상에 적층되는 빌드업층을 더 포함하는 인쇄회로기판.
  17. 제16항에 있어서,
    상기 충전층 상에 형성되는 회로; 및
    상기 충전층을 관통하여 상기 회로와, 상기 제1 전자소자 또는 상기 제2 전자소자를 전기적으로 연결하는 비아를 더 포함하는 인쇄회로기판.
  18. 제1항에 있어서,
    상기 절연재를 상하로 관통하는 관통비아를 더 포함하는 인쇄회로기판.
  19. 제1항에 있어서,
    상기 제2 전자소자는 복수로 형성되는 인쇄회로기판.
KR1020180163382A 2018-12-17 2018-12-17 인쇄회로기판 KR20200074693A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180163382A KR20200074693A (ko) 2018-12-17 2018-12-17 인쇄회로기판
US16/664,229 US10925161B2 (en) 2018-12-17 2019-10-25 Printed circuit board
CN201911107029.9A CN111328194A (zh) 2018-12-17 2019-11-13 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180163382A KR20200074693A (ko) 2018-12-17 2018-12-17 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20200074693A true KR20200074693A (ko) 2020-06-25

Family

ID=71071039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180163382A KR20200074693A (ko) 2018-12-17 2018-12-17 인쇄회로기판

Country Status (3)

Country Link
US (1) US10925161B2 (ko)
KR (1) KR20200074693A (ko)
CN (1) CN111328194A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114071856A (zh) * 2020-07-31 2022-02-18 庆鼎精密电子（淮安）有限公司 三维电路板及其制备方法
KR20220130916A (ko) * 2021-03-19 2022-09-27 삼성전기주식회사 전자부품 내장기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018281B1 (ko) 2009-10-05 2011-03-04 주식회사 심텍 수동소자 내장형 인쇄회로기판 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4458780B2 (ja) * 2003-07-11 2010-04-28 シチズン電子株式会社 電波時計用のアンテナ装置
US7667299B2 (en) * 2004-01-27 2010-02-23 Panasonic Corporation Circuit board and method for mounting chip component
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US8824165B2 (en) * 2008-02-18 2014-09-02 Cyntec Co. Ltd Electronic package structure
JP4924698B2 (ja) * 2009-11-11 2012-04-25 Ｔｄｋ株式会社 電子部品実装構造
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101155624B1 (ko) 2010-09-24 2012-06-13 주식회사 심텍 임베디드 인쇄회로기판 및 제조방법
TW201436684A (zh) * 2013-03-01 2014-09-16 Unimicron Technology Corp 嵌埋有電子元件的線路板結構及其製法
US20160020033A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US9491865B1 (en) * 2015-04-24 2016-11-08 Unimicron Technology Corp. Circuit board and method for manufacturing the same
JP6520398B2 (ja) * 2015-05-27 2019-05-29 Tdk株式会社 電子部品
US10224149B2 (en) * 2015-12-09 2019-03-05 Kemet Electronics Corporation Bulk MLCC capacitor module
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US10636768B2 (en) * 2016-11-01 2020-04-28 Starkey Laboratories, Inc. Integrated circuit module and method of forming same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018281B1 (ko) 2009-10-05 2011-03-04 주식회사 심텍 수동소자 내장형 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
US10925161B2 (en) 2021-02-16
US20200196446A1 (en) 2020-06-18
CN111328194A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
KR101329931B1 (ko) 배선기판
CN108389855A (zh) 半导体封装件及其制造方法
US20070242440A1 (en) Multilayer Wiring Board, Method for Manufacturing Such Multilayer Wiring Board, and Semiconductor Device and Electronic Device Using Multilayer Wiring Board
JP6314070B2 (ja) 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
CN111148347A (zh) 印刷电路板和封装结构
US10991647B2 (en) Printed circuit board and package structure having the same
KR20090054390A (ko) 반도체 장치
US10595414B2 (en) Component carrier and manufacturing method
KR101883046B1 (ko) 코일 전자 부품
KR20230151963A (ko) 패키지기판 및 그 제조 방법
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
KR20200074693A (ko) 인쇄회로기판
KR102262907B1 (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
US9629249B2 (en) Component-embedded substrate and communication module
TW201536130A (zh) 內建零件的配線基板及其製造方法
KR101555403B1 (ko) 배선기판
EP2849226B1 (en) Semiconductor package
JP5286072B2 (ja) 配線基板及びその製造方法
KR20200097978A (ko) 인쇄회로기판
KR101037695B1 (ko) 캐패시터를 갖는 동박적층판 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
JP6562483B2 (ja) プリント回路基板
JP5171664B2 (ja) 配線基板及び積層セラミックコンデンサ
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
KR20140027800A (ko) 전자 소자의 적층 패키지 및 제조 방법
KR200415210Y1 (ko) 리지드 플렉시블 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right