KR20200057008A - 채널에 대한 전기 전도도를 완전히 제어하는 전계 효과 트랜지스터 - Google Patents

채널에 대한 전기 전도도를 완전히 제어하는 전계 효과 트랜지스터 Download PDF

Info

Publication number
KR20200057008A
KR20200057008A KR1020207008670A KR20207008670A KR20200057008A KR 20200057008 A KR20200057008 A KR 20200057008A KR 1020207008670 A KR1020207008670 A KR 1020207008670A KR 20207008670 A KR20207008670 A KR 20207008670A KR 20200057008 A KR20200057008 A KR 20200057008A
Authority
KR
South Korea
Prior art keywords
channel
field effect
gate transistor
effect gate
annealing
Prior art date
Application number
KR1020207008670A
Other languages
English (en)
Other versions
KR102561978B1 (ko
Inventor
데미안 르노블
조나단 크레펠리에르
르노 레투르크
포파 페트루 룬카
Original Assignee
룩셈부르크 인스티튜트 오브 사이언스 앤드 테크놀로지 (리스트)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 룩셈부르크 인스티튜트 오브 사이언스 앤드 테크놀로지 (리스트) filed Critical 룩셈부르크 인스티튜트 오브 사이언스 앤드 테크놀로지 (리스트)
Publication of KR20200057008A publication Critical patent/KR20200057008A/ko
Application granted granted Critical
Publication of KR102561978B1 publication Critical patent/KR102561978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/16—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising cuprous oxide or cuprous iodide
    • H01L21/161—Preparation of the foundation plate, preliminary treatment oxidation of the foundation plate, reduction treatment
    • H01L21/165—Reduction of the copper oxide, treatment of the oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 제1 목적은 (a) 기판, (b) 소스 단자, (c) 드레인 단자, 및 (d) 상기 소스 단자와 상기 드레인 단자 사이의 채널로서, y/x 비가 1보다 큰 CuxCryO2의 층인 채널을 포함하는 전계 효과 게이트 트랜지스터에 관한 것이다. 상기 전계 효과 게이트 트랜지스터는 상기 CuxCryO2의 채널이 정공 농도의 구배를 나타낸다는 점에서 주목할 만하다. 본 발명의 제2 목적은 본 발명의 제1 목적에 따른 전계 효과 게이트 트랜지스터를 레이저 어닐링하는 방법에 관한 것이다.

Description

채널에 대한 전기 전도도를 완전히 제어하는 전계 효과 트랜지스터
승인
이후 기술되는 본 발명은 룩셈부르크 국립 연구 기금에 의해 지원된 "P형 투명 산화물 반도체의 결함 공학"이라는 제목의 연구 프로젝트(Ref. C12/MS/3959502/DEPTOS) 내에서 생성되었다.
기술 분야
본 발명은 트랜지스터 분야, 더 구체적으로는 전자 특성이 변형되고 잠재적으로 광학적으로 투명한 전계 효과 트랜지스터에 관한 것이다.
트랜지스터는 전기적 신호 및 전력을 증폭하거나 전환하는 데 사용되는 반도체 디바이스이다. 전계 효과 트랜지스터(FET)는 전기장을 사용하여 디바이스의 전기적 거동을 제어하는 트랜지스터이며, 단일 반송파형 작동을 포함하기 때문에, 단극형 트랜지스터라고도 불린다. 전계 효과 하부 게이트 트랜지스터는 게이트 단자가 기판을 덮고 있으며 유전체층으로 코팅된 트랜지스터이다. 게이트 단자에서의 전압은 소스 단자와 드레인 단자 사이의 전류를 제어할 수 있다. 전계 효과 상부 게이트 트랜지스터는 게이트 단자가 유전체층을 덮고 있는 트랜지스터이다.
소스 단자와 드레인 단자에 위치한 트랜지스터의 채널은 반도체 물질, 예를 들어 CuCrO2로 만들어진다.
고 p형 전도성 Cu-Cr-O 델라포사이트(delafossite) 박막의 합성 및 특성화는 문헌 [Popa P. L., et al. (Applied Materials Today, 2017, 9, 184-191)]의 연구에서 보고되었다. 비외인성으로 도핑된 막에 대해 100 S cm-1보다 큰 전도도 및 약 40 내지 50%의 광학 투과율이 측정되었다. 결정된 화학량론은 구리의 대규모 결핍을 입증하였으며, 이는 과잉 크롬(Cu0.66Cr1.33O2)에 의해 완전히 보완된다. 전에 관찰되거나 제시된 적이 없는 진성 결함은 투과 전자 현미경법을 사용하여 입증되었으며, 증착된 막에서 높은 캐리어 농도의 가능한 공급원으로 제안되었다. 이는 결정 입자 내에 무작위로 분포된 구리 사슬 공격자점(vacancy)의 유한한 선으로 이루어진다.
900℃에서의 어닐링 공정에서 이들 결함은 교정되는 반면, 전기 전도도는 거의 6자리수가 감소하여 캐리어 농도가 1021 cm-3에서 1017 cm-3 이하로 감소된다.
델라포사이트 구조가 변하지 않은 채로 유지되면서, 평균 수준에서 공정 중에 화학적 변화가 관찰되지 않는다.
실험 결과는 화학량론적이지 않은 구리 크롬 델라포사이트에서 전도를 담당하는 이들 결함의 준안정성 특성을 보여주었다.
투명한 Cu-Cr-O 전도성 채널에 의존하는 트랜지스터 상으로의 반도체 물질의 전기 전도성의 제어된 조절은 입증된 적이 없다.
본 발명의 기술적 과제는 선행기술에 존재하는 문제점 중 적어도 하나를 해소하는 것이다. 특히, 본 발명의 기술적 과제는 전기 전도도를 완전히 제어하는 채널을 제공하는 트랜지스터, 뿐만 아니라 부분적으로 광학적으로 투명한 트랜지스터의 이러한 p형(정공 전도도)을 형성하는 방법을 제공하는 것이다.
본 발명의 제1 목적은 (a) 기판, (b) 소스 단자, (c) 드레인 단자, 및 (d) 상기 소스 단자와 상기 드레인 단자 사이의 채널로서, y/x 비가 1보다 큰 CuxCryO2의 층인 채널을 포함하는 전계 효과 게이트 트랜지스터에 관한 것이다. 상기 CuxCryO2의 채널이 정공 농도의 구배를 나타낸다는 점에서 상기 전계 효과 게이트 트랜지스터는 주목할 만하다.
유리하게는, 전계 효과 게이트 트랜지스터는 CuxCryO2의 층으로 만들어진 소스 및 드레인을 포함하고, p+형을 가지며, 채널은 p-형을 가진다.
바람직한 실시양태에 따르면, 상기 구배는 상기 드레인 단자부터 상기 채널까지 감소하고 상기 채널부터 상기 소스 단자까지 증가하는 구배이다.
바람직한 실시양태에 따르면, 상기 전계 효과 게이트 트랜지스터는 CuxCryO2의 결정 구조에 구리 공격자점을 포함한다.
바람직한 실시양태에 따르면, CuxCryO2의 결정 구조에서의 상기 구리 공격자점 사슬은 2 내지 20의 Cu 공격자점에 포함된 양으로 구성된다.
바람직한 실시양태에 따르면, 상기 Cr/Cu 비(y/x 비)는 2보다 크다.
바람직한 실시양태에 따르면, 상기 채널은 Cu0.66Cr1.33O2의 층으로 이루어진다.
바람직한 실시양태에 따르면, 상기 CuxCryO2는 진성 투명 반도체이다.
바람직한 실시양태에 따르면, 상기 기판은 유리, Si, Si/Si3N4, ITO, SiO2 또는 임의의 유전체층 또는 임의의 플라스틱 물질, 바람직하게는 유리이다.
바람직한 실시양태에 따르면, 상기 전계 효과 게이트 트랜지스터의 게이트 단자는 기판을 덮으며, 유전체층으로 코팅된다.
본 발명의 제2 목적은 본 발명의 제1 목적에 따른 전계 효과 게이트 트랜지스터를 레이저 어닐링하는 방법을 제공하는 것이며, 상기 방법은 (a) 전계 효과 게이트 트랜지스터의 외표면으로서의 채널을 갖는 전계 효과 게이트 트랜지스터를 제공하는 단계로서, 상기 채널은 y/x 비가 1보다 큰 CuxCryO2로 만들어진 것인 단계; 및 (b) 상기 채널을 레이저 빔으로 조사하는 단계를 포함한다. 상기 방법은, 단계 (b)에서, 드레인 단자부터 채널까지 감소하고 채널부터 소스 단자까지 증가하는 구배에 따라 상기 채널이 조사된다는 점에서 주목할 만하다.
유리하게는, 단계 (a)는 또한 CuxCryO2로 만들어진 전계 효과 게이트 트랜지스터의 소스 및 드레인을 제공하는 것을 포함한다.
유리하게는, 드레인부터 채널까지 감소하고 채널부터 소스까지 증가하는 구배에 따라 소스, 드레인 및 채널이 조사된다.
바람직한 실시양태에 따르면, 상기 레이저 빔은 7 W/cm2 내지 10 W/cm2에 포함된 최대 전력 밀도 및 1 W/cm2 내지 3 W/cm2에 포함된 최소 전력 밀도를 갖는다.
바람직한 실시양태에 따르면, 상기 단계 (b)는 1초 내지 1,800초에 포함된 시간 동안 600℃ 내지 1,000℃에 포함된 온도에서 수행된다.
바람직한 실시양태에 따르면, 상기 방법은 단계 (b) 후에 수행되는 냉각 단계 (c)를 추가로 포함한다.
채널의 전하 캐리어의 수의 제어가 이러한 p형 FET를 투명한 전자 디바이스 또는 회로 또는 광전자 디바이스에 원활하게 통합할 수 있게 한다는 점에서, 본 발명은 특히 흥미롭다.
도 1은 본 발명에 따른 전계 효과 트랜지스터의 개략도이다.
도 2는 30초 후 및 4,000초 후의 증착된 그대로의 및 어닐링된 그대로의 Cu0.66Cr1.33O2의 XPS 스펙트럼 사이의 비교이다.
도 3은 에칭 시간에 따른 p-옥사이드형 물질의 원소 조성이다.
도 4는 증착된 그대로의 및 어닐링된 그대로의 Cu0.66Cr1.33O2의 층의 라만(Raman) 스펙트럼이다.
도 5는 어닐링 온도에 따른 전하 캐리어의 변화이다.
도 6은 KPFM 연구의 결과이다.
도 7은 트랜지스터의 SEM 이미지이다.
도 1을 참조하면, 본 발명의 전계 효과 트랜지스터(FET)(1)는 하나의 기판(2)을 포함하며, 이는 유리, Si, Si/Si3N4, SiO2, ITO, 임의의 유전체 물질/층 또는 캅톤(Kapton)과 같은 임의의 플라스틱 물질로부터 선택된다.
바람직하게는, 트랜지스터에 투명 특성을 제공하기 위해 투명 기판이 이용된다. 따라서, ITO로 덮여 있을 수 있거나 그렇지 않은 유리가 일반적으로 사용되는 기판이다.
본 발명의 FET는 소스 단자(12)를 갖는 소스(6), 드레인 단자(14)를 갖는 드레인(8), 및 게이트 단자(16)를 갖는 채널(10)을 갖는다. 채널(10)은 소스(6)와 드레인(8)에서 연장된다.
소스(6), 드레인(8) 및 채널(10)은 유리하게는 CuxCryO2 델라포사이트 박막의 MOCVD 증착을 통해 CuxCryO2로 만들어진다. 아래첨자 x 및 y는 양수이며 이의 합은 2 이하이다.
Cu보다 훨씬 더 높은 농도의 Cr이 존재하는 것으로 밝혀졌다. 통상적으로 Cr/Cu 비는 1보다 크다(y/x 비 > 1).
바람직하게는, 본 발명에 사용되는 CuxCryO2는 진성 반도체(또는 도핑되지 않은 반도체)이다. 또한 CuxCryO2의 투명성을 이용한다는 것이 강조된다.
보다 바람직하게는, 2보다 큰 Cr/Cu 비(y/x 비 > 2)로 존재하는 물질의 결정 구조는 Cu0.66Cr1.33O2인 것으로 확인되었다.
CuxCryO2의 결정 구조에서의 구리 사슬 공격자점은 평균적으로 2 내지 20 범위의 양의 Cu 공격자점으로 구성된다.
FET의 채널이 레이저 빔으로 조사되는 경우(상기 레이저 빔은 7 W/cm2 내지 10 W/cm2에 포함된 최대 전력 밀도 및 1 W/cm2 내지 3 W/cm2에 포함된 최소 전력 밀도를 가지며, 일례로 상기 레이저 빔은 4 W/cm2의 전력 밀도를 가짐), 상기 CuxCryO2의 층 또는 상기 Cu0.66Cr1.33O2의 층의 전기 전도도를 국소적으로 조절할 수 있다.
이러한 국소 어닐링은 1초 내지 1,800초에 포함된 시간 동안 600℃ 내지 1,000℃에 포함된 온도에서 수행된다. 통상적으로, 국소 어닐링 단계는 1초 내지 20초 범위이다.
XPS 스펙트럼(도 2)은 물질, 예를 들어 Cu0.66Cr1.33O2의 경우, 4,000초의 어닐링 후에도 조성이 변하지 않음을 입증한다.
도 3에 도시된 플롯은 에칭 실험의 결과를 나타낸다. 더 정확하게는, 에칭 시간에 따른 p-옥사이드 물질의 조성을 나타낸다. 이는 어닐링 중 물질의 조성의 변화가 일어나지 않는다는 양호한 징조이다.
실제로, CuxCryO2를 기판 상에 증착시키는 동안, 물질은 물질의 원자 격자의 정공(양전하 캐리어)과 관련된 몇 가지 결함을 갖는다. 물질을 어닐링함으로써, 이러한 정공이 사라진다는 것이 밝혀졌다. 원자 격자의 이러한 "치유(healing)"를 라만 분광법으로 관찰할 수 있다(도 4 참조).
라만 스펙트럼은, 증착된 Cu0.66Cr1.33O2의 p-옥사이드 층이 약 300 cm-1에서 라만 피크를 나타내지 않음을 보여준다("전"으로 표시된 도 4의 상단 플롯). 이러한 피크의 부재는 Cu 공격자점 사슬의 존재를 특징으로 한다. 이러한 결정 결함의 수가 줄어들면, 이러한 피크가 나타난다. 어닐링 후, 라만 스렉트럼이 이러한 피크를 나타내는 것을 알 수 있다("후"로 표시된 도 4의 하단 플롯).
도 5는 어닐링 온도에 따라 감소하는 전하 캐리어의 농도를 도시한다. 따라서, 더 적은 전하 캐리어가 존재하는 경우, 물질의 절연체 거동이 증가한다.
물질의 표면 상의 국소 구조의 조성 및 전자 상태에 대한 정보를 얻기 위해 KPFM(켈빈 프로브 힘 측정(Kelvin Probe Force Measurement)) 연구를 수행하였다. KPFM 연구는 각 세트에서 3개씩 6개의 샘플에 대해 수행되었다: 증착된 기준 샘플들과 제1 세트의 2개의 샘플(15분, 700℃ 및 850℃) 및 마지막 세트의 2개의 샘플(900℃, 30초 및 4,000초).
HOPG(고배향성 열분해 흑연(Highly Oriented Pyrolytic Graphite))와 샘플 중 하나를 번갈아 측정하였다. (예를 들어 오염으로 인한) 팁 일함수의 가능한 변동을 피하기 위해, 값을 최신 기준값과 항상 비교하였다. 진공 수준 정렬불량을 보정하기 위해 KPFM에 전압 VDC = (φ팁 - φ샘플)/e을 삽입하며, 상기 식에서 φ팁(Pt-Ir) = 5.5 eV이다. 샘플은 상이한 도핑 수준을 가지며 상이한 페르미(Fermi) 준위가 예상되었다. 억셉터 농도 Na가 증가하는 경우, 페르미의 감소가 예상되며, 일함수 φ의 증가가 측정되어야 한다.
Figure pct00001
구리 델라포사이트에 대하여, 전자 친화도 χ는 2.1 eV이며 밴드 갭 Eg는 3.2 eV이다.
결과를 도 6에 도시하며, 여기에서 HOPG에 대한 일함수 차이(φHOPG = 4.4 eV)를 캐리어 농도의 함수로서 도시한다.
중간 갭, 즉 Eg = 1.6 eV에서, 반도체는 진성 반도체로서 거동하고, 즉 전기 전도성이지 않음을 주목해야 한다. 증착된 그대로의 샘플(어닐링되지 않은 샘플)에 대하여, 페르미 준위는 0.09 eV이고(전도대(CB) 최대에서 먼 값), 따라서 전기 전도는 비교적 높다.
900℃의 온도에서 샘플을 30초 동안 처리한 경우, 페르미 준위가 0.43 eV로 증가한 것을 도 6에서 확인할 수 있다. 4,000초의 어닐링 단계에 대하여, 페르미 준위는 1.19 eV로 증가하였으며, 이는 중간 갭 값(1.6 eV)과 거의 동등한 것이다. 이러한 경우에서, 전기 전도도가 조절될 수 있고, 전기 전도성 물질로부터, 전기 전도도를 감소시킬 수 있고 전기 전도도를 조절할 수 있음이 나타난다.
700℃에서 15분의 어닐링에 대하여, 페르미 준위는 (증착된 그대로의 물질의 0.09 eV에서) 0.53 eV로 증가하였고, 850℃에서 15분의 어닐링에 대하여, 페르미 준위는 1.01 eV까지 증가하였다.
국소 어닐링을 수행한 후, 트랜지스터를 실온에서 냉각시켰다.
이러한 증착 후 어닐링 방법의 장점은, 앞서 언급한 바와 같이, 물질의 전기 전도도를 조절할 수 있다는 것이다. 따라서, 레이저 빔으로 국소 어닐링을 수행함으로써, 물질의 특정 위치에서 전기 전도도가 조절될 수 있다는 것을 관찰하였다. 정공이 사라지는 경우, 전기 전도도가 감소하며, 그 반대의 경우도 마찬가지이다. 물질의 캐리어 밀도의 특정 위치(실제로는, 레이저가 물질과 접촉하는 위치)만 조절될 수 있기 때문에, 레이저 어닐링은 주요한 장점을 나타낸다.
어닐링은 정공 또는 양전하 캐리어의 농도가 국소적으로 적합화되도록 조절할 수 있기 때문에, 소스, 드레인 및 채널 중 둘 이상이 CuxCryO2로 만들어지는 경우 국소 어닐링이 특히 유리하다. 예를 들어, 형성된 FET는 p+형의 소스 및 드레인을 나타내는 반면 채널은 p-형이다.
형성된 FET는 임의의 투명 전자 디바이스에 사용되는 경우 매우 중요하다.
도 7은 트랜지스터의 SEM(이차 전자 현미경법) 이미지이다. 화살표는 채널을 나타내고, 여기에서 정공의 구배가 생성된다.

Claims (14)

  1. a) 기판(2),
    b) 소스 단자(12),
    c) 드레인 단자(14),
    d) 상기 소스 단자(12)와 상기 드레인 단자(14) 사이의 채널(10)로서, y/x 비가 1보다 큰 CuxCryO2의 층인 채널(10)
    을 포함하는 전계 효과 게이트 트랜지스터(1)로서,
    상기 CuxCryO2의 채널이 양전하 캐리어 농도의 구배를 나타내는 것을 특징으로 하는 전계 효과 게이트 트랜지스터(1).
  2. 제1항에 있어서, 상기 구배가 상기 드레인 단자부터 상기 채널까지 감소하고/하거나 상기 채널부터 상기 소스 단자까지 증가하는 구배인 것을 특징으로 하는 전계 효과 게이트 트랜지스터(1).
  3. 제1항 또는 제2항에 있어서, 상기 전계 효과 게이트 트랜지스터가 CuxCryO2의 결정 구조에 구리 공격자점(vacancy)을 포함하는 것을 특징으로 하는 전계 효과 게이트 트랜지스터(1).
  4. 제3항에 있어서, CuxCryO2의 결정 구조에서의 상기 구리 공격자점 사슬이 2 내지 20의 Cu 공격자점에 포함된 양으로 구성되는 것을 특징으로 하는 전계 효과 게이트 트랜지스터(1).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 y/x 비가 2보다 큰 것을 특징으로 하는 전계 효과 게이트 트랜지스터(1).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 채널이 Cu0.66Cr1.33O2의 층으로 이루어지는 것을 특징으로 하는 전계 효과 게이트 트랜지스터(1).
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 CuxCryO2가 진성 투명 반도체인 것을 특징으로 하는 전계 효과 게이트 트랜지스터(1).
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 기판이 유리, Si, Si/Si3N4, ITO, SiO2 또는 임의의 유전체층 또는 임의의 플라스틱 물질, 바람직하게는 유리인 것을 특징으로 하는 전계 효과 게이트 트랜지스터(1).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 채널(10)에 전기적으로 접속되고, 기판을 덮으며, 유전체층으로 코팅된 게이트 단자(16)를 추가로 포함하는 전계 효과 게이트 트랜지스터(1).
  10. a) 전계 효과 게이트 트랜지스터의 외표면으로서의 채널(10)을 갖는 전계 효과 게이트 트랜지스터(1)를 제공하는 단계로서, 상기 채널은 y/x 비가 1보다 큰 CuxCryO2로 만들어진 것인 단계; 및
    b) 상기 채널을 레이저 빔으로 조사하는 단계
    를 포함하는, 전계 효과 게이트 트랜지스터(1)를 레이저 어닐링하는 방법으로서,
    단계 (b)에서, 국소 어닐링 온도 및/또는 어닐링 시간과 관련하여 비균질하게 채널의 표면을 스캐닝함으로써 상기 채널을 조사하는 것인, 전계 효과 게이트 트랜지스터(1)를 레이저 어닐링하는 방법.
  11. 제10항에 있어서, 단계 (b)에서, 드레인 단자부터 채널까지 감소하고 채널부터 소스 단자까지 증가하는 구배에 따라 채널(10)을 조사하는 것인 방법.
  12. 제10항 또는 제11항에 있어서, 상기 레이저 빔이 7 W/cm2 내지 10 W/cm2에 포함된 최대 전력 밀도 및 1 W/cm2 내지 3 W/cm2에 포함된 최소 전력 밀도를 갖는 것인 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 1초 내지 1,800초에 포함된 시간 동안 600℃ 내지 1,000℃에 포함된 온도에서 단계 (b)를 수행하는 것인 방법.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서, 단계 (b) 후에 수행되는 냉각 단계 (c)를 추가로 포함하는 방법.
KR1020207008670A 2017-09-27 2018-09-27 채널에 대한 전기 전도도를 완전히 제어하는 전계 효과 트랜지스터 KR102561978B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
LULU100461 2017-09-27
LU100461A LU100461B1 (en) 2017-09-27 2017-09-27 Field-effect transistor with a total control of the electrical conductivity on its channel
PCT/EP2018/076285 WO2019063703A1 (en) 2017-09-27 2018-09-27 FIELD EFFECT TRANSISTOR HAVING TOTAL CONTROL OF ELECTRICAL CONDUCTIVITY ON ITS CHANNEL

Publications (2)

Publication Number Publication Date
KR20200057008A true KR20200057008A (ko) 2020-05-25
KR102561978B1 KR102561978B1 (ko) 2023-07-31

Family

ID=60001975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207008670A KR102561978B1 (ko) 2017-09-27 2018-09-27 채널에 대한 전기 전도도를 완전히 제어하는 전계 효과 트랜지스터

Country Status (6)

Country Link
US (1) US11316017B2 (ko)
EP (1) EP3688812B1 (ko)
JP (1) JP7125787B2 (ko)
KR (1) KR102561978B1 (ko)
LU (1) LU100461B1 (ko)
WO (1) WO2019063703A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1544907A1 (en) * 2003-12-17 2005-06-22 Hewlett-Packard Development Company, L.P. Transistor device having p-type delafossite channel
JP2016025256A (ja) * 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
JP2017126607A (ja) * 2016-01-12 2017-07-20 株式会社リコー 酸化物半導体
WO2018060240A1 (en) * 2016-09-27 2018-04-05 Luxembourg Institute Of Science And Technology (List) Uv detector comprising a rectifying p-n junction

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP2012216780A (ja) 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
US8679905B2 (en) 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
LU100462B1 (en) 2017-09-27 2019-03-29 Luxembourg Inst Science & Tech List TAILORING HOLES CARRIER CONCENTRATION IN CuXCrYO2

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1544907A1 (en) * 2003-12-17 2005-06-22 Hewlett-Packard Development Company, L.P. Transistor device having p-type delafossite channel
JP2016025256A (ja) * 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置
JP2017126607A (ja) * 2016-01-12 2017-07-20 株式会社リコー 酸化物半導体
WO2018060240A1 (en) * 2016-09-27 2018-04-05 Luxembourg Institute Of Science And Technology (List) Uv detector comprising a rectifying p-n junction

Also Published As

Publication number Publication date
JP7125787B2 (ja) 2022-08-25
US20200266277A1 (en) 2020-08-20
LU100461B1 (en) 2019-03-29
EP3688812B1 (en) 2023-08-02
EP3688812A1 (en) 2020-08-05
WO2019063703A1 (en) 2019-04-04
KR102561978B1 (ko) 2023-07-31
JP2020535638A (ja) 2020-12-03
US11316017B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
KR101258802B1 (ko) 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터
TWI566414B (zh) Thin film transistor and manufacturing method thereof
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
CN103038888B (zh) 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管
CN104272463B (zh) 薄膜晶体管和显示装置
CN107924822B (zh) 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
CN106489209B (zh) 薄膜晶体管
TWI525838B (zh) Thin film transistor
Dollinger et al. Vertical Organic Thin‐Film Transistors with an Anodized Permeable Base for Very Low Leakage Current
TWI594433B (zh) 氧化物半導體薄膜與其製造方法以及薄膜電晶體
CN101978503B (zh) 半导体基板、半导体基板的制造方法及半导体装置
Lee et al. Influences of Oxygen Plasma Posttreatment on Electrical Characteristics of Amorphous Indium–Gallium–Zinc–Oxide Thin‐Film Transistors
CN104124281A (zh) 双极性薄膜晶体管及其制备方法
JPWO2014136916A1 (ja) 酸窒化物半導体薄膜
KR102561978B1 (ko) 채널에 대한 전기 전도도를 완전히 제어하는 전계 효과 트랜지스터
KR20160133959A (ko) 이온주입을 통한 지지층 기반의 그래핀의 도핑 방법
KR102621515B1 (ko) CuxCryO2에서의 정공 캐리어 농도 조정
KR20220099559A (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타깃
KR102406298B1 (ko) 산화물 반도체층을 포함하는 박막 트랜지스터
JPH03212976A (ja) 透明導電酸化膜を含むｃｉｓ構造の処理方法
WO2022045568A1 (ko) 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터
Pfaendler et al. High-resistivity metal-oxide films through an interlayer of graphene grown directly on copper electrodes
JP2009054881A (ja) Ｇｅチャネル素子およびＧｅチャネル素子の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant