KR20200040959A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200040959A
KR20200040959A KR1020180120437A KR20180120437A KR20200040959A KR 20200040959 A KR20200040959 A KR 20200040959A KR 1020180120437 A KR1020180120437 A KR 1020180120437A KR 20180120437 A KR20180120437 A KR 20180120437A KR 20200040959 A KR20200040959 A KR 20200040959A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
light emitting
disposed
emitting device
Prior art date
Application number
KR1020180120437A
Other languages
English (en)
Other versions
KR102654268B1 (ko
Inventor
정재훈
이원호
임현덕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180120437A priority Critical patent/KR102654268B1/ko
Priority to PCT/KR2019/004871 priority patent/WO2020075939A1/ko
Priority to CN201980066437.6A priority patent/CN112840458B/zh
Priority to US17/284,349 priority patent/US11888092B2/en
Priority to EP19872163.1A priority patent/EP3866204A4/en
Publication of KR20200040959A publication Critical patent/KR20200040959A/ko
Application granted granted Critical
Publication of KR102654268B1 publication Critical patent/KR102654268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 전극, 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극을 부분적으로 덮도록 배치된 제1 절연층, 상기 제1 절연층 상의 적어도 일부에 배치된 제2 절연층, 상기 제1 전극과 상기 제2 전극 사이에서 상기 제2 절연층 상에 배치되고, 하면의 적어도 일부가 상기 제2 절연층과 화학 결합하는 발광 소자를 포함할 수 있다.

Description

표시 장치 {Display device}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 전극 표면에 형성된 유기물 패턴과 발광 소자가 화학적으로 결합된 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉서블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약한 점, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
반면에, 무기 발광 다이오드의 경우, 형광물질로 무기물 반도체를 이용하여, 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 발광 소자와 결합을 형성하여 발광 소자의 위치를 고정시키는 절연층을 포함하여, 발광 소자의 정렬도가 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 전극, 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극을 부분적으로 덮도록 배치된 제1 절연층, 상기 제1 절연층 상의 적어도 일부에 배치된 제2 절연층, 상기 제1 전극과 상기 제2 전극 사이에서 상기 제2 절연층 상에 배치되고, 하면의 적어도 일부가 상기 제2 절연층과 화학 결합하는 발광 소자를 포함할 수 있다.
상기 발광 소자는 상기 제2 절연층에 접촉하여 상기 화학 결합을 형성하고, 상기 발광 소자와 상기 제2 절연층이 접촉하는 영역은 상기 발광 소자와 상기 제2 절연층의 상기 화학 결합을 함유하는 결합형성영역을 포함할 수 있다.
상기 발광 소자는, 로드 형상의 반도체 코어, 상기 반도체 코어를 둘러싸는 절연피막 및 상기 절연피막에 결합된 소자 결합기를 포함하고, 상기 제2 절연층은 제2 작용기를 포함하며, 상기 발광 소자와 상기 제2 절연층의 상기 화학 결합은 상기 소자 결합기와 상기 제2 작용기의 화학 반응에 의해 이루어진 것일 수 있다.
상기 소자 결합기는, 주쇄부, 상기 주쇄부에 결합되고 상기 주쇄부와 상기 발광 소자를 연결하는 연결부 및 상기 주쇄부에 치환된 제1 작용기를 포함하며, 상기 제1 작용기는 상기 제2 작용기와 공유결합을 형성할 수 있다.
상기 제2 절연층은 일 방향으로 연장되어 배치된 적어도 하나의 절연패턴을 포함하고, 상기 적어도 하나의 절연패턴은 상기 일 방향과 교차하는 타 방향으로 이격되어 배치될 수 있다.
상기 제2 절연층은 상기 제1 전극과 부분적으로 중첩된 제1 절연패턴 및 상기 제2 전극과 부분적으로 중첩된 제2 절연패턴을 포함할 수 있다.
상기 제1 절연패턴은 상기 제1 전극의 양 측부와 중첩되되, 상기 제1 전극의 상기 양 측부 사이에는 중첩되지 않고, 상기 제2 절연패턴은 상기 제2 전극의 양 측부와 중첩되되, 상기 제2 전극의 상기 양 측부 사이에는 중첩되는 않을 수 있다.
상기 제1 절연패턴은 상기 제1 전극의 상기 제2 전극과 대향하는 일 측부와 중첩되고, 상기 발광 소자는 상기 제1 전극의 상기 일 측부와 상기 제2 전극의 상기 제1 전극과 대향하는 일 측부 사이에 배치될 수 있다.
상기 결합형성영역은 상기 제1 절연패턴 및 상기 제2 절연패턴 상에서 상기 발광 소자의 하면 중 양 측부에 인접하여 위치할 수 있다.
상기 제2 절연층은 상기 제1 전극과 상기 제2 전극이 이격된 사이에 배치된 제3 절연패턴을 포함할 수 있다.
상기 결합형성영역은 상기 제3 절연패턴 상에서 상기 발광 소자의 하면 중 중심부에 위치할 수 있다.
상기 제2 절연층은 상기 제1 전극과 상기 제2 전극이 이격된 영역과 중첩하고, 상기 제1 전극 및 상기 제2 전극을 부분적으로 덮도록 배치될 수 있다.
상기 제2 절연층은 상기 제2 전극의 양 측부 및 상기 제1 전극의 양 측부 중 상기 제2 전극과 대향하는 일 측부를 덮도록 배치될 수 있다.
상기 제1 전극은, 제1 방향으로 연장되는 제1 전극 줄기부 및 상기 제1 전극 줄기부에서 분지되고 상기 제1 방향과 교차하는 제2 방향으로 연장되어 배치된 적어도 하나의 제1 전극 가지부를 포함하고, 상기 제2 전극은, 상기 제1 방향으로 연장되되 상기 제1 전극 줄기부와 이격되어 배치되는 제2 전극 줄기부 및 상기 제2 전극 줄기부에서 분지되고 상기 제2 방향으로 연장되되 상기 제1 전극 가지부와 이격되도록 배치된 제2 전극 가지부를 포함할 수 있다.
상기 제2 절연층은 상기 제1 전극 가지부와 상기 제2 전극 가지부를 부분적으로 덮도록 배치되며, 상기 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 상기 제2 절연층과 접촉하도록 배치될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판상에 배치되되, 적어도 일부 영역이 상기 기판의 상면을 향해 돌출되고 서로 이격되어 배치되는 적어도 하나의 제1 격벽 및 제2 격벽, 상기 제1 격벽을 덮도록 배치되는 배치되는 제1 전극 및 상기 제2 격벽을 덮도록 배치되는 제2 전극, 상기 제1 전극, 상기 제2 전극 및 상기 제1 전극과 상기 제2 전극이 이격된 공간을 덮도록 배치되는 제1 절연층, 상기 제1 절연층 상의 적어도 일부에 배치된 제2 절연층, 상기 제1 전극과 상기 제2 전극 사이에서 상기 제2 절연층 상에 배치되고, 하면의 적어도 일부가 상기 제2 절연층과 화학 결합하는 발광 소자를 포함하고, 상기 발광 소자는 로드 형상의 반도체 코어, 상기 반도체 코어를 둘러싸는 절연피막 및 상기 절연피막에 결합된 소자 결합기를 포함하고, 상기 제2 절연층은 제2 작용기를 포함하며, 상기 발광 소자와 상기 제2 절연층의 상기 화학 결합은 상기 소자 결합기와 상기 제2 작용기의 화학 반응에 의해 이루어진 것일 수 있다.
상기 소자 결합기는 주쇄부, 상기 주쇄부에 결합되고 상기 주쇄부와 상기 발광 소자를 연결하는 연결부 및 상기 주쇄부에 치환된 제1 작용기를 포함하며, 상기 제1 작용기는 상기 제2 작용기와 공유결합을 형성할 수 있다.
상기 발광 소자는 상기 제2 절연층에 접촉하여 상기 화학 결합을 형성하고, 상기 발광 소자와 상기 제2 절연층이 접촉하는 영역은 상기 제1 작용기와 상기 제2 작용기의 공유결합을 함유하는 결합형성영역을 포함할 수 있다.
상기 제2 절연층은 상기 제1 전극과 상기 제2 전극이 서로 이격된 영역에 배치되고, 상기 결합형성영역은 상기 발광 소자의 하면 중 중심부에 위치할 수 있다.
상기 제2 절연층은 상기 제1 전극과 상기 제2 전극과 부분적으로 중첩되도록 연장되어 상기 제1 격벽과 상기 제2 격벽의 경사진 측면 상에 배치되고, 상기 결합형성영역은 상기 발광 소자의 하면 중 양 측부에 인접하여 위치할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자의 외면과 공유결합을 형성할 수 있는 절연층을 포함할 수 있다. 발광 소자는 절연층 상에서 고정될 수 있고, 표시 장치의 제조시 발광 소자의 정렬 상태 변화를 최소화 할 수 있다. 이에 따라, 발광 소자의 정렬도를 개선할 수 있고, 표시 장치는 각 화소의 발광 신뢰도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I'선, II-II' 선 및 III-III' 선을 따라 자른 단면도이다.
도 3은 도 2의 A 부분의 확대도이다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 5는 도 4의 B 부분의 확대도이다.
도 6 및 도 7은 일 실시예와 비교예에 따른 표시 장치의 제조방법 중 일부를 도시하는 개략도이다.
도 8 내지 도 13은 일 실시예에 따른 표시 장치의 제조방법 중 일부를 나타내는 단면도들이다.
도 14 내지 도 22는 다른 실시예에 따른 표시 장치의 평면도 및 단면도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
표시 장치(10)는 화소(PX)로 정의되는 영역을 적어도 하나 포함할 수 있다. 복수의 화소(PX)들은 표시 장치(10)의 표시부에 배치되어 각각 특정 파장대의 광을 표시 장치(10)의 외부로 방출할 수 있다. 도 1에서는 3개의 화소(PX1, PX2, PX3)들을 예시적으로 도시하였으나, 표시 장치(10)는 더 많은 수의 화소를 포함할 수 있음은 자명하다. 도면에서는 단면상 일 방향, 예컨대 제1 방향(D1)으로만 배치되는 복수의 화소(PX)들을 도시하고 있으나, 복수의 화소(PX)들은 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로도 배치될 수도 있다. 또한, 도 1의 화소(PX)들이 복수개로 분할되어 각각이 하나의 화소(PX)를 구성할 수도 있다. 반드시 도 1과 같이 화소들이 평행하게 제1 방향(D1)으로만 배치되지 않고 수직한 방향(또는, 제2 방향(D2))으로 배치되거나 지그재그형으로 배치되는 등 다양한 구조가 가능하다.
도면에서는 도시하지 않았으나, 표시 장치(10)는 발광 소자(300)가 배치되어 특정 색의 광을 표시하는 발광영역과 발광영역 이외의 영역으로 정의되는 비발광영역을 포함할 수 있다. 비발광영역은 표시 장치(10)의 외부에서 시인되지 않도록 특정 부재들에 의해 커버될 수 있다. 비발광영역에는 발광영역에 배치되는 발광 소자(300)를 구동하기 위한 다양한 부재들이 배치될 수 있다. 일 예로, 비발광영역에는 발광영역으로 전기신호를 인가하기 위한 배선, 회로부, 구동부 등이 배치될 수 있으나, 이에 제한되는 것은 아니다.
복수의 화소(PX)들은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 색을 표시할 수 있다. 발광 소자(300)에서 방출되는 광은 표시 장치(10)의 발광영역을 통해 외부에서 표시될 수 있다. 일 실시예에서, 서로 다른 색을 표시하는 화소(PX)마다 서로 다른 색을 발광하는 발광 소자(300)를 포함할 수 있다. 예를 들어, 적색을 표시하는 제1 화소(PX1)는 적색의 광을 발광하는 발광 소자(300)를 포함하고, 녹색을 표시하는 제2 화소(PX2)는 녹색의 광을 발광하는 발광 소자(300)를 포함하고, 청색을 표시하는 제3 화소(PX3)는 청색의 광을 방출하는 발광 소자(300)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 서로 다른 색을 나타내는 화소들이 동일한 색(예컨대 청색)을 발광하는 발광 소자(300)를 포함하고, 발광 경로 상에 파장 변환층이나 컬러 필터를 배치하여 각 화소의 색을 구현할 수도 있다. 경우에 따라서는 인접한 화소(PX)들이 같은 색의 광을 방출할 수도 있다.
도 1을 참조하면, 표시 장치(10)는 복수의 전극(210, 220)들과 복수의 발광 소자(300)를 포함할 수 있다. 각 전극(210, 220)들의 적어도 일부는 각 화소(PX) 내에 배치되어, 발광 소자(300)와 전기적으로 연결되고, 발광 소자(300)가 특정 색을 발광하도록 전기신호를 인가할 수 있다.
또한, 각 전극(210, 220)들의 적어도 일부는 발광 소자(300)를 정렬하기 위해, 화소(PX) 내에 전기장을 형성하는 데에 활용될 수 있다. 구체적으로 설명하면, 복수의 화소(PX)들에 발광 소자(300)를 정렬시킬 때, 화소(PX) 내에서 각 전극(210, 220) 사이에 발광 소자(300)를 정확하게 정렬시키는 것이 필요하다. 일 예로, 유전영동법을 이용하여 발광 소자(300)를 정렬시킬 때에는, 발광 소자(300)가 포함된 용액을 표시 장치(10)에 도포하고, 이에 교류 전원을 인가하여 전기장에 의한 커패시턴스를 형성함으로써 발광 소자(300)에 유전영동힘을 가해 정렬시킬 수 있다.
여기서, 발광 소자(300)를 정렬한 뒤 발광 소자(300)를 포함하는 용액이 건조되는 과정에서, 발광 소자(300)는 정렬 상태가 변할 수 있다. 상기 용액이 건조될 때 용액 분자가 전 영역에서 균일하게 휘발하지 못하고, 임의의 영역에서 먼저 휘발될 경우 상기 용액 내에서는 동유체력(Hydrodynamic Force)이 형성될 수 있다. 이러한 동유체력은 발광 소자(300)에 인가되어 발광 소자(300)의 위치를 이동시킬 수 있다.
일 실시예에 따른 표시 장치(10)는 발광 소자(300)가 각 전극(210, 220) 상에, 또는 각 전극(210, 220) 사이에 배치되는 제2 절연층(520, 도 2에 도시)과 결합을 형성할 수 있다. 이에 따라, 발광 소자(300)의 정렬 후 상기 용액을 건조시키는 과정에서, 발광 소자(300)에 동유체력이 인가되더라도 발광 소자(300)의 위치를 유지할 수 있어 발광 소자(300)의 정렬도를 향상시킬 수 있다. 보다 자세한 설명은 후술하기로 한다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 화소(PX)마다 분리된 화소 전극이고, 제2 전극(220)은 복수의 화소(PX)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드 전극이고, 다른 하나는 발광 소자(300)의 캐소드 전극일 수 있다. 다만, 이에 제한되지 않고 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
구체적으로, 제1 전극(210)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되되, 제2 방향(D2)으로 연장되는 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다. 제1 전극 줄기부(210S)는 도면에서는 도시하지 않았으나 일 단부는 신호인가패드에 연결되고, 타 단부는 제1 방향(D1)으로 연장되되, 각 화소(PX) 사이에서 전기적으로 연결이 분리될 수 있다. 상기 신호인가패드는 표시 장치(10) 또는 외부의 전력원과 연결되어 제1 전극 줄기부(210S)에 전기신호를 인가하거나, 발광 소자(300)의 정렬시 교류 전원을 인가할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 다시 말해, 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 화소(PX) 사이에서 이격되어 종지하되, 이웃 화소의 제1 전극 줄기부(210S)는 상기 일 화소의 제1 전극 줄기부(210S)의 연장선에 정렬될 수 있다.
이와 같은 제1 전극 줄기부(210S)의 배치는 제조 과정에서 하나의 연결된 줄기 전극으로 형성되었다가, 발광 소자(300)의 정렬 공정을 수행한 후에 레이저 등을 통해 단선되어 형성된 것일 수 있다. 이에 따라, 각 화소(PX)에 배치되는 제1 전극 줄기부(210S)는 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 각 화소(PX)들에 배치된 복수의 제1 전극 가지부(210B)들은 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)에 대향되어 배치되는 제2 전극 줄기부(220S)와 이격된 상태에서 종지될 수 있다. 즉, 제1 전극 가지부(210B)는 일 단부가 제1 전극 줄기부(210S)와 연결되고, 타 단부는 제2 전극 줄기부(220S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제1 전극 가지부(210B)는 각 화소(PX) 마다 전기적으로 분리되는 제1 전극 줄기부(210S)에 연결되어 있기 때문에, 각 화소(PX)별로 서로 다른 전기 신호를 인가받을 수 있다.
또한, 제1 전극 가지부(210B)는 각 화소(PX)에 하나 이상 배치될 수 있다. 도 1에서는 두개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않으며, 더 많은 수의 제1 전극 가지부(210B)가 배치될 수 있다. 이 경우, 제1 전극 가지부(210B)들은 복수개의 제2 전극 가지부(220B)와 교대로 이격된 상태로 배치되며, 그 사이에 복수개의 발광 소자(300)가 배치될 수 있다. 몇몇 실시예에서, 제1 전극 가지부(210B)들 사이에 제2 전극 가지부(220B)가 배치되어, 각 화소(PX)는 제2 전극 가지부(220B)를 기준으로 대칭구조를 가질 수 있다. 다만, 이에 제한되지 않는다.
제2 전극(220)은 제1 방향(D1)으로 연장되어 제1 전극 줄기부(210S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되되, 제2 방향(D2)으로 연장되어 제1 전극 가지부(210B)와 이격되어 대향하도록 배치되는 적어도 하나의 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)도 제1 전극 줄기부(210S)와 같이 일 단부는 신호인가패드에 연결될 수 있다. 다만, 제2 전극 줄기부(220S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 화소(PX)로 연장될 수 있다. 즉, 제2 전극 줄기부(220S)는 각 화소(PX) 사이에서 전기적으로 연결될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(220S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(220S)의 일 단에 연결되어 각 화소(PX)에 동일한 전기 신호를 인가할 수 있다.
제2 전극 가지부(220B)는 제2 전극 줄기부(220S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(220B)는 일 단부가 제2 전극 줄기부(220S)와 연결되고, 타 단부는 제1 전극 줄기부(210S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제2 전극 가지부(220B)는 각 화소(PX) 마다 전기적으로 연결되는 제2 전극 줄기부(220S)에 연결되어 있기 때문에, 각 화소(PX)마다 동일한 전기 신호를 인가 받을 수 있다.
또한, 제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하도록 배치될 수 있다. 여기서, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 각 화소(PX)의 중앙을 기준으로 서로 반대방향에서 이격되어 대향하므로, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 연장되는 방향이 반대일 수 있다. 다시 말해, 제1 전극 가지부(210B)는 제2 방향(D2)의 일 방향으로 연장되고, 제2 전극 가지부(220B)는 제2 방향(D2)의 타 방향으로 연장되어, 각 가지부의 일 단부는 화소(PX)의 중앙을 기준으로 서로 반대방향에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 화소(PX)의 중앙을 기준으로 동일한 방향에서 서로 이격되어 배치될 수도 있다. 이 경우, 각 전극 줄기부(210S, 220S)에서 분지되는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 동일한 방향으로 연장될 수도 있다.
도 1에서는 각 화소(PX) 내에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않으며, 더 많은 수의 제2 전극 가지부(220B)가 배치될 수 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에는 복수의 발광 소자(300)가 정렬될 수 있다. 구체적으로, 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극 가지부(210B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(220B)와 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 제2 방향(D2)으로 이격되고, 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서는 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
도 1에서는 도시하지 않았으나, 제1 전극 가지부(210B), 제2 전극 가지부(220B) 및 이들 사이에 이격된 간격을 부분적으로 덮도록 제1 절연층(510, 도 2에 도시)이 배치될 수 있다. 제1 절연층(510)은 각 전극(210, 220)을 보호함과 동시에 이들이 직접 접촉하지 않도록 절연시킬 수 있다. 또한, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격된 공간에 배치되는 제1 절연층(510) 상에는 발광 소자(300)가 정렬될 수 있다. 이에 따라 제1 절연층(510)은 발광 소자(300)가 다른 부재에 직접적으로 접촉되는 것을 방지할 수 있다. 제1 절연층(510)에 대한 보다 자세한 설명은 후술하기로 한다.
제1 절연층(510) 상에는 제2 절연층(520)이 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)가 정렬되는 각 전극 가지부(210B, 220B) 또는 이들이 이격된 공간과 중첩되도록 배치될 수 있다. 이에 따라, 제2 절연층(520)은 제1 절연층(510) 상에서 정렬되는 발광 소자(300)와 부분적으로 중첩될 수 있다. 다시 말해, 발광 소자(300)는 제1 전극 가지부(210B) 및 제2 전극 가지부(220B) 사이에서 정렬되되, 적어도 일부가 제2 절연층(520)과 중첩되도록 배치될 수 있다.
제2 절연층(520)은 제1 절연층(510) 상에서 패턴을 형성할 수 있다. 즉, 제2 절연층(520)은 제2 방향(D2)으로 연장되는 적어도 하나의 절연패턴을 포함하고, 상기 복수의 절연패턴들은 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 절연패턴은 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 중첩될 수 있다. 다만 이에 제한되지 않으며, 이들과 중첩되지 않도록 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격된 영역에만 중첩되도록 배치될 수도 있다.
도 1에서는 제2 절연층(520)의 절연패턴이 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 제1 방향(D1)의 양 측부를 덮되, 중심부는 중첩되지 않도록 배치된 것을 도시하고 있다. 이에 따라, 제2 절연층(520)은 제2 방향(D2)으로 연장되는 적어도 하나의 절연패턴이 각 화소(PX) 내에서 제1 방향(D1)으로 나열되는 형상을 가질 수도 있다.
또한, 제2 절연층(520)의 제2 방향(D2) 일 단부는 각 전극 가지부(210B, 220B)의 제2 방향(D2)으로 연장된 일 단부는 중첩되지 않도록 배치된다. 제2 절연층(520)의 제2 방향(D2) 타 단부는 각 전극 줄기부(210S, 220S)에서 이격된 상태로 종지할 수 있다.
다만, 제2 절연층(520)의 배치 및 구조는 이에 제한되는 것은 아니다. 다른 예로, 제2 절연층(520)은 각 전극(210, 220)과 중첩되지 않도록 배치되거나, 각 전극 가지부(210B, 220B)의 일 측부만을 덮도록 배치될 수도 있다. 제2 절연층(520)의 구조에 대한 보다 자세한 설명은 후술하기로 한다.
제2 절연층(520)은 각 전극 가지부(210B, 220B)의 일부 영역이 노출되도록 배치됨으로써, 상기 노출된 영역에서 후술하는 접촉 전극(260)과 각 전극 가지부(210B, 220B)는 컨택될 수 있다. 이에 따라, 각 전극(210, 220)으로 인가되는 전기신호는 접촉 전극(260)을 통해 발광 소자(300)로 전달될 수 있다.
한편, 제2 절연층(520)은 그 위에 정렬된 발광 소자(300)와 결합을 형성할 수 있다. 발광 소자(300)와 제2 절연층(520)은 각각 상호 결합을 형성할 수 있는 작용기를 포함할 수 있다. 일 실시예에 따르면, 발광 소자(300)는 제1 작용기(385c)를 포함하고, 제2 절연층(520)은 제2 작용기(521)를 포함하며, 제1 작용기(385c)와 제2 작용기(521)는 공유결합은 형성할 수 있다. 상기 작용기 간에 형성되는 결합은 발광 소자(300)를 제2 절연층(520) 상에서 고정시킬 수 있다.
이에 따라 표시 장치(10)의 제조 과정에서, 제2 절연층(520)은 발광 소자(300)와 화학적 결합을 형성하고, 발광 소자(300)는 각 전극(210, 220)과의 연결이 분리되지 않도록 고정될 수 있다. 즉, 발광 소자(300)는 동유체력이 인가되어도 초기의 정렬된 위치를 유지할 수 있고, 최종적으로 제조된 표시 장치(10)에서 발광 소자(300)의 정렬도를 개선시킬 수 있다. 보다 구체적인 설명은 다른 도면을 참조하여 후술하기로 한다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에는 각각 접촉 전극(260)이 배치될 수 있다. 접촉 전극(260)은 도 1에서 도시되지 않은 제1 절연층(510)과 그 위에 배치되는 제2 절연층(520) 상에 배치될 수 있다. 즉, 접촉 전극(260)은 실질적으로 제1 절연층(510) 및 제2 절연층(520) 상에 배치되되, 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 중첩되도록 배치될 수 있다.
복수의 접촉 전극(260)은 제2 방향(D2)으로 연장되어 배치되되, 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(260)은 발광 소자(300)의 적어도 일 단부와 접촉될 수 있으며, 접촉 전극(260)은 제1 전극(210) 또는 제2 전극(220)과 컨택되어 전기 신호를 인가받을 수 있다.
접촉 전극(260)이 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 컨택되는 영역은 이들을 부분적으로 덮는 제2 절연층(520)이 패터닝되어 노출된 영역일 수 있다. 이에 따라, 접촉 전극(260)은 제1 전극(210)과 제2 전극(220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(260)은 각 전극 가지부(210B, 220B) 상에서 이들을 부분적으로 덮도록 배치되며, 발광 소자(300)의 일 단부 또는 타 단부와 접촉되는 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다.
제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 일 단부와 접촉되어, 발광 소자(300)를 제1 전극(210)과 전기적으로 연결시킬 수 있다. 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 타 단부와 접촉되어, 발광 소자(300)를 제2 전극(220)과 전기적으로 연결시킬 수 있다.
몇몇 실시예에서, 제1 전극 가지부(210B) 또는 제2 전극 가지부(220B)와 전기적으로 연결되는 발광 소자(300)의 양 단부는 n형 또는 p형으로 도핑된 도전형 반도체층일 수 있다. 제1 전극 가지부(210B)와 전기적으로 연결되는 발광 소자(300)의 일 단부가 p형으로 도핑된 도전형 반도체층일 경우, 제2 전극 가지부(220B)와 전기적으로 연결되는 발광 소자(300)의 타 단부는 n형으로 도핑된 도전형 반도체층일 수 있다. 다만, 이에 제한되는 것은 아니며, 그 반대의 경우일 수도 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에서 이들을 부분적으로 덮도록 배치될 수 있다. 도 1과 같이, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 방향(D2)으로 연장되며, 서로 이격되어 대향하도록 배치될 수 있다. 다만, 제1 접촉 전극(261)과 제2 접촉 전극(262)의 일 단부는 각 전극 가지부(210B, 220B)의 일 단부가 일부 노출되도록 종지할 수 있다. 또한, 제1 접촉 전극(261)과 제2 접촉 전극(262)의 타 단부는 각 전극 줄기부(210S, 220S)와 중첩되지 않도록 이격된 상태로 종지할 수 있다. 다만, 이에 제한되는 것은 아니며, 각 전극 가지부(210B, 220B)를 덮을 수도 있다.
한편, 도 1에 도시된 바와 같이, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 후술하는 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결될 수 있다. 도 1에서는 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S) 상의 컨택홀은 각 화소(PX) 별로 배치된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 상술한 바와 같이, 제2 전극 줄기부(220S)의 경우 인접한 화소(PX)로 연장되어 전기적으로 연결될 수 있기 때문에, 몇몇 실시예에서 제2 전극 줄기부(220S)는 하나의 컨택홀을 통해 박막 트랜지스터와 전기적으로 연결될 수 있다.
또한, 도 1에서는 도시하지 않았으나, 표시 장치(10)는 각 전극(210, 220) 및 발광 소자(300)의 적어도 일부를 덮도록 배치되는 제3 절연층(530, 도 2에 도시), 제4 절연층(540, 도 2에 도시) 및 패시베이션층(550, 도 2에 도시)을 포함할 수 있다. 이들 간의 배치와 구조 등은 도 2를 참조하여 후술한다.
이하에서는 도 2를 참조하여, 표시 장치(10) 상에 배치되는 복수의 부재들의 보다 구체적인 구조에 대하여 설명한다.
도 2는 도 1의 I-I'선, II-II' 선 및 III-III' 선을 따라 자른 단면도이다. 도 2는 일 화소(PX)만을 도시하고 있으나, 다른 화소의 경우에도 동일하게 적용될 수 있다. 도 2는 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 기판(110), 기판(110) 상에 배치된 적어도 하나의 박막 트랜지스터(120, 140), 박막 트랜지스터(120, 140) 상부에 배치된 전극(210, 220)들과 발광 소자(300)를 포함할 수 있다. 박막 트랜지스터는 제1 박막 트랜지스터(120)와 제2 박막 트랜지스터(140)를 포함할 수 있으며, 이들은 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 각 박막 트랜지스터(120, 140)는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 제1 전극(210)은 제1 박막 트랜지스터(120)의 드레인 전극과 전기적으로 연결될 수 있다. 도면에서는 제1 전극(210)이 제1 박막 트랜지스터(120)와 직접 연결된 것을 도시하고 있으나, 이에 제한되지 않는다. 제1 전극(210)과 제1 박막 트랜지스터(120)는 임의의 도전층을 통해 서로 전기적으로 연결될 수 있다.
더욱 구체적으로 설명하면, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 박막 트랜지스터(120)의 제1 활성층(126), 제2 박막 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연층(170)이 배치된다. 제1 게이트 절연층(170)은 반도체층을 덮는다. 제1 게이트 절연층(170)은 박막 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 게이트 절연층(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연층(170)을 사이에 두고 제1 박막 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 박막 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 게이트 절연층(180)이 배치된다. 제2 게이트 절연층(180)은 층간 절연막일 수 있다. 제2 게이트 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 게이트 절연층(180) 상에는 제2 도전층이 배치된다. 제2 도전층은 제2 게이트 절연층(180)을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함한다. 커패시터 전극(128)은 제1 게이트 전극(121)과 유지 커패시터를 이룰 수 있다.
제2 도전층은 상술한 제1 도전층과 동일하게 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 층간절연층(190)이 배치된다. 층간절연층(190)은 층간 절연막일 수 있다. 더 나아가, 층간절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 층간절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
층간절연층(190) 상에는 제3 도전층이 배치된다. 제3 도전층은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 박막 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제1 컨택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제2 컨택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제3 컨택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 절연기판층(200)이 배치된다. 절연기판층(200)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 절연기판층(200)의 표면은 평탄할 수 있다.
절연기판층(200) 상에는 복수의 격벽(410, 420)이 배치될 수 있다. 복수의 격벽(410, 420)은 각 화소(PX) 내에서 서로 이격되어 대향하도록 배치되고, 서로 이격된 격벽(410, 420), 예컨대 제1 격벽(410) 및 제2 격벽(420) 상에는 각각 제1 전극(210)과 제2 전극(220)이 배치될 수 있다. 도 1에서는 하나의 화소(PX) 내에 3개의 격벽(410, 420), 구체적으로 2개의 제1 격벽(410)과 하나의 제2 격벽(420)이 배치되어, 각각 이들을 덮도록 제1 전극(210)과 제2 전극(220)이 배치되는 경우를 도시하고 있다. 도 2에서는 이들 중 하나의 제1 격벽(410)과 하나의 제2 격벽(420)의 단면도만을 도시하고 있으며, 이들의 배치 구조는 도 2에서 도시되지 않은 다른 제1 격벽(410)의 경우에도 동일하게 적용될 수 있다.
다만, 격벽(410, 420)의 수는 이에 제한되지 않는다. 예를 들어, 하나의 화소(PX) 내에 더 많은 수의 격벽(410, 420)이 배치되어 더 많은 수의 제1 전극(210)과 제2 전극(220)이 배치될 수도 있다. 격벽(410, 420)은 그 위에 제1 전극(210)이 배치되는 적어도 하나의 제1 격벽(410)과, 그 위에 제2 전극(220)이 배치되는 적어도 하나의 제2 격벽(420)을 포함할 수도 있다. 이 경우, 제1 격벽(410)과 제2 격벽(420)은 서로 이격되어 대향하도록 배치되되, 복수의 격벽들이 일 방향으로 서로 교대로 배치될 수 있다. 몇몇 실시예에서, 두개의 제1 격벽(410)이 이격되어 배치되고, 상기 이격된 제1 격벽(410) 사이에 하나의 제2 격벽(420)이 배치될 수도 있다.
또한, 도 2에서는 도시하지 않았으나, 상술한 바와 같이 제1 전극(210)과 제2 전극(220)은 각각 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함할 수 있다. 즉, 도 2의 제1 격벽(410)과 제2 격벽(420) 상에는 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다.
복수의 격벽(410, 420)은 실질적으로 동일한 물질로 이루어져 하나의 공정에서 형성될 수 있다. 이 경우, 격벽(410, 420)은 하나의 격자형 패턴을 이룰 수도 있다. 격벽(410, 420)은 폴리이미드(PI)를 포함할 수 있다.
한편, 도면에서는 도시하지 않았으나, 복수의 격벽(410, 420)들 중 적어도 일부는 각 화소(PX)의 경계에 배치되어 이들을 서로 구분할 수도 있다. 이 경우, 화소(PX)의 경계에 배치되는 격벽(410, 420) 상에는 전극(210, 220)이 배치되지 않을 수 있다. 이러한 격벽들도 상술한 제1 격벽(410) 및 제2 격벽(420)과 함께 실질적으로 격자형 패턴으로 배치될 수 있다. 각 화소(PX)의 경계에 배치되는 격벽(410, 420) 중 적어도 일부는 표시 장치(10)의 전극 라인을 커버하도록 형성될 수도 있다. 다만, 이에 제한되지 않으며, 각 전극(210, 220)이 배치되는 제1 격벽(410) 및 제2 격벽(420) 이외의 격벽들은 전극(210, 220)을 형성한 뒤 추가적인 공정을 수행하여 배치될 수도 있다.
복수의 격벽(410, 420)은 절연기판층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(410, 420)은 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 경사를 가지고 돌출된 구조의 격벽(410, 420)은 그 위에 배치되는 반사층(211, 221)이 입사되는 광을 반사시킬 수 있다. 발광 소자(300)에서 반사층(211, 221)으로 향하는 광은 반사되어 표시 장치(10)의 외부 방향, 예를 들어, 격벽(410, 420)의 상부로 전달될 수 있다. 돌출된 구조의 격벽(410, 420)은 그 형상이 특별히 제한되지 않는다. 도 2에서는 측면이 경사지고, 상면이 평탄하여 모서리가 각진 형태인 것을 도시하고 있으나, 이에 제한되지 않으며 곡선형으로 돌출된 구조일 수도 있다.
복수의 격벽(410, 420) 상에는 반사층(211, 221)이 배치될 수 있다.
제1 반사층(211)은 제1 격벽(410)을 덮으며, 일부는 절연기판층(200)을 관통하는 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된다. 제2 반사층(221)은 제2 격벽(420)을 덮으며, 일부는 절연기판층(200)을 관통하는 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결된다.
제1 반사층(211)은 화소(PX) 내에서 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 따라서, 제1 박막 트랜지스터(120)는 화소(PX)와 중첩되는 영역에 배치될 수 있다. 도 1에서는 제1 전극 줄기부(210S)상에 배치된 제1 전극 컨택홀(CNTD)을 통해 제1 박막 트랜지스터(120)와 전기적으로 연결되는 것을 도시하고 있다. 즉, 제1 전극 컨택홀(CNTD)은 제4 컨택홀(319_1)일 수 있다.
제2 반사층(221)도 화소(PX) 내에서 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 2에서는 일 화소(PX) 내에서 제2 반사층(221)이 제5 컨택홀(319_2)을 통해 연결되는 것을 도시하고 있다. 도 1에서는 제2 전극 줄기부(220S) 상의 복수의 제2 전극 컨택홀(CNTS)을 통해 각 화소(PX)의 제2 전극(220)이 전원 배선(161)과 전기적으로 연결되는 것을 도시하고 있다. 즉, 제2 전극 컨택홀(CNTS)은 제5 컨택홀(319_2)일 수 있다.
상술한 바와 같이, 도 1에서는 제1 전극 컨택홀(CNTD)과 제2 전극 컨택홀(CNTS)은 각각 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)상에 배치된다. 이에 따라, 도 2는 표시 장치(10)의 단면도상, 제1 전극(210) 및 제2 전극(220)은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 배치되는 격벽(410, 420)과 이격된 영역에서 각각 제4 컨택홀(319_1) 및 제5 컨택홀(319_2)을 통해 제1 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결되는 것을 도시하고 있다.
다만, 이에 제한되는 것은 아니다. 예를 들어, 도 1에서 제2 전극 컨택홀(CNTS)은 제2 전극 줄기부(220S) 상에서도 다양한 위치에 배치될 수 있고, 경우에 따라서는 제2 전극 가지부(220B) 상에 위치할 수도 있다. 또한, 몇몇 실시예에서는, 제2 반사층(221)은 일 화소(PX) 이외의 영역에서 하나의 제2 전극 컨택홀(CNTS) 또는 제5 컨택홀(319_2)과 연결될 수 있다.
표시 장치(10)의 화소(PX)가 배치된 발광영역 이외의 영역, 예컨대, 발광영역의 외측부에는 발광 소자(300)가 배치되지 않는 비발광영역이 존재할 수 있다. 상술한 바와 같이, 각 화소(PX)의 제2 전극(220)들은 서로 제2 전극 줄기부(220S)를 통해 전기적으로 연결되어, 동일한 전기 신호를 인가받을 수 있다.
몇몇 실시예에서, 제2 전극(220)은 표시 장치(10)의 외측부에 위치한 상기 비발광영역에서 제2 전극 줄기부(220S)가 하나의 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 1의 표시 장치(10)와 달리, 제2 전극 줄기부(220S)가 하나의 컨택홀을 통해 전원 전극(162)과 연결되더라도, 제2 전극 줄기부(220S)는 인접한 화소(PX)에 연장되어 배치되고 전기적으로 연결되어 있기 때문에, 각 화소(PX)의 제2 전극 가지부(220B)에 동일한 전기 신호를 인가할 수도 있다. 표시 장치(10)의 제2 전극(220)의 경우, 전원 전극(162)으로부터 전기신호를 인가 받기 위한 컨택홀의 위치는 표시 장치(10)의 구조에 따라 다양할 수도 있다.
한편, 다시 도 1과 도 2를 참조하면, 반사층(211, 221)은 발광 소자(300)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 반사층(211, 221)은 은(Ag), 구리(Cu) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 반사층(211) 및 제2 반사층(221) 상에는 각각 제1 전극층(212) 및 제2 전극층(222)이 배치될 수 있다.
제1 전극층(212)은 제1 반사층(211)의 바로 위에 배치된다. 제1 전극층(212)은 제1 반사층(211)과 실질적으로 동일한 패턴을 가질 수 있다. 제2 전극층(222)은 제2 반사층(221)의 바로 위에 배치되되, 제1 전극층(212)과 이격되도록 배치된다. 제2 전극층(222)은 제2 반사층(221)과 실질적으로 동일한 패턴을 가질 수 있다.
일 실시예에서, 전극층(212, 222)은 각각 하부의 반사층(211, 221)을 덮을 수 있다. 즉, 전극층(212, 222)은 반사층(211, 221)보다 크게 형성되어 반사층(211, 221)의 단부 측면을 덮을 수 있다. 그러나, 이에 제한되는 것은 아니다.
제1 전극층(212)과 제2 전극층(222)은 각각 제1 박막 트랜지스터(120) 또는 전원 전극(162)과 연결된 제1 반사층(211)과 제2 반사층(221)으로 전달되는 전기 신호를 후술할 접촉 전극(261, 262)들에 전달할 수 있다. 전극층(212, 222)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 전극층(212, 222)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 반사층(211, 221)과 전극층(212, 222)은 ITO, IZO, ITZO 등과 같은 투명도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(211, 221)과 전극층(212, 222)은 ITO/은(Ag)/ITO의 적층구조를 형성할 수도 있다.
제1 격벽(410) 상에 배치되는 제1 반사층(211)과 제1 전극층(212)은 제1 전극(210)을 이룬다. 제1 전극(210)은 제1 격벽(410)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제1 전극(210)은 상기 돌출된 영역에서 절연기판층(200)과 접촉할 수 있다. 제2 격벽(420) 상에 배치되는 제2 반사층(221)과 제2 전극층(222)은 제2 전극(220)을 이룬다. 제2 전극(220)은 제2 격벽(420)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제2 전극(220)은 상기 돌출된 영역에서 절연기판층(200)과 접촉할 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 격벽(410)과 제2 격벽(420)의 전 영역을 커버하도록 배치될 수 있다. 다만, 상술한 바와 같이, 제1 전극(210)과 제2 전극(220)은 서로 이격되어 대향하도록 배치된다. 각 전극들이 이격된 사이에는 후술할 바와 같이 제1 절연층(510)이 배치되고, 그 상부에 제2 절연층(520) 및 발광 소자(300)가 배치될 수 있다.
또한, 제1 반사층(211)은 제1 박막 트랜지스터(120)로부터 구동 전압을 전달받을 수 있고, 제2 반사층(221)은 전원 배선(161)으로부터 전원 전압을 전달받을 수 있으므로, 제1 전극(210)과 제2 전극(220)은 각각 구동 전압과 전원 전압을 전달받는다.
구체적으로, 제1 전극(210)은 제1 박막 트랜지스터(120)와 전기적으로 연결되고, 제2 전극(220)은 전원 배선(161)과 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(210)과 제2 전극(220) 상에 배치되는 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 상기 구동 전압과 전원 전압을 인가 받을 수 있다. 상기 구동 전압과 전원 전압은 발광 소자(300)로 전달되고, 발광 소자(300)에 소정이 전류가 흐르면서 광을 방출할 수 있다.
제1 전극(210) 및 제2 전극(220) 상에는 이들을 부분적으로 덮는 제1 절연층(510)이 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 또한, 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)이 이격된 공간에도 배치될 수 있다. 도 1을 기준으로 설명하면, 제1 절연층(510)은 평면상 제1 전극 가지부(210B) 및 제2 전극 가지부(220B) 사이의 공간을 따라 섬형 또는 선형 형상을 가지도록 배치될 수 있다.
도 2에서는 하나의 제1 전극(210, 예컨대 제1 전극 가지부(210B))과 하나의 제2 전극(220, 예컨대 제2 전극 가지부(220B)) 사이의 이격된 공간에 제1 절연층(510)이 배치된 것을 도시하고 있다. 다만, 상술한 바와 같이 제1 전극(210)과 제2 전극(220)은 복수개일 수 있으므로, 제1 절연층(510)은 하나의 제1 전극(210)과 다른 제2 전극(220) 또는 하나의 제2 전극(220)과 다른 제1 전극(210) 사이에도 배치될 수 있다.
제1 절연층(510)은 각 전극(210, 220) 상의 일부 영역, 예컨대, 제1 전극(210)과 제2 전극(220)이 대향하는 방향으로 돌출된 영역 중 일부와 중첩될 수 있다. 격벽(410, 420)의 경사진 측면 및 평탄한 상면과 각 전극(210, 220)이 중첩되는 영역에도 제1 절연층(510)이 배치될 수 있다. 또한, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)이 서로 대향하는 각 측부의 반대편에서도 이들을 부분적으로 덮도록 배치될 수 있다. 즉, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 중심부만을 노출시키도록 배치될 수 있다.
제1 절연층(510)은 발광 소자(300)와 절연기판층(200) 사이에 배치될 수 있다. 제1 절연층(510)의 하면은 절연기판층(200)에 접촉하고, 제1 절연층(510)의 상면에 발광 소자(300)가 배치될 수 있다. 그리고 제1 절연층(510)은 양 측면에서 각 전극(210, 220)과 접촉하여, 이들을 전기적으로 상호 절연시킬 수 있다.
일 예로, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)이 서로 대향하는 방향으로 돌출된 각 단부를 덮을 수 있다. 제1 절연층(510)은 절연기판층(200)과 하면의 일부가 접촉할 수 있고, 각 전극(210, 220)과 하면의 일부 및 측면이 접촉할 수 있다. 이에 따라, 제1 절연층(510)은 각 전극(210, 220)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 발광 소자(300)의 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)가 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(300)의 손상을 방지할 수 있다.
다만, 이에 제한되지 않으며, 몇몇 실시예에서는 제1 절연층(510)이 제1 전극(210)과 제2 전극(220) 상의 영역 중에서 격벽(410, 420)의 경사진 측면과 중첩되는 영역에만 배치될 수도 있다. 이 경우, 제1 절연층(510)의 하면은 격벽(410, 420)의 경사진 측면에서 종지하고, 격벽(410, 420)의 경사진 측면 중 일부 상에 배치되는 각 전극(210, 220)은 노출되어 접촉 전극(260)과 컨택될 수 있다.
또한, 제1 절연층(510)은 발광 소자(300)의 양 단부는 노출되도록 배치될 수 있다. 이에 따라, 접촉 전극(260)은 상기 각 전극(210, 220)의 노출된 상부면과 발광 소자(300)의 양 단부와 접촉될 수 있고, 접촉 전극(260)은 제1 전극(210)과 제2 전극(220)으로 인가되는 전기 신호를 발광 소자(300)로 전달할 수 있다.
제1 절연층(510) 상에는 제2 절연층(520)이 배치된다. 제2 절연층(520)은 제1 절연층(510) 상에 배치되되, 제1 전극(210) 및 제2 전극(220) 사이에 정렬되는 발광 소자(300)와 부분적으로 중첩될 수 있다.
도 2에서는 제2 절연층(520)이 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치되며, 이들이 서로 이격된 공간에는 배치되지 않은 것을 도시하고 있다. 다시 말해, 제2 절연층(520)은 실질적으로 제1 절연층(510)과 동일한 형상으로 배치되되, 발광 소자(300)의 하면 중 중심부에서 중첩되는 영역에는 배치되지 않을 수 있다.
다만, 이에 제한되는 것은 아니다. 제2 절연층(520)은 제1 절연층(510)과는 별개의 구조를 갖고 배치될 수 있다. 이에 대한 자세한 설명은 다른 실시예들이 참조된다.
제2 절연층(520)은 유기물 재료를 포함할 수 있다. 제2 절연층(520)은 발광 소자(300)가 다른 전극(210, 220)들과 직접 접촉하는 것을 방지하는 보호층의 기능을 수행할 수 있다. 또한, 상술한 바와 같이 제2 절연층(520)은 제2 작용기(521)를 포함하여 발광 소자(300)와 결합을 형성할 수 있다.
제1 절연층(510)의 하면은 각 전극(210, 220)과 접촉하여 이들을 보호함과 동시에 서로 직접 접촉하지 않도록 절연시킬 수 있다. 또한, 제1 절연층(510)의 상면은 부분적으로 발광 소자(300)와 접촉할 수 있으며, 발광 소자(300)가 각 전극(210, 220)과 직접 접촉하는 것을 방지할 수도 있다. 반면에, 제2 절연층(520)의 하면은 각 전극(210, 220)과 직접 접촉하지 않고 제1 절연층(510)과만 접촉할 수 있다. 제2 절연층(520)은 발광 소자(300)를 보호함과 동시에, 상면이 부분적으로 발광 소자(300)와 결합함으로써 제1 절연층(510) 상에서 발광 소자(300)를 고정시키는 기능을 수행할 수 있다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 적어도 하나 배치될 수 있으며, 발광 소자(300)의 하면은 제2 절연층(520)과 중첩되는 영역을 포함할 수 있다. 발광 소자(300)와 제2 절연층(520)이 중첩되는 영역에서, 발광 소자(300)의 제1 작용기(385c)와 제2 절연층(520)의 제2 작용기(521)는 공유결합을 형성할 수 있다.
도 3은 도 2의 A 부분의 확대도이다.
도 3에서는 설명의 편의를 위해, 발광 소자(300)와 제2 절연층(520)이 이격된 것을 도시하고 있다. 다만, 이는 소자 결합기(385)의 제1 작용기(385c)와 제2 절연층(520)의 제2 작용기(521)의 결합관계를 설명하기 위해 도시된 것이며, 표시 장치(10)에서 발광 소자(300)와 제2 절연층(520)은 접촉한 상태로 배치될 수 있다.
도 3을 참조하면, 발광 소자(300)는 소자 결합기(385)를 포함하며, 소자 결합기(385)는 주쇄부(385a), 연결기(385b) 및 제1 작용기(385c)를 포함할 수 있다. 제2 절연층(520)은 제1 작용기(385c)와 공유결합을 형성할 수 있는 제2 작용기(521)를 포함한다. 제1 작용기(385c)와 제2 작용기(521)가 형성하는 공유결합은 발광 소자(300)와 제2 절연층(520)이 중첩되는 영역에서 발광 소자(300)를 고정시킬 수 있다. 이에 따라, 발광 소자(300)는 표시 장치(10)의 제조 공정을 수행하더라고 최초의 정렬된 위치를 유지할 수 있다. 최종적으로 제조된 표시 장치(10)는 발광 소자(300)가 높은 정렬도를 가지며 발광 소자(300)의 연결 또는 컨택불량을 줄일 수 있다.
한편, 도 2에서는 단면상 제1 전극(210)과 제2 전극(220) 사이에 하나의 발광 소자(300)가 배치된 것을 도시하고 있으나, 도 1과 같이 평면상 다른 방향(예컨대, 제2 방향(D2))으로 복수의 발광 소자(300)들이 배치될 수 있음은 자명하다.
발광 소자(300)는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)의 양 단부는 각각 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 컨택될 수 있다.
도 1에서는 각 화소(PX) 내에 동일한 색의 광을 방출하는 발광 소자(300)만이 배치된 경우를 예시하고 있다. 다만, 이에 제한되지 않고 상술한 바와 같이 서로 다른 색의 광을 방출하는 발광 소자(300)들이 하나의 화소(PX) 내에 함께 배치될 수도 있다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있다. 발광 소자(300)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 발광 소자(300)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(300)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 발광 물질에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드가 특정 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
몇몇 실시예에서 발광 소자(300)는 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 적층된 구조를 가질 수 있다. 발광 소자(300)의 상기 적층순서는 절연기판층(200)에 수평한 방향으로 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 배치될 수 있다. 다시 말해, 상기 복수의 층들이 적층된, 발광 소자(300)는 절연기판층(200)과 수평한 가로방향으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에서 상술한 적층 방향이 반대가 되도록 정렬될 수도 있다. 발광 소자(300)의 구조에 대한 자세한 설명은 후술하기로 한다.
제3 절연층(530)은 발광 소자(300) 상의 적어도 일부 영역과 중첩되도록 배치될 수 있다. 제3 절연층(530)은 발광 소자(300)를 보호함과 동시에 제1 전극(210)과 제2 전극(220) 사이에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다.
도 2에서는 제3 절연층(530)이 단면도상 발광 소자(300)의 상부면에 배치된 것을 도시하고 있으나, 제3 절연층(530)은 발광 소자(300)의 외면을 감싸도록 배치될 수 있다. 즉, 제1 절연층(510)과 같이 제3 절연층(530)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이의 공간을 따라 제2 방향(D2)으로 연장되어 섬형 또는 선형의 형상을 갖도록 배치될 수 있다.
또한, 제3 절연층(530)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510)이 접하는 영역에도 배치될 수 있다. 이는 표시 장치(10)의 제조 시, 제1 절연층(510) 상에 발광 소자(300)가 정렬되고 그 위에 제3 절연층(530)이 배치될 때 형성된 것일 수도 있다. 발광 소자(300)의 하면과 접하는 제1 절연층(510)에 일부 공극이 형성되면, 제3 절연층(530)이 형성될 때 상기 공극으로 제3 절연층(530)의 재료 중 일부가 침투하여 형성된 것일 수 있다.
제3 절연층(530)은 발광 소자(300)의 양 측면이 노출되도록 배치된다. 즉, 단면상 발광 소자(300)의 상부면에 배치된 제3 절연층(530)은 일 축방향으로 측정된 길이가 발광 소자(300)보다 짧아서, 제3 절연층(530)은 발광 소자(300)의 상기 양 측면보다 내측으로 함몰될 수 있다. 이에 따라, 제1 절연층(510), 발광 소자(300) 및 제3 절연층(530)은 측면이 계단식으로 적층될 수 있다. 이 경우 후술하는 접촉 전극(261, 262)은 발광 소자(300)의 양 단부 측면과 원활하게 접촉이 이루어질 수 있다. 다만, 이에 제한되지 않으며, 제3 절연층(530)의 길이와 발광 소자(300)의 길이가 일치하여 양 측부들이 정렬될 수 있다.
한편, 제3 절연층(530)은 제1 절연층(510) 및 제2 절연층(520)을 덮도록 배치된 뒤 일부 영역, 예컨대, 발광 소자(300)가 접촉 전극(260)과 컨택되도록 노출되는 영역에서 패터닝되어 형성된 것일 수 있다. 제3 절연층(530)을 패터닝하는 단계는 통상적인 건식 식각 또는 습식 식각을 통해 수행할 수 있다. 여기서, 제1 절연층(510)이 패터닝되지 않도록 하기 위해, 제1 절연층(510)과 제3 절연층(530)은 서로 다른 식각 선택비를 갖는 재료를 포함할 수 있다. 다시 말해, 제3 절연층(530)을 패터닝할 때, 제1 절연층(510)은 에칭 스토퍼(etching stopper)의 기능을 수행할 수도 있다.
이에 따라 제3 절연층(530)이 발광 소자(300)의 외면을 덮고, 발광 소자(300)의 양 단부는 노출되도록 패터닝 하더라도, 제1 절연층(510)은 재료가 손상되지 않는다. 특히, 발광 소자(300)와 접촉 전극(260)이 컨택되는 발광 소자(300)의 양 단부에서 제1 절연층(510)과 발광 소자(300)는 매끄러운 접촉면을 형성할 수 있다.
제3 절연층(530) 상에는 제1 전극(210) 상에 배치되고, 제3 절연층(530)의 적어도 일부와 중첩되는 제1 접촉 전극(261), 제2 전극(220) 상에 배치되고, 제3 절연층(530)의 적어도 일부와 중첩되는 제2 접촉 전극(262)이 배치될 수 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210)과 제2 전극(220)의 상부면에 배치될 수 있다. 구체적으로, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 절연층(510)과 제2 절연층(520)이 패터닝되어 제1 전극(210)과 제2 전극(220)의 일부가 노출되는 영역에서 각각 제1 전극층(212) 및 제2 전극층(222)과 접촉할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 발광 소자(300)의 일 단부 측면, 예컨대 제1 도전형 반도체(310), 제2 도전형 반도체(320) 또는 전극 물질층(370)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제1 전극층(212) 및 제2 전극층(222)에 인가된 전기 신호를 발광 소자(300)에 전달할 수 있다.
제1 접촉 전극(261)은 제1 전극(210) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(300), 제1 절연층(510), 제2 절연층(520) 및 제3 절연층(530)과 접촉할 수 있다. 제1 접촉 전극(261)의 제2 접촉 전극(262)이 배치된 방향의 일 단부는 제3 절연층(530) 상에 배치된다. 제2 접촉 전극(262)은 제2 전극(220) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(300), 제1 절연층(510), 제2 절연층(520) 및 제4 절연층(540)과 접촉할 수 있다. 제2 접촉 전극(262)의 제1 접촉 전극(261)이 배치된 방향의 일 단부는 제4 절연층(540) 상에 배치된다.
제1 절연층(510), 제2 절연층(520) 및 제3 절연층(530)은 제1 격벽(410)과 제2 격벽(420)의 상부면에서 제1 전극(210)과 제2 전극(220)을 덮도록 배치된 영역이 패터닝될 수 있다. 이에 따라, 제1 전극(210)과 제2 전극(220)은 각각 제1 전극층(212) 및 제2 전극층(222)이 노출되고, 상기 노출된 영역에서 각 접촉 전극(261, 262)과 전기적으로 연결될 수 있다.
제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제3 절연층(530) 또는 제4 절연층(540) 상에서 서로 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 발광 소자(300)와 제3 절연층(530) 또는 제4 절연층(540)에 함께 접촉되나, 제3 절연층(530) 상에서는 적층된 방향으로 이격되어 배치됨으로써 전기적으로 절연될 수 있다. 이로 인해 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 박막 트랜지스터(120)와 전원 배선(161)에서 서로 다른 전원을 인가 받을 수 있다. 일 예로, 제1 접촉 전극(261)은 제1 박막 트랜지스터(120)에서 제1 전극(210)으로 인가되는 구동 전압을, 제2 접촉 전극(262)은 전원 배선(161)에서 제2 전극(220)으로 인가되는 공통 전원 전압을 인가받을 수 있다. 다만, 이에 제한되는 것은 아니다.
접촉 전극(261, 262)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 접촉 전극(261, 262)은 전극층(212, 222)과 동일한 물질을 포함할 수 있다. 접촉 전극(261, 262)은 전극층(212, 222)에 컨택될 수 있도록, 전극층(212, 222) 상에서 실질적으로 동일한 패턴으로 배치될 수 있다. 일 예로, 제1 전극층(212)과 제2 전극층(222)에 컨택되는 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극층(212) 및 제2 전극층(222)으로 인가되는 전기 신호를 전달받아 발광 소자(300)로 전달할 수 있다.
제4 절연층(540)은 제1 접촉 전극(261)의 상부에 배치되어, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수 있다. 제4 절연층(540)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 컨택될 수 있도록 발광 소자(300)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제4 절연층(540)은 제3 절연층(530)의 상부면에서 제1 접촉 전극(261), 제2 접촉 전극(262) 및 제3 절연층(530)과 부분적으로 접촉할 수 있다. 제4 절연층(540)은 제3 절연층(530)의 상부면에서 제1 접촉 전극(261)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제4 절연층(540)은 제1 접촉 전극(361)을 보호함과 동시에, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 절연시킬 수 있다.
제4 절연층(540)의 제2 전극(220)이 배치된 방향의 일 단부는 제3 절연층(530)의 일 측면과 정렬될 수 있다.
한편, 몇몇 실시예에서, 표시 장치(10)는 제4 절연층(540)이 생략될 수도 있다. 이에 따라, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(550)에 의해 제1 접촉 전극(261)과 제2 접촉 전극(262)은 전기적으로 상호 절연될 수 있다.
패시베이션층(550)은 제4 절연층(540) 및 제2 접촉 전극(262)의 상부에 형성되어, 외부 환경에 대하여 절연기판층(200) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 제1 접촉 전극(261) 및 제2 접촉 전극(262)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(550)으로 이들을 커버할 수 있다. 즉, 패시베이션층(550)은 제1 전극(210), 제2 전극(220), 발광 소자(300) 등을 커버하도록 배치될 수 있다. 또한, 상술한 바와 같이, 제4 절연층(540)이 생략되는 경우, 패시베이션층(550)은 제1 접촉 전극(261)과 제2 접촉 전극(262)의 상부에 형성될 수 있다. 이 경우, 패시베이션층(550)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수도 있다.
상술한 제1 절연층(510), 제3 절연층(530), 제4 절연층(540) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(510), 제3 절연층(530), 제4 절연층(540) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제1 절연층(510), 제3 절연층(530), 제4 절연층(540) 및 패시베이션층(550)은 동일한 물질로 이루어질 수도 있지만, 서로 다른 물질로 이루어질 수도 있다. 기타, 제1 절연층(510), 제3 절연층(530), 제4 절연층(540) 및 패시베이션층(550)에 절연성을 부여하는 다양한 물질이 적용가능하다.
한편, 제1 절연층(510)과 제3 절연층(530)은 상술한 바와 같이, 서로 다른 식각 선택비를 가질 수 있다. 일 예로, 제1 절연층(510)이 실리콘산화물(SiOx)을 포함하는 경우, 제3 절연층(530)은 실리콘질화물(SiNx)을 포함할 수 있다. 다른 예로, 제1 절연층(510)이 실리콘질화물(SiNx)을 포함하는 경우에는, 제3 절연층(530)은 실리콘산화물(SiOx)을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
제2 절연층(520)은 발광 소자(300)의 제1 작용기(385c)와 공유결합을 형성할 수 있는 제2 작용기(521)를 함유하는 유기물을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광 소자(300)를 고정시킬 수 있는 작용기를 포함하는 재료이면 특별히 제한되지 않는다.
한편, 발광 소자(300)는 기판 상에서 에픽택셜(Epitaxial) 성장법에 의해 제조될 수 있다. 기판 상에 반도체층을 형성하기 위한 시드 결정(Seed crystal)층을 형성하고, 원하는 반도체 재료를 증착시켜 성장시킬 수 있다. 이하, 도 4 및 도 5를 참조하여 다양한 실시예들에 따른 발광 소자(300)의 구조에 대하여 상세히 설명하기로 한다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다. 도 5는 도 4의 B 부분의 확대도이다.
도 4를 참조하면, 발광 소자(300)는 복수의 도전형 반도체(310, 320), 소자 활성층(330), 전극 물질층(370) 및 절연성 물질막(380)을 포함할 수 있다. 제1 전극(210) 및 제2 전극(220)으로부터 인가되는 전기 신호는 복수의 도전형 반도체(310, 320)을 통해 소자 활성층(330)으로 전달되어 광을 방출할 수 있다.
구체적으로, 발광 소자(300)는 제1 도전형 반도체(310), 제2 도전형 반도체(320), 제1 도전형 반도체(310)와 제2 도전형 반도체(320) 사이에 배치되는 소자 활성층(330), 제2 도전형 반도체(320) 상에 배치되는 전극 물질층(370)을 포함하는 로드 형상의 반도체 코어와, 반도체 코어의 외주면을 둘러싸도록 배치되는 절연성 물질막(380)을 포함할 수 있다. 도 4의 발광 소자(300)는 반도체 코어의 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 길이방향으로 순차적으로 적층된 구조를 도시하고 있으나, 이에 제한되지 않는다. 전극 물질층(370)은 생략될 수 있으며, 몇몇 실시예에서는 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)의 양 측면 중 적어도 어느 하나에 배치될 수도 있다. 이하에서는, 도 4의 발광 소자(300)를 예시하여 설명하기로 하며, 후술되는 발광 소자(300)에 관한 설명은 발광 소자(300)가 다른 구조를 더 포함하더라도 동일하게 적용될 수 있음은 자명하다.
제1 도전형 반도체(310)는 n형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(310)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체(310)는 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 도전형 반도체(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(320)는 p형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(320)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체(320)는 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 도전형 반도체(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 소자 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)와 우물층(Well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 소자 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 특히, 소자 활성층(330)이 다중 양자 우물 구조로, 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 소자 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 소자 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 소자 활성층(330)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
소자 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 소자 활성층(330)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
전극 물질층(370)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극 물질층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극 물질층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 전극 물질층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
절연성 물질막(380)은 반도체 코어의 외주면을 둘러싸도록 배치된다. 구체적으로, 절연성 물질막(380)은 제1 도전형 반도체(310), 제2 도전형 반도체(320), 소자 활성층(330) 및 전극 물질층(370)의 외부에 형성되고, 이들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연성 물질막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되어, 발광 소자(300)의 길이방향의 양 단부, 예를 들어 제1 도전형 반도체(310) 및 전극 물질층(370)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다.
도면에서는 절연성 물질막(380)은 길이방향으로 연장되어 제1 도전형 반도체(310)부터 전극 물질층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연성 물질막(380)은 제1 도전형 반도체(310), 소자 활성층(330) 및 제2 도전형 반도체(320)만 커버하거나, 전극 물질층(370) 외면의 일부만 커버하여 전극 물질층(370)의 일부 외면이 노출될 수도 있다.
절연성 물질막(380)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
절연성 물질막(380)은 절연피막(381)과 절연피막(381)에 결합되는 소자 결합기(385)를 포함할 수 있다. 절연피막(381)은 절연특성을 가지고, 제1 도전형 반도체(310), 제2 도전형 반도체(320), 소자 활성층(330) 및 전극 물질층(370)을 보호하는 기능을 수행할 수 있다.
절연피막(381)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 소자 활성층(330)이 제1 전극(210) 또는 제2 전극(220)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연피막(381)은 소자 활성층(330)을 포함하여 발광 소자(300)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연피막(381)은 외주면이 표면처리 되어, 표면의 적어도 일부에 소자 결합기(385)가 결합될 수 있다. 소자 결합기(385)는 제2 절연층(520)과 공유결합을 형성할 수 있고, 표시 장치(10)의 제조시 발광 소자(300)를 각 전극(210, 220) 사이에서 고정시킬 수 있다.
도 5를 참조하면, 일 실시예에 따른 소자 결합기(385)는 하기 구조식 (1)과 같은 구조를 가질 수 있다.
[구조식 (1)]
L-X-R1
상기 구조식 (1)에서, X는 주쇄부(385a)이고, L은 주쇄부(385a)에 연결되고, 절연피막(381)의 표면과 결합할 수 있는 연결기(385b)이며, R1은 주쇄부(385a)에 연결되고, 제2 절연층(520)과 공유결합을 형성하여 발광 소자(300)를 고정시킬 수 있는 제1 작용기(385c)이다.
주쇄부(385a)는 소자 결합기(385)의 본체부가 될 수 있으며, 연결기(385b)와 제1 작용기(385c)가 결합된다. 주쇄부(385a)는 탄소사슬을 포함할 수 있으며, 발광 소자(300)를 정렬하는데 영향을 주지 않는 구조이면 특별히 제한되지 않는다. 일 예로, 주쇄부(385a)는 C1-6 알킬기, C1-6 알케닐기 및 C1-6 알카이닐기 중 어느 하나 일 수 있다.
한편, 몇몇 실시예에서 주쇄부(385a)는 공명 구조를 가질 수 있고, 공명 구조에 의해 분자 내 전하를 형성할 수 있다. 주쇄부(385a)에 의해 형성된 분자 내 쌍극자에 의해, 소자 결합기(385)는 발광 소자(300)의 유전율 이방성을 증가시킬 수 있으며, 발광 소자(300)가 각 전극(210, 220) 사이에 정렬될 때 유전 영동 반응성이 증가하여 정렬도가 향상될 수 있다. 예시적인 실시예에서, 주쇄부(385a)는 적어도 하나의 페닐기(phenyl)를 포함하는 구조를 가질 수 있으며, 구체적으로, 주쇄부(385a)는 페닐기(phenyl), 바이페닐기(biphenyl), 나프탈렌기(naphthalene) 등일 수도 있다.
연결기(385b)는 주쇄부(385a)에 연결되어, 절연피막(381)의 표면에 존재하는 원소와 공유결합을 형성할 수 있다. 연결기(385b)는 절연피막(381)과 공유결합을 형성하는 결합부와, 결합부와 주쇄부(385a)를 연결시키는 연결부를 포함할 수 있다.
예시적인 실시예에서, 절연피막(381)은 산화알루미늄(Al2O3), 실리콘 산화물(SiOx) 등과 같은 재료를 포함할 수 있고, 연결기(385b)는 결합부로 실란기(Silane) 또는 보론산기(Boronate) 등을 포함할 수 있다. 일 예로, 연결기(385b)는 -Si(OH)3, -Si(OR)3, -(R)Si(OH)3, -(R)Si(OR)3, -B(OH)2, -B(OR)2, -(R)B(OH)2 및 -(R)B(OR)2 를 포함할 수 있다. 여기서 상기 R은 탄소와 수소를 포함하는 탄소사슬을 포함할 수 있다. 다만 이에 제한되는 것은 아니다. 실란기와 보론산기는 절연피막(381)의 표면에 존재하는 산소원자(O)와 공유결합을 형성할 수 있으므로, 소자 결합기(385)는 연결기(385b)에 의해 절연피막(381)과 결합할 수 있다.
또한, 연결기(385b)는 연결부로 탄소수 1 내지 6의 알킬기, 알케닐기 또는 알카이닐기 등을 포함할 수 있다. 다시 말해, 연결기(385b)는 단일결합을 가진 탄소사슬을 연결부로 포함할 수 있다. 단일결합을 가진 탄소사슬은 단일 결합 회전(Single bond rotation)이 가능하여, 연결기(385b)로 결합된 소자 결합기(385)가 무작위의 방향으로 배향될 수 있다.
제1 작용기(385c)는 후술할 바와 같이 제2 절연층(520)에 포함된 제2 작용기(521)와 결합, 예컨대 공유결합을 형성할 수 있다. 제1 작용기(385c)와 제2 작용기(521) 사이의 공유결합은 발광 소자(300)를 제2 절연층(520) 상에서 고정시킬 수 있다.
예시적인 실시예에서, 제1 작용기(385c)와 제2 작용기(521)는 각각 친핵성 작용기 또는 친전자성 작용기일 수 있으며, 경우에 따라서는 고리화첨가반응(cycloaddition)을 형성하는 작용기일 수 있다. 즉, 제1 작용기(385c)와 제2 작용기(521)는 공유결합을 형성할 수 있는 구조이면 특별히 제한되지 않으며, 둘 중 어느 하나가 반드시 친핵체이거나 친전자체일 필요는 없다.
일 예로, 제1 작용기(385c) 및 제2 작용기(521)는 친핵성 작용기로 알코올기(alcohol), 알킬아민기(alkylamine) 등을 포함할 수 있고, 친전자성 작용기로 아크릴레이트기(acrylate), 에폭시기(epoxide) 등을 포함할 수 있다.
표시 장치(10)의 제조 시, 발광 소자(300)의 정렬된 위치는 임의적으로 변할 수 있다. 특히, 발광 소자(300)가 분산된 도포성 용액(S)이 휘발될 때, 발광 소자(300)의 정렬상태가 변할 수 있다. 반면에, 일 실시예에 따르면 발광 소자(300)는 제2 절연층(520)과 공유결합을 형성하고, 임의의 위치에서 고정된 발광 소자(300)는 정렬상태의 변화를 최소화할 수 있다.
도 6 및 도 7은 일 실시예와 비교예에 따른 표시 장치의 제조방법 중 일부를 도시하는 개략도이다.
먼저, 도 6을 참조하면, 표시 장치(10)는 제2 절연층(520)을 형성하고 그 위에 발광 소자(300)를 정렬하여 제조할 수 있다. 발광 소자(300)는 도포성 용액(S) 내에 분산된 상태로 전극(210, 220) 상에 도포되고, 각 전극(210, 220)에 전원이 인가되면 유전영동힘(Dielectrophoretic Force, DEP Force)에 의해 정렬될 수 있다. 보다 자세한 설명은 후술하기로 한다.
도포성 용액(S)은 발광 소자(300)가 분산될 수 있는 용매일 수 있다. 도포성 용액(S)은 잉크 또는 페이스트 등의 제형을 가질 수 있으며, 아세톤, 물, 알코올 및 톨루엔 중 어느 하나 이상일 수 있다. 다만, 이에 제한되는 것은 아니며, 상온 또는 열에 의해 기화될 수 있는 물질인 경우 특별히 제한되지 않는다.
도포성 용액(S)은 임의의 영역 별로 불균일한 속도로 휘발될 수 있으며, 이 경우 임의의 영역과 다른 영역사이에 동유체력(Hydrodynamic Force, FHDF)가 인가될 수 있다. 도포성 용액(S) 내에 분산된 발광 소자(300)는 동유체력(FHDF)에 의해 위치가 이동될 수 있다.
제2 절연층(520) 없이 제1 절연층(510) 상에 직접 발광 소자(300)를 정렬하는 경우, 발광 소자(300)는 제1 절연층(510) 상에서 고정되지 않은 상태로 정렬된다. 이에 따라, 발광 소자(300)는 도포성 용액(S)의 휘발시 인가될 수 있는 동유체력(FHDF)에 의해 위치가 이동될 수 있고, 발광 소자(300)의 양 단부중 어느 하나가 제1 전극(210) 또는 제2 전극(220)과의 전기적 연결이 분리될 수 있다. 따라서, 제2 절연층(520) 없이 제조된 표시 장치(10)는 발광 소자(300)의 정렬도가 불량할 수 있고, 각 화소(PX)는 발광 불량이 생길 수 있다.
반면에, 제1 절연층(510) 상에 제2 절연층(520)을 형성하고 발광 소자(300)를 정렬할 경우, 발광 소자(300)의 제1 작용기(385c)와 제2 절연층(520)의 제2 작용기(521)는 서로 화학적 결합, 예컨대 공유결합을 형성하여 발광 소자(300)를 고정시킬 수 있다. 발광 소자(300)의 제1 작용기(385c)와 제2 절연층(520)의 제2 작용기(521) 간에 형성된 공유결합은 발광 소자(300)가 동유체력(FHDF)에 의해 이동하는 것을 방지할 수 있다.
도 7을 참조하면, 발광 소자(300)와 제2 절연층(520)이 접촉하는 영역에서, 발광 소자(300)와 제2 절연층(520)이 결합하여 결합형성영역(CBA)을 형성할 수 있다. 결합형성영역(CBA)은 발광 소자(300)의 제1 작용기(385c)와 제2 절연층(520)의 제2 작용기(521)가 서로 공유결합을 형성한 영역일 수 있다. 즉, 제2 절연층(520)과 발광 소자(300)가 접촉하는 영역은 적어도 일부의 결합형성영역(CBA)을 포함할 수 있고, 결합형성영역(CBA)은 제1 작용기(385c)와 제2 작용기(521)가 형성하는 공유 결합을 함유할 수 있다. 공유 결합은 제1 작용기(385c)와 제2 작용기(521) 사이에 형성될 수 있는 화학적 결합중 비교적 강한 결합에너지를 가진다. 이에 따라, 발광 소자(300)는 공유결합에 의해 제2 절연층(520) 상에서 고정될 수 있다.
제1 작용기(385c)와 제2 작용기(521) 간에 형성되는 공유결합은 동유체력(FHDF)보다 강한 세기를 가진다. 발광 소자(300)와 제2 절연층(520) 사이의 결합형성영역(CBA)을 기준으로, 도포성 용액(S)이 휘발되어 동유체력(FHDF)이 인가되더라도 발광 소자(300)는 최초의 위치를 유지할 수 있다. 이에 따라 표시 장치(10)에서 각 화소(PX)마다 발광 소자(300)는 균일하고 높은 정렬도를 가질 수 있으며, 표시 장치(10)의 화소(PX)별 신뢰도를 향상시킬 수 있다.
또한, 몇몇 실시예에서, 절연성 물질막(380)의 절연피막(381)은 외주면이 다른 물질들로 더 표면처리될 수 있다. 상술한 바와 같이, 발광 소자(300)가 전극(210, 220) 사이에서 정렬될 때, 복수의 발광 소자(300)는 용액내에서 분산된 상태로 도포될 수 있다. 여기서, 발광 소자(300)가 용액 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연피막(381)은 표면이 소수성 또는 친수성 처리되어 상기 용액 내에서 상호 분산된 상태를 유지할 수 있다. 이에 따라, 발광 소자(300)의 정렬 시 제1 전극(210)과 제2 전극(220) 사이에 응집되지 않고 정렬될 수 있다.
발광 소자(300)는 원통형일 수 있다. 이에 따라, 발광 소자(300)의 양 단부를 가로지르는 길이방향으로 자른 단면도는 사각형의 형상을 가질 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(300)는 길이(l)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 400nm 내지 700nm의 범위를 가질 수 있으며, 바람직하게는 500nm 내외의 두께를 가질 수 있다.
이하에서는 일 실시예에 따른 표시 장치(10)의 제조방법에 대하여 설명하기로 한다. 이하의 도면들을 참조하여 후술되는 내용은 표시 장치(10)의 제조방법 중 일부를 도시하는 것이며, 다른 공정들이 더 수행될 수도 있다. 이하에서는 표시 장치(10)의 제조방법 중 발광 소자(300)를 정렬하는 공정에 대하여 자세하게 설명하기로 한다.
도 8 내지 도 13은 일 실시예에 따른 표시 장치의 제조방법 중 일부를 나타내는 단면도들이다.
먼저, 도 8을 참조하면, 절연기판층(200), 절연기판층(200) 상에 서로 이격되어 배치되는 제1 격벽(410) 및 제2 격벽(420), 제1 격벽(410) 및 제2 격벽(420) 상에 각각 배치되는 제1 전극(210) 및 제2 전극(220) 및 이들을 덮도록 배치되는 제1 절연물층(510')을 포함하는 하부기판을 준비한다. 상기의 부재들은 통상적인 마스크 공정을 수행하여, 금속 또는 유기물 등을 패터닝함으로써 형성될 수 있다. 이하에서는 각 부재들이 형성되는 과정 또는 방법에 대하여는 생략하여 설명하기로 한다. 또한, 설명의 편의를 위해, 이하 도면에서는 절연기판층(200) 하부에 배치되는 부재들, 예컨대 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(140) 및 전원 배선(161)은 생략하여 설명하기로 한다.
한편, 제1 절연물층(510')은 제1 전극(210) 및 제2 전극(220)의 상면을 전부 덮도록 배치된다. 제1 절연물층(510')은 후술하는 단계에서 발광 소자(300)의 정렬 후 부분적으로 패터닝됨으로써 제1 절연층(510)을 형성할 수 있다.
다음으로 도 9를 참조하면, 제1 절연물층(510') 상에 제2 절연물층(520')을 패터닝한다. 제2 절연물층(520')은 발광 소자(300)의 제1 작용기(385c)와 화학적 결합, 예컨대 공유결합을 형성할 수 있는 제2 작용기(521)를 포함할 수 있다.
제2 절연물층(520')은 제1 절연물층(510') 상에 배치되되, 제1 전극(210) 및 제2 전극(220)과 중첩되도록 배치될 수 있다. 다시 말해, 제2 절연물층(520')은 실질적으로 제1 전극(210)과 제2 전극(220)을 덮을 수 있다. 제2 절연물층(520')은 제1 절연물층(510')과 같이, 후술하는 단계에서 부분적으로 패터닝됨으로써 제2 절연층(520)을 형성할 수 있다.
표시 장치(10)의 제조시, 제2 절연물층(520')이 배치되는 영역은 이에 제한되지 않는다. 경우에 따라서는 제2 절연물층(520')이 제1 전극(210) 및 제2 전극(220)의 경사진 측면만을 덮을 수 있고, 제1 전극(210)과 제2 전극(220)이 이격된 사이에도 배치될 수 있다. 이에 대한 자세한 설명은 다른 도면을 참조하여 후술된다.
다음으로 도 10을 참조하면, 제2 절연물층(520') 상에 발광 소자(300)가 분산된 도포성 용액(S)을 도포하고, 제1 전극(210)과 제2 전극(220) 사이에 전기장(E)을 형성하여 발광 소자(300)를 정렬시킨다. 상술한 바와 같이, 발광 소자(300)는 유전영동법을 통해 각 전극(210, 220) 사이에 정렬시킬 수 있다. 도포성 용액(S)에 분산된 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 형성되는 전기장(E)에 의해 유전영동힘(Dielectrophoretic Force)이 인가된다. 이에 따라, 발광 소자(300)는 양 단부가 제1 전극(210)과 제2 전극(220)에 접촉되도록 정렬될 수 있다.
도포성 용액(S)을 도포하는 방법은 잉크젯 프린팅법(Inkjet printing), 잉크젯 주입법(Inkjet injection), 슬롯-다이 코팅법(Slot dye coating), 슬롯-다이 프린팅법(Slot dye printing) 등 다양한 공정을 이용해 수행될 수 있으며, 이에 제한되는 것은 아니다.
도 10에서는 두개의 격벽(410, 420) 상에 하나의 제1 전극(210)과 하나의 제2 전극(220)이 각각 형성된 것을 도시하고 있다. 다만, 도 1과 같이 다른 격벽 상에 제1 전극(210)이 더 배치된 경우에도 도포성 용액(S)을 도포하는 방법은 동일하게 적용될 수 있음은 자명하다.
다음으로 도 11 및 도 12를 참조하면, 발광 소자(300)를 정렬한 뒤, 도포성 용액(S)에 자외선을 조사하거나 열처리하는 공정을 수행한다. 도포성 용액(S)을 휘발시켜 제거하기 전에, 자외선 또는 열처리에 의해 발광 소자(300)의 제1 작용기(385c)와 제2 절연물층(520')의 제2 작용기(521)는 서로 결합을 형성할 수 있다. 상술한 바와 같이, 제1 작용기(385c)와 제2 작용기(521)는 친핵체-친전자체, 고리화첨가반응(cycloaddition) 등을 통해 공유결합을 형성할 수 있다. 이에 따라, 발광 소자(300)와 제2 절연물층(520')이 접촉하는 영역에는 제1 작용기(385c)와 제2 작용기(521)의 공유결합을 함유하는 결합형성영역(CBA)이 될 수 있다. 결합형성영역(CBA)이 형성됨으로써, 발광 소자(300)는 제2 절연물층(520') 상에서 초기의 정렬된 위치를 유지할 수 있다.
다음으로 도 13을 참조하면 도포성 용액(S)을 휘발시켜 제거한다. 제2 절연물층(520') 상에서 고정된 발광 소자(300)는 도포성 용액(S)이 휘발될 때, 동유체력이 인가되더라도 정렬된 초기의 위치를 유지할 수 있다.
도면에서는 도시하지 않았으나, 이후의 추가적인 공정을 수행하여, 상술한 복수의 부재들, 예컨대 제3 절연층(530), 접촉 전극(260), 제4 절연층(540) 및 패시베이션층(550)을 형성하여 표시 장치(10)를 제조할 수 있다. 특히, 접촉 전극(260)과 제1 전극(210) 및 제2 전극(220)을 컨택시키기 위해, 제1 절연물층(510')과 제2 절연물층(520')은 부분적으로 제거될 수 있고, 이에 따라 도 2의 제1 절연층(510)과 제2 절연층(520)을 형성할 수 있다.
이에 따라, 표시 장치(10)의 제조 시, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에서 높은 정렬도를 가질 수 있다. 정렬도의 개선에 따라 발광 소자(300)는 각 전극(210, 220) 또는 접촉 전극(260)간의 연결 또는 컨택 불량을 줄일 수 있고, 표시 장치(10)의 각 화소(PX)별 신뢰도를 향상시킬 수 있다.
이하에서는, 도 14 내지 도 21을 참조하여, 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다. 도 14 내지 도 21에서는 설명의 편의를 위해 표시 장치(10)의 부분적인 구조를 도시한다. 특히, 표시 장치(10)의 제2 절연층(520)이 형성되는 구조에 대하여 상세히 설명하기로 한다.
도 1 및 도 2의 표시 장치(10)는 제2 절연층(520)이 각 전극(210, 220) 또는 전극 가지부(210B, 220B)를 덮도록 배치된 후, 전극(210, 220) 또는 전극 가지부(210B, 220B)가 부분적으로 노출되도록 제2 절연층(520)이 패터닝된 것일 수 있다. 즉, 각 전극(210, 220)과 접촉 전극(260)이 컨택될 수 있도록 제2 절연층(520)을 제거하는 공정을 수행한 것일 수 있다. 다만, 이에 제한되는 것은 아니다.
도 14 내지 도 22는 다른 실시예에 따른 표시 장치의 평면도 및 단면도이다.
먼저, 도 14를 참조하면, 표시 장치(10_1)는 제2 절연층(520_1)이 각 전극 가지부(210B, 220B)의 양 측부만을 덮도록 배치될 수 있다. 즉, 도 1의 제2 절연층(520)과 달리, 도 14의 제2 절연층(520_1)은 하나의 전극 가지부(210B, 220B) 상에서 제2 방향(D2)의 양 단부들이 서로 연결되지 않도록 배치될 수 있다.
다시 말해, 제2 절연층(520_1)은 제1 전극 가지부(210B)와 중첩되며 제2 방향(D2)으로 연장되는 제1 절연패턴과 제2 전극 가지부(220B)와 중첩되며 제2 방향(D2) 연장되는 제2 절연패턴을 포함하고, 제1 절연패턴과 제2 절연패턴은 제1 방향(D1)으로 서로 이격된 구조일 수 있다. 제1 절연패턴과 제2 절연패턴은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)의 양 측부와 중첩될 수 있다.
제2 절연층(520_1)의 이러한 구조는 제2 절연층(520_1)을 형성할 때, 각 전극 가지부(210B, 220B)가 연장된 방향을 따라 제2 절연층(520_1)의 재료들이 증착되어 형성된 것일 수 있다. 제2 절연층(520_1)은 각 전극(210, 220) 또는 전극 가지부(210B, 220B)의 상면을 전부 덮지 않도록 형성된다. 이에 따라, 각 전극(210, 220)의 일부를 노출하고 접촉 전극(260)과 컨택시킬 때, 제2 절연층(520_1)은 패터닝되지 않을 수 있다.
도 15는 도 14의 15a-15a'선을 따라 자른 단면도이다. 도 15를 참조하면, 제2 절연층(520_1)은 제1 전극(210) 및 제2 전극(220)의 상면에는 배치되지 않으며, 각 전극(210, 220)의 경사진 측면에 중첩되도록 배치될 수 있다. 발광 소자(300)는 제2 절연층(520_1)의 일부분, 예컨대 제1 절연층(510) 상에서 실질적으로 평탄한 영역 상에서 제2 절연층(520_1)과 접촉할 수 있다. 상기 접촉된 영역에서 발광 소자(300)의 제1 작용기(385c)와 제2 절연층(520_1)의 제2 작용기(521)는 결합을 형성할 수 있다. 발광 소자(300)와 제2 절연층(520_1)이 접촉하는 영역에는 제1 작용기(385c)와 제2 작용기(521)는 공유결합을 형성하여 결합형성영역(CBA)이 위치할 수 있다. 이 경우, 결합형성영역(CBA)은 발광 소자(300)의 하면 중 양 측부에 인접하여 위치할 수 있다.
한편, 도 16을 참조하면, 다른 실시예에 따른 표시 장치(10_2)는 제2 절연층(520_2)이 몇몇 전극 가지부(210B, 220B) 상에서는 일 측부에만 중첩되도록 배치될 수 있다. 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 정렬되며, 제1 전극 가지부(210B)의 양 측부 중 제2 전극 가지부(220B)와 대향하지 않는 반대편 측부에는 발광 소자(300)가 정렬되지 않을 수 있다. 제1 전극 가지부(210B)의 상기 측부에 제2 절연층(520_2)을 배치하지 않음으로써, 발광 소자(300)가 해당 영역에는 정렬되지 않도록 할 수 있다. 다만, 제2 절연층(520_2)은 반드시 제1 전극 가지부(210B)만이 일 측부에 배치되어야 하는 것은 아니다. 경우에 따라서는 제2 절연층(520_2)은 제2 전극 가지부(220B)의 일 측부에만 중첩될 수 있으며, 발광 소자(300)가 정렬되는 영역에 선택적으로 형성될 수 있다.
즉, 제2 절연층(520)은 발광 소자(300)가 정렬되는 영역인 제1 전극 가지부(210B)와 제2 전극 가지부(220B), 또는 제1 전극(210)과 제2 전극(220) 사이의 이격된 공간에도 배치될 수 있다.
도 17 및 도 18은 또 다른 실시예에 따른 제2 절연층의 구조를 도시하는 평면도이고, 도 19는 도 18의 19a-19a' 선을 따라 자른 단면도이다. 도 20은 도 19의 다른 실시예를 나타내는 단면도이다.
먼저, 도 17을 참조하면, 표시 장치(10_3)는 제2 절연층(520_3)이 각 전극 가지부(210B, 220B)를 부분적으로 덮되, 이들이 서로 이격된 사이 공간에도 배치될 수 있다. 또한, 도 18을 참조하면, 표시 장치(10_4)는 제2 절연층(520_4)이 각 전극 가지부(210B, 220B)들이 서로 이격된 사이 공간에 배치되되, 발광 소자(300)가 정렬되지 않는 영역, 예컨대 제1 전극 가지부(210B)의 일 측부는 덮지 않도록 배치될 수 있다. 이는 도 16을 참조하여 상술한 바와 동일하다. 이에 따라, 제2 절연층(520_3, 520_4)은 각 화소(PX) 내에서 하나의 패턴으로 형성되어, 각 전극 가지부(210B, 220B) 사이에서 상호 연결될 수 있다.
다만, 도면에서는 도시하지 않았으나 제2 절연층(520_3, 520_4)은 각 전극 가지부(210B, 220B)들이 이격된 사이 공간에 배치되되, 도 14와 같이 제2 방향(D2)의 양 측부들이 서로 연결되지 않는 구조를 가질 수 있다. 이 경우, 도 17 및 도 18과 달리 제2 절연층(520_3, 520_4)은 복수의 패턴이 각 화소(PX)에 배치되는 구조일 수 있으며, 상기 복수의 패턴들은 제1 방향(D1)으로 측정된 폭이 서로 다를 수 있다.
이와 같은 제2 절연층(520_3, 520_4)의 구조는, 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)를 포함하여 이들이 이격된 전 영역을 덮도록 제2 절연층(520_3, 520_4)을 형성한 뒤, 각 전극 가지부(210B, 220B)의 중심부가 노출되도록 패터닝하여 형성된 것일 수 있다.
도 19를 참조하면, 도 18의 제2 절연층(520_4)은 제1 전극(210)의 상면에는 배치되지 않고, 제1 전극(210)의 경사진 측면에 중첩되도록 배치될 수 있다. 제2 전극(220)의 상면에는 제2 절연층(520_4)이 부분적으로 중첩되도록 배치되며, 접촉 전극(260)의 컨택을 위해 패터닝되는 제1 절연층(510)과 실질적으로 동일한 형성을 가질 수 있다. 이에 따라, 발광 소자(300)의 하면 중 양 단부측에는 제2 절연층(520_4)과 접촉하여 형성되는 결합형성영역(CBA)가 위치할 수 있다.
또한, 경우에 따라서는 제2 절연층(520_4)은 발광 소자(300)의 하면과 전 영역에서 중첩되도록 형성될 수도 있다. 도 20을 참조하면, 제2 절연층(520_4)은 제1 전극(210)과 제2 전극(220) 사이의 이격된 영역에도 배치되기 때문에, 제2 절연층(520_4)과 발광 소자(300)의 하면은 더 넓은 영역에서 접촉할 수 있다. 이 경우, 발광 소자(300)의 제1 작용기(385c)와 제2 절연층(520_4)의 제2 작용기(521)는 더 많은 수의 결합을 형성할 수 있어, 더 넓은 결합형성영역(CBA)을 가질 수 있다. 즉, 결합형성영역(CBA)은 발광 소자(300)의 하면 전체와 중첩되도록 위치할 수 있다. 제2 절연층(520_4)의 이러한 구조는 하프톤 마스크 또는 슬릿마스크 등을 이용하여 일부 영역에서 다른 두께를 갖도록 형성된 것일 수 있다.
또한, 도 21을 참조하면, 제2 절연층(520_5)은 각 전극 가지부(210B, 220B)들이 이격된 공간에만 배치될 수 있다. 즉, 제2 절연층(520_5)은 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)가 연장되는 방향인 제2 방향(D2)으로 연장된 제3 절연패턴을 포함할 수 있다. 제3 절연패턴은 복수개일 수 있으며, 이들은 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 제3 절연패턴은 제1 절연층(510)과 같이 평면상 제1 전극 가지부(210B) 및 제2 전극 가지부(220B) 사이의 공간을 따라 섬형 또는 선형의 형상을 가지도록 배치될 수 있다.
도 22는 도 21의 21a-21a' 선을 따라 다른 단면도이다. 도 22를 참조하면, 제2 절연층(520_5)은 제1 절연층(510)과 발광 소자(300)의 하면 사이에만 배치될 수 있다. 이 경우, 제2 절연층(520_5)은 전 영역이 발광 소자(300)의 하면과 접촉될 수 있으며, 제2 절연층(520_5)은 제1 절연층(510)에 의해 형성될 수 있는 단차를 최소화할 수 있다. 발광 소자(300)는 발광 소자(300)의 양 단부측 영역이 아닌, 중심부 영역에서 제2 절연층(520_5)과 결합을 형성할 수 있다. 즉, 결합형성영역(CBA)은 발광 소자(300)의 하면 중 중심부에 위치할 수 있다.
도 23은 또 다른 실시예에 따른 표시 장치의 평면도이다. 도 23을 참조하면, 하나의 화소(PX) 내에서 각 전극 가지부(210B, 220B)는 2개 이상, 예컨대 3개의 제1 전극 가지부(210B)와 2개의 제2 전극 가지부(220B)를 포함할 수 있다. 제2 절연층(520_6)은 전극 가지부(210B, 220B)들의 적어도 일 측부를 덮도록 배치될 수 있다. 여기서, 화소(PX)의 중심을 기준으로, 최외곽에 배치되는 제1 전극 가지부(210B_6)들은 발광 소자(300)가 정렬되는 일 측부에만 제2 절연층(520_6)이 배치될 수 있다. 반면에, 화소(PX)의 중심을 기준으로 내측에 배치되는 제1 전극 가지부(210B_6)와 제2 전극 가지부(220B_6)들은 양 측부에 제2 절연층(520_6)이 배치될 수 있다.
도 23에서는 제2 절연층(520_6)이 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향과 평행한 제2 방향(D2)으로 연장되고, 복수의 제2 절연층(520_6) 패턴이 제1 방향(D1)으로 이격 배치되는 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 다른 도면들을 참조하여 상술한 바와 같이, 제2 절연층(520_6)은 각 전극 가지부(210B_6, 220B_6)가 이격된 사이 공간에도 배치되어 복수의 제2 절연층(520_6) 패턴들이 부분적으로 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
300: 발광 소자
310: 제1 도전형 반도체 320: 제2 도전형 반도체
330: 소자 활성층 370: 전극 물질층 380: 절연성 물질막
381: 절연피막 385: 소자 결합기
385a: 주쇄부 385b: 연결기 385c: 제1 작용기
510: 제1 절연층
520: 제2 절연층 521: 제2 작용기

Claims (20)

  1. 제1 전극;
    상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극;
    상기 제1 전극과 상기 제2 전극을 부분적으로 덮도록 배치된 제1 절연층;
    상기 제1 절연층 상의 적어도 일부에 배치된 제2 절연층;
    상기 제1 전극과 상기 제2 전극 사이에서 상기 제2 절연층 상에 배치되고, 하면의 적어도 일부가 상기 제2 절연층과 화학 결합하는 발광 소자를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 발광 소자는 상기 제2 절연층에 접촉하여 상기 화학 결합을 형성하고,
    상기 발광 소자와 상기 제2 절연층이 접촉하는 영역은 상기 발광 소자와 상기 제2 절연층의 상기 화학 결합을 함유하는 결합형성영역을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 발광 소자는,
    로드 형상의 반도체 코어;
    상기 반도체 코어를 둘러싸는 절연피막 및
    상기 절연피막에 결합된 소자 결합기를 포함하고,
    상기 제2 절연층은 제2 작용기를 포함하며,
    상기 발광 소자와 상기 제2 절연층의 상기 화학 결합은 상기 소자 결합기와 상기 제2 작용기의 화학 반응에 의해 이루어진 것인 표시 장치.
  4. 제3 항에 있어서,
    상기 소자 결합기는,
    주쇄부;
    상기 주쇄부에 결합되고 상기 주쇄부와 상기 발광 소자를 연결하는 연결부 및
    상기 주쇄부에 치환된 제1 작용기를 포함하며,
    상기 제1 작용기는 상기 제2 작용기와 공유결합을 형성하는 표시 장치.
  5. 제2 항에 있어서,
    상기 제2 절연층은 일 방향으로 연장되어 배치된 적어도 하나의 절연패턴을 포함하고,
    상기 적어도 하나의 절연패턴은 상기 일 방향과 교차하는 타 방향으로 이격되어 배치된 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 절연층은 상기 제1 전극과 부분적으로 중첩된 제1 절연패턴 및
    상기 제2 전극과 부분적으로 중첩된 제2 절연패턴을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 절연패턴은 상기 제1 전극의 양 측부와 중첩되되, 상기 제1 전극의 상기 양 측부 사이에는 중첩되지 않고,
    상기 제2 절연패턴은 상기 제2 전극의 양 측부와 중첩되되, 상기 제2 전극의 상기 양 측부 사이에는 중첩되는 않는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 절연패턴은 상기 제1 전극의 상기 제2 전극과 대향하는 일 측부와 중첩되고,
    상기 발광 소자는 상기 제1 전극의 상기 일 측부와 상기 제2 전극의 상기 제1 전극과 대향하는 일 측부 사이에 배치된 표시 장치.
  9. 제8 항에 있어서,
    상기 결합형성영역은 상기 제1 절연패턴 및 상기 제2 절연패턴 상에서 상기 발광 소자의 하면 중 양 측부에 인접하여 위치한 표시 장치.
  10. 제5 항에 있어서,
    상기 제2 절연층은 상기 제1 전극과 상기 제2 전극이 이격된 사이에 배치된 제3 절연패턴을 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 결합형성영역은 상기 제3 절연패턴 상에서 상기 발광 소자의 하면 중 중심부에 위치하는 표시 장치.
  12. 제2 항에 있어서,
    상기 제2 절연층은 상기 제1 전극과 상기 제2 전극이 이격된 영역과 중첩하고, 상기 제1 전극 및 상기 제2 전극을 부분적으로 덮도록 배치된 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 절연층은 상기 제2 전극의 양 측부 및 상기 제1 전극의 양 측부 중 상기 제2 전극과 대향하는 일 측부를 덮도록 배치된 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 전극은,
    제1 방향으로 연장되는 제1 전극 줄기부 및
    상기 제1 전극 줄기부에서 분지되고 상기 제1 방향과 교차하는 제2 방향으로 연장되어 배치된 적어도 하나의 제1 전극 가지부를 포함하고,
    상기 제2 전극은, 상기 제1 방향으로 연장되되 상기 제1 전극 줄기부와 이격되어 배치되는 제2 전극 줄기부 및
    상기 제2 전극 줄기부에서 분지되고 상기 제2 방향으로 연장되되 상기 제1 전극 가지부와 이격되도록 배치된 제2 전극 가지부를 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 절연층은 상기 제1 전극 가지부와 상기 제2 전극 가지부를 부분적으로 덮도록 배치되며,
    상기 발광 소자는 상기 제1 전극 가지부와 상기 제2 전극 가지부 사이에서 상기 제2 절연층과 접촉하도록 배치되는 표시 장치.
  16. 기판;
    상기 기판상에 배치되되, 적어도 일부 영역이 상기 기판의 상면을 향해 돌출되고 서로 이격되어 배치되는 적어도 하나의 제1 격벽 및 제2 격벽;
    상기 제1 격벽을 덮도록 배치되는 배치되는 제1 전극 및 상기 제2 격벽을 덮도록 배치되는 제2 전극;
    상기 제1 전극, 상기 제2 전극 및 상기 제1 전극과 상기 제2 전극이 이격된 공간을 덮도록 배치되는 제1 절연층;
    상기 제1 절연층 상의 적어도 일부에 배치된 제2 절연층;
    상기 제1 전극과 상기 제2 전극 사이에서 상기 제2 절연층 상에 배치되고, 하면의 적어도 일부가 상기 제2 절연층과 화학 결합하는 발광 소자를 포함하고,
    상기 발광 소자는 로드 형상의 반도체 코어, 상기 반도체 코어를 둘러싸는 절연피막 및 상기 절연피막에 결합된 소자 결합기를 포함하고, 상기 제2 절연층은 제2 작용기를 포함하며,
    상기 발광 소자와 상기 제2 절연층의 상기 화학 결합은 상기 소자 결합기와 상기 제2 작용기의 화학 반응에 의해 이루어진 것인 표시 장치.
  17. 제16 항에 있어서,
    상기 소자 결합기는,
    주쇄부;
    상기 주쇄부에 결합되고 상기 주쇄부와 상기 발광 소자를 연결하는 연결부; 및
    상기 주쇄부에 치환된 제1 작용기를 포함하며,
    상기 제1 작용기는 상기 제2 작용기와 공유결합을 형성하는 표시 장치.
  18. 제17 항에 있어서,
    상기 발광 소자는 상기 제2 절연층에 접촉하여 상기 화학 결합을 형성하고,
    상기 발광 소자와 상기 제2 절연층이 접촉하는 영역은 상기 제1 작용기와 상기 제2 작용기의 공유결합을 함유하는 결합형성영역을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 절연층은 상기 제1 전극과 상기 제2 전극이 서로 이격된 영역에 배치되고, 상기 결합형성영역은 상기 발광 소자의 하면 중 중심부에 위치하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 절연층은 상기 제1 전극과 상기 제2 전극과 부분적으로 중첩되도록 연장되어 상기 제1 격벽과 상기 제2 격벽의 경사진 측면 상에 배치되고,
    상기 결합형성영역은 상기 발광 소자의 하면 중 양 측부에 인접하여 위치하는 표시 장치.
KR1020180120437A 2018-10-10 2018-10-10 표시 장치 KR102654268B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180120437A KR102654268B1 (ko) 2018-10-10 2018-10-10 표시 장치
PCT/KR2019/004871 WO2020075939A1 (ko) 2018-10-10 2019-04-23 표시 장치
CN201980066437.6A CN112840458B (zh) 2018-10-10 2019-04-23 显示装置
US17/284,349 US11888092B2 (en) 2018-10-10 2019-04-23 Display device
EP19872163.1A EP3866204A4 (en) 2018-10-10 2019-04-23 DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180120437A KR102654268B1 (ko) 2018-10-10 2018-10-10 표시 장치

Publications (2)

Publication Number Publication Date
KR20200040959A true KR20200040959A (ko) 2020-04-21
KR102654268B1 KR102654268B1 (ko) 2024-04-03

Family

ID=70163981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180120437A KR102654268B1 (ko) 2018-10-10 2018-10-10 표시 장치

Country Status (5)

Country Link
US (1) US11888092B2 (ko)
EP (1) EP3866204A4 (ko)
KR (1) KR102654268B1 (ko)
CN (1) CN112840458B (ko)
WO (1) WO2020075939A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220133642A (ko) * 2021-03-25 2022-10-05 국민대학교산학협력단 초박형 led 전극어셈블리 및 이의 제조방법
KR20230059314A (ko) * 2021-10-26 2023-05-03 국민대학교산학협력단 Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132786A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073634A (ja) * 2005-09-05 2007-03-22 Canon Inc 有機電子デバイスおよびその製造方法
US20070269924A1 (en) 2006-05-18 2007-11-22 Basf Aktiengesellschaft Patterning nanowires on surfaces for fabricating nanoscale electronic devices
JP2008016832A (ja) 2006-06-08 2008-01-24 Matsushita Electric Ind Co Ltd 電界効果トランジスタ、ｔｆｔ駆動回路、パネルおよびディスプレイ
KR20120123242A (ko) 2009-06-26 2012-11-08 가부시키가이샤 아사히 러버 백색 반사재 및 그 제조방법
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
JP2012004535A (ja) 2010-05-17 2012-01-05 Sharp Corp 発光装置の製造方法
KR20120045350A (ko) * 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 반도체 장치
KR101209449B1 (ko) * 2011-04-29 2012-12-07 피에스아이 주식회사 풀－칼라 ｌｅｄ 디스플레이 장치 및 그 제조방법
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
CN106299040B (zh) * 2016-08-18 2019-01-11 厦门市三安光电科技有限公司 一种薄膜倒装发光组件的制作方法及其薄膜倒装发光组件
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102503172B1 (ko) * 2018-02-13 2023-02-27 삼성디스플레이 주식회사 표시 장치
KR102585158B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220133642A (ko) * 2021-03-25 2022-10-05 국민대학교산학협력단 초박형 led 전극어셈블리 및 이의 제조방법
KR20230059314A (ko) * 2021-10-26 2023-05-03 국민대학교산학협력단 Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원

Also Published As

Publication number Publication date
US11888092B2 (en) 2024-01-30
CN112840458A (zh) 2021-05-25
WO2020075939A1 (ko) 2020-04-16
CN112840458B (zh) 2024-04-23
US20210359166A1 (en) 2021-11-18
EP3866204A4 (en) 2022-07-06
KR102654268B1 (ko) 2024-04-03
EP3866204A1 (en) 2021-08-18

Similar Documents

Publication Publication Date Title
KR102581666B1 (ko) 발광 소자, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
TWI816826B (zh) 顯示裝置
KR102587133B1 (ko) 표시 장치
KR102654268B1 (ko) 표시 장치
KR102607727B1 (ko) 표시 장치
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR20200016424A (ko) 표시 장치
KR102588659B1 (ko) 표시 장치
CN112997325B (zh) 发光元件分散剂、包括其的发光元件墨以及用于制造显示装置的方法
KR20200034906A (ko) 표시 장치 및 이의 제조 방법
KR20200015871A (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR20200004482A (ko) 표시 장치 및 이의 제조방법
KR102666905B1 (ko) 발광 소자 분산제, 이를 포함하는 발광 소자 잉크 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant