KR20200037579A - 메모리 시스템 - Google Patents
메모리 시스템 Download PDFInfo
- Publication number
- KR20200037579A KR20200037579A KR1020180116982A KR20180116982A KR20200037579A KR 20200037579 A KR20200037579 A KR 20200037579A KR 1020180116982 A KR1020180116982 A KR 1020180116982A KR 20180116982 A KR20180116982 A KR 20180116982A KR 20200037579 A KR20200037579 A KR 20200037579A
- Authority
- KR
- South Korea
- Prior art keywords
- system information
- controller
- host device
- argument
- memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0622—Securing storage systems in relation to access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0637—Permissions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Mathematical Physics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
Abstract
메모리 시스템은 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 호스트 장치로부터 커맨드 및 아규먼트를 포함하는 시스템 정보 요청을 수신하고, 상기 커맨드에 응답하여 상기 아규먼트에 포함된 고정 키에 근거하여 상기 시스템 정보 요청의 적합성을 판단하고, 상기 시스템 정보 요청이 적합할 때 상기 아규먼트에 근거하여 시스템 정보를 암호화하고, 암호화된 시스템 정보를 상기 호스트 장치로 전송한다.
Description
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 민감한 시스템 정보의 무분별한 유출을 방지할 수 있는 메모리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 호스트 장치로부터 커맨드 및 아규먼트를 포함하는 시스템 정보 요청을 수신하고, 상기 커맨드에 응답하여 상기 아규먼트에 포함된 고정 키에 근거하여 상기 시스템 정보 요청의 적합성을 판단하고, 상기 시스템 정보 요청이 적합할 때 상기 아규먼트에 근거하여 시스템 정보를 암호화하고, 암호화된 시스템 정보를 상기 호스트 장치로 전송할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 호스트 장치로부터 커맨드 및 아규먼트를 포함하는 시스템 정보 요청을 수신하고, 상기 커맨드에 응답하여 상기 아규먼트에 포함된 고정 키 및 가변 키에 근거하여 시스템 정보를 암호화하고, 암호화된 시스템 정보를 상기 호스트 장치로 전송할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 호스트 장치로부터 커맨드 및 아규먼트를 포함하는 시스템 정보 요청을 수신하고, 상기 커맨드에 응답하여 상기 아규먼트 및 메모리 시스템에 저장되어 있는 보안 정보를 비교함으로써 시스템 정보를 암호화하고, 암호화된 시스템 정보를 상기 호스트 장치로 전송할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 민감한 시스템 정보의 무분별한 유출을 방지할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2는 본 발명의 실시 예에 따라, 제1 및 제2 메모리 시스템들이 서로 다른 보안 정보들에 근거하여 동작하는 방법을 도시하는 도면,
도3a는 본 발명의 실시 예에 따라 제1 호스트 장치로부터 제1 메모리 시스템으로 전송된 제1 시스템 정보 요청을 도시하는 도면,
도3b는 본 발명의 실시 예에 따라 제2 호스트 장치로부터 제2 메모리 시스템으로 전송된 제2 시스템 정보 요청을 도시하는 도면,
도4는 본 발명의 실시 예에 따라 도1의 메모리 시스템의 동작 방법을 예시적으로 도시하는 순서도,
도5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도9는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
도2는 본 발명의 실시 예에 따라, 제1 및 제2 메모리 시스템들이 서로 다른 보안 정보들에 근거하여 동작하는 방법을 도시하는 도면,
도3a는 본 발명의 실시 예에 따라 제1 호스트 장치로부터 제1 메모리 시스템으로 전송된 제1 시스템 정보 요청을 도시하는 도면,
도3b는 본 발명의 실시 예에 따라 제2 호스트 장치로부터 제2 메모리 시스템으로 전송된 제2 시스템 정보 요청을 도시하는 도면,
도4는 본 발명의 실시 예에 따라 도1의 메모리 시스템의 동작 방법을 예시적으로 도시하는 순서도,
도5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도9는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(10)을 도시한 블록도이다.
메모리 시스템(10)은 외부의 호스트 장치(20)의 라이트 요청에 응답하여, 호스트 장치(20)로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(10)은 호스트 장치(20)의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치(20)로 제공하도록 구성될 수 있다.
메모리 시스템(10)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(10)은 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 메모리 시스템(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 호스트 장치(20)의 요청에 따라, 비휘발성 메모리 장치(200)에 데이터를 저장하고 비휘발성 메모리 장치(200)로부터 데이터를 리드하기 위해, 비휘발성 메모리 장치(200)를 제어할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 메모리 시스템(10)이 1개의 비휘발성 메모리 장치(200)를 포함하는 것으로 도시하나, 메모리 시스템(10)에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
본 발명에서, 컨트롤러(100)는 호스트 장치(20)로부터 전송된 시스템 정보 요청(REQ)에 응답하여 시스템 정보(SIF)를 호스트 장치(20)에게 제공할 수 있다. 시스템 정보(SIF)는 컨트롤러(100)가 메모리 시스템(10)을 관리하는 데 필요한 내부 정보일 수 있다. 시스템 정보(SIF)는, 예를 들어, 비휘발성 메모리 장치(200)에 대한 배드 블록 정보, 소거 카운트 정보, 리드 카운트 정보, 및 물리적 리드 데이터 중 적어도 하나일 수 있다. 이때 본 발명의 컨트롤러(100)는 호스트 장치(20)가 시스템 정보(SIF)를 획득할 자격이 있는지 판단하고 시스템 정보(SIF)를 암호화하여 호스트 장치(20)에게 제공함으로써, 민감한 시스템 정보(SIF)의 무분별한 유출을 방지할 수 있다.
구체적으로, 우선 호스트 장치(20)와 컨트롤러(100)는 서로 동일한 보안 정보(SCIF)를 각각 가질 수 있다. 보안 정보(SCIF)는 호스트 장치(20)와 컨트롤러(100)의 내부 메모리들(미도시됨)에 각각 저장될 수 있다. 호스트 장치(20)는 메모리 시스템(10)의 시스템 정보(SIF)가 필요할 때, 호스트 장치(20)에 저장된 보안 정보(SCIF)에 근거하여 시스템 정보 요청(REQ)을 컨트롤러(100)로 전송할 수 있다. 시스템 정보 요청(REQ)은 커맨드(CMD) 및 아규먼트(ARG)를 포함할 수 있다. 커맨드(CMD)는 컨트롤러(100)에게 시스템 정보(SIF)를 요청하는 신호이고, 아규먼트(ARG)는 컨트롤러(100)가 시스템 정보(SIF)를 처리하여 호스트 장치(20)로 전송하는데 필요한 추가 정보일 수 있다.
컨트롤러(100)는 호스트 장치(20)로부터 시스템 정보 요청(REQ)을 수신하면, 커맨드(CMD)에 응답하여 컨트롤러(100)에 저장된 보안 정보(SCIF)에 근거하여 호스트 장치(20)의 자격을 평가하고 시스템 정보(SIF)를 암호화할 수 있다. 그리고, 컨트롤러(100)는 암호화된 시스템 정보(ESIF)를 상기 호스트 장치(20)로 전송할 수 있다.
이후 호스트 장치(20)는 암호화된 시스템 정보(ESIF)를 컨트롤러(100)로부터 수신하고, 호스트 장치(20)에 저장된 보안 정보(SCIF)에 근거하여 암호화된 시스템 정보(ESIF)를 복호화함으로써 시스템 정보(SIF)를 획득할 것이다.
정리하면, 호스트 장치(20) 및 메모리 시스템(10)이 사용하는 보안 정보(SCIF)는 시스템 정보(SIF)를 보호하기 위해 호스트 장치(20)와 메모리 시스템(10) 사이에서만 공유될 수 있다. 즉, 메모리 시스템(10)의 제조자는 벤더에게 보안 정보(SCIF)가 저장된 메모리 시스템(10)을 제공하면서, 벤더에게 보안 정보(SCIF)도 별도로 제공할 수 있다. 따라서, 벤더는 보안 정보(SCIF)를 사용하여 호스트 장치(20)를 통해 메모리 시스템(10)을 액세스하고, 메모리 시스템(10)은 자신의 것과 동일한 보안 정보(SCIF)를 사용하는 호스트 장치(20)의 액세스를 허용할 수 있다.
이러한 방식에 따르면, 메모리 시스템(10)의 유저는 메모리 시스템(10)의 시스템 정보(SIF)에 접근할 수 없으므로 시스템 정보(SIF)의 보안이 유지될 수 있다. 또한, 아래 도2를 참조하여 설명될 바와 같이, 메모리 시스템(10)의 제조자는 서로 다른 벤더들에게 서로 다른 보안 정보들을 각각 제공함으로써, 벤더들 사이에서 시스템 정보(SIF)의 보안을 유지할 수 있다.
도2는 본 발명의 실시 예에 따라, 제1 및 제2 메모리 시스템들(MEM1, MEM2)이 서로 다른 보안 정보들(SCIF1, SCIF2)에 근거하여 동작하는 방법을 도시하는 도면이다.
도2를 참조하면, 제1 및 제2 메모리 시스템들(MEM1, MEM2)은 제조자로부터 서로 다른 벤더들에게 각각 공급될 수 있다. 그리고 제1 및 제2 호스트 장치들(HD1, HD2)은 벤더들이 제1 및 제2 메모리 시스템들(MEM1, MEM2)을 각각 액세스하기 위해 사용하는 장치들일 수 있다.
이때, 제1 호스트 장치(HD1)를 사용하는 벤더는 제1 보안 정보(SCIF1)를 제공받고, 제1 보안 정보(SCIF1)가 저장된 제1 메모리 시스템(MEM1)을 공급받을 수 있다. 제2 호스트 장치(HD2)를 사용하는 벤더는 제2 보안 정보(SCIF2)를 제공받고, 제2 보안 정보(SCIF2)가 저장된 제2 메모리 시스템(MEM2)을 공급받을 수 있다.
제1 보안 정보(SCIF1)는 고정 키(DKEY1), 가변 키의 위치(PT-VKEY1) 및 인덱스 테이블(IDXTB1)을 포함할 수 있다. 제2 보안 정보(SCIF2)에 포함된 고정 키(DKEY2), 가변 키의 위치(PT-VKEY2), 및 인덱스 테이블(IDXTB2)은 제1 보안 정보(SCIF1)에 포함된 고정 키(DKEY1), 가변 키의 위치(PT-VKEY1), 및 인덱스 테이블(IDXTB1)과 각각 서로 다를 수 있다.
제1 보안 정보(SCIF1)의 인덱스 테이블(IDXTB1)을 예시적으로 더 설명하면, 인덱스 테이블(IDXTB1)은 하나 이상의 시스템 정보들(SIF)에 각각 대응하는 하나 이상의 인덱스 값들(IDX)을 포함할 수 있다. 예를 들어, 베드 블록 정보(BB)는 인덱스 값(IDX) 0에 대응하고, 소거 카운트 정보(ECNT)는 인덱스 값(IDX) 1에 대응하고, 리드 카운트 정보(RCNT)는 인덱스 값(IDX) 2에 대응할 수 있다. 후술될 바와 같이, 제1 호스트 장치(HD1)는 제1 메모리 시스템(MEM1)에게 자신이 원하는 시스템 정보(SIF)를 알려 주기 위해 인덱스 테이블(IDXTB1)의 인덱스 값들(IDX)을 사용할 수 있다.
한편, 제2 호스트 장치(HD2)의 인덱스 테이블(IDXTB2)에서 소거 카운트 정보(ECNT)는 인덱스 값(IDX) 0에 대응하고, 물리적 리드 데이터(PHRD)는 인덱스 값(IDX) 1에 대응하고, 베드 블록 정보(BB)는 인덱스 값(IDX) 2에 대응할 수 있다. 제2 호스트 장치(HD2)는 제2 메모리 시스템(MEM2)에게 자신이 원하는 시스템 정보(SIF)를 알려 주기 위해 인덱스 테이블(IDXTB2)의 인덱스 값들(IDX)을 사용할 수 있다.
즉, 제1 호스트 장치(HD1)와 제2 호스트 장치(HD2)는 서로 다른 인덱스 테이블들(IDXTB1, IDXTB2)을 사용하기 때문에 시스템 정보(SIF)의 보안성이 더욱 강화될 수 있다. 즉, 정확한 인덱스 테이블을 알지 못하는 경우, 원하는 시스템 정보(SIF)를 얻을 수 없을 것이기 때문이다.
한편, 상술된 시스템 정보들(SIF)을 구체적으로 설명하자면, 베드 블록 정보(BB)는 도1의 비휘발성 메모리 장치(200)에 포함된 베드 메모리 블록들에 관한 정보일 수 있다. 소거 카운트 정보(ECNT)는 비휘발성 메모리 장치(200)의 하나 이상의 어떤 메모리 블록들의 소거 카운트들일 수 있다. 리드 카운트 정보(RCNT)는 비휘발성 메모리 장치(200)의 하나 이상의 어떤 메모리 블록들의 리드 카운트들일 수 있다. 물리적 리드 데이터(PHRD)는 비휘발성 메모리 장치(200)의 물리적 어드레스를 직접적으로 액세스하여 리드한 데이터일 수 있다.
한편, 도2에서 인덱스 테이블들(IDXTB1, IDXTB2)은 0부터 2까지의 동일한 인덱스 값들(IDX)을 포함하지만, 실시 예에 따라 서로 다른 인덱스 값들(IDX)을 포함할 수도 있다. 또한, 인덱스 테이블들(IDXTB1, IDXTB2)에 포함된 시스템 정보들(SIF)의 개수나 종류는 도2에 도시된 것으로 한정되지 않는다.
제1 및 제2 호스트 장치들(HD1, HD2) 및 제1 및 제2 메모리 시스템들(MEM1, MEM2)이 제1 및 제2 보안 정보(SCIF1, SCIF2)에 근거하여 동작하는 구체적인 방법은 아래 도3a 및 도3b를 참조하여 상세하게 후술될 것이다.
도3a는 본 발명의 실시 예에 따라 제1 호스트 장치(HD1)로부터 제1 메모리 시스템(MEM1)으로 전송된 제1 시스템 정보 요청(REQ1)을 도시하는 도면이다.
도3a를 참조하면, 우선, 제1 호스트 장치(HD1)는 제1 호스트 장치(HD1)에 저장된 제1 보안 정보(SCIF1)에 근거하여 제1 시스템 정보 요청(REQ1)을 제1 메모리 시스템(MEM1)으로 전송할 수 있다. 제1 시스템 정보 요청(REQ1)은 커맨드(CMD)와 아규먼트(ARG1)를 포함할 수 있다. 커맨드(CMD)는 제1 메모리 시스템(MEM1)에게 시스템 정보를 요청하는 신호일 수 있다. 아규먼트(ARG1)는 제1 메모리 시스템(MEM1)이 시스템 정보를 처리하여 제1 호스트 장치(HD1)로 전송하는데 필요한 추가 정보일 수 있다. 이때, 아규먼트(ARG1)는 제1 호스트 장치(HD1)의 제1 보안 정보(SCIF1)에 근거한 고정 키(DKEY1) 및 인덱스 값(IDX1)을 포함할 수 있다.
제1 메모리 시스템(MEM1)은 제1 시스템 정보 요청(REQ1)을 수신하면, 자신의 제1 보안 정보(SCIF1)와 아규먼트(ARG1)에 포함된 고정 키(DKEY1)에 근거하여 제1 시스템 정보 요청(REQ1)의 적합성을 판단할 수 있다. 다른 말로 하면, 제1 메모리 시스템(MEM1)은 제1 호스트 장치(HD1) 또는 제1 호스트 장치(HD1)를 사용하는 벤더가 시스템 정보를 요청할 자격이 있는지 판단할 수 있다.
구체적으로, 제1 메모리 시스템(MEM1)은 자신의 제1 보안 정보(SCIF1)의 고정 키를 아규먼트(ARG1)에 포함된 고정 키(DKEY1)와 비교함으로써 적합성을 판단할 수 있다. 제1 메모리 시스템(MEM1)은 자신의 고정 키와 아규먼트(ARG1)의 고정 키(DKEY1)가 서로 동일할 때 제1 시스템 정보 요청(REQ1)이 적합하다고 판단할 수 있다. 제1 메모리 시스템(MEM1)은 자신의 고정 키와 아규먼트(ARG1)의 고정 키(DKEY1)가 서로 상이할 때 제1 시스템 정보 요청(REQ1)이 부적합하다고 판단할 수 있다.
제1 메모리 시스템(MEM1)은 제1 시스템 정보 요청(REQ1)이 부적합할 때, 제1 시스템 정보 요청(REQ1)을 무시하거나 제1 호스트 장치(HD1)로 소정의 응답을 전송할 수 있다.
반면에, 제1 메모리 시스템(MEM1)은 제1 시스템 정보 요청(REQ1)이 적합할 때, 제1 메모리 시스템(MEM1)이 관리하는 복수의 시스템 정보들 중에서 인덱스 값(IDX1)에 대응하는 시스템 정보를 선택할 수 있다. 제1 메모리 시스템(MEM1)은 자신의 제1 보안 정보(SCIF1)의 인덱스 테이블에서 인덱스 값(IDX1)을 서치함으로써 인덱스 값(IDX1)에 대응하는 시스템 정보를 선택할 수 있다.
시스템 정보가 선택되면, 제1 메모리 시스템(MEM1)은 아규먼트(ARG1)에 근거하여 시스템 정보를 암호화할 수 있다. 구체적으로, 우선 제1 메모리 시스템(MEM1)은 아규먼트(ARG1)에서 고정 키(DKEY1) 및 가변 키(VKEY1)를 추출할 수 있다. 고정 키(DKEY1) 및 가변 키(VKEY1)는 아규먼트(ARG1)에서 소정 위치들에 각각 존재하는 값들일 수 있다.
예를 들어, 고정 키(DKEY1)는 도시된 바와 같이 커맨드(CMD) 다음에 위치할 수 있다. 고정 키(DKEY1)는 제1 호스트 장치(HD1)의 다른 시스템 정보 요청에서도 불변일 수 있다. 즉, 고정 키(DKEY1)는 제1 호스트 장치(HD1)가 시스템 정보 요청을 생성할 때마다 동일한 값을 가질 수 있다.
가변 키(VKEY1)는 제1 메모리 시스템(MEM1)의 제1 보안 정보(SCIF1)에 포함된 가변 키(VKEY1)의 위치로부터 추출될 수 있다. 가변 키(VKEY1)는 제1 호스트 장치(HD1)의 다른 시스템 정보 요청에서 가변일 수 있다. 즉, 가변 키(VKEY1)는 제1 호스트 장치(HD1)가 시스템 정보 요청을 생성할 때마다 다른 값을 가질 수 있다. 가변 키(VKEY1)는, 예를 들어, 도시된 바와 같이 인덱스 값(IDX1)에서 추출될 수 있다.
한편 제1 호스트 장치(HD1)도 자신의 제1 보안 정보(SCIF1)로부터 가변 키(VKEY1)의 위치를 알 수 있으므로, 암호화된 시스템 정보를 복호화할 때 가변 키(VKEY1)를 추출하여 사용할 수 있다. 이와 같이 변경가능한 가변 키(VKEY1)는 시스템 정보의 보안을 강화할 수 있다.
따라서, 제1 메모리 시스템(MEM1)은 소정의 암호화 알고리즘에 근거하여 고정 키(DKEY1) 및 가변 키(VKEY1)를 사용하여 시스템 정보를 암호화할 수 있다. 그리고, 제1 호스트 장치(HD1)는 제1 메모리 시스템(MEM1)의 암호화 알고리즘에 대응하는 복호화 알고리즘에 근거하여 고정 키(DKEY1) 및 가변 키(VKEY1)를 사용하여 암호화된 시스템 정보를 복호화할 수 있다.
한편, 아규먼트(ARG1)의 나머지 부분(RS1)은, 예를 들어, 소거 카운트 정보 및 리드 카운트 정보 등의 시스템 정보와 관련된 비휘발성 메모리 장치(200)의 소정 어드레스를 포함할 수 있다.
도3b는 본 발명의 실시 예에 따라 제2 호스트 장치(HD2)로부터 제2 메모리 시스템(MEM2)으로 전송된 제2 시스템 정보 요청(REQ2)을 도시하는 도면이다.
도3b를 참조하면, 제2 호스트 장치(HD2)는 제2 호스트 장치(HD2)에 저장된 제2 보안 정보(SCIF2)에 근거하여 제2 시스템 정보 요청(REQ2)을 제2 메모리 시스템(MEM2)으로 전송할 수 있다. 제2 시스템 정보 요청(REQ2)은 도3a의 제1 시스템 정보 요청(REQ1)과 유사하게 커맨드(CMD)와 아규먼트(ARG2)를 포함할 수 있다. 제2 시스템 정보 요청(REQ2)의 커맨드(CMD)는 제1 시스템 정보 요청(REQ1)의 커맨드(CMD)와 동일할 수 있다. 그러나, 제2 시스템 정보 요청(REQ2)의 아규먼트(ARG2)는 제2 보안 정보(SCIF2)에 근거한 고정 키(DKEY2) 및 인덱스 값(IDX2)을 포함할 수 있다.
또한, 제2 시스템 정보 요청(REQ2)은 제1 시스템 정보 요청(REQ1)과 다른 위치에서 가변 키(VKEY2)를 포함할 수 있다. 가변 키(VKEY2)는 제2 메모리 시스템(MEM2)의 제2 보안 정보(SCIF2)에 포함된 가변 키(VKEY2)의 위치로부터 추출될 수 있다. 가변 키(VKEY2)는, 예를 들어, 도시된 바와 같이 아규먼트(ARG2)의 나머지 부분(RS2)에서 추출될 수 있다.
한편 제2 호스트 장치(HD2)도 자신의 제2 보안 정보(SCIF2)로부터 가변 키(VKEY2)의 위치를 알 수 있으므로, 암호화된 시스템 정보를 복호화할 때 가변 키(VKEY2)를 추출하여 사용할 수 있다.
제2 메모리 시스템(MEM2)이 제2 시스템 정보 요청(REQ2)에 응답하여 암호화된 시스템 정보를 제2 호스트 장치(HD2)로 전송하고, 제2 호스트 장치(HD2)가 암호화된 시스템 정보를 복호화하는 방법은 도3a에서 설명된 제1 메모리 시스템(MEM1)과 제1 호스트 장치(HD1)의 동작 방법과 유사하므로, 상세한 설명은 생략될 것이다.
도4는 본 발명의 실시 예에 따라 도1의 메모리 시스템(10)의 동작 방법을 예시적으로 도시하는 순서도이다.
도4를 참조하면, 단계(S110)에서, 컨트롤러(100)는 호스트 장치(20)로부터 시스템 정보 요청(REQ)을 수신할 수 있다. 시스템 정보 요청(REQ)은 커맨드(CMD)와 아규먼트(ARG)를 포함할 수 있다.
단계(S120)에서, 컨트롤러(100)는 시스템 정보 요청(REQ)이 적합한지 판단할 수 있다. 구체적으로, 컨트롤러(100)는 자신의 보안 정보(SCIF)에 포함된 고정 키와 아규먼트(ARG)에 포함된 고정 키를 비교함으로써 시스템 정보 요청(REQ)의 적합성을 판단할 수 있다. 시스템 정보 요청(REQ)이 부적합할 때, 절차는 종료될 수 있다. 즉, 시스템 정보 요청(REQ)이 부적합할 때, 컨트롤러(100)는 시스템 정보 요청(REQ)을 무시할 수 있다. 반면에, 시스템 정보 요청(REQ)이 적합할 때, 절차는 단계(S130)로 진행될 수 있다.
단계(S130)에서, 컨트롤러(100)는 컨트롤러(100)가 관리하는 복수의 시스템 정보들 중에서 아규먼트(ARG)에 포함된 인덱스 값에 대응하는 시스템 정보(SIF)를 선택할 수 있다. 컨트롤러(100)는 자신의 보안 정보(SCIF)의 인덱스 테이블에서 아규먼트(ARG)에 포함된 인덱스 값을 서치함으로써 인덱스 값에 대응하는 시스템 정보를 선택할 수 있다.
단계(S140)에서, 컨트롤러(100)는 시스템 정보 요청(REQ)에 포함된 고정 키 및 가변 키에 근거하여 시스템 정보(SIF)를 암호화할 수 있다. 고정 키 및 가변 키는 아규먼트(ARG)에서 소정 위치들에 각각 존재하는 값들일 수 있다.
단계(S150)에서, 컨트롤러(100)는 암호화된 시스템 정보(ESIF)를 호스트 장치(20)로 전송할 수 있다. 호스트 장치(20)는 컨트롤러(100)가 시스템 정보(SIF)를 암호화하는데 사용한 고정 키 및 가변 키를 사용하여, 암호화된 시스템 정보를 복호화할 수 있다.
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 5를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 도1의 컨트롤러(100)와 유사하게 동작할 수 있다. 컨트롤러(1210)는 벤더에게 제공된 보안 정보를 포함할 수 있다. 컨트롤러(1210)는 호스트 장치(1100)의 시스템 정보 요청에 응답하여 자신의 보안 정보에 근거하여 암호화된 시스템 정보를 호스트 장치(1100)로 전송할 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 5에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 5에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 5의 SSD(1200), 도 6의 메모리 시스템(2200), 도 7의 메모리 시스템(3200)으로 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 9를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 메모리 시스템
100: 컨트롤러
200: 비휘발성 메모리 장치
20: 호스트 장치
100: 컨트롤러
200: 비휘발성 메모리 장치
20: 호스트 장치
Claims (22)
- 비휘발성 메모리 장치; 및
상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
상기 컨트롤러는 호스트 장치로부터 커맨드 및 아규먼트를 포함하는 시스템 정보 요청을 수신하고, 상기 커맨드에 응답하여 상기 아규먼트에 포함된 고정 키에 근거하여 상기 시스템 정보 요청의 적합성을 판단하고, 상기 시스템 정보 요청이 적합할 때 상기 아규먼트에 근거하여 시스템 정보를 암호화하고, 암호화된 시스템 정보를 상기 호스트 장치로 전송하는 메모리 시스템. - 제1항에 있어서,
상기 컨트롤러는 상기 컨트롤러에 저장되어 있는 고정 키를 상기 아규먼트에 포함된 상기 고정 키와 비교함으로써 상기 적합성을 판단하는 메모리 시스템. - 제1항에 있어서,
상기 컨트롤러는 상기 컨트롤러에 의해 관리되는 하나 이상의 시스템 정보들 중에서 상기 아규먼트에 포함된 인덱스 값에 대응하는 상기 시스템 정보를 선택하는 메모리 시스템. - 제3항에 있어서,
상기 컨트롤러는 상기 컨트롤러에 저장되어 있는 인덱스 테이블에서 상기 인덱스 값을 서치하여 상기 시스템 정보를 선택하고,
상기 인덱스 테이블은 하나 이상의 인덱스 값들에 각각 대응하는 상기 하나 이상의 시스템 정보들을 포함하는 메모리 시스템. - 제1항에 있어서,
상기 컨트롤러는 상기 아규먼트에서 기설정된 위치의 값을 가변 키로 추출하고, 상기 고정 키 및 상기 가변 키에 근거하여 상기 시스템 정보를 암호화하는 메모리 시스템. - 제5항에 있어서,
상기 고정 키는 상기 호스트 장치로부터 수신된 다른 시스템 정보 요청에서 불변이고, 상기 가변 키는 상기 다른 시스템 정보 요청에서 가변인 메모리 시스템. - 제1항에 있어서,
상기 시스템 정보는 상기 비휘발성 메모리 장치에 대한 배드 블록 정보, 소거 카운트 정보, 리드 카운트 정보, 및 물리적 리드 데이터 중 적어도 하나인 메모리 시스템. - 비휘발성 메모리 장치; 및
상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
상기 컨트롤러는 호스트 장치로부터 커맨드 및 아규먼트를 포함하는 시스템 정보 요청을 수신하고, 상기 커맨드에 응답하여 상기 아규먼트에 포함된 고정 키 및 가변 키에 근거하여 시스템 정보를 암호화하고, 암호화된 시스템 정보를 상기 호스트 장치로 전송하는 메모리 시스템. - 제8항에 있어서,
상기 고정 키는 상기 호스트 장치로부터 수신된 다른 시스템 정보 요청에서 불변이고, 상기 가변 키는 상기 다른 시스템 정보 요청에서 가변인 메모리 시스템. - 제8항에 있어서,
상기 컨트롤러는 상기 고정 키에 근거하여 상기 시스템 정보 요청의 적합성을 판단하고, 상기 시스템 정보 요청이 적합할 때 상기 시스템 정보를 암호화하는 메모리 시스템. - 제10항에 있어서,
상기 컨트롤러는 상기 컨트롤러에 저장되어 있는 고정 키를 상기 아규먼트에 포함된 상기 고정 키와 비교함으로써 상기 적합성을 판단하는 메모리 시스템. - 제8항에 있어서,
상기 컨트롤러는 상기 컨트롤러에 의해 관리되는 하나 이상의 시스템 정보들 중에서 상기 아규먼트에 포함된 인덱스 값에 대응하는 상기 시스템 정보를 선택하는 메모리 시스템. - 제12항에 있어서,
상기 컨트롤러는 상기 컨트롤러에 저장되어 있는 인덱스 테이블에서 상기 인덱스 값을 서치하여 상기 시스템 정보를 선택하고,
상기 인덱스 테이블은 하나 이상의 인덱스 값들에 각각 대응하는 상기 하나 이상의 시스템 정보들을 포함하는 메모리 시스템. - 제8항에 있어서,
상기 시스템 정보는 상기 메모리 시스템에 포함된 비휘발성 메모리 장치에 대한 배드 블록 정보, 소거 카운트 정보, 리드 카운트 정보, 및 물리적 리드 데이터 중 적어도 하나인 메모리 시스템. - 비휘발성 메모리 장치; 및
상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
상기 컨트롤러는 호스트 장치로부터 커맨드 및 아규먼트를 포함하는 시스템 정보 요청을 수신하고, 상기 커맨드에 응답하여 상기 아규먼트 및 메모리 시스템에 저장되어 있는 보안 정보를 비교함으로써 시스템 정보를 암호화하고, 암호화된 시스템 정보를 상기 호스트 장치로 전송하는 메모리 시스템. - 제15항에 있어서,
상기 컨트롤러는 상기 아규먼트에 포함된 고정 키에 근거하여 상기 시스템 정보 요청의 적합성을 판단하고, 상기 시스템 정보 요청이 적합할 때 상기 시스템 정보를 암호화하는 메모리 시스템. - 제15항에 있어서,
상기 컨트롤러는 상기 보안 정보에 포함된 고정 키를 상기 아규먼트에 포함된 상기 고정 키와 비교함으로써 상기 적합성을 판단하는 메모리 시스템. - 제15항에 있어서,
상기 컨트롤러는 상기 메모리 시스템에 의해 관리되는 하나 이상의 시스템 정보들 중에서 상기 아규먼트에 포함된 인덱스 값에 대응하는 상기 시스템 정보를 선택하는 메모리 시스템. - 제18항에 있어서,
상기 컨트롤러는 상기 보안 정보에 포함된 인덱스 테이블에서 상기 인덱스 값을 서치하여 상기 시스템 정보를 선택하고,
상기 인덱스 테이블은 하나 이상의 인덱스 값들에 각각 대응하는 상기 하나 이상의 시스템 정보들을 포함하는 메모리 시스템. - 제15항에 있어서,
상기 컨트롤러는 상기 보안 정보에 포함된 가변 키의 위치를 참조하여, 상기 아규먼트에서 상기 위치의 값을 상기 가변 키로 추출하고, 상기 아규먼트에 포함된 고정 키 및 상기 가변 키에 근거하여 상기 시스템 정보를 암호화하는 메모리 시스템. - 제20항에 있어서,
상기 고정 키는 상기 호스트 장치로부터 수신된 다른 시스템 정보 요청에서 불변이고, 상기 가변 키는 상기 다른 시스템 정보 요청에서 가변인 메모리 시스템. - 제15항에 있어서,
상기 시스템 정보는 상기 메모리 시스템에 포함된 비휘발성 메모리 장치에 대한 배드 블록 정보, 소거 카운트 정보, 리드 카운트 정보, 및 물리적 리드 데이터 중 적어도 하나인 메모리 시스템.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180116982A KR102590439B1 (ko) | 2018-10-01 | 2018-10-01 | 메모리 시스템 |
US16/528,125 US11550929B2 (en) | 2018-10-01 | 2019-07-31 | Memory system |
CN201910921517.7A CN110968263B (zh) | 2018-10-01 | 2019-09-27 | 存储器系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180116982A KR102590439B1 (ko) | 2018-10-01 | 2018-10-01 | 메모리 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200037579A true KR20200037579A (ko) | 2020-04-09 |
KR102590439B1 KR102590439B1 (ko) | 2023-10-18 |
Family
ID=69947583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180116982A KR102590439B1 (ko) | 2018-10-01 | 2018-10-01 | 메모리 시스템 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11550929B2 (ko) |
KR (1) | KR102590439B1 (ko) |
CN (1) | CN110968263B (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070118589A (ko) * | 2005-02-11 | 2007-12-17 | 유니버셜 데이터 프로텍션 코퍼레이션 | 마이크로프로세서 데이터 보안을 위한 방법 및 시스템 |
US7685206B1 (en) * | 2004-02-12 | 2010-03-23 | Microsoft Corporation | Authorization and access control service for distributed network resources |
KR20130085536A (ko) * | 2011-12-16 | 2013-07-30 | 삼성전자주식회사 | 보안 데이터를 보호하는 메모리 장치 및 보안 데이터를 이용한 데이터 보호 방법 |
US20140047522A1 (en) * | 2005-12-08 | 2014-02-13 | Microsoft Corporation | Request authentication token |
US20160062917A1 (en) * | 2014-08-29 | 2016-03-03 | Memory Technologies Llc | Control for Authenticated Accesses to a Memory Device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6877044B2 (en) * | 2000-02-10 | 2005-04-05 | Vicom Systems, Inc. | Distributed storage management platform architecture |
JP2005020346A (ja) * | 2003-06-26 | 2005-01-20 | Konica Minolta Business Technologies Inc | データ秘密化装置、データ復元装置、画像データ保存装置及び画像形成装置 |
WO2006012044A1 (en) * | 2004-06-28 | 2006-02-02 | Japan Communications, Inc. | Methods and systems for encrypting, transmitting, and storing electronic information and files |
CN101116081A (zh) * | 2005-02-11 | 2008-01-30 | 通用数据保护公司 | 用于微处理器数据安全的方法和系统 |
US20070067638A1 (en) * | 2005-09-22 | 2007-03-22 | Roland Haibl | Method of Session Consolidation |
KR20090033191A (ko) | 2006-07-07 | 2009-04-01 | 쌘디스크 코포레이션 | 메모리 디바이스로부터 공급된 정보를 제어하기 위한 시스템과 방법 |
US20080181406A1 (en) * | 2007-01-30 | 2008-07-31 | Technology Properties Limited | System and Method of Storage Device Data Encryption and Data Access Via a Hardware Key |
US7873710B2 (en) * | 2007-02-06 | 2011-01-18 | 5O9, Inc. | Contextual data communication platform |
US9208626B2 (en) * | 2011-03-31 | 2015-12-08 | United Parcel Service Of America, Inc. | Systems and methods for segmenting operational data |
JP5678804B2 (ja) * | 2011-05-27 | 2015-03-04 | ソニー株式会社 | 情報処理装置、および情報処理方法、並びにプログラム |
CN103916243B (zh) * | 2012-12-30 | 2018-06-26 | 比亚迪股份有限公司 | 一种控制器的动态加密方法及加密系统 |
KR102403266B1 (ko) * | 2015-06-22 | 2022-05-27 | 삼성전자주식회사 | 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템 |
KR102565918B1 (ko) * | 2016-02-24 | 2023-08-11 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작방법 |
KR20180030319A (ko) * | 2016-09-13 | 2018-03-22 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
KR102618699B1 (ko) * | 2016-09-28 | 2024-01-02 | 삼성전자주식회사 | 호스트에 의해 제어되는 스토리지 장치를 포함하는 컴퓨팅 시스템 |
KR20180060121A (ko) * | 2016-11-28 | 2018-06-07 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 데이터 처리 시스템 |
KR20180076765A (ko) * | 2016-12-28 | 2018-07-06 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
-
2018
- 2018-10-01 KR KR1020180116982A patent/KR102590439B1/ko active IP Right Grant
-
2019
- 2019-07-31 US US16/528,125 patent/US11550929B2/en active Active
- 2019-09-27 CN CN201910921517.7A patent/CN110968263B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7685206B1 (en) * | 2004-02-12 | 2010-03-23 | Microsoft Corporation | Authorization and access control service for distributed network resources |
KR20070118589A (ko) * | 2005-02-11 | 2007-12-17 | 유니버셜 데이터 프로텍션 코퍼레이션 | 마이크로프로세서 데이터 보안을 위한 방법 및 시스템 |
US20140047522A1 (en) * | 2005-12-08 | 2014-02-13 | Microsoft Corporation | Request authentication token |
KR20130085536A (ko) * | 2011-12-16 | 2013-07-30 | 삼성전자주식회사 | 보안 데이터를 보호하는 메모리 장치 및 보안 데이터를 이용한 데이터 보호 방법 |
US20160062917A1 (en) * | 2014-08-29 | 2016-03-03 | Memory Technologies Llc | Control for Authenticated Accesses to a Memory Device |
Also Published As
Publication number | Publication date |
---|---|
US20200104512A1 (en) | 2020-04-02 |
KR102590439B1 (ko) | 2023-10-18 |
CN110968263B (zh) | 2023-07-04 |
CN110968263A (zh) | 2020-04-07 |
US11550929B2 (en) | 2023-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20200055267A (ko) | 메모리 시스템 및 테스트 시스템 | |
KR20190019712A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20160105625A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20180097026A (ko) | 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법 | |
KR20220104486A (ko) | 메모리 시스템, 그것의 동작 방법 및 컴퓨팅 시스템 | |
KR20170094674A (ko) | 데이터 저장 장치 | |
KR20190032104A (ko) | 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법 | |
US11347634B2 (en) | Memory system performing write-same operation and operating method thereof | |
KR20200054534A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
KR20190085642A (ko) | 메모리 시스템 | |
KR20190023196A (ko) | 데이터 저장 장치 | |
KR20210091980A (ko) | 메모리 시스템 | |
KR20210068734A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR102475688B1 (ko) | 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법 | |
TWI712038B (zh) | 非揮發性記憶體裝置和包括其的數據儲存裝置之操作方法 | |
KR102590439B1 (ko) | 메모리 시스템 | |
US11467910B2 (en) | Memory system re-performing access operation and operating method thereof | |
CN111488296B (zh) | 存储器系统 | |
KR102545229B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
KR20170117776A (ko) | 반도체 메모리 장치의 동작 방법 | |
KR20200128825A (ko) | 분리된 rpmb 기능을 가지는 스토리지 시스템 및 그 구동 방법 | |
KR20200073016A (ko) | 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법 | |
KR20200104601A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
KR20190102998A (ko) | 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법 | |
KR20200015260A (ko) | 데이터 저장 장치 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |