KR20200037402A - 다중 적층을 에칭하기 위한 화학물질 - Google Patents

다중 적층을 에칭하기 위한 화학물질 Download PDF

Info

Publication number
KR20200037402A
KR20200037402A KR1020207007687A KR20207007687A KR20200037402A KR 20200037402 A KR20200037402 A KR 20200037402A KR 1020207007687 A KR1020207007687 A KR 1020207007687A KR 20207007687 A KR20207007687 A KR 20207007687A KR 20200037402 A KR20200037402 A KR 20200037402A
Authority
KR
South Korea
Prior art keywords
layer
etch
etching
hydrogen fluoride
gas
Prior art date
Application number
KR1020207007687A
Other languages
English (en)
Other versions
KR102398461B1 (ko
Inventor
펭 센
케이찌로 우라베
지로 요꼬따
니콜라스 고셋
Original Assignee
레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드
레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드, 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 filed Critical 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드
Publication of KR20200037402A publication Critical patent/KR20200037402A/ko
Application granted granted Critical
Publication of KR102398461B1 publication Critical patent/KR102398461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
    • C07C19/00—Acyclic saturated compounds containing halogen atoms
    • C07C19/08—Acyclic saturated compounds containing halogen atoms containing fluorine
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H01L27/1157—
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Magnetic Heads (AREA)
  • Weting (AREA)

Abstract

3D NAND 플래시 메모리를 제작하기 위한 방법이 개시되어 있다. 이 방법은 하드마스크 층에 하드마스크 패턴을 형성하는 단계, 및 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6), 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6), 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)으로 이루어진 군으로부터 선택되는 수소불화탄소 에칭 가스를 이용하여 하드마스크 층에 대해 제1 에칭층과 제2 에칭층의 교대 층을 선택적으로 플라즈마 에칭함으로써 하드마스크 패턴을 이용하여 교대 층에 개구부를 형성하는 단계를 포함하며, 이때 제1 에칭층은 제2 에칭층의 물질과 상이한 물질을 포함한다.

Description

다중 적층을 에칭하기 위한 화학물질
관련 출원에 대한 상호 참조
본 출원은 2017년 8월 31일자로 출원된 미국 특허 출원 제15/692,247호에 대한 우선권을 주장하며, 이는 모든 면에서 전체가 본원에서 참고로 포함된다.
기술분야
본 발명의 개념은 반도체 장치를 제작하기 위한 방법에 관한 것으로, 보다 상세하게는 다중 적층을 에칭할 수 있는 에칭 가스를 사용하는 3D NAND 구조물을 제작하기 위한 방법에 관한 것이다.
산화규소 및 질화규소(SiO/SiN)는 NAND 유형의 플래시 메모리에서의 터널 및 전하 트래핑에 중요한 조성물이다. 에칭은 메모리 응용에서 반도체 기판으로부터 산화규소 및 질화규소 필름을 제거하기 위해 적용된다. 3D NAND(예를 들어, US 2011/0180941 참조)와 같은 메모리 응용에 있어서, 다수의 SiO/SiN 층의 스택을 에칭하는 것이 중요하다. 수직 NAND 메모리(예를 들어, 3D NAND)를 에칭하는데 있어서의 과제는 가능한 한 높은 유사한 에칭률로 산화물 및 질화물 층을 에칭하는 방법이다. 또한 에칭된 구조는 보우잉(bowing) 및 낮은 선경계 거칠기(line edge roughness; LER) 없이 직선 수직 프로파일(높은 종횡비(aspect ratio))을 가져야 한다.
전통적인 에칭 화학물질은 20:1보다 높은 종횡비를 갖는 홀(hole) 또는 트렌치와 같은 특징부(feature)를 제공하지 못할 수 있다. 높은 종횡비(예를 들어, 20:1 초과)는 적어도 플라즈마 에칭 공정 동안에 측벽 상의 불충분한 내에칭성 중합체 증착으로 인해 보다 새로운 응용(예를 들어, 3D NAND)에서 필수적이다. 전통적인 에칭 가스로는 옥타플루오로사이클로부탄(cC4F8), 헥사플루오로-1,3-부탄(C4F6), 테트라플루오로메탄(CF4), 디플루오로메탄(CH2F2), 플루오로메탄(CH3F) 및/또는 플루오로포름 CHF3을 들 수 있다. 이들 수소불화탄소 에칭 가스는 측벽 중합체(-CxFy-; 여기서 x는 0.01 내지 1의 범위이고, y는 0.01 내지 4의 범위임)를 생산할 수 있다. 이들 측벽 중합체는 에칭에 민감할 수 있다(스탠대르트(Standaert) 등(J. Vac. Sci. Technol. A, 22, 53, 2004) 참조). 선택성 및 중합체 증착률은 수소불화탄소 내의 C:F의 비율이 증가함(즉, C4F6 > C4F8 > CF4)에 따라 증가하는 것으로 당해 기술분야에 널리 알려져 있다(예를 들어, 헝(Hung) 등에 허여된 US 6,387,287 참조). 그 결과, 에칭된 패턴은 직선 수직이 아닐 수 있고, 에칭된 구조는 전통적인 에칭 화학물질을 사용하여 보우잉, 치수 변화, 패턴 붕괴 및/또는 거칠기 증가를 나타낼 수 있다. 보우잉은 에칭된 구조를 위한 보우잉을 초래하는 매우 좁은 에칭 공간에서의 이온 굴절에서 기인할 수 있다(문헌[Bogart et al, J. Vac. Sci. Technol A, 18, 197 (2000)] 참조). 현재의 응용(예를 들어, 접촉 에치(contact etch) 또는 3D NAND)에 요구되는 높은 종횡비(즉, 최대 200:1)를 갖는 에칭 프로파일을 달성하기 위해 보우잉을 최소화하는 것이 중요하다.
3D NAND 응용에서 고종횡비 에칭 구조를 갖는 매끄러운 측벽을 얻는다는 측면에서 SiO2 및 SiN의 유사한 높은 에칭률을 갖는 에칭 가스를 찾기는 어렵다.
3D NAND 응용에서, SiO 층과 SiN 층의 교대 층의 스택이, 예를 들어 기판 상에 형성되고, 콘택홀, 계단 콘택(staircase contact) 등과 같은 반도체 구조는 SiO 층과 SiN 층의 교대 층을 통해 에칭한다. 에칭 가스로서 수소불화탄소를 이용하여 SiO 및/또는 SiN 층을 에칭하려는 시도가 이루어져 왔다.
엔더슨(Anderson) 등(WO2014/070838A)은 C4 수소불화탄소를 이용하여 실리콘-함유 층을 에칭하기 위한 방법을 개시하고 있다.
우메자키(Umezaki) 등(US 9,017,571)은 이산화규소, 질화규소, 다결정질 실리콘, 비정질 실리콘 및 탄화규소와 같은 실리콘 물질을 에칭하기 위한 1,3,3,3-테트라플루오로프로펜(트랜스- 및 시스-) 및 첨가제 가스의 사용을 개시하고 있다.
왕(Wang) 등(US 6,183,655)은 기타 비산화물 층(예를 들어, SiN 층)에 대해 높은 선택성(적어도 20:1)을 갖는 SiO2를 에칭하기 위한 플루오로프로필렌 및 수소불화탄소의 사용을 개시하고 있다. 플루오로프로필렌 및 수소불화탄소는 1,1,1,2,3,3,3-C3H2F6 및 1,1,2,2,3,3,3-C3HF7을 포함한다.
메리(Merry) 등(US 6,015,761)은 이산화규소, 도핑되지 않은 실리케이트 유리, 포스포실리케이트 유리(PSG), 보로포스포실리케이트 유리(BPSG), 질화규소를 포함하는 유전체 층을 마이크로파-활성화 플라즈마 공급원으로 에칭하기 위한 수소불화탄소의 사용을 개시하고 있다. 플루오로카본 가스의 예로는 C3H2F6이 나타나 있지만, C3H2F6을 이용한 어떠한 에칭 실시예도 개시되어 있지 않다
알레오(Arleo) 등(US 5,176,790)은 기저 금속층에 대한 플라즈마 에칭에 의한 절연층을 통한 하나 이상의 비아의 형성을 개시하고 있다. 에칭 가스로는 3개 내지 6개의 탄소 원자를 갖는 비환형 플루오르화 탄화수소(C3H2F6 및 C3HF7)를 들 수 있지만, 어떠한 에칭 실시예에서도 C3H2F6 및 C3HF7을 이용한 에칭이 나타나 있지 않다. 절연 물질은 금속층 상에 형성된 증착된 산화규소, 질화규소 화합물 또는 산질화규소 화합물을 포함한다.
정(Chung) 등(US 9,460,935)은 반도체 장치를 제작하기 위한 방법을 개시하고 있다. 이 방법은 기판 상에 적층된 제1 에칭층 및 제2 에칭층을 형성하는 단계 및 화합물을 포함하는 에칭 가스로부터 생성된 플라즈마에 의해 제1 및 제2 에칭층을 에칭함으로써 리세스 영역(recess region)을 형성하는 단계를 포함한다. 화합물은 1,1,1,2,3,3-헥사플루오로프로판, 2,2,2-트리플루오로에탄-1-티올, 1,1,1,3,3-펜타플루오로프로판, 1,1,2,2,3-펜타플루오로프로판 및 1,1,2,2-테트라플루오로-1-요오도에탄, 2,3,3,3-테트라플루오로프로펜 및 1,1-디플루오로에텐 중 적어도 하나를 포함한다.
데민(Demmin) 등(US 6,120,697 및 US 6,428,716)은 화학식: CxHyFz(여기서, x는 3, 4 또는 5이고; 2x ≥ z ≥ y이고; y와 z의 합은 2x + 2임)를 갖는 적어도 하나의 에칭제 화합물을 이용한 에칭 방법을 개시하고 있으며, Si에 대한 SiO2의 유의한 선택성 및 Si3N4에 대한 SiO2의 유의한 선택성은 압력, 바이어스 및 전력과 같은 작동 파라미터를 변경함으로써 달성되었다. 게다가, 에칭 공정은, Si에 대한 SiO2의 에칭 비율 및/또는 Si3N4에 대한 SiO2의 에칭 비율이 약 2:1 이상이 되는 조건 하에 수행된다.
권(Kwon) 등은 SiON을 에칭하기 위해 수소불화탄소(CH2F2)가 사용된다는 것을 개시하고 있다(문헌[Kwon et al., "Infinite Etch Selectivity during Etching of SiON with an Extreme Ultraviolet Resist Pattern in Dual-Frequency Capacitively Coupled Plasmas", Journal of the Electrochemical Soc. (2010) 157, D21~D28]).
카렉키(Karecki) 등은 종횡비가 높은 SiO2의 에칭을 위한 수소불화탄소의 사용을 개시하고 있다(문헌[Karecki et al., "Use of Novel Hydrofluorocarbon and Iodofluorocarbon Chemistries for a High Aspect Ratio Via Etch in a High Densily Plasma Etch Tool", Journal of the Electrochemical Soc. (1998) 145, 4305~4312]).
나파(Nappa) 등(US 5,414,165)은 1,1,1,3,3,3-헥사클로로프로판(즉, CCl3 CH2 CCl3 또는 C3H2Cl6 또는 HCC-230fa)과 플루오르화 수소와의 반응에 의해 1,1,1,3,3,3-헥사플루오로프로판(즉, CF3 CH2 CF3 또는 C3H2F6 또는 HFC-236fa)을 제조하기 위한 공정을 개시하고 있다.
라오(Rao) 등(US 8,053,611)은 HF, Cl2, 및 화학식: CX3CCl=CClX(여기서, X 각각은 독립적으로 F 또는 Cl임)의 적어도 하나의 할로프로펜을 출발 물질로 하여 수득된 클로로플루오로카본(CFC) 및 하이드로클로로플루오로카본(HCFC)을 이용하여 C3H2F6을 합성하는 방법을 개시하고 있다.
나파 등(US 6,281,395)에는 0.01 ppm 미만의 퍼플루오로이소부틸렌(PFIB)을 함유하는 C3HF7의 제조 공정이 개시되어 있다.
추(Chiu) 등(US 7,205,444)은 불포화 플루오로카본을 제거하기 위해 UV 광염소화제(UV photochlorinator)를 이용한 1,1,1,3,3,3-헥사플루오로프로판의 정제 공정을 개시하고 있다.
비전통적인 수소불화탄소 에칭 가스를 이용한 3D NAND 응용에서는 SiO 층과 SiN 층의 복수의 교대 층에 대한 에칭이 여전히 부족하다. SiN에 대한 높은 선택성으로 SiO2를 에칭하기 위한 다수의 선행기술이 존재하지만, 다층 3D NAND 메모리의 에칭과 같은 특정 응용에 있어서, 선택성 없이 SiO2 및 SiN 층 둘 모두(또는 SiO2 및 p-Si 층 둘 모두)를 에칭할 수 있는 에칭 가스를 구비하는 것이 중요하다. 다시 말해, 3D NAND 메모리에서 종횡비가 높은 홀을 갖는 매끄러운 측벽을 얻는다는 측면에서 SiO2 및 SiN의 유사한 높은 에칭률을 갖는 에칭 가스를 찾는 것이 하나의 과제이다.
따라서, SiO/SiN의 유사한 높은 에칭률을 유지하면서 SiO/SiN 층을 에칭할 수 있는 에칭 가스를 찾는 것이 여전히 요구된다.
기판 상에 제1 에칭층과 제2 에칭층의 교대 층을 갖고 교대 층 상에 하드마스크 층을 갖는 3D NAND 플래시 메모리를 제작하기 위한 방법이 개시되어 있다. 개시된 방법은 하드마스크 층에 하드마스크 패턴을 형성하는 단계 및 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6), 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6), 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)으로 이루어진 군으로부터 선택되는 수소불화탄소 에칭 가스를 이용하여 하드마스크 층에 대해 교대 층을 선택적으로 플라즈마 에칭함으로써 하드마스크 패턴을 이용하여 교대 층에 개구부(aperture)를 형성하는 단계를 포함하며, 이때 제1 에칭층은 제2 에칭층의 물질과 상이한 물질을 포함한다. 개시된 방법은 하기 양태들 중 하나 이상을 포함할 수 있다:
ㆍ 하드마스크 층은 비정질 탄소 또는 도핑된 탄소의 CVD 또는 스핀온 증착된 층, 실리콘-함유 스핀온 마스크 및 탄소-함유 스핀온 마스크로 이루어진 군으로부터 선택됨;
ㆍ 하드마스크 층은 비정질 탄소(a-C) 층임;
ㆍ 하드마스크 층은 도핑된 탄소 층임;
ㆍ 하드마스크 층은 실리콘-함유 스핀온 마스크 층임;
ㆍ 하드마스크 층은 탄소-함유 스핀온 마스크 층임;
ㆍ 교대 층을 증착하는 단계는 기판 상에 제1 에칭층을 증착하는 단계, 제1 에칭층 상에 제2 에칭층을 증착하는 단계, 제2 에칭층 상에 다른 제1 에칭층을 증착하는 단계 및 제1 및 제2 에칭층을 교대로 반복하여 증착하여 적층 구조를 형성하는 단계를 포함하며, 이때 적층 구조는 기판 상의 복수 쌍의 제1 및 제2 에칭층을 포함함;
ㆍ 교대 층은 산화규소, 질화규소, SiOCH, SiON, SiaObCcNdHe(여기서, a는 0 초과이고; b, c, d 및 e는 0 이상임) 또는 이들의 조합 중 하나의 층을 포함함;
ㆍ 교대 층은 산소 원자, 질소 원자, 탄소 원자, 수소 원자 또는 이들의 조합을 포함하며, 이때 교대 층은 실리콘-함유 필름임;
ㆍ 교대 층은 산화규소 층 및 질화규소 층을 포함함;
ㆍ 교대 층은 산화규소와 질화규소의 교대 층을 포함함;
ㆍ 교대 층은 산화규소와 질화규소의 교대 층임;
ㆍ 제1 에칭층은 산화규소 층을 포함함;
ㆍ 제1 에칭층은 질화규소 층을 포함함;
ㆍ 제2 에칭층은 산화규소 층을 포함함;
ㆍ 제2 에칭층은 질화규소 층을 포함함;
ㆍ 교대 층은 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 교대 층은 a-C 층으로부터 선택적으로 에칭됨;
ㆍ 교대 층은 도핑된 탄소 층으로부터 선택적으로 에칭됨;
ㆍ 교대 층은 실리콘-함유 스핀온 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 교대 층은 탄소-함유 스핀온 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소와 질화규소의 교대 층은 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소와 질화규소의 교대 층은 a-C 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소와 질화규소의 교대 층은 도핑된 탄소 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소와 질화규소의 교대 층은 실리콘-함유 스핀온 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소와 질화규소의 교대 층은 탄소-함유 스핀온 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소 층은 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소 층은 a-C 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소 층은 도핑된 탄소 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소 층은 실리콘-함유 스핀온 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 산화규소 층은 탄소-함유 스핀온 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 질화규소 층은 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 질화규소 층은 a-C 층으로부터 선택적으로 에칭됨;
ㆍ 질화규소 층은 도핑된 탄소 층으로부터 선택적으로 에칭됨;
ㆍ 질화규소 층은 실리콘-함유 스핀온 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 질화규소 층은 탄소-함유 스핀온 하드마스크 층으로부터 선택적으로 에칭됨;
ㆍ 수소불화탄소 에칭 가스로부터 생성된 플라즈마를 이용한 단일 공정에 의해 제1 에칭층과 제2 에칭층의 교대 층을 에칭함;
ㆍ 수소불화탄소 에칭 가스는 제1 및 제2 에칭층 둘 모두를 높은 에칭률로 에칭함;
ㆍ 수소불화탄소 에칭 가스는 산화규소 층 및 질화규소 층 둘 모두를 높은 에칭률로 에칭함;
ㆍ 수소불화탄소 에칭 가스는 산화규소 층 및 질화규소 층을 높은 에칭률로 선택적으로 에칭하지 않음;
ㆍ 제1 및 제2 에칭층 둘 모두를 에칭하는 수소불화탄소 에칭 가스의 선택성은 대략 1:2 내지 대략 2:1의 범위임;
ㆍ 제1 및 제2 에칭층 둘 모두를 에칭하는 수소불화탄소 에칭 가스의 선택성은 대략 1:1임;
ㆍ 산화규소 층 및 질화규소 층 둘 모두를 에칭하는 수소불화탄소 에칭 가스의 선택성은 대략 1:2 내지 대략 2:1의 범위임;
ㆍ 산화규소 층 및 질화규소 층 둘 모두를 에칭하는 수소불화탄소 에칭 가스의 선택성은 대략 1:1임;
ㆍ 수소불화탄소 에칭 가스는 적어도 하나의 수소를 함유함;
ㆍ 수소불화탄소 에칭 가스는 적어도 하나의 수소를 함유하는, 3개의 탄소(C3) 원자를 갖는 수소불화탄소(C3HmFn: 여기서, m은 0 초과이고, n은 0 초과임) 화합물임;
ㆍ 수소불화탄소 에칭 가스는 적어도 하나의 수소를 함유하는 C3 유기불소 화합물임;
ㆍ 수소불화탄소 에칭 가스는 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6)임;
ㆍ 수소불화탄소 에칭 가스는 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6)임;
ㆍ 수소불화탄소 에칭 가스는 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7)임;
ㆍ 수소불화탄소 에칭 가스는 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)임;
ㆍ 수소불화탄소 에칭 가스는 플라즈마에 의해 실리콘-함유 필름과 반응하여 휘발성 부산물을 형성함;
ㆍ 부산물을 제거함;
ㆍ 축합을 피하기 위해 플라즈마 에칭용 수소불화탄소 에칭 가스를 가열함;
ㆍ 수소불화탄소 에칭 가스의 목적하는 유속을 유지하기 위해 플라즈마 에칭용 수소불화탄소 에칭 가스를 가열함;
ㆍ 수소불화탄소 에칭 가스에 산소-함유 가스를 첨가함;
ㆍ 산소-함유 가스는 O2, O3, CO, CO2, NO, NO2, N2O, SO2, COS, H2O 및 이들의 조합으로 이루어진 군으로부터 선택됨;
ㆍ 산소-함유 가스는 O2임;
ㆍ 개구부를 형성하기 전에 수소불화탄소 에칭 가스 및 산소-함유 가스를 혼합하여 혼합물을 생성함;
ㆍ 산소-함유 가스와는 별도로 수소불화탄소 에칭 가스를 도입함;
ㆍ 산소-함유 가스를 연속적으로 도입하고, 수소불화탄소 에칭 가스를 펄스식으로 도입함;
ㆍ 산소-함유 가스는 수소불화탄소 에칭 가스 및 산소-함유 가스의 총 부피의 대략 0.01% v/v 내지 대략 99.9% v/v를 차지함;
ㆍ 산소-함유 가스는 수소불화탄소 에칭 가스 및 산소-함유 가스의 총 부피의 대략 0.01% v/v 내지 대략 10% v/v를 차지함;
ㆍ 수소불화탄소 에칭 가스에 불활성 가스를 첨가함;
ㆍ 수소불화탄소 에칭 가스에 불활성 가스를 첨가하지 않음;
ㆍ 불활성 가스는 He, Ar, Xe, Kr, Ne 및 N2로 이루어진 군으로부터 선택됨;
ㆍ 불활성 가스는 Ar임;
ㆍ 불활성 가스는 Xe임;
ㆍ 불활성 가스는 Kr임;
ㆍ 개구부를 형성하기 전에 수소불화탄소 에칭 가스 및 불활성 가스를 혼합하여 혼합물을 생성함;
ㆍ 불활성 가스와는 별도로 수소불화탄소 에칭 가스를 도입함;
ㆍ 불활성 가스를 연속적으로 도입하고, 수소불화탄소 에칭 가스를 펄스식으로 도입함;
ㆍ 불활성 가스는 수소불화탄소 에칭 화합물 및 불활성 가스의 증기의 총 부피의 대략 0.01% v/v 내지 대략 99.9% v/v를 차지함;
ㆍ 불활성 가스는 수소불화탄소 에칭 화합물 및 불활성 가스의 증기의 총 부피의 대략 90% v/v 내지 대략 99% v/v를 차지함;
ㆍ 기판은 Si 웨이퍼임;
ㆍ 기판은 결정질 실리콘 층임;
ㆍ 대략 1:1과 대략 50:1 사이의 종횡비를 갖는 교대 층에 개구부를 생성함;
ㆍ 대략 1:1과 대략 200:1 사이의 종횡비를 갖는 교대 층에 개구부를 생성함;
ㆍ 5% 미만의 보우잉을 갖는 교대 층에 개구부를 생성함;
ㆍ 2% 미만의 보우잉을 갖는 교대 층에 개구부를 생성함;
ㆍ 대략 5 ㎚ 내지 대략 200 ㎚ 범위의 직경을 갖는 개구부를 생성함;
ㆍ 대략 100 ㎚의 직경을 갖는 개구부를 생성함;
ㆍ 대략 50 ㎚의 직경을 갖는 개구부를 생성함;
ㆍ 개구부를 생성함;
ㆍ 개구부는 3D NAND 개구부임;
ㆍ 개구부는 콘택홀임;
ㆍ 개구부는 3D NAND 콘택홀임;
ㆍ 개구부는 계단 콘택임;
ㆍ 대략 1:1과 대략 200:1 사이의 종횡비를 갖는 채널 홀을 생성함;
ㆍ 5% 미만의 보우잉을 갖는 교대 층에 채널 홀을 생성함;
ㆍ 2% 미만의 보우잉을 갖는 교대 층에 채널 홀을 생성함;
ㆍ 대략 5 ㎚ 내지 대략 200 ㎚의 직경을 갖는 채널 홀을 생성함;
ㆍ 대략 100 ㎚의 직경을 갖는 채널 홀을 생성함;
ㆍ 대략 40 ㎚의 직경을 갖는 채널 홀을 생성함;
ㆍ 대략 1:1과 대략 200:1 사이의 종횡비를 갖는 콘택홀을 생성함;
ㆍ 대략 5 ㎚ 내지 대략 200 ㎚ 범위의 직경을 갖는 콘택홀을 생성함;
ㆍ 5% 미만의 보우잉을 갖는 교대 층에 콘택홀을 생성함;
ㆍ 2% 미만의 보우잉을 갖는 교대 층에 콘택홀을 생성함;
ㆍ 대략 100 ㎚의 직경을 갖는 콘택홀을 생성함;
ㆍ 대략 40 ㎚의 직경을 갖는 콘택홀을 생성함;
ㆍ 수소불화탄소 에칭 가스에 제2 에칭 가스를 첨가함으로써 선택성을 개선함;
ㆍ 제2 에칭 가스는 cC4F8, C4F8, C4F6, C5F8, CF4, CH3F, CF3H, CH2F2, COS, CS2, CF3I, C2F3I, C2F5I, FNO, SO2 및 이들의 조합으로 이루어진 군으로부터 선택됨;
ㆍ 개구부를 형성하기 전에 수소불화탄소 에칭 가스 및 제2 에칭 가스를 혼합함;
ㆍ 제2 에칭 가스와는 별도로 수소불화탄소 에칭 가스를 도입함;
ㆍ 수소불화탄소 에칭 가스에 대략 0.01% v/v 내지 대략 99.99% v/v의 제2 에칭 가스를 첨가함;
ㆍ RF 전력을 인가함으로써 플라즈마를 활성화함;
ㆍ 대략 25 W 내지 대략 20,000 W 범위의 RF 전력으로 플라즈마를 활성화함;
ㆍ 에칭 압력은 대략 1 mTorr 내지 대략 10 Torr의 범위임;
ㆍ 에칭 압력은 30 mTorr임;
ㆍ 수소불화탄소 에칭 가스를 대략 0.1 sccm 내지 대략 1 slm 범위의 유속으로 도입함;
ㆍ 기판을 대략 -196℃ 내지 대략 500℃ 범위의 온도로 유지함;
ㆍ 기판을 대략 -120℃ 내지 대략 300℃ 범위의 온도로 유지함;
ㆍ 기판을 대략 -100℃ 내지 대략 50℃ 범위의 온도로 유지함;
ㆍ 기판을 대략 -10℃ 내지 대략 40℃ 범위의 온도로 유지함;
ㆍ 사중극자 질량 분석계, 분광 분석계, FTIR 또는 기타 라디칼/이온 측정 기구에 의해 플라즈마를 이용하여 수소불화탄소 에칭 가스를 측정한다.
1,1,1,3,3,3-헥사플루오로프로판(C3H2F6), 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6), 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)으로 이루어진 군으로부터 선택되는 유기불소 화합물을 포함하는 수소불화탄소 에칭 화합물이 또한 개시되어 있다. 개시된 유기불소 에칭 화합물은 하기 양태들 중 하나 이상을 포함한다:
ㆍ 유기불소 에칭 가스는 적어도 하나의 수소를 포함함;
ㆍ 유기불소 에칭 가스는 C3H2F6임;
ㆍ 유기불소 에칭 가스는 이소-C3H2F6임;
ㆍ 유기불소 에칭 가스는 C3HF7임;
ㆍ 유기불소 에칭 가스는 이소-C3HF7임;
ㆍ 부피 기준으로 대략 95% 내지 대략 99.999% 범위의 순도를 가짐;
ㆍ 대략 10 ppt(parts per trillion) 내지 대략 5 부피%의 미량 가스 불순물을 포함함;
ㆍ 미량 가스 불순물은 물을 포함함;
ㆍ 미량 가스 불순물은 CO2를 포함함;
ㆍ 미량 가스 불순물은 N2를 포함함;
ㆍ 미량 가스 불순물은 CFC 및 HCFC를 포함함;
ㆍ 유기불소 에칭 가스는 100 ppm 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 CFC 및 HCFC를 함유함;
ㆍ C3H2F6은 100 ppm 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 CFC 및 HCFC를 함유함;
ㆍ 이소-C3H2F6은 100 ppm 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 CFC 및 HCFC를 함유함;
ㆍ C3HF7은 100 ppm 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 CFC 및 HCFC를 함유함;
ㆍ 이소-C3HF7은 100 ppm 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 CFC 및 HCFC를 함유함;
ㆍ CFC 및 HCFC는 1,1,1,3,3,3-헥사클로로프로판, 1,1,3,3,3-펜타플루오로-2-(트리플루오로메틸)프로프-1-엔, 1,1,1,3,3-펜타플루오로-2-클로로프로펜, 1,1,1,3-테트라플루오로-3-클로로프로펜, 1,1-디플루오로-2,2-디클로로에텐, 트리클로로플루오로메탄, 1,1,1,3,3-펜타플루오로-3-클로로프로판, 1,1,1,3,3-펜타플루오로프로판 및 1,1,1,3,3,3-헥사플루오로-2-클로로프로판임;
ㆍ C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3,3-헥사클로로프로판을 함유함;
ㆍ C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3-펜타플루오로-2-클로로프로펜을 함유함;
ㆍ C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3-테트라플루오로-3-클로로프로펜을 함유함;
ㆍ C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1-디플루오로-2,2-디클로로에텐을 함유함;
ㆍ C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 트리클로로플루오로메탄을 함유함;
ㆍ C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3-펜타플루오로-3-클로로프로판을 함유함;
ㆍ C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3-펜타플루오로프로판을 함유함;
ㆍ C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3,3-헥사플루오로-2-클로로프로판을 함유함;
ㆍ 이소-C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3,3-헥사클로로프로판을 함유함;
ㆍ 이소-C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3-펜타플루오로-2-클로로프로펜을 함유함;
ㆍ 이소-C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3-테트라플루오로-3-클로로프로펜을 함유함;
ㆍ 이소-C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1-디플루오로-2,2-디클로로에텐을 함유함;
ㆍ 이소-C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 트리클로로플루오로메탄을 함유함;
ㆍ 이소-C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3-펜타플루오로-3-클로로프로판을 함유함;
ㆍ 이소-C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3-펜타플루오로프로판을 함유함;
ㆍ 이소-C3H2F6은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,1,3,3,3-헥사플루오로-2-클로로프로판을 함유함;
ㆍ C3HF7은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,3,3,3-펜타플루오로-2-(트리플루오로메틸)프로프-1-엔을 함유함;
ㆍ 이소-C3HF7은 100 ppm 미만 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 1,1,3,3,3-펜타플루오로-2-(트리플루오로메틸)프로프-1-엔을 함유함;
ㆍ 미량 가스 불순물은 개시된 유기불소 에칭 화합물을 제외한 수소불화탄소를 포함함;
ㆍ 개시된 유기불소 에칭 화합물을 제외한 수소불화탄소는 화학식: CxHyFz(여기서, x는 0 내지 3이고, y는 0 내지 8이고, z는 0 내지 8이며, 단 x가 3이고 y가 2인 경우에 z는 6이 아니고, x가 3이고 y가 1인 경우에 z는 7이 아님)를 가짐;
ㆍ C3H2F6은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 수소불화탄소(개시된 유기불소 에칭 화합물을 제외함)를 함유함;
ㆍ C3H2F6은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 이소-C3H2F6을 함유함;
ㆍ C3H2F6은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 C3HF7을 함유함;
ㆍ C3H2F6은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 이소-C3HF7을 함유함;
ㆍ 이소-C3H2F6은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 수소불화탄소(개시된 유기불소 에칭 화합물을 제외함)를 함유함;
ㆍ 이소-C3H2F6은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 C3H2F6을 함유함;
ㆍ 이소-C3H2F6은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 C3HF7을 함유함;
ㆍ 이소-C3H2F6은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 이소-C3HF7을 함유함;
ㆍ C3HF7은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 수소불화탄소(개시된 유기불소 에칭 화합물을 제외함)를 함유함;
ㆍ C3HF7은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 C3H2F6을 함유함;
ㆍ C3HF7은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 이소-C3H2F6을 함유함;
ㆍ C3HF7은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 이소-C3HF7을 함유함;
ㆍ 이소-C3HF7은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 수소불화탄소(개시된 유기불소 에칭 화합물을 제외함)를 함유함;
ㆍ 이소-C3HF7은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 C3H2F6을 함유함;
ㆍ 이소-C3HF7은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 이소-C3H2F6을 함유함;
ㆍ 이소-C3HF7은 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 C3HF7을 함유함;
ㆍ 유기불소 에칭 가스는 20 ppmw 미만의 물 함량을 갖는다.
표기 및 명명법
특정 약어, 기호 및 용어가 하기 설명 및 청구범위 전반에 걸쳐 사용되며, 하기의 내용을 포함한다:
본원에서 사용된 바와 같이, "일" 또는 "하나"란 표현은 하나 이상을 의미한다.
본원에서 사용된 바와 같이, 본문 및 청구범위에서의 "약" 또는 "정도" 또는 "대략"은 기술된 값의 ±10%를 의미한다.
본원에서 사용된 바와 같이, "에칭하다" 또는 "에칭"이란 용어는, 기판에 대해 수직으로 마스킹된 특징부의 가장자리를 따라 수직 측벽을 형성하도록 이온 충격(ion bombardment)이 수직 방향으로 화학 반응을 가속화하는 플라즈마 에칭 공정(즉, 건식 에칭 공정)을 지칭한다(문헌[Manos and Flamm, Plasma Etching an Introduction, Academic Press, Inc. 1989 pp.12~13]). 에칭 공정에 의해 기판에는 비아, 트렌치, 채널 홀, 게이트 트렌치, 계단 콘택, 커패시터 홀, 콘택홀 등과 같은 개구부가 생성된다.
"패턴 에치(pattern etch)" 또는 "패터닝된 에치(patterned etch)"는 실리콘-함유 필름의 스택 상에 패터닝된 하드마스크 층과 같은 비-평면 구조의 에칭을 지칭한다.
"패턴 웨이퍼" 또는 "웨이퍼"란 용어는 기판 상에 실리콘-함유 필름의 스택을 갖고, 패턴 에칭용으로 형성되는 실리콘-함유 필름의 스택 상에 패터닝된 하드마스크 층을 갖는 웨이퍼를 지칭한다.
"마스크"란 용어는 에칭에 내성을 갖는 층을 지칭한다. 하드마스크 층은 에칭될 층 상부에 위치할 수 있다.
"에치 정지(etch stop)"란 용어는 에칭될 층 아래에 위치하여 하부의 층들을 보호하는, 에칭에 내성을 갖는 층을 지칭한다.
"종횡비"란 용어는 트렌치의 너비(또는 비아의 직경)에 대한 트렌치(또는 비아)의 높이의 비율을 지칭한다.
"보우잉"이란 용어는 패터닝된 직경보다 큰 직경을 가지며, 그 결과 볼록하거나 외부로 둥근 구조를 형성하는 개구부를 지칭한다.
"선택성"이란 용어는 다른 물질의 에칭률에 대한 하나의 물질의 에칭률의 비율을 의미한다. "선택적 에치(selective etch)" 또는 "선택적으로 에칭하는"이란 용어는 다른 물질이 아닌 하나의 물질만을 에칭하거나, 다시 말해 2개의 물질 사이의 1:1 초과 또는 미만의 에칭 선택성을 갖는 것을 의미한다.
"콘택홀"이란 용어는 금속 배선 층에 트랜지스터의 게이트, 소스 및 드레인과 같은 전극을 연결하기 위해 전도성 금속으로 채워질 유전체 필름 내에 만들어진 홀을 지칭한다.
"계단 콘택"이란 용어는 전극 층의 계단 형상의 스택에 형성된 콘택홀을 지칭한다.
R 기를 기술하는 문맥에 사용되는 경우에 "독립적으로"란 용어는 대상 R 기가 동일하거나 상이한 아래첨자 또는 위첨자를 지닌 다른 R 기에 대해 독립적으로 선택될 뿐만 아니라, 동일한 R 기의 임의의 추가적인 종에 대해 독립적으로 선택된다는 것을 의미하는 것으로 이해되어야 한다. 예를 들어, 화학식: MR1 x(NR2R3)(4-x)(여기서, M은 원자이고, x는 2 또는 3임)에서, 2개 또는 3개의 R1 기는 서로 동일하거나 R2 또는 R3과 동일할 수 있지만, 반드시 동일할 필요는 없다. 또한, 달리 상세하게 기술하지 않는 한, R 기의 값은 상이한 화학식에서 사용되는 경우에 서로에 대해 독립적인 것으로 이해되어야 한다.
본원에서 "필름" 및 "층"이란 용어가 상호 교환 가능하게 사용될 수 있다는 것에 주목한다. 또한, 당업자라면 본원에서 사용되는 "필름" 또는 "층"이란 용어가 표면 상에 놓여 있거나 표면 위에 펼쳐져 있는 일부 물질의 두께를 지칭하며, 표면이 전체 웨이퍼만큼 크거나 트렌치 또는 라인만큼 작은 범위일 수 있다는 것을 인지할 것이다.
본원에서 "개구부", "비아", "홀" 및 "트렌치"란 용어는 반도체 구조에 형성된 오프닝(opening)을 지칭하기 위해 상호 교환 가능하게 사용될 수 있다는 것을 주지한다.
본원에서 "에칭 화합물" 및 "에칭 가스"란 용어는 상호 교환 가능하게 사용될 수 있다는 것을 주지한다. 에칭 화합물이 에칭 가스에 상응하거나 이와 관련될 수 있으며, 에칭 가스가 에칭 화합물을 지칭할 수 있는 것으로 이해된다.
본원에서 사용된 바와 같이, "NAND"란 약어는 "네가티브 AND" 또는 "부정 AND" 게이트를 지칭하고; "2D"란 약어는 평면 기판 상의 2차원 게이트 구조를 지칭하고; "3D"란 약어는 3차원 또는 수직 게이트 구조를 지칭하며, 이때 게이트 구조는 수직 방향으로 적층되어 있다.
원소 주기율표 상의 원소의 표준 약어가 본원에서 사용된다. 원소가 이들 약어로 지칭될 수 있는 것으로 이해되어야 한다(예를 들어, Si는 실리콘을 지칭하고, N은 질소를 지칭하고, O는 산소를 지칭하고, C는 탄소를 지칭하고, H는 수소를 지칭하며, F는 불소를 지칭하는 등).
화학물질 식별 서비스(Chemical Abstract Service)에 의해 지정된 고유한 CAS 등록 번호(즉, "CAS")는 개시된 특정 분자를 식별하기 위해 제공된다.
SiN 및 SiO와 같은 실리콘-함유 필름이 이들의 적절한 화학양론의 언급 없이 명세서 및 청구범위 전반에 걸쳐 나열되어 있다는 것을 주지한다. 실리콘-함유 필름은 결정질 Si, 폴리실리콘(p-Si 또는 다결정질 Si) 또는 비정질 실리콘과 같은 순수한 실리콘(Si) 층; 질화규소(SikNl) 층; 또는 산화규소(SinOm) 층; 또는 이들의 혼합물을 포함할 수 있으며, 여기서 k, l, m 및 n은 0.1 내지 6의 범위(경계값을 포함함)이다. 바람직하게는, 질화규소는 SikNl이며, 여기서 k 및 l은 각각 0.5 내지 1.5의 범위이다. 보다 바람직하게는, 질화규소는 Si3N4이다. 본원에서, 하기 설명 중의 SiN는 각각 SikNl-함유 층을 나타내기 위해 사용된다. 바람직하게는, 산화규소는 SinOm이며, 여기서 n은 0.5 내지 1.5의 범위이고, m은 1.5 내지 3.5의 범위이다. 보다 바람직하게는, 산화규소는 SiO2이다. 본원에서, 하기 설명 중의 SiO는 SinOm-함유 층을 나타내기 위해 사용된다. 실리콘-함유 필름은 또한 유기계 또는 산화규소계 저-k 유전체 물질(예를 들어, 어플라이드 머티리얼즈 인코포레이티드(Applied Materials, Inc.)에 의해 제공되는 SiOCH의 화학식을 갖는 Black Diamond II 또는 III)과 같은 산화규소계 유전체 물질일 수 있다. 실리콘-함유 필름은 또한 SiaObNc(여기서, a, b 및 c는 0.1 내지 6의 범위임)를 포함할 수 있다. 실리콘-함유 필름은 또한 B, C, P, As 및/또는 Ge와 같은 도펀트를 포함할 수 있다.
본원에서 사용된 바와 같이, "또는"이란 용어는 배타적 "또는"이 아닌 포괄적 "또는"을 의미하는 것으로 의도된다. 즉, 문맥에 달리 명시하거나 명확하게 하지 않는 한, "X가 A 또는 B를 이용한다"란 문구는 자연스러운 포괄적 치환(natural inclusive permutation)들 중 임의의 것을 의미하는 것으로 의도된다. 즉, X가 A를 이용하거나; X가 B를 이용하거나; X가 A 및 B 모두를 이용하는 경우, "X가 A 또는 B를 이용한다"란 문구는 상술한 예들 중 임의의 것에 의해 만족하게 된다.
청구범위에서 "포함하는"은 비-배타적 목록에는 후속적으로 확인된 청구항 요소가 존재하고, 즉 그 밖의 다른 요소가 추가로 포함될 수 있으며 "포함"의 범위 내에 있을 있다는 것을 의미하는 개방형 접속 용어(open transitional term)이다. "포함하는"은 본원에서 "본질적으로 ~(으)로 이루어진" 및 "~(으)로 이루어진"이란 보다 제한된 연결 용어를 필수적으로 포함하는 것으로 정의되고; 따라서 "포함하는"은 "본질적으로 ~(으)로 이루어진" 또는 "~(으)로 이루어진"과 교체될 수 있고, 명확하게 정의된 "포함"의 범위 내에 있을 수 있다.
청구범위에서 "제공하는"은 어떤 것을 제공 또는 공급하거나, 이를 이용 가능하게 하거나 준비한다는 것을 의미하는 것으로 정의된다. 단계는 청구범위에서 언어를 달리 설명하지 않는 한 임의의 실행자에 의해 수행될 수 있다.
본원에 인용된 모든 범위는, "포괄적"이란 용어가 사용되든 관계없이 이들의 종점(즉, "x가 1 내지 4이거나 x가 1 내지 4의 범위이다"란 문구는 x는 1이고, x는 4이고, x는 그 사이에 있는 임의의 숫자라는 것을 포함함)을 포함한다.
본 발명의 특징 및 목적을 더욱 잘 이해하기 위해, 첨부된 도면과 관련하여 기술된 하기 상세한 설명이 참조될 것이며, 이러한 도면에서 유사한 구성요소에는 동일하거나 유사한 참조 번호가 제공된다.
도 1a는 3D NAND 스택에서 예시적인 층의 측단면도이다.
도 1b는 도 1a의 3D NAND 스택에서 플라즈마 에칭에 의해 형성된 예시적인 개구부의 측단면도이다.
도 1c는 예시적인 개구부의 측벽 상에 증착된 중합체 층을 갖는 도 1a의 3D NAND 스택에서 플라즈마 에칭에 의해 형성된 예시적인 개구부의 측단면도이다.
도 1d는 측벽 보우잉을 갖는 도 1a의 3D NAND 스택에서 플라즈마 에칭에 의해 형성된 예시적인 개구부의 측단면도이다.
도 2는 예시적인 증착 및 에칭 시험에서 적용된 예시적인 반응기 시스템의 예시적인 측단면도이다.
도 3은 에칭 가스로서 C3H2F6을 사용하여 산소 유속에 대한 SiO2, SiN, a-C 및 폴리-Si의 에칭률을 증명한 그래프이다.
도 4는 에칭 가스로서 C3H2F6을 사용하여 산소 유속에 대해 SiN, a-C 또는 폴리-Si에 대한 SiO2의 선택성을 증명한 그래프이다.
도 5는 에칭 가스로서 이소-C3H2F6을 사용하여 산소 유속에 대한 SiO2, SiN, a-C 및 폴리-Si의 에칭률을 증명한 그래프이다.
도 6은 에칭 가스로서 이소-C3H2F6을 사용하여 산소 유속에 대해 SiN, a-C 또는 폴리-Si에 대한 SiO2의 선택성을 증명한 그래프이다.
도 7은 에칭 가스로서 C3HF7을 사용하여 산소 유속에 대한 SiO2, SiN, a-C 및 폴리-Si의 에칭률을 증명한 그래프이다.
도 8은 에칭 가스로서 C3HF7을 사용하여 산소 유속에 대해 SiN, a-C 또는 폴리-Si에 대한 SiO2의 선택성을 증명한 그래프이다.
도 9는 에칭 가스로서 이소-C3HF7을 사용하여 산소 유속에 대한 SiO2, SiN, a-C 및 폴리-Si의 에칭률을 증명한 그래프이다.
도 10은 에칭 가스로서 이소-C3HF7을 사용하여 산소 유속에 대해 SiN, a-C 또는 폴리-Si에 대한 SiO2의 선택성을 증명한 그래프이다.
도 11은 플라즈마 에칭용 패터닝된 웨이퍼의 SEM 이미지이다.
도 12a는 C3H2F6(CF3-CH2-CF3) 및 O2를 이용하여 도 11의 패터닝된 웨이퍼를 플라즈마 에칭한 후에 그 상부에 표시된 깊이를 갖는 에칭 구조의 SEM 이미지이다.
도 12b는 C3H2F6(CF3-CH2-CF3) 및 O2를 이용하여 도 11의 패터닝된 웨이퍼를 플라즈마 에칭한 후에 그 상부에 표시된 너비를 갖는 에칭 구조의 SEM 이미지이다.
바람직한 실시형태의 설명
3D NAND 플래시 메모리를 제작하기 위한 방법, 보다 상세하게는 반도체 구조를 생산하기 위해 실리콘-함유 필름을 플라즈마 에칭하기 위한 방법이 개시되어 있다. 이 구조는 SiO/SiN(ONON) 채널 홀, ONON 트렌치, 계단 콘택홀 등을 포함하지만, 이에 제한되지 않는다. 구조는 5 ㎚ 내지 200 ㎚의 최고 임계 치수(CD)를 가질 수 있다. 개시된 방법에 의해 종횡비가 높고 보우잉이 거의 없으며 구조 상에 적정량의 중합체 증착이 존재하는 구조가 생산된다.
여기서, 3D NAND 플래시 메모리는 기판 상에 제1 에칭층과 제2 에칭층의 교대 층을 갖고, 교대 층 상에 하드마스크 층을 가질 수 있다. 개시된 방법은 임의의 3D NAND 기술과 관련된 반도체 구조를 생산하기에 적합할 수 있다.
개시된 방법은, i) 하드마스크 층에 하드마스크 패턴을 형성하는 단계 및 ii) 수소불화탄소 에칭 가스를 이용하여 하드마스크 층에 대해 교대 층을 선택적으로 플라즈마 에칭함으로써 하드마스크 패턴을 이용하여 교대 층에 개구부를 형성하는 단계를 포함한다. 수소불화탄소 에칭 가스는 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6), 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6), 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)으로 이루어진 군으로부터 선택된다. 개시된 방법에서, 제1 에칭층은 제2 에칭층의 물질과 상이한 물질을 포함한다.
개시된 방법은 또한 기판 상에 제1 에칭층과 제2 에칭층의 교대 층을 증착하는 단계 및 교대 층 상에 하드마스크 층을 증착하는 단계를 포함할 수 있다.
제1 에칭층과 제2 에칭층의 교대 층은 화학 증착(CVD) 또는 원자층 증착(ALD)용으로 적합한 증착 전구체를 이용하여 기판 상에 증착된다. 교대 층은 기판 상에 제1 에칭층을 증착하고, 제1 에칭층 상에 제2 에칭층을 증착하고, 제2 에칭층 상에 다른 제1 에칭층을 증착하고, 제1 및 제2 에칭층을 교대로 반복하여 증착하여 적층 구조를 형성함으로써 형성되며, 이때 적층 구조는 기판 상의 복수 쌍의 제1 및 제2 에칭층을 포함한다.
보다 상세하게는, 기판 상에 교대 층을 증착하기 위한 방법은 하기 단계: i) 제1 실리콘-함유 전구체(예를 들어, 산소를 함유하는 유기실란)의 증기를 그 내부에 배치된 적어도 하나의 기판을 갖는 반응기에 도입하고, 증착 방법, 예를 들어 플라즈마 강화 CVD 또는 플라즈마 강화 ALD를 이용하여 적어도 하나의 기판 상에 제1 실리콘-함유 전구체의 적어도 일부분을 증착하여 제1 에칭층을 형성하는 단계를 포함하는, 기판 상에 제1 에칭층을 증착하는 단계; ii) 제2 실리콘-함유 전구체(예를 들어, 질소를 함유하는 유기실란)의 증기를 반응기에 도입하고, 증착 방법을 이용하여 제1 에칭층 상에 제2 실리콘-함유 전구체의 적어도 일부분을 증착하여 제2 에칭층을 형성하는 단계를 포함하는, 제1 에칭층 상에 제2 에칭층을 증착하는 단계; iii) 제1 및 제2 에칭층을 교대로 반복하여 증착하여 적층 구조를 형성하는 단계를 포함하며, 이때 적층 구조는 기판 상의 복수 쌍의 제1 및 제2 에칭층을 포함한다(뒤사라(Dussarrat) 등에 허여된 US 9,371,338 참조). 복수 쌍의 제1 및 제2 에칭층은 48개의 쌍, 96개의 쌍, 128개의 쌍, 264개의 쌍 또는 그 이상일 수 있다.
교대 층은 적어도 하나의 쌍의 제1 및 제2 에칭층을 포함한다. 교대 층은 96개 쌍의 제1 에칭층 및 제2 에칭층을 포함할 수 있다. 대안적으로, 교대 층은 128개 쌍의 제1 에칭층 및 제2 에칭층을 포함할 수 있다. 다른 대안으로, 교대 층은 264개 쌍의 제1 에칭층 및 제2 에칭층을 포함할 수 있다. 또 다른 대안으로, 교대 층은 264개 쌍 초과의 제1 에칭층 및 제2 에칭층을 포함할 수 있다.
교대 층은 산화규소, 질화규소, SiOCN, SiON, SiaObHcCdNe(여기서, a는 0 초과이고; b, c, d 및 e는 0 이상임) 또는 이들의 조합 중 하나의 층을 포함하는 실리콘-함유 필름일 수 있다. 실리콘-함유 필름은 산소 원자, 질소 원자, 탄소 원자 또는 이들의 조합을 추가로 포함할 수 있다.
실리콘-함유 필름은 SiO-함유 제1 에칭층 및 SiN-함유 제2 에칭층일 수 있거나, SiN-함유 제1 에칭층 및 SiO-함유 제2 에칭층일 수 있다. 실리콘-함유 필름은 적어도 하나의 쌍의 SiO 및 SiN 층을 함유한다. 실리콘-함유 필름은 96개 쌍의 SiO 및 SiN 층을 함유할 수 있다. 대안적으로, 실리콘-함유 필름은 128개 쌍의 SiO 및 SiN 층을 함유할 수 있다. 다른 대안으로, 실리콘-함유 필름은 264개 쌍의 SiO 및 SiN 층을 함유할 수 있다. 또 다른 대안으로, 실리콘-함유 필름은 264개 쌍 초과의 SiO 및 SiN 층을 함유할 수 있다.
하드마스크 층은 비정질 탄소(a-C) 또는 도핑된 탄소의 CVD 또는 스핀온 증착된 층, 실리콘-함유 스핀온 하드마스크(SOH), 탄소-함유 스핀온 하드마스크, 포토레지스트 또는 이들의 조합일 수 있지만, 이에 제한되지 않는다. 도핑된 탄소는 붕소(B), 텅스텐(W), 티타늄(Ti), 지르코늄(Zr), 알루미늄 (Al) 또는 이들 조합으로 도핑된 탄소일 수 있다.
하드마스크 층은 CVD 또는 스핀온 증착 방법에 의해 교대 층 상에 형성된다. 하드마스크 층은 a-C의 스핀온 증착된 층일 수 있다. 유기 화합물, 예를 들어 폴리이미드 및 폴리설폰에 의해 형성되는 반사 방지층은 a-C 층 상에 증착되고, 포토레지스트 층은 반사 방지층 상에 증착된다. 포토레지스트 층 패턴은 노출(예를 들어, 포토리소그래프 공정)을 수행하고, 포토레지스트 층에 대한 공정을 진행함으로써 형성된다. a-C 층 패턴은 에칭 마스크로서 포토레지스트 층 패턴을 이용하여 반사 방지층 및 a-C 층을 에칭함으로써 형성된다. a-C 층 패턴은 하드마스크 층 패턴을 형성한다. 이어서, 에칭 마스크로서 하드마스크 층 패턴을 이용하여 하드마스크 층(즉, a-C 층)으로부터 교대 층을 에칭하여 교대 층에 개구부를 함유하는 패턴을 형성한다(뒤사라 등에 허여된 US 2013/0109198). 개구부는 기판을 노출시키기 위해 제1 에칭층과 제2 에칭층의 교대 층을 관통하는 콘택홀 또는 채널 홀을 포함한다.
개시된 방법은 개시된 수소불화탄소 에칭 가스로부터 생성된 플라즈마를 이용한 단일 공정에 의해 제1 에칭층 및 제2 에칭층의 교대 층을 에칭하는 방법을 제공한다. 개시된 수소불화탄소 에칭 가스는 제1 및 제2 에칭층을 높은 에칭률, 예를 들어 100 ㎚/분 내지 600 ㎚/분 또는 그 이상의 에칭률로 에칭한다. 제1 에칭층이 산화규소 층이고 제2 에칭층이 질화규소 층이거나, 제1 에칭층이 질화규소 층이고 제2 에칭층이 산화규소 층인 경우, 개시된 수소불화탄소 에칭 가스는 산화규소 층 및 질화규소 층을 통해 높은 에칭률, 예를 들어 100 ㎚/분 내지 600 ㎚/분 또는 그 이상의 에칭률, 및 대략 1:1의 선택성으로 에칭한다.
개시된 수소불화탄소 에칭 가스는 적어도 하나의 수소를 함유하는, 3개의 탄소(C3) 원자를 갖는 수소불화탄소(C3HmFn: 여기서, m은 0 초과이고, n은 0 초과임) 화합물이다. 개시된 수소불화탄소 에칭 가스는 -20℃ 내지 실온(즉 25℃) 범위의 비등점을 가지며, 에칭제로서 사용하기에 적합하다. 이들 에칭 가스는 가연성이 아니고, 독성이 없으며, 상업적으로 입수 가능하다. 이들의 구조 화학식, CAS 번호, 및 비등점은 표 1에 나타나 있다. 당업자라면 이들 가스에 대한 합성 방법은 제공된 CAS 번호를 이용하여 수득할 수 있다는 것을 인지할 것이다.
화합물 화학식 구조 CAS 번호 비등점(℃)
1,1,1,3,3,3-헥사플루오로프로판 C3H2F6
Figure pct00001
 690-39-1 -1.4 내지 -0.7
1,1,2,2,3,3-헥사플루오로프로판 이소-C3H2F6
Figure pct00002
 27070-61-7 5
1,1,1,2,3,3,3-헵타플루오로프로판 C3HF7
Figure pct00003
 431-89-0 -16
1,1,1,2,2,3,3-헵타플루오로프로판 이소-C3HF7
Figure pct00004
 2252-84-8 -16
개시된 수소불화탄소 에칭 가스는 포토레지스트 층, 마스크 층, 에치 정지 층 및 장치 채널 물질에 높은 선택성 내지 무한 선택성을 제공한다. 개시된 수소불화탄소 에칭 가스는 SiO 및 SiN과 같은 실리콘-함유 층에는 어떠한 선택성도 제공하지 않는다. 개시된 수소불화탄소 에칭 가스는 고종횡비 구조에서의 어떠한 프로파일 왜곡도 제공하지 않는다. 예를 들어, 이들 가스는 3D NAND 응용에서와 같이 1:1 내지 200:1 범위의 종횡비를 갖는다. 개시된 수소불화탄소 에칭 가스는 3D NAND 응용에서 고종횡비 개구부 또는 홀을 갖는 매끄러운 측벽을 얻는다는 측면에서 SiO2 및 SiN의 유사한 에칭률을 제공한다. 얻어진 개구부는 채널 홀 및 콘택홀 에칭 응용에서 1:1 내지 50:1 범위의 종횡비, 바람직하게는 대략 1:1 내지 대략 200:1 범위의 종횡비를 가질 수 있다.
개시된 수소불화탄소 에칭 가스는 또한 에칭 동안에 개구부의 측벽 상의 중합체 패시베이션 층을 동시에 증착한다. O2를 에칭 공정에 부가함으로써 중합체 패시베이션 층의 두께를 제어하여 측벽 프로파일 변형을 회피할 수 있다. 중합체 패시베이션 층은 또한 3D NAND 스택 내의 개구부의 하부에서 보다 매끄러운 측벽을 제공하며, 보우잉 및 변형을 거의 제공하지 않는다. 필요한 경우, 중합체 패시베이션 층은 당해 기술분야에 널리 알려져 있는 건식 또는 습식 에칭 화학 방법에 의해 용이하게 제거되거나, 세정 또는 연마될 수 있다.
개시된 수소불화탄소 에칭 가스는 얻어진 패터닝된 고종횡비 구조 내의 교대 층(예를 들어, 실리콘-함유 필름)들 사이에 대략 1:1의 선택성을 제공한다. 개시된 수소불화탄소 에칭 가스는 얻어진 패터닝된 고종횡비 구조 내의 교대 층에 대한 마스크 물질의 무한 선택성을 제공한다. 개시된 수소불화탄소 에칭 가스는 또한 얻어진 패터닝된 고종횡비 구조 내의 채널 영역에 대한 손상을 거의 제공하지 않는다. 또한, 개시된 수소불화탄소 에칭 가스는 얻어진 패터닝된 고종횡비 구조에서의 보우잉을 감소시키거나, 여기에 보우잉을 거의 제공하지 않는다. 게다가, 개시된 수소불화탄소 에칭 가스는 에칭 공정 동안에 얻어진 고종횡비 구조를 갖는 측벽에 대한 중합체 증착을 나타낸다. 그 결과, 개시된 공정은 얻어진 고종횡비 구조 내의 채널 영역에 대한 손상을 거의 야기하지 않는다. 개시된 수소불화탄소 에칭 가스는 SiO/SiN의 교대 층을 통해 하나의 공정으로 에칭하여, 수직 에칭 프로파일을 얻을 수 있다. SiO/SiN의 교대 층을 통한 에칭의 선택성은 대략 1:2 내지 대략 2:1 범위, 바람직하게는 1:1 정도이다.
개시된 수소불화탄소 에칭 가스는 95% v/v 초과의 유기불소 화합물을 포함할 수 있고, 바람직하게는 99.99% v/v 초과의 순도 및 보다 바람직하게는 99.999% v/v 초과의 순도를 가질 수 있다. 개시된 수소불화탄소 에칭 가스는 5 부피% 미만의 미량 가스 불순물을 함유하며, 상기 미량 가스 불순물에는 부피 기준으로 불순물 가스, 예를 들어 N2 및/또는 H2O 및/또는 CO2가 150 ppm 미만으로 함유된다. 바람직하게, 플라즈마 에칭 가스 내의 물 함량은 중량 기준으로 20 ppmw 미만이다. 정제된 생성물은 증류에 의해 생성되고/되거나, 4 Å 분자체와 같은 적합한 흡착제를 통해 가스 또는 액체를 통과시킴으로써 생성될 수 있다. 정제된 생성물은 또한 촉매를 포함하는 선택적 반응물을 불순물 성분과 반응시킴으로써 생성될 수 있다. CO, CO2, N2, H2O, HF, H2S, SO2, 할로겐화물, 및 CFC 및 HCFC 화합물을 포함하는 기타 탄화수소 또는 하이드로할로카본의 제거를 위해 알려져 있는 표준 정제 기법이 사용될 수도 있다.
반도체 응용에서, 에칭 조성물에 존재하는 염소-함유 성분은 염소 오염물을 포함하는 에칭 공정에 악영향을 미칠 수 있는 것으로 여겨진다. 염소 오염물은 에칭 가스 파이프라인, 에칭 챔버, 에칭될 기판 등에 대해 부식성일 수 있거나, 반도체 장치의 성능을 저하시킬 수 있다. 또한, CFC 및 HCFC 불순물이 환경적인 문제임이 충분히 주장되고 있다. CFC 및 HCFC 화합물은 높은 지구 온난화 지수(global warming potential)뿐만 아니라 높은 오존 파괴 지수(ODP)를 갖기 때문에 주로 오존 파괴 물질이다.
개시된 수소불화탄소 에칭 가스 내에 존재하는 CFC 및 HCFC 화합물은 개시된 수소불화탄소 에칭 가스를 제조하는 공정으로부터 유래할 수 있다. 예를 들어, 1,1,1,3,3,3-헥사플루오로프로판(CF3 CH2 CF3 또는 C3H2F6 또는 HFC-236fa)은 1,1,1,3,3,3-헥사클로로프로판(CCl3 CH2 CCl3 또는 C3H2Cl6 또는 HCC-230fa)과 플루오르화 수소와의 반응에 의해 생성될 수 있다(나파 등(US 5,414,165) 참조). 다른 예로, 0.01 ppm 미만의 1,1,3,3,3-펜타플루오로-2-(트리플루오로메틸)프로프-1-엔(즉, (CF3)2C=CF2 또는 C4F8)을 함유하는 1,1,1,2,3,3,3-헵타플루오로프로판(즉, CF3CHFCF3 또는 C3HF7)을 제조하기 위한 공정이 개시되어 있다. 나파 등(US 6,281,395) 참조. 또한, 초기 액상 합성에서 유래한 조질의 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6)은 전형적으로 CFC 및 HCFC 화합물, 예를 들어, 1,1,1,3,3-펜타플루오로-2-클로로프로펜(HCFC1215xc); 1,1,1,3-테트라플루오로-3-클로로프로펜(HCFC1224zc); 1,1-디플루오로-2,2-디클로로에텐(HCFC1112a); 트리클로로플루오로메탄(CFC11) 및 1,1,1,3,3-펜타플루오로-3-클로로프로판(HCFC235fa)을 포함하는 약 20 중량% 내지 40 중량%의 플루오로카본 불순물을 함유한다. 액상 반응에 의해 수득된 조질의 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6) 내의 대부분의 CFC 및 HCFC 불순물은 증류에 의해 제거될 수 있다. 1,1,1,3,3-펜타플루오로프로판 및 1,1,1,3,3,3-헥사플루오로-2-클로로프로펜과 약 0.5 중량% 미만의 기타 플루오로카본과의 공비 혼합물은 조질의 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6)의 증류에 의해 생성될 수 있으며, 여기서 1,1,1,3,3-펜타플루오로프로판 및 1,1,1,3,3,3-헥사플루오로-2-클로로프로판은 광염소화(photochlorination)(예를 들어, UV 램프)에 의해 제거될 수 있으며, 이로 인해 1,1,1,3,3,3-헥사플루오로프로판이 1,000 ppm 미만, 바람직하게는 500 ppm 미만, 보다 바람직하게는 100 ppm 미만의 수준까지 정제될 수 있다. 추 등(US 7,205,444) 참조.
개시된 수소불화탄소 에칭 가스는 100 ppm 미만, 바람직하게는 10 ppm 미만, 보다 바람직하게는 1 ppm 미만의 CFC 및 HCFC 불순물을 함유한다. 개시된 수소불화탄소 에칭 가스에 존재하는 CFC 및 HCFC 미량 가스 불순물의 예로는 1,1,1,3,3,3-헥사클로로프로판(CCl3-C-CCl3 또는 C3H2Cl6), 1,1,3,3,3-펜타플루오로-2-(트리플루오로메틸)프로프-1-엔((CF3)2C=CF2 또는 C4F8), 1,1,1,3,3-펜타플루오로-2-클로로프로펜(CF3-CCl=CF2 또는 C3ClF5), 1,1,1,3-테트라플루오로-3-클로로프로펜(CF3-CH=CFCl 또는 C3HClF4), 1,1-디플루오로-2,2-디클로로에텐(CF2-CCl2 또는 C2Cl2F2), 트리클로로플루오로메탄(CFCl3 또는 CFC11), 1,1,1,3,3-펜타플루오로-3-클로로프로판(CF3-C-CF3 또는 C3H2ClF5), 1,1,1,3,3-펜타플루오로프로판(CF3-C-CF2 또는 C3H3F5) 및 1,1,1,3,3,3-헥사플루오로-2-클로로프로판(CF3-CCl-CF3 또는 C3HClF6)을 들 수 있지만, 이에 제한되지 않는다.
개시된 수소불화탄소 에칭 가스는 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 수소불화탄소 불순물(개시된 수소불화탄소 에칭 가스를 제외함)을 함유할 수 있다. 예를 들어, 수소불화탄소 불순물은 화학식: CxHyFz(여기서, x는 0 내지 3이고, y는 0 내지 8이고, z는 0 내지 8이며, 단 x가 3이고 y가 2인 경우에 z는 6이 아니고(즉, 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6) 및 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6)을 제외함), x가 3이고 y가 1인 경우에 z는 7이 아님(즉, 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7)및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)을 제외함))를 가질 수 있다. 즉, 수소불화탄소의 화학식 CxHyFz(여기서, x는 0 내지 3이고, y는 0 내지 8이고, z는 0 내지 8임)는 개시된 수소불화탄소 에칭 가스, 즉 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6), 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6), 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)을 포함하지 않는다.
또한, 개시된 에칭 방법에서 에칭 가스 단독으로 사용되는 경우에 개시된 수소불화탄소 에칭 가스들 중 하나는 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 수소불화탄소 불순물(나머지 개시된 수소불화탄소 에칭 가스들 중 적어도 하나를 포함함)을 함유할 수 있다. 예를 들어, 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6)은 개시된 에칭 방법에서 에칭 가스 단독으로서 사용되는 경우에 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및/또는 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7) 불순물을 함유할 수 있지만, 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)도 개시된 수소불화탄소 에칭 가스이다. 유사하게, 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7)이 개시된 에칭 방법에서 에칭 가스 단독으로서 사용되는 경우에 이는 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6) 및/또는 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6) 불순물을 함유할 수 있지만, 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6) 및 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6)도 개시된 수소불화탄소 에칭 가스이다.
개시된 수소불화탄소 에칭 가스는 10% v/v 미만, 바람직하게는 1% v/v 미만, 보다 바람직하게는 0.1% v/v 미만, 더욱 더 바람직하게는 0.01% v/v 미만의 유기불소 화합물의 임의의 이성질체를 함유하며, 이는 이성질체를 제거하기 위해 가스 또는 액체의 증류에 의해 정제될 수 있고, 보다 양호한 공정 반복성을 제공할 수 있다. 정제된 생성물은 또한 알려져 있는 플루오르화 공정(fluorination process)을 이용하여 이성질체를 반응시킴으로써 생성될 수 있다.
대안적으로, 개시된 수소불화탄소 에칭 가스는, 특히 이성질체 혼합물가 개선된 공정 파라미터를 제공하는 경우, 또는 표적 이성질체의 단리가 너무 어렵거나 고가인 경우에 5% v/v와 50% v/v 사이의 유기불소 화합물의 이성질체를 함유할 수 있다. 예를 들어, 개시된 수소불화탄소 에칭 가스는 대략 50% v/v와 대략 75% v/v 사이의 1,1,1,3,3,3-헥사플루오로프로판 및 대략 25% v/v와 대략 50% v/v 사이의 1,1,2,2,3,3-헥사플루오로프로판을 포함할 수 있다. 이성질체의 혼합물은 또한 반응 챔버로 이어진 2개 이상의 가스 라인에 대한 필요성을 감소시킬 수 있다.
개시된 수소불화탄소 에칭 화합물은 실온 및 대기압에서 가스상이고, 실리콘-함유 필름과 같은 반도체 장치에서 채널 홀, 계단 콘택, 커패시터 홀, 콘택홀 등과 같은 반도체 구조를 플라즈마 에칭하기에 적합하다. 개시된 수소불화탄소 에칭 가스는 현재 입수 가능한 마스크 물질과 혼화성일 뿐만 아니라, 개시된 수소불화탄소 에칭 가스가 마스크에 대해 손상을 거의 유발하지 않기 때문에 미래 세대의 마스크 물질과도 혼화성이다. 개시된 수소불화탄소 에칭 화합물은 고종횡비 구조의 양호한 프로파일과 함께 양호한 프로파일의 형성을 허용한다. 다시 말해, 개시된 수소불화탄소 에칭 가스는 최소 보우잉을 갖거나 어떠한 보우잉도 갖지 않거나, 패턴 붕괴 또는 거칠기를 갖는 수직 에칭된 패턴을 생성할 수 있다. 이들 물성을 달성하기 위해, 개시된 수소불화탄소 에칭 가스는 에칭 공정 동안에 산소 및 불소 라디칼의 직접적인 영향을 줄이는데 도움을 주기 위해 에칭 동안 내에칭성 중합체 층을 증착할 수 있다. 개시된 수소불화탄소 에칭 가스는 또한 에칭 동안에 결정질 Si 채널 구조에 대한 손상을 줄일 수 있다. 하기 실시예에 나타나 있는 바와 같이, 개시된 수소불화탄소 에칭 가스는 반응기/챔버 내로의 전달을 위한 에칭 공정 동안에 적당히 휘발성이고 안정하다.
필요한 경우, 개시된 에칭 화합물을 함유하는 용기는 개시된 에칭 화합물이 에칭 기구 또는 반응 챔버 내로의 전달을 위한 충분한 증기압을 갖도록 하는 온도까지 가열될 수 있다. 용기는, 예를 들어 대략 0℃ 내지 대략 150℃, 바람직하게는 대략 25℃ 내지 대략 100℃, 보다 바람직하게는 대략 25℃ 내지 대략 50℃ 범위의 온도에서 유지될 수 있다. 보다 바람직하게는, 용기는 실온(대략 25℃)에서 유지된다. 필요한 경우, 개시된 에칭 화합물을 함유하는 용기 및 개시된 에칭 화합물을 에칭 챔버 또는 반응 챔버로 전달하는 가스 라인은 냉점으로 인한 축합을 피하기 위해 가열될 수 있다. 당업자라면 개시된 수소불화탄소 에칭 화합물이 축합 없이 반응 챔버 내로의 소정의 유속을 유지하도록 개시된 에칭 가스의 전달량을 조절하기 위해 용기 및 가스 라인의 온도를 알려져 있는 방식으로 조절할 수 있다는 것을 인지할 것이다. 예를 들어, 하기 실시예 1 내지 실시예 4에 나타나 있는 에칭 화합물에 대한 소정의 유속은 7.5 sccm이다. 개시된 수소불화탄소 에칭 가스는 대략 0.1 sccm 내지 대략 1 slm 범위의 유속으로 챔버 내로 도입될 수 있다. 당업자라면 유속이 기구에 따라 달라질 수 있다는 것을 인지할 것이다.
물질 혼화성 시험은 개시된 수소불화탄소 에칭 가스 중 임의의 것이 챔버 물질과 반응하고 단기 또는 장기 사용에 의해 챔버 성능을 저하시키는 경우를 결정하는데 중요하다. 챔버, 밸브 등의 부품과 관련된 주요 물질로는 스테인리스강, 알루미늄, 니켈, 폴리클로로트리플루오로에텐(PCTFE), 폴리비닐리덴 플루오라이드(PVDF), 폴리테트라플루오로에틸렌(PTFE) 및 기타 금속 및 중합체를 들 수 있다. 때때로, 이들 물질은 고온, 예를 들어 20℃보다 고온, 및 고압, 예를 들어 1 atm보다 높은 압력에 노출되며, 이는 이들 물질의 열화를 촉진할 수 있다. 계측법(metrology method)은 육안 검사, 중량 측정, 주사 전자 현미경법(SEM)에서 나노미터 스케일 변화, 인장 강도, 경도의 측정 등을 포함할 수 있다.
개시된 수소불화탄소 에칭 가스는 기판 상의 다중 적층(예를 들어, ONON)을 플라즈마 에칭하기 위해 사용된다. 개시된 플라즈마 에칭 방법은 NAND 또는 3D NAND 게이트 또는 플래시 메모리와 같은 반도체 장치를 제조하는데 유용하다. 최소 측벽 손상이 저-k 에칭 공정 동안에 발생하기 때문에, 개시된 수소불화탄소 에칭 가스는 기판 상의 로직(logic)에 메모리를 상호 연결하기 위해 3D 관통 실리콘 비아(TSV) 에칭 응용에서 Si를 에칭하기 위해 사용된다. 부가적으로, 개시된 수소불화탄소 에칭 가스는 또한 3D NAND에서의 ONON 에치와 같은 계단 에칭을 위해 사용될 수 있다.
플라즈마 에칭 방법은 그 내부에 배치된 기판을 갖는 반응 챔버를 제공하는 단계를 포함한다. 반응 챔버는, 반응성 이온 에칭(RIE), 단일 또는 다중 주파수 RF 소스와의 용량성 결합 플라즈마(CCP), 유도형 결합 플라즈마(ICP) 또는 마이크로파 플라즈마 반응기, 또는 다중 적층(예를 들어, 실리콘-함유 필름)의 일부를 선택적으로 제거하거나 활성 종을 생성할 수 있는 기타 유형의 에칭 시스템을 수 있지만 이에 제한되지 않는, 에칭 방법이 일어나는 장치 내의 임의의 동봉체(enclosure) 또는 챔버일 수 있다. 당업자라면 플라즈마 반응 챔버 설계가 상이하면 전자 온도 제어가 상이하게 제공된다는 것을 인지할 것이다. 적합한 상업적으로 입수 가능한 플라즈마 반응 챔버로는 eMAXTM이란 상표명으로 판매되는 어플라이드 머티리얼즈의 자기 강화 반응성 이온 에칭기, 또는 2300® FlexTM이란 상표명으로 판매되는 램 리서치(Lam Research)의 이중 CCP 반응성 이온 에칭기 유전체 에칭 제품 패밀리를 들 수 있지만, 이에 제한되지 않는다. 이와 같은 RF 전력은 플라즈마 물성을 제어하기 위해 펄스화될 수 있으며, 이로 인해 에칭 성능(선택성 및 손상)을 추가로 개선시킬 수 있다. 플라즈마의 펄스화는 표면 전하를 줄여서 보우잉을 줄이기 위해 사용될 수 있다.
대안적으로, 플라즈마-처리 반응물은 반응 챔버 외측에서 생성될 수 있다. MKS 인스트루먼츠(MKS Instruments)의 ASTRONi® 반응성 가스 발생기는 반응 챔버 내로의 통과 이전에 반응물을 처리하기 위해 사용될 수 있다. 2.45 GHz, 7 kW의 플라즈마 출력, 및 대략 0.5 Torr 내지 대략 10 Torr 범위의 압력에서 작동하는 경우, 반응물(O2)은 2개의 Oㅇ라디칼로 분해될 수 있다. 바람직하게는, 원격 플라즈마는 약 1 kW 내지 약 10 kW, 더욱 바람직하게는 약 2.5 kW 내지 약 7.5 kW 범위의 출력으로 발생될 수 있다.
반응 챔버는 하나 또는 하나 초과의 기판을 함유할 수 있다. 예를 들어, 반응 챔버는 25.4 ㎜ 내지 450 ㎜의 직경을 갖는 1개 내지 200개의 실리콘 웨이퍼를 함유할 수 있다. 기판은 반도체, 광전지, 평판 패널 또는 LCD-TFT 장치의 제조에 사용되는 임의의 적합한 기판일 수 있다. 적합한 기판의 예로는 실리콘, 실리카, 유리 또는 GaAs 웨이퍼와 같은 웨이퍼를 들 수 있다. 웨이퍼는 이전 제조 단계로부터 웨이퍼 상의 다수의 필름 또는 층을 가질 것이며, 이는 다중 적층(예를 들어, 실리콘-함유 필름)을 포함한다. 층은 패터닝될 수 있거나 되지 않을 수 있다. 적합한 층의 예로는 실리콘(예를 들어, 비정질 실리콘, 폴리실리콘(p-Si), 결정질 실리콘(이들 중 임의의 것은 B, C, P, As, 및/또는 Ge로 추가로 p-도핑되거나 n-도핑될 수 있음)), 실리카, 질화규소, 산화규소, 산질화규소, SiaObHcCdNe(여기서, a는 0 초과이며, b, c, d 및 e는 0 이상임), 하드마스크 층 물질(예를 들어, a-C, 반사 방지 코팅, 포토레지스트 물질, 텅스텐, 질화티탄, 질화탄탈 또는 이들의 조합), 에치 정지 층 물질(예를 들어, 결정질 실리콘, 탄화규소, SiCN 또는 이들의 조합), 장치 채널 물질(예를 들어, 결정질 실리콘, 에피택셜 규소(epitaxial silicon), 도핑된 규소, SiaObHcCdNe(여기서, a는 0 초과이며, b, c, d 및 e는 0 이상임) 또는 이들의 조합을 들 수 있지만, 이에 제한되지 않는다. 산화규소 층은 유기계 또는 산화규소계 저-k 유전체 물질(예를 들어, 다공성 SiCOH 필름)과 같은 유전체 물질을 형성할 수 있다. 예시적인 저-k 유전체 물질은 어플라이드 머티리얼즈에 의해 Black Diamond II 또는 III이란 상표명으로 판매되고 있다. 부가적으로, 텅스텐 또는 귀금속(예를 들어, 백금, 팔라듐, 로듐 또는 금)을 포함하는 층이 사용될 수 있다. 또한, 실리콘-함유 필름의 예는 SiaObHcCdNe(여기서, a는 0 초과이며, b, c, d 및 e는 0 이상임)일 수 있다. 명세서 및 청구범위 전반에 걸쳐, 웨이퍼 및 그 상부의 임의의 연관 층이 기판으로서 지칭된다.
하기는 개시된 수소불화탄소 에칭 가스가 적용되어 에칭할 수 있는 기판(예를 들어, 패터닝된 웨이퍼)의 예시적인 실시형태이다.
개시된 실시형태에서, 기판(100)은 도 1a에 도시된 바와 같은 다수의 층의 스택을 포함할 수 있다. 도 1a는 예시적인 3D NAND 스택의 측단면도이다. 도시된 바와 같이, n개 쌍의 교대의 SiO/SiN 또는 ONON 층(104)의 스택은 실리콘 웨이퍼(102)의 상부에 위치한다(즉, ONON 또는 TCAT 기술). 104a는 SiO 층을 나타내고, 104b는 SiN 층을 나타낸다. 여기서, n은 정수이다. n은 96일 수 있다. 대안적으로, n은 128 또는 그 이상일 수 있다. 당업자라면 실리콘 웨이퍼(102)가 텅스텐(W) 웨이퍼로 교체될 수 있다는 것을 인지할 것이다. a-C 하드마스크 층(106)은 n개 쌍의 SiO/SiN 층(104)의 상부에 위치한다. a-C 하드마스크 층(106)은 SiO/SiN 층의 에칭 동안에 내에칭성을 개선하기 위해 붕소, 질소 등과 같은 기타 원소뿐만 아니라 C 및 H를 함유할 수 있다. 반사 방지 코팅층(108)은 a-C 하드마스크 층(106)의 상부에 위치한다. 패터닝된 포토레지스트 층(110)은 반사 방지 코팅층(108)의 상부에 위치한다. 패터닝된 포토레지스트 층(110)은 3D NAND 스택 내의 복수의 리세스 영역을 한정하는 복수의 패터닝된 홀(본원에는 하나의 홀(112)이 나타나 있음)을 포함한다. 리세스 영역은 개시된 수소불화탄소 에칭 가스로부터 생성된 플라즈마에 의해 마스크 패터닝 층에 대해 실리콘-함유 필름을 선택적으로 에칭함으로써 형성될 것이다. 하드마스크 층은 a-C 또는 도핑된 탄소의 CVD 또는 스핀온 증착된 층, 실리콘-함유 스핀온 마스크, 탄소-함유 스핀온 마스크, 포토레지스트 등일 수 있다. SiON 층(미도시)은 포토레지스트 층(110) 내의 패턴을 a-C 층(106)으로 전달하기 위해 반사 방지 코팅층(108)과 a-C 하드마스크 층(106) 사이에 존재할 수 있다. 당업자라면 기판(100) 내의 층들의 스택이 단지 예시를 목적으로 제공되며, 개시된 수소불화탄소 에칭 가스가 기타 유형의 층들의 스택을 에칭하기 위해 사용될 수 있다는 것을 인지할 것이다. 또한, 당업자라면 기판(100)의 스택에서 교대하는 SiO/SiN 층(104)의 개수가 달라질 수 있음을 인지할 것이다.
도 1b는 도 1a의 3D NAND 스택에서 플라즈마 에칭에 의해 형성된 예시적인 개구부의 측단면도이다. 도 1b와 도 1a 사이의 차이는 도 1b에서 비아 또는 개구부(114)가 기판(100) 내에 형성된다는 것이다. 비아(114)는 개시된 수소불화탄소 에칭 화합물을 이용하여 교대하는 SiO/SiN 층(104)을 에칭함으로써 형성된다. 본 출원인에 따르면 비아(114)가 접촉 에칭 응용에서 1:1 내지 50:1 범위의 종횡비, 바람직하게는 개시된 수소불화탄소 에칭 화합물을 이용한 플라즈마 에칭에 의해 대략 1:1 내지 대략 200:1의 종횡비를 가질 수 있는 것으로 여겨진다. 개시된 수소불화탄소 에칭 가스는, 거의 동일하거나 근접한 에칭률을 갖는, 적층된 교대하는 SiO/SiN 층(104) 내의 SiO2 및 SiN 층 둘 모두를 에칭할 수 있다. 즉, 적층된 교대하는 SiO/SiN 층(104)은 SiO 및 SiN 각각에 대해 대안적인 에칭제를 이용하여 대안적으로 에칭하는 것이 아니라 단일 공정에 의해 단일 에칭제로 에칭된다. 개시된 수소불화탄소 에칭 가스는 3D NAND 메모리 응용에서 고종횡비 홀을 갖는 매끄러운 측벽을 얻는다는 측면에서 SiO2 및 SiN의 유사한 에칭률(즉, SiN에 대한 SiO2의 에칭 선택성인 대략 1:1이고, 바람직하게는 SiN에 대한 SiO2의 에칭 선택성이 대략 1:2 내지 대략 2:1의 범위임)을 갖는다.
도 1c는 예시적인 개구부의 측벽에 증착된 중합체 층을 갖는 도 1a의 3D NAND 스택에서 플라즈마 에칭에 의해 형성된 예시적인 개구부의 측단면도이다. 개시된 수소불화탄소 에칭 가스는 실리콘-함유 필름을 이방성으로 에칭하고 에칭되고 있는 구조의 측벽에 중합체 패시베이션 층을 증착하기에 적합한 단편을 플라즈마 공정 동안 생성할 수 있다. 도 1c와 도 1a 사이의 차이는 도 1c에서 개시된 수소불화탄소 에칭 가스를 이용한 플라즈마 에칭에 의해 기판(100)에 비아(114)를 형성하면서 또한 비아(114)의 측벽 상의 중합체 패시베이션 층(116)을 동시에 형성한다는 것이다. 개시된 수소불화탄소 에칭 가스에 O2를 첨가함으로써 중합체 패시베이션 층(116)의 두께를 제어하고, 그 결과 중합체 증착으로 인한 측벽 프로파일 변형을 피한다. 개시된 수소불화탄소 에칭 가스에 의해 형성된 중합체 패시베이션 층(116)은 또한 비아(114)의 하부에서 보다 매끄러운 측벽을 제공하고, 보우잉 및 변형을 거의 제공하지 않는다. 그러나, 중합체 패시베이션 층(116)은 당해 기술분야에 잘 알려져 있는 건식 또는 습식 에칭 화학물질에 의해 용이하게 제거 또는 세정될 수 있다.
도 1d는 측벽 보우잉을 갖는 도 1a의 3D NAND 스택에서 플라즈마 에칭에 의해 형성된 예시적인 개구부의 측단면도이다. 도시된 바와 같이, 실제 에칭 공정에서 a-C 하드마스크 패터닝된 층(106)은 테이퍼링(tapering)된 프로파일을 갖는다. 반사 방지 코팅층(108) 및 패터닝된 포토레지스트 층(110)은 도시하지 않았다. a-C 하드마스크 패터닝된 층(106) 내에서 또는 비아(114)의 오프닝을 좁힐 수 있는 개구부 오프닝 주변에서 측벽 네킹(sidewall necking; 미도시)이 발생할 수 있다. 측벽 네킹은 마스크 패턴의 경사진 측벽으로부터 스퍼터링된 입자의 재증착에 의해 형성된다. 측벽 네킹은 에칭률 및 하부 직경을 감소시키며, 이는 결과적으로 접촉 저항에 영향을 미친다. 따라서, 에칭 공정에서 개구부 오프닝 둘레(즉, 비아(114)의 ONON 오프닝 둘레)에서 측벽 네킹을 줄이거나 피해야 한다. 중합체 층 증착(미도시)에 의해 에칭된 구조의 측벽(118)이 보우잉되고, 수직 직선은 아니며, 이는 고종횡비 에칭홀의 품질을 저하시킨다. 측벽 보우잉 또는 배럴링(barreling)이 탈리된 이온의 충격에 의해 측면 에칭으로부터 일어나고, 이는 고종횡비 에칭홀의 측벽 상의 충분한 보호층의 결핍으로 인해 가속화되는 것으로 알려져 있다. 보우잉된 프로파일은 3D NAND 구성의 규모 축소에 대한 장애가 되며, 그 결과 에칭홀들 사이의 공정 마진(process margin)이 감소하게 된다. 도 1d에서, "a"는 최대 측벽 에칭을 나타내고, "b"는 ONON 오프닝 선폭을 나타내고, "c"는 플라즈마 에칭에 의해 형성된 예시적인 개구부의 하부 선폭을 나타낸다. 보우잉은 하기 식: 보우잉 = (a/b) x 100에 따라 측벽 에칭의 비율에 의해 측정될 수 있다. 선폭 비아는 오프닝 선폭과 하부 선폭 사이의 차이, 즉 선폭 비아 = b - c로 정의될 수 있다. 선폭 비아는 하부 선폭의 감소로 인한 에치 정지를 나타낸다. 이상적인 에칭 프로파일은 보우잉이 없는데, 다시 말해 보우잉이 0이다. 즉, 최대 선폭은 에칭되는 구조에 대한 ONON 오프닝 선폭과 동일하다. 실제 관행에서, 거의 0인 보우잉이 항상 요구된다. 바람직하게는, 보우잉은 5% 미만이다(또는, 보우잉은 0% 내지 5%임). 보다 바람직하게는, 보우잉은 2% 미만이다(또는, 보우잉은 0% 내지 2%임). 측벽(118)의 보우잉은 개시된 수소불화탄소 에칭 가스를 사용함으로써 줄일 수 있다. 본 출원인에 따르면 개시된 수소불화탄소 가스가 에칭홀의 측벽(118)의 보우잉을 감소 또는 제거하는 것으로 여겨진다.
당업자라면 도 1a 내지 도 1d에서 층들의 스택 및 기하학적 구조가 단지 예시를 목적으로 제공되며, 개시된 수소불화탄소 에칭 가스가 기타 유형의 층의 스택을 에칭하기 위해 사용될 수 있다는 것을 인지할 것이다. 또한, 당업자라면 스택 내 의 층의 개수가 달라질 수 있다는 것(즉, 도시된 층보다 많거나 적은 층을 포함할 수 있다는 것)을 인지할 것이다.
개시된 수소불화탄소 에칭 가스는 기판 및 제1 에칭층과 제2 에칭층의 교대 층을 함유하는 반응 챔버 내로 도입된다. 필요한 경우, 개시된 에칭 가스를 함유하는 용기, 및 개시된 수소불화탄소 에칭 가스를 반응 챔버로 전달하는 가스 라인은 냉점으로 인한 전달 가스 라인 내에서의 축합을 피하기 위해 가열될 수 있다. 용기 및 가스 라인의 온도는, 개시된 수소불화탄소 에칭 가스가 축합 없이 반응 챔버 내로의 소정의 유속을 유지하도록 개시된 수소불화탄소 에칭 가스의 전달량을 조절하기 위해 용기 및 가스 라인의 온도를 알려져 있는 방식으로 조절할 수 있다. 개시된 수소불화탄소 에칭 가스는 대략 0.1 sccm 내지 대략 1 slm 범위의 유속으로 챔버 내로 도입될 수 있다. 예를 들어, 200 ㎜ 크기의 웨이퍼에 있어서, 개시된 수소불화탄소 에칭 가스는 대략 5 sccm 내지 대략 50 sccm 범위의 유속으로 챔버 내로 도입될 수 있다. 대안적으로, 450 ㎜ 크기의 웨이퍼에 있어서, 개시된 수소불화탄소 에칭 가스는 대략 25 sccm 내지 대략 250 sccm 범위의 유속으로 챔버 내로 도입될 수 있다. 당업자라면 유속이 기구에 따라 달라질 수 있다는 것을 인지할 것이다.
산소-함유 가스는 높은 중합체 증착을 제거하거나 높은 중합체 증착 두께를 줄이기 위해 반응 챔버 내로 도입된다. 산소-함유 가스로는 O2, O3, CO, CO2, NO, NO2, N2O, SO2, COS, H2O 및 이들의 조합과 같은 산화제를 들 수 있지만, 이에 제한되지 않는다. 플라즈마 화학물질에 대한 산소 또는 산소-함유 가스의 첨가로 인해 플라즈마 종의 F/C 비율이 증가하고 중합체 형성이 감소하는 것으로 나타났다(예를 들어, 헝 등에 허여된 US 6,387,287 참조). 개시된 에칭 가스 및 산소-함유 가스를 반응 챔버 내로 도입하기 전에 함께 혼합할 수 있다.
대안적으로, 산소-함유 가스를 챔버 내로 연속적으로 도입하고, 개시된 수소불화탄소 에칭 가스를 챔버 내로 펄스식으로 도입한다. 산소-함유 가스는 챔버 내로 도입된 혼합물의 대략 0.01% v/v과 대략 99.99% v/v 사이를 차지한다(여기서, 99.99% v/v는 연속 도입 대안을 위해 거의 순수한 산화제의 도입을 나타냄).
제2 에칭 가스는 개시된 수소불화탄소 에칭 가스에 첨가될 수 있다. 제2 에칭 가스는 cC4F8, C4F8, C4F6, C5F8, CF4, CH3F, CF3H, CH2F2, COS, CS2, CF3I, C2F3I, C2F5I, FNO, SO2 및 이들의 조합으로 이루어진 군으로부터 선택된다.
개시된 수소불화탄소 에칭 가스는 순수한 형태(neat form)로 공급되거나, 불활성 가스와의 블렌드로 공급될 수 있다. 불활성 가스는 반응 챔버 내로 임의적으로 도입될 수 있고, 플라즈마를 지속하는데 도움을 줄 수 있다. 불활성 가스는 He, Ar, Xe, Kr, Ne, N2 또는 이들의 조합일 수 있다. 바람직하게는, 불활성 가스는 Ar, Xe, Kr 또는 이들의 조합이다. 개시된 수소불화탄소 에칭 가스 및 불활성 가스를 챔버에 도입하기 전에 혼합할 수 있으며, 이때 불활성 가스는 얻어진 혼합물의 대략 0.01% v/v과 대략 99.9% v/v 사이를 차지한다. 대안적으로, 개시된 수소불화탄소 에칭 가스를 챔버에 펄스식으로 도입하면서 불활성 가스를 챔버에 연속적으로 도입할 수 있다. 개시된 수소불화탄소 에칭 가스는 불활성 가스와의 블렌드로 다양한 농도로 존재할 수 있다.
개시된 수소불화탄소 에칭 가스 및 불활성 가스를 플라즈마로 활성화하여 활성화된 에칭 가스를 생성한다. 플라즈마는 개시된 수소불화탄소 에칭 가스를 라디칼 형태(즉, 활성화된 에칭 가스)로 분해한다. 플라즈마는 RF 또는 DC 전력을 인가함으로써 생성될 수 있다. 플라즈마는 약 25 W 내지 약 20,000 W 범위의 RF 전력에 의해 생성될 수 있다. 플라즈마는 원격으로 생성되거나, 반응기 자체 내에서 생성될 수 있다. 플라즈마는 전극 둘 모두에 인가되는 RF에 의해 이중 CCP 또는 ICP 모드로 생성될 수 있다. 플라즈마의 RF 주파수는 200 KHz 내지 1 GHz의 범위일 수 있다. 상이한 주파수에서의 상이한 RF 소스는 커플링되어 동일한 전극에 인가될 수 있다. 플라즈마 RF 펄싱(pulsing)은 기판에서의 분자 단편화 및 반응을 제어하기 위해 추가로 사용될 수 있다. 당업자라면 이 같은 플라즈마 처리에 적합한 방법 및 장비를 인지할 것이다.
사중극자 질량 분석계(QMS), 분광 분석계, FTIR 또는 기타 라디칼/이온 측정 기구는 챔버 배기가스로부터 활성화된 에칭 가스를 측정하여 생성된 종의 유형 및 개수를 결정할 수 있다. 필요한 경우, 에칭 가스 및/또는 불활성 가스의 유속을 조정하여 생성된 라디칼 종의 개수를 증가 또는 감소시킬 수 있다. 이들 방법은 또한 에칭이 에칭 종료에 도달했을 때를 결정하기 위해 에칭 공정 동안에 종점 검출용으로 사용될 수 있다.
개시된 수소불화탄소 에칭 가스를 반응 챔버 내로 또는 반응 챔버 내측으로 도입하기 전에 기타 가스와 혼합할 수 있다. 유입 가스의 농도를 균일하게 제공하기 위해 개시된 수소불화탄소 에칭 가스 및 기타 가스를 챔버에 도입하기 전에 혼합할 수 있다.
다른 대안으로, 2개 이상의 가스가 반응하는 경우와 같이 기타 가스와는 독립적으로 개시된 수소불화탄소 가스를 챔버 내로 도입할 수 있다.
다른 대안으로, 개시된 수소불화탄소 에칭 가스 및 산소-함유 가스는 에칭 공정 동안에 사용되는 단지 2개의 가스이다.
다른 대안으로, 개시된 수소불화탄소 에칭 가스, 산소-함유 가스 및 불활성 가스는 에칭 공정 동안에 사용되는 단지 3개의 가스이다.
개시된 수소불화탄소 에칭 가스 및 제2 에칭 가스를 반응 챔버 내로 도입하기 전에 혼합할 수 있다. 제2 에칭 가스는 챔버 내로 도입되는 혼합물의 대략 0.01% v/v 내지 대략 99.99% v/v 사이를 차지할 수 있다.
제1 에칭층과 제2 에칭층의 교대 층 및 활성화된 수소불화탄소 에칭 가스는 반응하여 휘발성 부산물을 형성하고, 이들은 반응 챔버로부터 제거된다. a-C 마스크, 반사 방지 코팅 및 포토레지스트 층은 활성화된 수소불화탄소 에칭 가스와는 반응성이 낮다.
반응 챔버 내의 온도 및 압력은 실리콘-함유 필름과 같은 교대 층이 활성화된 수소불화탄소 에칭 가스와 반응하기에 적합한 조건에서 유지된다. 예를 들어, 챔버 내의 압력은 대략 0.1 mTorr와 대략 1,000 Torr 사이, 바람직하게는 대략 1 mTorr와 대략 10 Torr 사이, 보다 바람직하게는 대략 10 mTorr와 대략 1 Torr 사이, 더욱 바람직하게는 대략 10 mTorr와 대략 100 mTorr 사이에서 유지될 수 있다. 마찬가지로, 챔버 내의 기판 온도는 대략 -196℃와 대략 500℃ 사이, 바람직하게는 대략 -120℃와 대략 300℃ 사이, 보다 바람직하게는 대략 -100℃와 대략 50℃ 사이; 더욱 바람직하게는 대략 -10℃와 대략 40℃ 사이의 범위일 수 있다. 챔버 벽 온도는 대략 -196℃ 내지 대략 300℃의 범위일 수 있다.
교대 층과 활성화된 수소불화탄소 에칭 가스 사이의 반응은 기판으로부터 교대 층의 이방성 제거를 초래한다. 질소, 산소 및/또는 탄소 원자가 또한 교대 층에 존재할 수 있다. 이러한 제거는 플라즈마 이온으로부터의 교대 층의 물리적 스퍼터링(플라즈마에 의해 가속화됨)에 기인한 것이고/이거나, Si를 휘발성 종, 예를 들어 SiFx(여기서, x는 1 내지 4의 범위임)로 전환하기 위한 플라즈마 종의 화학 반응에 의한 것이다.
플라즈마-활성화된, 개시된 수소불화탄소 에칭 가스는 바람직하게는 마스크 층에 대한 높은 선택성 내지 무한 선택성을 나타내고, 제1 에칭층과 제2 에칭층의 교대 층에 대한 낮은 선택성을 나타내거나 선택성을 나타내지 않는다. 플라즈마-활성화된, 개시된 수소불화탄소 에칭 가스는 보우잉 또는 거칠기가 거의 없거나 종횡비가 높은 수직 에칭 프로파일을 초래하며, 이는 3D NAND 응용에 있어서 중요하다. 부가적으로, 플라즈마-활성화된 수소불화탄소 에칭 가스는 측벽 상에 중합체를 증착시켜 특징부 프로파일 변형을 최소화한다. 하기 실시예에 나타나 있는 바와 같이, 플라즈마-활성화된 수소불화탄소 에칭 가스는 a-C 및 포토레지스트와 같은 마스크 층; 또는 Cu와 같은 금속 접촉 층으로부터 SiO 및/또는 SiN을 선택적으로 에칭할 수 있다. 플라즈마-활성화된 수소불화탄소 에칭 가스가 갖는 SiN에 대한 SiO의 에칭 선택성은 1:2 내지 2:1의 범위, 바람직하게는 1:1 정도일 수 있으며, 그 결과 SiO 및 SiN 층 둘 모두를 통한 에칭 파단(etching break)을 초래할 수 있다.
개시된 에칭 공정에 의해 실리콘-함유 필름과 같은 3D NAND 플래시 메모리에서와 같이 콘택홀, 채널 홀, 계단 콘택, 커패시터 홀 등이 생성된다. 얻어진 개구부는 대략 1:1 내지 대략 200:1 범위의 종횡비 및 대략 5 ㎚ 내지 200 ㎚ 범위의 직경을 가질 수 있다. 예를 들어, 당업자라면 채널 홀의 에칭에 의해 60:1 초과의 종횡비 및 40 ㎚ 만큼 작은 직경을 갖는 실리콘-함유 필름 내에 개구부가 생성된다는 것을 인지할 것이다.
실시예
하기 비제한적인 실시예는 본 발명의 실시형태를 추가로 예시하기 위해 제공된다. 그러나, 이는 이러한 실시예를 모두 포괄하기 위한 것은 아니고, 본원에 기술된 본 발명의 범위를 제한하기 위한 것도 아니다.
하기 실시예에서, SiO2, SiN, a-C 및 폴리-Si 층에 대한 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6), 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6), 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7) 에칭 가스의 에칭 성능을 평가한다. 이 결과에 따르면 C3H2F6, 이소-C3H2F6, C3HF7 및 이소-C3HF7 에칭 가스는 단일 에칭 공정으로 SiO2 및 SiN의 에칭을 제공하고, 중합체 증착에 의한 측벽 보호를 제공하며, 보우잉이 거의 없는 고종횡비 직선 수직 에칭 프로파일을 제공하는 것으로 나타난다. 그 결과, C3H2F6, 이소-C3H2F6, C3HF7 및 이소-C3HF7은 NAND 플래시 메모리 또는 ONON 계단 에칭용 구조를 에칭하기 위해 사용될 수 있다. 게다가, C3H2F6, 이소-C3H2F6, C3HF7 및 이소-C3HF7 에칭 화합물이 중합체 형성을 제공하기 때문에 이 공정은 마스크 형태를 유지하고 측벽 변형을 최소화한다.
하기 시험은 Lam 4520 XLE 어드밴스드 유전체 에칭 시스템(150 ㎜ 이중 주파수 용량성 결합 플라즈마 에칭기)을 이용하여 수행되었다.
도 2는 증착 및 에칭 시험에서 적용된 예시적인 반응기 시스템의 예시적인 측단면도이다. 도시된 바와 같이, 반응기(600)는 반응기 챔버(602)를 포함한다. 하부 전극(604)의 상부 상에 부착된 웨이퍼(606)는 반응기 챔버(602)의 하부 부분에 배치되고, 실리콘 상부 전극 샤워헤드(608)는 반응기 챔버(602)의 상부 부분 상에 배치될 수 있다. 하부 전극(604)은 여기에 인가되는 비아 전력을 갖는 정전 척(electrostatic chuck)일 수 있다. 예를 들어, 2 MHz RF 비아 전력이 하부 전극(604)에 인가될 수 있다. 웨이퍼(606)는 에칭될 필요가 있는 다수의 층을 가질 수 있다. 실리콘 상부 전극 샤워헤드(608)는 가스가 통과하는 복수의 홀(610)을 갖는다. 가스는 가스 유입구(612)를 통해 반응기 챔버(602) 내로 도입될 수 있고, 이어서 균일한 가스 분포를 위해 샤워헤드(608) 내의 홀(610)을 통과할 수 있다. 소스 전력은 실리콘 상부 전극 샤워헤드(608)에 인가될 수 있다. 예를 들어, 27 MHz RF 소스 전력이 실리콘 상부 전극 샤워헤드(608)에 인가될 수 있다. 실리콘 상부 전극 샤워헤드(608)와 하부 전극(604) 사이에 플라즈마 영역이 존재한다. 도면 번호 614는 실리콘 상부 전극 샤워헤드(608)와 하부 전극(604) 사이의 간극(파선 이중 화살표)을 나타낸다. 예를 들어, 에칭 시험을 위해 1.35 ㎝의 간극이 선택될 수 있다. 샤워헤드(608) 내의 홀(610)을 통과한 가스를 플라즈마 영역에서 이온화한 후, 웨이퍼(606)에 대해 에칭을 실시한다. 유출구(616)로부터 반응기 챔버(602) 외부로 가스를 펌핑함으로써 가스를 제거한다.
하기 실시예 1 내지 실시예 4의 에칭 시험은 SiO2, SiN, p-Si 및 a-C를 포함하는 4개의 상이한 기판 물질을 갖는 4개의 2 x 2 ㎠ 쿠폰(coupon)에 대해 수행하였다. 쿠폰을 직경이 150 ㎜인 캐리어 웨이퍼 상에 배치하고, 웨이크필드 솔루션 인코포레이티드(Wakefield Solution Inc.)에서 구입 가능한 열공동 화합물(thermal joint compound)에 의해 접촉이 유지되었다. 대안적으로, 탄소 테이프는 캐리어 웨이퍼 상에 쿠폰을 접착하기 위해 사용될 수 있다. 에칭 시험은 30 mTorr, 750 W(27 MHz)의 소스 전력 및 1,500 W(2 MHz)의 비아 전력에서 수행되었다. 에칭 가스의 유속은 7.5 sccm이고; Ar의 유속은 250 sccm이고; O2의 유속은 수 sccm 단위(예를 들어, 1 sccm, 5 sccm, 10 sccm 및 15 sccm)로 증가하게 변경하여 에칭/중합체 증착 사이의 크로스오버를 확인하였다. 에칭 시간은 60초이었다.
실시예 1
도 3은 평면 웨이퍼 상의 에칭 가스로서 C3H2F6(CF3-CH2-CF3)을 사용하여 산소 유속에 대한 SiO2, SiN, a-C 및 폴리-Si의 에칭률을 증명한 그래프이다. 도시된 바와 같이, SiO2의 에칭률은 초기에는 높고, 이어 5 sccm의 O2 유속과 함께 최대값을 가지며, 그 이후에 O2 유속이 증가함에 따라 점진적으로 감소한다. SiN의 최대 SiN 에칭률은 O2가 8 sccm로 흐를 때 나타낸다. O2 유속이 7 sccm 내지 10 sccm의 범위일 때 SiO2의 에칭률 및 SiN의 에칭률은 높고 거의 동일한 반면, a-C의 에칭률 및 폴리-Si의 에칭률은 매우 낮으며, SiO2 및 SiN의 에칭률보다 훨씬 낮다는 것을 주지한다. 이는, 7 sccm 내지 10 sccm의 O2 유속에서, 에칭 가스인 C3H2F6(CF3-CH2-CF3)은 선택성 없이 SiO2 및 SiN 층을 통해 에칭하고, a-C 층 및 p-Si 층으로부터 SiO2 및 SiN 층을 선택적으로 에칭한다는 것을 의미한다.
도 4는 에칭 가스로서 C3H2F6을 사용하여 산소 유속에 대해 SiN, a-C 또는 폴리-Si에 대한 SiO2의 선택성을 증명한 그래프이다. 도시된 바와 같이, SiN에 대한 SiO2의 선택성은 5:1보다 낮지만, O2 유속이 6 sccm인 경우에 1:1보다 낮다. SiN에 대한 SiO2의 선택성은 O2 유속이 7 sccm 내지 12 sccm의 범위인 경우에 대략 1이다. 따라서 이러한 범위 내에서는 SiO2의 에칭 및 SiN의 에칭은 선택적인 것이 아니다. C3H2F6은 SiO 및 SiN 층 둘 모두를 7 sccm 내지 12 sccm 범위의 O2 유속에서 에칭한다. 반면, a-C에 대한 SiO2의 선택성은 O2 유속이 5 sccm 내지 11 sccm 범위일 때 무한대(100)이며, 그 이후에 O2 유속이 11 sccm일 때 거의 5 미만까지 급격히 감소한 후, O2 유속이 12 sccm일 때 0까지 감소한다. 폴리-Si에 대한 SiO2의 선택성은 O2 유속이 5 sccm 내지 7 sccm 범위일 때 무한대(100)이고, O2 유속이 7 sccm일 때 약 35까지 급격히 감소한 후, O2 유속이 7 sccm과 12 sccm 사이일 때 0까지 점진적으로 감소한다. 따라서, 7 sccm 내지 10 sccm 범위의 O2 유속에서, C3H2F6은 a-C 층 및 p-Si 층으로부터 SiO2 및 SiN 층을 선택적으로 에칭한다.
실시예 2
도 5는 평면 웨이퍼 상의 에칭 가스로서 이소-C3H2F6(CHF2-CF2-CHF2)을 이용하여 산소 유속에 대한 SiO2, SiN, a-C 및 폴리-Si의 에칭률을 증명한 그래프이다. 도시된 바와 같이, 7 sccm 내지 10 sccm 범위의 O2 유속에서, 에칭 가스인 이소-C3H2F6(CHF2-CF2-CHF2)은 선택성 없이 SiO2 및 SiN 층을 통해 에칭하고, a-C 층 및 p-Si 층으로부터 SiO2 및 SiN 층을 선택적으로 에칭한다. 도 6은 에칭 가스로서 이소-C3H2F6을 이용하여 산소 유속에 대해 SiN, a-C 또는 폴리-Si에 대한 SiO2의 선택성을 증명한 그래프이다. 도시된 바와 같이, 7 sccm 내지 10 sccm 범위의 O2 유속에서, 이소-C3H2F6은 a-C 층 및 p-Si 층으로부터 SiO2 및 SiN 층을 선택적으로 에칭한다.
실시예 3
도 7은 평면 웨이퍼 상의 에칭 가스로서 C3HF7(CF3-CHF-CF3)을 이용하여 산소 유속에 대한 SiO2, SiN, a-C 및 폴리-Si의 에칭률을 증명한 그래프이다. 도시된 바와 같이, 8 sccm 내지 11 sccm의 O2 유속에서, 에칭 가스인 C3HF7(CF3-CHF-CF3)은 선택성 없이 SiO2 및 SiN 층을 통해 에칭하지만, a-C 층 및 p-Si 층으로부터 SiO2 및 SiN 층을 선택적으로 에칭한다. 도 8은 에칭 가스로서 C3HF7을 이용하여 산소 유속에 대해 SiN, a-C 또는 폴리-Si에 대한 SiO2의 선택성을 증명한 그래프이다. 도시된 바와 같이, 8 sccm 내지 11 sccm 범위의 O2 유속에서, C3HF7은 a-C 층 및 p-Si 층으로부터 SiO2 및 SiN 층을 선택적으로 에칭한다.
실시예 4
도 9는 평면 웨이퍼 상의 에칭 가스로서 이소-C3HF7(CF3-CF2-CHF2)을 이용하여 산소 유속에 대한 SiO2, SiN, a-C 및 폴리-Si의 에칭률을 증명한 그래프이다. 도시된 바와 같이, 7 sccm 내지 10 sccm의 O2 유속에서, 에칭 가스인 이소-C3HF7(CF3-CF2-CHF2)은 선택성 없이 SiO2 및 SiN 층을 통해 에칭하지만, a-C 층 및 p-Si 층으로부터 SiO2 및 SiN 층을 선택적으로 에칭한다. 도 10은 에칭 가스로서 이소-C3HF7을 이용하여 산소 유속에 대해 SiN, a-C 또는 폴리-Si에 대한 SiO2의 선택성을 증명한 그래프이다. 도시된 바와 같이, 대략 10 sccm의 O2 유속에서, 이소-C3HF7은 a-C 층 및 p-Si 층으로부터 SiO2 및 SiN 층을 선택적으로 에칭한다. 이소-C3HF7(CF3-CF2-CHF2)을 이용한 에칭 결과는 C3HF7(CF3-CHF-CF3)의 에칭 결과와는 상이하다. 따라서, 이성질체의 선택이 중요한 것으로 여겨진다.
실시예 5
도 11은 플라즈마 에칭용 패터닝된 웨이퍼의 SEM 이미지이다. 도 12a 및 도 12b는 도 11의 패터닝된 웨이퍼를 C3H2F6(CF3-CH2-CF3) 및 O2로 플라즈마 에칭한 이후의 SEM 이미지이다. 도 11에 도시된 바와 같이, 패터닝된 a-C 하드마스크 층은 두께가 약 680 ㎚이고, 사각형 홀의 패턴이 a-C 하드마스크 층에 균일하게 분포한다. ONON 층은 두께가 약 1.6 ㎛이고, 40 ㎚의 SiN 층과 25 ㎚의 SiO2 층(30개의 쌍)의 60개의 교대 층을 갖는다. 도 12a는 ONON 스택 상의 C3H2F6 및 O2를 이용한 플라즈마 에칭에 의해 형성된 개구부 (1) 내지 (5)를 보여준다. 에칭 시험은 30 mTorr, 750 W(27 MHz)의 소스 전력 및 1,500 W(2 MHz)의 비아 전력에서 이루어졌다. C3H2F6(CF3-CH2-CF3)의 유속은 7.5 sccm이고; O2의 유속은 10 sccm이고; Ar의 유속은 125 sccm이었다. 에칭 시간은 120초이었다. 개구부 (1) 내지 (5) 각각은 매끄러운 측벽에 대해 거의 직선인 수직 구조를 갖는다. 측벽 네킹은 ONON 오프닝 주변이 아닌 a-C 마스크 패턴 층의 측벽에서 발생한다. 개구부 (2) 내지 (5)에 표시된 바와 같이, ONON 스택에서 에칭은 대략 631 ㎚에서 정지한다. 도 12b에 도시된 개구부 (2) 내지 (5)에 대한 다양한 선폭 데이터는 표 2에 나열되어 있다. 개구부 (2) 내지 (5)에 대해 계산된 보우잉 및 선폭 비아가 또한 표 2에 나열되어 있다.
개구부 최대 선폭(㎚) 오프닝 선폭(㎚) 하부 선폭(㎚) 보우잉(%) 선폭 비아(㎚)
(2) 187 183 123 1 60
(3) 179 179 107 0 72
(4) 167 183 111 N/A 72
(5) 171 179 111 N/A 68
이 결과에 따르면 개구부 (2)만이 거의 0인 1%의 보우잉을 갖는 것으로 나타난다. 그 결과, C3H2F6(CF3-CH2-CF3) 및 O2를 이용하여 에칭된 개구부는 보우잉이 거의 없거나 양호한 측벽 보호를 갖는다.
실시예 6
상업적으로 구입 가능한 C3H2F6(CF3-CH2-CF3) 샘플은 가스 크로마토그래피-질량 분석법(GC/MS)을 이용하여 분석하였으며, 2,2-디클로로-1,1,1-트리플루오로에탄, 2-클로로-1,1,1-트리플루오로에탄, 트리클로로모노플루오로메탄, 2-클로로-1,1,3,3,3-펜타플루오로-1-프로펜, 1,1,1 트리플루오로에탄, 1,1,1,2 테트라플루오로에탄, 펜타플루오로에탄 및 헥사플루오로프로필렌을 포함하는 다수의 수소불화탄소, 클로로플루오로카본 및 하이드로클로로플루오로카본 불순물뿐만 아니라 N2, CO2 및 H2O를 함유하는 것으로 밝혀졌다.
요약하면, 개시된 수소불화탄소 에칭 가스에 의한 실리콘-함유 필름의 건식 에칭에 대한 평가에 따르면 개시된 수소불화탄소 에칭 가스는 선택성 없이 단일 에칭 공정으로 SiN 및 SiO2 층을 통한 에칭을 제공하는 것으로 나타난다. 개시된 수소불화탄소 에칭 가스는 또한 a-C 마스크 층으로부터 SiN 및 SiO2 층의 선택적인 에칭을 제공한다. 동시에, 에칭 공정 동안에 개시된 수소불화탄소 에칭 가스는 에칭 프로파일을 보호하기 위해 에칭 구조의 측벽에 중합체 층을 형성한다. 개시된 수소불화탄소 에칭 가스는 보우잉이 거의 없고 측벽 보호가 양호한 고종횡비 에칭 프로파일을 제공한다.
본 발명의 실시형태가 도시되고 기술되어 있지만, 이의 변형예는 본 발명의 사상 또는 교시에서 벗어나지 않는 한 당업자에 의해 이루어질 수 있다. 본원에 기술되어 있는 실시형태는 단지 예시적인 것이고 제한적인 것은 아니다. 화합물 및 방법의 다수의 변형 및 변경이 가능하고, 본 발명의 범위 내에 속한다. 따라서, 보호 범위는 본원에 기술되어 있는 실시형태에 제한되지 않지만, 하기 청구범위에 의해서만 제한되고, 이의 청구범위는 청구항의 청구주제의 모든 균등물을 포함할 것이다.

Claims (15)

  1. 기판 상에 제1 에칭층과 제2 에칭층의 교대 층을 갖고 상기 교대 층 상에 하드마스크 층을 갖는 3D NAND 플래시 메모리를 제작하기 위한 방법으로서,
    상기 하드마스크 층에 하드마스크 패턴을 형성하는 단계; 및
    1,1,1,3,3,3-헥사플루오로프로판(C3H2F6), 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6), 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)으로 이루어진 군으로부터 선택되는 수소불화탄소 에칭 가스를 이용하여 상기 하드마스크 층에 대해 상기 제1 에칭층과 제2 에칭층의 교대 층을 선택적으로 플라즈마 에칭함으로써 상기 하드마스크 패턴을 이용하여 상기 교대 층에 개구부(aperture)를 형성하는 단계를 포함하며,
    이때 상기 제1 에칭층은 상기 제2 에칭층의 물질과 상이한 물질을 포함하는 것인 3D NAND 플래시 메모리를 제작하기 위한 방법.
  2. 제1항에 있어서, 상기 수소불화탄소 에칭 가스는 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6)인 것인 방법.
  3. 제1항에 있어서, 상기 수소불화탄소 에칭 가스는 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6)인 것인 방법.
  4. 제1항에 있어서, 상기 수소불화탄소 에칭 가스는 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7)인 것인 방법.
  5. 제1항에 있어서, 상기 수소불화탄소 에칭 가스는 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)인 것인 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 에칭층이 산화규소 층을 포함하는 경우, 상기 제2 에칭층은 질화규소 층을 포함하며, 상기 제1 에칭층이 질화규소 층을 포함하는 경우, 상기 제2 에칭층은 산화규소 층을 포함하는 것인 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 수소불화탄소 에칭 가스는 무한 선택성을 갖는 상기 하드마스크에 대해 상기 제1 에칭층과 제2 에칭층의 교대 층을 플라즈마 에칭하는 것인 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 수소불화탄소 에칭 가스는 대략 1:2 내지 대략 2:1의 선택성, 바람직하게는 대략 1:1의 선택성을 갖는 상기 제2 에칭층에 대해 상기 제1 에칭층을 플라즈마 에칭하는 것인 방법.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 개구부의 측벽은 0% 내지 대략 5% 미만의 보우잉을 갖는 것인 방법.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 개구부는 대략 1:1과 대략 200:1 사이의 종횡비를 갖는 것인 방법.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 플라즈마 에칭용 수소불화탄소 에칭 가스의 소정의 유속을 유지하고 축합을 피하기 위해 상기 수소불화탄소 에칭 가스를 가열하는 단계를 추가로 포함하는 것인 방법.
  12. 제1항 내지 제5항 중 어느 한 항에 있어서, 산소-함유 가스를 첨가하는 단계, 불활성 가스를 첨가하는 단계 또는 이들의 조합을 추가로 포함하는 것인 방법.
  13. 제1항 내지 제5항 중 어느 한 항에 있어서, 제2 에칭 가스를 첨가하는 단계를 추가로 포함하며, 이때 상기 제2 에칭 가스는 cC4F8, C4F8, C4F6, C5F8, CF4, CH3F, CF3H, CH2F2, COS, CS2, CF3I, C2F3I, C2F5I, FNO, SO2 및 이들의 조합으로 이루어진 군으로부터 선택되는 것인 방법.
  14. 1,1,1,3,3,3-헥사플루오로프로판(C3H2F6), 1,1,2,2,3,3-헥사플루오로프로판(이소-C3H2F6), 1,1,1,2,3,3,3-헵타플루오로프로판(C3HF7) 및 1,1,1,2,2,3,3-헵타플루오로프로판(이소-C3HF7)으로 이루어진 군으로부터 선택되는 유기불소 화합물을 포함하는 수소불화탄소 에칭 화합물로서,
    상기 유기불소 화합물은 99.9 부피% 내지 100 부피%의 순도를 갖고, 0 부피% 내지 0.1 부피%의 미량 가스 불순물을 가지며, 이때 상기 미량 가스상 불순물 내에 함유된 수소불화탄소 및 산소-함유 가스의 총 함량은 부피 기준으로 0 ppm 내지 150 ppm인 것인 수소불화탄소 에칭 화합물.
  15. 제14항에 있어서, 상기 산소-함유 가스는 물이고, 상기 플라즈마 에칭 화합물은 중량 기준으로 0 ppm 내지 20 ppm의 물 함량을 갖는 것인 수소불화탄소 에칭 화합물.
KR1020207007687A 2017-08-31 2018-08-28 다중 적층을 에칭하기 위한 화학물질 KR102398461B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/692,247 2017-08-31
US15/692,247 US11075084B2 (en) 2017-08-31 2017-08-31 Chemistries for etching multi-stacked layers
PCT/IB2018/000954 WO2019043448A1 (en) 2017-08-31 2018-08-28 CHEMICAL COMPOSITIONS FOR THE ETCHING OF STACKED MULTIPLE LAYERS

Publications (2)

Publication Number Publication Date
KR20200037402A true KR20200037402A (ko) 2020-04-08
KR102398461B1 KR102398461B1 (ko) 2022-05-13

Family

ID=60660904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007687A KR102398461B1 (ko) 2017-08-31 2018-08-28 다중 적층을 에칭하기 위한 화학물질

Country Status (6)

Country Link
US (1) US11075084B2 (ko)
JP (1) JP7000575B2 (ko)
KR (1) KR102398461B1 (ko)
CN (1) CN111052318B (ko)
TW (1) TWI781210B (ko)
WO (1) WO2019043448A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022182006A1 (ko) * 2021-02-26 2022-09-01 에스케이 머티리얼즈 주식회사 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
WO2022191429A1 (ko) * 2021-03-08 2022-09-15 에스케이 머티리얼즈 주식회사 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529581B2 (en) * 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications
US10903109B2 (en) * 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features
US11056348B2 (en) * 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
CN112219266B (zh) * 2018-04-13 2024-06-25 玛特森技术公司 以使用烷基卤化物生成的反应性核素处理工件
US20190362983A1 (en) * 2018-05-23 2019-11-28 Applied Materials, Inc. Systems and methods for etching oxide nitride stacks
JP7129482B2 (ja) * 2018-08-21 2022-09-01 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
CN112424913B (zh) * 2018-10-26 2024-10-25 玛特森技术公司 用于去除硬掩模的基于水蒸气的含氟等离子体
US11270890B2 (en) * 2018-12-14 2022-03-08 Lam Research Corporation Etching carbon layer using doped carbon as a hard mask
US10923478B2 (en) * 2019-01-28 2021-02-16 Micron Technology, Inc. Reduction of roughness on a sidewall of an opening
CN111524780B (zh) * 2019-02-02 2024-07-05 中微半导体设备(上海)股份有限公司 一种用于超深宽比刻蚀的等离子反应器及其刻蚀方法
US11538822B2 (en) * 2019-06-18 2022-12-27 Micron Technology, Inc. Integrated assemblies having metal-containing liners along bottoms of trenches, and methods of forming integrated assemblies
JP7339032B2 (ja) * 2019-06-28 2023-09-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7493378B2 (ja) * 2019-07-05 2024-05-31 東京エレクトロン株式会社 エッチング処理方法及び基板処理装置
US11322518B2 (en) * 2019-10-04 2022-05-03 SK Hynix Inc. Memory device and method of manufacturing the same
US11527549B2 (en) 2019-10-04 2022-12-13 SK Hynix Inc. Memory device and method of manufacturing the same
CN110854304B (zh) * 2019-11-20 2021-03-26 云谷（固安）科技有限公司 显示面板的制备方法
US11521846B2 (en) 2019-12-16 2022-12-06 Taiwan Semiconductor Manufacturing Company Limited Methods for patterning a silicon oxide-silicon nitride-silicon oxide stack and structures formed by the same
JP7534046B2 (ja) * 2020-08-19 2024-08-14 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
US11355464B2 (en) * 2020-11-10 2022-06-07 Nanya Technology Corporation Semiconductor device structure with bottle-shaped through silicon via and method for forming the same
CN112635475B (zh) * 2020-12-18 2024-05-24 长江存储科技有限责任公司 一种堆叠结构及其制备方法
JPWO2022190809A1 (ko) * 2021-03-09 2022-09-15
US11295960B1 (en) * 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method
US12004346B2 (en) 2021-03-12 2024-06-04 Micron Technology, Inc. Microelectronic devices with nitrogen-rich insulative structures
KR20220146239A (ko) * 2021-04-23 2022-11-01 삼성전자주식회사 하드 마스크 구조체를 포함하는 반도체 소자
US11631589B2 (en) * 2021-05-04 2023-04-18 Applied Materials, Inc. Metal etch in high aspect-ratio features
WO2022234648A1 (ja) * 2021-05-07 2022-11-10 東京エレクトロン株式会社 エッチング方法
CN115917711A (zh) * 2021-05-07 2023-04-04 东京毅力科创株式会社 基板处理方法以及基板处理装置
KR20230006737A (ko) * 2021-07-02 2023-01-11 에스케이하이닉스 주식회사 마스크 패턴을 사용하는 메모리 장치의 제조 방법
JP7231683B1 (ja) * 2021-08-30 2023-03-01 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
US11594420B1 (en) * 2021-08-30 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
TW202428936A (zh) * 2021-10-18 2024-07-16 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 使用含矽氫氟烴之蝕刻方法
KR20230174580A (ko) * 2022-06-21 2023-12-28 세메스 주식회사 식각 가스 조성물, 기판 처리 장치, 및 이를 이용한 패턴 형성 방법
WO2023249899A1 (en) * 2022-06-23 2023-12-28 Lam Research Corporation High aspect ratio etch with a metal or metalloid containing mask
WO2024044218A1 (en) * 2022-08-25 2024-02-29 Lam Research Corporation High aspect ratio etch with a liner
WO2024044216A1 (en) * 2022-08-25 2024-02-29 Lam Research Corporation High aspect ratio etch with a non-uniform metal or metalloid containing mask
US20240096641A1 (en) * 2022-09-20 2024-03-21 Applied Materials, Inc. In-situ carbon liner for high aspect ratio features
US20240249936A1 (en) * 2023-01-24 2024-07-25 Applied Materials, Inc. Methods for reducing micro and macro scalloping on semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074959A (en) * 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6120697A (en) * 1997-12-31 2000-09-19 Alliedsignal Inc Method of etching using hydrofluorocarbon compounds
KR20090042970A (ko) * 2006-08-16 2009-05-04 선파워 코포레이션 단면 식각
WO2017026197A1 (ja) * 2015-08-12 2017-02-16 セントラル硝子株式会社 ドライエッチング方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198538B2 (ja) * 1991-05-24 2001-08-13 ソニー株式会社 ドライエッチング方法
US5176790A (en) 1991-09-25 1993-01-05 Applied Materials, Inc. Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal
US6015761A (en) 1996-06-26 2000-01-18 Applied Materials, Inc. Microwave-activated etching of dielectric layers
US6183655B1 (en) * 1997-09-19 2001-02-06 Applied Materials, Inc. Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US6387287B1 (en) 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
JP5131436B2 (ja) 2007-05-31 2013-01-30 日本ゼオン株式会社 エッチング方法
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP5434970B2 (ja) 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US8945996B2 (en) * 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
TWI588240B (zh) * 2012-10-30 2017-06-21 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於高縱橫比氧化物蝕刻之氟碳分子
TWI642809B (zh) * 2013-09-09 2018-12-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
KR102333443B1 (ko) 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자의 제조 방법
JP6544215B2 (ja) * 2015-01-23 2019-07-17 セントラル硝子株式会社 ドライエッチング方法
US9728422B2 (en) 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074959A (en) * 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6120697A (en) * 1997-12-31 2000-09-19 Alliedsignal Inc Method of etching using hydrofluorocarbon compounds
KR20010024828A (ko) * 1997-12-31 2001-03-26 크리스 로저 에이치 지구 온난화 충격을 감소시키는 하이드로플루오로카본에칭 화합물
KR20090042970A (ko) * 2006-08-16 2009-05-04 선파워 코포레이션 단면 식각
WO2017026197A1 (ja) * 2015-08-12 2017-02-16 セントラル硝子株式会社 ドライエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022182006A1 (ko) * 2021-02-26 2022-09-01 에스케이 머티리얼즈 주식회사 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
WO2022191429A1 (ko) * 2021-03-08 2022-09-15 에스케이 머티리얼즈 주식회사 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법

Also Published As

Publication number Publication date
TW201912619A (zh) 2019-04-01
US20170365487A1 (en) 2017-12-21
US11075084B2 (en) 2021-07-27
CN111052318A (zh) 2020-04-21
JP2020533809A (ja) 2020-11-19
TWI781210B (zh) 2022-10-21
WO2019043448A1 (en) 2019-03-07
JP7000575B2 (ja) 2022-02-04
KR102398461B1 (ko) 2022-05-13
CN111052318B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
KR102398461B1 (ko) 다중 적층을 에칭하기 위한 화학물질
JP7470834B2 (ja) 半導体構造エッチング用ヨウ素含有化合物
KR102398458B1 (ko) 3d nand 및 dram 응용을 위한 -nh2 작용기를 함유하는 수소화불화탄소
KR102625367B1 (ko) 반도체 구조를 에칭하기 위한 질소-함유 화합물
KR102546860B1 (ko) 저-k 에치 공정 동안 측벽 손상을 최소화하는 방법
TW200949929A (en) Method of etching a high aspect ratio contact
JP2024545182A (ja) 半導体構造をエッチングするための酸素とヨウ素とを含有するハイドロフルオロカーボン化合物
CN110571150B (zh) 高深宽比开口的刻蚀方法及半导体器件
TWI838915B (zh) 使用含矽氫氟烴之蝕刻方法
TW202433589A (zh) 用於電漿蝕刻和沈積之含氮芳香族或環結構分子

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20200316

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200316

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210731

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220218

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220511

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220511

End annual number: 3

Start annual number: 1

PG1601 Publication of registration