KR20200027657A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20200027657A
KR20200027657A KR1020180105718A KR20180105718A KR20200027657A KR 20200027657 A KR20200027657 A KR 20200027657A KR 1020180105718 A KR1020180105718 A KR 1020180105718A KR 20180105718 A KR20180105718 A KR 20180105718A KR 20200027657 A KR20200027657 A KR 20200027657A
Authority
KR
South Korea
Prior art keywords
disposed
contact
substrate
insulating layer
image sensor
Prior art date
Application number
KR1020180105718A
Other languages
English (en)
Other versions
KR102498503B1 (ko
Inventor
김창화
김관식
박상수
이범석
조만근
최민준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180105718A priority Critical patent/KR102498503B1/ko
Priority to US16/402,423 priority patent/US11011562B2/en
Priority to CN201910500928.9A priority patent/CN110880519B/zh
Publication of KR20200027657A publication Critical patent/KR20200027657A/ko
Application granted granted Critical
Publication of KR102498503B1 publication Critical patent/KR102498503B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/335—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서가 제공된다. 이미지 센서는 내부에 광전 변환 소자가 배치되는 기판, 상기 기판의 제1 면을 관통하고, 상기 기판의 상기 제1 면 상에 상면의 일부가 노출되는 제1 비아, 상기 기판의 상기 제1 면 상에 순차적으로 적층되는 제1 내지 제3 절연막, 및 상기 제1 내지 제3 절연막을 관통하여 상기 제1 비아의 내부로 연장되고, 상기 제1 비아의 내부에 배치되는 제1 부분, 상기 제1 절연막에 배치되는 제2 부분, 상기 제2 절연막에 배치되는 제3 부분 및 상기 제3 절연막에 배치되는 제4 부분을 포함하는 컨택을 포함한다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 이미지 센서는 CCD(Charge coupled device) 형 및 CMOS(Complementary metal oxide semiconductor) 형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. CIS는 2차원적으로 배열된 복수개의 화소들을 구비한다. 화소들의 각각은 포토 다이오드(photodiode, PD)를 포함한다. 포토 다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다. 또한, 반도체 장치가 고집적화됨에 따라 이미지 센서도 고집적화고 있다.
본 발명이 해결하고자 하는 과제는, 기판 상에 배치되는 컨택과 기판 내에 배치되는 비아 사이의 미스 얼라인 마진(miss-align margin)을 확보함으로써 신뢰성이 향상된 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 기판 상에 배치되는 컨택의 폭을 증가시킴으로써, 컨택과 하부 전극 사이의 저항을 감소시켜 신뢰성이 향상된 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 기판 상에 배치되는 컨택을 기판 내에 배치되는 비아의 내부로 연장시킴으로써, 컨택과 비아 사이의 저항을 감소시켜 신뢰성이 향상된 이미지 센서를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 이미지 센서의 몇몇 실시예는, 내부에 광전 변환 소자가 배치되는 기판, 상기 기판의 제1 면을 관통하고, 상기 기판의 상기 제1 면 상에 상면의 일부가 노출되는 제1 비아, 상기 기판의 상기 제1 면 상에 순차적으로 적층되는 제1 내지 제3 절연막, 및 상기 제1 내지 제3 절연막을 관통하여 상기 제1 비아의 내부로 연장되고, 상기 제1 비아의 내부에 배치되는 제1 부분, 상기 제1 절연막에 배치되는 제2 부분, 상기 제2 절연막에 배치되는 제3 부분 및 상기 제3 절연막에 배치되는 제4 부분을 포함하는 컨택을 포함한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 이미지 센서의 다른 몇몇 실시예는, 내부에 광전 변환 소자가 배치되는 기판, 상기 기판의 제1 면을 관통하고, 상기 기판의 상기 제1 면 상에 상면의 일부가 노출되는 비아, 상기 기판의 상기 제1 면 상에 순차적으로 적층되는 제1 및 제2 절연막, 및 상기 제1 및 제2 절연막을 관통하여 상기 비아의 내부로 연장되고, 상기 비아의 내부에 배치되는 제1 부분, 상기 제1 절연막에 배치되는 제2 부분 및 상기 제2 절연막에 배치되는 제3 부분을 포함하되, 상기 제1 부분의 측벽의 제1 경사 프로파일은 상기 제2 부분의 측벽의 제2 경사 프로파일과 다르다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 이미지 센서의 또 다른 몇몇 실시예는, 내부에 광전 변환 소자가 배치되는 기판, 상기 기판의 제1 면을 관통하고, 상기 기판의 상기 제1 면 상에 상면의 일부가 노출되는 비아, 상기 기판의 상기 제1 면 상에 순차적으로 적층되는 제1 및 제2 절연막, 상기 제2 절연막의 내부에 배치되는 컬러필터, 및 상기 제1 및 제2 절연막을 관통하여 상기 비아의 내부로 연장되고, 상기 비아의 내부에 배치되는 제1 부분, 상기 제1 절연막에 배치되는 제2 부분, 상기 제2 절연막에 배치되는 제3 부분 및 상기 제2 절연막 상에 배치되는 제4 부분을 포함하는 컨택을 포함하되, 상기 제4 부분의 하면의 제1 폭은 상기 제3 부분의 상면의 제2 폭보다 크다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 이미지 센서의 블록도이다.
도 2는 도 1의 센서 어레이의 등가 회로도이다.
도 3은 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 4는 도 3의 A 영역을 확대한 도면이다.
도 5, 도 6, 도 8, 도 10, 도 12 내지 도 15는 본 발명의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 7은 도 6의 B 영역을 확대한 도면이다.
도 9은 도 8의 C 영역을 확대한 도면이다.
도 11은 도 10의 D 영역을 확대한 도면이다.
도 16은 본 발명의 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 17은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 18은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
이하에서, 도 1을 참조하여 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 이미지 센서의 블록도이다.
도 1을 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 광전 변환 소자를 포함하는 픽셀들이 이차원적으로 배열되어 이루어진 액티브 픽셀 센서 어레이(10), 타이밍 발생기(timing generator)(20), 행 디코더(row decoder)(30), 행 드라이버(row driver)(40), 상관 이중 샘플러(Correlated Double Sampler, CDS)(50), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC)(60), 래치부(latch)(70), 열 디코더(column decoder)(80)를 포함한다.
액티브 픽셀 센서 어레이(10)는 2차원적으로 배열된 복수의 단위 픽셀들을 포함한다. 복수의 단위 픽셀들은 광학 영상을 전기적인 출력 신호로 변환하는 기능을 수행할 수 있다.
액티브 픽셀 센서 어레이(10)는 행 드라이버(40)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등 복수의 구동 신호를 수신하여 구동될 수 있다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인을 통해서 상관 이중 샘플러(50)에 제공될 수 있다.
타이밍 발생기(20)는 행 디코더(30) 및 열 디코더(80)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
행 드라이버(40)는 행 디코더(30)에서 디코딩된 결과에 따라 복수의 단위 픽셀들을 구동하기 위한 복수의 구동 신호를 액티브 픽셀 센서 어레이(10)에 제공할 수 있다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행 별로 구동 신호를 제공할 수 있다.
상관 이중 샘플러(50)는 액티브 픽셀 센서 어레이(10)에 형성된 출력 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링할 수 있다. 즉, 특정한 잡음 레벨(noise level)과, 출력 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
아날로그 디지털 컨버터(60)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
래치부(70)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(80)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부로 출력될 수 있다.
이하에서, 도 2를 참조하여 본 발명의 몇몇 실시예에 따른 센서 어레이의 등가 회로도를 설명한다.
도 2는 도 1의 센서 어레이의 등가 회로도이다.
도 2를 참조하면, 픽셀(P)이 행렬 형태로 배열되어 액티브 픽셀 센서 어레이(10)를 구성한다. 각각의 픽셀(P)은 광전 변환 소자(11), 플로팅 확산 영역(13), 전하 전송 소자(15), 드라이브 소자(17), 리셋 소자(18), 선택 소자(19)를 포함한다. 이들의 기능에 대해서는 i행 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3), …… )을 예로 들어 설명한다.
광전 변환 소자(11)는 입사광을 흡수하여 광량에 대응하는 전하를 축적할 수 있다. 광전 변환 소자(11)로 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합이 적용될 수 있으며, 도면에는 포토 다이오드가 예시되어 있다.
각각의 광전 변환 소자(11)는 축적된 전하를 플로팅 확산 영역(13)으로 전송하는 각각의 전하 전송 소자(15)와 커플링될 수 있다.
플로팅 확산 영역(Floating Diffusion region)(FD)(13)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장될 수 있다.
소오스 팔로워 증폭기로 예시되어 있는 드라이브 소자(17)는 각각의 광전 변환 소자(11)에 축적된 전하를 전달받은 플로팅 확산 영역(13)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(Vout)으로 출력할 수 있다.
리셋 소자(18)는 플로팅 확산 영역(13)을 주기적으로 리셋시킬 수 있다. 리셋 소자(18)는 소정의 바이어스(즉, 리셋 신호)를 인가하는 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다.
리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 리셋 소자(18)가 턴-온 되면 리셋 소자(18)의 드레인에 제공되는 소정의 전기적 포텐셜 예를 들어, 전원 전압(VDD)이 플로팅 확산 영역(13)으로 전달될 수 있다.
선택 소자(19)는 행 단위로 읽어낼 픽셀(P)을 선택하는 기능을 수행할 수 있다. 선택 소자(19)는 행 선택 라인(SEL(i))에 의해 제공되는 바이어스(즉, 행 선택 신호)에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다.
행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 선택 소자(19)가 턴 온 되면 선택 소자(19)의 드레인에 제공되는 소정의 전기적 포텐셜 예를 들어, 전원 전압(VDD)이 드라이브 소자(17)의 드레인 영역으로 전달될 수 있다.
전하 전송 소자(15)에 바이어스를 인가하는 전송 라인(TX(i)), 리셋 소자(18)에 바이어스를 인가하는 리셋 라인(RX(i)), 선택 소자(19)에 바이어스를 인가하는 행 선택 라인(SEL(i))은 행 방향으로 실질적으로 서로 평행하게 연장되어 배열될 수 있다.
이하에서, 도 3 및 도 4를 참조하여 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다.
도 3은 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다. 도 4는 도 3의 A 영역을 확대한 도면이다.
도 3 및 도 4를 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 광전 변환 소자(PD), 소자 분리막(STI), 절연 구조체(110), 기판(120), 제1 비아(130), 제2 비아(140), 제1 절연막(150), 제2 절연막(160), 제3 절연막(170), 컨택(180), 컬러필터(190), 하부 전극(1010), 제4 절연막(1020), 광변환층(1030), 상부 전극(1040), 제5 절연막(1050), 평탄화막(1060) 및 마이크로렌즈(1070)를 포함한다.
기판(120)은 상면인 제1 면(120a) 및 제1 면(120a)과 대향하는 하면인 제2 면(120b)을 포함한다.
기판(120)은 예를 들어, P형 또는 N형 벌크 기판을 사용하거나, P형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용하거나, N형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용할 수도 있다. 또한, 기판(120)은 반도체 기판 이외에도 유기(organic) 플라스틱 기판과 같은 기판도 사용할 수 있다. 기판(120) 내에는 광전 변화 소자(PD), 예를 들어, 포토 다이오드가 배치될 수 있다.
절연 구조체(110)는 기판(120)의 제2 면(120b) 상에 배치될 수 있다. 절연 구조체(110)는 배선층(114) 및 배선층(114)을 감싸도록 배치된 층간 절연막(112)을 포함할 수 있다.
층간 절연막(112)은 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 저유전율 물질 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
배선층(114)은 복수의 금속 배선 및 각각의 금속 배선을 전기적으로 접속시키는 복수의 비아를 포함할 수 있다.
배선층(114)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co), 루테늄(Ru) 등을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
배선층(114)은 순차적으로 적층된 복수의 배선 및 각각의 배선을 전기적으로 접속시키는 복수의 비아를 포함할 수 있다. 도 3에서, 배선층(114)이 순차적으로 적층된 2개 층을 포함하는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 비아(130)는 기판(120)의 제1 면(120a)을 제2 방향(Y)으로 관통하여 기판(120)의 내부로 연장되도록 배치될 수 있다. 제1 비아(130)의 상면(130a)의 적어도 일부는 기판(120)의 제1 면(120a) 상에 노출될 수 있다.
제1 비아(130)는 제1 비아 도전막(131) 및 제1 비아 배리어막(132)을 포함할 수 있다.
제1 비아 배리어막(132)은 제1 비아(130)가 형성되는 트렌치의 측벽 및 바닥면을 따라 컨포말하게 형성될 수 있다. 제1 비아 배리어막(132)은 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 저유전율 물질 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 비아 도전막(131)은 제1 비아(130)가 형성되는 트렌치를 채우도록 제1 비아 배리어막(132) 상에 배치될 수 있다. 제1 비아 도전막(131)은 예를 들어, 폴리 실리콘(Poly-Si)을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
다른 몇몇 실시예에서, 제1 비아 도전막(131)은 예를 들어, 탄소(C), 은(Ag), 코발트(Co), 탄탈륨(Ta), 인듐(In), 주석(Sn), 아연(Zn), 망간(Mn), 티타늄(Ti), 마그네슘(Mg), 크롬(Cr), 게르마늄(Ge), 스트론튬(Sr), 백금(Pt), 마그네슘(Mg), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 하나를 포함할 수도 있다.
제2 비아(140)는 층간 절연막(112)의 일부 및 기판(120)의 제2 면(120b)을 제2 방향(Y)으로 관통하여 기판(120)의 내부로 연장되도록 배치될 수 있다. 제2 비아(140)는 제1 비아(130) 및 배선층(114)과 접하도록 배치되어, 제1 비아(130)와 배선층(114)을 전기적으로 접속시킬 수 있다.
제2 비아(140)는 제1 비아(130)와 유사하게 제2 비아 도전막 및 제2 비아 배리어막을 포함할 수 있다.
소자 분리막(STI)은 기판(120)의 제2 면(120b)으로부터 기판(120) 내부로 연장되도록 배치될 수 있다. 소자 분리막(STI)은 제2 비아(140)의 측벽을 감싸도록 배치될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
소자 분리막(STI)은 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 탄화물(SiC), 실리콘 산탄화물(SiOC), 실리콘 산질화물(SiON) 및 실리콘 산탄질화물(SiOCN) 중 적어도 하나를 포함할 수 있다.
제1 절연막(150)은 기판(120)의 제1 면(120a) 상에 배치될 수 있다. 제1 절연막(150)은 기판(120)의 제1 면(120a) 상에 컨포말하게 배치될 수 있고, 제1 비아(130)의 상면(130a)의 일부와 접할 수 있다.
제1 절연막(150)은 고유전율 물질 예를 들어, 하프늄 산화물(HfO)을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제2 절연막(160)은 제1 절연막(150) 상에 배치될 수 있다. 제2 절연막(160)은 제1 절연막(150)과 식각 선택비가 다른 물질을 포함할 수 있다.
예를 들어, 제2 절연막(160)은 제1 절연막(150)보다 식각 내성이 작은 물질을 포함할 수 있다. 제2 절연막(160)은 예를 들어, TEOS(TetraEthylOrthoSilicate)를 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제3 절연막(170)은 제2 절연막(160) 상에 배치될 수 있다. 제3 절연막(170)은 예를 들어, 실리콘 산화물(SiO2)을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
컨택(180)은 제1 내지 제3 절연막(150, 160, 170)을 제2 방향(Y)으로 관통하여 제1 비아(130)의 내부로 연장되도록 배치될 수 있다. 즉, 컨택(180)의 적어도 일부는 제1 비아(130)의 내부에 배치될 수 있다.
컨택(180)은 컨택 도전막(187) 및 컨택 배리어막(188)을 포함할 수 있다.
컨택 배리어막(188)은 컨택(180)이 형성되는 트렌치의 측벽 및 바닥면을 따라 컨포말하게 형성될 수 있다.
컨택 배리어막(188)은 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 탄질화물(WCN), 지르코늄(Zr), 지르코늄 질화물(ZrN), 바나듐(V), 바나듐 질화물(VN), 니오븀(Nb), 니오븀 질화물(NbN) 및 이들의 조합 중 하나를 포함할 수 있다.
컨택 도전막(187)은 컨택(180)이 형성되는 트렌치를 채우도록 컨택 배리어막(188) 상에 배치될 수 있다.
컨택 도전막(187)은 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN) 및 텅스텐(W) 중 적어도 하나를 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
즉, 다른 몇몇 실시예에서, 컨택 도전막(187)은 예를 들어, 탄소(C), 은(Ag), 코발트(Co), 탄탈륨(Ta), 인듐(In), 주석(Sn), 아연(Zn), 망간(Mn), 마그네슘(Mg), 크롬(Cr), 게르마늄(Ge), 스트론튬(Sr), 백금(Pt), 마그네슘(Mg), 알루미늄(Al) 또는 지르코늄(Zr) 중 적어도 하나를 포함할 수도 있다.
컨택(180)은 제1 비아(130)의 내부에 배치되는 제1 부분(181), 제1 절연막(150)에 배치되는 제2 부분(182), 제2 절연막(160)에 배치되는 제3 부분(183) 및 제3 절연막(170)에 배치되는 제4 부분(184)을 포함할 수 있다.
컨택(180)의 제1 부분(181)의 측벽은 제1 경사 프로파일(S1)을 갖고, 컨택(180)의 제2 부분(182)의 측벽은 제2 경사 프로파일(S2)을 갖고, 컨택(180)의 제3 부분(183)의 측벽은 제3 경사 프로파일(S3)을 갖는다.
컨택(180)의 제1 부분(181)의 측벽의 제1 경사 프로파일(S1), 컨택(180)의 제2 부분(182)의 측벽의 제2 경사 프로파일(S2) 및 컨택(180)의 제3 부분(183)의 측벽의 제3 경사 프로파일(S3)은 서로 다르게 형성될 수 있다.
제1 내지 제3 경사 프로파일(S1, S2, S3)이 서로 다르게 형성되는 것은 컨택(180)의 형성과정에서 제1 절연막(150), 제2 절연막(160) 및 제1 비아(130) 사이의 식각 내성의 차이에 기인할 수 있다. 즉, 제1 비아(130)의 식각 내성이 제1 절연막(150)의 식각 내성보다 크고, 제1 절연막(150)의 식각 내성이 제2 절연막(160)의 식각 내성보다 크게 형성됨으로써, 제1 내지 제3 경사 프로파일(S1, S2, S3)이 서로 다르게 형성될 수 있다.
컨택(180)의 제4 부분(184)의 하면(184b)의 제1 방향(X)의 폭(W1)은 컨택(180)의 제3 부분(183)의 상면(183a)의 제1 방향(X)의 폭(W2)보다 크게 형성될 수 있다.
도 4에는 컨택(180)의 제1 부분(181)의 하부가 뾰족하게 돌출되도록 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 컨택(180)의 제1 부분(181)의 하부는 평평하게 형성될 수도 있다. 또한, 또 다른 몇몇 실시예에서, 컨택(180)의 제1 부분(181)의 하부는 곡면 형상을 가질 수도 있다.
컬러필터(190)는 제2 절연막(160)에 배치될 수 있다. 컬러필터(190)는 컨택(180)과 제1 방향(X)으로 이격되도록 배치될 수 있다.
컬러필터(190)의 상면(190a)은 제2 절연막(160) 상에 노출될 수 있다. 즉, 컬러필터(190)의 상면(190a)은 컨택(180)의 제3 부분(183)의 상면(183a)과 동일 평면 상에 형성될 수 있다.
보호막(172)은 컬러필터(190)의 상면(190a)이 노출되는 영역을 제외한 제2 절연막(160)의 상면과 제3 절연막(170) 사이에 배치될 수 있다. 또한, 보호막(172)은 컨택(180)의 제4 부분(184)의 측벽과 제3 절연막(170) 사이에 배치될 수 있다.
보호막(172)은 예를 들어, 실리콘 산화물(SiO2)을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
하부 전극(1010)은 제3 절연막(170) 및 컨택(180)의 제4 부분(184) 상에 배치될 수 있다. 하부 전극(1010)은 컨택(180)의 제4 부분(184)과 접하도록 배치되어 컨택(180)과 전기적으로 접속될 수 있다.
하부 전극(1010)은 예를 들어, 제1 방향(X)으로 서로 이격된 복수의 하부 전극(1010)을 포함할 수 있다. 컨택(180)과 전기적으로 접속된 어느 하나의 하부 전극(1010)은 인접한 컨택(180)과 전기적으로 접속된 다른 하나의 하부 전극(1010)과 제1 방향(X)으로 이격될 수 있다.
하부 전극(1010)은 투명 전극 일 수 있다. 하부 전극(1010)은 예를 들어, ITO(Indium tin oxide or tin-doped indium oxide) 일 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제4 절연막(1020)은 제1 방향(X)으로 서로 이격된 복수의 하부 전극(1010) 사이에 배치될 수 있다.
제4 절연막(1020)은 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 저유전율 물질 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
광변환층(1030)은 하부 전극(1010) 및 제4 절연막(1020)을 덮도록 배치될 수 있다. 광변환층(1030)은 가시광선을 흡수할 수 있다.
광변환층(1030)은 예를 들어, 유기 광변환층(Organic Photoelectric Conversion Layer)일 수 있다. 광변환층(1030)은 예를 들어, 전자 공여 유기 물질(electron donating organic material) 및 전자 수용 유기 물질(electron accepting organic material)을 포함할 수 있다.
상부 전극(1040)은 광변환층(1030) 상에 배치될 수 있다. 상부 전극(1040)은 투명 전극 일 수 있다. 상부 전극(1040)은 예를 들어, ITO(Indium tin oxide or tin-doped indium oxide) 일 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제5 절연막(1050)은 상부 전극(1040) 상에 배치될 수 있다. 도 3에는 제5 절연막(1050)이 단일막으로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
즉, 다른 몇몇 실시예에서, 제5 절연막(1050)은 복수의 막 예를 들어, 패시베이션막 및 패시베이션막 상에 배치되는 절연막을 포함할 수 있다.
이 경우, 패시베이션막은 예를 들어, 고유전율 절연 물질을 포함할 수 있다. 패시베이션막에 포함된 고유전율 절연 물질의 적어도 일부는 비정질 결정(amorphous) 구조를 가질 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
평탄화막(1060)은 제5 절연막(1050) 상에 배치될 수 있다. 평탄화막(1060)은 예를 들어, 실리콘 산화막 계열의 물질, 실리콘 질화막 계열의 물질, 수지 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 도 3에는 평탄화막(1060)이 단일막으로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
마이크로렌즈(1070)는 평탄화막(1060) 상에 볼록한 형상으로 배치될 수 있다. 마이크로렌즈(1070)를 통과한 가시광선은 광변환층(1030)에 집광될 수 있다.
마이크로렌즈(1070)는 예를 들어, 실리콘 질화막(SiN), 스티렌계 수지, 아크릴계 수지, 스티렌-아크릴 공중합계 수지, 또는 실록산계 수지 등의 수지계 물질을 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시예에 따른 이미지 센서는 제1 절연막(150)과 제2 절연막(160)의 식각 선택비를 이용하여, 제1 절연막(150)과 접하는 컨택(180)의 측벽의 경사 프로파일(S1)과 제2 절연막(160)과 접하는 컨택(180)의 측벽의 경사 프로파일(S2)을 다르게 형성함으로써, 컨택(180)과 제1 비아(130) 사이의 미스 얼라인 마진(miss-align margin)을 확보할 수 있다.
또한, 컨택(180)의 상부(184)의 폭(W1)을 상대적으로 크게 형성함으로써 컨택(180)과 하부 전극(1010) 사이의 접촉 면적으로 증가시켜 저항을 감소시킬 수 있다.
또한, 본 발명의 몇몇 실시예에 따른 이미지 센서는 기판(120)에 형성되는 컨택(180)의 일부가 제1 비아(130)의 내부로 연장됨으로써, 컨택(180)과 제1 비아(130) 사이의 접촉 면적을 증가시켜 저항을 감소시킬 수 있다.
이하에서, 도 3, 도 5 내지 도 15를 참조하여 본 발명의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명한다.
도 5, 도 6, 도 8, 도 10, 도 12 내지 도 15는 본 발명의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 도 7은 도 6의 B 영역을 확대한 도면이다. 도 9은 도 8의 C 영역을 확대한 도면이다. 도 11은 도 10의 D 영역을 확대한 도면이다.
도 5를 참조하면, 기판(120) 및 기판(120)의 제2 면(120b) 상에 형성된 절연 구조체(110)가 제공될 수 있다.
이 경우, 기판(120)에는 광전 변환 소자(PD), 제1 비아(130), 소자 분리막(STI) 및 제2 비아(140)의 일부가 형성될 수 있다. 또한, 절연 구조체(110)에는 층간 절연막(112), 배선층(114) 및 제2 비아(140)의 다른 일부가 형성될 수 있다.
이어서, 기판(120)의 제1 면(120a) 상에 제1 절연막(150), 제2 절연막(160) 및 마스크막(1001)이 순차적으로 적층될 수 있다.
마스크막(1001)은 예를 들어, 실리콘 질화물(SiN)을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 비아(130), 제1 절연막(150), 제2 절연막(160) 및 마스크막(1001)은 서로 다른 식각 선택비를 가질 수 있다.
구체적으로, 제1 비아(130)의 식각 내성은 제1 절연막(150)보가 크게 형성될 수 있고, 제1 절연막(150)의 식각 내성은 제2 절연막(160)의 식각 내성보다 크게 형성될 수 있고, 제2 절연막(160)의 식각 내성은 마스크막(1001)의 식각 내성보다 크게 형성될 수 있다.
도 6 및 도 7을 참조하면, 식각 공정을 수행하여, 제1 내지 제3 절연막(150, 160, 170)을 제2 방향(Y)으로 관통하고, 일부가 제1 비아(130)의 내부로 연장되는 제1 트렌치(T1)가 형성될 수 있다.
제1 비아(130), 제1 절연막(150) 및 제2 절연막(160) 사이의 다른 식각 선택비를 이용하여, 제1 비아(130)에 형성되는 제1 트렌치(T1)의 측벽의 제1 경사 프로파일(S1), 제1 절연막(150)에 형성되는 제1 트렌치(T1)의 측벽의 제2 경사 프로파일(S2) 및 제2 절연막(160)에 형성되는 제1 트렌치(T1)의 측벽의 제3 경사 프로파일(S2)이 서로 다르게 형성될 수 있다.
즉, 제1 트렌치(T1)는 기판(120)의 제2 면(120b)에 가까울수록 제1 방향(X)의 폭이 작아질 수 있다. 제1 트렌치(T1)의 측벽의 경사 프로파일은 제1 비아(130)와 제1 절연막(150)의 경계선 및 제1 절연막(150)과 제2 절연막(160)의 경계선에서 변경될 수 있다.
도 8 및 도 9를 참조하면, 추가적인 식각 공정을 수행하여, 제1 트렌치(T1)에 의해 노출된 마스크막(1001)의 측벽을 식각함으로써 마스크막(1001) 내에 제2 트렌치(T2)가 형성될 수 있다.
제2 절연막(160) 및 마스크막(1001) 사이의 다른 식각 선택비를 이용하여, 제2 트렌치(T2)의 제1 방향(X)의 폭이 제1 트렌치(T1)의 제1 방향(X)의 폭보다 크게 형성될 수 있다.
도 10 및 도 11을 참조하면, 제1 트렌치(T1) 및 제2 트렌치(T2)에 컨택(180)이 형성될 수 있다.
구체적으로, 제1 트렌치(T1) 및 제2 트렌치(T2) 각각의 측벽 및 바닥면을 따라 컨포말하게 컨택 배리어막(188)이 형성될 수 있다. 이어서, 제1 트렌치(T1) 및 제2 트렌치(T2)를 채우도록 컨택 배리어막(188) 상에 컨택 도전막(187)이 형성될 수 있다.
도 12 및 도 13을 참조하면, 마스크막(1001)을 제거한 후에, 제2 절연막(160)의 상면 및 노출된 컨택(180)을 덮도록 보호막(172)이 컨포말하게 형성될 수 있다.
이어서, 컨택(180) 및 컨택(180)과 인접한 제2 절연막(160) 상에 형성된 보호막(172)을 제외한 나머지 보호막(172)이 제거될 수 있다.
이어서, 보호막(172)이 제거된 제2 절연막(160)에 식각 공정을 수행하여 트렌치를 형성한 후에, 트렌치 내부에 컬러필터(190)가 형성될 수 있다. 이 경우, 컬러필터(190)의 상면(190a)은 제2 절연막(160)의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 14를 참조하면, 보호막(172) 및 컬러필터(190)의 상면(190a)을 덮도록 제3 절연막(170)이 형성될 수 있다.
이어서, 평탄화 공정(CMP 공정)을 통해 제3 절연막(170)의 상부, 컨택(180) 상에 형성된 보호막(172)의 일부 및 컨택(180)의 상부의 일부를 식각하여 컨택(180)의 상면이 노출될 수 있다.
도 15를 참조하면, 컨택(180)과 접하도록 컨택(180) 및 제3 절연막(170) 상에 하부 전극(1010)이 형성될 수 있다. 또한, 하부 전극(1010)이 형성되지 않은 제3 절연막(170) 상에 제4 절연막(1020)이 형성될 수 있다. 이 경우, 하부 전극(1010)의 상면과 제4 절연막(1020)의 상면은 동일 평면 상에 형성될 수 있다.
도 3을 참조하면, 하부 전극(1010) 및 제4 절연막(1020) 상에 광변환층(1030), 상부 전극(1040), 제5 절연막(1050), 평탄화막(1060) 및 마이크로렌즈(1070)가 순차적으로 형성될 수 있다.
상술한 공정을 통해, 도 3에 도시된 이미지 센서가 제조될 수 있다.
이하에서, 도 16을 참조하여 본 발명의 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 16은 본 발명의 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 16을 참조하면, 본 발명의 다른 몇몇 실시예에 따른 이미지 센서는 제1 비아(130)의 내부에 배치되는 제1 부분(281), 제1 절연막(150)에 배치되는 제2 부분(282), 제2 절연막(160)에 배치되는 제3 부분(283) 및 제3 절연막(170)에 배치되는 제4 부분(284)을 포함하는 컨택(280)을 포함할 수 있다.
컨택(280)은 컨택(280)이 형성되는 트렌치의 측벽 및 바닥면을 따라 컨포말하게 형성되는 컨택 배리어막(288)과, 컨택(280)이 형성되는 트렌치를 채우도록 컨택 배리어막(288) 상에 배치되는 컨택 도전막(287)을 포함할 수 있다.
컨택(280)의 제1 부분(281)의 측벽은 제4 경사 프로파일(S4)을 갖고, 컨택(280)의 제2 부분(282)의 측벽은 제5 경사 프로파일(S5)을 갖고, 컨택(280)의 제3 부분(283)의 측벽은 제6 경사 프로파일(S6)을 갖는다.
제5 경사 프로파일(S5)은 제6 경사 프로파일(S6)과 동일하게 형성될 수 있다. 제4 경사 프로파일(S4)은 제5 경사 프로파일(S5) 및 제6 경사 프로파일(S6)과 다르게 형성될 수 있다.
이하에서, 도 17을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 17은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 17을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 제1 비아(130)의 내부에 배치되는 제1 부분(381), 제1 절연막(150)에 배치되는 제2 부분(382), 제2 절연막(160)에 배치되는 제3 부분(383) 및 제3 절연막(170)에 배치되는 제4 부분(384)을 포함하는 컨택(380)을 포함할 수 있다.
컨택(380)은 컨택(380)이 형성되는 트렌치의 측벽 및 바닥면을 따라 컨포말하게 형성되는 컨택 배리어막(388)과, 컨택(380)이 형성되는 트렌치를 채우도록 컨택 배리어막(388) 상에 배치되는 컨택 도전막(387)을 포함할 수 있다.
컨택(380)의 제1 부분(381)의 측벽은 제7 경사 프로파일(S7)을 갖고, 컨택(380)의 제2 부분(382)의 측벽은 제8 경사 프로파일(S8)을 갖고, 컨택(380)의 제3 부분(383)의 측벽은 제9 경사 프로파일(S9)을 갖는다.
컨택(380)의 제3 부분(383)의 하면(183b)의 제1 방향(X)의 폭(W3)은 컨택(380)의 제2 부분(382)의 상면(182a)의 제1 방향(X)의 폭(W4)보다 크게 형성될 수 있다.
이하에서, 도 18을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 3에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
도 18은 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 18을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 컬러필터(490)가 제2 절연막(160)에 배치되지 않고 평탄화막(1060)에 배치될 수 있다. 즉, 컬러필터(490)는 제3 절연막(1050) 상에 배치되고, 평탄화막(1060)은 컬러필터(490)를 덮도록 배치될 수 있다.
이하에서, 도 18 및 도 17을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 3 및 도 4에 도시된 이미지 센서와의 차이점을 중심으로 설명한다.
여기에서, 도 17은 도 18의 A 영역을 확대한 도면인 것으로 설명한다.
도 18 및 도 17을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서는 컬러필터(490)가 제2 절연막(160)에 배치되지 않고 평탄화막(1060)에 배치될 수 있다. 즉, 컬러필터(490)는 제3 절연막(1050) 상에 배치되고, 평탄화막(1060)은 컬러필터(490)를 덮도록 배치될 수 있다.
또한, 컨택(380)의 제3 부분(383)의 하면(183b)의 제1 방향(X)의 폭(W3)은 컨택(380)의 제2 부분(382)의 상면(182a)의 제1 방향(X)의 폭(W4)보다 크게 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
PD: 광전 변환 소자 STI: 소자 분리막
110: 절연 구조체 120: 기판
130: 제1 비아 140: 제2 비아
150: 제1 절연막 160: 제2 절연막
170: 제3 절연막 180: 컨택
190: 컬러필터 1010: 하부 전극
1020: 제4 절연막 1030: 광변환층
1040: 상부 전극 1050: 제5 절연막
1060: 평탄화막 1070: 마이크로렌즈

Claims (10)

  1. 내부에 광전 변환 소자가 배치되는 기판;
    상기 기판의 제1 면을 관통하고, 상기 기판의 상기 제1 면 상에 상면의 일부가 노출되는 제1 비아;
    상기 기판의 상기 제1 면 상에 순차적으로 적층되는 제1 내지 제3 절연막; 및
    상기 제1 내지 제3 절연막을 관통하여 상기 제1 비아의 내부로 연장되고, 상기 제1 비아의 내부에 배치되는 제1 부분, 상기 제1 절연막에 배치되는 제2 부분, 상기 제2 절연막에 배치되는 제3 부분 및 상기 제3 절연막에 배치되는 제4 부분을 포함하는 컨택을 포함하는 이미지 센서.
  2. 제 1항에 있어서,
    상기 제2 절연막에 배치되는 컬러필터를 더 포함하는 이미지 센서.
  3. 제 2항에 있어서,
    상기 컬러필터의 상면은 상기 컨택의 상기 제3 부분의 상면과 동일 평면 상에 형성되는 이미지 센서.
  4. 제 1항에 있어서,
    상기 제3 절연막 상에 배치되는 컬러필터를 더 포함하는 이미지 센서.
  5. 제 1항에 있어서,
    상기 제1 부분의 측벽의 제1 경사 프로파일은 상기 제2 부분의 측벽의 제2 경사 프로파일과 다른 이미지 센서.
  6. 제 5항에 있어서,
    상기 제3 부분의 측벽의 제3 경사 프로파일은 상기 제1 경사 프로파일 및 상기 제2 경사 프로파일과 다른 이미지 센서.
  7. 제 1항에 있어서,
    상기 제4 부분의 하면의 제1 폭은 상기 제3 부분의 상면의 제2 폭보다 큰 이미지 센서.
  8. 제 1항에 있어서,
    상기 제3 부분의 하면의 제3 폭은 상기 제2 부분의 상면의 제4 폭보다 큰 이미지 센서.
  9. 내부에 광전 변환 소자가 배치되는 기판;
    상기 기판의 제1 면을 관통하고, 상기 기판의 상기 제1 면 상에 상면의 일부가 노출되는 비아;
    상기 기판의 상기 제1 면 상에 순차적으로 적층되는 제1 및 제2 절연막; 및
    상기 제1 및 제2 절연막을 관통하여 상기 비아의 내부로 연장되고, 상기 비아의 내부에 배치되는 제1 부분, 상기 제1 절연막에 배치되는 제2 부분 및 상기 제2 절연막에 배치되는 제3 부분을 포함하는 컨택을 포함하되,
    상기 제1 부분의 측벽의 제1 경사 프로파일은 상기 제2 부분의 측벽의 제2 경사 프로파일과 다른 이미지 센서.
  10. 제 9항에 있어서,
    상기 제2 절연막 상에 배치되는 제3 절연막을 더 포함하고,
    상기 컨택은 상기 제3 절연막을 관통하고, 상기 제3 절연막에 배치되는 제4 부분을 더 포함하고,
    상기 제4 부분의 하면의 제1 폭은 상기 제3 부분의 상면의 제2 폭보다 큰 이미지 센서.
KR1020180105718A 2018-09-05 2018-09-05 이미지 센서 KR102498503B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180105718A KR102498503B1 (ko) 2018-09-05 2018-09-05 이미지 센서
US16/402,423 US11011562B2 (en) 2018-09-05 2019-05-03 Image sensor
CN201910500928.9A CN110880519B (zh) 2018-09-05 2019-06-11 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180105718A KR102498503B1 (ko) 2018-09-05 2018-09-05 이미지 센서

Publications (2)

Publication Number Publication Date
KR20200027657A true KR20200027657A (ko) 2020-03-13
KR102498503B1 KR102498503B1 (ko) 2023-02-09

Family

ID=69641678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105718A KR102498503B1 (ko) 2018-09-05 2018-09-05 이미지 센서

Country Status (3)

Country Link
US (1) US11011562B2 (ko)
KR (1) KR102498503B1 (ko)
CN (1) CN110880519B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140112277A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 이미지 센서
KR20170124548A (ko) * 2015-03-09 2017-11-10 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 그 제조 방법 및 전자 기기
KR20180079008A (ko) * 2016-12-30 2018-07-10 삼성전자주식회사 이미지 센서
KR20180081203A (ko) * 2017-01-05 2018-07-16 삼성전자주식회사 이미지 센서

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270555A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6611037B1 (en) * 2000-08-28 2003-08-26 Micron Technology, Inc. Multi-trench region for accumulation of photo-generated charge in a CMOS imager
KR100524200B1 (ko) * 2003-01-16 2005-10-26 삼성전자주식회사 이미지 소자 및 그 제조 방법
KR100818987B1 (ko) * 2006-09-19 2008-04-04 삼성전자주식회사 이미지 촬상 장치 및 상기 이미지 촬상 장치의 동작 방법
JP2010062380A (ja) 2008-09-04 2010-03-18 Fujifilm Corp 光電変換装置，光電変換装置の製造方法及び撮像装置
JP2010278330A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5581116B2 (ja) * 2010-05-31 2014-08-27 富士フイルム株式会社 光電変換素子、撮像素子及び光電変換素子の駆動方法
FR2969384A1 (fr) * 2010-12-21 2012-06-22 St Microelectronics Sa Capteur d'image a intermodulation reduite
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
KR101380311B1 (ko) * 2012-05-15 2014-04-02 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
TW201405792A (zh) * 2012-07-30 2014-02-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP6108172B2 (ja) 2013-09-02 2017-04-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR102160786B1 (ko) 2013-10-29 2020-09-28 삼성전자주식회사 반도체 패키지
KR102328769B1 (ko) 2014-06-20 2021-11-18 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
JP2016127264A (ja) 2014-12-26 2016-07-11 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR102491580B1 (ko) 2015-12-15 2023-01-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
JP2017174936A (ja) 2016-03-23 2017-09-28 ソニー株式会社 固体撮像素子及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140112277A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 이미지 센서
KR20170124548A (ko) * 2015-03-09 2017-11-10 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 그 제조 방법 및 전자 기기
KR20180079008A (ko) * 2016-12-30 2018-07-10 삼성전자주식회사 이미지 센서
KR20180081203A (ko) * 2017-01-05 2018-07-16 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
US20200075650A1 (en) 2020-03-05
US11011562B2 (en) 2021-05-18
CN110880519B (zh) 2024-07-12
CN110880519A (zh) 2020-03-13
KR102498503B1 (ko) 2023-02-09

Similar Documents

Publication Publication Date Title
US20210168336A1 (en) Image sensor
US7598552B2 (en) Image sensor having improved sensitivity and method of manufacturing the same
US10199423B2 (en) CMOS image sensors including a vertical source follower gate
KR102551489B1 (ko) 이미지 센서
US11322530B2 (en) Image sensor
US11818904B2 (en) Image sensor and method for fabricating the same
US20220173143A1 (en) Image sensor and method of manufacturing the same
US12027556B2 (en) Image sensor and method for fabricating the same
US11257857B2 (en) Image sensors including photoelectric conversion devices, trench, supporter, and isolation layer
CN111477643B (zh) 图像传感器
US20230017156A1 (en) Image sensor
US20220238571A1 (en) Image sensor and method of manufacturing the same
US11205683B2 (en) Image sensor
US11670657B2 (en) Image sensor including fence structure disposed laterally of color filters
KR102498503B1 (ko) 이미지 센서
US20230064084A1 (en) Image sensor and a method of fabricating the same
US20220375982A1 (en) Image sensors and methods of fabricating the same
US20240222401A1 (en) Semiconductor device, image sensor
US20230136919A1 (en) Image sensor and method of fabricating the same
US20240234458A1 (en) Image sensor and method of fabricating the same
KR102704191B1 (ko) 이미지 센서
KR20220017626A (ko) 이미지 센서

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant